KR20110013902A - 패키지 및 그 제조방법 - Google Patents

패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20110013902A
KR20110013902A KR1020090071601A KR20090071601A KR20110013902A KR 20110013902 A KR20110013902 A KR 20110013902A KR 1020090071601 A KR1020090071601 A KR 1020090071601A KR 20090071601 A KR20090071601 A KR 20090071601A KR 20110013902 A KR20110013902 A KR 20110013902A
Authority
KR
South Korea
Prior art keywords
solder
electrode pad
solder resist
mask
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020090071601A
Other languages
English (en)
Inventor
이현준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090071601A priority Critical patent/KR20110013902A/ko
Publication of KR20110013902A publication Critical patent/KR20110013902A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 패키지 및 그 제조방법에 관한 것으로서, 상면에 복수개의 전극 패드가 형성된 인쇄회로기판; 상기 전극 패드의 상면 일부가 노출되도록 상기 전극 패드를 포함한 상기 인쇄회로기판 상에 형성된 솔더 레지스트; 상기 솔더 레지스트에 노출된 상기 전극 패드 상에 형성된 크림 솔더; 상기 크림 솔더 상에 접합되는 솔더 볼이 하면에 형성된 반도체 칩; 및 상기 솔더 레지스트와 상기 반도체 칩 사이에 형성된 언더필재;를 포함하는 패키지를 제공하고, 또한 본 발명은 상기 패키지의 제조방법을 제공한다.
패키지, 크림 솔더, 언더필(underfill)

Description

패키지 및 그 제조방법{Package and manufacturing method thereof}
본 발명은 패키지 및 그 제조방법에 관한 것으로서, 보다 상세하게는, 전극 패드 상에 크림 솔더를 도포하여 반도체 칩을 실장한 후, 언더필을 수행하는 패키지 및 그 제조방법에 관한 것이다.
칩을 기판에 장착하거나 물리적으로 연결하는 것을 본딩(bonding)이라 하는데, 본딩은 다이 본딩(die bonding), 와이어 본딩(wire bonding) 및 플립 칩 본딩(flip chip bonding) 등이 있다.
여기서, 플립 칩 본딩은 칩의 접속 패드에 돌기를 만들어 인쇄회로기판(PCB)에 직접 접속하는 방식으로, 선접속 과정이 없고 경박 단소할 뿐만 아니라 집적도나 성능면에서 탁월하여 극소형화되고 있는 전자제품에 널리 각광받고 있는 기술이다.
오늘날 플립 칩 방법은 인터넷 백본 스위칭 어플리케이션을 비롯한 다양한 어플리케이션에서 이용되고 있다. 플립 칩 본딩 방법을 사용함으로써 스위칭 시스 템의 전기적, 열적 성능을 향상시킬 수 있으며 순 배선 길이는 물론 기판과 시스템 전체의 소형화가 가능하게 된다. 오늘날 플립 칩 방법은 사이즈와 중량 및 최소 배선 폭에 대한 요구에 따라 컴퓨터 및 모바일용 휴대 전화기 등에 사용되고 있다.
종래의 플립 칩 방법에는 솔더 볼을 이용하는 방법 등이 있다.
도 1은 플립 칩 방법을 이용한 종래의 패키지 구조를 나타낸 단면도로서, 도 1에 도시된 바와 같이, 인쇄회로기판(10) 상에, 반도체 칩(20)의 솔더 볼(18)과 접속되는 복수 개의 전극 패드(12)가 형성되어 있고, 상기 전극 패드(12)는 솔더 레지스트(14)에 의해 한정되지 않는 NSMD(non-solder mask defined)형으로 형성되어 있다.
즉, 상기 전극 패드(12) 사이에는 용융된 솔더 볼(18)의 흐름으로 인한 전극 패드(12) 간의 쇼트를 방지하기 위한 솔더 레지스트(14)가 형성되어 있다.
이러한 종래의 패키지는, 플럭스 디핑(flux dipping)을 통해 반도체 칩(20)의 솔더 볼(18)에 플럭스를 도포한 후, 상기 솔더 볼(18)을 전극 패드(12)와 접촉시킨 상태에서 리플로우 가열에 의해 솔더 볼(18)을 용융하여 반도체 칩(20)과 전극 패드(12)를 전기적으로 연결시킨 것이다.
그러나, 최근 반도체 칩이 고집적화 및 소형화되면서 상기 인쇄회로기판(10)의 전극 패드(12)와 전기적으로 연결되는 칩 패드 수가 증가할 뿐만 아니라 칩 패드의 피치도 미세해지고 있으며, 이에 따라 전극 패드(12)의 크기 및 피치도 미세화되고 있다. 따라서, 상기 전극 패드(12)와 솔더 볼(18) 간의 접속 신뢰성이 저하되고, 제품의 불량률이 증가하는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은, 전극 패드가 형성된 인쇄회로기판 상에 상기 전극 패드의 상면 일부를 노출시키는 솔더 레지스트를 형성한 다음, 상기 솔더 레지스트에 노출된 상기 전극 패드 상에 크림 솔더를 도포하여 반도체 칩을 실장한 후, 언더필을 수행함으로써, 미세한 피치를 갖는 반도체 칩과 인쇄회로기판 간의 접속 신뢰성을 향상시킬 수 있는 패키지 및 그 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 의한 패키지는, 상면에 복수개의 전극 패드가 형성된 인쇄회로기판; 상기 전극 패드의 상면 일부가 노출되도록 상기 전극 패드를 포함한 상기 인쇄회로기판 상에 형성된 솔더 레지스트; 상기 솔더 레지스트에 노출된 상기 전극 패드 상에 형성된 크림 솔더; 상기 크림 솔더 상에 접합되는 솔더 볼이 하면에 형성된 반도체 칩; 및 상기 솔더 레지스트와 상기 반도체 칩 사이에 형성된 언더필재;를 포함할 수 있다.
여기서, 상기 솔더 레지스트는 상기 전극 패드의 상면 중앙부가 노출되도록 형성될 수 있다.
또한, 상기 크림 솔더는 마스크를 이용한 스크린 인쇄 방식으로 형성될 수 있다.
또한, 상기 언더필재는 상기 솔더 볼의 하부에 밀착되게 형성될 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 실시예에 의한 패키지의 제조방법은, 상면에 복수개의 전극 패드가 형성된 인쇄회로기판을 준비하는 단계; 상기 전극 패드를 포함한 상기 인쇄회로기판 상에, 상기 전극 패드의 상면 일부를 노출시키는 솔더 레지스트를 형성하는 단계; 상기 솔더 레지스트에 노출된 상기 전극 패드의 상면에 크림 솔더를 도포하는 단계; 상기 크림 솔더 상에, 상기 전극 패드와 대응하는 부분에 솔더 볼이 형성된 반도체 칩을 실장하는 단계; 및 상기 반도체 칩과 상기 솔더 레지스트 사이에 언더필재를 주입하는 단계;를 포함할 수 있다.
여기서, 상기 크림 솔더를 도포하는 단계는, 상기 솔더 레지스트 상에, 상기 솔더 레지스트에 노출된 상기 전극 패드를 노출시키는 오픈부를 구비한 마스크를 형성하는 단계; 상기 마스크의 상기 오픈부를 통해 상기 전극 패드 상면에 크림 솔더를 도포하는 단계; 및 상기 마스크를 제거하는 단계;를 포함할 수 있다.
또한, 상기 마스크의 상기 오픈부는, 상기 솔더 레지스트에 노출된 상기 전극 패드부분 보다 큰 크기를 가질 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 패키지 및 그 제조방법에 의하면, 전극 패드가 형성된 인쇄회로기판 상에 상기 전극 패드의 상면 일부를 노출시키는 솔더 레지스트를 형성한 다음, 상기 솔더 레지스트에 노출된 상기 전극 패드 상에 크림 솔더를 도포하여 반도체 칩을 실장한 후, 언더필을 수행함으로써, 미세한 피치를 갖는 반도체 칩과 인쇄회로기판 간의 접속 신뢰성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 전극 패드의 크림 솔더가 도포될 영역이 솔더 레지스트에 의해 한정되어 있으므로, 상기 크림 솔더를 도포하는데 사용되는 마스크의 오픈부 크기를 줄일 필요가 없어, 상기 마스크의 오픈부를 통해 크림 솔더가 제대로 못빠져나갈 염려가 없는 바, 크림 솔더의 도포를 용이하게 할 수 있는 장점이 있다.
따라서, 본 발명은 패키지의 소형화에 대응하여 반도체 칩의 실장성을 향상시켜 제품의 신뢰성을 개선할 수 있다.
이하, 본 발명에 따른 패키지 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
먼저, 도 2를 참조하여 본 발명의 실시예에 따른 패키지에 대하여 상세히 설 명한다.
도 2는 본 발명의 실시예에 따른 패키지의 구조를 나타낸 단면도이다.
본 발명의 실시예에 따른 패키지는, 도 2에 도시된 바와 같이, 인쇄회로기판(10)과, 상기 인쇄회로기판(10) 상면에 형성된 복수개의 전극 패드(12)와, 상기 전극 패드(12)의 상면 일부가 노출되도록 상기 전극 패드(12)를 포함한 상기 인쇄회로기판(10) 상에 형성된 솔더 레지스트(14), 및 상기 전극 패드(12) 상에 접속되는 솔더 볼(18)이 하면에 형성된 반도체 칩(20)을 포함한다.
상기 전극 패드(12)는 구리(Cu) 등의 금속 재질로 이루어질 수 있다.
상기 솔더 레지스트(14)는, 상기 전극 패드(12)의 상면 중앙부가 노출되도록 형성되어 있으며, 상기 솔더 레지스트(14)에 의해 노출된 상기 전극 패드(12) 상에는 크림 솔더(16)가 도포되어 있다.
상기 크림 솔더(16)는 마스크(도 5의 도면부호 "30" 참조)를 이용한 스크린 인쇄 방식으로 형성된 것일 수 있다.
상기 반도체 칩(20)의 하면에는 상기 전극 패드(12)와 대응하는 위치에 복수개의 솔더 볼(18)이 형성되어 있다.
상기 솔더 볼(18)은, 상기 전극 패드(12) 상에 도포되어 있는 상기 크림 솔더(16) 상에 접합되어 있다.
여기서, 본 발명의 실시예에 의하면, 서로 접합되어 있는 상기 크림 솔더(16)와 상기 솔더 볼(18)이 동일한 재질, 즉 솔더 재질로 이루어져 있기 때문에 이들 간의 접합력이 우수하여, 상기 반도체 칩(20)과 인쇄회로기판(10) 간의 접속 신뢰성을 향상시킬 수 있는 장점이 있다.
또한, 상기 인쇄회로기판(10) 상부의 상기 솔더 레지스트(14)와 상기 반도체 칩(20) 사이에는 언더필재(22)가 주입되어 있다. 상기 언더필재(22)는 에폭시(epoxy) 수지 등을 이용하여 상기 솔더 볼(18)의 하부에 밀착되게 형성될 수 있다.
이하, 도 3 내지 도 7을 참조하여, 본 발명의 실시예에 따른 패키지의 제조방법을 상세하게 설명하기로 한다.
도 3 내지 도 7은 본 발명의 실시예에 따른 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
먼저, 도 3에 도시된 바와 같이, 상면에 복수개의 전극 패드(12)가 형성된 인쇄회로기판(10)을 준비한다.
그런 다음, 도 4에 도시된 바와 같이, 상기 전극 패드(12)의 상면 일부를 노출시도록 상기 전극 패드(12)를 포함한 상기 인쇄회로기판(10) 상에 솔더 레지스트(14)를 형성한다.
상기 솔더 레지스트(14)는, 도면에 도시되지는 않았으나, 상기 인쇄회로기판(10)의 전체 상면에 상기 전극 패드(12)를 덮도록 형성된 후, 그 일부분이 노광 및 현상 공정을 통해 제거됨으로써, 상기 전극 패드(12)의 상면 일부를 노출시키도록 형성될 수 있다.
이때 상기 솔더 레지스트(14)는 상기 전극 패드(12)의 상면 중앙부를 노출시 키도록 형성할 수 있다.
다음으로, 도 5에 도시된 바와 같이, 상기 솔더 레지스트(14) 상에, 상기 솔더 레지스트(14)에 노출된 전극 패드(12)를 노출시키는 오픈부(30a)를 구비한 마스크(30)를 형성한다.
이때, 상기 마스크(30)는 메탈 마스크 등으로 이루어질 수 있다.
또한, 상기 마스크(30)의 오픈부(30a)는, 상기 솔더 레지스트(14)에 노출된 전극 패드(12) 부분 보다 크게 형성될 수 있다.
그리고 나서, 상기 마스크(30)의 오픈부(30a)를 통해 상기 전극 패드(12) 상면에 크림 솔더(16)를 도포한다.
여기서, 본 발명의 실시예에 따른 패키지의 제조방법에 따르면, 상기 전극 패드(12)의 상면 일부, 즉 상기 크림 솔더(16)가 도포될 영역이 상기 솔더 레지스트(14)에 의해 한정되어 있으므로, 상기 크림 솔더(16)를 도포하는데 사용되는 마스크(30)의 오픈부(30a) 크기를 줄일 필요가 없다.
따라서, 본 발명의 실시예에 따르면, 상기 마스크(30)의 오픈부(30a)를 통해 크림 솔더(16)가 제대로 빠져나가지 못할 염려가 없는 바, 크림 솔더(16)의 도포를 용이하게 할 수 있다.
즉, 본 발명의 실시예에 따르면, 인쇄회로기판(10)의 전극 패드(12) 및 칩 패드의 크기 및 피치가 미세화된다 하더라도, 상술한 바와 같이 전극 패드(12) 상에 크림 솔더(16)를 도포하기 위한 마스크(30)의 오픈부(30a) 크기가 커서 상기 크림 솔더(16)의 빠짐성이 우수하기 때문에, 상기 마스크(30)를 이용하여 크림 솔 더(16)를 전극 패드(12) 상에 쉽게 도포할 수 있다.
그 다음에, 도 6에 도시된 바와 같이, 상기 마스크(30)를 제거한 후, 상기 크림 솔더(16) 상에, 상기 전극 패드(12)와 대응하는 부분에 솔더 볼(18)이 형성된 반도체 칩(20)을 플립 칩 본딩 방식 등에 의해 실장한다.
플립 칩 본딩 과정은 상기 반도체 칩(20)의 하면에 형성된 솔더 볼(18)을 상기 전극 패드(12) 상에 도포된 크림 솔더(16) 상에 올려놓은 다음, 리플로우 가열에 의해 솔더 볼(18)을 용융하여 반도체 칩(20)과 전극 패드(12)를 전기적으로 연결한다.
이때, 상기 크림 솔더(16)와 상기 솔더 볼(18)이 동일한 재질, 즉 솔더 재질로 이루어져 있기 때문에 이들 간의 접합력이 우수하여, 상기 반도체 칩(20)과 인쇄회로기판(10) 간의 접속 신뢰성을 향상시킬 수 있다.
그런 다음, 도 7에 도시된 바와 같이, 상기 반도체 칩(20)과 상기 솔더 레지스트(14) 사이에 언더필재(22)를 주입한다. 상기 언더필재(22)는 상기 반도체 칩(20)의 솔더 볼(18) 하부에 밀착되게 형성되어, 상기 인쇄회로판(10)과 반도체 칩(20) 사이의 접속 신뢰성을 더욱 향상시킬 수 있다.
상술한 바와 같은 본 발명의 실시예에 따른 패키지의 제조방법에 의하면, 솔더 레지스트(14)에 의해 상면 일부가 노출된 전극 패드(12) 상에 마스크(30)를 이용한 스크린 인쇄 방식으로 크림 솔더(16)를 도포한 후, 상기 크림 솔더(16) 상에 반도체 칩(20)을 실장하고, 언더필을 수행함으로써, 미세한 피치를 갖는 반도체 칩(20)과 인쇄회로기판(10) 간의 접속 신뢰성을 향상시킬 수 있는 효과가 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래기술에 따른 패키지의 구조를 나타낸 단면도.
도 2는 본 발명의 실시예에 따른 패키지의 구조를 나타낸 단면도.
도 3 내지 도 7은 본 발명의 실시예에 따른 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
10: 인쇄회로기판 12: 전극 패드
14: 솔더 레지스트 16: 크림 솔더
18: 솔더 볼 20: 반도체 칩
22: 언더필재 30: 마스크
30a: 오픈부

Claims (7)

  1. 상면에 복수개의 전극 패드가 형성된 인쇄회로기판;
    상기 전극 패드의 상면 일부가 노출되도록 상기 전극 패드를 포함한 상기 인쇄회로기판 상에 형성된 솔더 레지스트;
    상기 솔더 레지스트에 노출된 상기 전극 패드 상에 형성된 크림 솔더;
    상기 크림 솔더 상에 접합되는 솔더 볼이 하면에 형성된 반도체 칩; 및
    상기 솔더 레지스트와 상기 반도체 칩 사이에 형성된 언더필재;
    를 포함하는 패키지.
  2. 제1항에 있어서,
    상기 솔더 레지스트는 상기 전극 패드의 상면 중앙부가 노출되도록 형성된 패키지.
  3. 제1항에 있어서,
    상기 크림 솔더는 마스크를 이용한 스크린 인쇄 방식으로 형성된 패키지.
  4. 제1항에 있어서,
    상기 언더필재는 상기 솔더 볼의 하부에 밀착되게 형성된 패키지.
  5. 상면에 복수개의 전극 패드가 형성된 인쇄회로기판을 준비하는 단계;
    상기 전극 패드를 포함한 상기 인쇄회로기판 상에, 상기 전극 패드의 상면 일부를 노출시키는 솔더 레지스트를 형성하는 단계;
    상기 솔더 레지스트에 노출된 상기 전극 패드의 상면에 크림 솔더를 도포하는 단계;
    상기 크림 솔더 상에, 상기 전극 패드와 대응하는 부분에 솔더 볼이 형성된 반도체 칩을 실장하는 단계; 및
    상기 반도체 칩과 상기 솔더 레지스트 사이에 언더필재를 주입하는 단계;
    를 포함하는 패키지의 제조방법.
  6. 제5항에 있어서,
    상기 크림 솔더를 도포하는 단계는,
    상기 솔더 레지스트 상에, 상기 솔더 레지스트에 노출된 상기 전극 패드를 노출시키는 오픈부를 구비한 마스크를 형성하는 단계;
    상기 마스크의 상기 오픈부를 통해 상기 전극 패드 상면에 크림 솔더를 도포 하는 단계; 및
    상기 마스크를 제거하는 단계;
    를 포함하는 패키지의 제조방법.
  7. 제6항에 있어서,
    상기 마스크의 상기 오픈부는, 상기 솔더 레지스트에 노출된 상기 전극 패드부분 보다 큰 크기를 갖는 패키지의 제조방법.
KR1020090071601A 2009-08-04 2009-08-04 패키지 및 그 제조방법 Ceased KR20110013902A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090071601A KR20110013902A (ko) 2009-08-04 2009-08-04 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090071601A KR20110013902A (ko) 2009-08-04 2009-08-04 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110013902A true KR20110013902A (ko) 2011-02-10

Family

ID=43773320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090071601A Ceased KR20110013902A (ko) 2009-08-04 2009-08-04 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20110013902A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431918B1 (ko) * 2012-12-31 2014-08-19 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 표면처리방법
KR20160053185A (ko) * 2014-10-31 2016-05-13 한국생산기술연구원 플립 칩 접합방법 및 이에 의해 제조된 플립 칩 패키지
WO2023013909A1 (ko) * 2021-08-04 2023-02-09 삼성전자 주식회사 도전 패드를 포함하는 인쇄회로기판 및 이를 이용한 전자 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431918B1 (ko) * 2012-12-31 2014-08-19 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 표면처리방법
KR20160053185A (ko) * 2014-10-31 2016-05-13 한국생산기술연구원 플립 칩 접합방법 및 이에 의해 제조된 플립 칩 패키지
WO2023013909A1 (ko) * 2021-08-04 2023-02-09 삼성전자 주식회사 도전 패드를 포함하는 인쇄회로기판 및 이를 이용한 전자 장치
US12232259B2 (en) 2021-08-04 2025-02-18 Samsung Electronics Co., Ltd. Printed circuit board including conductive pad and electric device using the same

Similar Documents

Publication Publication Date Title
KR100921919B1 (ko) 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
KR101036388B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR101034161B1 (ko) 반도체 패키지 기판
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
US6887778B2 (en) Semiconductor device and manufacturing method
KR20110064471A (ko) 패키지 기판 및 그의 제조방법
EP3971963B1 (en) Semiconductor package assembly
US7719853B2 (en) Electrically connecting terminal structure of circuit board and manufacturing method thereof
TWI406342B (zh) 具有非阻焊限定型防焊層之半導體封裝及其製造方法
JP2013065811A (ja) プリント回路基板及びその製造方法
JP2014045190A (ja) 印刷回路基板の製造方法
US7169641B2 (en) Semiconductor package with selective underfill and fabrication method therfor
KR20110013902A (ko) 패키지 및 그 제조방법
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
KR101153675B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR101109240B1 (ko) 반도체 패키지 기판의 제조방법
JP4525148B2 (ja) 半導体装置およびその製造方法
KR100959856B1 (ko) 인쇄회로기판 제조방법
JP2009277838A (ja) 半導体装置の製造方法、基板トレイ、及び基板収納装置
JP2001267452A (ja) 半導体装置
US20230411269A1 (en) Wiring board, semiconductor device, and method for manufacturing semiconductor device
KR20140030903A (ko) 반도체 패키지 제조방법
TWI498982B (zh) 在以焊料遮罩補綴的回焊期間局限導電凸塊材料的半導體裝置和方法
KR100986294B1 (ko) 인쇄회로기판의 제조방법
JP2000040764A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000