KR20120003465A - 광전 소자 조립체 - Google Patents

광전 소자 조립체 Download PDF

Info

Publication number
KR20120003465A
KR20120003465A KR1020117025252A KR20117025252A KR20120003465A KR 20120003465 A KR20120003465 A KR 20120003465A KR 1020117025252 A KR1020117025252 A KR 1020117025252A KR 20117025252 A KR20117025252 A KR 20117025252A KR 20120003465 A KR20120003465 A KR 20120003465A
Authority
KR
South Korea
Prior art keywords
carrier
individual members
assembly
individual
members
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020117025252A
Other languages
English (en)
Other versions
KR101676061B1 (ko
Inventor
지크프리드 헤르만
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20120003465A publication Critical patent/KR20120003465A/ko
Application granted granted Critical
Publication of KR101676061B1 publication Critical patent/KR101676061B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/183—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components mounted in and supported by recessed areas of the PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Device Packages (AREA)

Abstract

광전 소자 조립체(1)의 적어도 일 실시예에서, 상기 조립체는 적어도 2개의 광전 개별 부재들(2)을 포함한다. 개별 부재들(2) 중 적어도 2개의 개별 부재는 래터럴 방향에서 부분적으로 겹친다. 래터럴로 겹치는 적어도 2개의 개별 부재들(2) 사이의 간접적 또는 직접적인 전기 접촉은 일 개별 부재(2)의 캐리어 상측(31)에 위치한 적어도 하나의 도전로(51) 및 다른 개별 부재(2)의 캐리어 하측(32)에 위치한 적어도 하나의 도전로(52)에 의해 이루어진다.

Description

광전 소자 조립체{ASSEMBLY OF OPTOELECTRONIC COMPONENTS}
광전 소자들의 조립체가 제공된다.
본 특허 출원은 독일 특허 출원 10 2009 015307.1에 대하여 우선권을 주장하며, 그 공개 내용은 참조로 포함된다.
해결하려는 과제는 소자의 전기 접촉이 효율적인 광전 소자 조립체를 제공하는 것이다.
조립체의 적어도 일 실시예에 따르면, 조립체는 적어도 2개의 광전 개별 부재들을 포함한다. 바람직하게는, 조립체는 다수의 개별 부재들을 포함하고, 예컨대 8개를 초과한 수의 개별 부재들, 특히 30개를 초과한 수의 개별 부재들을 포함한다. 조립체의 개별 부재들이란 각각 동일한 종류의 개별 부재들을 가리킬 수 있다. 마찬가지로, 조립체는 서로 다른 종류인 적어도 2개의 개별 부재들을 포함할 수도 있다.
조립체의 적어도 일 실시예에 따르면, 개별 부재들은 캐리어 상측을 구비한 캐리어를 각각 포함한다. 바람직하게는, 캐리어는 열 전도도가 높다. 캐리어는 유전체 물질 또는 하이오믹(high ohmic) 물질을 포함하여 형성될 수 있다. 예컨대, 캐리어는 규소, 세라믹, 유리 또는 플라스틱을 포함하거나 그것으로 구성된다. 세라믹은 알루미늄질화물 또는 알루미늄산화물이 있다. 마찬가지로, 캐리어는 금속 코어 회로 기판일 수 있다. 캐리어의 두께는 바람직하게는 25 ㎛ 내지 1 mm이며, 특히 50 ㎛ 내지 500 ㎛이며, 예컨대 70 ㎛ 내지 250 ㎛이다.
조립체의 적어도 일 실시예에 따르면, 개별 부재의 캐리어 중 캐리어 상측의 일부 영역에는 적어도 하나의 복사 방출 활성 반도체 층시퀀스가 적층된다. 다양한 개별 부재들은 서로 다른 활성 반도체 층시퀀스를 포함할 수 있다. 예컨대, 일부의 개별 부재는 청색 스펙트럼 영역에서 방출하는 활성 반도체 층시퀀스를 포함하고, 또 다른 개별 부재는 적색 및 녹색 스펙트럼 영역에서 방출하는 활성 반도체 층시퀀스를 포함한다. 특히, 조립체의 모든 개별 부재들은 반도체 층시퀀스를 제외하고 동일한 방식으로 형성될 수 있다.
조립체의 적어도 일 실시예에 따르면, 활성 반도체 층시퀀스는 일부의 캐리어 상측만을 덮는다. 캐리어 상측에 대해 수직인 방향에서 활성 반도체 층시퀀스에 의해 부분 영역이 정의된다. 바꾸어 말하면, 부분 영역은 캐리어의 캐리어 상측을 내려다본 평면도에서 활성 반도체 층시퀀스에 의해 덮인 영역이다.
조립체의 적어도 일 실시예에 따르면, 개별 부재의 캐리어의 캐리어 상측에는 각각 적어도 하나의, 특히 적어도 2개의 전기적 도전로가 적층된다. 캐리어 상측에 위치한 도전로에 의해 활성 반도체 층시퀀스가 전기 접촉된다.
조립체의 적어도 일 실시예에 따르면, 캐리어의 캐리어 하측에 적어도 하나의 전기적 도전로가 적층된다. 바람직하게는 캐리어 하측의 도전로도 캐리어 하측에 대향된 캐리어 상측의 도전로도 캐리어의 전면측까지 연장되지 않는다. 바꾸어 말하면, 캐리어의 전면측은 도전로를 포함하지 않는다.
조립체의 적어도 일 실시예에 따르면, 캐리어 상측의 도전로들 중 적어도 하나는 적어도 하나의 관통 접촉에 의해 상기 캐리어 하측의 도전로 또는 캐리어 하측의 도전로들 중 하나와 전기적으로 연결된다. 캐리어 상측에서뿐만 아니라 캐리어 하측에서도 각각 2개 이상의 전기적 도전로가 설치되면, 바람직하게는 캐리어 상측의 도전로들 중 각 하나는 각각 하나 이상의 관통 접촉에 의해 캐리어 하측의 도전로들 중 각 하나와 전기적으로 연결된다.
조립체의 적어도 일 실시예에 따르면, 캐리어 상측의 도전로들 중 적어도 하나는 적어도 하나의 연결 영역으로 연장된다. 적어도 하나의 연결 영역은 캐리어 상측의 평면도로 볼 때, 활성 반도체 층시퀀스에 의해 덮이지 않은 개별 부재 영역이다. 바꾸어 말하면, 연결 영역 및 활성 반도체 층시퀀스가 적층된 부분 영역은 래터럴 방향에서 겹치지 않는다. 캐리어 영역뿐만 아니라 적어도 하나의 연결 영역도 캐리어 상측에 대해 수직인 방향에서 전체 개별 부재에 걸쳐 연장된다. 캐리어 상측을 본 평면도에서 상기 연결 영역 또는 연결 영역들 중의 각각은 하나로 이어진 영역이다.
조립체의 적어도 일 실시예에 따르면, 캐리어 하측에서 적어도 하나의 도전로는 부분 영역으로 연장된다. 바꾸어 말하면 평면도에서 볼 때 캐리어 하측의 도전로 및 활성 반도체 층시퀀스는 적어도 국부적으로 겹친다.
조립체의 적어도 일 실시예에 따르면, 조립체의 개별 부재들 중 적어도 2개는 래터럴 방향에서 겹친다. 개별 부재의 캐리어 상측의 평면도 및/또는 조립체의 평면도에서 개별 부재들은 국부적으로 겹친다.
조립체의 적어도 일 실시예에 따르면, 조립체의 개별 부재들 중 적어도 2개는 개별 부재의 캐리어 상측의 도전로들 중 적어도 하나 및 다른 개별 부재의 캐리어 하측의 적어도 하나의 도전로에 의해 전기적으로 상호 연결된다.
조립체의 적어도 일 실시예에 따르면, 래터럴로 겹치는 적어도 2개의 개별 부재들은 간접적 또는 직접적으로 상호 전기 접촉된다. 이는, 개별 부재의 결합된 도전로들 사이에 땜납 또는 전기 전도 접착제만이 있고, 이러한 땜납 또는 접착제에 의해 도전로들 사이의 전기적 연결이 구현되었음을 의미할 수 있다. 마찬가지로, 결합된 도전로들은 상호간 직접적인 물리적 접촉을 하고, 결합된 도전로들 중 적어도 하나가 상부 또는 측면에 용융되거나/용융되고 압력을 받아 결합이 이루어질 수 있다.
특히, 래터럴로 겹쳐지는 적어도 2개의 개별 부재들 사이의 결합은 전기적 브리지 또는 본딩와이어를 포함하지 않는다.
광전 소자의 조립체의 적어도 일 실시예에서, 조립체는 적어도 2개의 광전 개별 부재들을 포함한다. 개별 부재의 캐리어의 캐리어 상측의 부분 영역에는 각각 적어도 하나의 활성 반도체 층시퀀스가 적층된다. 또한, 캐리어 상측에는 적어도 하나의, 특히 적어도 2개의 전기적 도전로들이 적층되고, 캐리어 상측에 대향된 캐리어의 캐리어 하측에 적어도 하나의 전기적 도전로가 적층된다. 캐리어 상측의 도전로들 중 적어도 하나는 개별 부재에서 활성 반도체 층시퀀스에 의해 덮이지 않은 연결 영역으로 연장된다. 또한, 캐리어 하측의 적어도 하나의 도전로는 활성 반도체 층시퀀스에 의해 덮인 부분 영역으로 연장된다. 캐리어 상측의 도전로들 중 적어도 하나와 캐리어 하측의 적어도 하나의 도전로 사이의 전기적 연결은 캐리어를 관통하는 적어도 하나의 전기적 관통 접촉을 경유하여 이루어진다. 개별 부재들 중 적어도 2개는 래터럴 방향에서 부분적으로 겹친다. 래터럴로 겹치는 적어도 2개의 개별 부재들 사이의 간접적 또는 직접적인 전기적 접촉은 일 개별 부재의 캐리어 상측의 도전로들 중 적어도 하나와 다른 개별 부재의 캐리어 하측의 적어도 하나의 도전로를 거쳐서 구현된다.
개별 부재들이 겹쳐서 배치됨으로써 조립체는 예컨대 높은 휘도로 구현될 수 있는데, 개별 부재들 및 활성 반도체 층시퀀스들이 래터럴 방향에서 조밀하게 패킹될 수 있기 때문이다.
조립체의 적어도 일 실시예에 따르면, 개별 부재들 중 적어도 2개는 캐리어 하측에서 적어도 2개의 도전로들을 포함한다. 바람직하게는, 이러한 개별 부재들은 캐리어 상측에서 정확히 2개의 도전로들을 포함하고 캐리어 하측에서 정확히 2개의 도전로들을 포함한다.
조립체의 적어도 일 실시예에 따르면, 조립체에 있어서 상호 직접적으로 전기 접촉하는 적어도 2개의 개별 부재는 전기적으로 병렬 접속된다. 바람직하게는, 개별 부재들 중 적어도 2개는 캐리어 하측에서 정확히 하나의 도전로를, 캐리어 상측에서 정확히 2개의 도전로들을 포함한다.
조립체의 적어도 일 실시예에 따르면, 전기적으로 상호 직접 전기 접촉하는 적어도 2개의 개별 부재는 전기적으로 직렬 접속한다.
조립체의 적어도 일 실시예에 따르면, 개별 부재들은 공통의 실장 캐리어상에 설치된다. 실장 캐리어는 도체판 및/또는 히트 싱크를 가리킬 수 있다. 바람직하게는, 개별 부재들 중 일부만이 실장 캐리어와 직접적인 전기 접촉을 한다.
조립체의 적어도 일 실시예에 따르면, 실장 캐리어는 계단형 구조물을 포함한다. 계단형 구조물에는 조립체의 적어도 2개의 개별 부재들이 설치된다. 바람직하게는, 개별 부재의 적어도 일부는 실장 캐리어의 계단형 구조물에 인접하거나 적층된다. 바꾸어 말하면, 개별 부재들은 계단형으로 배치되고 실장 캐리어의 계단형 구조물은 개별 부재의 계단형 배열에 맞춰진다.
조립체의 적어도 일 실시예에 따르면, 개별 부재들 중 적어도 2개는 실장 캐리어의 실장면에 대해 경사져 배치된다. 예컨대, 실장면은 제조 공차의 범위내에서 평면으로 형성된다. 실장면과 캐리어 하측 사이의 각은 0°도 아니고 90°도 아니다. 바람직하게는, 캐리어 하측과 실장면 사이의 각은 0.75°내지 30°이며, 특히 1°내지 10°이다.
조립체의 적어도 일 실시예에 따르면, 캐리어 하측은 적어도 2개의, 바람직하게는 모든 개별 부재들에 의해 국부적으로만 실장 캐리어의 실장면과 접촉한다.
조립체의 적어도 일 실시예에 따르면, 조립체는 다수의 개별 부재들을 포함한다. 또한, 개별 부재의 적어도 일부는 적어도 2줄(in two rows)로 나란히 배치된다. 각각의 줄에는 바람직하게는 적어도 2개의, 특히 적어도 4개의 개별 부재가 포함된다. 줄로 배치된다는 것은, 각 줄의 개별 부재가 래터럴 방향에서 서로 겹치지 않는다는 것을 의미할 수 있다. 각 줄은 예컨대 별도로 전기적으로 제어될 수 있거나 별도로 실장 캐리어와 전기적 연결된다.
조립체의 적어도 일 실시예에 따르면, 모든 개별 부재들은 동일하게 형성되고 동일한 배향을 가지며, 특히 제조 공차의 범위내에서 그러하다. 바꾸어 말하면, 모든 개별 부재들은 동일한 구조이며 서로간에 상대적으로 배치되는데, 개별 부재들 중 각각의 3개의 주요축은 각각 서로 평행하게 정렬된다.
조립체의 적어도 일 실시예에 따르면, 조립체는 다수의 개별 부재들을 포함한다. 개별 부재의 적어도 일부 또는 모든 개별 부재는 널빤지형(shingle-like)으로 배치된다. 널빤지형이란, 개별 부재가 적어도 2개의 다른 개별 부재들과 래터럴 방향에서 겹친다는 것을 의미할 수 있다. 널빤지형 배열의 영역에서, 바람직하게는 실장 캐리어의 전체 실장면은 개별 부재들에 의해 덮인다. 조립체의 평면도에서, 바람직하게는 실장면은 조립체 내부에서 자유롭게 접근할 수 없다. 바꾸어 말하면, 개별 부재들은 기와(roofing tile)와 유사하게 옥상 상에 배치될 수 있다.
조립체의 적어도 일 실시예에 따르면, 개별 부재들 사이의 덮임율은 5% 내지 60%이며, 바람직하게는 10% 내지 45%이다. 바꾸어 말하면, 인접한 개별 부재들이 서로간에 겹치는 겹침 영역은 상기 언급한 값의 범위에서 일부의 캐리어 상측을 수용한다.
조립체의 적어도 일 실시예에 따르면, 조립체는 적어도 3개의 개별 부재들을 포함한다. 3개의 개별 부재들 중 2개는 래터럴 방향에서 인접하여 배치된다. 또한, 제3개별 부재는 2개의 제1개별 부재들에 의해 전기 접촉된다. 제3개별 부재는 두 개의 제1개별 부재들의 연결 영역들과 겹친다.
조립체의 적어도 일 실시예에 따르면, 조립체는 서로 평행하게 정렬된 종축을 가진 적어도 3개의 개별 부재들을 포함한다. 개별 부재들 중 2개는 종축에 대해 수직인 방향에서 상호 맞닿아 이어진다. 이러한 개별 부재들 사이의 결합선에 의해 중앙선이 정의된다. 조립체의 평면도에서 볼 때, 중앙선은 제조 공차 범위내에서 제3개별 부재의 종축 상부에서 합동으로(congruent) 놓여있다. 바꾸어 말하면, 제3개별 부재는 중앙에서 두 개의 제1개별 부재들과 겹친다.
조립체의 적어도 일 실시예에 따르면, 개별 부재들 중 적어도 2개의 활성 반도체 층시퀀스는 캐리어의 캐리어 상측의 면적 비율을 40% 내지 95%, 바람직하게는 45% 내지 80%, 특히 60% 내지 90%로 수용한다.
조립체의 적어도 일 실시예에 따르면, 조립체는 활성 반도체 층시퀀스의 적어도 2개의 전방측이 적어도 하나의 연결 영역에 인접하는 적어도 2개의 개별 부재들을 포함한다. 개별 부재들은 이 때 정확히 하나의 연결 영역을 포함할 수 있거나, 복수 개의 연결 영역들을 포함할 수 있다.
조립체의 적어도 일 실시예에 따르면, 적어도 2개의 개별 부재들은 적어도 2개, 특히 정확히 2개의 연결 영역들을 포함한다.
조립체의 적어도 일 실시예에 따르면, 조립체는 적어도 2개의 개별 부재들을 포함하고, 이러한 개별 부재들에서 캐리어는 활성 반도체 층시퀀스의 성장 기판과 상이하다.
조립체의 적어도 일 실시예에 따르면, 활성 반도체 층시퀀스는 캐리어 상측에 대해 수직인 방향에서 최대 40 ㎛의 두께를 가지고, 특히 최대 20 ㎛, 바람직하게는 최대 12 ㎛의 두께를 가진다. 바꾸어 말하면, 활성 반도체 층시퀀스는 박막칩일 수 있다.
조립체의 적어도 일 실시예에 따르면, 활성 반도체 층시퀀스는 발광 다이오드, 약어인 LED로 형성된다.
조립체의 적어도 일 실시예에 따르면, 개별 부재들 중 적어도 2개는 변환수단을 포함하고, 변환수단은 방출 방향에서 각각 활성 반도체 층시퀀스들보다 뒤에 배치된다.
조립체의 적어도 일 실시예에 따르면, 개별 부재들 중 적어도 2개의 캐리어는 삼각형, 직사각형 또는 육각형의 수평단면을 가진다. 예컨대, 캐리어는 등변 삼각형 또는 등변 육각형으로서 형성된다.
조립체의 적어도 일 실시예에 따르면, 개별 부재들은 적어도 하나의 대칭면과 관련하여 대칭으로 배치된다. 대칭면은 예컨대 실장 캐리어의 실장면에 대해 수직인 면이다. 바꾸어 말하면, 개별 부재들은 규칙적으로, 특히 매트릭스형으로 배치될 수 있다. 매트릭스형은, 개별 부재들이 열과 줄로 그리고/또는 규칙적 격자의 격자점에 배치된다는 것을 의미할 수 있다.
조립체의 적어도 일 실시예에 따르면, 조립체는 방출 방향에서 활성 반도체 층시퀀스들보다 뒤에 배치된 광학 소자를 포함한다. 광학 소자는 서브 소자를 포함할 수 있어서, 예컨대 개별 부재들 각각에는 광학 부재의 서브 소자들 중 하나가 부속한다.
조립체의 적어도 일 실시예에 따르면, 개별 부재들 중 적어도 2개는 전자 소자를 포함한다. 전자 소자는 집적 회로를 가리킬 수 있고, 이는 Integrated Circuit 또는 IC라고도 한다. 마찬가지로, 전자 소자는 예컨대 온도, 습기, 밝기 및/또는 구동시간을 위한 센서를 포함할 수 있다. 또한, 집적 회로에 의해 개별 부재들이 어드레싱될 수 있다. 또한, 전자 소자는 정전기 방전, 영문으로는 electrostatic discharge 또는 ESD 로부터 보호를 위해 형성될 수 있다. 이 경우, 전자 소자는 예컨대 쇼트키다이오드 또는 제어다이오드를 포함한다.
조립체의 적어도 일 실시예에 따르면, 적어도 하나의 전자 소자는 적어도 부분적으로 연결 영역으로 연장된다. 개별 부재의 캐리어의 평면도로 볼 때, 전자 소자는 활성 반도체 층시퀀스에 의해 덮이지 않거나 부분적으로 덮이지 않는다.
조립체의 적어도 일 실시예에 따르면, 전자 소자는 적어도 부붕적으로 캐리어에 집적된다. 바람직하게는, 캐리어는 규소계이고, 집적 회로는 예컨대 종래 규소 기술로 제조된다.
조립체의 적어도 일 실시예에 따르면, 개별 부재들 중 적어도 2개는 트림 저항(trim resistor)을 포함한다. 트림 저항은 활성 반도체 층시퀀스의 전류 공급을 개별 부재들 각각에 대해 조절하도록 설계된다. 트림 저항에 의해, 다양한 개별 부재들이 광도 및 특히 전체 조립체의 복사의 색 위치가 특히 조립체의 완성 후에도 조절 가능하다. 바람직하게는, 트림 저항은 적어도 부분적으로, 캐리어 상측을 본 방향에서 자유롭게 접근가능하다. 트림 저항은 개별 부재의 전자 소자에 집적될 수 있다.
예컨대, 트림 저항은 병렬 접속되며 노출된 일 군단의 도전로 구간들로 형성된다. 이 때 군단이란, 도전로가 적어도 3개의 도전로 구간으로 배열된 것을 의미할 수 있다. 도전로 구간은 상호간에 병렬일 수 있다. 바람직하게는 각각의 도전로 구간은 도전로 자체의 횡단면보다 작은 횡단면을 가진다. 특히, 도전로 구간은 각각 서로 다른 횡단면을 포함할 수 있다. 특히 도전로 구간들 중 적어도 하나를 양단함으로써, 트림 저항은 원하는 값만큼 증가할 수 있다. 상기 양단은 예컨대 기계적으로, 화학적으로 또는 광화학적으로 이루어진다.
조립체의 적어도 일 실시예에 따르면, 전자 소자를 포함하는 개별 부재들은 전기 회로, 특히 제어형 표시 장치의 전체 시스템을 보완한다. 바꾸어 말하면, 전체 시스템은 예컨대 별도의 제어 유닛을 필요로 하지 않는다. 활성 반도체 층시퀀스의 제어는 특히 개별 부재들의 전자 소자들 자체에 의해 이루어진다.
이하, 본 명세서에 설명한 조립체는 도면을 참조하여 실시예에 의거하여 더 상세히 설명된다. 동일한 참조번호는 개별 도면에서 동일한 부재를 나타낸다. 그러나, 척도에 맞는 참조가 도시된 것은 아니며, 오히려 개별 부재들은 더 나은 이해를 위해 과장되어 크게 도시되어 있을 수 있다.
도 1은 본 명세서에 설명된 조립체의 실시예의 개략적 측면도이다.
도 2는 본 명세서에 설명된 개별 부재의 실시예의 개략적 전면도(A), 개략적 평면도(B) 및 개략적 측면도(C)이다.
도 3 내지 9는 본 명세서에 설명된 조립체의 다른 실시예의 개략도이다.
도 10 내지 14는 본 명세서에 설명된 개별 부재의 다른 실시예의 개략도이다.
도 15는 본 명세서에 설명된 조립체의 다른 실시예의 개략도이다.
도 1에는 조립체(1)의 실시예가 측면도로 도시되어 있다. 조립체(1)는 예컨대 계단형으로 배치된 3개의 개별 부재(2a-c)를 포함한다. 계단형이란, 개별 부재들이 래터럴 방향으로 일부 겹치고, 이에 대해 직각인 방향에서는 상호 어긋나 배치되는 것을 의미한다. 개별 부재들 각각(2a-c)은 캐리어 상측(31) 및 이에 대향된 캐리어 하측(32)을 가진 캐리어(3)를 포함하고, 이에 대해 도 2를 참조한다. 캐리어(3)의 수평단면은 직사각형이다. 캐리어 상측(31)에 2개의 도전로들(51)이 적층된다. 도전로(51)에 의해, 예컨대 약 12 ㎛의 두께를 가진 활성 반도체 층시퀀스(4)는 캐리어 상측(31)에 대해 수직인 방향에서 전기 접촉된다. 반도체 층시퀀스(4)는 일부 영역(30)에서 캐리어 상측(31)에 적층된다. 래터럴 방향에서 반도체 층시퀀스(4)는 전방측(front)(45)에 의해 한정된다.
반도체 층시퀀스(4)는 소위 플립칩으로서 형성될 수 있어서, 반도체 층시퀀스(4)의 전기적 연결 영역은 특히 캐리어(3)를 향해있는 반도체 층시퀀스(4)의 주요측에 위치한다. 마찬가지로, 반도체 층시퀀스(4)의 전기적 연결 영역은 반도체 층시퀀스(4)에서 서로 대향된 두 주요측에 위치할 수 있다. 이 경우, 바람직하게는, 도전로들(51) 중 하나는 캐리어(3)를 향해있는 연결 영역과 접촉하고, 다른 도전로(51)는 캐리어(3)와 다른 방향을 향해있는 연결 영역과 복사 투과면(40)에서 접촉한다.
캐리어 하측(32)에 마찬가지로 2개의 도전로(52)가 위치한다. 도전로(52)는 종 방향으로 전체 캐리어 하측(32)에 걸쳐 연장되며, 이에 대해 도 2C의 측면도를 참조한다. 캐리어 상측(31)의 도전로들(51) 각각은 캐리어 하측(32)의 각 하나의 도전로(52)와 전기적 관통 접촉(6)을 통해 연결된다. 캐리어(3)의 기계적 안정성을 증가시키기 위해, 관통 접촉(6)은 종 방향을 따라 어긋나 배치되는데, 이에 대해 도 2B에 따른 개별 부재(2)의 평면도를 참조한다.
개별 부재(2a-c)는 전기적으로 병렬 접속된다. 캐리어 하측(32)의 도전로(52)는 이후에 배치된 개별 부재의 캐리어 상측(31)의 도전로(51)와 납땜되거나, 용접되거나 전기 전도적으로 접착된다. 개별 부재(2a-c)는 전기적으로 직접적으로 연결되거나 상호간에 직접 연결된다.
평면도에서 볼 때 반도체 층시퀀스(4)에 의해 덮이지 않은, 개별 부재(2a-c)의 각각의 일부 영역은 전기 연결 영역(5)을 나타낸다. 개별 부재(2a-c)는 일 개별 부재의 부분 영역(30)과 이후의 개별 부재의 연결 영역(5)이 겹치도록 배치된다.
선택적으로, 개별 부재들 중 1개 또는 2개(2b, c)의 복사 투과면(40)에 변환제(10)가 적용될 수 있다. 복사 투과면(40)에 대해 수직인 방향에서 변환제(10)의 두께는 예컨대 약 10 ㎛ 내지 20 ㎛이다. 반도체 층시퀀스(4)의 두께는 예컨대 약 6 ㎛이다. 특히 규소계이거나 규소로 제조된 캐리어의 두께는 도전로(51, 52)를 포함하여 예컨대 약 250 ㎛이다.
개별 부재의 캐리어의 래터럴 규격은 예컨대 0.3 mm x 1 mm 내지 3 mm x 6 mm 이다. 캐리어 상측(31)에서 반도체 층시퀀스(4)에 의해 덮여지는 비율은 예컨대 약 50%이다.
도 3에는 조립체(1)의 다른 실시예가 개략적으로 측면도로 도시되어 있다. 개별 부재(2)는 실장 캐리어(7)의 실장면(70)에 적층된다. 실장면(70)은 계단형으로 구조화된다. 즉, 실장면(70)은 실장면(70)에 대해 수직인 방향에서 상호 어긋나있는 복수 개의 평면부를 포함한다. 개별 부재(2a-e)는 실장 캐리어(7)의 계단형 구조물과 형상 맞춤방식으로 배치된다. 실장 캐리어(7)는 예컨대 금속 코어 회로기판을 가리킨다.
개별 부재(2a-e)의 전기 접촉을 위해, 도 3에서 실장 캐리어(7)는 미도시된 전기 라인을 포함한다. 예컨대, 개별 부재(2a, b)의 그룹은 개별 부재(2c-e)의 그룹과 마찬가지로 전기적으로 직렬 접속된다. 개별 부재(2a, b) 및 개별 부재(2c-e)로 이루어진 두 그룹은 다시 전기적으로 병렬 접속될 수 있다. 개별 부재(2d)는 실장 캐리어(7)를 통하지 않고, 개별 부재(2c, 2e)를 통해서만 전기 접촉된다.
개별 부재(2a-c)의 계단형 배치에 의해, 반도체 층시퀀스들(4) 중 하나로부터 생성된 복사가 다른 반도체 층시퀀스(4) 또는 다른 변환제(10)에 도달할 수 없거나, 근소한 미량 비율만이 도달할 수 있다.
선택적으로, 방출 방향에서 개별 부재들(2a-e) 이후에 광학적 소자(12)가 배치된다. 또한, 개별 부재들(2a-e) 상부에 걸쳐있는 광학 소자들(12)은 서브 소자들을 포함할 수 있어서, 개별 부재들 각각(2a-e)에는 예컨대 광학 소자들(12)의 서브 소자들 중 정확히 하나가 부속한다. 개별 부재(2a-e)는 실장면(70)에 대해 수직인 방향에서 광학 소자(12)에 대해 서로 상이한 간격을 가진다. 이를 통해, 개별 부재(2a-e)가 서로 다른 파장 영역에서 복사를 생성하는 경우, 다양한 파장 영역이 서로 다른 세기로 광학 소자(12)를 통해 또는 상기 광학 소자의 서브 소자를 통해 집속되거나 확산될 수 있다.
도 4에 따른 조립체(1)의 실시예에서, 개별 부재(2a-e)는 널판지형으로 배치된다. 조립체는 대칭면(S)을 포함하고, 상기 대칭면은 개별 부재(2a-c)의 위치 및 정렬과 관련하여 거울면을 나타낸다.
개별 부재(2a-e)는 전기적으로 직렬 접속된다. 전류는 개별 부재(2a)로부터 개별 부재(2b)쪽으로, 계속하여 개별 부재(2c)쪽으로, 이 개별 부재로부터 개별 부재(2d)를 거쳐 개별 부재(2e)까지 흐른다. 개별 부재(2a-c)는 예컨대 도 2에 도시된 바와 같이 형성된다.
도 5 및 6에는 조립체(1)의 3차원 도면이 개략적으로 도시되어 있다. 개별 부재(2)가 선택적으로 실장되어 있는 실장 캐리어는 도 5 및 6에 미도시되었다. 개별 부재(2)는 연속하거나 불연속적인 이중열(13)로 배치된다. 이중줄(13)내에서 각각 인접한 개별 부재들(2) 중 적어도 2개가 계단형으로 겹친다.
도 7에 따른 조립체(1)에서, 개별 부재들(2)은 실장 캐리어(7)의 실장면(70)에 대해 경사져 배치된다. 바꾸어 말하면, 캐리어 하측(32)은 제조 공차의 범위내에서 평편하게 형성된 실장면(70)과 바람직하게는 수 각(angle)을 이룬다. 개별 부재(2)는 예컨대 모두 전기적으로 병렬 접속되거나 직렬 접속된다. 개별 부재(2)의 전기 접촉은 납땜점(11a, 11b)을 경유하여 이루어진다.
선택적으로, 개별 부재(2)로부터 실장 캐리어(7)로의 열 전도를 개선하기 위해, 개별 부재(2)와 실장면(70) 사이에는 도 7에 미도시된 전기 절연성 열 전도 페이스트가 위치하거나 냉각 유체가 순환할 수 있다. 마찬가지로, 선택적으로 개별 부재(2)를 경유하여 광학 소자(12)가 설치될 수 있으며, 이러한 광학 소자는 모든 개별 부재(2) 상부에 걸쳐져 있다. 근사적으로 말하여, 모든 개별 부재(2)는 광학 소자(12)와 동일한 간격을 가진다.
도 8A에 따른 조립체(1)는 2층의 개별 부재들(2a, 2b)을 포함한다. 개별 부재(2a)는 직접적으로 실장면(70)에 적층된다. 개별 부재(2b)는 실장면(70)으로부터 더 이격되고, 각각, 실장면(70)에 근접하여 위치하는 개별 부재들(2a) 중 적어도 2개의 개별 부재상에 적층된다. 선택적으로, 실장면(70)과 다른 방향을 향해있는 실장 캐리어(7)의 주요측에 하나 이상의 개별 부재가 설치될 수 있다.
도 8A의 개별 부재(2)는 도 8B에서 평면도로, 도 8C에는 개략적 측면도로 도시되어 있다. 개별 부재(2)는 거의 정사각형에 가까운 수평단면을 포함한다. 부분 영역(30)을 정의하는 반도체 층시퀀스(4)는 마찬가지로 거의 정사각형으로 형성되고, 캐리어(3)의 중앙 부분을 덮는다. 따라서, 반도체 층시퀀스(4)에 의해 캐리어(3)의 테두리 영역이 덮이지 않는다. 상기 테두리 영역은 연결 영역(5)을 나타낸다. 캐리어 상측(31)의 전기적 도전로(51)는 캐리어(3)의 캐리어 상측(31)에서 서로 대향된 테두리 영역들에 적층된다.
도 8B에 도시된 바와 달리, 도전로(51, 52)는 캐리어 상측(31) 및/또는 캐리어 하측(32)에서, 또한 캐리어 상측(31) 또는 캐리어 하측(32)의 3개이상의 테두리 영역에 연장될 수 있다. 예컨대, 도전로(51, 52)는 L형 또는 T형 또는 십자형으로 형성될 수 있다. 조립체(1)는 서로 다르게 형성된 전기 도전로(51, 52)를 구비한 개별 부재(2)를 포함할 수 있다.
또한, 특히 캐리어 상측(31)의 도전로(51)는 개별 부재(2)가 실장 캐리어(7)상에 설치된 후 차후에 가공될 수 있다. 예컨대, 광 입사 또는 기계적 영향에 의해 도전로(51)의 일부는 차후에 제거될 수 있거나 양단될 수 있다.
도 9A에는 조립체(1)의 다른 실시예에 대한 평면도가 도시되어 있다. 개별 부재(2a-e)는 각각 개략적으로만 도시되어 있다. 도 9B를 참조하면, 특히, 개별 부재(2a-2e)는 두부(head)를 포함한 선분으로 표시되어 있다. 선분의 두부는 반도체 층시퀀스(4)를 포함한 부분 영역(30)을 표시하며, 두부와 반대 방향을 향해있는 선분의 부분은 연결 영역(5)을 표시한다.
개별 부재(2a-e)는 겹치되 상호간 90°회전되어 배치된다. 예컨대, 개별 부재(2a)는 실장면(70)에 직접 위치한다. 실장면(7)으로부터 멀어지는 방향으로, 개별 영역(2a)의 연결 영역(5)은 개별 부재(2b)의 부분 영역(30)에 의해 덮인다. 이는 개별 부재(2b, 2c)를 위해서도 상응하게 적용된다. 실장 캐리어(7)를 향하는 방향으로, 개별 부재(2c)의 연결 영역(5) 하부에 개별 부재(2d)의 연결 영역(5)이 위치한다. 개별 부재(2d)의 부분 영역(30) 하부에 또한 2개의 개별 부재(2e)의 연결 영역(5)이 위치한다. 개별 부재(2d)의 부분 영역(30)에는 실장면(70)에 대해 수직인 방향에서 개별 부재들(2d, 2e) 중 3개의 개별 부재가 포개어 위치한다. 개별 부재(2a-e)가 이와 같이 배치됨으로써, 대부분 또는 전체의 실장면(70)은 부분 영역(30)에 의해 덮일 수 있다. 이 때, 부분 영역(30)은 상호간을 덮지 않는다.
선택적으로, 개별 부재들(2a, 2b, 2d, 2e) 중 어느 것에 의해서도 덮이지 않는 개별 부재(2c)의 연결 영역(5)에는 예컨대 밝기 및/또는 온도를 위한 센서가 설치될 수 있다.
그래프 도면을 간략화하기 위해, 도 1, 3 내지 7, 8A 및 9A의 조립체(1)는 각각 비교적 적은 개수의 개별 부재(2)만을 포함하여 도시되었다. 도시된 바와 달리, 조립체(1)는 각각 개별 부재(2)를 더 많이 포함할 수 있다.
도 10 내지 13에는 예컨대 도 1, 3 내지 7, 8A, 9A와 유사한 조립체(1)에 사용될 수 있는 개별 부재(2)의 실시예가 도시되어 있다. 도 10에 따른 개별 부재(2)는 캐리어 하측(32)에서 하나의 도전로(52)만을 포함하는데, 도 10A의 평면도 및 도 10B의 측면도를 참조한다. 캐리어 상측(31)의 도전로(51b)는 관통 접촉(6)에 의해 캐리어 하측(32)의 도전로(52)와 연결되며, 캐리어 상측(31)의 극히 일부분만을 수용한다. 그에 반해 캐리어 상측(31)의 도전로(51a)는 L형으로 형성되고, 대부분의 연결 영역(5)을 덮는다.
도 11에 따른 실시예에서, 평면도로 볼 때, 캐리어 상측(31)의 도전로(51a) 및 캐리어 하측(32)의 도전로(52)이 포개어 위치하며, 도 11A의 평면도, 도 11B의 배면도 및 도 11A의 측면도를 참조한다. 도전로(51b)는 다시 관통 접촉(6)을 경유하여 캐리어 하측(32)의 도전로(52)와 연결된다.
도 10, 11에 도시된 바와 달리, 도전로(51b)로부터 도전로(52)까지의 관통 접촉은 캐리어 하측(32)에서 평면도로 볼 때 반도체 층시퀀스(4)의 하부에 위치할 수 있다.
도 12에 따른 실시예에서, 캐리어(3)에는 예컨대 쇼트키 다이오드 또는 제너 다이오드를 포함한 전자 소자(8), 및/또는 트림 저항(9)이 집적되며, 도 12B에 따른 평면도를 참조한다. 트림 저항(9) 및/또는 전자 소자(8)는 캐리어 상측(31)으로부터 볼 때 적어도 국부적으로 자유롭게 접근 가능하여, 트림 저항(9)은 개별 부재(2)의 실장 후에 조립체(1)에서 변경 가능할 수 있다. 도전로(51b)는 관통형으로 형성된다. 도전로(51a)는 불연속부분을 포함하여, 도전로(51a)의 두 부분은 전자 소자(8) 및/또는 트림 저항(9)과 직렬로 접속된다. 도 12A에 따른 측면도에서 도전로(51b)는 미도시되어 있다.
도 1 내지 11에 따른 개별 부재도 각각 전자 소자(8) 및/또는 트림 저항(9)을 포함할 수 있다.
도 13에는 개별 부재(2)의 다른 실시예가 평면도로 도시되어 있다. 도 13에는 도전로(51, 52)가 각각 미도시되었다. 도 13A에 따르면, 개별 부재(2)는 2개의 연결 영역(5)을 포함하고, 이러한 연결 영역은 평면도로 볼 때 캐리어(3)의 대향된 측에서 반도체 층시퀀스(4)를 한정한다. 따라서, 반도체 층시퀀스(4)의 전방측면(45) 중 2개의 측면은 연결 영역(5)을 향해있다.
도 13B에 따르면, 캐리어(3)는 평면도에서 육각형 수평 단면을 포함한다. 마찬가지로, 반도체 층시퀀스(4) 및 부분 영역(30)도 육각형으로 형성된다. 연결 영역(5)은 반도체 층시퀀스(4)를 링형으로 둘러싼다. 도 13C에 따르면, 반도체 층시퀀스(4) 및 캐리어(3)는 마름모꼴 수평 단면 또는 평행사변형 수평 단면을 포함한다. 반도체 층시퀀스(4)의 전방측면(45) 중 2개는 연결 영역(5)에 인접한다. 도 13D에 따르면, 캐리어(3)는 L형으로 형성된다. 이를 통해, 2개의 연결 영역들(5a, 5b)이 형성되고, 이러한 연결 영역은 반도체 층시퀀스(4) 및 부분 영역(30)에 의해 서로 분리된다.
개략적 평면도로 도시된 도 14에 따른 실시예에서, 캐리어 상측(31)의 트림 저항(9)은 병렬 접속된 일 군의 도전로 구간(14)으로 형성된다. 도전로 구간(14)의 일부는 양단되어, 트림 저항(9)의 값이 조절 가능하다.
도 15의 측면도에 따른 조립체(1)는 적어도 2개의 개별 부재(2)를 포함하고, 이러한 개별 부재는 각각 하나의 도전로(51, 52)를 캐리어 상측(31) 및 캐리어 하측(32)에서 포함한다. 도전로(51, 52)는 관통 접촉(6)에 의해 상호 전기적으로 연결되고, 이 때 관통 접촉(6)은 부분 영역(30)에 위치한다.
본 명세서에 설명된 발명은 실시예에 의거한 설명에 의하여 한정되지 않는다. 오히려, 본 발명은 각각의 새로운 특징 및 각각의 특징 조합을 포함하며, 이러한 점은 특히, 비록 이러한 특징 또는 이러한 조합이 명백히 특허청구범위 또는 실시예에 제공되지 않더라도, 특허청구범위에서의 특징들의 각 조합을 포괄한다.

Claims (15)

  1. 적어도 2개의 광전 개별 부재들(2)을 포함하는 광전 소자 조립체(1)에 있어서,
    상기 개별 부재들(2)의 캐리어(3) 중 캐리어 상측(31)의 부분 영역(30)에 적어도 하나의 활성 반도체 층시퀀스(4)가 적층되고,
    상기 캐리어 상측(31)에 적어도 하나의 전기 도전로(51)가, 상기 캐리어(3) 중 캐리어 하측(32)에 적어도 하나의 전기 도전로(52)가 적층되고,
    상기 캐리어 상측(31)의 상기 도전로들(51) 중 적어도 하나는 상기 반도체 층시퀀스(4)에 의해 덮이지 않은 적어도 하나의 연결 영역(5)으로 연장되고, 적어도, 상기 캐리어 하측(32)의 적어도 하나의 도전로(52)는 상기 부분 영역(30)으로 연장되고,
    상기 캐리어 상측(31)의 상기 도전로들(51) 중 적어도 하나는 적어도 하나의 관통 접촉(6)에 의해 상기 캐리어 하측(32)의 도전로(52)와 전기적으로 연결되되,
    상기 개별 부재들(2) 중 적어도 2개는 래터럴 방향에서 일부 겹치고, 그리고
    상기 래터럴로 겹치는 개별 부재들(2) 중 적어도 2개 사이에서는 일 개별 부재(2)의 캐리어 상측(31)의 적어도 하나의 도전로(51) 및 다른 개별 부재(2)의 캐리어 하측(32)의 적어도 하나의 도전로를 경유하여 적어도 간접적인 전기 접촉이 이루어지는 것을 특징으로 하는 조립체(1).
  2. 제 1 항에 있어서,
    상기 개별 부재들(2) 중 적어도 2개는 상기 캐리어 하측(32)에 적어도 2개의 도전로들(52)을 포함하고, 상기 적어도 2개의 개별 부재들(2)은 전기적으로 병렬 접속되는 것을 특징으로 하는 조립체(1).
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 개별 부재들(2) 중 적어도 2개는 상기 캐리어 하측(32)에 정확히 하나의 도전로(52)를 포함하고, 상기 적어도 2개의 개별 부재들(2)은 전기적으로 직렬 접속되는 것을 특징으로 하는 조립체(1).
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 개별 부재들(2)은 공통의 실장 캐리어(7)상에 설치되는데, 상기 실장 캐리어(7)는 계단형 구조물을 포함하며, 상기 구조물에 적어도 2개의 개별 부재들(2)이 설치되는 것을 특징으로 하는 조립체(1).
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 개별 부재들(2)은 상기 공통의 실장 캐리어(7)상에 설치되는데, 상기 개별 부재들(2) 중 적어도 2개는 상기 실장 캐리어(7)의 실장면(70)에 대해 경사져 배치되며, 상기 개별 부재(2)의 캐리어 하측(32)은 국부적으로 상기 실장면(70)과 접촉하는 것을 특징으로 하는 조립체(1).
  6. 재 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 조립체는 다수의 개별 부재들(2)을 포함하고, 상기 개별 부재들(2) 중 적어도 일부는 적어도 2줄로 나란히 배치되는 것을 특징으로 하는 조립체(1).
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 조립체는 다수의 개별 부재들(2)을 포함하고, 상기 개별 부재들(2) 중 적어도 일부는 널판지형으로 배치되는 것을 특징으로 하는 조립체(1).
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 조립체는 적어도 3개의 개별 부재들(2a, 2b)을 포함하고, 래터럴 방향에서 인접하여 배치된 2개의 제1개별 부재들(2a)을 경유하여 제3개별 부재(2b)가 전기 접촉되고, 상기 제3개별 부재(2b)는 상기 2개의 제1개별 부재들(2a)의 연결 영역과 겹치며 배치되는 것을 특징으로 하는 조립체(1).
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 조립체는 적어도 2개의 개별 부재들(2)을 포함하고, 상기 캐리어 상측(31)에서 활성 반도체 층시퀀스(4)의 면적비율은 40% 내지 95%사이인 것을 특징으로 하는 조립체(1).
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 조립체는 적어도 2개의 개별 부재들(2)을 포함하고, 상기 활성 반도체 층시퀀스(4)의 적어도 2개의 전방측들(45)은 상기 연결 영역(5)에서 인접하는 것을 특징으로 하는 조립체(1).
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 조립체는 적어도 2개의 개별 부재들(2)을 포함하고, 상기 캐리어(3)는 상기 활성 반도체 층시퀀스(4)의 성장 기판과 상이하며, 상기 활성 반도체 층시퀀스(4)는 최대 40 ㎛의 두께를 가지는 것을 특징으로 하는 조립체(1).
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 개별 부재들(2) 중 적어도 2개의 상기 캐리어(3)는 삼각형, 직사각형 또는 육각형 수평 단면을 포함하고, 상기 개별 부재들(2)은 적어도 하나의 대칭면(S)과 관련하여 대칭으로 배치되는 것을 특징으로 하는 조립체(1).
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 개별 부재들(2) 중 적어도 2개는 적어도 하나의 전자 소자(8), 특히 집적 회로를 포함하고, 상기 전자 소자는 적어도 부분적으로 상기 연결 영역(5)으로 연장되고, 상기 집적 회로는 적어도 부분적으로 상기 캐리어(3)에 집적되는 것을 특징으로 하는 조립체(1).
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 개별 부재들(2) 중 적어도 2개는 트림 저항(9), 쇼트키 다이오드 및/또는 제너 다이오드를 포함하는 것을 특징으로 하는 조립체(1).
  15. 제 13 항에 있어서,
    상기 전기 소자(8)를 포함하는 개별 부재들(2)은 전기 회로, 특히 제어형 표시 장치의 전체 시스템을 보완하는 것을 특징으로 하는 조립체(1).
KR1020117025252A 2009-03-27 2010-03-08 광전 소자 조립체 Expired - Fee Related KR101676061B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009015307.1 2009-03-27
DE102009015307A DE102009015307A1 (de) 2009-03-27 2009-03-27 Anordnung optoelektronischer Bauelemente
PCT/EP2010/052907 WO2010108774A1 (de) 2009-03-27 2010-03-08 Anordnung optoelektronischer bauelemente

Publications (2)

Publication Number Publication Date
KR20120003465A true KR20120003465A (ko) 2012-01-10
KR101676061B1 KR101676061B1 (ko) 2016-11-14

Family

ID=42174247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117025252A Expired - Fee Related KR101676061B1 (ko) 2009-03-27 2010-03-08 광전 소자 조립체

Country Status (5)

Country Link
US (1) US8497517B2 (ko)
KR (1) KR101676061B1 (ko)
CN (1) CN102365738B (ko)
DE (1) DE102009015307A1 (ko)
WO (1) WO2010108774A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011002748A1 (de) 2011-01-17 2012-07-19 Robert Bosch Gmbh Verfahren zur Herstellung einer Silizium-Solarzelle
CN103807628B (zh) * 2012-11-13 2017-12-22 欧司朗有限公司 Led照明装置
JP6083253B2 (ja) * 2013-02-21 2017-02-22 日亜化学工業株式会社 発光装置の積層体
CN106489204B (zh) * 2014-07-18 2020-12-22 亮锐控股有限公司 光源
DE102015215301A1 (de) * 2015-08-11 2017-02-16 Osram Gmbh Leuchtdiodenanordnung und Verfahren zum Herstellen einer Leuchtdiodenanordnung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131055A (ja) * 1993-11-01 1995-05-19 Nec Corp 半導体受光素子
JP2006019328A (ja) * 2004-06-30 2006-01-19 Nec Corp 積層型半導体装置
JP2008227494A (ja) * 2007-03-09 2008-09-25 Ivoclar Vivadent Ag 光放射装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
US7652381B2 (en) 2003-11-13 2010-01-26 Interconnect Portfolio Llc Interconnect system without through-holes
JP2006086469A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法
JP2007115928A (ja) * 2005-10-20 2007-05-10 Citizen Electronics Co Ltd 半導体発光装置
DE202006005045U1 (de) 2006-03-24 2007-08-09 Würth Elektronik Rot am See GmbH & Co. KG Leiterplattenmodul
DE102007041896A1 (de) 2007-09-04 2009-03-05 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102008049777A1 (de) 2008-05-23 2009-11-26 Osram Opto Semiconductors Gmbh Optoelektronisches Modul
DE102008025693A1 (de) 2008-05-29 2009-12-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131055A (ja) * 1993-11-01 1995-05-19 Nec Corp 半導体受光素子
JP2006019328A (ja) * 2004-06-30 2006-01-19 Nec Corp 積層型半導体装置
JP2008227494A (ja) * 2007-03-09 2008-09-25 Ivoclar Vivadent Ag 光放射装置

Also Published As

Publication number Publication date
US8497517B2 (en) 2013-07-30
WO2010108774A1 (de) 2010-09-30
CN102365738B (zh) 2014-06-11
CN102365738A (zh) 2012-02-29
KR101676061B1 (ko) 2016-11-14
US20120025219A1 (en) 2012-02-02
DE102009015307A1 (de) 2010-09-30

Similar Documents

Publication Publication Date Title
US11791370B2 (en) Light-emitting device
US20220262849A1 (en) Optoelectronic device
US9276038B2 (en) Light emitting module
US10438992B2 (en) Light-emitting element and light-emitting diode
US7847306B2 (en) Light emitting diode device, method of fabrication and use thereof
US12271099B2 (en) Light-emitting device and method of manufacturing the same
KR20110000730A (ko) 표면 실장 ｌｅｄ 모듈 및 표면 실장 ｌｅｄ 모듈의 제조 방법
US10217903B2 (en) Optoelectronic semiconductor chip and optoelectronic module
KR101676061B1 (ko) 광전 소자 조립체
KR20100099309A (ko) 광전 소자
JP2020533778A (ja) 発光素子パッケージ
US20190140151A1 (en) Light emitting device
EP2642521B1 (en) Light emitting device
US10147709B2 (en) Light emitting module
US20140211436A1 (en) Circuit board, optoelectronic component and arrangement of optoelectronic components
KR20160002063A (ko) 광전소자와 그 제조방법
KR102320797B1 (ko) 발광 소자
EP3174095B1 (en) Light emitting apparatus
CN108506897A (zh) 光源模块、照明装置以及移动体
KR102161006B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
KR102071036B1 (ko) 발광 다이오드 및 그것을 채택하는 조명 장치
CN119069582A (zh) 一种集成发光结构的制作方法、集成发光结构及照明装置
KR20170062822A (ko) 발광 모듈 및 이를 구비한 조명 장치
KR20150035207A (ko) 발광 디바이스

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20191109

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20191109

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000