KR20120046930A - 패터닝된 기판을 이용한 반도체 발광소자 제조방법 - Google Patents

패터닝된 기판을 이용한 반도체 발광소자 제조방법 Download PDF

Info

Publication number
KR20120046930A
KR20120046930A KR1020100108485A KR20100108485A KR20120046930A KR 20120046930 A KR20120046930 A KR 20120046930A KR 1020100108485 A KR1020100108485 A KR 1020100108485A KR 20100108485 A KR20100108485 A KR 20100108485A KR 20120046930 A KR20120046930 A KR 20120046930A
Authority
KR
South Korea
Prior art keywords
type
semiconductor layer
semiconductor
light emitting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020100108485A
Other languages
English (en)
Inventor
정상현
강호관
Original Assignee
(재)나노소자특화팹센터
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)나노소자특화팹센터 filed Critical (재)나노소자특화팹센터
Priority to KR1020100108485A priority Critical patent/KR20120046930A/ko
Publication of KR20120046930A publication Critical patent/KR20120046930A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/882—Scattering means

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

수직 구조 반도체 발광소자 제조방법을 제공한다. 본 발명에 따른 반도체 발광소자 제조방법에서는 반도체 기판의 전면 및 후면 중 적어도 어느 하나에 나노미터급 광결정 패턴의 볼록부를 형성한다. 상기 반도체 기판의 전면 상에 n형 반도체층, 활성층 및 p형 반도체층을 순차적으로 성장시킨 다음, 상기 p형 반도체층 상에 p형 전극을 형성하고, 상기 p형 전극 상에 도전성 기판을 부착한다. 레이저를 상기 반도체 기판의 후면에 입사시켜 상기 도전성 기판이 부착된 결과물로부터 상기 반도체 기판을 제거하되 상기 광결정 패턴을 이용해 상기 레이저를 회절, 산란 또는 굴절시켜 상기 활성층으로 입사되는 양을 줄인다. 그런 다음, 상기 n형 반도체층 상에 n형 전극을 형성한다.

Description

패터닝된 기판을 이용한 반도체 발광소자 제조방법 {Manufacturing method of semiconductor light emitting device using patterned substrate}
본 발명은 반도체 발광소자 제조방법에 관한 것으로, 더욱 상세하게는 수직 구조 반도체 발광소자 제조방법에 관한 것이다.
LED(Light Emitting Diode)와 같은 반도체 발광소자는 전류를 광으로 변환시키는 고체 전자 소자 중 하나로서, 통상적으로 p형 반도체층과 n형 반도체층 사이에 삽입된 반도체 물질의 활성층을 포함한다. 반도체 발광소자에서 p형 반도체층과 n형 반도체층 양단에 구동 전류를 인가하면, p형 반도체층과 n형 반도체층으로부터 활성층으로 전자(electron) 및 정공(hole)이 주입된다. 주입된 전자와 정공은 활성층에서 재결합하여 광을 생성한다.
일반적으로 반도체 발광소자는 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 질화물계 Ⅲ-Ⅴ족 반도체 화합물로 제조가 되고 있는데, 이것은 단파장광(자외선 내지 녹색광), 특히 청색광을 낼 수 있는 소자가 된다. 그런데, 질화물계 화합물 반도체는 결정 성장을 위한 격자 정합 조건을 만족하는 사파이어 기판이나 실리콘 카바이드(silicon carbide, SiC) 기판 등의 절연성 기판을 이용하여 제조되므로, 구동 전류 인가를 위해 p형 반도체층 및 n형 반도체층에 연결시키는 2개의 전극이 발광구조물의 상면에 거의 수평으로 배열되는 수평(planar) 구조를 가진다.
그런데 n형 전극과 p형 전극을 발광구조물의 상면에 거의 수평으로 배열하면 발광면적이 감소되어 휘도가 감소되고, 전류 퍼짐이 원활하지 못해 정전 방전(electrostatic discharge : ESD)에 취약한 신뢰성 문제를 유발시킨다. 뿐만 아니라, 동일 웨이퍼 상에서 칩의 개수가 감소하여 수율이 저하되는 문제점이 있다. 또한 칩 사이즈를 축소하는 데 한계가 있으며, 더구나 사파이어 기판은 열전도율이 좋지 않기 때문에 고출력 구동시 발생되는 열이 충분히 방출되지 못하게 됨으로써 소자 성능에 제약을 초래한다.
이러한 문제를 해결하기 위하여, 고출력 레이저의 고밀도 에너지를 이용하여 사파이어 기판과 질화물계 화합물 반도체 층 사이의 경계면을 분해하여 사파이어 기판과 질화물계 화합물 반도체 층 부분을 분리하는 레이저 리프트 오프(laser lift off) 공법을 이용해 수직 구조의 반도체 발광소자를 제조하고 있다.
도 1은 사파이어 기판에 n형 반도체층, 활성층 및 p형 반도체층으로 이루어진 질화물계 화합물 반도체 층을 형성한 후 레이저 리프트 오프 공법에 의하여 사파이어 기판을 분리하고 지지용 도전성 기판을 부착하여 제작된 수직 구조 반도체 발광소자를 나타내는 단면도이다.
도 1을 참조하면, 종래 수직 구조 반도체 발광소자(10)는 도전성 기판(40) 상에 금속층(35), p형 반도체층(25), 활성층(20) 및 n형 반도체층(15)을 구비하며, n형 반도체층(15) 상면에 n형 전극(45)이 형성되어 있다. p형 반도체층(25)과 n형 반도체층(15) 양단에 구동 전류를 인가하면, p형 반도체층(25)과 n형 반도체층(15)으로부터 활성층(20)으로 전자 및 정공이 주입된다. 주입된 전자와 정공은 활성층(20)에서 재결합하여 광을 생성한다.
도 2는 이러한 수직 구조 반도체 발광소자의 제조방법 중 레이저 리프트 오프 공법을 설명하기 위한 단면도이다.
우선 반도체 기판(5) 상에 순차적으로 n형 반도체층(15), 활성층(20) 및 p형 반도체층(25)을 성장시켜 발광구조물을 형성한 다음, p형 반도체층(25) 상에 금속층(35)을 형성한다. 다음, 금속층(35) 상에 도전성 기판(40)을 부착한다. 도전성 기판(40)은 최종 반도체 발광소자(10)에 포함되는 요소로서, 발광구조물을 지지하는 지지체의 역할을 수행한다.
다음에, 레이저 리프트 오프 공정에 의해 반도체 기판(5)을 제거한다. 이 때 반도체 기판(5) 후면 쪽에서 KrF 레이저 빔(LB)을 조사하여 반도체 기판(5)과 n형 반도체층(15)의 경계면을 분리한다. 그런데 종래에는 레이저 빔(LB)이 n형 반도체층(15)을 통과해 활성층(20)까지 파괴시키므로 소자 제작시 발광 효율이 떨어지는 문제점이 나타난다.
본 발명이 해결하려는 과제는 레이저 리프트 오프 공정시 활성층 파괴가 방지되어 발광 효율이 우수한 반도체 발광소자를 제조하는 방법을 제공하는 것이다.
상기의 과제를 해결하기 위한 본 발명에 따른 반도체 발광소자 제조방법에서는, 반도체 기판의 전면 및 후면 중 적어도 어느 하나에 나노미터(nm)급 광결정 패턴의 볼록부를 형성한다. 상기 반도체 기판의 전면 상에 n형 반도체층, 활성층 및 p형 반도체층을 순차적으로 성장시킨 다음, 상기 p형 반도체층 상에 p형 전극을 형성하고, 상기 p형 전극 상에 도전성 기판을 부착한다. 레이저를 상기 반도체 기판의 후면에 입사시켜 상기 도전성 기판이 부착된 결과물로부터 상기 반도체 기판을 제거하되 상기 광결정 패턴을 이용해 상기 레이저를 회절, 산란 또는 굴절시켜 상기 활성층으로 입사되는 양을 줄인다. 그런 다음, 상기 n형 반도체층 상에 n형 전극을 형성한다.
상기 나노미터급 광결정 패턴의 평면 모양은 삼각형, 사각형 또는 원형일 수 있으며, 상기 나노미터급 광결정 패턴의 모양은 피라미드형, 직육면체형 또는 반구형일 수 있다. 이와 같은 상기 나노미터급 광결정 패턴은 1차원 또는 2차원으로 배열되어 있을 수 있다.
상기 반도체 기판의 전면 상에 상기 n형 반도체층을 형성하기 전에 n형이거나 비도핑된 반도체층을 형성하는 단계와, 상기 반도체 기판을 제거한 후 상기 n형이거나 비도핑된 반도체층을 제거하는 단계를 더 포함할 수도 있다.
본 발명에서는 레이저 리프트 오프 공정시 화합물 반도체 층과 사파이어 기판 계면 내부로 흡수되는 레이저를 광결정 패턴을 이용해 회절, 산란 또는 굴절시켜 경로를 변경시킴으로써 레이저 리프트 오프시 활성층으로 입사되는 레이저의 양을 종래에 비하여 감소시킬 수 있다. 이에 따라, 활성층의 파괴를 줄여서 수직형 LED와 같은 반도체 발광소자의 효율을 높일 수 있다.
도 1은 종래 기술에 따른 수직 구조 반도체 발광소자를 나타내는 단면도이다.
도 2는 종래 기술에 따른 수직 구조 반도체 발광소자의 제조방법 중 레이저 리프트 오프 공법을 설명하기 위한 단면도이다.
도 3은 본 발명에 따른 반도체 발광소자 제조방법의 일 실시예를 나타내는 공정별 단면도이다.
도 4는 본 발명에 따른 반도체 발광소자 제조방법의 다른 실시예를 나타내는 공정별 단면도이다.
도 5는 본 발명에 따른 반도체 발광소자 제조방법의 또 다른 실시예를 나타내는 공정별 단면도이다.
도 6은 본 발명에 따른 반도체 발광소자 제조방법의 또 다른 실시예를 나타내는 공정별 단면도이다.
이하에서 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하거나 과장되게 나타내었다.
도 3은 본 발명에 따른 반도체 발광소자 제조방법의 일 실시예를 나타내는 공정별 단면도이다. 여기서, 통상의 수직 구조 질화물계 Ⅲ-Ⅴ족 반도체 화합물 반도체 발광소자의 제조방법은 소정의 웨이퍼를 이용하여 복수 개로 제조되나, 도 3에서는 설명의 편의를 위해 한 개의 발광소자만을 제조하는 방법을 도시하고 있다.
우선, 도 3(a)에 도시된 바와 같이, 반도체 기판(110)의 전면에 나노미터급 광결정 패턴의 볼록부(113)를 형성한다. 반도체 기판(110)은 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 사파이어 이외에 SiC, 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이드(gallium nitride, GaN) 및 알루미늄 나이트라이드(AlN)로 형성될 수 있다.
반도체 기판(110)에 규칙적인 나노미터급 광결정 패턴의 볼록부(113)를 형성하기 위하여 리소그래피 및 건식 식각 공정을 이용할 수 있다. 또는 FIB 밀링(milling) 공정을 응용한다. FIB에서 사용하는 이온빔은 빔의 분포가 가우시안 분포를 갖는데, 이때 빔의 조사 위치를 적절하게 조정하면 빔의 크기와 유사한 피치의 연속적인 패턴을 제작할 수 있어 식각 마스크를 형성할 필요없이 패턴을 형성할 수 있다.
볼록부(113)는 이후 레이저 리프트 오프 공정에서 사용할 레이저의 파장을 고려하여 사용 레이저를 회절, 산란 또는 굴절시킬 수 있는 특정 주기 및 크기로 형성한다. 나노미터급이란 이러한 주기와 크기가 수-수백 nm 단위를 가진다는 것을 의미한다. 볼록부(113)의 평면 모양(위에서 본 모양)은 삼각형, 사각형 또는 원형일 수 있다. 입체적인 모양은 피라미드형, 직육면체형 또는 반구형일 수 있다. 이와 같은 볼록부(113)는 1차원적인 선 배열 또는 2차원적인 면 배열로 형성할 수 있다.
이러한 반도체 기판(110) 전면에 순차적으로 n형 반도체층(115), 활성층(120) 및 p형 반도체층(125)을 성장시켜 발광구조물을 형성한 다음, p형 반도체층(125) 상에 p형 전극(135)을 형성한다. n형 반도체층(115)은 반도체 기판(110)의 요철 구조에 의해 나노미터급 광결정 패턴의 오목부(116)가 포함된 채로 형성되게 된다.
n형 반도체층(115)과 활성층(120) 및 p형 반도체층(125)은, InXAlYGa1-X-YN 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질로 이루어질 수 있다. 보다 구체적으로, n형 반도체층(115)은, n형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, n형 불순물로는 예를 들어, Si, Ge, Sn, Te 또는 C 등을 사용하고, 바람직하게는 Si를 주로 사용한다. 또한, p형 반도체층(125)은, p형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, p형 불순물로는 예를 들어, Mg, Zn, Be 등을 사용하고, 바람직하게는 Mg를 주로 사용한다. 그리고, 활성층(120)은 광을 생성하여 방출하기 위한 층으로, 통상 InGaN층을 우물로 하고 GaN층을 벽층으로 하여 다중양자우물(Multi-Quantum Well)을 형성함으로써 이루어진다. 활성층(120)은 하나의 양자우물층 또는 더블헤테로 구조로 구성될 수도 있다. 반도체층(114), n형 반도체층(115)과 활성층(120) 및 p형 반도체층(125)은 MOCVD, MBE 또는 HVPE와 같은 증착공정을 통해 형성된다.
p형 전극(135)은 도전성 기판(140)과의 오믹컨택 기능과 더불어 활성층(120)에서 발생된 광을 반사하는 역할 및 전극의 기능까지 담당한다. p형 전극(135)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt 및 Au으로 구성된 그룹으로부터 선택된 물질을 포함하여 1층 이상의 다층막으로 형성될 수 있다. 반사 역할을 고려하면 Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등의 막 조합으로 형성하는 것이 바람직하다.
다음, 도 3(b)에 도시한 바와 같이, p형 전극(135) 상에 도전성 기판(140)을 부착한다. 도전성 기판(140)은 최종 반도체 발광소자(100)에 포함되는 요소로서, 발광구조물을 지지하는 지지체의 역할을 수행한다. 특히, 레이저 리프트 오프 공정으로 반도체 기판(110)의 제거시, 도전성 기판(140)을 부착함으로써 상대적으로 두께가 얇은 발광구조물을 보다 용이하게 다룰 수 있다.
도전성 기판(140)은 Si, Cu, Ni, Au, W 및 Ti으로 구성된 그룹으로부터 선택된 물질로 이루어질 수 있으며, 선택된 물질에 따라, 도금, 증착, 스퍼터링 등의 공정으로 p형 전극(135) 상에 직접 형성될 수 있다. 여기서, 실시 형태로, 도전성 기판(140)을 웨이퍼 본딩 공정을 통하여 부착하는 예를 들고 있으나, 이에 제한되지 않으며, Au와 Sn을 주성분으로 하는 공융 합금으로 이루어진 본딩 금속층을 p형 전극(135) 위에 더 증착하여 이를 매개로 가압/가열의 방식으로 부착할 수도 있다.
다음에, 반도체 기판(110)을 제거한다. 이 때 레이저 리프트 오프 공정을 이용하는데, 반도체 기판(110) 후면에 레이저, 예컨대 248nm의 파장을 갖는 KrF 레이저(LB)를 조사하여 n형 반도체층(115)과 반도체 기판(110)의 경계면을 따라 반도체 기판(110)을 분리한다. 이 때 광결정 패턴의 볼록부(113)가 레이저(LB)를 회절, 산란 또는 굴절시킴으로써 반도체 기판(110) 측으로 경로를 바꾼다. 이에 따라 활성층(120)으로 입사되는 레이저의 양이 종래보다 현저히 줄어든다. 따라서, 활성층(120) 파괴없이 반도체 기판(110)을 분리해낼 수 있다.
다음, 도 3(c)를 참조하여, 광결정 패턴의 볼록부(113)와 역상을 가지는 오목부(116)를 표면에 가진 n형 반도체층(115) 상에 n형 전극(145)을 형성한다. n형 전극(145)을 형성한 후 측면 보호를 위해 절연성 유전체를 이용하여 패시베이션막(미도시)을 형성한다. 물론, 패시베이션막을 먼저 형성한 후 n형 전극(145)을 형성하기도 한다.
이와 같이 본 발명 반도체 발광소자 제조방법에 따르면, 반도체 기판에 형성한 광결정 패턴을 이용해 레이저 리프트 오프시 활성층으로 들어가는 레이저의 양을 감소시킬 수 있다. 이에 따라, 활성층의 파괴를 줄여서 수직형 LED와 같은 반도체 발광소자의 효율을 높일 수 있다.
또한 외부양자효율의 감소 문제를 해결하기 위해서, 종래 수직 구조 반도체 발광소자에서는 n형 반도체층 표면을 KOH 용액을 이용해 식각하여 거칠기를 발생시켜 n형 전극을 형성한다. 이와 같이 형성된 거친 표면은 질화물계 화합물 반도체 층으로부터 공기 중으로 입사하는 광자의 입사각을 임계각 미만으로 낮추어 광을 추출하기에 매우 용이하다. 본 발명 제조방법에 따르면 n형 반도체층 표면에 광결정 패턴의 볼록부와 역상을 가지는 오목부가 형성됨으로써 표면 거칠기를 유발한다. 이에 따라 KOH 용액을 이용한 습식 식각없이도 광추출이 좋아진다.
도 4는 본 발명에 따른 반도체 발광소자 제조방법의 다른 실시예를 나타내는 공정별 단면도로서, 이하에서는 도 3에서와 차이점을 위주로 설명한다.
도 4(a)에 도시된 바와 같이, 반도체 기판(110)의 전면에 나노미터급 광결정 패턴의 볼록부(113)를 형성한다. 그런 다음, 그 위에 반도체층(114)을 형성한다. 반도체층(114)은 n형이거나 비도핑된 반도체층으로 형성한다. 반도체층(114)은 예컨대 AlN/GaN으로 형성할 수 있다. 반도체 기판(110)과 후속 공정에서 형성할 n형 반도체층(115)과의 격자 정합을 위한 버퍼층의 기능을 담당할 수 있다. 별도의 버퍼층을 반도체 기판(110)과 반도체층(114) 사이에 형성할 수도 있다. 증착 방법에 따라, 반도체층(114)은 반도체 기판(110)의 요철 구조에 의해 나노미터급 광결정 패턴의 오목부(116)가 포함된 채로 형성된다.
다음, 반도체층(114) 상에 순차적으로 n형 반도체층(115), 활성층(120) 및 p형 반도체층(125)을 성장시켜 발광구조물을 형성한 다음, p형 반도체층(125) 상에 p형 전극(135)을 형성한다.
계속하여, 도 4(b)에 도시한 바와 같이, p형 전극(135) 상에 도전성 기판(140)을 부착한 후 반도체 기판(110) 전면에 KrF 레이저(LB)를 조사하여 반도체 기판(110)을 분리한다. 이 때에도 광결정 패턴의 볼록부(113)가 레이저(LB)를 반도체 기판(110) 측으로 경로를 바꾸어 활성층(120)으로 입사되는 레이저의 양이 종래보다 현저히 줄어든다. 이에 따라 활성층(120) 파괴없이 반도체 기판(110)을 분리해낼 수 있다.
도 4(c)를 참조하여, 반도체 기판(110) 제거로 외부에 드러난 반도체층(114)상에 n형 전극(145)을 형성하여 반도체 발광소자(100')를 제조한다. 이 반도체 발광소자(100')는 도 3을 참조하여 설명한 반도체 발광소자(100)와 달리 반도체층(114)을 포함한다.
도 5는 본 발명에 따른 반도체 발광소자 제조방법의 또 다른 실시예를 나타내는 공정별 단면도이다. 이것은 도 4에 도시하고 설명한 실시예의 변형예로서, 도 5(a) 및 도 5(b)는 도 4(a) 및 도 4(b)에 각각 대응된다. 도 4와의 차이는 반도체 기판(110) 제거 후 드러난 반도체층(114)을 습식 세정액 등을 이용하여 제거한 후에 n형 반도체층(115)을 드러내고 그 위에 n형 전극(145)을 형성하여 반도체 발광소자(100")를 제조한다는 것이다.
이 반도체 발광소자(100")는 도 3을 참조하여 설명한 반도체 발광소자(100)와 달리 n형 반도체층(115) 표면에 나노미터급 광결정 패턴의 오목부가 없다. 외부양자효율의 감소 문제를 해결하기 위해서 n형 반도체층(115) 표면을 KOH 용액을 이용해 식각하여 거칠기를 발생시킨 후 n형 전극(145)을 형성하여도 된다.
도 6은 본 발명에 따른 반도체 발광소자 제조방법의 또 다른 실시예를 나타내는 공정별 단면도로서, 이하에서는 도 3에서와 차이점을 위주로 설명한다.
우선, 도 6(a)에 도시된 바와 같이, 반도체 기판(110)의 후면에 나노미터급 광결정 패턴의 볼록부(113)를 형성한다. 그리고 반도체 기판(110) 전면에 순차적으로 n형 반도체층(115), 활성층(120) 및 p형 반도체층(125)을 성장시켜 발광구조물을 형성한 다음, p형 반도체층(125) 상에 p형 전극(135)을 형성한다.
다음, 도 6(b)에 도시한 바와 같이, p형 전극(135) 상에 도전성 기판(140)을 부착하고, 반도체 기판(110) 후면에 레이저(LB)를 조사하여 반도체 기판(110)을 분리한다. 이 때 광결정 패턴의 볼록부(113)가 레이저(LB)를 회절, 산란 또는 굴절시킴으로써 반도체 기판(110) 측으로 경로를 바꾼다. 이에 따라 활성층(120)으로 입사되는 레이저의 양이 종래보다 현저히 줄어든다. 이에 따라 활성층(120) 파괴없이 반도체 기판(110)을 분리해낼 수 있다.
다음, 도 6(c)를 참조하여, n형 반도체층(115) 상에 n형 전극(145)을 형성함으로써 도 5를 참조하여 설명한 바와 동일한 구조의 반도체 발광소자(100")를 제조한다.
이와 같이 광결정 패턴의 볼록부(113)는 반도체 기판(110)의 전면 또는 후면 또는 전면과 후면 둘 다에 형성될 수 있으며, 입사되는 레이저의 경로를 바꾸어 줌으로써 활성층으로 입사되는 레이저의 양을 종래보다 감소시킬 수 있게 한다.
이상에서 본 발명의 바람직한 실시예들에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예들에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.

Claims (5)

  1. 반도체 기판의 전면 및 후면 중 적어도 어느 하나에 나노미터급 광결정 패턴의 볼록부를 형성하는 단계;
    상기 반도체 기판의 전면 상에 n형 반도체층, 활성층 및 p형 반도체층을 순차적으로 성장시키는 단계;
    상기 p형 반도체층 상에 p형 전극을 형성하는 단계;
    상기 p형 전극 상에 도전성 기판을 부착하는 단계;
    레이저를 상기 반도체 기판의 후면에 입사시켜 상기 도전성 기판이 부착된 결과물로부터 상기 반도체 기판을 제거하되 상기 광결정 패턴을 이용해 상기 레이저를 회절, 산란 또는 굴절시켜 상기 활성층으로 입사되는 양을 줄이는 단계; 및
    상기 n형 반도체층 상에 n형 전극을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  2. 제1항에 있어서, 상기 나노미터급 광결정 패턴의 평면 모양은 삼각형, 사각형 또는 원형인 것을 특징으로 하는 반도체 발광소자 제조방법.
  3. 제1항에 있어서, 상기 나노미터급 광결정 패턴의 모양은 피라미드형, 직육면체형 또는 반구형인 것을 특징으로 하는 반도체 발광소자 제조방법.
  4. 제1항에 있어서, 상기 나노미터급 광결정 패턴은 1차원 또는 2차원으로 배열되어 있는 것을 특징으로 하는 반도체 발광소자 제조방법.
  5. 제1항에 있어서, 상기 반도체 기판의 전면 상에 상기 n형 반도체층을 형성하기 전에 n형이거나 비도핑된 반도체층을 형성하는 단계와, 상기 반도체 기판을 제거한 후 상기 n형이거나 비도핑된 반도체층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
KR1020100108485A 2010-11-03 2010-11-03 패터닝된 기판을 이용한 반도체 발광소자 제조방법 Ceased KR20120046930A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100108485A KR20120046930A (ko) 2010-11-03 2010-11-03 패터닝된 기판을 이용한 반도체 발광소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100108485A KR20120046930A (ko) 2010-11-03 2010-11-03 패터닝된 기판을 이용한 반도체 발광소자 제조방법

Publications (1)

Publication Number Publication Date
KR20120046930A true KR20120046930A (ko) 2012-05-11

Family

ID=46265843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100108485A Ceased KR20120046930A (ko) 2010-11-03 2010-11-03 패터닝된 기판을 이용한 반도체 발광소자 제조방법

Country Status (1)

Country Link
KR (1) KR20120046930A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114868241A (zh) * 2019-12-26 2022-08-05 艾利迪公司 激光处理装置和激光处理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114868241A (zh) * 2019-12-26 2022-08-05 艾利迪公司 激光处理装置和激光处理方法

Similar Documents

Publication Publication Date Title
US10763397B2 (en) Semiconductor light emitting device
US8395167B2 (en) External light efficiency of light emitting diodes
KR101113878B1 (ko) 수직형 발광 소자 및 그 제조방법
US7977695B2 (en) Semiconductor light emitting device and method for manufacturing the same
US7023026B2 (en) Light emitting device of III-V group compound semiconductor and fabrication method therefor
KR101000311B1 (ko) 반도체 발광소자 및 그 제조방법
US7781242B1 (en) Method of forming vertical structure light emitting diode with heat exhaustion structure
KR101125395B1 (ko) 발광소자 및 그 제조방법
US20040113167A1 (en) Electromagnetic radiation emitting semiconductor chip and procedure for its production
EP2226855B1 (en) Light emitting device
US11437427B2 (en) Light-emitting device and manufacturing method thereof
US8319249B2 (en) Semiconductor light emitting device
KR102443027B1 (ko) 반도체 발광소자
CN103794686B (zh) 半导体发光器件及其制造方法
KR101009744B1 (ko) 반도체 발광소자 및 그 제조방법
US9362449B2 (en) High efficiency light emitting diode and method of fabricating the same
EP2230698B1 (en) Light emitting device
US8664020B2 (en) Semiconductor light emitting device and method of manufacturing the same
KR20110043282A (ko) 발광소자 및 그 제조방법
KR101179700B1 (ko) 패터닝된 반도체층을 갖는 반도체 발광소자 및 그 제조방법
KR101220407B1 (ko) 반도체 발광 소자
KR20120046930A (ko) 패터닝된 기판을 이용한 반도체 발광소자 제조방법
KR101205831B1 (ko) 반도체 발광소자 및 그 제조방법
KR100752721B1 (ko) 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
KR20160145413A (ko) 적색 발광소자, 적색 발광소자의 제조방법 및 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101103

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120203

Patent event code: PE09021S01D

PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20120831

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20120203

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I