KR20120053784A - 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지 - Google Patents

파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지 Download PDF

Info

Publication number
KR20120053784A
KR20120053784A KR1020100115082A KR20100115082A KR20120053784A KR 20120053784 A KR20120053784 A KR 20120053784A KR 1020100115082 A KR1020100115082 A KR 1020100115082A KR 20100115082 A KR20100115082 A KR 20100115082A KR 20120053784 A KR20120053784 A KR 20120053784A
Authority
KR
South Korea
Prior art keywords
wavelength conversion
layer
light emitting
emitting diode
conversion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020100115082A
Other languages
English (en)
Other versions
KR101752425B1 (ko
Inventor
손정훈
김방현
정정화
권석순
김정두
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020100115082A priority Critical patent/KR101752425B1/ko
Publication of KR20120053784A publication Critical patent/KR20120053784A/ko
Application granted granted Critical
Publication of KR101752425B1 publication Critical patent/KR101752425B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0361—Manufacture or treatment of packages of wavelength conversion means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지가 개시된다. 일 태양에 따르면, 일 태양에 따르면, 상기 발광 다이오드 칩은, 상면, 하면, 상면과 하면을 연결하는 측면을 갖는 기판; 상기 기판의 상면에 위치하는 질화갈륨계 화합물 반도체 적층 구조체로서, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층 구조체; 상기 반도체 적층 구조체에 전기적으로 접속된 전극; 및 상기 반도체 적층 구조체의 상부를 덮되, 상기 전극을 노출시키는 개구부를 갖는 파장변환층을 포함한다. 또한, 상기 개구부는 상기 기판의 상면에 대해 경사진 내벽을 갖는다. 이에 따라, 전극 주위에서 파장변환없이 광이 외부로 방출되는 것을 방지할 수 있다.

Description

파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지{LIGHT EMITTING DIODE CHIP HAVING WAVELENGTH CONVERTING LAYER, METHOD OF FABRICATING THE SAME AND PACKAGE HAVING THE SAME}
본 발명은 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지에 관한 것으로, 더욱 상세하게는 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지에 관한 것이다.
현재 발광 다이오드는 경박단소화가 가능하고, 에너지 절감과 오랜 기간 동안 수명이 유지되는 장점으로 인해 휴대폰을 비롯한 각종 표시장치의 배면 광원으로 이용되고 있으며, 발광 다이오드를 실장한 발광소자, 즉 발광 다이오드 패키지는 높은 연색성을 갖는 백색광 구현이 가능하기 때문에 형광등과 같은 백색광원을 대체하여 일반조명에도 적용될 것으로 기대되고 있다.
한편, 발광 다이오드를 이용하여 백색광을 구현하는 다양한 방법이 있으며, 일반적으로 430nm~470nm의 청색광을 방출하는 InGaN 발광 다이오드와 상기 청색광을 장파장으로 변환할 수 있는 형광체를 조합하여 백색광을 구현하는 방법이 사용되고 있다. 예컨대, 백색광은 청색 발광 다이오드와 상기 청색 발광 다이오드에 의해 여기되어 황색을 방출하는 황색 형광체의 조합을 통해 구현되거나 청색 발광 다이오드와 녹색 형광체 및 적색 형광체의 조합으로 구현될 수 있다.
종래, 백색 발광 소자는 형광체가 함유된 수지를 발광 다이오드가 실장된 패키지의 리세스 영역 내에 도포함으로써 형성되어 왔다. 그러나 패키지 내에 수지를 도포함에 따라 형광체가 수지 내에 균일하게 분포되지 못하고 또한 수지를 균일한 두께로 형성하는 것이 어려운 문제가 있다.
이에 따라, 발광 다이오드 상에 파장변환 시트(sheet)를 부착하는 방식이 연구되고 있다. 파장변환 시트는 예컨대 글래스 등에 형광체를 혼합하여 형성될 수 있다. 이러한 파장변환 시트를 발광 다이오드 상면에 부착함으로써 칩 레벨에서 백색광을 구현할 수 있다.
그러나 파장변환 시트는 발광 다이오드의 상면에 부착되기 때문에 광이 주로 발광 다이오드의 상면으로 방출되는 구조의 발광 다이오드에서 백색광을 구현하는 데 제한된다. 발광 다이오드의 측면, 예컨대 성장 기판의 측면으로 상당한 양의 광이 방출되는 구조의 발광 다이오드에서는 파장변환 시트를 이용한 파장 변환이 적합하지 않다.
한편, 패키지에서 형광체를 함유한 수지를 도포할 경우, 발광 다이오드에 와이어를 본딩한 후, 수지를 도포할 수 있다. 따라서 발광 다이오드의 전극은 형광체를 함유한 수지로 덮여도 문제가 되지 않는다. 그러나, 칩 레벨에서 파장변환층을 형성할 경우, 파장 변환층이 형성된 이후에 와이어를 발광 다이오드에 본딩할 것이 요구된다. 따라서, 파장변환층에 발광 다이오드의 전극을 노출시키는 개구부가 형성되어야 한다.
와이어 본딩은 패키지 제조 공정에서 수행되며, 일반적으로 금 와이어를 공급하는 캐필러리를 사용하여 발광 다이오드의 전극 상에 와이어 볼을 형성하고 캐필러리를 이동시켜 캐필러리로부터 와이어를 뽑아내어 리드 프레임 등의 리드 단자에 와이어를 연결하는 공정을 포함한다. 그런데, 캐필러리의 폭은 일반적으로 발광 다이오드의 전극에 비해 상대적으로 넓기 때문에, 캐필러리를 수용하기 위해 파장 변환층 내에 상대적으로 넓은 폭의 개구부가 형성될 필요가 있다. 더욱이, 상기 개구부의 폭은 전극에 대한 와이어 볼 및 캐필러리의 정렬 오차를 허용하도록 형성되며, 따라서, 상기 개구부의 폭은 일반적으로 전극의 폭에 비해 더 커진다. 이에 따라, 전극 주위에서 방출되는 광은 파장변환 없이 직접 외부로 방출되며, 따라서 전극 주위에서 청색 링(blue ring)이 형성된다. 상기 청색 링(blue ring)을 제거하기 위해 전극을 상대적으로 넓게 형성할 수 있겠지만, 전극이 광을 흡수하여 광 추출 효율을 떨어뜨리므로 바람직하지 못하다.
와이어 본딩을 용이하게 하기 위해, 전극 상에 범프 볼 등을 이용하여 추가전극을 형성하는 기술을 고려할 수 있다. 이 경우, 전극 상에 우선 범프 볼 등을 이용하여 추가전극을 형성하고, 파장변환층을 상대적으로 두껍게 형성한 후, 파장변환층을 그라인딩 또는 폴리싱에 의해 제거하여 추가전극의 상부면을 노출시킬 수 있다. 그러나, 이 기술은 범프 볼을 형성함에 따른 추가 비용이 발생하고, 그라인딩 또는 폴리싱에 의해 파장변환층의 일부를 제거하는데 따른 파장변환층의 재료 손실이 발생하며, 범프 볼을 균일하게 형성하지 못해 와이어 본딩 불량이 초래될 수 있다.
한편, 파장 변환층에서 변환된 광, 예컨대 장파장 가시광의 일부는 다시 발광 다이오드 내부로 입사된다. 발광 다이오드 내부로 입사된 광은 발광 다이오드 내부의 반도체층들이나 기판에 의해 또는 발광 다이오드가 실장된 리드 단자 등에 흡수되어 손실될 수 있다. 따라서, 파장변환층에서 변환된 광이 발광 다이오드 내부로 입사되어 손실되는 것을 방지할 필요가 있다.
본 발명이 해결하려는 과제는, 추가전극 형성 없이 또한 전극 크기를 증가시키지 않으면서도 와이어를 용이하게 본딩할 수 있으면서 전극 주위에서 청색 링(blue ring)이 발생되는 것을 방지할 수 있는 파장변환층을 갖는 발광 다이오드 칩 및 그것을 제조하는 방법을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는, 기판의 측면을 통해서 방출되는 광에 대해서도 파장 변환 등의 광 변환을 수행할 수 있는 발광 다이오드 칩 및 그 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는, 파장 변환층에서 변환된 광이 다시 발광 다이오드 칩 내부로 입사되어 손실되는 것을 방지할 수 있는 발광 다이오드 칩을 제공하는 것이다.
본 발명의 일 태양에 따른 발광 다이오드 칩은, 상면, 하면, 상면과 하면을 연결하는 측면을 갖는 기판; 상기 기판의 상면에 위치하는 질화갈륨계 화합물 반도체 적층 구조체로서, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층 구조체; 상기 반도체 적층 구조체에 전기적으로 접속된 전극; 및 상기 반도체 적층 구조체의 상부를 덮되, 상기 전극을 노출시키는 개구부를 갖는 파장변환층을 포함한다. 또한, 상기 개구부는 상기 기판의 상면에 대해 경사진 내벽을 갖는다.
이에 더하여, 상기 파장변환층의 표면에 위치하는 상기 개구부의 입구는 상기 개구부의 바닥부에 비해 상대적으로 넓은 폭을 갖고, 상기 개구부의 바닥부는 상기 전극 영역 상에 한정되어 위치할 수 있다.
파장변환층에 형성되는 개구부를 경사지게 형성함으로써 상대적으로 넓은 폭을 갖는 캐필러리를 수용할 수 있으며, 또한 파장변환층이 전극 주위 영역을 덮기 때문에 반도체 적층 구조체로부터 전극 주위로 방출되는 광은 파장변환을 거쳐 외부로 방출된다.
상기 개구부의 입구는 상기 전극 영역에 비해 상대적으로 넓은 폭을 가질 수 있다. 나아가, 상기 파장변환층 두께의 1/2 위치에서 상기 개구부의 폭은 상기 전극 영역에 비해 상대적으로 좁을 수 있다. 이에 따라, 전극 주위에서 방출되는 광은 적어도 파장변환층의 1/2 두께 이상을 통과하여 외부로 방출될 수 있어 충분한 파장변환을 수행할 수 있다.
또한, 상기 개구부 내벽의 경사각은 캐필러리의 형상 및 전극에 대한 캐필러리의 상대적인 위치를 고려하여 조절될 수 있다.
나아가, 상기 파장변환층은 상기 반도체 적층 구조체의 측면 및 상기 기판의 측면을 덮을 수 있다. 파장변환층이 기판의 측면을 덮기 때문에 기판의 측면을 통해 방출되는 광에 대해서도 파장변환을 수행할 수 있다.
한편, 상기 파장변환층은 대체로 균일한 두께를 가질 수 있으며, 상기 파장변환층의 상부면은 평평할 수 있다. 상기 기판 측면에 위치하는 파장변환층은 상기반도체 적층 구조체 상부에 위치하는 파장변환층과 실질적으로 동일한 두께를 가질 수 있다.
몇몇 실시예들에 있어서, 상기 발광 다이오드 칩은 상기 파장변환층과 상기 반도체 적층 구조체 사이에 개재된 분포 브래그 반사기를 더 포함할 수 있다. 나아가, 상기 발광 다이오드 칩은 상기 분포 브래그 반사기와 상기 반도체 적층 구조체 사이에 개재된 응력 완화층을 더 포함할 수 있다.
상기 분포 브래그 반사기는 굴절률이 다른 절연층들, 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 교대로 적층하여 형성될 수 있다. 상기 분포 브래그 반사기는 이들 절연층들의 광학 두께를 조절함으로써 상기 활성층에서 생성된 광을 투과시키고 상기 파장변환층에서 변환된 광을 반사시키도록 형성될 수 있다.
한편, 상기 응력 완화층은 상기 분포 브래그 반사기에 유발되는 응력을 완화하여 상기 분포 브래그 반사기가 그 아래의 층, 예컨대 반도체 적층 구조체로부터 박리되는 것을 방지한다. 상기 응력 완화층은 스핀-온-글래스(SOG) 또는 다공성 실리콘 산화막으로 형성될 수 있다.
나아가, 상기 발광 다이오드 칩은 상기 기판 하면 상에 위치하는 하부 분포 브래그 반사기를 더 포함함 수 있다. 상기 하부 분포 브래그 반사기는 활성층에서 생성된 광뿐만 아니라 가시광 영역의 거의 전 영역에 대해 상대적으로 높은 반사율을 가질 수 있다. 예컨대, 상기 하부 분포 브래그 반사기는 청색 영역의 광, 녹색 영역의 광 및 적색 영역의 광에 대해 90% 이상의 반사율을 가질 수 있다. 또한, 상기 하부 분포 브래그 반사기에 금속층이 위치할 수 있다. 금속층은 반사 금속으로 형성될 수 있다.
몇몇 실시예들에 있어서, 상기 반도체 적층 구조체에 전기적으로 접속된 전극은, 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 전극; 및 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 전극을 포함할 수 있다. 이 경우, 상기 개구부는 상기 제1 전극을 노출시키는 제1 개구부 및 상기 제2 전극을 노출시키는 제2 개구부를 포함할 수 있다.
본 발명의 또 다른 태양에 따르면, 발광 다이오드 칩이 탑재된 발광 다이오드 패키지가 제공된다. 이 패키지는 리드 단자, 앞서 설명한 발광 다이오드 칩 및 상기 발광 다이오드 칩의 전극과 상기 리드 단자를 연결하는 본딩 와이어를 포함한다.
나아가, 상기 본딩 와이어의 와이어 볼은 상기 파장 변환층의 개구부 내에 위치한다. 즉, 상기 와이어 볼은 상기 파장변환층의 입구 아래에 위치한다.
본 발명의 또 다른 태양에 따른 발광 다이오드 칩 제조 방법은, 지지 기판 상에 복수개의 배어 칩들을 배열하는 것을 포함한다. 여기서, 상기 각 배어 칩은 상면, 하면, 상면과 하면을 연결하는 측면을 갖는 기판과, 상기 기판의 상면에 위치하는 질화갈륨계 화합물 반도체 적층 구조체로서, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층 구조체와, 상기 반도체 적층 구조체에 전기적으로 접속된 전극을 포함한다. 한편, 상기 지지 기판 상에서 상기 복수개의 배어 칩들을 덮는 파장변환층이 형성된다. 그 후, 상기 파장변환층을 패터닝하여 상기 전극들을 노출시키는 개구부들이 형성된다. 상기 개구부는 상기 기판의 상면에 대해 경사진 내벽을 갖는다.
이에 더하여, 상기 파장변환층의 표면에 위치하는 상기 개구부의 입구는 상기 개구부의 바닥부에 비해 상대적으로 넓은 폭을 갖고, 상기 개구부의 바닥부는 상기 전극 영역 상에 한정되어 위치할 수 있다.
상기 개구부들은 레이저 빔을 조사하여 형성될 수 있으나, 이에 한정되는 것은 아니다. 상기 레이저 빔은 약 10㎛의 파장을 갖는 예컨대 CO2 레이저를 이용하여 제공될 수 있다. Au와 같은 전극 재료로부터 반사되는 장파장의 레이저를 사용함으로써 레이저 빔에 의해 전극 및 반도체층들이 손상되는 것을 방지할 수 있다. 더욱이, 중심부에 에너지가 집중되고 주변부에 상대적으로 약한 에너지를 갖는 레이저 빔을 이용함으로써 파장변환층에 경사진 개구부를 용이하게 형성할 수 있다.
몇몇 실시예들에 있어서, 상기 배어 칩은, 상기 반도체 적층 구조체 상부에 위치하는 분포 브래그 반사기; 및 상기 분포 브래그 반사기와 상기 반도체 적층 구조체 사이에 개재된 응력 완화층을 더 포함할 수 있다.
상기 발광 다이오드 칩 제조 방법은, 상기 개구부가 형성된 후, 상기 파장 변환층을 분할하여 개별 발광 다이오드 칩들로 분할하고, 상기 지지 기판을 제거하는 것을 더 포함할 수 있다. 또한, 상기 파장 변환층을 분할하는 것은 상기 지지 기판을 제거하기 전에 수행될 수 있으나, 이에 한정되는 것은 아니며, 상기 지지 기판을 제거한 후에 수행될 수 있다.
파장변환층을 지지기판 상에서 배어 칩들에 형성하므로, 배어 칩들의 기판 측면에도 균일한 파장변환층을 형성할 수 있다. 나아가, 상기 지지 기판이 제거되기 때문에, 활성층에서 생성된 광의 방열 경로를 감소시킬 수 있다.
본 발명에 따르면, 전극의 가장자리 부분 상에도 파장변환층이 위치하므로 전극 주위에서 파장변환없이 광이 방출되는 것을 방지할 수 있으며, 따라서 청색 링(blue ring)과 같은 색 편차를 방지할 수 있는 발광 다이오드 칩을 제공할 수 있다. 나아가, 기판의 측면을 통해 방출되는 광에 대해서도 파장 변환을 수행할 수 있는 발광 다이오드 칩이 제공될 수 있다. 또한, 본 발명에 따르면, 파장 선택성이 있는 분포 브래그 반사기를 파장변환층과 반도체 적층 구조체 사이에 배치함으로써 파장변환층에서 변환된 광이 반도체 적층 구조체 내부로 다시 입사되는 것을 방지할 수 있어 광 효율을 개선할 수 있다.
도 1은 수직형 개구부를 통해 전극을 노출하는 파장변환층을 갖는 발광 다이오드 칩의 문제점을 설명하기 위한 발광 다이오드 칩의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 3은 본 발명의 본 발명의 일 실시예에 따른 발광 다이오드 칩을 탑재한 발광 다이오드 패키지를 설명하기 위한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 발광 다이오드 칩 제조 방법을 설명하기 위한 단면도들이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 개략적인 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 개략적인 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 실시예들은 균일한 파장변환층을 갖는 발광 다이오드 칩을 개시한다. 상기 파장변환층은 와이어를 본딩하기 위한 전극을 노출시키는 개구부를 가지며, 상기 개구부의 내벽이 경사진 것을 특징으로 한다. 또한, 상기 개구부의 바닥부는 전극 영역 내에 한정된다. 이러한 특징에 의해, 파장변환층을 칩 레벨에서 형성하면서도, 파장변환층, 특히 형광체의 재료 낭비를 줄일 수 있고, 범프 볼 등을 이용하여 추가전극을 형성할 필요가 없어 금 등의 금속 재료의 사용량을 줄일 수 있으며 더욱 단순한 공정에 의해 파장변환층을 갖는 발광 다이오드 칩을 제공할 수 있다.
본 발명의 실시예들을 설명하기 전에, 도 1을 참조하여, 수직형 개구부를 통해 전극을 노출하는 파장변환층을 갖는 발광 다이오드 칩의 문제점을 먼저 설명한다.
도 1을 참조하면, 기판(21) 상에 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전현 반도체층(29)을 포함하는 반도체 적층 구조체(30)가 위치하고, 상기 제1 도전형 반도체층(25) 및 제2 도전형 반도체층(29)에 각각 제1 전극(41) 및 제2 전극(42)이 접속되어 있다. 상기 제2 도전형 반도체층(29) 상에 투명 도전층(31)이 위치할 수 있으며, 상기 제2 전극(42)은 투명 도전층(31)에 접속될 수 있다.
파장 변환층(50)이 반도체 적층 구조체(30)를 덮는다. 파장 변환층(50)은 제1 전극(41) 및 제2 전극(42)을 노출시키는 개구부들(50a, 50b)을 갖는다. 상기 개구부들(50a, 50b)의 내벽(50c, 50d)은 기판(21)의 상면에 대해 수직하다. 즉, 상기 개구부들(50a, 50b)의 바닥부는 입구와 그 폭이 동일하다.
상기 파장 변환층(50)을 갖는 발광 다이오드 칩은 인쇄회로기판 또는 리드프레임(91) 등에 실장되며, 상기 파장변환층(50)에 노출된 전극들(41, 42)에 와이어(95)가 본딩된다.
상기 와이어(95)는 캐필러리(60)를 이용하여 본딩되며, 이때, 상기 전극들(41, 42) 상에 와이어 볼(95a)이 먼저 형성되어 전극에 부착되고, 이어서 캐필러리(60)가 이동함에 따라 캐필러리(60)로부터 와이어(95)가 인출된다. 상기 와이어(95)는 리드프레임(91) 등에 마련된 리드 단자에 연결되어 와이어 본딩 공정이 완료된다.
그런데, 캐필러리(60)는 도 1에 도시한 바와 같이, 상대적으로 넓은 폭(W)을 갖는다. 파장변환층(50)에 캐필러리(60)가 접촉할 경우, 파장변환층(50)이 손상될 수 있으므로, 상기 개구부(50a, 50b)는 캐필러리(60)를 수용할 수 있도록 상대적으로 넓은 폭으로 형성되어야 한다. 이에 따라, 상기 개구부들(50a, 50b)이 제1 및 제2 전극(41, 42)보다 더 큰 폭을 가지며, 따라서 개구부(50a, 50b)의 바닥부가 제1 및 제2 전극(41, 42)의 주위 영역 상에 위치하게 된다. 그 결과, 반도체 적층 구조체(30)에서 생성된 광의 일부는 파장변환층(50)의 개구부들(50a, 50b)을 통해 파장변환없이 외부로 방출된다. 이에 따라, 제1 및 제2 전극(41, 42) 주위에 예컨대 청색 링(blue ring)과 같은 색 편차가 발생된다.
상기 청색 링(blue ring) 등의 색 편차를 제거하기 위해 제1 및 제2 전극(41, 42)의 폭을 상대적으로 넓게 형성할 수 있으나, 전극들(41, 42)이 반도체 적층 구조체(30)로부터 방출되는 광을 차단하기 때문에 광 추출 효율이 감소되어 바람직하지 못하다.
본 발명은 앞서 설명한 문제점 및 기타 다른 문제점들을 해결할 수 있는 기술적 특징을 제공한다. 이하, 본 발명의 실시예들에 대해 상세하게 설명한다.
도 2는 본 발명의 일 실시예에 따른 발광 다이오드 칩(100)을 설명하기 위한 단면도이다.
발광 다이오드 칩(100)은 기판(21), 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)을 포함하는 질화갈륨계 반도체 적층 구조체(30), 제1 전극(41), 제2 전극(42), 및 파장 변환층(50)을 포함한다. 또한, 상기 발광 다이오드 칩(100)은 버퍼층(23), 투명 도전층(31), 절연층(33), 응력 완화층(35) 및 상부 분포 브래그 반사기(37), 하부 분포 브래그 반사기(45) 및 금속층(47)을 포함할 수 있다.
기판(21)은 반도체 적층 구조체가 위치하는 상면, 상기 상면에 대향하는 하면, 상면과 하면을 연결하는 측면을 갖는다. 기판(21)은 특별히 한정되지 않으며, 질화물 반도체층을 성장시킬 수 있는 기판, 예컨대 사파이어, 실리콘 탄화물, 스피넬, 또는 실리콘 등일 수 있다. 기판(21)은 반도체 적층 구조체에 비해 상대적으로 두꺼울 수 있으며, 반도체 적층 구조체에서 생성된 광의 일부가 기판(21)의 측면을 통해 방출될 수 있다.
상기 활성층(27), 상기 제1 및 제2 도전형 반도체층들(25, 29)은 III-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체로 형성될 수 있다. 상기 제1 및 제2 도전형 반도체층들(25, 29)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, 상기 제1 도전형 및/또는 제2 도전형 반도체층(25, 29)은 콘택층과 클래드층을 포함할 수 있으며, 또한 초격자층을 포함할 수 있다. 또한, 상기 활성층(27)은 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다. 예컨대, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형일 수 있으나, 이에 한정되는 것은 아니며, 그 반대일 수 있다. 버퍼층(23)은 기판(21)과 제1 도전형 반도체층(25) 사이에서 격자 부정합을 완화하여 반도체층들(25, 27, 29) 내에 발생되는 결함밀도를 감소시킨다.
한편, 제1 전극(41)은 제1 도전형 반도체층(25)의 노출된 표면에 접촉하여 제1 도전형 반도체층(27)에 전기적으로 접속할 수 있다. 또한, 제2 전극(42)은 제2 도전형 반도체층(29) 상부에 위치하여 제2 도전형 반도체층(29)에 전기적으로 접속한다. 제1 전극(41) 및 제2 전극(42)은 예컨대, Ti, Cu, Ni, Al, Au 또는 Cr을 포함할 수 있으며 이들 중 2개 이상의 물질로 형성될 수도 있다. 또한, 전류 분산을 위해 Ni/Au, ITO, IZO, ZnO와 같은 투명 도전층(31)이 제2 도전형 반도체층(29) 상에 형성될 수 있으며, 제2 전극(42)은 상기 투명 도전층에 접속할 수 있다. 상기 제1 전극(41) 및 제2 전극(42)의 두께는 특별히 한정되는 것은 아니며, 예컨대 100~200㎛의 두께로 형성될 수 있다.
한편, 절연층(33)이 상기 반도체 적층 구조체(30) 및 투명 도전층(31)의 상부를 덮을 수 있다. 절연층(33)은 예컨대, 실리콘 질화물 또는 실리콘 산화물로 형성될 수 있다. 또한, 상기 절연층(33)은 굴절률이 다른 절연층들, 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 교대로 적층한 분포 브래그 반사기로 형성될 수 있다. 이 경우, 굴절률이 다른 절연층들의 광학 두께를 조절함으로써, 상기 절연층(33)은 활성층(27)에서 생성된 광을 투과시키고, 외부에서 입사되거나 파장 변환층(50)에서 변환된 광을 반사시킬 수 있다. 이러한 분포 브래그 반사기는 가시광 영역 중 장파장 영역의 광을 반사시키고, 활성층(27)에서 생성된 단파장 가시광 또는 자외선을 투과시키는 반사 대역을 갖는다. 특히, TiO2에 비해 Nb2O5의 광 흡수율이 상대적으로 작기 때문에, SiO2/Nb2O5를 이용하여 분포 브래그 반사기를 형성하는 것이 광 손실을 방지하기 위해 더 바람직하다.
한편, 응력 완화층(35)이 반도체 적층 구조체(30) 상부, 예컨대 절연층(33) 상에 위치하고, 그 위에 상부 분포 브래그 반사기(37)가 위치할 수 있다.
상기 상부 분포 브래그 반사기(37)는 굴절률이 다른 절연층들, 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 교대로 적층하여 형성될 수 있다. 이 경우, 굴절률이 다른 절연층들의 광학 두께를 조절함으로써, 상기 상부 분포 브래그 반사기(37)는 활성층(27)에서 생성된 광을 투과시키고, 외부에서 입사되거나 파장 변환층(50)에서 변환된 광을 반사시킬 수 있다. 상기 상부 분포 브래그 반사기(37)는 가시광 영역 중 장파장 영역의 광을 반사시키고, 활성층(27)에서 생성된 단파장 가시광 또는 자외선을 투과시키는 반사 대역을 갖는다. 특히, TiO2에 비해 Nb2O5의 광 흡수율이 상대적으로 작기 때문에, SiO2/Nb2O5를 이용하여 분포 브래그 반사기를 형성하는 것이 광 손실을 방지하기 위해 더 바람직하다.
한편, 응력 완화층(35)은 스핀 온 글래스(SOG) 또는 다공성 실리콘 산화막으로 형성될 수 있다. 상기 응력 완화층(35)은 상기 상부 분포 브래그 반사기(37)의 응력을 완화하여 상부 분포 브래그 반사기(37)의 박리를 방지한다.
굴절률이 다른 절연층들, 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 교대로 적층하여 상부 분포 브래그 반사기(37)를 형성할 경우, 상대적으로 고밀도의 층들이 적층되기 때문에, 분포 브래그 반사기에 생기는 응력이 커진다. 이에 따라 분포 브래그 반사기가 그 아래의 층, 예컨대 절연층(33)으로부터 박리되기 쉽다. 따라서, 응력 완화층(35)을 상부 분포 브래그 반사기(37) 하부에 배치함으로써 상부 분포 브래그 반사기(37)의 박리를 방지할 수 있다.
상기 상부 분포 브래그 반사기(37)를 채택하는 경우, 상기 절연층(33)은 단일층, 예컨대 실리콘 질화물 또는 실리콘 산화물로 형성될 수 있으며, 생략될 수도 있다.
한편, 상기 기판(21)의 하부에 하부 분포 브래그 반사기(45)가 위치한다. 상기 하부 분포 브래그 반사기(45)는 굴절률이 서로 다른 층들을 교대로 적층함으로써 형성되며, 청색 파장 영역의 광, 예컨대 활성층(27)에서 생성된 광뿐만 아니라, 황색 파장 영역의 광 혹은 녹색 및/또는 적색 파장 영역의 광에 대해서도 상대적으로 높은, 바람직하게 90% 이상, 더 바람직하게는 99% 이상의 반사율을 갖는다. 나아가, 상기 하부 분포 브래그 반사기(45)는 예컨대 400~700nm의 파장 범위에 걸쳐 전체적으로 90% 이상, 바람직하게는 99% 이상의 반사율을 가질 수도 있다.
넓은 파장 영역에 걸쳐 상대적으로 높은 반사율을 갖는 하부 분포 브래그 반사기(45)는 반복 적층되는 재료층들의 각 광학 두께를 제어함으로써 형성된다. 상기 하부 분포 브래그 반사기(45)는 예컨대, SiO2의 제1층과 TiO2의 제2층을 교대로 적층하여 형성되거나, SiO2의 제1층과 Nb2O5의 제2층을 교대로 적층하여 형성될 수 있다. TiO2에 비해 Nb2O5의 광 흡수율이 상대적으로 작기 때문에, SiO2의 제1층과 Nb2O5의 제2층을 교대로 적층하는 것이 더 바람직하다. 제1층과 제2층의 적층수가 증가할수록 분포 브래그 반사기(45)의 반사율이 더욱 안정적이며, 예컨대, 분포 브래그 반사기(45)의 적층수는 50층 이상, 즉 25쌍 이상일 수 있다.
교대로 적층되는 제1층들 또는 제2층들이 모두 동일한 두께를 가질 필요는 없으며, 활성층(27)에서 생성된 광의 파장뿐만 아니라 가시영역의 다른 파장에 대해서도 상대적으로 높은 반사율을 갖도록 제1층들 및 제2층들의 두께가 선택된다. 또한, 특정 파장 대역에 대해 반사율이 높은 복수의 분포 브래그 반사기들을 적층하여 상기 하부 분포 브래그 반사기(45)를 형성할 수도 있다.
상기 하부 분포 브래그 반사기(45)를 채택함으로써, 파장변환층(50)에서 변환된 광이 다시 기판(21)쪽으로 입사될 때, 이 입사된 광을 다시 반사시켜 외부로 방출할 수 있으며, 따라서 광 효율을 개선할 수 있다.
한편, 상기 분포 브래그 반사기(45)의 첫째층 및 마지막층은 SiO2일 수 있다. SiO2를 분포 브래그 반사기(45)의 첫째층 및 마지막층에 배치함으로써 분포 브래그 반사기(45)를 기판(21)에 안정하게 부착할 수 있고, 또한, 상기 마지막 SiO2층을 이용하여 하부 분포 브래그 반사기(45)를 보호할 수 있다.
금속층(47)은 상기 하부 분포 브래그 반사기(45)의 하부에 위치한다. 상기 금속층(47)은 하부 분포 브래그 반사기(45)를 투과한 광을 반사시키기 위해 알루미늄과 같은 반사 금속으로 형성될 수 있으나, 반사 금속 이외의 금속으로 형성될 수도 있다. 더욱이, 금속층(47)은 적층 구조체(30)에서 생성된 열을 외부로 방출하는 것을 도와, 발광 다이오드 칩(100)의 열 방출 성능을 향상시킨다.
파장 변환층(50)은 상기 반도체 적층 구조체(30) 상부를 덮는다. 파장 변환층(50)은 에폭시 또는 실리콘에 형광체가 함유되어 형성될 수 있으며, 예컨대, 파장 변환층(50)은 에폭시 또는 실리콘에 형광체를 함유한 후, 이를 스크린 인쇄 등의 방법을 이용하여 도포함으로써 형성될 수 있다. 나아가, 파장 변환층(50)은 예컨대 1.4~2.0 범위 내의 굴절률을 가질 수 있으며, 굴절률을 조절하기 위해 TiO2, SiO2, Y2O3 등의 분말이 파장 변환층(50) 내에 혼입될 수 있다.
상기 파장 변환층(50)은 제1 전극(41) 및 제2 전극(42)을 각각 노출시키는 개구부들(50a, 50b)을 갖는다. 이들 개구부들(50a, 50b)은 경사진 내벽(50c, 50d)을 갖는다. 또한, 상기 개구부들(50a, 50b)의 바닥부는 각각 제1 전극(41) 및 제2 전극(42)의 전극 영역 상에 한정되어 위치할 수 있다. 상기 바닥부는 대응하는 전극의 전극 영역보다 작은 크기를 가지며, 개구부의 내부에 형성되는 와이어 볼의 폭보다 상대적으로 큰 폭을 가질 수 있다. 한편, 상기 개구부들(50a, 50b)의 입구는 각각 제1 전극(41) 및 제2 전극(42)보다 상대적으로 큰 폭으로 형성될 수 있다. 더욱이, 상기 개구부들(50a, 50b)의 입구는 캐필러리(60)의 폭(W)에 대응하는 크기를 가질 수 있다. 또한, 상기 파장변환층(50) 두께의 1/2 위치에서의 상기 개구부의 폭은 대응하는 전극의 폭, 전극 영역과 대략 동일하거나 그보다 작을 수 있다.
상기 파장 변환층(50)은 반도체 적층 구조체(30)의 상부를 덮으며, 나아가, 기판(21)의 측면 및 반도체 적층 구조체(30)의 측면을 덮을 수 있다. 따라서, 반도체 적층 구조체(30)의 상면을 통해 방출되는 광뿐만 아니라, 기판(21)의 측면을 통해 방출되는 광에 대해서도 파장 변환을 수행할 수 있는 발광 다이오드 칩(100)이 제공된다. 또한, 파장 변환층(50)의 상면은 평평할 수 있으며, 반도체 적층 구조체(30) 상부의 파장 변화층(50)의 두께와 상기 기판(21) 측면의 파장변환층(50)의 두께는 실질적으로 동일할 수 있다.
본 실시예에 있어서, 기판(21) 상에 단일의 반도체 적층 구조체(30)가 위치하는 것으로 도시 및 설명하였으나, 기판(21) 상에 복수의 반도체 적층 구조체들이 서로 전기적으로 이격되어 위치할 수 있으며, 상기 파장 변환층(50)이 이들 반도체 적층 구조체들을 덮을 수 있다. 또한, 상기 복수의 반도체 적층 구조체들과 상기 파장 변환층 사이에 도 2의 분포 브래그 반사기(37)와 같은 분포 브래그 반사기가 위치할 수 있으며, 상기 분포 브래그 반사기와 반도체 적층 구조체 사이에 응력 완화층이 개재될 수 있다.
도 3은 본 발명의 일 실시예에 따른 발광 다이오드 칩(100)을 탑재한 발광 다이오드 패키지를 설명하기 위한 단면도이다.
도 3을 참조하면, 발광 다이오드 패키지는, 발광 다이오드 칩(100) 및 발광 다이오드 칩(100)을 탑재하기 위한 마운트(91)를 포함한다. 또한, 상기 발광 다이오드 패키지는 본딩 와이어(95) 및 렌즈(97)를 포함할 수 있다.
상기 마운트(91)는 예컨대 인쇄회로 기판, 리드 프레임, 세라믹 기판 등일 수 있으며, 리드 단자들(93a, 93b)을 포함한다. 발광 다이오드 칩(100)의 제1 전극(도 2의 41) 및 제2 전극(도 2의 42)이 각각 본딩 와이어(95)를 통해 리드 단자들(93a, 93b)에 전기적으로 연결된다. 이때, 상기 본딩 와이어(95)의 와이어 볼(95a)은 파장 변환층(50)의 개구부들(50a, 50b) 내부에 위치한다. 즉, 와이어 볼(95a)은 파장변환층(50) 개구부(50a, 50b)의 입구 아래에 위치한다.
한편, 렌즈(97)가 발광 다이오드 칩(100)을 덮는다. 렌즈(97)는 발광 다이오드 칩(100)에서 방출된 광의 지향각을 조절하여 원하는 방향으로 광이 방출되도록 한다. 발광 다이오드 칩(100)에 파장 변환층(50)이 형성되어 있으므로, 상기 렌즈(97)는 형광체를 함유할 필요가 없다.
이하, 본 발명의 일 실시예에 따른 발광 다이오드 칩(100) 제조 방법에 대해 도 4를 참조하여 구체적으로 설명한다.
도 4(a)를 참조하면, 지지 기판(101) 상에 배어 칩들(150)이 배열된다. 배어 칩들(150)은 등간격으로 지지 기판(101) 상에 배열될 수 있다. 배어 칩들(150)은, 도 2에 도시된 바와 같이, 기판(21), 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)을 포함하는 질화갈륨계 반도체 적층 구조체(30), 제1 전극(41), 제2 전극(42)을 포함한다. 또한, 제1 도전형 반도체층(25)과 기판(21) 사이에 버퍼층(23)이 개재될 수 있다. 나아가, 상기 배어 칩들(150)은 투명 도전층(31) 및 절연층(33)을 포함할 수 있으며, 응력완화층(35) 및 상부 분포 브래그 반사기(37), 하부 분포 브래그 반사기(45) 및 금속층(47)을 포함할 수 있다. 즉, 상기 배어 칩(150)은 도 2의 발광 다이오드 칩(100)에서 파장 변환층(50)을 제외한 부분에 해당하며, 중복을 피하기 위해 배어칩(150)의 각 구성 요소에 대한 상세한 설명은 생략한다.
지지 기판(101)은 배어 칩들(150)이 등간격을 유지하도록 지지한다. 지지기판(101)은 예컨대, 글래스, 세라믹, 사파이어, GaN, Si 등의 기판일 수 있다.
도 4(b)를 참조하면, 상기 지지 기판(101) 상에서 상기 배어 칩들(150), 제1 및 제2 전극들(41, 42)을 덮는 파장 변환층(50)이 형성된다. 파장 변환층(50)은 형광체를 함유할 수 있으며, 또한 굴절률을 제어하기 위해 TiO2, SiO2, Y2O3 등의 분말을 함유할 수 있다. 상기 파장 변환층(50)은 제1 및 제2 전극들(41, 42)을 덮도록 충분히 두껍게 형성되며 그 상면은 평평한 형상을 갖는다. 상기 파장변환층(50)은 또한, 배어칩들(150) 사이의 영역을 채워 각 배어칩들(150)의 기판(21) 측면을 덮는다. 파장 변환층(50)은 인젝션 몰딩, 트랜스퍼 몰딩, 컴프레션 몰딩, 프린팅 등 다양한 도포 방법에 의해 형성될 수 있다.
도 4(c)를 참조하면, 파장 변환층(50)이 형성된 후, 상기 각 배어칩들의 제1 및 제2 전극들(41, 42)을 노출시키는 개구부들(50a, 50b)이 형성된다. 상기 개구부들(50a, 50b)은 도 2를 참조하여 설명한 바와 같이 경사진 내벽을 갖도록 형성된다. 상기 개구부들(50a, 50b)은 레이저 빔, 예를 들어 CO2 레이저를 이용한 레이저 빔을 사용하여 형성될 수 있다. CO2 레이저는 약 10㎛ 파장의 레이저 빔을 방출하며, 이 레이저 빔을 이용함으로써 전극들(41, 42)을 손상시키지 않고 개구부들(50a, 50b)을 형성할 수 있다. 개구부들(50a, 50b)을 형성한 후, 전극들(41, 42) 상에 잔류하는 형광체 또는 수지는 습식 또는 건식 세정에 의해 제거될 수 있다.
도 4(d)를 참조하면, 상기 개구부가 형성된 후, 지지기판(101)이 제거된다. 지지기판(101)을 쉽게 제거하기 위해, 지지기판(101) 상에 박리 필름(도시하지 않음)이 형성될 수도 있다. 이러한 박리 필름은 예컨대 열 또는 자외선 등의 광에 의해 박리되는 필름일 수 있다. 따라서, 이러한 박리 필름에 열을 가하거나 자외선 등의 광을 조사함으로써 지지기판(101)이 용이하게 제거될 수 있다.
그 후, 상기 배어칩들(150)을 덮는 파장 변환층(50)을 분할하여 파장변환층(50)을 갖는 개별 발광 다이오드 칩들(100)을 완성한다. 상기 지지기판(101)을 제거하기 전에 파장변환층(50)을 먼저 분할하고, 그 후 지지기판(101)을 제거할 수도 있다. 상기 파장변환층(50)은 블레이드를 이용하거나 또는 레이저를 이용하여 분할될 수 있다.
한편, 본 실시예에 있어서, 기판(21) 상에 단일의 반도체 적층 구조체를 포함하는 것으로 설명하였으나, 배어 칩(150)은 복수의 반도체 적층 구조체(30)를 포함할 수 있으며, 또한 상기 반도체 적층 구조체들(30)을 전기적으로 연결하는 배선들을 포함할 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩(200)을 설명하기 위한 개략적인 단면도이다.
도 5를 참조하면, 본 실시예에 따른 발광 다이오드 칩(200)은 도 2를 참조하여 설명한 발광 다이오드 칩(100)과 대체로 유사하나, 파장변환층(50)이 기판(21) 상부에 위치하는 것에 차이가 있다. 즉, 파장변환층(50)은 기판(21)의 측면을 덮지 않는다. 이러한 발광 다이오드 칩(200)은 기판(21)을 분할하기 전에 파장변환층(50)을 기판(21) 상에서 즉, 웨이퍼 레벨에서 형성함으로써 제조된다. 상기 파장 변환층(50)은 기판(21)의 상면에 접할 수도 있으나, 이에 한정되는 것은 아니며, 제1 도전형 반도체층(25) 상부에 위치할 수도 있다.
한편, 개구부들(50a, 50b)은 기판(21)을 분할하기 전에 형성될 수도 있으나, 이에 한정되는 것은 아니며, 기판(21)을 분할한 후에 형성될 수도 있다.
도 6은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩(300)을 설명하기 위한 개략적인 단면도이다.
도 6을 참조하면, 앞서 설명한 발광 다이오드 칩들(100, 200)은 수평형 구조를 갖지만, 본 실시예에 따른 발광 다이오드 칩(300)은 수직형 구조를 갖는 것에 차이가 있다.
상기 발광 다이오드 칩(300)은 기판(51), 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)을 포함하는 반도체 적층 구조체(30), 상부 전극(41) 및 파장 변환층(60)을 포함한다. 상기 발광 다이오드 칩(300)은 또한, 도 2를 참조하여 설명한 바와 같이, 절연층(33), 응력 완화층(35) 및 상부 분포 브래그 반사기(37)를 포함할 수 있다. 나아가, 상기 발광 다이오드 칩(104)은 반사 금속층(55), 장벽 금속층(57) 및 본딩 금속(53)을 포함할 수 있다.
기판(51)은 반도체층들(25, 27, 29)을 성장시키기 위한 성장기판과 구분되며, 이미 성장된 화합물 반도체층들(25, 27, 29)에 부착된 2차 기판이다. 상기 기판(51)은 도전성 기판, 예컨대 금속 기판 또는 반도체 기판일 수 있으나, 이에 한정되는 것은 아니며, 사파이어와 같은 절연 기판일 수도 있다.
반도체 적층 구조체(30)는 기판(51) 상에 위치하며, 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)을 포함한다. 여기서, 상기 반도체 적층 구조체(30)는 일반적인 수직형 발광 다이오드와 같이 p형 화합물 반도체층(29)이 n형 화합물 반도체층(25)에 비해 기판(51) 측에 가깝게 위치한다. 상기 반도체 적층 구조체(30)는 기판(51)의 일부 영역 상에 위치할 수 있다. 즉, 기판(51)이 반도체 적층 구조체(30)에 비해 상대적으로 넓은 면적을 가지며, 반도체 적층 구조체(30)는 상기 기판(51)의 가장자리로 둘러싸인 영역 내에 위치할 수 있다.
상기 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)은 도 1을 참조하여 설명한 반도체층들과 유사하므로 상세한 설명은 생략한다. 한편, 저항이 상대적으로 작은 n형 화합물 반도체층(25)을 기판(51)의 반대쪽에 위치하도록 함으로써 n형 화합물 반도체층(25)의 상부면에 거칠어진 표면이 형성될 수 있다. 한편, 상부 전극(41)이 반도체 적층 구조체(30), 예컨대 제1 도전형 반도체층(25) 상에 위치하여 제1 도전형 반도체층(25)에 전기적으로 접속된다.
상기 기판(51)과 반도체 적층 구조체(30) 사이에 반사 금속층(55)이 개재될 수 있으며, 장벽 금속층(57)이 기판(51)과 반사 금속층(55) 사이에 개재되어 반사 금속층(55)을 둘러쌀 수 있다. 나아가, 상기 기판(51)은 본딩 금속(53)을 통해 반도체 적층 구조체(30)에 본딩될 수 있다. 상기 반사 금속층(55) 및 상기 장벽 금속층(57)이 상기 제2 도전형 반도체층(29)에 전기적으로 접속된 하부 전극으로 기능할 수 있다.
절연층(33)이 반도체 적층 구조체(30)의 상부면을 덮고, 그 위에 차례로 응력 완화층(35) 및 상부 분포 브래그 반사기(37)가 위치할 수 있다. 상기 절연층(33), 응력 완화층(35) 및 상부 분포 브래그 반사기(37)는 도 2를 참조하여 설명한 것과 동일한 재질로 형성될 수 있으므로 중복을 피하기 위해 상세한 설명은 생략한다. 또한, 상기 절연층(33)은 생략될 수도 있다. 또한, 상기 절연층(33)은 도 2의 실시예에서 설명한 바와 같이 분포 브래그 반사기일 수 있으며, 이 경우, 응력 완화층(35) 및 상부 분포 브래그 반사기(37)는 생략될 수 있다.
한편, 상기 반도체 적층 구조체(30) 상부에 파장변환층(60)이 위치한다. 상기 절연층(33), 응력 완화층(35) 및 분포 브래그 반사기(37)는 상기 파장변환층(60)과 반도체 적층 구조체(30) 사이에 위치한다. 상기 파장변환층(60)은 상기 반도체 적층 구조체(30) 상부에 한정되어 위치할 수 있으나, 이에 한정되는 것은 아니며, 상기 반도체 적층 구조체(30)의 측면, 나아가 상기 기판(51)의 측면을 덮을 수도 있다. 상기 파장변환층(60)은 상기 상부 전극(41)을 노출시키는 개구부(60a)를 가지며, 상기 개구부(60a)의 내벽(60c)은 도 2를 참조하여 설명한 바와 같이, 상기 기판(51)의 상면에 대해 경사져 있다. 상기 개구부(60a)는 앞서 도 2를 참조하여 설명한 개구부(50a, 50b)와 동일하므로 상세한 설명은 생략한다.
본 실시예에 있어서, 상기 파장변환층(60)은 기판(51)을 개별 칩 단위로 분할하기 전에 형성될 수 있으나, 이에 한정되는 것은 아니며 배어 칩으로 분할한 후에 형성될 수도 있다.

Claims (18)

  1. 상면, 하면, 상면과 하면을 연결하는 측면을 갖는 기판;
    상기 기판의 상면에 위치하는 질화갈륨계 화합물 반도체 적층 구조체로서, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층 구조체;
    상기 반도체 적층 구조체에 전기적으로 접속된 전극; 및
    상기 반도체 적층 구조체의 상부를 덮되, 상기 전극을 노출시키는 개구부를 갖는 파장변환층을 포함하고,
    상기 개구부는 상기 기판의 상면에 대해 경사진 내벽을 갖는 발광 다이오드 칩.
  2. 청구항 1에 있어서,
    상기 파장변환층의 표면에 위치하는 상기 개구부의 입구는 상기 개구부의 바닥부에 비해 상대적으로 넓은 폭을 갖고, 상기 개구부의 바닥부는 상기 전극 영역 상에 한정되어 위치하는 발광 다이오드 칩.
  3. 청구항 2에 있어서,
    상기 개구부의 입구는 상기 전극 영역에 비해 상대적으로 넓은 폭을 갖는 발광 다이오드 칩.
  4. 청구항 3에 있어서,
    상기 파장변환층 두께의 1/2 위치에서 상기 개구부의 폭은 상기 전극 영역에 비해 상대적으로 좁은 발광 다이오드 칩.
  5. 청구항 1에 있어서,
    상기 파장변환층은 상기 반도체 적층 구조체의 측면 및 상기 기판의 측면을 덮는 발광 다이오드 칩.
  6. 청구항 5에 있어서, 상기 파장변환층의 상부면은 평평한 발광 다이오드 칩.
  7. 청구항 1에 있어서,
    상기 파장변환층과 상기 반도체 적층 구조체 사이에 개재된 분포 브래그 반사기를 더 포함하는 발광 다이오드 칩.
  8. 청구항 7에 있어서,
    상기 분포 브래그 반사기와 상기 반도체 적층 구조체 사이에 개재된 응력 완화층을 더 포함하는 발광 다이오드 칩.
  9. 청구항 8에 있어서,
    상기 응력 완화층은 SOG 또는 다공성 실리콘 산화막으로 형성된 발광 다이오드 칩.
  10. 리드 단자;
    청구항 1 내지 9의 어느 한 항에 기재된 발광 다이오드 칩; 및
    상기 발광 다이오드 칩의 전극과 상기 리드 단자를 연결하는 본딩와이어를 포함하는 발광 다이오드 패키지.
  11. 청구항 10에 있어서,
    상기 본딩와이어의 와이어 볼은 상기 파장 변환층의 개구부 내에 위치하는 발광 다이오드 패키지.
  12. 지지 기판 상에 복수개의 배어 칩들을 배열하되, 상기 각 배어 칩은 상면, 하면, 상면과 하면을 연결하는 측면을 갖는 기판과, 상기 기판의 상면에 위치하는 질화갈륨계 화합물 반도체 적층 구조체로서, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층 구조체와, 상기 반도체 적층 구조체에 전기적으로 접속된 전극을 포함하고,
    상기 지지 기판 상에서 상기 복수개의 배어 칩들을 덮는 파장변환층을 형성하고,
    상기 파장변환층을 패터닝하여 상기 전극들을 노출시키는 개구부들을 형성하는 것을 포함하되,
    상기 개구부는 상기 기판의 상면에 대해 경사진 내벽을 갖는 발광 다이오드 칩 제조 방법.
  13. 청구항 12에 있어서,
    상기 파장변환층의 표면에 위치하는 상기 개구부의 입구는 상기 개구부의 바닥부에 비해 상대적으로 넓은 폭을 갖고, 상기 개구부의 바닥부는 상기 전극 영역 상에 한정되어 위치하는 발광 다이오드 칩 제조 방법.
  14. 청구항 12에 있어서,
    상기 개구부들은 레이저 빔을 조사하여 형성되는 발광 다이오드 칩 제조 방법.
  15. 청구항 14에 있어서,
    상기 레이저 빔은 CO2 레이저에 의해 형성되는 발광 다이오드 칩 제조 방법.
  16. 청구항 12에 있어서,
    상기 배어 칩은
    상기 반도체 적층 구조체 상부에 위치하는 분포 브래그 반사기; 및
    상기 분포 브래그 반사기와 상기 반도체 적층 구조체 사이에 개재된 응력 완화층을 더 포함하는 발광 다이오드 칩 제조 방법.
  17. 청구항 12에 있어서,
    상기 개구부가 형성된 후, 상기 파장 변환층을 분할하여 개별 발광 다이오드 칩들로 분할하고,
    상기 지지 기판을 제거하는 것을 더 포함하는 발광 다이오드 칩 제조 방법.
  18. 청구항 17에 있어서,
    상기 파장 변환층을 분할하는 것은 상기 지지 기판을 제거한 후에 수행되는 발광 다이오드 칩 제조 방법.
KR1020100115082A 2010-11-18 2010-11-18 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지 Expired - Fee Related KR101752425B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100115082A KR101752425B1 (ko) 2010-11-18 2010-11-18 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100115082A KR101752425B1 (ko) 2010-11-18 2010-11-18 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지

Publications (2)

Publication Number Publication Date
KR20120053784A true KR20120053784A (ko) 2012-05-29
KR101752425B1 KR101752425B1 (ko) 2017-07-11

Family

ID=46269864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100115082A Expired - Fee Related KR101752425B1 (ko) 2010-11-18 2010-11-18 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지

Country Status (1)

Country Link
KR (1) KR101752425B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014014300A3 (ko) * 2012-07-18 2014-03-13 주식회사 세미콘라이트 반도체 발광소자
KR101419867B1 (ko) * 2012-09-05 2014-07-16 주식회사 세미콘라이트 반도체 발광소자
KR101427316B1 (ko) * 2012-09-05 2014-08-06 주식회사 세미콘라이트 반도체 발광소자
US9236524B2 (en) 2012-07-18 2016-01-12 Semicon Light Co., Ltd. Method of manufacturing semiconductor light emitting device
US9466768B2 (en) 2012-01-13 2016-10-11 Semicon Light Co., Ltd. Semiconductor light emitting device with a light-reflecting face
KR20180095426A (ko) * 2017-02-17 2018-08-27 서울바이오시스 주식회사 측면 반사층을 갖는 발광 다이오드
US10535798B2 (en) 2012-07-18 2020-01-14 Semicon Light Co., Ltd. Semiconductor light emitting device comprising finger electrodes

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102607596B1 (ko) 2018-05-11 2023-11-29 삼성전자주식회사 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100105156A1 (en) * 2008-10-27 2010-04-29 Po-Shen Chen Method of manufacturing light-emitting diode package

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466768B2 (en) 2012-01-13 2016-10-11 Semicon Light Co., Ltd. Semiconductor light emitting device with a light-reflecting face
WO2014014300A3 (ko) * 2012-07-18 2014-03-13 주식회사 세미콘라이트 반도체 발광소자
CN103988322A (zh) * 2012-07-18 2014-08-13 世迈克琉明有限公司 半导体发光器件
US9236524B2 (en) 2012-07-18 2016-01-12 Semicon Light Co., Ltd. Method of manufacturing semiconductor light emitting device
CN103988322B (zh) * 2012-07-18 2016-10-12 世迈克琉明有限公司 半导体发光器件
US9530941B2 (en) 2012-07-18 2016-12-27 Semicon Light Co., Ltd. Semiconductor light emitting device
US10535798B2 (en) 2012-07-18 2020-01-14 Semicon Light Co., Ltd. Semiconductor light emitting device comprising finger electrodes
EP2782148B1 (en) * 2012-07-18 2020-05-06 Semicon Light Co. Ltd. Semiconductor light-emitting device
KR101419867B1 (ko) * 2012-09-05 2014-07-16 주식회사 세미콘라이트 반도체 발광소자
KR101427316B1 (ko) * 2012-09-05 2014-08-06 주식회사 세미콘라이트 반도체 발광소자
KR20180095426A (ko) * 2017-02-17 2018-08-27 서울바이오시스 주식회사 측면 반사층을 갖는 발광 다이오드

Also Published As

Publication number Publication date
KR101752425B1 (ko) 2017-07-11

Similar Documents

Publication Publication Date Title
US10043955B2 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
US11935990B2 (en) Light emitting diode having side reflection layer
US10340425B2 (en) Light emitting diode having light blocking layer
EP3364469B1 (en) Light emitting diode having side reflection layer
CN103222073B (zh) 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法
CN103477456B (zh) 具有波长转换层的发光装置
US10580929B2 (en) UV light emitting diode package and light emitting diode module having the same
CN103003966B (zh) 具有波长变换层的发光二级管芯片及其制造方法，以及包括其的封装件及其制造方法
KR102641239B1 (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
KR101142965B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101230619B1 (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
US20150091035A1 (en) Semiconductor device structure
WO2016038757A1 (en) Semiconductor light emitting device
KR101752425B1 (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
US12453226B2 (en) Light emitting diode, light emitting diode module, and display device including the same
KR20160149827A (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
US20200243730A1 (en) Light emitting diode packages
KR102464320B1 (ko) 발광 소자 패키지
KR20180097979A (ko) 광 차단층을 가지는 발광 다이오드
KR20130110131A (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
KR20120031472A (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
JP2026503026A (ja) 発光ダイオードデバイスの側壁配置および関連する方法
KR101719645B1 (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20200624

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20200624

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000