KR20120094300A - 태양 전지 및 태양 전지 모듈 - Google Patents

태양 전지 및 태양 전지 모듈 Download PDF

Info

Publication number
KR20120094300A
KR20120094300A KR1020110013713A KR20110013713A KR20120094300A KR 20120094300 A KR20120094300 A KR 20120094300A KR 1020110013713 A KR1020110013713 A KR 1020110013713A KR 20110013713 A KR20110013713 A KR 20110013713A KR 20120094300 A KR20120094300 A KR 20120094300A
Authority
KR
South Korea
Prior art keywords
electrode
bus bar
subcells
substrate
subcell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020110013713A
Other languages
English (en)
Other versions
KR101642159B1 (ko
Inventor
심승환
김진아
남정범
정인도
양주홍
정일형
권형진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020110013713A priority Critical patent/KR101642159B1/ko
Publication of KR20120094300A publication Critical patent/KR20120094300A/ko
Application granted granted Critical
Publication of KR101642159B1 publication Critical patent/KR101642159B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/20—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising photovoltaic cells in arrays in or on a single semiconductor substrate, the photovoltaic cells having planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H10F10/146—Back-junction photovoltaic cells, e.g. having interdigitated base-emitter regions on the back side
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/90—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/311—Coatings for devices having potential barriers for photovoltaic cells
    • H10F77/315—Coatings for devices having potential barriers for photovoltaic cells the coatings being antireflective or having enhancing optical properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지에 관한 것으로서, 상기 태양 전지의 한 예는 제1 도전성 타입을 갖는 결정질 반도체 기판에 공통으로 형성되는 복수의 서브셀을 포함하며, 상기 복수의 서브셀 각각은, 제2 도전성 타입을 갖고 있고 상기 결정질 반도체 기판과 p-n 접합을 형성하는 에미터부, 상기 에미터부와 연결되어 있는 제1 전극, 상기 결정질 반도체 기판과 연결되어 있는 적어도 하나의 제2 전극을 구비하고, 상기 복수의 서브셀에 형성된 복수의 에미터부는 서로 분리되어 있다.

Description

태양 전지 및 태양 전지 모듈{SOLAR CELL AND SOLAR CELL MODULE}
본 발명은 태양 전지 및 태양 전지 모듈에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.
이러한 태양 전지에 빛이 입사되면 반도체에서 전자와 정공이 생성되고, 생성된 전자와 정공은 p-n 접합에 의해 해당 방향으로, 즉, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 p형의 반도체부와 n형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결하여 전력을 얻는다.
본 발명이 이루고자 하는 기술적 과제는 태양 전지 모듈의 출력 효율을 향상시키는 것이다.
본 발명의 한 실시예에 따른 태양 전지는 제1 도전성 타입을 갖는 결정질 반도체 기판에 공통으로 형성되는 복수의 서브셀을 포함하며, 상기 복수의 서브셀 각각은, 제2 도전성 타입을 갖고 있고 상기 결정질 반도체 기판과 p-n 접합을 형성하는 에미터부, 상기 에미터부와 연결되어 있는 제1 전극, 상기 결정질 반도체 기판과 연결되어 있는 적어도 하나의 제2 전극을 구비하고, 상기 복수의 서브셀에 형성된 복수의 에미터부는 서로 분리되어 있다.
상기 복수의 서브셀 중 이웃한 제1 및 제2 서브셀에서, 상기 제1 서브셀의 제1 전극은 상기 제2 서브셀의 적어도 하나의 제2 전극과 연결되는 것이 좋다.
상기 특징에 따른 태양 전지는 상기 복수의 서브셀 각각은 상기 제1 전극과 연결되어 상기 제1 전극을 통해 전달되는 전하를 수집하는 제1 버스바를 더 포함할 수 있다.
상기 제1 전극과 제1 버스바는 빛이 입사되는 상기 결정질 반도체 기판의 제1 면에 위치하고, 상기 적어도 하나의 제2 전극은 상기 제1 면의 반대편인 상기 결정질 반도체 기판의 제2 면에 위치할 수 있다.
상기 특징에 따른 태양 전지는 상기 결정질 반도체 기판은 이웃한 제1 및 제2 서브셀에서 상기 제1 서브셀의 제1 버스바와 상기 제2 서브셀의 제2 전극이 중첩하는 부분에 위치하는 개구부를 더 포함할 수 있고, 상기 이웃한 제1 및 제2 서브셀에 각각 위치하는 상기 제1 버스바와 상기 제2 전극 중 적어도 하나가 상기 개구부에 위치하여, 상기 이웃한 제1 및 제2 서브셀에 각각 위치하는 상기 제1 버스바와 상기 제2 전극은 서로 연결되는 것이 좋다.
상기 특징에 따른 태양 전지는 상기 복수의 서브셀 각각은 상기 제2 면에 위치하고 상기 적어도 하나의 제2 전극과 연결되어 상기 적어도 하나의 제2 전극을 통해 전달되는 전하를 수집하는 제2 버스바를 더 포함할 수 있다.
상기 특징에 따른 태양 전지는 상기 결정질 반도체 기판은 이웃한 제1 및 제2 서브셀에서 상기 제1 서브셀의 제1 버스바와 상기 제2 서브셀의 제2 버스바가 중첩하는 부분에 위치하는 개구부를 더 포함할 수 있고, 상기 이웃한 제1 및 제2 서브셀에 각각 위치하는 상기 제1 버스바와 상기 제2 버스바 중 적어도 하나가 상기 개구부에 위치하여, 상기 이웃한 제1 및 제2 서브셀에 각각 위치하는 상기 제1 버스바와 상기 제2 버스바는 서로 연결되는 것이 좋다.
상기 에미터부는 상기 결정질 반도체 기판의 상기 제1 면 그리고 상기 적어도 하나의 제2 전극이 위치하지 않는 상기 결정질 반도체 기판의 상기 제2 면에 위치할 수 있다.
상기 특징에 따른 태양 전지는 이웃한 두 서브셀 사이에 위치하여 상기 제1 면에 위치한 상기 에미터부의 일부를 제거하는 노출부를 더 포함할 수 있다.
상기 에미터부는 상기 개구부가 형성된 상기 결정질 반도체 기판의 부분에 더 위치할 수 있다.
상기 이웃한 두 서브셀 사이에 위치하여 상기 제2 면에 위치한 상기 에미터부의 일부를 제거하는 노출부를 더 포함할 수 있다.
상기 복수의 서브셀 각각은 상기 제1 전극과 연결되어 상기 제1 전극을 통해 전달되는 전하를 수집하는 제1 버스바와 상기 적어도 하나의 제2 전극과 연결되어 상기 적어도 하나의 제2 전극을 통해 전달되는 전하를 수집하는 제2 버스바를 더 구비할 수 있다.
상기 제1 전극, 상기 제1 버스바, 상기 적어도 하나의 제2 전극 및 상기 제2 버스바는 빛이 입사되는 상기 결정질 반도체 기판의 제 1면의 반대편인 상기 결정질 반도체 기판의 제2 면에 위치할 수 있다.
이웃한 제1 서브셀과 제2 서브셀에서, 상기 제1 서브셀에 위치한 제1 바스바와 제2 버스바 중 하나의 버스바는 상기 제2 버스셀에 위치하고 상기 하나의 버스바와 다른 제1 버스바와 제2 버스바 중 하나와 연결되는 것이 좋다.
상기 제1 전극은 빛이 입사되는 상기 반도체 기판의 제1 면에 위치하고, 상기 제2 전극은 상기 제1 면의 반대편인 상기 반도체 기판의 제2 면에 위치하고, 상기 복수의 서브셀 각각은, 상기 제2 면에 위치하고 상기 제1 전극과 교차하는 방향을 뻗어 있고 상기 제1 전극과 연결되어 있는 버스바, 그리고 상기 제1 전극과 상기 제1 버스바가 교차하는 상기 결정질 반도체 기판의 부분에 위치한 개구부를 더 포함할 수 있고, 상기 버스바와 제2 전극 중 적어도 하나는 상기 개구부 내에 위치하여 상기 제1 버스바와 상기 제2 전극은 연결되는 것이 좋다.
이웃한 제1 서브셀과 제2 서브셀에서, 상기 제1 서브셀에 위치한 제1 바스바는 상기 제2 버스셀의 제2 전극과 연결되는 것이 좋다.
상기 제1 전극은 빛이 입사되는 상기 반도체 기판의 제1 면에 위치하고, 상기 제2 전극은 상기 제1 면의 반대편인 상기 반도체 기판의 제2 면에 위치하고, 상기 복수의 서브셀 각각은, 상기 제2 면에 위치하고 상기 제1 전극과 교차하는 방향을 뻗어 있고 상기 제1 전극과 연결되어 있는 제1 버스바, 상기 반도체 결정질 기판의 상기 제2 면에 위치하고, 상기 제1 버스바와 이격되어 상기 적어도 하나의 제2 전극과 연결되어 있는 제2 버스바, 그리고 상기 제1 전극과 상기 제1 버스바가 교차하는 상기 결정질 반도체 기판의 부분에 위치한 개구부를 더 포함할 수 있고, 상기 제1 버스바와 상기 제2 버스바 중 적어도 하나는 상기 개구부 내에 위치하여 상기 제1 버스바와 상기 제2 버스바는 연결되는 것이 좋다.
이웃한 제1 서브셀과 제2 서브셀에서, 상기 제1 서브셀에 위치한 제1 바스바와 제2 버스바 중 하나의 버스바와 상기 제2 버스셀에 위치하고 상기 하나의 버스바와 다른 제1 버스바와 제2 버스바 중 하나는 서로 연결되는 것이 바람직하다.
본 발명의 다른 특징에 다른 태양 전지 모듈은 직렬로 연결되어 있는 복수의 태양 전지, 상기 복수의 태양 전지의 입사면 위에 위치하는 제1 보호막, 상기 복수의 태양 전지의 입사면의 반대편에 위치하여 제2 보호막, 그리고 상기 제1 보호막 위에 위치하는 투명 기판을 포함하고, 상기 복수의 태양 전지 각각은 제1 도전성 타입을 갖는 결정질 반도체 기판에 공통으로 형성되고, 제2 도전성 타입을 갖고 있고 상기 결정질 반도체 기판과 p-n 접합을 형성하며 에미터부, 상기 에미터부와 연결되어 있는 제1 전극, 상기 결정질 반도체 기판과 연결되어 있는 적어도 하나의 제2 전극을 구비하고 있고, 상기 복수의 서브셀에 형성된 복수의 에미터부는 서로 분리되어 있다.
제1 및 제2 보호막은 에틸렌 비닐 아세테이트(EVA, ethylene vinyl acetate)로 이루어질 수 있다.
이러한 특징에 따라, 태양 전지 모듈에서 발생하는 전력 손실이 감소하여, 실제로 태양 전지 모듈에서 얻어지는 전력은 증가한다. 따라서, 태양 전지 모듈의 효율이 향상된다.
도 1은 본 발명의 한 실시예에 따라 복수개의 서브셀(sub-cell)을 구비한 태양 전지용 기판을 개략적으로 도시한 도면이다.
도 2는 비교예에 따라 하나의 셀을 구비한 태양 전지용 기판을 개략적으로 도시한 도면이다.
도 3은 복수의 태양 전지를 행렬 구조로 배치한 후 직렬 연결시킨 태양 전지 모듈의 개략도이다.
도 4는 본 발명의 한 실시예에 따라 복수의 서브셀을 구비한 태양 전지의 한 예를 개략적으로 도시한 도면으로서, 도 4의 (a)는 태양 전지의 전면에 대한 개략적인 평면도이고, 도 4의 (b)는 태양 전지의 후면에 대한 개략적인 평면도이며, 도 4의 (c)는 도 4의 (a)와 (b)를 IVc-IVc 선을 따라 잘라 도시한 단면도이다.
도 5는 도 4의 (a)와 (b)의 "A" 부분에 대한 개략적인 사시도이다.
도 6은 도 5를 VI-VI 선을 따라 잘라 도시한 단면도이다.
도 7은 본 발명의 한 실시예에 따라 복수의 서브셀을 구비한 태양 전지의 다른 예를 개략적으로 도시한 도면으로서, 도 7의 (a)는 태양 전지의 전면에 대한 개략적인 평면도이고, 도 7의 (b)는 태양 전지의 후면에 대한 개략적인 평면도이며, 도 7의 (c)는 도 7의 (a)와 (b)를 VIIc-VIIc 선을 따라 잘라 도시한 단면도이다.
도 8은 본 발명의 다른 실시예에 따라 복수의 서브셀을 구비한 태양 전지의 후면을 개략적으로 도시한 도면이다.
도 9는 도 8의 "B" 부분에 대한 개략적인 사시도이다.
도 10은 도 9를 X-X 선을 따라 잘라 도시한 단면도이다.
도 11은 도 8를 XI-XI 선을 따라 잘라 도시한 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따라 복수의 서브셀을 구비한 태양 전지의 한 예를 개략적으로 도시한 도면으로서, 도 12의 (a)는 태양 전지의 전면에 대한 개략적인 평면도이고, 도 12의 (b)는 태양 전지의 후면에 대한 개략적인 평면도이다.
도 13은 도 12의 (a)와 (b)를 XIII-XIII 선을 따라 잘라 도시한 단면도이다.
도 14는 도 12의 (a)와 (b)의 "C" 부분에 대한 개략적인 사시도이다.
도 15는 도 14를 XV-XV 선을 따라 잘라 도시한 단면도이다.
도 16은 본 발명의 또 다른 실시예에 따라 복수의 서브셀을 구비한 태양 전지의 다른 예에 대한 후면을 개략적으로 도시한 도면이다.
도 17은 도 16을 XVII-XVII 선을 따라 잘라 도시한 단면도이다.
도 18은 본 발명의 실시예에 따른 태양 전지 모듈의 개략적인 분해 사시도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 태양 전지에 대하여 설명한다.
먼저, 도 1을 참고로 하여 발명의 실시예에 대해 개략적으로 설명한다.
도 1에 도시한 것처럼, 본 실시예의 태양 전지(10)는 해당 크기(예, 156mm×156mm)를 갖는 결정질 반도체로 이루어진 태양 전지용 기판(110)에 형성되어 있고, 이 태양 전지(10)는 하나의 기판(110)에 형성된 복수개의 서브셀, 예를 들어, 세 개의 서브셀(S1-S3)을 구비하고 있다.
각 서브셀(S1-S3)은 p형 또는 n형의 도전성 타입(conductive type)의 반도체로 이루어진 기판(110)과 p-n 접합을 형성하는 에미터부, 그리고 기판(110)과 에미터부에 각각 연결된 전극을 구비하여. 태양 전지(10)의 서브셀(S1-S3)을 형성한다. 각 서브셀(S1-S3)에 형성된 복수의 에미터부는 동일한 기판(110)에 형성되고, 서로 분리되어 있다. 이러한 복수 개의 서브셀(S1-S3)은 직렬로 연결되어 있다.
이러한 서브셀(S1-S3)에 빛이 입사되면 반도체에서 전자와 정공이 생성되고, 생성된 전자와 정공은 p-n 접합에 의해 해당 도전성 타입의 반도체, 즉, 전자는 n형의 도전성 타입을 갖는 반도체 부분으로 이동하고, 정공은 p형의 도전성 타입을 갖는 반도체 부분으로 이동하여 각 기판과 에미터부와 연결된 각 전극에 의해 수집되며, 이 전극들을 전선으로 연결하여 전류와 전압을 생성하여 전력을 얻는다.
이처럼, 각 서브셀(S1-S3)이 동작할 경우, 하나의 기판(110)에 형성된 각 서브셀(S1-S3)에는 p-n 접합이 형성되어 있으므로 각 서브셀(S1-S3)은 별개의 태양 전지로서 개별적으로 동작한다. 따라서, 빛이 입사되면 각 서브셀(S1-S3)은 해당 크기의 전류와 전압을 출력하므로, 실질적으로 하나의 기판(110)에는 세 개의 태양 전지(즉, 서브셀)가 형성된 것과 같다. 이때, 이미 설명한 것처럼, 하나의 기판(110)에 형성된 서브셀(S1-S3)은 직렬로 연결되어 있으므로, 하나의 태양 전지(10)에서 출력되는 전류(I)는 복수의 서브셀(S1-S3) 각각에서 출력되는 전류 중 가장 작은 값을 갖는 전류이고, 하나의 태양 전지(10)에서 출력되는 전압(V)은 복수의 서브셀(S1-S3)에서 출력되는 전압(즉, 개방 전압)의 합이 된다. 예를 들어, 각 서브셀(S1-S3)에서 출력되는 전류가 약 7A이고, 각 서브셀(S1-S3)에서 출력되는 전압이 약 0.6V일 때, 하나의 태양 전지(10)는 약 7A의 전류와 약 1.8V(=0.6V×3)의 전압이 얻어진다.
이와 달리, 도 2에 도시한 비교예의 경우, 도 1에 도시한 것과 동일하게, 해당 크기(예, 156mm×156mm)를 갖고 결정질 반도체로 이루어진 태양 전지용 기판(110)에 태양 전지(1)가 형성되어 있다. 하지만, 도 1에 도시한 본 발명의 실시예와는 달리, 비교예의 기판(110)에는 하나의 태양 전지(1)(즉, 하나의 서브셀)만이 형성된다.
이로 인해, 각 서브셀(S1-S3)의 동작과 동일하게, 태양 전지(1) 역시 동작하여, 태양 전지(1)는 해당 크기의 전류와 전압을 출력한다. 이때, 도 1의 각 서브셀(S1-S3)과 비교할 경우, 도 2의 태양 전지(1)는 빛의 입사 면적이 대략 3배이므로 태양 전지(1)에서 출력되는 전류는 도 1의 각 서브셀(S-S3)에서 출력되는 전류보다 약 3배가 되며, 전압은 기판(110)에 형성되는 태양 전지(서브셀)의 개수가 1/3로 감소하였으므로 전압은 1/3로 감소한다. 이미 설명한 것처럼, 하나의 기판(110)에 위치한 복수의 서브셀(S1-S3)은 직렬로 연결되어 있으므로, 각 서브셀(S1-S3)에서 출력되는 전류의 거의 일정하고, 이에 따라, 복수의 서브셀(S1-S3)을 구비한 태양 전지(10)에서 출력되는 전류의 크기는 도 2의 태양 전지(1)에서 출력되는 전류의 약 1/3로 감소한다.
따라서, 하나의 기판(110)에서 출력되는 전력(P=VI)은 도 1의 경우와 도 2의 경우 모두 동일한 크기가 된다.
하지만, 도 3과 같이, 이러한 태양 전지(10, 1)를 행렬 구조(10×6)로 복수 개(예, 60개)로 배치한 후 직렬로 연결시켜 태양 전지 모듈(100)로 제작하여, 이 태양 전지 모듈(100)에서 실질적으로 얻어지는 전력(P)은 도 1에 도시한 태양 전지(10)를 이용하여 태양 전지 모듈(100)을 형성한 경우와 도 2에 도시한 태양 전지(1)를 이용하여 태양 전지 모듈(100)을 형성한 경우 서로 다르다.
즉, 태양 전지 모듈(100)에서 출력되는 실제 전력(PT)은 PT=PI-PL로 산출된다.
여기에서, PI는 이상 전력으로서, 태양 전지(10, 1)에서 얻어지는 전력(Ps)에 태양 전지 모듈(100)을 이루는 태양 전지(10, 1)의 총 개수(N)를 곱한 값, 즉, PI=Ps×N이고, PL은 전력 손실(power loss)이다.
이때, 전력 손실(PL)은 PL=I2R로 산출되고, R은 인접한 두 태양 전지(10, 1)를 직렬 연결할 때 사용되는 리본(ribbon) 등의 도전성 테이프(conductive tape)(L)와 같은 배선에 의해 발생하는 배선 저항을 의미한다. 이때, 전력 손실(PL)은 전류(I)의 제곱에 비례하므로, 태양 전지(10, 1)에서 출력되는 전류(I)의 크기가 증가할수록 전력 손실 역시 증가하게 된다.
하지만, 이미 설명한 것처럼, 하나의 기판(110)에 하나의 태양 전지(1)의 형성하는 비교예보다 하나의 기판(110)에 복수 개(n)의 태양 전지(10)를 형성할 경우, 태양 전지(10)에서 출력되는 전류의 크기는 비교예의 경우보다 약 1/n로 감소하게 된다.
도 2에 도시한 태양 전지(1)에서 출력되는 전류의 크기가 약 1A이라고 가정하면, 이때, 발생하는 전력 손실(PL)은 (1A×R)이 되는 반면, 도 1에 도시한 태양 전지(10)에서 출력되는 전류의 크기는 (1/3A)가 되고, 이때, 발생하는 전력 손실(PL)은 [(1/3A)2×R=(1/9A)×R]이 된다. 따라서, 하나의 태양 전지(10)에 형성되는 서브셀(S1-S3)의 개수가 증가할수록 출력되는 전류가 감소하여 전력 손실(PL) 역시 감소하게 된다. 이로 인해, 이상 전력(PI)이 동일할 경우, 실제 전력(PT)은 태양 전지(1, 10)에 형성되는 서브셀의 개수가 증가할수록 커지므로, 하나의 기판(110)에 하나의 태양 전지(1)를 형성하는 비교예의 경우보다 본 실시예와 같이 하나의 기판(110)에 복수의 서브셀(S1-S3)을 구비한 태양 전지(10)를 형성하는 경우 태양 전지 모듈(100)에서 출력되는 실제 전력(PT)은 크게 증가하게 된다.
다음, 이처럼, 하나의 기판(110)에 복수 개의 서브셀을 형성하여 태양 전지를 제조할 경우, 복수의 서브셀을 구비한 태양 전지의 다양한 예를 설명한다. 이때, 동일한 구조로 이루어져 있고 같은 기능을 수행하는 구성요소에 대해서는 동일한 도면 부호를 부여한다.
도 4 내지 도 9를 참고로 하여 복수의 서브셀을 구비한 태양 전지의 한 실시예를 설명한다
먼저, 도 4 내지 도 6을 참고로 하여 본 실시예에 따른 태양 전지의 한 예를 설명한다.
도 4 내지 도 6에 도시한 것처럼, 태양 전지(11)는 복수의 개구부(181)을 구비한 기판(110)에 형성된 세 개의 서브셀(S1-S3)을 구비하고 있고, 각 서브셀(S1-S3)의 구조는 대략 유사하다. 이때, 복수의 개구부(181)를 이용하여 인접한 두 서브셀(S1-S3)을 직렬 연결한다.
도 4 내지 도 6에 도시한 각 서브 셀(S1-S3)의 구조는 다음과 같다.
각 서브셀(S1-S3)은 빛이 입사되는 기판(110)의 면인 입사면[이하, '전면(front surface)'라 함]에 위치한 에미터부(emitter region)(121), 에미터부(121) 위에 위치하는 반사 방지부(130), 에미터부(121) 위에 위치하고 복수의 전면 전극(141)과 복수의 후면 버스바(142)를 구비한 전면 전극부(140), 입사면의 반대쪽 면인 기판(110)의 면[이하, '후면(back surface)'라 함]에 위치하는 후면 전계부 (back surface field region)(172), 그리고 후면 전계부(172) 위와 기판(110) 위에 위치하고 후면 전극(151)과 복수의 후면 버스바(152)를 구비한 후면 전극부(150)를 포함한다.
기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입의 실리콘(silicon)과 같은 반도체로 이루어진 반도체 기판이다. 이때, 반도체는 다결정 실리콘 또는 단결정 실리콘과 같은 결정질 반도체이다.
기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 기판(110)에 도핑(doping)된다. 하지만, 이와는 달리, 기판(110)은 n형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 n형의 도전성 타입을 가질 경우, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 기판(110)에 도핑된다.
이러한 기판(110)의 전면은 건식 식각법이나 습식 식각법을 이용한 별도의 텍스처링(texturing) 공정을 통해, 요철면인 텍스처링 표면(textured surface)을 가질 수 있다. 이 경우, 기판(110)의 전면 위에 위치한 반사 방지부(130) 역시 요철면을 갖는다. 대안적인 예에서, 기판(110)의 전면뿐만 아니라 후면에도 텍스처링 표면을 가질 수 있다. 또한, 텍스처링 공정을 행하기 전에, 실리콘 등으로 이루어진 반도체 잉곳(igon)을 절단하여 태양 전지용 기판을 제작할 때 절단 공정 시 기판의 표면에 발생하는 손상 부분을 제거하기 위한 별도의 공정(saw damage removing process)이 행해질 수 있다.
기판(110)의 표면이 복수의 요철을 갖는 텍스처링 표면을 가질 경우, 기판(110)의 표면적이 증가하여 빛의 입사 면적이 증가하고 기판(110)에 의해 반사되는 빛의 양이 감소하므로, 기판(110)으로 입사되는 빛의 양이 증가한다.
에미터부(121)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입을 갖는 불순물부로서, 기판(110)의 전면에 위치한다. 이로 인해, 에미터부(121)는 기판(110)의 제1 도전성 타입 부분과 p-n 접합을 이룬다.
기판(110)과 에미터부(121) 간에 형성된 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자와 정공은 각각 n형 반도체 부분과 p형 반도체 부분 쪽으로 이동한다. 따라서, 기판(110)이 p형이고 에미터부(121)가 n형일 경우, 전자는 에미터부(121)쪽으로 이동하고 정공은 기판(110)의 후면 쪽으로 이동한다.
에미터부(121)는 기판(110)과 p-n접합을 형성하므로, 이와 달리, 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(121)는 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 기판(110)의 후면 쪽으로 이동하고 분리된 정공은 에미터부(121) 쪽으로 이동한다.
에미터부(121)가 n형의 도전성 타입을 가질 경우, 에미터부(121)에는 5가 원소의 불순물이 도핑될 수 있고, 반대로 에미터부(121)가 p형의 도전성 타입을 가질 경우 에미터부(121)에는 3가 원소의 불순물이 도핑될 수 있다.
도 5 및 도 6에서, 에미터부(121)는 기판(110)의 후면 일부, 예를 들어, 복수의 후면 버스바(152)와 접해 있는 후면 일부에 위치한다. 하지만, 대안적인 예에서, 기판(110)의 후면에는 에미터부가 위치하지 않을 수 있다. 예를 들어, 이온 주입법을 이용하여 기판(110)의 전면에만 에미터부를 형성할 경우, 기판(110)의 후면에 마스크(mask)를 형성한 후 확산법 등을 이용하여 에미터부(121)를 형성할 때에는 기판(110)의 후면에는 에미터부(121)가 위치하지 않는다.
이때, 각 서브셀(S1-S3)에 위치하여 기판(110)과 p-n 접합을 형성하는 복수의 에미터부(121)는 서브셀(S1-S3) 사이에 위치하여 기판(110)의 전면에 형성된 에미터부(121)의 일부를 제거하는 노출부(184)에 의해 서로 분리되어 있다.
에미터부(121) 위에 위치한 반사 방지부(130)는 투명한 수소화된 실리콘 질화막(SiNx), 수소화된 실리콘 산화막(SiOx), 또는 수소화된 실리콘 산화 질화막(SiOxNy) 등으로 이루어진다.
반사 방지부(130)는 태양 전지(11)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(11)의 효율을 높인다. 또한 반사 방지부(130)를 형성할 때 주입된 수소(H) 등을 통해 반사 방지부(130)는 기판(110)의 표면 및 그 근처에 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행한다. 따라서 결함에 의해 기판(110)의 표면 및 그 부근에서 손실되는 전하의 양이 감소하므로, 태양 전지(11)의 효율은 향상된다.
본 실시예에서, 반사 방지부(130)은 단일막 구조를 갖지만 이중막과 같은 다층막 구조를 가질 수 있고, 필요에 따라 생략될 수 있다.
전면 전극부(140)는 복수의 전면 전극(141)과 복수의 전면 전극(141)과 연결되어 있는 복수의 전면 버스바(142)를 구비한다.
복수의 전면 전극(141)은 에미터부(121)와 전기적 및 물리적으로 연결되어 있고, 서로 이격되어 정해진 방향으로 나란히 뻗어있다. 복수의 전면 전극(141)은 에미터부(121) 쪽으로 이동한 전하, 예를 들면, 전자를 수집한다.
복수의 전면 버스바(142)는 에미터부(121)와 전기적 및 물리적으로 연결되어 있고 복수의 전면 전극(141)과 교차하는 방향으로 나란하게 뻗어 있다. 이때, 도 4의 (a)에 도시한 것처럼, 각 전면 버스바(142)의 한쪽 단부 부분은 인접한 개구부(181) 위에 위치하여 인접한 개구부(181)를 덮고 있다. 따라서, 각 서브셀(S1, S2)에서, 전면 버스바(142)는 개구부(181)와 중첩되게 위치한다.
이때, 복수의 개구부(181)는 인접한 두 서브셀(S1-S3)에서, 전면 버스바(141)와 후면 버스바(152)가 중첩하는 기판(110)에 위치하므로, 기판(110)에서 첫 번째 서브셀(S1)[도 4의 (a)의 경우, 최좌측 서브셀]과 이 서브셀(S1)과 인접하고 전면 전극(141)과 나란한 측면 사이 그리고 기판(110)에서 마지막 번째 서브셀(S3)[도 4의 (a)의 경우, 최우측 서브셀]과 이 서브셀(S3)과 인접하고 전면 전극(141)과 나란한 측면 사이에는 개구부(181)가 위치하지 않는다.
이때, 복수의 전면 버스바(142)는 복수의 전면 전극(141)과 동일 층에 위치하여 각 전면 전극(141)과 교차하는 지점에서 해당 전면 전극(141)과 전기적 및 물리적으로 연결되어 있다.
따라서, 도 1에 도시한 것처럼, 복수의 전면 전극(141)은 가로 또는 세로 방향으로 뻗어 있는 스트라이프(stripe) 형상을 갖고, 복수의 전면 버스바(142)는 세로 또는 가로 방향으로 뻗어 있는 스트라이프 형상을 갖고 있어, 전면 전극부(140)는 기판(110)의 전면에 격자 형태로 위치한다.
복수의 전면 버스바(142)는 접촉된 에미터부(121)로부터 이동하는 전하뿐만 아니라 복수의 전면 전극(141)에 의해 수집되어 이동하는 전하를 수집한 후 해당 방향으로 수집된 전하를 전송한다.
각 전면 버스바(142)는 교차하는 복수의 전면 전극(141)에 의해 수집된 전하를 모아서 원하는 방향으로 이동시켜야 하므로, 각 전면 버스바(142)의 폭은 각 전면 전극(141)의 폭보다 크다.
복수의 전면 버스바(142)는 외부 장치와 연결되어 수집된 전하(예, 전자)를 외부 장치로 출력된다.
복수의 전면 전극(141)과 복수의 전면 버스바(142)를 구비한 전면 전극부(140)는 은(Ag)과 같은 적어도 하나의 도전성 물질로 이루어져 있다.
도 4의 (a)에서, 각 서브셀(S1-S3)에 위치하는 전면 전극(141)과 전면 버스바(142)의 개수는 한 예에 불과하고, 경우에 따라 변경 가능하다.
후면 전계부(172)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, p+ 영역이다.
이러한 기판(110)의 제1 도전성 영역과 후면 전계부(172)간의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 정공의 이동 방향인 후면 전계부(172) 쪽으로 전자 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 정공 이동을 용이하게 한다. 따라서, 기판(110)의 후면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 원하는 전하(예, 정공)의 이동을 가속화시켜 후면 전극부(150)로의 전하 이동량을 증가시킨다.
후면 전극부(150)의 후면 전극(151)은 기판(110)의 후면에 위치한 후면 전계부(172)와 접촉하고 있고, 기판(110)의 후면 가장 자리와 후면 버스바(152)가 위치한 부분을 제외하면 실질적으로 기판(110)의 후면 전체에 위치한다.
후면 전극(151)은 알루미늄(Al)과 같은 도전성 물질을 함유하고 있다.
이러한 후면 전극(151)은 후면 전계부(172)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집한다.
이때, 후면 전극(151)이 기판(110)보다 높은 불순물 농도로 유지하는 후면 전계부(172)와 접촉하고 있으므로, 기판(110), 즉 후면 전계부(172)와 후면 전극(151) 간의 접촉 저항이 감소하여 기판(110)으로부터 후면 전극(151)으로의 전하 전송 효율이 향상된다.
도 4의 (a) 및 (b)에 도시한 것처럼, 각 서브셀(S1-S3)에 위치한 후면 전극(151)은 서로 분리되어 있고, 이미 설명한 것처럼, 후면 전극(151)과 접해 있는 기판(110)의 후면에 후면 전계부(172)가 위치하므로, 각 서브셀(S1-S3)에 형성된 후면 전계부(172) 역시 분리되어 있다.
후면 전극(151)이 위치한 기판(110)에 형성된 후면 전계부(172) 역시 서로 분리되어 있다.
후면 전극부(150)의 복수의 후면 버스바(152)는 후면 전극(151)이 위치하지 않는 기판(110)의 후면 위에 위치하며 인접한 후면 전극(151)과 연결되어 있다.
또한, 복수의 후면 버스바(152)는 기판(110)을 중심으로 복수의 전면 버스바(142)와 대응되게 마주본다.
복수의 전면 버스바(142)와 유사하게, 복수의 후면 버스바(152)의 한쪽 단부는 도 4의 (b)에 도시한 것처럼, 인접한 두 서브셀(S1-S3)에서 전면 버스바(141)와 후면 버스바(152)가 중첩하는 기판(110) 부분에 형성된 개구부(181) 위에 형성되어 인접한 개구부(181)를 덮고 있다. 따라서, 각 서브셀(S2, S3)에서, 후면 버스바(152)는 적어도 하나의 개구부(181)와 중첩되게 위치한다.
이로 인해, 동일한 개구부(181)를 사이에 두고 기판(110)의 전면에 위치한 전면 버스바(142)와 기판(110)의 후면에 위치한 후면 버스바(152)는 서로 중첩되어 있고, 이때, 해당 개구부(181)와 중첩되는 전면 버스바(142)와 후면 버스바(152)가 각각 위치하는 서브셀(S1-S3)는 바로 인접해 있는 서로 다른 서브셀(S1-S3)이다. 예를 들어, 도 4의 (a) 및 도 (b)에서, 첫 번째 서브셀(S1)과 두 번째 서브셀(S2) 사이에 형성된 개구부(181)와 중첩되는 전면 버스바(142)는 첫 번째 서브셀(S1)에 위치하고 후면 버스바(152)는 두 번째 서브셀(S2)에 위치한다.
이처럼, 한 서브셀(S1, S2)의 전면 버스바(142)과 이 서브셀(S1, S2)과 바로 인접한 서브셀(S2, S3)의 후면 버스바(152)가 인접한 개구부(181) 위에서 중첩되고, 각 개구부(181)는 그 위와 그 아래에 위치한 전면 버스바(142)와 후면 버스바(152) 중 적어도 하나에 의해 채워져 있다. 따라서, 서로 인접한 서브셀(S1-S3)의 전면 버스바(142)와 후면 버스바(152)는 서로 연결되어 있다. 이로 인해, 마지막 번째 서브셀(S3)의 전면 버스바(142)는 바로 인접한 다른 서브셀(S2)의 후면 버스바(52)와 연결되지 않고, 첫 번째 서브셀(S1)의 후면 버스바(152)는 바로 인접한 다른 서브셀(S2)의 전면 버스바(142)와 연결되지 않는다.
복수의 후면 버스바(152)는 복수의 전면 버스바(142)와 유사하게, 후면 전극(151)으로부터 전달되는 전하를 수집한다.
복수의 후면 버스바(152) 역시 외부 장치와 연결되어, 복수의 후면 버스바(152)에 의해 수집된 전하(예, 정공)는 외부 장치로 출력된다.
이러한 복수의 후면 버스바(152)는 후면 전극(151)보다 양호한 전도도를 갖는 물질로 이루어질 수 있고, 예를 들어, 은(Ag)과 같은 적어도 하나의 도전성 물질을 함유한다. 따라서 후면 전극(151)과 후면 버스바(152)는 서로 다른 물질로 이루어져 있다.
도 4의 (b)와 (c)에 도시한 것처럼, 복수의 후면 버스바(152)는 인접한 후면전극(151)과 일부 중첩되어 있다. 이때, 본 예와 같이, 후면 버스바(152) 위에 후면 전극(151)의 일부가 중첩되지만, 반대로 후면 전극(151) 위에 후면 버스바(152)의 일부가 중첩될 수 있거나 후면 버스바(152)는 인접한 후면 전극(151)과 전기적 및 물리적으로 연결되어 있지만 서로 중첩되지 않을 수 있다.
이와 같은 구조로 각 서브 셀(S1-S3)이 이루어져 있을 경우, 이미 설명한 것처럼, 인접한 두 서브셀(S1-S3)은 서로 다른 세브셀(S1-S3)에 위치하는 전면 버스바(142)와 후면 버스바(152)가 개구부(181)를 통해 서로 연결되어 있다.
각 서브셀(S1-S3)에는 적어도 하나의 전면 버스바(142)가 위치하고 있고, 도 4의 (a)에서 각 서브셀(S1-S3)의 상부에서부터 동일 번째에 위치하는 전면 버스바(142)는 동일한 선 상에 위치하여 같은 방향으로 나란히 뻗어 있고, 각 서브셀(S1-S3)에 형성된 적어도 하나의 후면 버스바(152)는 동일한 서브셀(S1-S3)에 위치한 전면 버스바(142)와 마주보게 위치하고 있으므로 도 4의 (b)에서 각 서브셀(S1-S3)의 상부에서부터 동일 번째에 위치하는 후면 버스바(152)는 동일한 선 상에 위치하여 같은 방향으로 나란히 뻗어 있다. 따라서, 전면 버스바(142)와 후면 버스바(152)의 연장 방향은 동일하다.
도 4의 (a) 및 (c)에 도시한 것처럼, 노출부(183)는 또한 기판(110)의 전면 가장자리 부분에 위치하여 기판(110)의 전면 가장자리 부분에 위치한 반사 방지부(130) 및 에미터부(121)를 제거하여 기판(110)의 일부를 드러낸다. 이 노출부(183)에 의해 기판(110)의 전면에 위치한 에미터부(121)와 기판(110)의 후면에 위치한 에미터부(121)의 전기적인 연결이 끊어진다. 이로 인해, 기판(110)의 전면에 위치한 에미터부(121)로 이동한 전하(예, 전자)가 기판(110)의 후면으로 이동하여 기판(110)의 후면에 위치한 전하(예, 정공)와 재결합되는 손실되는 것을 방지한다.
하지만, 기판(110)의 후면에 에미터부(121)가 존재하지 않을 경우, 노출부(183)는 기판(110)의 가장자리 부분에는 위치하지 않고 인접한 서브셀(183) 사이에만 존재한다.
다음, 도 7의 (a) 내지 (c)를 참고로 하여 본 실시예에 따른 태양 전지의 다른 예를 설명한다.
도 4 내지 도 6에 도시한 태양 전지(11)와 비교할 때, 본 예의 태양 전지(11a)는 에미터부(121)의 형성 위치가 상이하고, 기판(110)의 후면에서 인접한 서브셀(S1-S3) 사이에 위치하여 기판(110)을 드러내는 노출부(184)를 더 구비하고 있다.
즉, 도 7의 (c)에 도시한 것처럼, 에미터부(121)는 개구부(181)가 형성된 기판(110), 즉, 개구부(181)의 측면인 기판(110) 내에도 위치한다.
이미 설명한 것처럼, 개구부(181)를 통해 서로 인접한 서브셀(S1-S3)은 전기적으로 직렬 연결되어 있다. 이때, 기판(110)의 전면, 후면 및 측면뿐만 아니라 개구부(181)가 형성된 기판(110)에도 에미터부(121)가 형성되면, 인접한 두 서브셀(S1-S3)에서 각각 다른 서브셀(S1-S3)에 위치하여 서로 다른 종류의 전하(전자와 정공)를 수집하는 전면 버스바(142)와 후면 버스바(152) 간의 전기적인 연결뿐만 아니라 동일한 서브셀(S1-S3)에 위치한 전면 버스바(142)와 후면 버스바(152) 간의 전기적인 연결 그리고 인접한 두 서브셀(S1-S3)에서 같은 종류의 전하를 수집하는 후면 버스바(152)간의 전기적인 연결이 이루어지고, 이로 인해, 전자와 정공의 재결합량이 증가하여 복수의 서브셀(S1-S3)을 구비한 태양 전지(11a)의 효율이 감소한다.
따라서, 기판(110)의 전면과 후면에 위치한 노출부(183, 184)를 이용하여 인접한 두 서브셀(S1-S3)간의 전기적인 연결을 차단한 후, 개구부(181)를 통해서만 인접한 두 서브셀(S1-S3) 간의 전기적인 직렬 연결을 수행하도록 한다.
이미 설명한 실시예의 경우, 인접한 두 서브셀(S1-S3)에서, 앞쪽에 위치한 서브셀(예, S1)의 전면 버스바(142)가 뒤쪽에 위치한 서브셀(예, S2)의 후면 버스바(152)와 연결되어 있지만, 이와는 반대로, 앞쪽에 위치한 서브셀(예, S1)의 후면 버스바(152)가 뒤쪽에 위치한 서브셀(예, S2)의 전면 버스바(142)와 연결될 수 있다. 이 경우, 도 4 및 도 7에서, 첫 번째 서브셀(S1)의 전면 버스바(141)는 인접한 다른 서브셀(S2)의 후면 버스바(152)와 같은 다른 서브셀의 후면 버스바(152)과 연결되지 않고, 마지막 번째 서브셀(S3)의 후면 버스바(152)는 인접한 다른 서브셀(S2)의 전면 버스바(142)와 같은 다른 서브셀의 전면 버스바(142)와 연결되지 않는다.
이러한 태양 전지(11, 11a)의 다른 예로서, 각 서브셀(S-S3)은 기판(110)의 후면에 후면 전극(151)과 연결된 후면 버스바를 구비하지 않을 수 있다. 이 경우, 후면 버스바가 위치한 부분까지 각 서브셀(S1-S3)의 후면 전극(151)이 위치하게 되고, 인접한 두 서브셀(S1-S3)에서 전면 버스바(142)와 후면 전극(151)이 중첩하는 기판(110)의 부분에 비아홀(181)이 형성된다.
이때, 비아홀(181) 내부에 전면 버스바(142)와 후면 전극(151) 중 적어도 하나가 위치하여 인접한 두 서브셀(S1-S2)의 전면 버스바(142)와 후면 전극(151)이 서로 연결되고, 이로 인해 복수의 서브셀(S1-S3)의 직렬 연결이 이루어진다.
이처럼 기판(110)의 후면에 복수의 후면전극용 버스바를 구비하지 않고, 전면전극용 버스바(142)와 인접한 서브셀(S1-S3)간의 연결 상태를 제외하면, 본 예의 다른 구조는 도 4 내지 도 7에 도시한 태양 전지(11, 11a)의 구조와 동일하다.
다음, 도 8 내지 도 11을 참고로 하여 복수의 서브셀을 구비한 태양 전지의 다른 실시예를 설명한다.
도 8 내지 도 11에 도시한 것처럼, 본 실시예에 따른 태양 전지(12) 역시 복수 개(예를 들어, 세 개)의 서브 셀(S1-S3)을 구비하고 있고, 각 서브셀(S1-S3)의 구조는 유사하다.
도8에 도시한 것처럼, 각 서브셀(S1-S3)은 기판(110)의 전면에 순차적으로 위치한 전면 보호부(191), 전면 전계부(171) 및 반사 방지부(130)가 위치하고, 기판(110)의 후면에는 복수의 에미터부(121a)와 복수의 후면 전계부(172) 그리고 복수의 에미터부(121a) 위에 위치하는 복수의 제1 전극(143)과 복수의 후면 전계부(172a) 위에 위치하는 복수의 제2 전극(144)이 위치한다. 이때, 도 8에 도시한 것처럼, 기판(110)의 후면에 에미터부(121a)와 후면 전계부(172a)가 번갈아 위치한다.
또한, 기판(110)의 후면에는 복수의 제1 전극(143)과 연결되어 있는 제1 버스바(153)와 복수의 제2 전극(144)과 연결되어 있는 제2 버스바(154)를 구비한다.
또한, 제1 및 제2 전극(143, 144) 그리고 제1 및 제2 버스바(153, 154)가 위치하지 않는 기판(110)의 후면 위에는 후면 보호부(192)가 위치한다.
이러한 태양 전지(12)는 이미 설명한 태양 전지(11, 11a)와 비교할 때, 에미터부가 기판(110)의 후면에 위치하고 전자를 수집하는 전극(예, 143) 및 버스바(예, 153)와 정공을 수집하는 전극(예, 144) 및 버스바(예, 154)가 모두 기판(110)의 후면에 위치한다. 이로 인해, 기판(110)의 전면에서 빛의 입사 면적을 증가시켜 기판(110)으로 입사되는 빛의 양을 증가시킬 수 있다.
따라서, 복수의 에미터부(121a) 및 복수의 후면 전계부(172a)는 형성 위치와 형성 개수를 제외하면 태양 전지(11, 11a)의 에미터부(121) 및 후면 전계부(172)와 동일한 기능을 수행하므로, 자세한 설명은 생략한다. 또한, 기판(110)에서의 형성 위치와 형성 개수를 제외하면, 복수의 제1 전극(143)은 복수의 전면 전극(141)과 같은 기능을 수행하며 복수의 제2 전극(144)는 후면 전극(151)과 같은 기능을 수행하고, 제1 버스바(153)와 제2 버스바(154)는 각각 전면 버스바(142)와 후면 버스바(152)와 같은 기능을 수행하므로, 자세한 설명은 생략한다.
이때, 제1 버스바(153)와 제2 버스바(154)는 서로 동일한 재료로 이루어져 있고, 예를 들어, 은(Ag)과 같은 도전성 물질로 이루어질 수 있다.
이때, 기판(110)은 n형의 도전성 타입을 갖는 단결정 반도체 또는 다결정 반도체와 같은 결정질 반도체로 이루어져 있지만, 이미 설명한 것처럼, p형의 도전성 타입을 갖는 결정질 반도체로 이루어질 수 있다.
전면 보호부(191)와 후면 보호부(192)는 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행하여 결함에 의해 기판(110)의 표면이나 그 근처에서 손실되는 전하의 양을 감소시킨다. 이러한 전면 및 후면 보호부(192)는 진성 비정질 실리콘(intrinsic amorphous silicon)으로 이루어질 수 있다. 이때, 후면 보호부(192)는 서로 다른 종류의 전하(예, 정공과 전하)를 수집하는 제1 및 제2 전극(143, 144) 사이에 위치하므로, 인접한 제1 및 제2 전극(143, 144) 사이의 전기적인 간섭을 방지한다.
전면 전계부(171)는 후면 전계부(172)와 유사한 기능을 수행한다.
즉, 전면 전계부(171) 역시 기판(110)과 동일한 도전성 타입(예, n형)의 불순물이 기판(110)보다 고농도로 함유된 불순물부로서, 기판(110)과 전면 전계부(171)와의 불순물 농도 차이로 인해 전위 장벽이 형성되어 기판(110) 전면 쪽으로의 전하(예, 정공) 이동이 방해된다. 따라서, 기판(110)의 전면 쪽으로 이동하는 정공은 전위 장벽에 의해 기판(110)의 후면 쪽으로 되돌아가게 되는 전면 전계 효과가 얻어지고, 이로 인해, 외부 장치로 출력되는 전하의 출력량이 증가하고 기판(110)의 전면에서 재결합이나 결함에 의해 손실되는 전하의 양이 감소한다. 이러한 전면 전계부(171)는 불순물이 도핑된 비정질 실리콘으로 이루어질 수 있다.
도 8에 도시한 것처럼, 인접한 두 서브셀(S1-S3)에서 각 서브셀(S1-S3)에 위치하는 서로 다른 버스바(153, 154)는 서로 연결되어 있으므로, 하나의 태양 전지(12)에 존재하는 복수의 서브셀(S1-S3) 역시 직렬로 연결되어 있다.
이때, 도 8에서, 첫 번째 서브셀(S1)에서 기판(110)의 한 측면과 인접하게 뻗어 있는 버스바(예, 153)와 마지막 번째 서브셀(S3)에서 기판(110)의 한 측면과 인접하게 뻗어 있는 버스바(예, 154)는 같은 기판(110)에 존재하는 인접한 서브셀(S2)의 다른 버스바(154, 153)와 연결되지 않는다.
본 예의 경우에도 각 서브셀(S1-S3)에 위치한 복수의 에미터부(121a)는 동일한 결정질 반도체 기판(110)에 위치하고 서로 분리되어 있다.
다음, 도 12 내지 도 15를 참고로 하여, 복수의 서브셀(S1-S3)을 구비한 태양 전지의 또 다른 실시예의 한 예에 대하여 설명한다.
도 12의 (a) 및 (b) 및 도 13 내지 도 15에 도시한 것처럼, 각 서브 셀(S1-S3)은 복수의 비아홀(181a)을 구비한 기판(110), 기판(110)에 위치하고 기판(110)과 p-n 접합을 형성하는 에미터부(121), 기판(110) 전면의 에미터부(121) 위에 위치하는 반사 방지부(130), 기판(110) 전면의 에미터부(121)와 연결되어 있는 복수의 전면 전극(141), 기판(110)의 후면에 위치하고 기판(110)과 연결되어 있는 후면 전극(151), 기판(110)의 후면에 위치하여 비아홀(181a)을 통해 복수의 전면 전극(141)과 연결되어 있는 복수의 전면전극용 버스바(142a), 기판(110)의 후면에 위치하고 후면 전극(151)과 연결되어 있는 복수의 후면전극용 버스바(152a), 그리고 기판(110)의 후면에 위치하는 후면 전계부(172)를 구비한다.
이와 같이, 도 4 내지 도 6에 도시한 태양 전지(11)와 비교할 때, 복수의 전면 전극(141)과 연결되어 있는 복수의 전면전극용 버스바(142a)는 복수의 전면 버스바(142)와 대응되어 전면 버스바(142)와 같은 기능을 수행하지만, 도 4 내지 도 6에서 복수의 전면 버스바(142)는 기판(110)의 전면에 위치하는 반면 본 예에서 복수의 전면전극용 버스바(142a)는 기판(110)의 후면에 위치한다. 따라서, 기판(110)의 전면에 위치한 복수의 전면 전극(141)과 기판(110)의 후면에 위치한 복수의 전면전극용 버스바(142a)를 연결하기 위해 기판(110)에 형성된 복수의 비아홀(181a)이 이용된다.
후면전극용 버스바(152a)는 도 4 내지 도 6의 후면 버스바(152)에 대응하여, 후면 버스바(152)와 동일한 기능을 수행한다.
즉, 복수의 비아홀(181a)은 복수의 전면 전극(141)과 복수의 전면전극용 버스바(142a)가 교차하는 기판(110) 부분에 형성되어 있다. 복수의 전면 전극(141)과 복수의 전면전극용 버스바(142a) 중 적어도 하나가 복수의 비아홀(181a)을 통해 기판(110)의 전면과 후면 중 적어도 한쪽으로 연장되어 서로 반대쪽에 위치하는 복수의 전면 전극(141)과 복수의 전면전극용 버스바(142a)가 연결된다. 이로 인해, 복수의 비아홀(181)을 통하여 복수의 전면 전극(141)과 복수의 전면전극용 버스바(161)는 전기적 및 물리적으로 연결되어 있다.
또한, 도 12의 (b)에 도시한 것처럼, 기판(110)의 후면에는 인접한 서브셀(S1-S3) 사이의 일부 그리고 복수의 전면전극용 버스바(142a) 주위에 위치하여, 기판(110)의 후면에 위치한 에미터부(121)를 제거하여 기판(110)을 드러내는 노출부(184a)를 구비하고 있다. 이러한 노출부(184a)로 인해, 기판(110)의 후면에 위치한 에미터부(121)와 비아홀(181a) 내부에 위치한 에미터부(121)에 의해 복수의 전면전극용 버스바(142a)와 인접한 후면 전극(151) 간의 전기적인 연결이 차단되어, 전면 전극(141)에 연결된 에미터부(121)로 이동한 전하(예, 전자)가 기판(110)의 후면으로 이동하여 기판(110)의 후면으로 수집된 전하(예, 정공)과 재결합되어 손실되는 것을 방지한다.
이때, 전면전극용 버스바(142a)와 후면전극용 버스바(152a)는 동일한 재료를 이루어져 있고, 은(Ag)과 같은 도전성 물질을 함유할 수 있다.
이러한 구조를 갖는 서브셀(S1-S3)이 하나의 기판(110)에 복수 개 위치하므로, 하나의 기판(110)는 개별적으로 동작하여 전자와 정공을 생성하고, 이로 인해, 해당 크기의 전류(즉, 단락 전류)와 전압(즉, 개방 전압)을 생성하는 세 개의 서브 태양 전지를 구비하게 된다.
이미 설명한 것처럼, 하나의 태양 전지(13)에서 인접한 두 서브셀(S1-S3)은 직렬로 연결되어 있다.
도 12의 (b)에 도시한 것처럼, 인접한 두 서브셀(S1-S3)에서, 각 서브셀(S1-S3)에 위치하는 전면전극용 버스바(142a)와 후면전극용 버스바(152a)는 서로 연결되어 있다. 따라서, 인접한 두 서브셀(S1-S3)의 전면전극용 버스바(142a)와 후면전극용 버스바(152a)는 일체형으로 이루어져 있다.
이때, 도 12의 (b)에 도시한 것처럼, 한 서브셀(S1-S3)에서 전면전극용 버스바(142a)와 후면전극용 버스바(152a)는 Y-Y'방향을 따라 교대로 위치하고, 인접한 두 서브셀(S1-S3) 사이에서 Y-Y'방향으로 전면전극용 버스바(142a)와 후면전극용 버스바(152a)의 배치 순서는 서로 반대이다. 즉, 홀 수번째 서브셀(S1, S3)의 경우, 상부에서부터 전면전극용 버스바(142a)-후면전극용 버스바(152a) 순으로 배치되는 반면, 짝 수번째 서브셀(S2)의 경우, 상부에서부터 후면전극용 버스바(152a)-전면전극용 버스바(142a) 순으로 배치된다.
또한, 서로 인접한 두 서브셀(S1-S3)에 각각 위치하는 전면전극용 집전부(142a)와 후면 전극용 집전부(152a)는 도 12의 (b)에서 X-X'방향으로 동일선상에 위치하고, 이로 인해, 동일한 태양 전지(13)에서 서로 연결되어 있는 전면전극용 집전부(142a)와 후면 전극용 집전부(152a)는 기판(110)의 한 측면과 평행한 직선 형태를 갖는다.
이미 설명한 것처럼, 인접한 두 서브셀(S1-S3)에서, 서로 다른 서브 셀(S1-S3)에 각각 위치하고 다른 종류의 전하를 수집하는 버스바(142a, 152a)는 서로 연결되고 있고, 연결되지 않은 나머지 버스바(152a, 142a)는 바로 앞에 인접한 다른 서브셀에 위치하는 다른 종류의 버스바(142a)나 바로 다음에 인접한 다른 서브셀에 위치하는 다른 종류의 버스바(152a)와 연결된다.
이러한 태양 전지(13) 역시, 첫 번째 서브셀(S1)의 두 버스바(142a, 152a) 중 하나(예 152a)와 마지막 서브셀(S3)의 두 버스바(142a, 152a) 중 하나(예, 142a)는 같은 기판(110) 내의 다른 서브셀(S2)에 존재하고 다른 종류의 전하를 수집하는 버스바(예, 142a, 152a)와는 연결되지 않는다.
이러한 구조를 같은 태양 전지의 다른 예(13a)는 도 16 및 도 17에 도시한 것처럼, 기판(110)의 후면에 후면 전극(151)과 연결된 후면전극용 버스바를 구비하고 있지 않다. 즉, 동일한 기판(110)에 위치한 복수의 서브셀(S1-S3) 각각은 Y-Y'방향을 따라 일정 간격으로 배치되어 있고 X-X'방향으로 연장된 복수의 전면전극용 버스바(14a)를 구비하고 있다. 따라서, 동일한 기판(110)에 형성된 인접한 두 서브셀(S1-S3)은 직렬 연결을 위해, 어느 한 서브셀(S1-S3)에 위치한 전면전극용 버스바(142a)가 바로 인접한 다른 서브셀(S1-S3) 영역까지 연장되어 그 다른 서브셀(S1-S3)의 후면 전극(151)과 연결된다.
이와 같이 기판(110)의 후면에 복수의 후면전극용 버스바를 구비하지 않고, 전면전극용 버스바(14a)와 인접한 서브셀(S1-S3)간의 연결 상태를 제외하면, 본 예의 다른 구조는 도 16의 (a)와 (b) 그리고 도 12의 (a) 및 (b) 및 도 13 내지 도 15에에 도시한 태양 전지(13)의 구조와 동일하다.
이들 예에 따른 태양 전지(13, 13a)에서도 각 서브셀(S1-S3)에 위치한 에미터부(121)는 동일한 결정질 반도체 기판(110)에 위치하고 서로 분리되어 있다.
위에서 설명한 태양 전지(11, 11a, 12, 13, 13a)에서, 서브셀(S1-S3)의 개수, 전극(141, 143, 144)의 개수, 버스바(142 152, 153, 154)의 개수, 비아홀(181, 181a)의 개수 등은 단지 하나의 예에 불과하므로, 필요에 따라 변경 가능하다.
이와 같이, 하나의 기판(110)에 직렬로 연결된 복수 개의 서브셀(S1-S3)을 구비한 태양 전지(11, 11a, 12, 13, 13a)는 이미 도 3를 참고로 하여 설명한 것처럼, 행렬 형태로 배열되어 인접한 태양 전지(11, 11a, 12, 13, 13a)와 연결되고, 이로 인해 행렬 형태로 배열된 복수의 태양 전지(11, 11a, 12, 13, 13a)는 직렬 연결되어 태양 전지 어레이를 형성하게 된다.
이때, 각 태양 전지(11, 11a, 12, 13, 13a)의 첫 번째 서브셀(S1)에 존재하고 동일한 기판(110)에 존재하는 인접한 서브셀(S2)의 버스바(152, 152a, 153)나 후면 전극(152)은 바로 이전에 위치한 태양 전지(11, 11a, 12, 13, 13a)의 마지막 번째 서브셀(S3)에 존재하고 버스바(152, 152a, 154) 및 후면 전극(152)과 다른 종류의 전하를 수집하는 버스바(142, 154, 142a)와 도전성 테이프(L)를 통해 연결되고, 각 태양 전지(11, 11a, 12, 13, 13a)의 마지막 번째 서브셀(S3)에 존재하고 동일한 기판(110)에 존재하는 인접한 서브셀(S2)의 버스바(142, 142a, 154)는 바로 다음에 위치한 태양 전지(11, 11a, 12, 13, 13a)의 첫 번째 서브셀(S1)에 존재하고 버스바(142, 142a, 154)와 다른 종류의 전하를 수집하는 버스바(152, 153, 152a)와 도전성 테이프(L)를 통해 연결된다.
이처럼 행렬 구조로 배열되고 도전성 테이프(L)로 직렬 연결된 복수의 태양 전지(11, 11a, 12, 13, 13a)로 이루어진 태양 전지 어레이는 외부 환경으로부터의 보호를 위해 태양 전지 모듈(100)로 형성된다.
다음, 도 18을 참고로 하여, 본 발명의 실시예에 따른 태양 전지(11, 11a, 12, 13, 13a)를 이용한 태양 전지 모듈의 한 예를 설명한다.
도 18에 도시한 것처럼, 태양 전지 모듈(100)은 후면 시트(back sheet)(210), 후면 시트(210) 위에 위치하는 하부 보호막(220), 후면 보호막(220) 위에 위치하고 도전성 테이프(L)로 직렬 연결된 복수의 태양 전지(11, 11a, 12, 13, 13a)로 이루어진 태양 전지 어레이, 태양 전지 어레이 수광면 쪽에 위치하는 전면 보호막(230), 전면 보호막(230) 위에 위치하는 투명 부재(240), 그리고 수광면 반대 쪽으로 후면 보호막(30b)의 하부에 배치되는 후면 시트(back sheet)(210)를 포함한다.
후면 시트(210)는 태양 전지 모듈(100)의 후면에서 침투하는 습기를 방지하여 내장된 태양 전지(11, 11a, 12, 13, 13a)를 외부 환경으로부터 보호한다.
이러한 후면 시트(210)는 수분과 산소 침투를 방지하는 층, 화학적 부식을 방지하는 층, 절연 특성을 갖는 층과 같은 다층 구조를 가질 수 있다.
양면 수광형 태양전지의 경우에는 후면 시트(210) 대신에 광 투과성의 유리 기판 또는 수지 기판을 사용하는 것도 가능하다.
전면 보호막(220) 및 후면 보호막(230)은 태양전지 어레이의 전면 및 후면에 각각 배치된 상태에서 라미네이션(lamination) 공정에 의해 태양 전지 어레이와 일체화 되는 것으로, 습기 침투로 인한 부식을 방지하고 태양 전지 어레이를 충격으로부터 보호한다. 이러한 전면 및 후면 보호막(220, 230)은 에틸렌 비닐 아세테이트(EVA, ethylene vinyl acetate)와 같은 물질로 이루어질 수 있다.
전면 보호막(230) 위에 위치하는 투명 부재(230)는 투과율이 높고 파손을 방지하기 위해 강화 유리 등으로 이루어져 있다. 이때, 강화 유리는 철 성분 함량이 낮은 저철분 강화 유리(low iron tempered glass)일 수 있다. 이러한 투명 부재(230)는 빛의 산란 효과를 높이기 위해서 내측면은 엠보싱(embossing)처리가 행해질 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (20)

  1. 제1 도전성 타입을 갖는 결정질 반도체 기판에 공통으로 형성되는 복수의 서브셀을 포함하며,
    상기 복수의 서브셀 각각은,
    제2 도전성 타입을 갖고 있고 상기 결정질 반도체 기판과 p-n 접합을 형성하는 에미터부,
    상기 에미터부와 연결되어 있는 제1 전극,
    상기 결정질 반도체 기판과 연결되어 있는 적어도 하나의 제2 전극
    을 구비하고,
    상기 복수의 서브셀에 형성된 복수의 에미터부는 서로 분리되어 있는
    태양 전지.
  2. 제1항에서,
    상기 복수의 서브셀 중 이웃한 제1 및 제2 서브셀에서, 상기 제1 서브셀의 제1 전극은 상기 제2 서브셀의 적어도 하나의 제2 전극과 연결되어 있는 태양 전지.
    태양 전지.
  3. 제2항에서,
    상기 복수의 서브셀 각각은 상기 제1 전극과 연결되어 상기 제1 전극을 통해 전달되는 전하를 수집하는 제1 버스바를 더 포함하는 태양 전지.
  4. 제3항에서,
    상기 제1 전극과 제1 버스바는 빛이 입사되는 상기 결정질 반도체 기판의 제1 면에 위치하고, 상기 적어도 하나의 제2 전극은 상기 제1 면의 반대편인 상기 결정질 반도체 기판의 제2 면에 위치하는 태양 전지.
  5. 제4항에서,
    상기 결정질 반도체 기판은 이웃한 제1 및 제2 서브셀에서 상기 제1 서브셀의 제1 버스바와 상기 제2 서브셀의 제2 전극이 중첩하는 부분에 위치하는 개구부를 더 포함하고,
    상기 이웃한 제1 및 제2 서브셀에 각각 위치하는 상기 제1 버스바와 상기 제2 전극 중 적어도 하나가 상기 개구부에 위치하여, 상기 이웃한 제1 및 제2 서브셀에 각각 위치하는 상기 제1 버스바와 상기 제2 전극은 서로 연결되어 있는 태양 전지.
  6. 제4항에서,
    상기 복수의 서브셀 각각은 상기 제2 면에 위치하고 상기 적어도 하나의 제2 전극과 연결되어 상기 적어도 하나의 제2 전극을 통해 전달되는 전하를 수집하는 제2 버스바를 더 포함하는 태양 전지.
  7. 제6항에서,
    상기 결정질 반도체 기판은 이웃한 제1 및 제2 서브셀에서 상기 제1 서브셀의 제1 버스바와 상기 제2 서브셀의 제2 버스바가 중첩하는 부분에 위치하는 개구부를 더 포함하고,
    상기 이웃한 제1 및 제2 서브셀에 각각 위치하는 상기 제1 버스바와 상기 제2 버스바 중 적어도 하나가 상기 개구부에 위치하여, 상기 이웃한 제1 및 제2 서브셀에 각각 위치하는 상기 제1 버스바와 상기 제2 버스바는 서로 연결되어 있는 태양 전지.
  8. 제5항 또는 제7항에서,
    상기 에미터부는 상기 결정질 반도체 기판의 상기 제1 면 그리고 상기 적어도 하나의 제2 전극이 위치하지 않는 상기 결정질 반도체 기판의 상기 제2 면에 위치하는 태양 전지.
  9. 제8항에서,
    이웃한 두 서브셀 사이에 위치하여 상기 제1 면에 위치한 상기 에미터부의 일부를 제거하는 노출부를 더 포함하는 태양 전지.
  10. 제9항에서,
    상기 에미터부는 상기 개구부가 형성된 상기 결정질 반도체 기판의 부분에 더 위치하는 태양 전지.
  11. 제8항에서,
    상기 이웃한 두 서브셀 사이에 위치하여 상기 제2 면에 위치한 상기 에미터부의 일부를 제거하는 노출부를 더 포함하는 태양 전지.
  12. 제2항에서,
    상기 복수의 서브셀 각각은 상기 제1 전극과 연결되어 상기 제1 전극을 통해 전달되는 전하를 수집하는 제1 버스바와 상기 적어도 하나의 제2 전극과 연결되어 상기 적어도 하나의 제2 전극을 통해 전달되는 전하를 수집하는 제2 버스바를 더 구비하는 태양 전지.
  13. 제12항에서,
    상기 제1 전극, 상기 제1 버스바, 상기 적어도 하나의 제2 전극 및 상기 제2 버스바는 빛이 입사되는 상기 결정질 반도체 기판의 제 1면의 반대편인 상기 결정질 반도체 기판의 제2 면에 위치하는 태양 전지.
  14. 제13항에서,
    이웃한 제1 서브셀과 제2 서브셀에서, 상기 제1 서브셀에 위치한 제1 바스바와 제2 버스바 중 하나의 버스바는 상기 제2 버스셀에 위치하고 상기 하나의 버스바와 다른 제1 버스바와 제2 버스바 중 하나와 연결되어 있는 태양 전지.
  15. 제2항에서,
    상기 제1 전극은 빛이 입사되는 상기 반도체 기판의 제1 면에 위치하고, 상기 제2 전극은 상기 제1 면의 반대편인 상기 반도체 기판의 제2 면에 위치하고,
    상기 복수의 서브셀 각각은,
    상기 제2 면에 위치하고 상기 제1 전극과 교차하는 방향을 뻗어 있고 상기 제1 전극과 연결되어 있는 버스바, 그리고
    상기 제1 전극과 상기 제1 버스바가 교차하는 상기 결정질 반도체 기판의 부분에 위치한 개구부
    를 더 포함하고,
    상기 버스바와 제2 전극 중 적어도 하나는 상기 개구부 내에 위치하여 상기 제1 버스바와 상기 제2 전극은 연결되어 있는
    태양 전지.
  16. 제15항에서,
    이웃한 제1 서브셀과 제2 서브셀에서, 상기 제1 서브셀에 위치한 제1 바스바는 상기 제2 버스셀의 제2 전극과 연결되어 있는 태양 전지.
  17. 제2항에서,
    상기 제1 전극은 빛이 입사되는 상기 반도체 기판의 제1 면에 위치하고, 상기 제2 전극은 상기 제1 면의 반대편인 상기 반도체 기판의 제2 면에 위치하고,
    상기 복수의 서브셀 각각은,
    상기 제2 면에 위치하고 상기 제1 전극과 교차하는 방향을 뻗어 있고 상기 제1 전극과 연결되어 있는 제1 버스바,
    상기 반도체 결정질 기판의 상기 제2 면에 위치하고, 상기 제1 버스바와 이격되어 상기 적어도 하나의 제2 전극과 연결되어 있는 제2 버스바, 그리고
    상기 제1 전극과 상기 제1 버스바가 교차하는 상기 결정질 반도체 기판의 부분에 위치한 개구부
    를 더 포함하고,
    상기 제1 버스바와 상기 제2 버스바 중 적어도 하나는 상기 개구부 내에 위치하여 상기 제1 버스바와 상기 제2 버스바는 연결되어 있는
    태양 전지.
  18. 제17항에서,
    이웃한 제1 서브셀과 제2 서브셀에서, 상기 제1 서브셀에 위치한 제1 바스바와 제2 버스바 중 하나의 버스바와 상기 제2 버스셀에 위치하고 상기 하나의 버스바와 다른 제1 버스바와 제2 버스바 중 하나는 서로 연결되어 있는 태양 전지.
  19. 직렬로 연결되어 있는 복수의 태양 전지,
    상기 복수의 태양 전지의 입사면 위에 위치하는 제1 보호막,
    상기 복수의 태양 전지의 입사면의 반대편에 위치하여 제2 보호막, 그리고
    상기 제1 보호막 위에 위치하는 투명 기판
    을 포함하고,
    상기 복수의 태양 전지 각각은 제1 도전성 타입을 갖는 결정질 반도체 기판에 공통으로 형성되고, 제2 도전성 타입을 갖고 있고 상기 결정질 반도체 기판과 p-n 접합을 형성하며 에미터부, 상기 에미터부와 연결되어 있는 제1 전극, 상기 결정질 반도체 기판과 연결되어 있는 적어도 하나의 제2 전극을 구비하고 있고,
    상기 복수의 서브셀에 형성된 복수의 에미터부는 서로 분리되어 있는
    태양 전지 모듈.
  20. 제19항에서,
    제1 및 제2 보호막은 에틸렌 비닐 아세테이트(EVA, ethylene vinyl acetate)로 이루어져 있는 태양 전지 모듈.
KR1020110013713A 2011-02-16 2011-02-16 태양 전지 및 태양 전지 모듈 Expired - Fee Related KR101642159B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110013713A KR101642159B1 (ko) 2011-02-16 2011-02-16 태양 전지 및 태양 전지 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110013713A KR101642159B1 (ko) 2011-02-16 2011-02-16 태양 전지 및 태양 전지 모듈

Publications (2)

Publication Number Publication Date
KR20120094300A true KR20120094300A (ko) 2012-08-24
KR101642159B1 KR101642159B1 (ko) 2016-07-29

Family

ID=46885236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110013713A Expired - Fee Related KR101642159B1 (ko) 2011-02-16 2011-02-16 태양 전지 및 태양 전지 모듈

Country Status (1)

Country Link
KR (1) KR101642159B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101684156B1 (ko) * 2015-08-06 2016-12-20 엘지전자 주식회사 태양 전지 모듈

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0856005A (ja) * 1994-08-11 1996-02-27 Fuji Electric Co Ltd 薄膜太陽電池の製造方法
JP2004031839A (ja) * 2002-06-27 2004-01-29 Sanyo Electric Co Ltd 太陽電池モジュールの製造方法及び太陽電池セルの分離方法
KR20080032866A (ko) * 2006-10-11 2008-04-16 삼성에스디아이 주식회사 박형 기판으로 제작할 수 있는 후면 전극형 태양 전지
KR100993512B1 (ko) * 2009-12-29 2010-11-12 엘지전자 주식회사 태양 전지 모듈 및 투명 부재

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0856005A (ja) * 1994-08-11 1996-02-27 Fuji Electric Co Ltd 薄膜太陽電池の製造方法
JP2004031839A (ja) * 2002-06-27 2004-01-29 Sanyo Electric Co Ltd 太陽電池モジュールの製造方法及び太陽電池セルの分離方法
KR20080032866A (ko) * 2006-10-11 2008-04-16 삼성에스디아이 주식회사 박형 기판으로 제작할 수 있는 후면 전극형 태양 전지
KR100993512B1 (ko) * 2009-12-29 2010-11-12 엘지전자 주식회사 태양 전지 모듈 및 투명 부재

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101684156B1 (ko) * 2015-08-06 2016-12-20 엘지전자 주식회사 태양 전지 모듈

Also Published As

Publication number Publication date
KR101642159B1 (ko) 2016-07-29

Similar Documents

Publication Publication Date Title
KR101199424B1 (ko) 태양 전지
KR101597831B1 (ko) 태양 전지 및 태양 전지 모듈
US20110132426A1 (en) Solar cell module
JP5571523B2 (ja) 太陽電池モジュール
KR20150000065A (ko) 태양 전지
KR101264212B1 (ko) 태양 전지 및 태양 전지 모듈
KR101284278B1 (ko) 태양 전지 모듈 및 태양 전지 모듈에 사용되는 인터커넥터
KR101146734B1 (ko) 태양 전지 셀 및 이를 구비한 태양 전지 모듈
KR20120079215A (ko) 태양 전지 모듈
KR20190041268A (ko) 태양 전지 및 이를 포함하는 태양 전지 패널
US20110132425A1 (en) Solar cell module
KR101180813B1 (ko) 태양 전지
KR101694553B1 (ko) 태양 전지 모듈
KR101959410B1 (ko) 태양전지 및 이를 구비한 태양전지 모듈
KR101642159B1 (ko) 태양 전지 및 태양 전지 모듈
KR101661766B1 (ko) 태양전지 패널
KR101193512B1 (ko) 태양 전지 모듈
KR101661762B1 (ko) 태양 전지 및 태양 전지 모듈
KR101190751B1 (ko) 태양 전지
KR102394105B1 (ko) 태양 전지 모듈
KR101889850B1 (ko) 태양 전지
KR20130080662A (ko) 태양전지 모듈
KR101879364B1 (ko) 태양 전지 및 그 제조 방법
KR101890286B1 (ko) 양면형 태양 전지의 제조 방법
KR20130049898A (ko) 태양전지 모듈 및 이를 구비한 태양광 발전 시스템

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20190719

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20190719

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000