KR20120109856A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20120109856A
KR20120109856A KR1020110027611A KR20110027611A KR20120109856A KR 20120109856 A KR20120109856 A KR 20120109856A KR 1020110027611 A KR1020110027611 A KR 1020110027611A KR 20110027611 A KR20110027611 A KR 20110027611A KR 20120109856 A KR20120109856 A KR 20120109856A
Authority
KR
South Korea
Prior art keywords
substrate
pretreatment
surface energy
conductor
light blocking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
KR1020110027611A
Other languages
English (en)
Inventor
민 강
이종광
장상희
주진호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110027611A priority Critical patent/KR20120109856A/ko
Priority to US13/211,360 priority patent/US9224763B2/en
Publication of KR20120109856A publication Critical patent/KR20120109856A/ko
Priority to US14/950,904 priority patent/US20160099263A1/en
Abandoned legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 표시 장치 및 그 제조 방법에 관한 것으로, 상기 표시 장치는 1차 전처리된 제1 기판, 상기 제1 기판 위에 형성되어 있고, 2차 전처리된 도전체 및 상기 제1 기판 및 상기 도전체 위에 형성되어 있는 절연막을 포함하고, 상기 1차 전처리는 상기 제1 기판의 표면 에너지가 제1 기준값보다 높아지도록 처리하는 것이고, 상기 2차 전처리는 상기 도전체의 표면 에너지가 제2 기준값보다 낮아지도록 처리하는 것이다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
현재 표시 장치는 평판 표시 장치(flat panel display)가 폭발적으로 시장을 점유하면서 급속한 성장을 하고 있다. 평판 표시 장치는 화면의 크기에 비해 두께가 얇은 표시 장치를 말하며, 널리 사용되는 평판 표시 장치로는 액정 표시 장치(liquid crystal display)와 유기 발광 표시 장치(organic light emitting display) 등이 있다.
그 중 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고, 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치는 일반적으로 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)로 구현되는 스위칭 소자를 포함하는 화소와 게이트선 및 데이터선 등의 표시 신호선이 구비된 표시판 등을 포함한다.
박막 트랜지스터는 게이트선을 통하여 전달되는 게이트 신호에 따라 데이터선을 통하여 전달되는 데이터 신호를 화소에 전달 또는 차단하는 스위칭 소자로서의 역할을 한다.
한편 액정 표시 장치를 비롯한 표시 장치가 대면적화 고해상도화 되면서 RC 지연 등 신호 지연이 발생하여 각 화소에 충분히 데이터 신호를 충전할 수 없어 표시 특성이 저하된다. 따라서, RC 지연을 위해 저저항 배선, 배선 두께 증가, 미세 패턴 등의 기술이 요구되고 있다. 이때, 개구율 감소분이 없어야 하므로 배선 두께 증가는 필수적으로 요구된다.
그런데, 배선 두께를 증가시킬 경우, 배선 위쪽에 위치할 다른 층들의 단차가 커지게 되고, 단차가 커지면 단선(disconnection) 등의 불량이 발생할 확률이 증가한다. 또한, 단차 증가로 인해 평탄도가 나빠지면, 액정 분자들의 비이상 거동을 유발할 수 있어 액정 표시 장치의 성능이 저하될 수 있다.
본 발명이 해결하려는 과제는 평탄도를 개선할 수 있는 표시 장치 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 표시 장치는 1차 전처리된 제1 기판, 상기 제1 기판 위에 형성되어 있고, 2차 전처리된 도전체 및 상기 제1 기판 및 상기 도전체 위에 형성되어 있는 절연막을 포함하고, 상기 1차 전처리는 상기 제1 기판의 표면 에너지가 제1 기준값보다 높아지도록 처리하는 것이고, 상기 2차 전처리는 상기 도전체의 표면 에너지가 제2 기준값보다 낮아지도록 처리하는 것이다.
상기 제1 기준값은 상기 제1 기판에 상기 1차 전처리를 하기 전의 상기 제1 기판의 표면 에너지이고, 상기 제2 기준값은 상기 도전체에 상기 2차 전처리를 하기 전의 상기 도전체의 표면 에너지일 수 있다.
상기 1차 전처리된 상기 제1 기판의 표면 에너지는 55J 이상이고, 상기 2차 전처리된 상기 도전체의 표면 에너지는 30J 이하일 수 있다.
상기 1차 전처리는 상기 제1 기판 위에 SF6, CF4 및 O2 중 하나를 PECVD(plasma enhanced chemical vapor deposition) 방식으로 처리할 수 있다.
상기 2차 전처리는 상기 도전체 위에 SF6, CF4 및 O2 중 하나를 PECVD 방식으로 처리할 수 있다.
상기 절연막의 피크-밸리는 0.6um 이하일 수 있다.
제2 기판, 제2 기판 위에 형성되어 있는 개구부를 포함하는 차광 부재 및 상기 개구부에 형성되어 있는 색필터를 더 포함하되, 상기 개구부를 제외한 차광 부재의 표면은 상기 색필터와 반발성을 갖도록 3차 전처리될 수 있다.
본 발명의 다른 실시예에 따른 표시 장치의 제조 방법은 제1 기판의 표면 에너지가 제1 기준값보다 높아지도록 상기 제1 기판에 1차 전처리를 하는 단계, 상기 제1 기판 위에 도전층을 형성하는 단계, 상기 도전층의 표면 에너지가 제2 기준값보다 낮아지도록 상기 도전층에 2차 전처리를 하는 단계, 상기 도전층을 패터닝하여 도전체를 형성하는 단계 및 상기 제1 기판 및 상기 도전체 위에 절연막을 형성하는 단계를 포함한다.
상기 제1 기준값은 상기 제1 기판에 상기 1차 전처리를 하기 전의 상기 제1 기판의 표면 에너지이고, 상기 제2 기준값은 상기 도전층에 상기 2차 전처리를 하기 전의 상기 도전층의 표면 에너지일 수 있다.
상기 1차 전처리를 하는 단계는 상기 제1 기판 위에 SF6 또는 CF4를 PECVD 방식으로 10초 이상 처리하는 단계 및 상기 제1 기판을 적어도 1회 이상 수세하는 단계를 포함할 수 있다.
상기 2차 전처리를 하는 단계는 SF6 또는 CF4를 30초 이상 PECVD 방식으로 처리할 수 있다.
상기 절연막을 형성하는 단계는 상기 2차 전처리 후 수세 없이 상기 절연막을 형성할 수 있다.
상기 절연막을 형성하는 단계는 제1 절연막을 도포하는 단계, 상기 제1 절연막을 상기 도전체가 노출될 때까지 식각하는 단계 및 상기 제1 절연막 위에 제2 절연막을 도포하는 단계를 포함할 수 있다.
식각된 상기 제1 절연막의 피크-밸리는 0.6um 이하일 수 있다.
제2 기판 위에 색필터를 형성하는 단계 및 상기 제2 기판을 상기 제1 기판과 합착하는 단계를 더 포함할 수 있다.
상기 제2 기판 위에 상기 색필터를 형성하는 단계는 상기 제2 기판 위에 차광 부재를 도포하는 단계, 상기 차광 부재에 3차 전처리를 하는 단계, 상기 3차 전처리된 상기 차광 부재를 식각하여 복수의 개구부를 형성하는 단계 및 상기 복수의 개구부 각각에 색물질을 잉크젯 인쇄 방식으로 도포하여 상기 색필터를 형성하는 단계를 포함하고, 상기 3차 전처리는 상기 차광 부재가 상기 색물질과 반발성을 갖도록 처리할 수 있다.
상기 색물질은 친수성이고, 상기 3차 전처리는 상기 차광 부재가 소수성을 갖도록 할 수 있다.
본 발명의 실시예에 따르면 평탄도가 개선된 표시 장치 및 그 제조 방법을 제공할 수 있다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 2는 도 1의 액정 표시 장치를 II-II 선을 따라 자른 단면도이다.
도 3 및 도 4는 각각 기판 및 도전층에 다양한 전처리를 한 경우의 표면 에너지를 나타낸 것이다.
도 5 내지 도 14는 본 발명의 실시예에 따른 액정 표시 장치의 하부 표시판의 제조 방법의 일 예를 나타낸다.
도 15 내지 도 19는 본 발명의 실시예에 따른 액정 표시 장치의 상부 표시판의 제조 방법의 일 예를 나타낸다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 2는 도 1의 액정 표시 장치를 II-II 선을 따라 자른 단면도이다.
도 1 및 도 2를 참고하면, 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다. 표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(도시하지 않음)가 구비되어 있을 수 있다.
먼저 하부 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 따위의 절연 물질로 만들어진 기판(110) 위에 복수의 게이트선(121)을 포함하는 게이트 도전체가 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하고 주로 가로 방향으로 뻗으며, 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 게이트 구동부(도시하지 않음)와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함한다. 게이트 구동부(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
게이트 도전체(121)는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 그리고 구리(Cu)나 구리 합금 등 구리 계열 금속 등 저항이 낮은 금속 따위로 만들어질 수 있다. 또는, 게이트 도전체(121)는 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이외에도 게이트 도전체(121)는 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
RC 지연(delay)을 감소시키기 위해, 게이트 도전체(121)의 기판(110)에 대한 두께(h1)는 두껍게 형성될 수 있다. 예를 들어, 게이트 도전체(121)의 두께(h1)는 0.3um 내지 2um일 수 있다.
기판(110) 및 게이트선(121) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 제1 절연막(141) 및 제2 절연막(142)을 포함하는 이중막 구조로 형성될 수 있다. 또는, 게이트 절연막(140)은 단일막 구조로 형성될 수도 있다.
제1 절연막(141)은 유기 절연물로 만들어질 수 있다. 예를 들어, 제1 절연막(141)은 수소실세스퀴옥산(hydrogen silsesquioxane, HSQ), 메틸실세스퀴옥산(methylsilsesquioxane, MSQ) 등의 실세스퀴옥산(silsesquioxane, SSQ) 등으로 만들어질 수 있다. 또한, 제1 절연막(141)은 고내열성 물질로 만들어질 수 있다. 제1 절연막(141)은 게이트 도전체(121) 위에는 형성되어 있지 않을 수 있다.
제1 절연막(141) 및 노출된 게이트 도전체(121) 위에는 제2 절연막(142)이 형성되어 있다. 제2 절연막(142)은 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어질 수 있다.
기판(110)은 기판(110)의 표면 에너지가 제1 기준값보다 높아지도록 1차 전처리(preprocess, 동그라미 표시)된 것이고, 게이트 도전체(121)는 게이트 도전체(121)의 표면 에너지가 제2 기준값보다 낮아지도록 2차 전처리(빗금 표시)된 것이다. 층, 막, 영역, 판 등의 표면 에너지란, 층, 막, 영역, 판 등의 표면에 대해 극성 용매 및 비극성 용매를 이용하여 각각 접촉각을 측정한 후 에너지로 환산한 값을 의미한다. 예를 들어, 극성 용매는 H2O이고, 비극성 용매는 CH2I2일 수 있다.
제1 기준값은 제1 전처리를 하기 전의 제1 기판(110)의 표면 에너지일 수 있다. 제1 기판(110)이 유리로 만들어진 경우, 제1 전처리를 하지 않은 제1 기판(110)의 표면 에너지는 약 50J일 수 있다. 제2 기준값은 제2 전처리를 하기 전의 게이트 도전층(120)의 표면 에너지일 수 있다. 게이트 도전층(120)이 구리 계열 금속 등으로 만들어진 경우, 제2 전처리를 하지 않은 게이트 도전층(120)의 표면 에너지는 약 55J일 수 있다.
바람직하게는, 1차 전처리된 기판(110)의 표면 에너지는 55J 이상일 수 있고, 2차 전처리된 게이트 도전체(121)의 표면 에너지는 30J 이하일 수 있다.
1차 전처리된 기판(110)의 표면 에너지는 증가하고, 2차 전처리된 게이트 도전체(121)의 표면 에너지는 감소한다. 따라서, 표면 에너지가 높은 기판(110)은 제1 절연막(141)과 친화력(affinity)이 높고, 표면 에너지가 낮은 게이트 도전체(121)는 제1 절연막(141)과 친화력이 낮아진다.
1차 전처리된 기판(110) 및 2차 전처리된 게이트 도전체(121) 위에 제1 절연막(141)이 형성될 때, 표면 에너지가 높은 기판(110) 위에는 제1 절연막(141)이 두껍게 형성될 수 있다. 반면, 표면 에너지가 낮은 게이트 도전체(121) 위에는 제1 절연막(141)이 두껍게 형성될 수 없다. 따라서, 제1 절연막(141)의 최대 두께(h1)와 최소 두께(h2)의 차이인 피크-밸리(Peak to Valley, PV)를 낮출 수 있고, 제1 절연막(141)의 평탄도를 개선할 수 있다. 제1 절연막(141)의 피크-밸리(PV)를 낮출수록 제1 절연막(141)의 평탄도를 개선할 수 있다. 제1 절연막(141)의 평탄도는 0.6um 이하일 수 있다. 본 발명의 실시예와 같이 1차 전처리된 기판(110) 및 2차 전처리된 게이트 도전체(121) 위에 형성된 제1 절연막(141)의 피크-밸리(PV)는 1차 전처리 및 2차 전처리를 수행하지 않은 경우보다 약 20 퍼센트 이상 감소시킬 수 있다.
이하, 도 3 및 도 4를 참고하여 1차 전처리 및 2차 전처리에 대해 구체적으로 설명한다.
도 3 및 도 4는 각각 기판 및 도전층에 다양한 전처리를 한 경우의 표면 에너지를 나타낸 것이다.
도 3은 기판에 1번 내지 12번 케이스(case)와 같이 여러 가지 1차 전처리를 한 경우의 기판의 표면 에너지를 나타낸 그래프이고, 도 4는 도전층에 1번 내지 12번 케이스와 같이 여러 가지 2차 전처리를 한 경우의 도전층의 표면 에너지를 나타낸 그래프이다. 도 3의 기판은 유리로 만들어진 경우이고, 도 4의 도전층은 구리 계열 금속으로 만들어진 경우이다.
도 3 및 도 4를 참고하면, 1차 전처리를 하지 않은 기판의 표면 에너지는 약 50J이고, 도 9에서 2차 전처리를 하지 않은 도전층의 표면 에너지는 약 55J이다.
다음 표는 도 3 및 도 4의 1번 내지 12번 케이스 각각의 전처리 종류를 나타낸다.
케이스 전처리 종류
1 CF4 , 30초, 수세 0회
2 CF4 , 30초, 수세 1회
3 CF4 , 30초, 수세 3회
4 CF4 , 10초, 수세 0회
5 CF4 , 10초, 수세 1회
6 감광제 코팅(Photoresist coating)
7 HMDS(Hexamethyl-disilzane) 1회
8 산 처리
9 염기 처리
10 UV 처리
11 O2
12 브러싱(brushing)
상기 표에서 각 케이스의 전처리 물질은 PECVD(plasma enhanced chemical vapor deposition) 방법을 이용하여 기판 또는 도전층에 전처리될 수 있다. 전처리를 통해 기판의 표면 또는 도전층의 표면에는 전처리 물질이 물리적, 화확적으로 흡착하게 되고, 기판의 표면 에너지 또는 게이트 도전층의 표면 에너지가 변화된다.
상기 표에서는 1번 내지 5번 케이스에서 전처리 물질로 사플루오린화탄소(carbon tetrafluoride, CF4)를 이용하였으나, CF4 대신 육플루오린화황(Sulfur hexafluoride, SF6)를 이용할 수도 있다.
상기 표 및 도 3을 참조하면, 2, 3, 5, 8-12번 케이스의 1차 전처리는 기판에 1차 전처리를 하지 않은 경우보다 기판의 표면 에너지를 증가시킨다. 특히, 2, 3, 5, 8, 11번 케이스의 1차 전처리된 기판의 표면 에너지는 약 60J 이상으로 증가한다.
따라서, 1차 전처리는 기판 위에 SF4, CF4 및 O2 중 하나를 PECVD 방식으로 처리하는 것일 수 있다. 1차 전처리 물질로 SF4 또는 CF4를 이용하는 경우, 기판 위에 SF4 또는 CF4를 PECVD 방식으로 처리한 후, 기판을 적어도 1회 이상 수세할 수 있다. 이때, PECVD 방식의 전처리 시간은 10초 이상일 수 있다.
상기 표 및 도 4를 참조하면, 13번 케이스인 브러싱의 경우를 제외한 모든 케이스의 2차 전처리는 도전층에 2차 전처리를 하지 않은 경우보다 도전층의 표면 에너지를 감소시킨다. 특히, 1, 8, 11번 케이스의 2차 전처리된 도전층의 표면 에너지는 약 30J 이하로 감소한다.
따라서, 2차 전처리는 도전층 위에 SF4, CF4 및 O2 중 하나를 PECVD 방식으로 처리하거나 산처리하는 것일 수 있다. 2차 전처리 물질로 SF4 또는 CF4를 이용하는 경우, 도전층 위에 SF4 또는 CF4를 PECVD 방식으로 처리할 수 있다. 이때, PECVD 방식의 전처리 시간은 30초 이상일 수 있고, PECVD 이후 도전층을 수세하지 않을 수 있다.
2차 전처리된 도전층의 표면 에너지는 사진 식각 등으로 패터닝한 이후에도 크게 변화되지 않는다.
다시 도 1 및 도 2를 참고하면, 게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 각각의 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 선형 반도체(151)로부터 복수의 반도체(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다.
선형 반도체(151) 위에는 복수의 선형 저항성 접촉 부재(ohmic contact, 161) 및 복수의 섬형 저항성 접촉 부재(165)를 포함하는 저항성 접촉 부재(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 게이트 전극(124)을 중심으로 서로 마주하며 쌍을 이루어 반도체(154) 위에 배치되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.
저항성 접촉 부재(161, 165) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗어 U자형으로 굽은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 데이터 구동부(도시하지 않음)와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 포함한다. 데이터 구동부(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있으며, 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다. 드레인 전극(175)의 일부는 구부러진 소스 전극(173)으로 둘러싸여 있다.
데이터 도전체(171, 175)는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어질 수 있으며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 또는 게이트 도전체(121)와 동일한 종류의 금속으로 만들어질 수 있다.
선형 반도체(151), 저항성 접촉 부재(161, 165) 및 데이터 도전체(171, 175) 중 게이트 도전체(121)의 경계 부분에 위치하는 부분은 완만한 경사를 이룬다. 하부의 게이트 절연막(140)의 경사가 완만하기 때문이다. 경사가 완만한 게이트 절연막(140)으로 인해 선형 반도체(151), 저항성 접촉 부재(161, 165) 및 데이터 도전체(171, 175)에는 급격한 높이 변화가 없으며, 단선 등의 불량이 방지될 수 있다.
게이트 전극(124), 반도체(154), 소스 전극(173) 및 드레인 전극(175)은 박막 트랜지스터(thin film transistor, TFT)(Q)를 구성한다. 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
앞에서 설명한 바와 같이, 게이트 절연막(140) 중 제1 절연막(141)은 게이트 도전체(121) 위에는 형성되지 않을 수 있다. 따라서, 박막 트랜지스터의 채널 부분에는 제1 절연막(141)은 존재하지 않는다. 따라서 게이트 전극(124)과 반도체(154) 사이에는 제2 절연막(142)만이 존재하여 게이트 전극(124)과 채널 사이의 거리가 멀어지는 것을 방지 할 수 있어, 박막 트랜지스터의 특성이 열화되는 것을 막을 수 있다.
반도체(154)를 포함하는 선형 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이의 채널 영역을 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165)와 거의 동일한 평면 형태를 가지고 있다. 구체적으로, 저항성 접촉 부재(161, 165)는 데이터선(171) 및 드레인 전극(175)과 실질적으로 동일한 평면 형태를 가지고 있으나, 선형 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이에 데이터 도전체(171, 175) 및 저항성 접촉 부재(161, 165)에 가리지 않고 노출된 부분을 가지고 있다.
데이터 도전체(171, 175) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어질 수 있다.
보호막(180)에는 드레인 전극(175)을 드러내는 접촉 구멍(contact hole)(185)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191)이 형성되어 있다. 화소 전극(191)은 ITO(indium-tin-oxide), IZO(indium-zinc-oxide) 등의 투명한 도전체로 만들어질 수 있다.
화소 전극(191)은 전체적으로 사각형이고, 접촉 구멍(185)을 통하여 드레인 전극(175)과 연결되어 있다. 박막 트랜지스터가 턴 온되면, 화소 전극(191)은 드레인 전극(175)으로부터 데이터 신호를 인가받는다.
화소 전극(191) 및 보호막(180) 위에는 배향막(11)이 형성되어 있다. 배향막(11)은 수직 배향막일 수 있다.
도 2에서는 데이터 도전체(171, 175)가 게이트 도전체(121) 위에 형성된 하부 표시판(100)을 예로 설명하였으나, 게이트 도전체가 데이터 도전체 위에 형성되는 탑 게이트(top gate) 구조의 하부 표시판에도 본 발명의 실시예가 적용될 수 있다. 즉, 탑 게이트 구조의 하부 표시판에서는 표면 에너지를 높이는 1차 전처리된 기판 및 표면 에너지를 낮추는 2차 전처리된 데이터 도전체 위에 절연막을 형성하고, 절연막의 평탄도를 개선할 수 있다. 그리고, 평탄도가 개선된 절연막 위에 게이트 도전체를 형성할 수 있다.
즉, 본 발명의 실시예에 따른 2차 전처리는 게이트 도전체 이외 데이터 도전체 등 다른 도전체에도 적용 가능하다. 기판에 1차 전처리, 기판 위 도전체에 2차 전처리를 통해 기판의 표면 에너지는 증가시키고, 도전체의 표면 에너지는 감소시킬 수 있다. 이를 토해, 기판 및 도전체 위에 형성되는 절연막의 평탄도를 개선시킬 수 있다.
다음 상부 표시판(200)에 대하여 설명한다.
상부 표시판(200)은 투명한 유리 또는 플라스틱 등의 절연 물질로 만들어진 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 화소 전극(191) 사이의 빛샘을 막는다. 차광 부재(220)에는 화소 전극(191)과 마주하며 화소 전극(191)과 거의 동일한 모양을 가지는 복수의 개구부(221)가 형성되어 있다.
기판(210) 및 차광 부재(220) 위에는 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)의 개구부(221) 내에 대부분 존재한다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.
차광 부재(220)는 차광 부재(220)의 표면이 색필터(230)와 반발성을 갖도록 3차 전처리(x 표시)된 것이다. 3차 전처리된 차광 부재(220)를 식각하여 복수의 개구부(221)를 형성한다. 다음, 차광 부재(220)의 복수의 개구부(221) 각각에 색소를 포함하는 색물질을 잉크젯 인쇄 방식으로 도포하여 색필터(230)를 형성한다.
차광 부재(220)는 개구부(221)를 형성하기 전, 차광 부재(220)의 표면이 색물질과의 반발성을 높이도록 3차 전처리된다. 예를 들어, 색물질이 친수성 물질이라면 3차 전처리를 통해 차광 부재(220) 표면은 소수성을 갖도록 전처리될 수 있다. 이 경우, 소수성 물질을 차광 부재(220)에 PECVD 방식으로 3차 전처리할 수 있다.
3차 전처리 이후 차광 부재(220)에 개구부(221)를 형성하므로, 개구부(221)가 형성된 차광 부재(220)의 측면 및 개구부(221)가 노출하는 기판(210)의 표면은 소수성을 갖지 않고, 차광 부재(220) 표면에만 소수성을 갖게 된다.
3차 전처리를 통해 색물질은 차광 부재(220)의 표면과 반발하게 되고, 색물질은 차광 부재(220)의 개구부(221) 내에만 도포되어 개구부(221) 내에만 색필터(230)가 형성될 수 있다.
도 2와 달리 차광 부재(220)와 색필터(230)가 하부 표시판(100)에 형성되어 있을 수 있다.
차광 부재(220) 및 색필터(230) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략될 수 있다.
덮개막(250) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO, IZO 등의 투명한 도전체 따위로 만들어지며, 공통 전압(Vcom)을 인가 받는다. 공통 전극(270) 위에는 배향막(21)이 형성되어 있을 수 있다. 배향막(21)은 수직 배향막일 수 있다.
하부 표시판(100)과 상부 표시판(200) 사이에 들어 있는 액정층(3)은 유전율 이방성을 가지는 액정 분자를 포함하며, 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있을 수 있다.
데이터 신호가 인가된 화소 전극(191)은 상부 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 액정 분자가 기울어진 정도에 따라 액정층(3)에 입사된 빛의 편광의 변화 정도가 달라지며 이러한 편광의 변화는 편광자에 의하여 투과율 변화로 나타나며 이를 통하여 액정 표시 장치는 영상을 표시한다.
이와 같이, 1차 전처리(동그라미 표시)된 기판(110) 및 2차 전처리(빗금 표시)된 게이트 도전체(121)를 통해 제1 절연막(141)의 평탄도를 개선함으로써, 두꺼운 게이트 도전체(121)에 의해 제1 절연막(141)의 위쪽에 위치할 다른 층들의 단차가 커지는 막을 수 있다. 따라서, 제1 절연막(141) 위의 다른 층들에 단선(disconnection) 등의 불량이 발생하는 것을 막을 수 있다.
그리고, 하부 표시판(100)의 평탄도가 전체적으로 개선됨으로써, 액정 분자들의 비이상 거동을 방지할 수 있어 액정 표시 장치의 성능 저하를 방지할 수 있다.
또한, 색물질과 차광 부재(220)의 표면의 반발성을 높이는 3차 전처리(x 표시)된 차광 부재(220)를 통해, 색필터(230)가 차광 부재(220)의 개구부(221) 내에만 형성되도록 할 수 있다.
그러면 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법에 대하여 도 5 내지 도 19를 참고하여 설명한다.
도 5 내지 도 14는 본 발명의 실시예에 따른 액정 표시 장치의 하부 표시판의 제조 방법의 일 예를 나타낸다.
먼저 도 5 및 도 6을 참고하면, 투명한 유리 또는 플라스틱 따위의 절연 물질로 만들어진 기판(110)에 1차 전처리를 한다. 1차 전처리(동그라미 표시)된 기판(110)의 표면 에너지는 제1 기준값보다 높아진다.
도 7을 참고하면, 1차 전처리된 기판(110) 위에 알루미늄 계열 금속, 은 계열 금속, 그리고 구리 계열 금속 등 저항이 낮은 금속 따위로 게이트 도전층(120)을 적층한다. 게이트 도전층(120)의 두께(h1)는 0.3um 내지 2um일 수 있다.
게이트 도전층(120)의 적층은 스퍼터링(sputtering), 전해 도금(electroplating), 무전해 도금(electroless plating), 잉크젯 인쇄(inkjet printing), 그리고 그라비어 인쇄(gravure printing) 따위의 방법을 이용할 수 있다.
도 8 및 도 9를 참고하면, 게이트 도전층(120)에 2차 전처리를 한다. 2차 전처리(빗금 표시)된 게이트 도전층(120)의 표면 에너지는 제2 기준값보다 낮아진다.
도 10을 참고하면, 2차 전처리된 게이트 도전층(120)은 사진 식각으로 패터닝되어 복수의 게이트선(121), 게이트선(121)으로부터 돌출된 복수의 게이트 전극(124)을 포함하는 게이트 도전체(121, 124)를 형성한다.
도 11을 참고하면, 1차 전처리된 기판(110) 및 2차 전처리된 게이트 도전체(121, 124) 위에 제1 절연막(141)을 적층한다.
1차 전처리된 기판(110) 및 2차 전처리된 게이트 도전체(121) 위에 제1 절연막(141)이 형성될 때, 표면 에너지가 높은 기판(110) 위에는 제1 절연막(141)이 두껍게 형성될 수 있다. 반면, 표면 에너지가 낮은 게이트 도전체(121) 위에는 제1 절연막(141)이 두껍게 형성될 수 없다. 따라서, 기판(110) 바로 위에 적층된 제1 절연막(141)의 두께(h4)는 게이트 도전체(121, 124) 바로 위에 적층된 제1 절연막(141)의 두께(h3)보다 크다. 따라서, 제1 절연막(141)의 최대 두께(h1+h3)와 최소 두께(h4)의 차이인 피크-밸리를 감소시킬 수 있고, 제1 절연막(141)의 평탄도가 개선된다.
도 12를 참고하면, 제1 절연막(141)을 게이트 도전체(121, 124)가 노출될 때까지 식각(etching)한다. 도 11에서와 같이 식각 전 제1 절연막(141)의 피크-밸리가 크지 않으므로, 식각 후에도 제1 절연막(141)의 최대 두께(h1)와 최소 두께(h2)의 차이인 제1 절연막(141)의 피크-밸리(PV)를 감소시킬 수 있다.
도 13을 참고하면, 제1 절연막(141) 및 노출된 게이트 도전체(121, 124) 위에 제2 절연막(142)를 적층한다. 이와 같이, 게이트 절연막(140)은 제1 절연막(141) 및 제2 절연막(142)을 포함하는 이중막 구조로 형성될 수 있다. 그러나, 게이트 절연막(140)은 단일막 구조로 형성될 수도 있고, 그 경우, 도 12의 제1 절연막(141) 식각 과정 및 제2 절연막(142) 적층 과정은 생략될 수도 있다.
게이트 절연막(140) 위에는 반도체층(150), 불순물이 도핑된 반도체층(160)을 화학 기상 증착법 등을 이용하여 차례로 적층한다. 이어 스퍼터링 따위의 방법으로 데이터 도전층(170)을 적층한다. 1차 전처리 및 2차 전처리를 통해 게이트 절연막(140)은 높은 평탄도를 제공함으로써, 반도체층(150), 불순물이 도핑된 반도체층(160) 및 데이터 도전층(170)의 단차가 커지는 것을 방지할 수 있다. 이를 통해, 게이트 절연막(140) 위의 다른 층(150, 160, 170)에 단선 등의 불량을 방지할 수 있다.
도 14를 참고하면, 데이터 도전층(170) 및 불순물이 도핑된 반도체층(160)을 식각하거나, 데이터 도전층(170) 및 불순물이 도핑된 반도체층(160)을 식각함으로써, 복수의 데이터 도전체(171, 175), 복수의 저항성 접촉 부재(161, 165), 복수의 선형 반도체(151)를 형성한다.
다음, 유기 절연 물질 또는 무기 절연 물질을 도포하거나 적층하여 보호막(180)을 형성한 다음 식각하여 복수의 접촉 구멍(185)을 형성한다. 다음, 보호막(180) 위에 IZO 또는 ITO 층을 스퍼터링 방법으로 증착하고 패터닝하여 복수의 화소 전극(191)을 형성한다. 마지막으로, 보호막(180) 위에 폴리이미드(polyimide) 계열의 고분자 등의 물질을 증착하여 배향막(11)을 형성한다. 이와 같이, 도 2의 하부 표시판(100)을 제조할 수 있다.
도 15 내지 도 19는 본 발명의 실시예에 따른 액정 표시 장치의 상부 표시판의 제조 방법의 일 예를 나타낸다.
도 15 내지 도 18을 참고하면, 투명한 유리 또는 플라스틱 따위의 절연 물질로 만들어진 기판(210) 위에 차광 부재(220)에 3차 전처리를 한다. 3차 전처리(x 표시)된 차광 부재(220)를 식각하여 복수의 개구부(221)를 형성한다. 다음, 차광 부재(220)의 복수의 개구부(221) 각각에 색소를 포함하는 색물질을 잉크젯 인쇄 방식으로 도포하여 색필터(230)를 형성한다. 3차 전처리를 통해 차광 부재(220)의 표면이 색물질과의 반발성이 높아진다. 따라서, 색필터(230)는 차광 부재(220)의 개구부(221) 내에만 형성될 수 있다.
도 19를 참고하면, 차광 부재(220) 및 색필터(230) 위에 절연 물질을 도포하거나 적층하여 덮개막(250)을 형성하고, 덮개막(250) 위에 ITO, IZO 층을 스퍼터링 방법으로 증착하여 공통 전극(270)을 형성하고, 공통 전극(270) 위에 폴리이미드 계열의 고분자 등의 물질을 증착하여 배향막(21)을 형성한다. 이와 같이, 도 2의 상부 표시판(200)을 제조할 수 있다.
이와 같이, 평탄도가 개선된 표시 장치 및 그 제조 방법을 제공할 수 있다.
표면 에너지를 증가시키는 1차 전처리된 기판 및 표면 에너지를 감소시키는 2차 전처리된 도전체를 통해 절연막의 평탄도를 개선할 수 있다. 따라서, 두꺼운 도전체에 의해 절연막의 위쪽에 위치할 다른 층들의 단차가 커지는 막을 수 있다. 따라서, 절연막 위의 다른 층들에 단선 등의 불량이 발생하는 것을 막을 수 있다. 그리고, 절연막의 평탄도 개선으로 표시판의 평탄도가 전체적으로 개선됨으로써, 액정 분자들의 비이상 거동을 방지할 수 있어 액정 표시 장치의 성능 저하를 방지할 수 있다.
또한, 색물질과 차광 부재의 표면의 반발성을 높이는 3차 전처리된 차광 부재를 통해, 색필터가 차광 부재의 개구부 내에만 형성되도록 할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
동그라미 표시: 1차 전처리
빗금 표시: 2차 전처리:
x 표시: 3차 전처리
3: 액정층
11, 21: 배향막
110, 210: 기판
100, 200: 표시판
121, 124: 게이트선, 게이트 전극
140: 게이트 절연막
154: 반도체
163, 165: 저항성 접촉 부재
171, 173, 175: 데이터선, 소스 전극, 드레인 전극
180: 보호막
191: 화소 전극
220: 차광 부재
230: 색필터
250: 덮개막
270: 공통 전극

Claims (17)

1차 전처리된 제1 기판;
상기 제1 기판 위에 형성되어 있고, 2차 전처리된 도전체; 및
상기 제1 기판 및 상기 도전체 위에 형성되어 있는 절연막
을 포함하고,
상기 1차 전처리는 상기 제1 기판의 표면 에너지가 제1 기준값보다 높아지도록 처리하는 것이고, 상기 2차 전처리는 상기 도전체의 표면 에너지가 제2 기준값보다 낮아지도록 처리하는 것을 특징으로 하는 표시 장치.
제1항에서,
상기 제1 기준값은 상기 제1 기판에 상기 1차 전처리를 하기 전의 상기 제1 기판의 표면 에너지이고,
상기 제2 기준값은 상기 도전체에 상기 2차 전처리를 하기 전의 상기 도전체의 표면 에너지인 것을 특징으로 하는 표시 장치.
제2항에서,
상기 1차 전처리된 상기 제1 기판의 표면 에너지는 55J 이상이고, 상기 2차 전처리된 상기 도전체의 표면 에너지는 30J 이하인 것을 특징으로 하는 표시 장치.
제1항에서,
상기 1차 전처리는 상기 제1 기판 위에 SF6, CF4 및 O2 중 하나를 PECVD(plasma enhanced chemical vapor deposition) 방식으로 처리하는 것을 특징으로 하는 표시 장치.
제4항에서,
상기 2차 전처리는 상기 도전체 위에 SF6, CF4 및 O2 중 하나를 PECVD 방식으로 처리하는 것을 특징으로 하는 표시 장치.
제5항에서,
상기 절연막의 피크-밸리는 0.6um 이하인 표시 장치.
제1항에서,
제2 기판;
제2 기판 위에 형성되어 있는 개구부를 포함하는 차광 부재; 및
상기 개구부에 형성되어 있는 색필터를 더 포함하되,
상기 개구부를 제외한 차광 부재의 표면은 상기 색필터와 반발성을 갖도록 3차 전처리된 것을 특징으로 하는 표시 장치.
제1 기판의 표면 에너지가 제1 기준값보다 높아지도록 상기 제1 기판에 1차 전처리를 하는 단계;
상기 제1 기판 위에 도전층을 형성하는 단계;
상기 도전층의 표면 에너지가 제2 기준값보다 낮아지도록 상기 도전층에 2차 전처리를 하는 단계;
상기 도전층을 패터닝하여 도전체를 형성하는 단계; 및
상기 제1 기판 및 상기 도전체 위에 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
제8항에서,
상기 제1 기준값은 상기 제1 기판에 상기 1차 전처리를 하기 전의 상기 제1 기판의 표면 에너지이고,
상기 제2 기준값은 상기 도전층에 상기 2차 전처리를 하기 전의 상기 도전층의 표면 에너지인 것을 특징으로 하는 표시 장치의 제조 방법.
제9항에서,
상기 1차 전처리를 하는 단계는
상기 제1 기판 위에 SF6 또는 CF4를 PECVD 방식으로 10초 이상 처리하는 단계; 및
상기 제1 기판을 적어도 1회 이상 수세하는 단계
를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
제10항에서,
상기 2차 전처리를 하는 단계는 SF6 또는 CF4를 30초 이상 PECVD 방식으로 처리하는 것을 특징으로 하는 표시 장치의 제조 방법.
제11항에서,
상기 절연막을 형성하는 단계는 상기 2차 전처리 후 수세 없이 상기 절연막을 형성하는 것을 특징으로 하는 표시 장치의 제조 방법.
제8항에서,
상기 절연막을 형성하는 단계는
제1 절연막을 도포하는 단계;
상기 제1 절연막을 상기 도전체가 노출될 때까지 식각하는 단계; 및
상기 제1 절연막 위에 제2 절연막을 도포하는 단계를 포함하는 표시 장치의 제조 방법.
제13항에서,
식각된 상기 제1 절연막의 피크-밸리는 0.6um 이하인 표시 장치의 제조 방법.
제8항에서,
제2 기판 위에 색필터를 형성하는 단계; 및
상기 제2 기판을 상기 제1 기판과 합착하는 단계
를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
제15항에서,
상기 제2 기판 위에 상기 색필터를 형성하는 단계는
상기 제2 기판 위에 차광 부재를 도포하는 단계;
상기 차광 부재에 3차 전처리를 하는 단계;
상기 3차 전처리된 상기 차광 부재를 식각하여 복수의 개구부를 형성하는 단계; 및
상기 복수의 개구부 각각에 색물질을 잉크젯 인쇄 방식으로 도포하여 상기 색필터를 형성하는 단계
를 포함하고,
상기 3차 전처리는 상기 차광 부재가 상기 색물질과 반발성을 갖도록 처리하는 것을 특징으로 하는 표시 장치의 제조 방법.
제16항에서,
상기 색물질은 친수성이고, 상기 3차 전처리는 상기 차광 부재가 소수성을 갖도록 하는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020110027611A 2011-03-28 2011-03-28 표시 장치 및 그 제조 방법 Abandoned KR20120109856A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110027611A KR20120109856A (ko) 2011-03-28 2011-03-28 표시 장치 및 그 제조 방법
US13/211,360 US9224763B2 (en) 2011-03-28 2011-08-17 Display device and method of manufacturing the same
US14/950,904 US20160099263A1 (en) 2011-03-28 2015-11-24 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110027611A KR20120109856A (ko) 2011-03-28 2011-03-28 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20120109856A true KR20120109856A (ko) 2012-10-09

Family

ID=46926051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110027611A Abandoned KR20120109856A (ko) 2011-03-28 2011-03-28 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (2) US9224763B2 (ko)
KR (1) KR20120109856A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779202B (zh) * 2014-01-27 2016-12-07 深圳市华星光电技术有限公司 像素结构及其制作方法和显示面板
KR102928320B1 (ko) * 2021-09-30 2026-02-19 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229197A (ja) * 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
TWI246633B (en) * 1997-12-12 2006-01-01 Applied Materials Inc Method of pattern etching a low k dielectric layen
US6567148B1 (en) 1998-09-10 2003-05-20 Sharp Kabushiki Kaisha Electrode substrate having particular projecting portion, manufacturing method thereof, and liquid crystal display element
US20070024800A1 (en) 2003-06-04 2007-02-01 Tadahiro Ohmi Substrate and process for producing the same
US7575965B2 (en) 2003-12-02 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Method for forming large area display wiring by droplet discharge, and method for manufacturing electronic device and semiconductor device
KR101012495B1 (ko) 2004-06-11 2011-02-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 제조 방법
US8383014B2 (en) * 2010-06-15 2013-02-26 Cabot Corporation Metal nanoparticle compositions
JP2007043131A (ja) 2005-07-05 2007-02-15 Tohoku Univ 薄膜トランジスタ、配線板、及びそれらの製造方法
JP2007256805A (ja) 2006-03-24 2007-10-04 Toppan Printing Co Ltd カラーフィルタ及びその製造方法
JP4222390B2 (ja) 2006-07-25 2009-02-12 セイコーエプソン株式会社 パターンの形成方法、及び液晶表示装置の製造方法
JP2008066567A (ja) 2006-09-08 2008-03-21 Ricoh Co Ltd 配線パターンとこれを用いた電子素子、有機半導体素子、積層配線パターンおよび積層配線基板
CA2682928A1 (en) * 2007-04-19 2008-10-30 Basf Se Method for forming a pattern on a substrate and electronic device formed thereby
JP2009026900A (ja) 2007-07-18 2009-02-05 Ricoh Co Ltd 積層構造体、電子素子及びそれらの製造方法、表示装置
JP5436101B2 (ja) * 2008-09-05 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101287478B1 (ko) * 2009-06-02 2013-07-19 엘지디스플레이 주식회사 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
KR102192753B1 (ko) * 2010-03-08 2020-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법

Also Published As

Publication number Publication date
US20160099263A1 (en) 2016-04-07
US20120248480A1 (en) 2012-10-04
US9224763B2 (en) 2015-12-29

Similar Documents

Publication Publication Date Title
KR101525805B1 (ko) 표시 장치 및 그 제조 방법
US8610871B2 (en) Method for forming multilayer structure, method for manufacturing display panel, and display panel
CN1469174A (zh) 具有滤色器阵列衬底的液晶显示器件及其制造方法
US20080227242A1 (en) Pixel structure of a thin film transistor liquid crystal display
KR20030048489A (ko) 횡전계형 액정표시장치
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
KR101472849B1 (ko) 박막트랜지스터 기판, 이의 제조 방법 및 이를 갖는액정표시패널
KR20040043864A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20100005457A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20100005454A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101479997B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101270705B1 (ko) 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널
KR20120097696A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20100031378A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20080053541A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN111679517A (zh) 一种显示面板及其制造方法，显示装置
US8304772B2 (en) Thin-film transistor array panel and method of fabricating the same
US7525624B2 (en) Liquid crystal display device and fabricating method thereof
KR20120109856A (ko) 표시 장치 및 그 제조 방법
KR20030055938A (ko) 액정표시소자 및 그 제조방법
US8866198B2 (en) Display device and method for manufacturing the same
US10895786B2 (en) Liquid crystal display device and method of manufacturing the same
KR101032603B1 (ko) 액정표시장치용 어레이기판 제조방법
KR102390430B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR20110017785A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110328

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160302

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110328

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170118

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170630

NORF Unpaid initial registration fee
PC1904 Unpaid initial registration fee