KR20130105931A - 광전 반도체 칩 및 다수의 광전 반도체 칩을 제조하기 위한 방법 - Google Patents

광전 반도체 칩 및 다수의 광전 반도체 칩을 제조하기 위한 방법 Download PDF

Info

Publication number
KR20130105931A
KR20130105931A KR1020137022662A KR20137022662A KR20130105931A KR 20130105931 A KR20130105931 A KR 20130105931A KR 1020137022662 A KR1020137022662 A KR 1020137022662A KR 20137022662 A KR20137022662 A KR 20137022662A KR 20130105931 A KR20130105931 A KR 20130105931A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
semiconductor chip
semiconductor body
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020137022662A
Other languages
English (en)
Other versions
KR101549764B1 (ko
Inventor
칼 잉글
마르쿠스 마우트
스테파니 람멜스베르거
안나 카스프작-자블록카
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=45571538&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20130105931(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20130105931A publication Critical patent/KR20130105931A/ko
Application granted granted Critical
Publication of KR101549764B1 publication Critical patent/KR101549764B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0362—Manufacture or treatment of packages of encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8314—Electrodes characterised by their shape extending at least partially onto an outer side surface of the bodies

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 반도체 바디(2) 및 반도체 바디가 배치된 지지부(7)를 가진 광전 반도체 칩에 관한 것으로, 이 경우 반도체 바디는 활성 영역(20)을 포함하고, 상기 영역은 제 1 도전형의 제 1 반도체 층(21)과 제 1 도전형과 다른 제 2 도전형의 제 2 반도체 층(22) 사이에 배치된다. 제 1 반도체 층은 지지부를 향한 활성 영역의 측면에 배치된다. 제 1 반도체 층은 지지부와 반도체 바디 사이에 배치된 제 1 접속층(31)에 도전 접속된다. 제 1 접속층과 지지부 사이에 캡슐화 층이 배치되고, 상기 캡슐화 층은 반도체 칩의 평면도로 볼 때 적어도 부분적으로 반도체 바디를 제한하는 측면(26)을 지나서 돌출한다. 또한, 본 발명은 다수의 광전 반도체 칩을 제조하기 위한 방법에 관한 것이다.

Description

광전 반도체 칩 및 다수의 광전 반도체 칩을 제조하기 위한 방법{OPTOELECTRONIC SEMICONDUCTOR CHIP AND METHOD FOR PRODUCING OPTOELECTRONIC SEMICONDUCTOR CHIPS}
본 발명은 광전 반도체 칩 및 다수의 광전 반도체 칩을 제조하기 위한 방법에 관한 것이다.
복사를 생성하기 위해 제공된 활성 영역과 지지 부재 사이에 활성 영역에서 생성된 복사를 방출하여 전체적으로 방출된 복사 출력을 높이기 위해 제공된 미러층이 배치된 발광 다이오드 칩들이 공지되어 있다. 그러나 이러한 반도체 칩에서는 예컨대 미러층의 산화로 인해 또는 반도체 칩에 습기의 작용으로 열화가 발생할 수 있음이 밝혀졌다.
본 발명의 과제는 개선된 내구성과 습기에 대해 낮은 감도를 갖는 반도체 칩을 제공하는 것이다. 또한, 간단하고 신뢰성 있는 방식으로 효과적인 광전 반도체 칩이 제조될 수 있는 방법을 제공하는 것이다.
상기 과제는 독립 청구항의 대상에 의해 해결된다.
실시예 및 개선예들은 종속 청구항의 대상이다.
광전 반도체 칩은 실시예에 따라 반도체 바디와 반도체 바디가 배치된 지지부를 포함한다. 반도체 바디는 바람직하게 복사를 생성하거나 또는 수신하기 위해 제공된 활성 영역을 포함한다. 활성 영역은 제 1 도전형의 제 1 반도체 층과 제 1 도전형과 다른 제 2 도전형의 제 2 반도체 층 사이에 배치된다. 제 1 반도체 층은 지지부를 향한 활성 영역의 측면에 배치된다. 제 1 반도체 층은 지지부와 반도체 바디 사이에 배치되고 바람직하게 제 1 반도체 층에 직접 인접하는 제 1 접속층에 도전 접속된다. 제 1 접속층과 지지부 사이에 캡슐화 층이 배치된다. 캡슐화 층은 반도체 칩의 평면도로 볼 때 반도체 바디를 적어도 부분적으로 제한하는 측면을 지나 돌출한다.
캡슐화 층에 의해 바람직하게 미러층으로서 활성 영역에서 생성될 또는 수신될 복사 복사를 위해 구현된 제 1 접속층이 주변으로부터 분리된다. 캡슐화 층은 제 1 접속층 내로 공기 또는 습기의 침투를 저지할 수 있다. 또한, 캡슐화 층은 제 1 접속층의 물질, 예컨대 은의 이동을 방지할 수 있다.
캡슐화 층은 바람직하게 지지부를 향한 반도체 바디의 메인 면의 영역을 커버하고, 상기 영역에서 메인 면은 제 1 접속층에 의해 커버되지 않는다. 특히 바람직하게 상기 영역은 캡슐화 층에 의해 완전히 커버되고, 이 경우 캡슐화 층은 또한 바람직하게 메인 면에 직접 인접한다.
바람직한 실시예에서 캡슐화 층은 평면도에서 볼 때 반도체 바디를 완전히, 즉 반도체 바디의 전체 원주를 따라 둘러싼다. 또한, 캡슐화 층은 전체적으로 반도체 바디의 측면을 따라 제 1 반도체 층에 인접한다. 반도체 바디를 지나서 돌출한 형상에 의해 캡슐화 층은, 제조 중에 약간의 조정 편차가 발생하는 경우에도 반도체 바디의 메인 면이 반도체 바디의 측면을 따라 캡슐화 층에 의해 완전히 커버되도록 형성된다.
다시 말해서, 반도체 바디는 반도체 칩의 평면도로 볼 때 바람직하게 완전히 캡슐화 층의 외부 가장자리 내에 배치된다.
다른 바람직한 실시예에서 반도체 바디의 측면을 지나서 돌출하는 캡슐화 층의 영역의 주 연장 평면은 활성 영역의 주 연장 평면에 대해 평행하게 연장된다. 다시 말해서 캡슐화 층은 반도체 바디의 측면을 지나 평평하게 또는 실질적으로 평평하게 이어진다. 반도체 바디의 측면은 캡슐화 층의 물질을 포함하지 않는다.
바람직한 실시예에서 제 1 접속층의 외부 가장자리는 반도체 칩의 평면도로 볼 때 완전히 반도체 바디 내에서 연장된다. 제 1 접속층은 어느 지점에서도 반도체 바디를 지나서 돌출하지 않는다. 외부 환경 영향으로부터 제 1 접속층의 보호는 따라서 간단하게 구현될 수 있다.
다른 바람직한 실시예에서 캡슐화 층은 금속으로 형성된다. 또한, 바람직하게 캡슐화 층은 다층으로 형성된다. 특히 바람직하게 캡슐화 층은 금층을 포함한다.
제 1 접속층은 바람직하게 은을 포함하거나 또는 은으로 이루어진다. 은은 가시 스펙트럼 영역에서 특히 높은 반사율을 특징으로 한다. 대안으로서 또는 보완적으로 제 1 접속층은 높은 반사율을 갖는 다른 물질, 예컨대 알루미늄 또는 팔라듐을 포함할 수 있다.
다른 바람직한 실시예에서 캡슐화 층은 반도체 바디로부터 떨어져 있는 측면에서 제 1 접속층을 완전히 커버한다. 또한, 바람직하게 캡슐화 층은 제 1 접속층에 직접 인접한다.
바람직한 실시예에서 반도체 바디는 적어도 하나의 홈을 포함하고, 상기 홈은 지지부로부터 활성 영역을 통해 연장된다. 홈에서 제 2 반도체 층은 바람직하게 제 2 접속층에 도전 접속된다.
제 1 접속층은 바람직하게 부분적으로 반도체 바디와 제 2 접속층 사이에 배치된다.
전기 단락을 방지하기 위해, 바람직하게 제 1 접속층과 제 2 접속층 사이에, 특히 캡슐화 층과 제 2 접속층 사이에 제 1 절연층이 배치된다. 캡술화 층은 바람직하게, 제 1 절연층이 반도체 바디의 제 1 메인 면에 인접하지 않도록 형성된다. 다시 말해서, 제 1 절연층은 메인 면의 모든 지점에서 메인 면에 대해 수직으로 및 지지부를 향해 연장되는 방향으로 지지부로부터 이격된다.
다수의 광전 반도체 칩을 제조하기 위한 방법에서 반도체 층이 기판 위에 제공되고, 이 경우 반도체 층은 활성 영역을 포함하고, 상기 영역은 제 1 도전형의 제 1 반도체 층과 제 1 도전형과 다른 제 2 도전형의 제 2 반도체 층 사이에 배치된다. 제 1 접속층이 반도체 층 시퀀스에 형성된다. 캡슐화 층이 제 1 접속층에 형성된다. 반도체 층 시퀀스와 지지부를 포함하는 복합층이 형성된다. 반도체 층 시퀀스로부터 다수의 반도체 바디가 형성되고, 이 경우 캡슐화 층은 부분적으로 노출된다. 복합층은 다수의 반도체 칩으로 개별화된다.
방법 단계들은 바람직하게 전술한 순서로 실행된다. 그러나 적어도 개별 단계들에 있어서 다른 순서도 바람직할 수 있다.
반도체 바디의 형성은 바람직하게, 반도체 바디의 형성 시 형성되는 측면이 반도체 층 시퀀스의 평면도로 볼 때 완전히 캡슐화 층의 외부 가장자리 내에 놓이도록 이루어진다.
바람직한 실시예에서 반도체 층 시퀀스를 위한 성장 기판은 제거된다. 이는 바람직하게 복합층의 형성 후에 이루어진다. 지지부는 특히 반도체 층 시퀀스의 기계적 안정화에 이용되므로, 이를 위해 성장층은 더 이상 필요하지 않다.
전술한 방법은 전술한 반도체 칩의 제조에 특히 적합하다. 따라서 반도체 칩과 관련해서 구현된 특징들은 방법에도 적용될 수 있고, 역으로도 적용될 수 있다.
다른 특징들, 실시예 및 세부 사항들은 도면과 관련하여 하기 설명에 제시된다.
도 1A 및 도 1B는 반도체 칩의 실시예를 도시한 개략적인 평면도(도 1A) 및 라인 AA'을 따른 관련 단면도(도 1B).
도 2A 내지 도 2F는 다수의 광전 반도체 칩의 제조를 위한 방법의 실시예를 도시한 도면.
동일한, 동일한 종류의 또는 동일한 작용을 하는 부재들은 도면에서 동일한 도면 부호를 갖는다.
도면 및 도면에 도시된 소자들의 상호 크기 비율은 축척을 따르는 것으로 볼 수 없다. 오히려 개별 요소들은 더 명확한 도시 및/또는 보다 나은 이해를 위해 과도하게 확대 도시될 수 있다.
도 1A 및 도 1B에는 예를 들어 발광 다이오드(luminescent diode)-반도체 칩으로서, 특히 LED-반도체 칩으로서 구현된 반도체 칩(1)의 실시예가 도시된다. 반도체 칩(1)은 복사를 생성하기 위해 제공된 활성 영역(20)을 가진 반도체 바디(2)를 포함한다. 활성 영역(20)은 p-도전형 반도체 층(21)과 n-도전형 반도체 층(22) 사이에 배치된다. 반도체 층들(21, 22)은 도전형과 관련해서 역으로도 형성될 수 있다.
반도체 바디(2), 특히 활성 영역(20)은 바람직하게 질소 화합물 반도체 물질계이고, 또한 바람직하게 가시 또는 자외선 스펙트럼 영역에서 복사를 생성하기 위해 제공된다. "질소 화합물 반도체 물질계"란 본 발명과 관련해서 활성 에피택셜 층 시퀀스 또는 상기 층 시퀀스 중 적어도 하나의 층이 III/V-화합물 반도체 물질, 바람직하게 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 및 n + m ≤ 1인, AlnGamIn1 -n- mN을 포함하는 것을 의미한다. 이 경우 상기 물질은 반드시 수학적으로 상기 식에 따른 정확한 조성을 포함하지 않아도 된다. 오히려 상기 물질은 AlnGamIn1 -n- mN 물질의 특징적인 물리적 특성을 실질적으로 변경시키지 않는 하나 이상의 도펀트 및 추가 성분을 포함할 수 있다. 편의상 상기 식은 결정 격자(Al, Ga, In, N)의 주요 성분만을 포함하지만, 이들은 부분적으로 소량의 다른 물질로 대체될 수도 있다. 이와 달리 다른 반도체 물질들, 특히 III/V-화합물 반도체 물질도 사용될 수 있다.
반도체 바디(2)는 결합층(71), 예컨대 납땜 층 또는 도전 접속층에 의해 지지부(7)에 고정된다. 제 1 반도체 층(21)은 지지부를 향한 반도체 바디의 메인 면(23)을 형성한다. 수직 방향으로, 즉 반도체 바디(2)의 반도체 층의 주 연장 평면에 대해 수직으로 연장된 방향으로, 반도체 바디는 메인 면(23)과 복사 방출면(24) 사이에서 연장된다. 작동 시 활성 영역(20)에서 생성된 복사의 디커플링(decoupling)을 증가시키기 위해 복사 방출면(24)은 구조화(27)를 포함한다. 구조화는 규칙적 또는 비규칙적일 수 있다. 예를 들어 구조화는 각추형 또는 각뿔대 형태의 리세스 또는 러프닝에 의해 형성될 수 있다.
측방향으로, 즉 반도체 바디의 반도체 층의 주 연장 평면을 따라, 반도체 바디(2)는 반도체 바디를 둘러싸는 측면(26)에 의해 제한된다. 반도체 칩(1)의 평면도로 볼 때 반도체 바디의 측면(26)은 전체적으로 완전히 캡슐화 층(6)의 외부 가장자리(60) 내에서 연장된다.
메인 면(23)에 제 1 접속층(31)이 인접하고, 상기 접속층은 바람직하게 활성 영역(20)에서 생성된 복사를 위한 미러층으로서 형성된다. 제 1 접속층은 바람직하게 은, 팔라늄 또는 알루미늄을 포함하거나 또는 이러한 물질 또는 상기 물질들 중 적어도 하나의 물질을 포함하는 금속 합금으로 이루어진다. 상기 물질들은 가시 스펙트럼 영역에서 높은 반사율을 갖는다.
제 1 접속층(31)의 외부 가장자리(310)는 반도체 칩의 평면도로 볼 때 완전히 반도체 바디(2)의 측면(26) 내에서 연장되므로, 제 1 접속층(31)은 메인 면(23)을 부분적으로만 커버한다.
반도체 바디(2)로부터 떨어져 있는 제 1 접속층(31)의 측면에 캡슐화 층(6)이 인접하고, 상기 캡슐화 층은 도시된 실시예에서 제 1 층(61), 제 2 층(62) 및 제 3 층(63)에 의해 형성된다.
제 1 접속층(31)에 의해 커버되지 않는 메인 면(23)의 영역에서 캡슐화 층(6)은 제 1 반도체 층(21)에 직접 인접한다. 또한, 캡슐화 층(6)은 측방향으로 반도체 바디의 측면(26)을 지나 돌출하고, 반도체 칩의 평면도로 볼 때 전체 원주를 따라 측면을 둘러싼다. 캡슐화 층(6)은 바람직하게, 반도체 바디(2)의 형성 시 약간의 조정 편차가 발생하는 경우에도 메인 면(23)이 반도체 바디의 측면을 따라 캡슐화 층에 의해 완전히 커버되도록, 측방향으로 치수 설계된다. 바람직하게 캡슐화 층은 반도체 칩(1)의 평면도로 볼 때 적어도 부분적으로 적어도 1㎛만큼 측면을 지나 돌출한다.
반도체 칩(1)의 평면도로 볼 때 측면(26)을 지나서 연장된 캡슐화 층(6)의 영역(65)은 측방향으로 평평하게 이어진다. 이로써 측면(26)은 캡슐화 층(6)의 재료를 포함하지 않는다.
제 1 층(61)은 바람직하게 백금, 티타늄, 팔라듐, 로듐 또는 텅스텐을 포함하거나 또는 상기 물질 또는 상기 물질들 중 적어도 하나의 물질을 포함하는 합금으로 이루어진다. 특히 제 1 층은 티타늄-텅스텐-질화물 또는 백금-티타늄-텅스텐-질화물을 포함할 수 있거나 또는 상기 물질로 이루어질 수 있다.
제 2 층(62)은 바람직하게 금층으로서 구현된다. 제 2 층(62)은 바람직하게, 전류 확산층으로서 측방향으로, 제 1 접속층(31)을 통해 제 1 반도체 층(21) 내로 전하 캐리어를 균일하게 주입할 수 있는 두께를 갖는다.
제 3 층(63)은 바람직하게 지지부 측으로 후속하는 물질에 대한 접착제 층으로서 형성된다. 제 3 층을 위해 예컨대 TCO-물질(투명 전도성 산화물) 또는 예컨대 티타늄 또는 크롬과 같은 금속이 적합하다.
메인 면(23) 측에서 반도체 바디(2) 내에 홈(25)이 형성되고, 상기 홈은 제 1 반도체 층(21)과 활성 영역(20)을 통해 제 2 반도체 층(22) 내로 연장된다.
제 2 반도체 층(22)은 홈(25)에서 제 2 반도체 층(22)에 직접 인접하는 제 2 접속층(32)을 통해 전기 접촉한다. 제 1 접속층(31)과 제 2 접속층(32) 사이에 제 1 절연층(51)이 배치된다. 상기 절연층은, 접속층들(31, 32) 사이의 직접적인 전기 접속 및 제 2 접속층(32)과 제 1 반도체 층(21)의 직접적인 전기 접속을 차단하기 위해 제공된다.
캡슐화 층(6)에 의해, 절연층(51)이 메인 면(23)에 직접 인접하는 것이 방지된다. 반도체 층(21)에 직접 인접하는 절연층의 경우에 캡슐화 층의 물질, 예컨대 금의 이동이 절연층을 통해 이루어질 수 있고, 상기 물질은, 습기가 제 1 절연층을 통해 메인 면(23)에 도달하는 경우에 제 1 반도체 층(21) 내에서 갈륨 질화물로부터 갈륨 산화물로 촉매 강화 열화를 야기할 수 있음이 밝혀졌다. 특히 제 1 접속층(31)으로 커버되지 않는 메인 면(23)의 영역을 캡슐화 층이 완전히 커버하고 상기 영역에서 메인 면(23)에 직접 인접함으로써, 열화 위험이 방지된다. 따라서 습기에 대한 반도체 칩(1)의 감도 및 반도체 칩의 내구성이 높아질 수 있다.
또한, 반도체 칩은 제 2 절연층(52)을 포함하고, 상기 절연층은 적어도 반도체 바디(2)의 측면(26)과 바람직하게는 복사 방출 면(24)도 커버한다.
절연층(51, 52)을 위해 특히 산화물, 예컨대 실리콘 산화물, 질화물, 예컨대 실리콘 질화물 또는 산질화물, 예컨대 실리콘 산질화물이 적합하다.
외부 전기 접촉을 위해 반도체 칩(1)은 제 1 콘택(41)과 제 2 콘택(42)을 포함하고, 상기 콘택들은 각각 제 1 접속층(31)에 도전 접속되고, 지지부(7)와 결합층(71)을 통해 제 2 접속층(32)에 도전 접속되므로, 반도체 칩의 작동 시 활성 영역(20)의 다양한 측면으로부터 전하 캐리어들이 상기 영역 내로 주입되고 거기에서 복사 방출 하에 재결합할 수 있다.
전술한 실시예에서 지지부(7)는 도전 물질, 예를 들어 도핑된 반도체 물질, 예컨대 실리콘 또는 제라늄으로 형성된다. 이와 달리 지지부는 전기 절연 물질로 형성될 수 있고, 상기 지지부에 전기 접촉을 위해 도전성 관통 비아가 형성된다. 전기 절연 물질로서 예컨대 질화 알루미늄 또는 질화 붕소와 같은 세라믹이 적합하다.
정전기 방전(electrostatic discharge, EDS)으로부터 반도체 칩을 보호하기 위해 반도체 칩, 특히 반도체 바디 또는 지지부에 보호 다이오드가 통합될 수 있다(상세히 도시되지 않음).
사람의 눈에 백색으로 보이는 복사를 생성하기 위해 반도체 칩(1) 후방에 복사 변환 소자가 배치될 수 있고, 상기 복사 변환 소자는 활성 영역에 생성된 1차 복사를 부분적으로 또는 완전히 2차 복사로 변환한다. 복사 변환 소자는 예를 들어 플레이트로서 구현될 수 있고, 상기 플레이트는 복사 방출면(24)에 고정된다(상세히 도시되지 않음).
전술한 실시예와 달리, 반도체 칩(1)은 레이저 다이오드 또는 복사 수신기로서 형성될 수 있다.
다수의 반도체 칩을 제조하기 위한 방법의 실시예는 도 2A 내지 도 2F에 개략적으로 도시된 중간 단계들을 참고로 도시된다. 도 2A에 도시된 바와 같이, 기판(28)에 복사 생성을 위해 제공된 활성 영역(20)을 포함하는 반도체 층 시퀀스(200)가 제공되고, 이 경우 기판을 향한 활성 영역의 측면에 형성된 제 1 반도체 층(21)과 제 2 반도체 층(22) 사이에 활성 영역이 배치된다. 기판은 예를 들어 MBE 또는 MOVPE에 의한 반도체 층 시퀀스(200)의 에피택셜 증착을 위한 성장 기판일 수 있다. 예컨대 기판을 위해 사파이어 또는 실리콘이 적합하다.
편의상 반도체 층 시퀀스(200)의 부분만이 도시되고, 상기 부분으로부터 반도체 칩의 제조 시 정확히 하나의 광전 반도체 칩이 형성된다.
도 2B에 도시된 바와 같이, 반도체 층 시퀀스(200)의 형성 후에 기판(28)으로부터 떨어져 있는 측면으로부터 다수의 홈(25)이 형성되고, 상기 홈들은 제 1 반도체 층(21) 및 활성 영역(20)을 통해 제 2 반도체 층(22) 내로 연장된다.
제 1 반도체 층(21)에 부분적으로 예컨대 증착 또는 스퍼터링에 의해 제 1 접속층(31)이 형성된다.
도 2C에 도시된 바와 같이, 제 1 접속층(31)은 다층 캡슐화 층(6)에 의해 커버된다. 캡슐화 층들은 스퍼터링 또는 증착에 의해 도포될 수 있다.
캡슐화 층(6)에 예컨대 스퍼터링 또는 증착에 의해 제 1 절연층(51)이 도포된다. 제 1 절연층은 캡슐화 층(6), 홈(25) 영역의 활성 영역(20) 및 제 1 반도체 층(21)을 커버한다. 제 1 절연층(51)에 제 2 접속층(32)이 형성되고, 상기 접속층은 홈(25)의 영역에서 제 2 반도체 층(22)과 전기 콘택을 형성한다(도 2D).
도 2E에 도시된 바와 같이, 복합층(8)이 형성되고, 상기 복합층은 그 위에 층들 및 지지부(7)가 배치된 기판(28)을 포함한다. 지지부에 대한 고정은 땜납 또는 도전 접착제와 같은 결합층(71)에 의해 이루어진다.
지지부(7)에 기계적으로 안정적인 결합 후에 기판(28)은 제거될 수 있다. 이는 예를 들어 간섭 복사에 의해, 예컨대 레이저-필링 방법(Laser Lift-off)에 의해 이루어질 수 있다. 이와 달리 그라인딩, 래핑(lapping) 또는 연마에 의해 기계적으로 및/또는 습식 화학 또는 건식 화학 에칭에 의해 화학적으로도 이루어질 수 있다.
기판(28)의 제거 후에 반도체 층 시퀀스(200)로부터 반도체 바디(2)가 형성된다. 반도체 바디의 형성 시 캡슐화 층(6)은 부분적으로 노출된다.
반도체 바디의 형성은 특히 습식 화학 또는 건식 화학 에칭에 의해 화학적으로 이루어질 수 있다.
디커플링 효과를 높이기 위해 지지부(7)로부터 떨어져 있는 복사 방출면(24)은 각추형 리세스를 형성하기 위한 습식 화학 에칭에 의해 또는 기계적 러프닝에 의해 구조화된다.
외부 전기 접촉을 위해 제 1 콘택(41)과 제 2 콘택(42)은 예컨대 증착 또는 스퍼터링에 의해 형성된다.
측면(26) 형성 후에 반도체 바디(2) 위에 제 2 절연층(52)이 형성되고, 상기 절연층은 측면, 특히 활성 영역(20)을 커버한다.
반도체 칩의 제조를 위해 복합층(8)은 개별화된다. 이는 예를 들어 간섭 복사에 의해 예컨대 레이저-분리 방법으로, 또는 예컨대 소잉, 분할 또는 파단에 의해 기계적으로, 또는 습식 화학 또는 건식 화학 에칭에 의해 화학적으로 이루어질 수 있다. 도 1A 및 도 1B와 관련해서 전술한 바와 같이 예시적으로 구현된 완성된 반도체 칩은 도 2F에 개략적으로 도시된다.
전술한 방법에 의해 간단하고 신뢰성 있는 방식으로 반도체 칩이 제조될 수 있고, 상기 반도체 칩에서 제 1 접속층(31)은 활성 영역(20)에서 생성된 복사를 위한 내구성 있는 고반사 미러층을 형성한다. 반도체 바디(2)의 측면(26)을 지나 측방향으로 연장된 캡슐화 층(6)에 의해, 메인 면(23)의 영역에서 절연층들(51, 52)은 캡슐화 층(6)에 가깝지 않게 제 1 반도체 층(21)에 인접하는 것이 보장된다. 이로써 예컨대 갈륨 산화물로 갈륨 질화물의 촉매 강화 변환에 의한 반도체 물질의 열화 위험이 습한 조건에서 작동 시에도 방지된다.
본 출원은 독일 특허 출원 10 2011 011 140.9의 우선권을 주장하며, 이의 개시 내용은 본문에서 참조로 포함된다.
본 발명은 실시예를 참고로 한 설명에 의해 제한되지 않는다. 오히려 청구범위에 포함된 특징들의 모든 조합을 포함하는 모든 새로운 특징 및 특징들의 모든 조합이 실시예 또는 청구범위에 명시적으로 제시되지 않더라도, 본 발명은 이러한 특징들 및 특징들의 모든 조합을 포함한다.
1 반도체 칩
2 반도체 바디
6 캡슐화 층
7 지지부
20 활성 영역
21 제 1 반도체 층
22 제 2 반도체 층
31 제 1 접속층
32 제 2 접속층

Claims (15)

  1. 반도체 바디(2)와 반도체 바디가 배치된 지지부(7)를 포함하는 광전 반도체 칩(1)에 있어서,
    - 반도체 바디는 활성 영역(20)을 포함하고, 상기 활성 영역은 제 1 도전형의 제 1 반도체 층(21)과 제 1 도전형과 다른 제 2 도전형의 제 2 반도체 층(22) 사이에 배치되고;
    - 제 1 반도체 층은 지지부를 향한 활성 영역의 측면에 배치되고;
    - 제 1 반도체 층은 지지부와 반도체 바디 사이에 배치된 제 1 접속층(31)에 도전 접속되고;
    - 제 1 접속층과 지지부 사이에 캡슐화 층(6)이 배치되고; 및
    - 캡슐화 층은 반도체 칩의 평면도로 볼 때 반도체 바디를 제한하는 측면(26)을 지나 적어도 부분적으로 돌출하는 것인 광전 반도체 칩.
  2. 제 1 항에 있어서, 상기 캡슐화 층은 반도체 바디를 완전히 둘러싸는 것인 반도체 칩.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 캡슐화 층은 부분적으로 제 1 반도체 층에 직접 인접하는 것인 반도체 칩.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 캡슐화 층은 전체적으로 반도체 바디의 측면을 따라 제 1 반도체 층에 인접하는 것인 반도체 칩.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 반도체 바디의 측면을 지나 서 돌출하는 캡슐화 층의 영역(65)의 주 연장 평면은 활성 영역의 주 연장 평면에 대해 평행하게 연장되는 것인 반도체 칩.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 제 1 접속층의 외부 가장자리(310)는 반도체 칩의 평면도로 볼 때 완전히 반도체 바디 내에서 연장되는 것인 반도체 칩.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 캡슐화 층은 금속으로 형성되는 것인 반도체 칩.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 제 1 접속층은 은, 팔라듐 또는 알루미늄을 포함하고, 상기 캡슐화 층은 금층을 포함하는 것인 반도체 칩.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 캡슐화 층은 반도체 바디로부터 떨어져 있는 측면에서 제 1 접속층을 완전히 커버하는 것인 반도체 칩.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 반도체 바디는 적어도 하나의 홈(25)을 포함하고, 상기 홈은 지지부로부터 활성 영역을 통해 연장되고, 이 경우 홈에서 상기 제 2 반도체 층은 제 2 접속층(32)에 도전 접속되는 것인 반도체 칩.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 제 1 접속층은 부분적으로 반도체 바디와 제 2 접속층 사이에 배치되는 것인 반도체 칩.
  12. 제 1 항에 있어서, 상기 캡슐화 층은 제 1 접속층에 직접 인접하고, 메인 면이 제 1 접속층에 의해 커버되지 않는, 지지부를 향한 반도체 바디의 메인 면(23)의 영역을 완전히 커버하고, 메인 면에 직접 인접하는 것인 반도체 칩.
  13. 다수의 광전 반도체 칩(1)을 제조하기 위한 방법에 있어서, 하기 단계들, 즉
    a) 제 1 도전형의 제 1 반도체 층(21)과 제 1 도전형과 다른 제 2 도전형의 제 2 반도체 층(22) 사이에 배치된 활성 영역(20)을 포함하는 반도체 층 시퀀스(200)를 기판(28)에 제공하는 단계;
    b) 반도체 층 시퀀스에 제 1 접속층(31)을 형성하는 단계;
    c) 제 1 접속층에 캡슐화 층(6)을 형성하는 단계;
    d) 반도체 층 시퀀스와 지지부를 포함하는 복합층(8)을 형성하는 단계;
    e) 캡슐화 층이 부분적으로 노출되고, 반도체 층 시퀀스로부터 다수의 반도체 바디(2)를 형성하는 단계; 및
    f) 복합층을 다수의 반도체 칩으로 개별화하는 단계를 포함하는 방법.
  14. 제 13 항에 있어서, 반도체 층 시퀀스를 위한 성장 기판(28)이 제거되는 것인 방법.
  15. 제 13 항 또는 14 항에 있어서, 제 1 항 내지 제 12 항 중 어느 한 항에 따른 반도체 칩이 제조되는 방법.
KR1020137022662A 2011-02-14 2012-02-07 광전 반도체 칩 및 광전 반도체 칩을 제조하기 위한 방법 Active KR101549764B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011011140.9 2011-02-14
DE102011011140A DE102011011140A1 (de) 2011-02-14 2011-02-14 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
PCT/EP2012/052053 WO2012110364A1 (de) 2011-02-14 2012-02-07 Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips

Publications (2)

Publication Number Publication Date
KR20130105931A true KR20130105931A (ko) 2013-09-26
KR101549764B1 KR101549764B1 (ko) 2015-09-02

Family

ID=45571538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137022662A Active KR101549764B1 (ko) 2011-02-14 2012-02-07 광전 반도체 칩 및 광전 반도체 칩을 제조하기 위한 방법

Country Status (6)

Country Link
US (3) US9343637B2 (ko)
KR (1) KR101549764B1 (ko)
CN (2) CN105977359B (ko)
DE (1) DE102011011140A1 (ko)
TW (1) TWI505517B (ko)
WO (1) WO2012110364A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011015821B4 (de) * 2011-04-01 2023-04-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102011112000B4 (de) * 2011-08-31 2023-11-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
DE102012108879B4 (de) * 2012-09-20 2024-03-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
DE102013100818B4 (de) 2013-01-28 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
KR102053408B1 (ko) * 2013-07-11 2019-12-06 엘지이노텍 주식회사 발광 소자
DE102013107531A1 (de) 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
CN103594568A (zh) * 2013-10-24 2014-02-19 天津三安光电有限公司 半导体器件及其制作方法
DE102014112562A1 (de) 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
KR20160037060A (ko) 2014-09-26 2016-04-05 서울바이오시스 주식회사 발광소자 및 그 제조 방법
DE102015102378B4 (de) * 2015-02-19 2022-09-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterkörpers
DE102015102857A1 (de) * 2015-02-27 2016-09-01 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement, Verfahren zur Herstellung eines elektrischen Kontakts und Verfahren zur Herstellung eines Halbleiterbauelements
CN108574032B (zh) * 2017-03-10 2020-09-29 英属开曼群岛商錼创科技股份有限公司 发光元件与显示设备
JP2018170333A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体装置及びその製造方法
DE102017123242A1 (de) * 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines oder einer Mehrzahl von Halbleiterchips und Halbleiterchip
DE102019122593A1 (de) 2019-08-22 2021-02-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
CN113380932B (zh) 2020-03-10 2024-07-02 隆达电子股份有限公司 覆晶式发光二极管的结构及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006043422A1 (ja) * 2004-10-19 2006-04-27 Nichia Corporation 半導体素子
US20080042145A1 (en) * 2006-08-18 2008-02-21 Helmut Hagleitner Diffusion barrier for light emitting diodes
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102007029370A1 (de) * 2007-05-04 2008-11-06 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
US8878219B2 (en) * 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
DE102008032318A1 (de) 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
DE102008022942A1 (de) 2008-05-09 2009-11-12 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
DE102008030584A1 (de) 2008-06-27 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
JP5332882B2 (ja) * 2009-04-30 2013-11-06 豊田合成株式会社 半導体発光素子
DE102009033686A1 (de) * 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils
KR101081135B1 (ko) * 2010-03-15 2011-11-07 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
DE102010033137A1 (de) * 2010-08-03 2012-02-09 Osram Opto Semiconductors Gmbh Leuchtdiodenchip

Also Published As

Publication number Publication date
DE102011011140A1 (de) 2012-08-16
US9343637B2 (en) 2016-05-17
CN105977359A (zh) 2016-09-28
CN103384923B (zh) 2016-06-15
US20170324000A1 (en) 2017-11-09
US10164143B2 (en) 2018-12-25
US20140021507A1 (en) 2014-01-23
TWI505517B (zh) 2015-10-21
CN105977359B (zh) 2019-03-01
TW201246626A (en) 2012-11-16
US20160225943A1 (en) 2016-08-04
US9722136B2 (en) 2017-08-01
KR101549764B1 (ko) 2015-09-02
WO2012110364A1 (de) 2012-08-23
CN103384923A (zh) 2013-11-06

Similar Documents

Publication Publication Date Title
KR101549764B1 (ko) 광전 반도체 칩 및 광전 반도체 칩을 제조하기 위한 방법
KR101457247B1 (ko) 광전 소자
KR101996665B1 (ko) 광전자 반도체칩의 제조 방법 및 광전자 반도체칩
US8526476B2 (en) Semiconductor chip and method for manufacturing a semiconductor chip
KR101762820B1 (ko) 광전자 반도체 칩 그리고 광전자 반도체 칩들을 제조하기 위한 방법
US8866175B2 (en) Optoelectronic semiconductor chip
US20150333047A1 (en) Method for producing optoelectronic semiconductor chips, and optoelectronic semiconductor chip
KR20140021652A (ko) 광전 반도체 칩
KR20140060327A (ko) 발광 다이오드 칩
US9530935B2 (en) Method for fabricating a plurality of opto-electronic semiconductor chips, and opto-electronic semiconductor chip
KR20150056559A (ko) 서로 나란히 배치되는 복수의 활성 영역을 포함한 광전자 반도체 칩
KR20120043030A (ko) 발광다이오드칩
US20170236980A1 (en) Optoelectronic Semiconductor Chip and Method for Producing the Same
CN103262268B (zh) 用于制造多个半导体芯片的方法
US9871168B2 (en) Light emitting diode device having connected light emitting diode elements and method of fabricating the same
US10910538B2 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
US9627587B2 (en) Radiation-emitting semiconductor chip comprising a structured mirror layer which is electrically non-conductive during operation
US20240395971A1 (en) Optoelectronic component, component unit and method for producing the same

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

A201 Request for examination
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 11