KR20140001549A - 인쇄회로기판 및 이를 포함하는 ｉｃ 칩 패키지 - Google Patents

인쇄회로기판 및 이를 포함하는 ｉｃ 칩 패키지 Download PDF

Info

Publication number
KR20140001549A
KR20140001549A KR1020120069407A KR20120069407A KR20140001549A KR 20140001549 A KR20140001549 A KR 20140001549A KR 1020120069407 A KR1020120069407 A KR 1020120069407A KR 20120069407 A KR20120069407 A KR 20120069407A KR 20140001549 A KR20140001549 A KR 20140001549A
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
insulating layer
chip
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020120069407A
Other languages
English (en)
Other versions
KR102007375B1 (ko
Inventor
권명재
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120069407A priority Critical patent/KR102007375B1/ko
Publication of KR20140001549A publication Critical patent/KR20140001549A/ko
Application granted granted Critical
Publication of KR102007375B1 publication Critical patent/KR102007375B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

본 발명은 인쇄회로기판 및 이를 포함하는 IC 칩 패키지를 제공한다. 상기 인쇄회로기판은 폴리에틸렌 나프탈레이트(Polyethylene naphthalate, 이하 PET 라 함) 필름 또는 종이(paper)로 형성된 절연층; 및 상기 절연층의 일 측면 상에 형성된 회로 패턴층을 포함한다. 이와 같이, 본 발명은 인쇄회로기판의 형성시 종이 또는 PET 필름으로 절연층을 구현하여, 인쇄회로기판의 가공성을 용이하게 하고 제조 비용을 감소시킨다.

Description

인쇄회로기판 및 이를 포함하는 ＩＣ 칩 패키지{PRINTED CIRCUIT BOARD AND FOR IC CHIP PACKAGE HAVING THIS BOARD}
본 발명은 인쇄회로기판 및 이를 포함하는 IC 칩 패키지에 관한 것이다.
반도체 또는 광소자 패키지 기술은 고밀도화, 소형화, 고성능화의 요구에 부합하여 꾸준히 발전하여 왔지만, 반도체 제조 기술에 비하여 상대적으로 뒤쳐져 있는 상태이기 때문에 패키지 기술 개발로 고성능화, 소형화, 고밀도화에 대한 요구를 해결하려는 움직임이 최근 대두되고 있다.
반도체/광소자 패키지 관련하여 실리콘 칩이나 LED(Light Emitting Diode) 칩, 스마트 IC 칩 등이 와이어 본딩 방식이나 플립 칩 본딩 방식(Flip Chip Bonding Type) 등을 통해 기판 상에 본딩되어 스마트 IC 칩 패키지가 형성된다.
도 1은 와이어 본딩 방식을 이용한 스마트 IC 칩 패키지의 단면도를 나타내며, 도 2는 도 1의 스마트 IC 칩 패키지의 정면 및 이면을 찍은 사진들이다
도 1을 참조하면, 일반적인 스마트 IC 칩 패키지는 인쇄회로기판(30) 및 인쇄회로기판(30) 상에 실장되는 IC 칩(40)을 포함한다. 인쇄회로기판(30)은 스마트 IC 칩 패키지의 코어층이 되는 절연층(10) 및 상기 절연층(10)의 일면에 형성된 회로패턴층(20)을 포함한다.
IC 칩(40)은 와이어(42)에 의해 회로패턴층(20)에 전기적으로 접속된다. IC 칩(40)과 와이어(42)는 에폭시 수지(Epoxy Resin) 등을 이용하여 몰딩되며, 그에 따라 몰딩부(50)가 형성된다. 이러한 몰딩부(50)는 도 1에 도시된 바와 같이, 절연층(10) 상에 형성된다. 인쇄회로기판(30)은 IC 칩(40)이 부착되는 본딩 영역과 이 본딩영역과 마주보는 반대면에 형성되고 외부와 접촉되는 접촉영역을 가진다.
스마트 IC 칩 패키지의 정면을 찍은 사진은 도 2(a)에 도시되어 있고, 스마트 IC 칩 패키지의 이면을 찍은 사진은 도 2(b)에 도시되어 있다. 스마트 IC 칩 패키지의 정면은 콘택 영역측에서 바라본 면이며, 스마트 IC 칩 패키지의 이면은 본딩영역측에서 바라본 면이다.
이러한 기존 스마트 IC 칩 패키지에서, 절연층(10)은 글래스 에폭시(Glass Epoxy), 폴리이미드(Polyimide, 이하 P.I라고 함), PEN(폴리에틸렌나프탈레이트) 등을 이용하여 형성되었다. 특히, 폴리이미드 기재(Polyimide base)는 내약품성 및 열적 특성(thermal characteristics)이 우수하다.
하지만, 폴리이미드 기재의 가격이 고가이기 때문에, 스마트 IC 칩 패키지의 제조 비용이 고가인 문제점이 발생하였다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 본 발명의 목적은, 제조비용을 감소시킨 인쇄회로기판 및 이를 포함하는 IC 칩 패키지를 제공하는데 있다.
전술한 문제를 해결하기 위한 본 발명의 일 실시예에 따른 인쇄회로기판은, 폴리에틸렌 나프탈레이트(Polyethylene naphthalate, 이하 PET 라 함) 필름으로 형성된 절연층; 및 상기 절연층의 일 측면 상에 형성된 회로 패턴층을 포함한다.
또한, 본 발명의 다른 실시예에 따른 인쇄회로기판은 종이(paper)로 형성된 절연층; 및 상기 절연층의 일 측면 상에 형성된 회로 패턴층을 포함한다.
상기 회로 패턴층은 구리, 알루미늄, 또는 황동으로 형성될 수 있다.
상기 절연층의 다른 면은 상기 절연층의 다른 면 상에 형성될 몰딩부의 접착력을 위해 거칠기를 갖도록 표면 처리될 수 있다.
상기 인쇄회로기판은 상기 절연층의 다른 면 상에 형성될 몰딩부의 접착력을 위해 상기 절연층의 다른 면 상에 형성되는 제1 접착층을 더 포함할 수 있다.
상기 인쇄회로기판은 상기 절연층과 상기 회로패턴층 사이에 형성되는 제2 접착층을 더 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 IC 칩 패키지는 상기 인쇄회로기판; 상기 인쇄회로기판에 실장된 IC 칩; 상기 인쇄회로기판과 상기 IC 칩 사이에 본딩된 금속 와이어: 및 상기 IC 칩 및 상기 와이어 상에 형성된 몰딩부를 포함한다.
상기 금속 와이어는 금 또는 알루미늄으로 이루어질 수 있다.
상기 몰딩부는 에폭시 수지로 이루어질 수 있다.
상기 몰딩부는 EMC(Epoxy　Molding　Compound) 몰드 방식, 댐앤필(Dam and Fill) 방식 또는 글로브탑(Grobtop) 방식을 이용하여 형성될 수 있다.
본 발명에 따르면, 인쇄회로기판의 형성시 종이 또는 PET 필름으로 절연층을 구현하여, 인쇄회로기판의 가공성을 용이하게 하고 제조 비용을 감소시킨다.
도 1은 와이어 본딩 방식을 이용한 스마트 IC 칩 패키지의 단면도를 나타낸 도면이다.
도 2는 도 1의 스마트 IC 칩 패키지의 정면 및 이면을 찍은 사진들이다
도 3은 본 발명의 일실시예에 따른 인쇄회로기판 제조 공정을 나타낸다.
도 4는 도 3의 인쇄회로기판을 포함하는 IC 칩 패키지의 단면을 나타낸 도면이다.
도 5는 본 발명의 다른 실시예에 따른 인쇄회로기판 제조 공정을 나타낸다.
이하에서는 첨부한 도면을 참조하여 바람직한 실시형태에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 3은 본 발명의 일실시예에 따른 인쇄회로기판 제조 공정을 나타낸다.
도 3을 참조하면, 먼저, 스마트 IC 칩 패키지의 코어층이 되는 절연층(110)을 준비하고, 절연층(110)의 양 면에 각각 제1 접착층(120) 및 제2 접착층(130)을 형성한다(S10).
절연층(110)은 본 발명에 따라 폴리에틸렌 나프탈레이트(Polyethylene naphthalate, 이하 PET 라 함) 필름 또는 종이(paper)로 형성된다. 종래에는 스마트 IC 칩 패키지의 인쇄회로기판에는 코어층으로서 에폭시 수지 또는 PI/PEN 필름이 사용되고 있었다. 이들 재료는 내약품성 및 열적 특성(thermal characteristics)이 우수하지만, 단가가 높은 단점이 있다. 본 발명에 따라, 절연층(110)은 PET 필름 또는 종이로 형성된다.
PET 필름은 열가소성 수지 중에 최고의 내열성을 가지며 피로 강도가 우수하다. 또한, PET 필름은 전기적 특성이 우수하고 온도, 습도의 영향을 적게 받는다.
또한, 종이는 재료의 단가가 낮고 홀의 가공과 같은 가공성이 용이하다. 그러나, 종이는 내열성이 낮고 습도에 쉽게 영향받는다. 이러한 문제점을 해결하기 위해 종이의 양면 또는 일 면에 내열성 및 내수성 코딩 처리를 할 수 있다. 그에 따라, 절연층(110)이 종이로 구현된 경우 도 3에 도시되지 않았지만, 내열성 또는 내수성을 위한 코팅층이 절연층(110)의 일 면 또는 양 면에 형성될 수 있다.
절연층(110)의 일 면에 형성된 제1 접착층(120)은 추후 인쇄회로기판에 실장되는 IC 칩 및 와이어를 커버하는 몰딩부의 접착을 위한 것이다. 그리고, 절연층(110)의 다른 면에 형성된 제2 접착층(130)은 금속층(140)의 접착을 위한 것이다.
이러한 제1 접착층(120) 및 제2 접착층(130)은 열가소성 접착제, 예컨대 열가소성 수지 또는 열경화성 수지로 형성될 수 있다. 열가소성 수지(열가소성 다이접착제)로는 포화폴리에스테르계 수지, 열가소성 폴리우레탄계 수지, 아미드계 수지(나이론계 수지), 이미드계 수지 등을 들 수 있고, 열경화성 수지(열경화성 다이접착제)로는 에폭시 수지, 불포화폴리에스테르 수지, 열경화성 아크릴 수지, 페놀계 수지 등을 포함할 수 있다. 이들 접착층 형성 물질에는 유연성을 갖게 할 목적으로 각종 천연 고무, 가소제, 경화제, 인계 등의 난연제, 그 밖의 각종 첨가물이 첨가될 수 있다.
또는, 제1 또는 제2 접착층(120 또는 130)은 기존에 상용화된 본딩 시트(Bonding sheet)로 형성될 수 있다.
이어서, 절연층(110)에 관통홀을 형성한다(S20). 이러한 관통홀은 칩이 실장되는 비아홀, 각 층 간의 전기적 연결을 위한 비아홀, 열 확산을 용이하게 하기 위한 열 비아홀(thermal via hole), 각 층들을 정렬하는 기준이 되는 비아홀을 포함할 수 있다. 이때 관통홀을 형성하는 방법으로는 펀칭(punching) 가공하는 방법, 레이저를 이용한 드릴(drill) 공정을 수행하는 방법 등이 이용될 수 있으며, 이외에도 현재 개발되어 상용화되었거나 향후 기술발전에 따라 구현 가능한 모든 관통홀 형성방법이 이용될 수 있다고 할 것이다.
절연층(110)에 관통홀을 형성한 후, 제2 접착층(130) 상에 금속층(140)을 형성한다(S30). 금속층(140)은 구리, 알루미늄 또는 황동으로 형성될 수 있다. 바람직하게는, 금속층(140)은 구리(Cu)로 이루어진다. 금속층(140)은 에칭 공정 등을 통해 패터닝된다(S40). 자세하게는 여러 약품 처리를 통해 금속층 표면을 활성화시킨 후, 포토 레지스트를 도포하고 노광 및 현상 공정을 수행한다. 현상공정이 완료된 후, 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 회로패턴층(142)을 형성하게 된다.
전술한 바와 같이, 본 발명은 인쇄회로기판의 형성시 종이 또는 PET 필름으로 절연층을 구현하여, 인쇄회로기판의 가공성을 용이하게 하고 제조 비용을 감소시킨다.
도 4는 도 3의 인쇄회로기판을 포함하는 IC 칩 패키지의 단면을 나타낸 도면이다.
도 4를 참조하면, IC 칩 패키지는 인쇄회로기판(100), 인쇄회로기판(100) 상에 실장된 IC 칩(150) 및 몰딩부(170)를 포함한다. IC 칩(150)은 메모리 반도체 소자이거나 마이크로프로세서 칩이다. 인쇄회로기판(100)은 회로 패턴층(142)과 절연층(110)을 포함한다. 인쇄회로기판(100)은 IC 칩(150)이 부착되는 본딩 영역과 이 본딩 영역과 마주보는 반대면에 형성되고 외부와 접촉되는 콘택영역(접촉영역)을 가진다. 절연층(110)은 인쇄회로기판(340)의 몸체를 형성한다.
회로 패턴층(142)은 금속층을 절연층(110)의 일 측면 상에 형성한 후 에칭 공정을 통해 형성될 수 있다. 금속층은 구리, 알루미늄 또는 황동으로 형성될 수 있다. 이러한 회로패턴층(142)는 제1 접착층(120)을 통해 절연층(110)에 접착되어 있다.
IC 칩(150)은 예컨대, 금속 와이어(160)를 통해 회로 패턴층(142)와 전기적으로 연결된다. 즉, IC 칩(150)은 와이어 본딩 공정을 통해 회로 패턴층(142)과 전기적으로 접속된다. 와이어 본딩은 전도도가 높은 금(Au) 이나 알루미늄(Al)으로 된 와이어를 IC 칩(150)의 외부 단자에 붙이는 공정이다. 이러한 금 와이어 또는 알루미늄 와이어(160)는 작은 충격에도 파손가능성이 높기 때문에 와이어 본딩 후 와이어 본딩된 영역을 커버하는 즉, 몰딩하는 과정을 거친다. 그에 따라, 몰딩부(170)가 형성되며 예컨대, 엑폭시 수지를 포함하는 수지로 이루어진다. 몰딩부(170)는 다양한 방식으로 형성될 수 있는데, 예컨대, EMC(Epoxy　Molding　Compound) 몰드(Mold) 방식, 댐앤필(Dam and Fill) 방식, 글로브탑(Grobtop) 방식 등을 포함한다.
전술한 바와 같이, 몰딩부(170)는 와이어와 IC 칩(150)을 보호하도록 형성되기 때문에, 인쇄회로기판의 양 면중 IC 칩(150)이 실장되는 면인 본딩 영역상에 형성된다. 본 실시예에서는 절연층(110)의 몰딩부(170)가 접착되는 면에 제2 접착층(130)가 위치하여, 몰딩부(170)의 인쇄회로기판에 대한 접착력을 증가시킨다.
그에 따라, 몰딩부(150)는 제2 접착층(130)에 인해 절연층에 대한 증가된 접착력 또는 부착력을 가지므로, 몰딩부(150)가 절연층(110)으로부터 잘 벗겨지지 않게 된다.
도 5는 본 발명의 다른 실시예에 따른 인쇄회로기판 제조 공정을 나타낸다.
도 5를 참조하면, 먼저, 스마트 IC 칩 패키지의 코어층이 되는 절연층(110)을 준비하고, 절연층(110)의 일 측면에 접착층(130)을 형성한다(S10).
절연층(110)은 본 발명에 따라 폴리에틸렌 나프탈레이트(Polyethylene naphthalate, 이하 PET 라 함) 필름 또는 종이(paper)로 형성된다. 절연층(110)이 종이로 구현된 경우 내열성 또는 내수성을 위한 코팅층(도시 생략)이 절연층(110)의 일 측면 또는 양 측면에 형성될 수 있다.
이어서, 절연층(110)에 관통홀을 형성한다(S20). 절연층(110)에 관통홀을 형성한 후, 접착층(130) 상에 금속층(140)을 형성한다(S30). 금속층(140)은 구리, 알루미늄 또는 황동으로 형성될 수 있다. 금속층(140)은 에칭 공정 등을 통해 패터닝되며, 이에 따라 회로패턴층(142)이 형성된다(S40).
그런 다음, 절연층(110)의 다른 면이 거칠기를 갖도록 표면 처리를 수행한다(S50). 다시 말해, 추후 IC 칩 및 관련 와이어를 보호 즉, 커버하기 위한 몰딩부가 형성되는 절연층(110)의 측면에 거친 텍스쳐가 형성되도록 표면 처리를 수행한다. 그에 따라, 몰딩부는 절연층(110)의 거친 표면 텍스쳐를 가진 면 상에 도포되기 때문에, 몰딩부와 절연층(110) 사이의 접착력이 증가한다. 따라서, 몰딩부는 절연층(110)으로부터 분리되기 어렵다.
전술한 바와 같이, 본 발명은 인쇄회로기판의 형성시 종이 또는 PET 필름으로 절연층을 구현하여, 인쇄회로기판의 가공성을 용이하게 하고 제조 비용을 감소시킨다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110: 절연층 120,130: 접착층
142: 회로 패턴층 160: 와이어
150: IC 칩 170: 몰딩부

Claims (10)

  1. 폴리에틸렌 나프탈레이트(Polyethylene naphthalate, 이하 PET 라 함) 필름으로 형성된 절연층; 및
    상기 절연층의 일 측면 상에 형성된 회로 패턴층을 포함하는 인쇄회로기판.
  2. 종이(paper)로 형성된 절연층; 및
    상기 절연층의 일 측면 상에 형성된 회로 패턴층을 포함하는 인쇄회로기판.
  3. 청구항 1 또는 2에 있어서,
    상기 회로 패턴층은 구리, 알루미늄, 또는 황동으로 형성되는 인쇄회로기판.
  4. 청구항 1 또는 2에 있어서,
    상기 절연층의 다른 면은 상기 절연층의 다른 면 상에 형성될 몰딩부의 접착력을 위해 거칠기를 갖도록 표면 처리되는 인쇄회로기판.
  5. 청구항 1 또는 2에 있어서,
    상기 절연층의 다른 면 상에 형성될 몰딩부의 접착력을 위해 상기 절연층의 다른 면 상에 형성되는 제1 접착층을 더 포함하는 인쇄회로기판.
  6. 청구항 5에 있어서,
    상기 절연층과 상기 회로패턴층 사이에 형성되는 제2 접착층을 더 포함하는 인쇄회로기판.
  7. 청구항 1 또는 2의 인쇄회로기판;
    상기 인쇄회로기판에 실장된 IC 칩;
    상기 인쇄회로기판과 상기 IC 칩 사이에 본딩된 금속 와이어: 및
    상기 IC 칩 및 상기 와이어 상에 형성된 몰딩부를 포함하는 IC 칩 패키지.
  8. 청구항 7에 있어서,
    상기 금속 와이어는 금 또는 알루미늄으로 이루어진 IC 칩 패키지.
  9. 청구항 7에 있어서,
    상기 몰딩부는 에폭시 수지로 이루어진 IC 칩 패키지.
  10. 청구항 7에 있어서,
    상기 몰딩부는 EMC(Epoxy　Molding　Compound) 몰드 방식, 댐앤필(Dam and Fill) 방식 또는 글로브탑(Grobtop) 방식을 이용하여 형성된 IC 칩 패키지.
KR1020120069407A 2012-06-27 2012-06-27 인쇄회로기판 및 이를 포함하는 ｉｃ 칩 패키지 Active KR102007375B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120069407A KR102007375B1 (ko) 2012-06-27 2012-06-27 인쇄회로기판 및 이를 포함하는 ｉｃ 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120069407A KR102007375B1 (ko) 2012-06-27 2012-06-27 인쇄회로기판 및 이를 포함하는 ｉｃ 칩 패키지

Publications (2)

Publication Number Publication Date
KR20140001549A true KR20140001549A (ko) 2014-01-07
KR102007375B1 KR102007375B1 (ko) 2019-08-06

Family

ID=50139055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120069407A Active KR102007375B1 (ko) 2012-06-27 2012-06-27 인쇄회로기판 및 이를 포함하는 ｉｃ 칩 패키지

Country Status (1)

Country Link
KR (1) KR102007375B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102719024B1 (ko) * 2021-06-30 2024-10-17 주식회사 아젠컴 집적회로 카드, 집적회로 카드용 기판 구조체 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999004367A1 (fr) * 1997-07-18 1999-01-28 Dai Nippon Printing Co., Ltd. Module a circuit integre, carte a circuit integre, resine d'etancheite pour module a circuit integre, et procede de fabrication d'un module a circuit integre
JPH11288449A (ja) * 1998-04-02 1999-10-19 Toppan Printing Co Ltd Ｉｃモジュール、ｉｃカードおよびｉｃチップの樹脂封止方法
JP2002103494A (ja) * 2000-10-05 2002-04-09 Matsushita Electric Ind Co Ltd プリプレグとプリント配線基板およびその製造方法
JP2006041162A (ja) * 2004-07-27 2006-02-09 Dainippon Printing Co Ltd Ｉｃモジュールの製造方法、ｉｃカードとｉｃカードの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999004367A1 (fr) * 1997-07-18 1999-01-28 Dai Nippon Printing Co., Ltd. Module a circuit integre, carte a circuit integre, resine d'etancheite pour module a circuit integre, et procede de fabrication d'un module a circuit integre
JPH11288449A (ja) * 1998-04-02 1999-10-19 Toppan Printing Co Ltd Ｉｃモジュール、ｉｃカードおよびｉｃチップの樹脂封止方法
JP2002103494A (ja) * 2000-10-05 2002-04-09 Matsushita Electric Ind Co Ltd プリプレグとプリント配線基板およびその製造方法
JP2006041162A (ja) * 2004-07-27 2006-02-09 Dainippon Printing Co Ltd Ｉｃモジュールの製造方法、ｉｃカードとｉｃカードの製造方法

Also Published As

Publication number Publication date
KR102007375B1 (ko) 2019-08-06

Similar Documents

Publication Publication Date Title
US8704101B2 (en) Package carrier and manufacturing method thereof
US9391044B2 (en) Printed wiring board and method for manufacturing printed wiring board
CN103650650B (zh) 印刷电路板及其制造方法
JP2010287870A (ja) プリント基板及びそれを含んだ半導体装置、並びにプリント基板の製造方法
KR101150036B1 (ko) 전자소자 내장형 다층 연성인쇄회로기판 및 그 제조 방법
KR20080082365A (ko) 금속 코어를 사용한 ｐｃｂ, 그 제조방법 및 반도체 패키지제조방법
CN103281858A (zh) 印刷电路板及其制造方法、倒装芯片封装件及其制造方法
KR20050087563A (ko) 방열판이 장착된 인쇄회로기판과 이 회로기판을 이용한발광다이오드 패캐지 및 그 제조방법
KR101956119B1 (ko) 스마트 ｉｃ용 인쇄회로기판 및 그 제조방법
KR102119760B1 (ko) Ic 모듈용 인쇄회로기판 및 그 제조방법
US7607222B2 (en) Method of manufacturing an electronic component package
KR102007375B1 (ko) 인쇄회로기판 및 이를 포함하는 ｉｃ 칩 패키지
KR20130134768A (ko) 스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법
KR101886340B1 (ko) 스마트 ic모듈 및 그 제조방법
KR20130116657A (ko) 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
KR101956103B1 (ko) 인쇄회로기판 및 이를 포함하는 스마트 ｉｃ 모듈
KR20130135484A (ko) 스마트 ｉｃ용 인쇄회로기판 및 그 제조방법
KR101510379B1 (ko) 인쇄회로기판 어셈블리
KR101118878B1 (ko) 회로 기판 및 그 제조 방법, 그리고 상기 회로 기판을 구비하는 반도체 패키지 및 그 제조 방법
KR101897015B1 (ko) 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
KR101172168B1 (ko) 방열회로기판 및 그의 제조 방법
KR20140039749A (ko) Ｉｃ 칩 패키지용 기판 및 그 제조 방법
KR101814818B1 (ko) 스마트 ｉｃ용 기판
US20160163624A1 (en) Package structure
KR20140078106A (ko) 칩 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000