KR20140013247A - 질화물계 반도체 소자 및 그의 제조 방법 - Google Patents

질화물계 반도체 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR20140013247A
KR20140013247A KR1020120079798A KR20120079798A KR20140013247A KR 20140013247 A KR20140013247 A KR 20140013247A KR 1020120079798 A KR1020120079798 A KR 1020120079798A KR 20120079798 A KR20120079798 A KR 20120079798A KR 20140013247 A KR20140013247 A KR 20140013247A
Authority
KR
South Korea
Prior art keywords
layer
nitride
based semiconductor
semiconductor device
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020120079798A
Other languages
English (en)
Inventor
이재훈
곽영선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120079798A priority Critical patent/KR20140013247A/ko
Priority to CN201310303593.4A priority patent/CN103579330A/zh
Priority to US13/947,517 priority patent/US9129888B2/en
Priority to JP2013152402A priority patent/JP2014022752A/ja
Publication of KR20140013247A publication Critical patent/KR20140013247A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/472—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having lower bandgap active layer formed on top of wider bandgap layer, e.g. inverted HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/476—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having gate trenches interrupting the 2D charge carrier gas channels, e.g. hybrid MOS-HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3208—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H10D62/605—Planar doped, e.g. atomic-plane doped or delta-doped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/43—Encapsulations, e.g. protective coatings characterised by their materials comprising oxides, nitrides or carbides, e.g. ceramics or glasses

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 질화물계 반도체 소자 및 그의 제조 방법에 관한 것으로서, 본 발명의 일 실시예에 따른 질화물계 반도체 소자 및 그의 제조 방법에 의해, 불순물 이온 에너지를 조절하여 질화물계 반도체층에 불순물 이온들을 주입함으로써, 질화물계 반도체 소자의 결정성을 보장하면서 이온 주입층에 저항을 높일 수 있다. 따라서, 성장 중에 불순물의 혼입을 피함으로써 전위(dislocation)가 발생되는 확률을 줄일 수 있어 양질의 질화물계 반도체층을 성장할 수 있으며, 누설전류를 줄일 수 있으므로 질화물계 반도체 소자의 특성이 향상될 수 있다.

Description

질화물계 반도체 소자 및 그의 제조 방법{NITRIDE BASED SEMICONDUCTOR DEVICE AND PREPARING METHOD FOR THE SAME}
본 발명의 실시예들은 질화물계 반도체 소자 및 그의 제조 방법에 관한 것으로, 보다 상세하게는, 누설전류의 발생을 방지할 수 있는 질화물계 반도체 소자 및 그의 제조 방법에 관한 것이다.
최근 전세계적으로 정보통신 기술의 급격한 발달로 인하여 초고속, 대용량의 신호 전송을 위한 통신 기술이 급속도로 발달되고 있다. 특히 무선통신 기술에서 개인 휴대폰, 위성통신, 군사용 레이더, 방송통신, 통신용 중계기 등의 수요가 점점 확대됨에 따라 마이크로파와 밀리미터파 대역의 초고속 정보통신 시스템에 필요한 고속·고전력 전자소자에 대한 요구가 증가되고 있다. 또한 고전력에 사용하는 파워소자로의 응용 또한 에너지적인 손실을 줄이기 위하여 많은 연구가 진행되고 있다.
특히, GaN계 질화물 반도체는 에너지 갭이 크고, 높은 열적 화학적 안정도, 높은 전자포화속도(~3 × 107 cm/sec) 등의 뛰어난 물성 가지고 있어 광소자뿐만 아니라 고주파·고출력용 전자소자로의 응용이 용이하며 세계적으로 활발히 연구되고 있다. 특히 GaN계 질화물 반도체를 이용한 전자소자는 높은 항복 전계(~3 × 106 V/cm) 및 최대전류밀도, 안정된 고온동작, 높은 열전도도 등의 다양한 장점을 가지고 있으며, AlGaN/GaN의 이종접합 구조를 이용한 이종접합 전계효과 트랜지스터(hetero field effect transistor; HFET)의 경우, 접합계면에서의 밴드 불연속(band-discontinuity)이 크기 때문에 계면에 높은 농도의 전자가 유기될 수 있어 전자이동도를 더욱 높일 수 있다. 일반적으로 GaN계 질화물 반도체는 사파이어 기판 위에 성장시키는데, 이때 사파이어 기판과 GaN계 질화물 반도체는 격자상수 및 열팽창계수 차이가 크기 때문에 단결정의 성장이 매우 어려우며, 박막성장시 많은 결함이 존재한다. 질소의 높은 휘발성으로 인해 발생되는 질소공공의 형성과 산소와 같은 불순물의 영향으로 인해 자연적으로 n형 전도 특성을 갖게 되어 고전연층 박막(semi-insulating layer)의 성장이 매우 어렵다. 또한, 성장도중 Fe나 C 등을 도핑하여 고저항을 가지는 GaN 버퍼를 만들지만 HFET나 SBD(Schottky barrier diode) 소자 제작시에 누설전류가 발생하여 낮은 트랜스 컨턱턴스와 삽입손실을 가져올 수 있는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 질화물계 반도체층에 하나 이상의 이온 주입층을 형성함으로써, 누설전류를 억제할 수 있는 질화물계 반도체 소자 및 그의 제조 방법을 제공하기 위한 것이다.
그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 제1 측면은, 기판 상에 형성된 버퍼층; 상기 버퍼층 상에 형성된 질화물계 반도체층; 상기 질화물계 반도체층 내에 형성된 하나 이상의 이온 주입층; 및 상기 질화물계 반도체층 상에 형성된 채널층을 포함하는 질화물계 반도체 소자를 제공할 수 있다.
본 발명의 제2 측면은, 기판 상에 형성된 버퍼층; 상기 버퍼층 상에 형성된 질화물계 반도체층; 및 상기 질화물계 반도체층 상에 형성된 채널층을 포함하고, 상기 질화물계 반도체층은 하나 이상의 이온 주입층을 포함하는 질화물계 반도체 소자를 제공할 수 있다.
본 발명의 일측에 따르면, 상기 하나 이상의 이온 주입층은 불순물 이온을 포함하는 층인 것일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일측에 따르면, 상기 불순물 이온은 Ar, C, H, N, B, Fe, Mg, Zn, He, Ne, Be, Li, Si, F, S, P, As, Sr, Te 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일측에 따르면, 상기 하나 이상의 이온 주입층은 각각 독립적으로 서로 동일한 불순물 이온에 의해 형성된 층이거나 또는 서로 상이한 불순물 이온에 의해 형성된 층을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일측에 따르면, 상기 하나 이상의 이온 주입층은 상기 질화물 반도체층 표면으로부터 50 nm 내지 30 ㎛의 깊이에 형성된 것일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일측에 따르면, 상기 하나 이상의 이온 주입층은 2층 내지 10층을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일측에 따르면, 상기 하나 이상의 이온 주입층은 10 keV 내지 5 M eV의 주입 에너지로 형성된 것일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일측에 따르면, 상기 하나 이상의 이온 주입층은 1E17/cm3 내지 5E21/cm3의 도즈(dose) 양을 조절하여 주입된 것일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일측에 따르면, 상기 질화물계 반도체층은 GaN, InGaN, AlGaN, AlInGaN, AlN, InN, ZnInN, ZnGaN, MgGaN 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일측에 따르면, 상기 질화물계 반도체 소자는 노멀리 온 타입 또는 노멀리 오프 타입인 것일 수 있다.
본 발명의 제3 측면은, 하기를 포함하는 질화물계 반도체 소자의 제조 방법을 제공할 수 있다:
기판 상에 버퍼층을 형성하는 단계; 상기 버퍼층 상에 질화물계 반도체층을 형성하는 단계; 상기 질화물계 반도체층 내에 불순물 이온을 주입하여 하나 이상의 이온 주입층을 형성하는 단계; 및 상기 질화물계 반도체층 상에 채널층을 형성하는 단계.
본 발명의 일측에 따르면, 상기 불순물 이온은 이온주입(ion implantation) 방법, 또는 플라즈마 침지 이온 주입(plasma immersion ion implantation) 방법에 의하여 상기 질화물계 반도체층 내에 주입되는 것일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일측에 따르면, 상기 불순물 이온은 Ar, C, H, N, B, Fe, Mg, Zn, He, Ne, Be, Li, Si, F, S, P, As, Sr, Te 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일측에 따르면, 상기 하나 이상의 이온 주입층은 각각 독립적으로 서로 동일한 불순물 이온에 의해 형성된 층이거나 또는 서로 상이한 불순물 이온에 의해 형성된 층을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일측에 따르면, 상기 하나 이상의 이온 주입층은 2층 내지 10층을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일측에 따르면, 상기 하나 이상의 이온 주입층은 상기 불순물 이온의 도즈(dose) 양 또는 주입 에너지를 변화시킴에 따라, 상기 질화물계 반도체층에 주입되는 양이나 깊이가 달라지는 것일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일측에 따르면, 상기 하나 이상의 이온 주입층은 10 keV 내지 5 MeV의 주입 에너지로 불순물 이온을 주입하여 상기 질화물계 반도체층 표면으로부터 50 nm 내지 30 ㎛의 깊이에 형성되는 것일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일측에 따르면, 상기 하나 이상의 이온 주입층은 1E17/cm3 내지 5E21/cm3 의 불순물 이온의 도즈(dose) 양을 조절하여 형성된 것일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일측에 따르면, 상기 질화물계 반도체층에 불순물 이온을 주입한 후에, 어닐링(annealing)하는 단계를 추가 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일측에 따르면, 상기 질화물계 반도체층은 GaN, InGaN, AlGaN, AlInGaN, AlN, InN, ZnInN, ZnGaN, MgGaN 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일 실시예에 따른 질화물계 반도체 소자 및 그의 제조 방법은, 불순물 이온 에너지를 조절하여 질화물계 반도체층에 이온들을 주입함으로써, 결정성을 보장하면서 이온 주입층에 저항을 높일 수 있다. 따라서, 성장 중에 불순물의 혼입을 피함으로써 전위(dislocation)가 발생되는 확률을 줄일 수 있어 양질의 질화물계 반도체층을 성장할 수 있으며, 누설전류를 줄일 수 있으므로 질화물계 반도체 소자의 특성이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 단면도이다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 질화물계 반도체 소자의 제조 방법을 나타내는 도면이다.
도 3은 본 발명의 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 단면도이다.
이하 첨부된 도면을 참조하여 본 발명의 실시 예들을 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시 예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
이하, 본 발명의 질화물계 반도체 소자 및 질화물계 반도체 소자의 제조 방법에 대하여 실시예와 도면을 참조하여 구체적으로 설명하도록 한다. 그러나, 본 발명이 이러한 실시예와 도면에 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 단면도이다. 도 1을 참조하면, 질화물계 반도체 소자(100)은 기판(110), 버퍼층(120), 질화물계 반도체층(130), 하나 이상의 이온 주입층(140), 채널층(150), 소스 전극(160), 드레인 전극(170) 및 게이트 전극(180)을 포함할 수 있다.
기판(110)은 반도체 층을 성장시킬 수 있는 기판이면 제한되지 않으며, 예를 들어, 사파이어(sapphire)나 스피넬 구조의 MgAl2O4 과 같은 절연성 기판, GaN, GaAs, SiC, Si, ZnO, ZrB2, GaP, 다이아몬드, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 기판의 크기나 두께 등은 특별히 제한되지 않는다. 기판의 면방향은 특별히 제한되지 않으며, 저스트(just) 기판 또는, 오프(off)각을 부여한 기판을 사용할 수 있다.
버퍼층(120)은 기판(110) 및 질화물계 반도체층(130) 사이의 격자 부정합을 완화하기 위해 형성된 것이며, 예를 들어, AlN층, 저온-SiC층(Low Temperature-SiC layer) 또는 저온-GaN층일 수 있으나, 이에 제한되는 것은 아니다.
질화물계 반도체층(130)은 GaN, InGaN, AlGaN, AlInGaN, AlN, InN, ZnInN, ZnGaN, MgGaN 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
하나 이상의 이온 주입층(140)은 질화물계 반도체층(130) 내에 형성된 것으로서, 도면에서는 제1 이온 주입층(142), 제2 이온 주입층(144) 및 제3 이온 주입층(146)으로 3층의 이온 주입층(140)을 도시하였으나, 이에 제한되지 않고, 약 2층 내지 약 10층의 이온 주입층을 포함하는 이온 주입층(140)이 형성된 것일 수 있다.
이온 주입층(140)은 불순물 이온을 포함하는 층으로서, 상기 불순물 이온은 Ar, C, H, N, B, Fe, Mg, Zn, He, Ne, Be, Li, Si, F, S, P, As, Sr, Te 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
이온 주입층(140)은 각각 독립적으로 서로 동일한 불순물 이온에 의해 형성된 층이거나 또는 서로 상이한 불순물 이온에 의해 형성된 층을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 제1 이온 주입층(142), 제2 이온 주입층(144) 및 제3 이온 주입층(146)은 모두 Ar 이온이 주입된 층이거나 또는, 제1 이온 주입층(142)은 Ar 이온, 제2 이온 주입층(144)은 C 이온, 제3 이온 주입층(146)은 Fe 이온이 주입된 층일 수 있다.
이온 주입층(140)은 상기 불순물 이온의 도즈(dose) 양 또는 주입 에너지를 변화시킴에 따라, 질화물계 반도체층(130)에 주입되는 양이나 깊이가 달라질 수 있는데, 약 10 keV 내지 약 5 MeV 의 주입 에너지로, 약 1E17/cm3 내지 약 5E21 이온/cm3의 도즈(dose) 양을 조절하여 질화물 반도체층(130) 표면으로부터 약 50 nm 내지 약 30 ㎛의 깊이에 형성된 것일 수 있으나, 이에 제한되는 것은 아니다.
채널층(150)은 AlGaN, InGaN, AlBN, InAlN, InAlGaN 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
채널층(150)의 양측 상에는 각각 소스 전극(160) 및 드레인 전극(170)이 형성되고, 그 사이에는 게이트 전극(180)이 형성되며, 소스 전극(160), 드레인 전극(170) 및 게이트 전극(180)은 각각 독립적으로 Cr, Al, Ta, Ti, Au, Ag, Pt, Pd, Rh, Ir, Ru, Os 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 질화물계 반도체 소자의 제조 방법을 나타내는 도면이다. 도 2를 참조하여, 본 발명의 일 실시예에 따른 질화물계 반도체 소자의 제조 방법을 설명하도록 한다.
먼저, 도 2a에 도시된 바와 같이, 기판(110) 상에 버퍼층(120)을 형성할 수 있다.
기판(110)은 반도체 층을 성장시킬 수 있는 기판이면 제한되지 않으며, 예를 들어, 사파이어(sapphire)나 스피넬 구조의 MgAl2O4 과 같은 절연성 기판, GaN, GaAs, SiC, Si, ZnO, ZrB2, GaP, 다이아몬드, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 기판의 크기나 두께 등은 특별히 제한되지 않는다. 기판의 면방향은 특별히 제한되지 않으며, 저스트(just) 기판 또는, 오프(off)각을 부여한 기판을 사용할 수 있다.
버퍼층(120)은 기판(110) 및 질화물계 반도체층(130) 사이의 격자 부정합을 완화하기 위해 형성할 수 있으며, 예를 들어, AlN층, 저온-SiC층(Low Temperature-SiC layer) 또는 저온-GaN층 등을 형성할 수 있으나, 이에 제한되는 것은 아니다. 버퍼층(120)은 기판(110) 및 질화물계 반도체층(130)의 격자 부정합으로 생기는 스트레스를 완화하기 위해 격자상수의 차이를 줄여줄 수 있는 중간정도의 격자상수를 갖는 층을 형성하기 위함이다. 버퍼층(120)은 AlN층, 저온-SiC층(Low Temperature-SiC layer) 또는 저온-GaN층 외에도 기판(110) 및 질화물계 반도체층(130) 사이의 부정합으로 인한 스트레스를 완화하기 위한 격자상수를 갖는 물질이면 제한되지 않는다.
버퍼층(120)은 질화물계 반도체층(130)의 성장을 돕기 위해 개재되는 것이므로, 약 200 Å 내지 약 400 Å 정도로 얇게 형성할 수 있다.
이어서, 도 2b에 도시된 바와 같이, 상기 버퍼층(120) 상에 질화물계 반도체층(140)을 형성할 수 있다.
질화물계 반도체층(130)은 GaN, InGaN, AlGaN, AlInGaN, AlN, InN, ZnInN, ZnGaN, MgGaN 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
질화물계 반도체층(130)의 형성은 물리적 증착 방법, 화학적 증착 방법 모두 사용할 수 있으며, 예를 들어, 유기금속화학증착(metal organic chemical vapor deposition; MOCVD), 분자빔 에피택시(molecular beam epitaxy; MBE), 수소화물 기상 에피택시(hydride vapor phase epitaxy; HVPE) 또는 원자층 증착(atomic layer deposition; ALD) 방법을 사용하여 성장시킬 수 있으나, 이에 제한되는 것은 아니다.
이어서, 도 2c에 도시된 바와 같이, 질화물계 반도체층(130) 내에 불순물 이온을 주입하여 하나 이상의 이온 주입층(140)을 형성할 수 있다.
도면에서는 제1 이온 주입층(142), 제2 이온 주입층(144) 및 제3 이온 주입층(146)으로 3층의 이온 주입층(140)을 도시하였으나, 본 발명은 이에 제한되지 않고, 약 2층 내지 약 10층의 이온 주입층을 포함하는 하나 이상의 이온 주입층(140)을 형성할 수 있다.
이온 주입층(140)은 불순물 이온을 포함하는 층으로서, 상기 불순물 이온은 Ar, C, H, N, B, Fe, Mg, Zn, He, Ne, Be, Li, Si, F, S, P, As, Sr, Te 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
불순물 이온은 이온주입(ion implantation) 방법, 또는 플라즈마 침지 이온 주입(plasma immersion ion implantation) 방법에 의하여 상기 질화물계 반도체층 내에 주입되는 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 이온주입 방법을 이용할 수 있는데, 이온주입 방법은 불순물 반도체를 만드는 방법 중 하나로서, 목적하는 불순물을 이온으로 하고, 수십 keV 내지 수백 keV로 가속한 이온을 질화물계 반도체층에 주입하는 방법을 이용하는 것이다. 이러한 이온주입 방법은 진공 속 또는 실온 상태에서도 수행될 수 있는 장점이 있다.
이온 주입층(140)은 각각 독립적으로 서로 동일한 불순물 이온에 의해 형성된 층이거나 또는 서로 상이한 불순물 이온에 의해 형성된 층을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 제1 이온 주입층(142), 제2 이온 주입층(144) 및 제3 이온 주입층(146)은 모두 Ar 이온이 주입된 층이거나 또는, 제1 이온 주입층(142)은 Ar 이온, 제2 이온 주입층(144)은 C 이온, 제3 이온 주입층(146)은 Fe 이온이 주입된 층일 수 있다.
이온 주입층(140)은 불순물 이온의 도즈(dose) 양 또는 주입 에너지를 변화시킴에 따라, 질화물계 반도체층(130)에 주입되는 양이나 깊이가 달라질 수 있다. 따라서, 이온 주입층(140)은, 질화물계 반도체층(130) 상에 채널층(150)을 형성한 후에 형성할 수도 있다.
이온 주입층(140)은, 불순물 이온을 약 10 keV 내지 약 5 MeV의 주입 에너지로, 약 1E17/cm3 내지 약 5E21/cm3 의 도즈(dose) 양을 조절하여 질화물 반도체층(130) 표면으로부터 약 50 nm 내지 약 30 ㎛의 깊이에 형성된 것일 수 있으나, 이에 제한되는 것은 아니다.
추가적으로, 질화물계 반도체층(130) 내에 하나 이상의 이온 주입층(140)을 형성한 후에, 어닐링(annealing)하는 단계를 수행할 수 있다. 어닐링 공정을 수행함으로써, 질화물계 반도체 소자의 높은 저항 값을 확보할 수 있으며, 따라서 제품의 신뢰성을 향상시킬 수 있다.
이어서, 도 2d에 도시된 바와 같이, 질화물계 반도체층(130) 상에 채널층(150)을 형성할 수 있다.
채널층(150)은 AlGaN, InGaN, AlBN, InAlN, InAlGaN 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
채널층(150)의 형성은 물리적 증착 방법, 화학적 증착 방법 모두 사용할 수 있으며, 예를 들어 유기금속화학증착(metal organic chemical vapor deposition; MOCVD), 분자빔 에피택시(molecular beam epitaxy; MBE), 수소화물 기상 에피택시(hydride vapor phase epitaxy; HVPE) 또는 원자층 증착(atomic layer deposition; ALD) 방법을 사용하여 성장시킬 수 있으나, 이에 제한되는 것은 아니다.
이어서, 도 2e에 도시된 바와 같이, 채널층(150)의 양측 상에 각각 소스 전극(160) 및 드레인 전극(170)을 형성하고, 그 사이에는 게이트 전극(180)을 형성하여 질화물계 반도체 소자(100)를 제조할 수 있다.
소스 전극(160), 드레인 전극(170) 및 게이트 전극(180)은, 각각 독립적으로 Cr, Al, Ta, Ti, Au, Ag, Pt, Pd, Rh, Ir, Ru, Os 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
이러한 질화물계 반도체 소자의 구조에서, 상이한 밴드갭 에너지를 갖는 질화물계 반도체층(130) 및 채널층(150)의 이종접합에 의해 2차원 전자가스층(two-dimensional electron gas; 2DEG, 미도시)이 형성되는데 이는 접합되는 계면에서 분극현상으로 발생될 수 있다.
본원의 일 실시예에 따른 질화물계 반도체 소자는, 불순물 이온 에너지를 조절하여 질화물계 반도체층에 불순물 이온들을 주입함으로써, 결정성을 보장하면서 이온 주입층에 저항을 높일 수 있다. 따라서, 성장 중에 불순물의 혼입을 피함으로써 전위(dislocation)가 발생되는 확률을 줄일 수 있어 양질의 질화물계 반도체층을 성장할 수 있으며, 누설전류를 줄일 수 있으므로 질화물계 반도체 소자의 특성이 향상될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 단면도이다. 본 발명의 일측에 따르면, 상기 질화물계 반도체 소자는 노멀리 온 타입 또는 노멀리 오프 (normally off) 타입인 것일 수 있다. 도 3에 도시된 질화물계 반도체 소자(200)는 노멀리 오프 타입의 이종접합 전계효과 트랜지스터이다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 질화물계 반도체 소자(200)는, 기판(210), 기판(210)상에 형성되는 버퍼층(220), 버퍼층(220) 상에 형성되는 질화물계 반도체층(230), 질화물계 반도체층(230) 내에 형성되는 하나 이상의 이온 주입층(235), 질화물계 반도체층(230) 상에 형성되는 채널층(240), 채널층(240) 상에 형성되는 언도프된 GaN층(250), 언도프된 GaN층(250) 상에 형성되는 질화탄소규소(SixC1-xN) 기능층(260), 및 질화탄소규소(SixC1-xN) 기능층(260) 상에 형성되는 제1 질화규소층(SiNx layer)(270)을 포함할 수 있다.
기판(210)은 반도체 층을 성장시킬 수 있는 기판이면 제한되지 않으며, 예를 들어, 사파이어(sapphire)나 스피넬 구조의 MgAl2O4 과 같은 절연성 기판, GaN, GaAs, SiC, Si, ZnO, ZrB2, GaP, 다이아몬드, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 기판의 크기나 두께 등은 특별히 제한되지 않는다. 기판의 면방향은 특별히 제한되지 않으며, 저스트(just) 기판 또는, 오프(off)각을 부여한 기판을 사용할 수 있다.
버퍼층(220)은 AlN층, 저온-SiC층(Low Temperature-SiC layer) 또는 저온-GaN층일 수 있다.
질화물계 반도체층(230)은 GaN, InGaN, AlGaN, AlInGaN, AlN, InN, ZnInN, ZnGaN, MgGaN 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
하나 이상의 이온 주입층(235)은 질화물계 반도체층(230) 내에 형성된 것으로서, 도면에서는 제1 이온 주입층(235a), 제2 이온 주입층(235b) 및 제3 이온 주입층(235c)으로 3층의 이온 주입층(235)을 도시하였으나, 이에 제한되지 않고, 약 2층 내지 약 10층의 이온 주입층을 포함하는 이온 주입층(235)이 형성된 것일 수 있다.
이온 주입층(235)은 불순물 이온을 포함하는 층으로서, 상기 불순물 이온은 Ar, C, H, N, B, Fe, Mg, Zn, He, Ne, Be, Li, Si, F, S, P, As, Sr, Te 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
이온 주입층(235)은 각각 독립적으로 서로 동일한 불순물 이온에 의해 형성된 층이거나 또는 서로 상이한 불순물 이온에 의해 형성된 층을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 제1 이온 주입층(235a), 제2 이온 주입층(235b) 및 제3 이온 주입층(235c)은 모두 Ar 이온이 주입된 층이거나 또는, 제1 이온 주입층(235a)은 Ar 이온, 제2 이온 주입층(235b)은 C 이온, 제3 이온 주입층(235c)은 Fe 이온이 주입된 층일 수 있다.
이온 주입층(235)은 상기 불순물 이온의 도즈(dose) 양 또는 주입 에너지를 변화시킴에 따라, 질화물계 반도체층(235)에 주입되는 양이나 깊이가 달라질 수 있는데, 약 10 keV 내지 약 5 MeV 의 주입 에너지로, 약 1E17/cm3 내지 약 5E21 이온/cm3의 도즈(dose) 양을 조절하여 질화물 반도체층(130) 표면으로부터 약 50 nm 내지 약 30 ㎛의 깊이에 형성된 것일 수 있으나, 이에 제한되는 것은 아니다.
질화물계 반도체층(230)은 트렌치(231)에 의해 노출될 수 있다. 구체적으로, 질화물계 반도체층(230)의 일부와, 채널층(240), 언도프된 GaN층(250), 질화탄소규소 기능층(260) 및 제1 질화규소층(270)을 식각하는 것에 의해 트렌치(231)가 형성될 수 있다.
채널층(240)은 AlGaN, InGaN, AlBN, InAlN, InAlGaN 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
절연층(291)은 트렌치(231)의 내측을 따라 형성될 수 있는데, 도 3에 도시된 바와 같이, 제1 질화규소층(270) 상에 제2 질화규소층(280)이 더 형성된 경우에는 트렌치(231)의 내측을 따라 형성되어 제2 질화규소층(280)의 상부 영역까지 연장될 수 있다.
또한, 절연층(291)은 게이트 절연층이 될 수 있으며, 절연층(291) 상에 게이트 전극(292)이 형성될 수 있다.
채널층(240)에는 2차원 전자가스층(2-dimensional electron gas, 2-DEG)(241)이 형성될 수 있다. 2차원 전자가스층(241)은 채널층(240)과 GaN층(250) 간의 밴드-갭 에너지(band-gap energy) 차이로 인해 형성될 수 있으며, 이 2차원 전자가스층(241)에 의해 전류가 흐를 수 있는 채널층 역할을 할 수 있다.
도 3에 도시된 실시예에서, 채널층(240) 내에 형성된 2차원 전자가스층(241)은 트렌치(231)에 의해 분리된다. 이 같이 트렌치(241)에 의해 게이트 영역에 2차원 전자가스층(241)이 형성되지 않기 때문에, 질화물계 반도체 소자(200)가 노멀리 오프 타입의 동작을 용이하게 구현할 수 있게 된다.
질화탄소규소 기능층(260)은 소스 전극(294) 및 드레인 전극(295)을 형성하기 위하여 일 영역과 타 영역을 통해 노출된다. 이 영역들은 제1 질화규소층(270) 및 제2 질화규소층(280)을 일부 식각하는 것에 의해 노출될 수 있다.
소스 전극(294)은 질화탄소규소 기능층(260)의 일 영역 상에 형성된다. 이 실시예에서는, 질화탄소규소 기능층(260) 상에 오믹 메탈층(293)이 더 형성될 수 있으며, 소스 전극(294)은 오믹 메탈층(293) 상에 형성될 수 있다.
드레인 전극(295)은 질화탄소규소 기능층(260) 상의 타 영역에 형성된다. 이 실시예에서는, 질화탄소규소 기능층(260) 상에 오믹 메탈층(293)이 더 형성될 수 있으며, 드레인 전극(295)은 오믹 메탈층(239) 상에 형성될 수 있다.
게이트 전극(291), 소스(294) 및 드레인(295)은 Ni, Al, Ti, TiN, Pt, Au, RuO2, V, W, WN, Hf, HfN, Mo, NiSi, CoSi2, WSi, PtSi, Ir, Zr, Ta, TaN, Cu, Ru, Co 및 이들의 조합으로 이루어진 군으로부터 선택될 수 있다.
한편, 패시베이션층(290)은 게이트 전극(292)과 소스 전극(294) 사이에 노출된 제2 질화규소층(280)과, 게이트 전극(292)과 드레인 전극(295) 사이에 노출된 제2 질화규소층(280) 상에 형성될 수 있다.
본 발명의 일 실시예에 따른 질화물계 반도체 소자의 구조는 이종접합 전계효과 트랜지스터(hetero junction field effect transistor; HFET)의 구조 및 노멀리 오프(normally off) 타입의 이종접합 전계효과 트랜지스터로서 예시를 들었지만, 쇼트키 다이오드(Schottky diode) 등과 같은 다양한 반도체 소자에 적용될 수 있다. 예를 들어, 쇼트키 다이오드의 경우, 쇼트키 접합층은 Ni/Au, CuInO2/Au, ITO/Au, Ni/Pt/Au, Pt/Au 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함할 수 있으며, 패시베이션 층으로서, SiNx, SiOx, Al2O3, SiC 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함할 수 있으나, 이에 제한되는 것은 아니다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100, 200: 질화물계 반도체 소자
110, 210: 기판
120, 220: 버퍼층
130, 230: 질화물계 반도체층
140, 235: 이온 주입층
150, 240: 채널층
160, 294: 소스 전극
170, 295: 드레인 전극
180, 292: 게이트 전극
250: 언도프된 GaN층
260: 질화탄슈규소 기능층
270: 제1 질화규소층
280: 제2 질화규소층
290: 패시베이션층

Claims (21)

  1. 기판 상에 형성된 버퍼층;
    상기 버퍼층 상에 형성된 질화물계 반도체층;
    상기 질화물계 반도체층 내에 형성된 하나 이상의 이온 주입층; 및
    상기 질화물계 반도체층 상에 형성된 채널층
    을 포함하는 질화물계 반도체 소자.
  2. 기판 상에 형성된 버퍼층;
    상기 버퍼층 상에 형성된 질화물계 반도체층; 및
    상기 질화물계 반도체층 상에 형성된 채널층
    을 포함하고,
    상기 질화물계 반도체층은 하나 이상의 이온 주입층을 포함하는 것인 질화물계 반도체 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 하나 이상의 이온 주입층은 불순물 이온을 포함하는 층인 것인, 질화물계 반도체 소자.
  4. 제3항에 있어서,
    상기 불순물 이온은 Ar, C, H, N, B, Fe, Mg, Zn, He, Ne, Be, Li, Si, F, S, P, As, Sr, Te 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 질화물계 반도체 소자.
  5. 제1항 또는 제2항에 있어서,
    상기 하나 이상의 이온 주입층은 각각 독립적으로 서로 동일한 불순물 이온에 의해 형성된 층이거나 또는 서로 상이한 불순물 이온에 의해 형성된 층을 포함하는 것인, 질화물계 반도체 소자.
  6. 제1항 또는 제2항에 있어서,
    상기 하나 이상의 이온 주입층은 상기 질화물 반도체층 표면으로부터 50 nm 내지 30 ㎛의 깊이에 형성된 것인, 질화물계 반도체 소자.
  7. 제1항 또는 제2항에 있어서,
    상기 하나 이상의 이온 주입층은 2층 내지 10층을 포함하는 것인, 질화물계 반도체 소자.
  8. 제1항 또는 제2항에 있어서,
    상기 하나 이상의 이온 주입층은 10 keV 내지 5 MeV 의 주입 에너지로 형성된 것인, 질화물계 반도체 소자.
  9. 제1항 또는 제2항에 있어서,
    상기 하나 이상의 이온 주입층은 1E17/cm3 내지 5E21/cm3의 도즈(dose) 양을 조절하여 주입된 것인, 질화물계 반도체 소자.
  10. 제1항 또는 제2항에 있어서,
    상기 질화물계 반도체층은 GaN, InGaN, AlGaN, AlInGaN, AlN, InN, ZnInN, ZnGaN, MgGaN 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 질화물계 반도체 소자.
  11. 제1항 또는 제2항에 있어서,
    상기 질화물계 반도체 소자는 노멀리 온 타입 또는 노멀리 오프 타입인 것인, 질화물계 반도체 소자.
  12. 기판 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 질화물계 반도체층을 형성하는 단계;
    상기 질화물계 반도체층 내에 불순물 이온을 주입하여 하나 이상의 이온 주입층을 형성하는 단계; 및
    상기 질화물계 반도체층 상에 채널층을 형성하는 단계
    를 포함하는 질화물계 반도체 소자의 제조 방법.
  13. 제12항에 있어서,
    상기 불순물 이온은 이온주입(ion implantation) 방법, 또는 플라즈마 침지 이온 주입(plasma immersion ion implantation) 방법에 의하여 상기 질화물계 반도체층 내에 주입되는 것인, 질화물계 반도체 소자의 제조 방법.
  14. 제12항에 있어서,
    상기 불순물 이온은 Ar, C, H, N, B, Fe, Mg, Zn, He, Ne, Be, Li, Si, F, S, P, As, Sr, Te 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 질화물계 반도체 소자의 제조 방법.
  15. 제12항에 있어서,
    상기 하나 이상의 이온 주입층은 각각 독립적으로 서로 동일한 불순물 이온에 의해 형성된 층이거나 또는 서로 상이한 불순물 이온에 의해 형성된 층을 포함하는 것인, 질화물계 반도체 소자의 제조 방법.
  16. 제12항에 있어서,
    상기 하나 이상의 이온 주입층은 2층 내지 10층을 포함하는 것인, 질화물계 반도체 소자의 제조 방법.
  17. 제12항에 있어서,
    상기 하나 이상의 이온 주입층은 상기 불순물 이온의 도즈(dose) 양 또는 주입 에너지를 변화시킴에 따라, 상기 질화물계 반도체층에 주입되는 양이나 깊이가 달라지는 것인, 질화물계 반도체 소자의 제조 방법.
  18. 제12항에 있어서,
    상기 하나 이상의 이온 주입층은 10 keV 내지 5 MeV의 주입 에너지로 불순물 이온을 주입하여 상기 질화물계 반도체층 표면으로부터 50 nm 내지 30 ㎛의 깊이에 형성되는 것인, 질화물계 반도체 소자의 제조 방법.
  19. 제12항에 있어서,
    상기 하나 이상의 이온 주입층은 1E17/cm3 내지 5E21/cm3의 불순물 이온의 도즈(dose) 양을 조절하여 형성된 것인, 질화물계 반도체 소자의 제조 방법.
  20. 제12항에 있어서,
    상기 질화물계 반도체층에 불순물 이온을 주입한 후에, 어닐링(annealing)하는 단계를 추가 포함하는 것인, 질화물계 반도체 소자의 제조 방법.
  21. 제12항에 있어서,
    상기 질화물계 반도체층은 GaN, InGaN, AlGaN, AlInGaN, AlN, InN, ZnInN, ZnGaN, MgGaN 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 질화물계 반도체 소자의 제조 방법.
KR1020120079798A 2012-07-23 2012-07-23 질화물계 반도체 소자 및 그의 제조 방법 Withdrawn KR20140013247A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120079798A KR20140013247A (ko) 2012-07-23 2012-07-23 질화물계 반도체 소자 및 그의 제조 방법
CN201310303593.4A CN103579330A (zh) 2012-07-23 2013-07-18 氮化物基半导体器件及其制造方法
US13/947,517 US9129888B2 (en) 2012-07-23 2013-07-22 Nitride-based semiconductor device and manufacturing method thereof
JP2013152402A JP2014022752A (ja) 2012-07-23 2013-07-23 窒化物系半導体素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120079798A KR20140013247A (ko) 2012-07-23 2012-07-23 질화물계 반도체 소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20140013247A true KR20140013247A (ko) 2014-02-05

Family

ID=49945807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120079798A Withdrawn KR20140013247A (ko) 2012-07-23 2012-07-23 질화물계 반도체 소자 및 그의 제조 방법

Country Status (4)

Country Link
US (1) US9129888B2 (ko)
JP (1) JP2014022752A (ko)
KR (1) KR20140013247A (ko)
CN (1) CN103579330A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10109763B2 (en) 2016-03-10 2018-10-23 Samsung Electronics Co., Ltd. Light-emitting devices and methods of manufacturing the same
US10410868B2 (en) * 2013-06-03 2019-09-10 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
KR101946454B1 (ko) * 2012-09-18 2019-02-12 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조 방법
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9263569B2 (en) * 2013-08-05 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. MISFET device and method of forming the same
TW201539751A (zh) * 2014-02-14 2015-10-16 道康寧公司 含植入緩衝層之ｉｉｉ族氮化物基板與電晶體
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
US9608103B2 (en) * 2014-10-02 2017-03-28 Toshiba Corporation High electron mobility transistor with periodically carbon doped gallium nitride
CN104409344A (zh) * 2014-11-17 2015-03-11 中国科学院半导体研究所 降低Ni/Au与p-GaN欧姆接触的比接触电阻率的方法
ITUB20155536A1 (it) * 2015-11-12 2017-05-12 St Microelectronics Srl Transistore hemt di tipo normalmente spento includente una trincea contenente una regione di gate e formante almeno un gradino, e relativo procedimento di fabbricazione
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
KR102238369B1 (ko) * 2016-08-18 2021-04-08 레이던 컴퍼니 이온 주입을 이용한 고저항 나이트라이드 버퍼층의 반도체 물질 성장
CN107170671A (zh) * 2017-06-22 2017-09-15 广东省半导体产业技术研究院 一种基于离子注入的GaN功率器件及其制造方法
CN108198747A (zh) * 2018-01-09 2018-06-22 湖南理工学院 一种二次外延生长制备氮化镓系材料的方法
JP7052503B2 (ja) * 2018-04-05 2022-04-12 日本電信電話株式会社 トランジスタの製造方法
CN109065442A (zh) * 2018-04-17 2018-12-21 江南大学 一种利用氟离子注入实现氮化镓中诱导形成2dhg的方法
US11757027B2 (en) * 2018-12-13 2023-09-12 Intel Corporation E-D mode 2DEG FET with gate spacer to locally tune VT and improve breakdown
CN112331718B (zh) 2019-08-05 2022-02-22 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
CN113644128A (zh) * 2021-06-29 2021-11-12 西安电子科技大学 一种槽栅多沟道结构GaN基高电子迁移率晶体管及制作方法
JP7434234B2 (ja) * 2021-09-16 2024-02-20 株式会社東芝 半導体装置の製造方法及び半導体装置
CN114503282B (zh) * 2021-12-31 2024-01-02 英诺赛科(苏州)科技有限公司 氮化物基半导体装置及其制造方法
KR102655449B1 (ko) * 2023-11-24 2024-04-09 주식회사 멤스 쇼트키 다이오드 및 이의 형성 방법
WO2026022653A1 (en) * 2024-07-23 2026-01-29 Zinite Corporation Stackable and self-aligned tft structures

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270464A (ja) 1997-03-27 1998-10-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
KR20000004749A (ko) 1998-06-30 2000-01-25 김영환 누설전류를 감소한 트랜지스터 제조방법
WO2002001641A1 (en) * 2000-06-27 2002-01-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6992319B2 (en) * 2000-07-18 2006-01-31 Epitaxial Technologies Ultra-linear multi-channel field effect transistor
US6867078B1 (en) * 2003-11-19 2005-03-15 Freescale Semiconductor, Inc. Method for forming a microwave field effect transistor with high operating voltage
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
CN101336482B (zh) * 2005-11-29 2010-12-01 香港科技大学 低密度漏极hemt
KR20090034169A (ko) * 2007-10-02 2009-04-07 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR101038836B1 (ko) 2008-10-21 2011-06-03 삼성엘이디 주식회사 질화계 이종접합 전계효과 트랜지스터 제조방법
KR101172857B1 (ko) 2009-12-14 2012-08-09 경북대학교 산학협력단 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10410868B2 (en) * 2013-06-03 2019-09-10 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device
US10109763B2 (en) 2016-03-10 2018-10-23 Samsung Electronics Co., Ltd. Light-emitting devices and methods of manufacturing the same

Also Published As

Publication number Publication date
US20140021481A1 (en) 2014-01-23
JP2014022752A (ja) 2014-02-03
CN103579330A (zh) 2014-02-12
US9129888B2 (en) 2015-09-08

Similar Documents

Publication Publication Date Title
KR20140013247A (ko) 질화물계 반도체 소자 및 그의 제조 방법
JP6554530B2 (ja) 再成長構造を用いたｉｉｉ族窒化物トランジスタ
US9711633B2 (en) Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
JP6203533B2 (ja) 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法
JP5270562B2 (ja) 埋込み層に低抵抗コンタクトを形成する打込み領域を含んだ半導体デバイスの製作方法および関連したデバイス
US9548376B2 (en) Method of manufacturing a semiconductor device including a barrier structure
TWI433240B (zh) 具有自我對準耐高溫接點之半導體元件及其製造方法
US9847401B2 (en) Semiconductor device and method of forming the same
US8216924B2 (en) Methods of fabricating transistors using laser annealing of source/drain regions
US20070164315A1 (en) Cap Layers Including Aluminum Nitride for Nitride-Based Transistors and Methods of Fabricating Same
US20160351683A1 (en) Method of making transistor having metal diffusion barrier
EP3501033B1 (en) Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
JP2014222763A (ja) 常時オフ半導体デバイスおよびその作製方法
US20150236146A1 (en) High electron mobility transistor (hemt) having an indium-containing layer and method of manufacturing the same
JP2013251544A (ja) その場バリア酸化法と構成
KR20140110615A (ko) 질화계 반도체 소자
US20150021665A1 (en) Transistor having back-barrier layer and method of making the same
KR101205872B1 (ko) 질화갈륨계 반도체 소자 및 그 제조 방법
JP2010114219A (ja) 半導体装置及びその製造方法
JP2009302191A (ja) 半導体装置及びその製造方法
EP2117039B1 (en) Semiconductor devices including shallow inplanted regions and methods of forming the same
CN116364549A (zh) 常关型氮化镓元件的制造方法
JP7037801B2 (ja) 電界効果トランジスタ及びその製造方法
CN118039665A (zh) 一种半导体器件的外延结构及其制备方法、半导体器件

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000