KR20140048083A - 터치 디스플레이 패널 - Google Patents

터치 디스플레이 패널 Download PDF

Info

Publication number
KR20140048083A
KR20140048083A KR1020137022555A KR20137022555A KR20140048083A KR 20140048083 A KR20140048083 A KR 20140048083A KR 1020137022555 A KR1020137022555 A KR 1020137022555A KR 20137022555 A KR20137022555 A KR 20137022555A KR 20140048083 A KR20140048083 A KR 20140048083A
Authority
KR
South Korea
Prior art keywords
comb
line
detection line
common electrode
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020137022555A
Other languages
English (en)
Other versions
KR101534425B1 (ko
Inventor
티안이 우
Original Assignee
상하이 티안마 마이크로-일렉트로닉스 컴퍼니., 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 상하이 티안마 마이크로-일렉트로닉스 컴퍼니., 리미티드 filed Critical 상하이 티안마 마이크로-일렉트로닉스 컴퍼니., 리미티드
Publication of KR20140048083A publication Critical patent/KR20140048083A/ko
Application granted granted Critical
Publication of KR101534425B1 publication Critical patent/KR101534425B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)

Abstract

터치 디스플레이 패널은 서로 대향 배치된 컬러 필름(CF) 기판과 박막 트랜지스터(TFT) 기판, 상기 CF 기판과 TFT 기판 사이에 배치된 액정층을 포함한다. 빗 형상 구조를 가진 공통 전극 및/또는 빗 형상 구조를 가진 화소 전극이 액정층에 인접한 TFT 기판 상에 배치되어 있다. 접촉층이 액정층에 인접한 CF 기판 상에 배치되어 있다. 이 접촉층은 서로 절연되어 있는 구동 라인과 검출 라인을 포함한다. 구동 라인 및/또는 상기 검출 라인은 공통 전극의 빗 형상 구조 및/또는 상기 화소 전극의 빗 형상 구조에 대해 적어도 부분적으로 오정렬되어 있는 빗 형상 구조를 가지고 있다. 발명의 기술적 해결책을 채용함으로써, 접촉층의 구동 라인과 슬릿을 가진 상부 전극층(또는 분리되어 있는 공통 및 화소 전극들) 사이 그리고 접촉층의 검출 라인과 상부 전극층 사이의 기생 커패시턴스가 감소될 수가 있으며, 이에 의해 터치 디스플레이 패널의 검출 감도가 향상된다.

Description

터치 디스플레이 패널{TOUCH DISPLAY PANEL}
본 발명은 액정 디스플레이 기술, 구체적으로는 터치 디스플레이 패널에 관한 것이다.
이 출원은 "터치 디스플레이 패널"이라는 명칭으로 국가 지식 재산권국에 2012년 7월 20일 자로 출원된 중국 특허 출원 제201210253996.8호에 대한 우선권을 주장하며, 여기에 전체로서 인용에 의해 합체되어 있다.
액정(liquid crystal)은 그 자체의 우수한 전기 제어성으로 인해 디스플레이 패널에 점진적으로 적용되어 왔다. 액정 디스플레이 방식들 중에 꼬인 네마틱[twisted nematic (TN)] 디스플레이 방식이 액정 디스플레이 패널에 가장 널리 사용된다. 그러나 이러한 디스플레이 방식의 디스플레이 원리에 따르면, 시야각(viewing angle)이 제한적이다. 이러한 문제점에 대한 해결책으로서는 동일한 기판 상에 화소 전극과 공통 전극을 배치해서 이들 화소 및 공통 전극 사이에 전압을 인가하는 것이 알려져 있으며, 그 결과 기판과 실질적으로 평행한 전계가 형성되고, 액정 분자들이 기판과 실질적으로 평행한 평면 내에서 구동된다. 횡전계 방식은 평면 정렬 스위칭[In-Plane Switching (IPS)] 방식과 모서리 전계 스위칭[Fringe Field Switching (FFS)] 방식을 포함하는 것으로 알려져 있다. IPS 방식에서는 빗 형상의 화소 전극과 빗 형상의 공통 전극이 배열을 위해 조합되어 있다. FFS 방식에서는 상부 전극층과 하부 전극층이 동일 기판 상에 배치되어 있고, 이들 상하부 전극층 사이에는 절연층이 존재한다. 특히, 이들 상하부 전극층 중의 하나는 공통 전극으로서 사용되며, 다른 하나는 화소 전극으로서 사용된다. 게다가 상부 전극층은 빗 형상 구조체 등에서 전계를 통과시키기 위한 개구부로서 슬릿이 내부에 형성된 상태로 설정되어 있다.
현재, 액정은 사용자가 손 또는 다른 물체로 터치 패널을 접촉할 수 있도록 해주는 디스플레이[액정 디스플레이(LCD)]의 터치 디스플레이 패널에 사용되는 것이 널리 보급되어 디스플레이 패널을 사용하는 장치에 정보가 입력된다. 이렇게 함으로써 다른 입력 장치(예컨대, 자판, 마우스, 원격제어기, 등)에 대한 사용자의 의존도가 감소 또는 제거되어 사용자를 위한 작동 편의성을 달성한다.
초기의 터치 디스플레이 패널은 저항 방식이다. 접촉체와 디스플레이 패널 사이의 접촉 위치에서 압력은 두 도전성 필름이 서로 접촉하게 해주며, 임의의 스위치를 폐쇄시켜 접촉 신호를 송신한다. 그러나 저항성 터치 디스플레이 패널이 장시간 반복적으로 가압되는 경우, 두 도전성 필름은 반복적인 가압에 의해 변형될 수 있으며, 이에 의해 두 도전성 필름의 성능이 열화할 수도 있거나, 심지어 두 도전성 필름이 손상될 수도 있는데, 이것은 접촉 신호의 오판(誤判)을 야기하는 경향이 있다. 전술한 단점에 대하여 용량성 터치 디스플레이 패널이 제안되었다.
도 1에 도시된 바와 같이, 용량성 터치 디스플레이 패널의 접촉층의 기본 구조는 유전 물질과, 유전 물질에 의해 서로 절연되어 있는 두 도전성 필름을 포함하며, 구동 라인(11)이 하부 도전성 필름 상에 배치되어 있고, 검출 라인(12)이 상부 도전성 필름 상에 배치되어 있다. 접촉체에 의해 어떠한 접촉도 발생하지 않는 경우, 접촉층의 등가 회로가 도 2에 도시되어 있다. 특히, 커패시턴스(C1)가 구동 라인(11)과 검출 라인(12) 사이에 형성되어 있고, 구동 라인(11)과 검출 라인(12)은 각각 등가 저항(R2)과 등가 저항(R3)을 가지고 있다. 검출 라인(12)은 저항(R1)을 통해 접지되어 있고, 구동 라인(11)과 검출 라인(12)은 각각 디스플레이 패널의 나머지 도전층(들)에 대해 기생 커패시턴스(C2)와 기생 커패시턴스(C3)를 가지고 있다. 구동 라인(11)의 기생 커패시턴스(C2)는 저항기(R4)에 직렬로 연결되고 나서 접지되어 있다. 검출 라인(12)의 기생 커패시턴스(C3)는 저항기(R5)에 직렬로 연결되고 나서 접지되어 있다. 교류 신호(I0)가 구동 라인(11)에 인가되는 경우, 대응 신호의 전압(Vs)이 검출 라인(12)으로부터 검출될 것이다. 검출체(예컨대, 손가락)이 도 3에 도시된 바와 같이 검출 라인(12)과 같은 접촉층에 접촉하는 경우, 접촉층의 등가 회로가 도 4에 도시된 바와 같다. 특히, 손가락(12)이 접지 커패시턴스(C5)를 검출 라인(12)에 인가하고, 손가락의 등가 저항은 R6이다. 이 경우, 교류 신호(I0)가 구동 라인(11)에 여전히 인가되는 경우, 검출 라인(12)으로부터 검출되는 대응 신호의 전압(Vs)은 더 작을 것이며, 이것은 저항(R6), 접지 커패시턴스(C5), 및 커패시턴스(C1)가 순차적으로 직렬로 연결되어 있기 때문이다. 요약하면, 접촉층이 접촉되었는 지의 여부는 검출 라인(12)으로부터 검출되는 전압에 따라 알려질 수 있다.
전술한 IPS, FFS 액정 디스플레이와 용량성 터치 디스플레이 패널을 조합하면, IPS, FFS 액정 디스플레이(FFS-LCD) 터치 디스플레이 패널이 형성되고, 컬러 필름[color film (CF)] 기판, 박막 트랜지스터[thin film transistor (TFT)] 기판, 그리고 이들 사이의 액정층을 포함한다. 접촉층은 CF 기판 상에 배치되어 있다. 그러나 전술한 FFS-LCD 터치 디스플레이 패널에서, 구동 라인과 검출 라인은 층 전체에 걸쳐 배치되어 있으며, 따라서 구동 라인과 검출 라인은 빗 형상 구조를 가진 상부 전극층(화소 전극 또는 공통 전극)과 완전하게 중첩하고 있다. 액정은 구동 및 검출 라인과 상부 전극층 사이에 채워져 있다. 액정은 유전 물질에 상당하며, 구동 라인과 검출 라인은 하나의 전극판에 상당하며, 슬릿(들)을 가진 상부 전극층은 나머지 전극판에 상당한다. 따라서, 구동 라인과 빗 형상 구조를 가진 상부 전극층 사이에 그리고 검출 라인과 상부 전극층 사이에 기생 커패시턴스가 존재할 수도 있다. 전술한 접촉 검출 방법을 설명하면, 기생 커패시턴스는 검출 라인으로부터 검출된 전압(Vs)을 더 작게 되도록 할 수 있으며, 따라서 터치 디스플레이 패널의 검출 감도를 감소시킨다. IPS-LCD 터치 디스플레이 패널의 경우, 층 전체에 걸쳐 배치되어 있는 구동 라인과 검출 라인도 역시 구동 및 검출 라인과, 분리되어 있는 공통 및 하소 전극 사이에 존재하는 기생 커패시턴스에 이를 수 있으며, 따라서 터치 디스플레이 패널의 검출 감도를 감소시킨다.
이러한 상황에 기반을 두고, 본 발명은 전술한 문제점을 개선하기 위해 터치 디스플레이 패널을 제공한다.
발명의 목적은 구동 라인과 빗 형상 구조를 가진 상부 전극층(분리되어 있는 공통 및 화소 전극) 사이에 그리고 검출 라인과 상부 전극층 사이에 기생 커패시턴스를 줄임으로써 터치 디스플레이 패널의 검출 감도를 향상시키는 터치 디스플레이 패널을 제공하는 것이다
본 발명에 따르면, 서로 대향 배치된 컬러 필름(CF) 기판과 박막 트랜지스터(TFT) 기판, 상기 CF 기판과 TFT 기판 사이에 배치된 액정층을 포함하는 터치 디스플레이 패널이 제공된다. 빗 형상 구조를 가진 공통 전극 및/또는 빗 형상 구조를 가진 화소 전극이 액정층에 인접한 TFT 기판 상에 배치되어 있다. 접촉층이 액정층에 인접한 CF 기판 상에 배치되어 있다. 이 접촉층은 서로 절연되어 있는 구동 라인과 검출 라인을 포함한다. 구동 라인 및/또는 검출 라인은 공통 전극의 빗 형상 구조 및/또는 상기 화소 전극의 빗 형상 구조에 대해 적어도 부분적으로 오정렬되어 있는 빗 형상 구조를 가지고 있다.
선택적으로, 구동 라인 및/또는 검출 라인의 빗 형상 구조는 공통 전극의 빗 형상 구조 및/또는 화소 전극의 빗 형상 구조에 상보적이다.
선택적으로, 구동 라인 및 상기 검출 라인은 동일한 층에 형성되고, 상기 구동 라인은 상기 검출 라인에 수직이다.
선택적으로, 검출 라인은 구동 라인에 의해 다수의 분리부로 분리되고, 제1 연결부는 분리부 상에 배치되고, 제1 연결부는 구동 라인을 교차시켜 검출 라인의 분리부를 연결시킨다.
선택적으로, 구동 라인은 검출 라인에 의해 다수의 분리부로 분리되고, 제2 연결부는 분리부 상에 배치되고, 제2 연결부는 검출 라인을 교차시켜 구동 라인의 분리부를 연결시킨다.
선택적으로, 접촉층은 서로 절연되어 있는 제1 접촉층 및 제2 접촉층을 포함하고, 구동 라인은 제1 접촉층에 형성되고, 검출 라인은 제2 접촉층에 형성된다.
선택적으로, 제2 접촉층은 제1 접촉층보다 상기 액정층에 더 가깝고, 검출 라인은 공통 전극의 빗 형상 구조 및/또는 화소 전극의 빗 형상 구조에 대해 오정렬되어 있는 빗 형상 구조를 가지고 있다.
선택적으로, 제1 접촉층은 제2 접촉층보다 액정층에 더 가깝고, 구동 라인은 공통 전극의 빗 형상 구조 및/또는 화소 전극의 빗 형상 구조에 대해 오정렬되어 있는 빗 형상 구조를 가지고 있다.
선택적으로, 공통 전극은 액정층에 인접한 TFT 기판의 표면에 배치되고, 공통 전극은 빗 형상 구조를 가지고 있고, 구동 라인 및/또는 검출 라인의 빗 형상 구조는 공통 전극의 빗 형상 구조에 대해 적어도 부분적으로 오정렬되어 있다.
선택적으로, 화소 전극은 액정층에 인접한 TFT 기판의 표면에 배치되고, 화소 전극은 빗 형상 구조를 가지고 있고, 구동 라인 및/또는 검출 라인의 빗 형상 구조는 화소 전극의 빗 형상 구조에 대해 적어도 부분적으로 오정렬되어 있다.
선택적으로, 공통 전극 및 화소 전극은 액정층에 인접한 TFT 기판의 표면에 배치되고, 공통 전극 및 화소 전극은 서로에 대해 분리된 빗 형상 구조를 가지고 있고, 구동 라인 및/또는 검출 라인의 빗 형상 구조는 공통 전극의 빗 형상 구조와 화소 전극의 빗 형상 구조 양자에 대해 적어도 부분적으로 오정렬되어 있다.
선택적으로, 구동 라인 및 검출 라인의 재료는 투명하다.
선택적으로, 공통 전극 또는 화소 전극의 재료는 투명하다.
선택적으로, 구동 라인 및 검출 라인의 재료는 산화 인듐 주석, 산화 인듐 아연, 또는 이의 조합물이다.
종래 기술과 비교하면, 본 발명은 아래의 장점을 가진다.
1) IPS-LCD 터치 디스플레이 패널의 경우, 액정층에 인접한 TFT 기판 상에 배치된 공통 전극 및 화소 전극 양자는 빗 형상 구조를 가지고 있다. CF 기판의 접촉층을 위한 배열은 기존의 해결책과는 상이하며, 기존의 해결책에서는 구동 라인과 검출 라인이 층 전체에 걸쳐 배치되어 있다. 본 발명에 따르면, 구동 라인 및/또는 검출 라인은 빗 형상 구조를 가지고 있고, 이 빗 형상 구조는 액정층에 인접한 TFT 기판 상에 배치되어 있는 공통 전극의 빗 형상 구조 및 화소 전극의 빗 형상 구조 중의 적어도 하나에 대해 적어도 부분적으로 오정렬되어 있다. 따라서, TFT 기판의 공통 전극 및 화소 전극이 CF 기판의 구동 라인 및/또는 검출 라인과 완전하게 중첩되는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
FFS-LCD 터치 디스플레이 패널의 경우, 빗 형상 구조를 가진 공통 전극 또는 빗 형상 구조를 가진 화소 전극이 액정층에 인접한 TFT 기판 상에 배치되어 있다. CF 기판의 접촉층을 위한 배열은 기존의 해결책과는 상이하며, 기존의 해결책에서는 구동 라인과 검출 라인이 층 전체에 걸쳐 배치되어 있다. 본 발명에 따르면, 구동 라인 및/또는 검출 라인도 역시 액정층에 인접한 TFT 기판 상에 배치되어 있는 공통 전극의 빗 형상 구조 및 화소 전극의 빗 형상 구조 중의 적어도 하나에 대해 적어도 부분적으로 오정렬되어 있는 빗 형상 구조를 가지고 있다. 따라서, TFT 기판의 공통 전극 및/또는 화소 전극이 CF 기판의 구동 라인 및/또는 검출 라인과 완전하게 중첩되는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
2）선택적인 해결책에 있어서, IPS-LCD 터치 디스플레이 패널의 경우, 구동 라인 및/또는 검출 라인의 빗 형상 구조는 액정층에 인접한 TFT 기판 상에 배치되어 있는 공통 전극의 빗 형상 구조 및 화소 전극의 빗 형상 구조에 대해 적어도 부분적으로 오정렬되어 있을 뿐만 아니라 이들 빗 형상 구조 중의 적어도 하나에 상보적이며, 이에 의해 TFT 기판의 공통 전극 및/또는 화소 전극과 CF 기판의 구동 라인 및/또는 검출 라인 사이의 기생 커패시턴스가 더욱 감소된다.
FFS-LCD 터치 디스플레이 패널의 경우, 구동 라인 및/또는 검출 라인의 빗 형상 구조는 액정층에 인접한 TFT 기판 상에 배치되어 있는 공통 전극의 빗 형상 구조 및 화소 전극의 빗 형상 구조에 대해 적어도 부분적으로 오정렬되어 있을 뿐만 아니라 이들 빗 형상 구조 중의 하나에 상보적이며, 이에 의해 TFT 기판의 공통 전극 및/또는 화소 전극과 CF 기판의 구동 라인 및/또는 검출 라인 사이의 기생 커패시턴스가 더욱 감소된다.
도 1은 종래 기술에서 용량성 터치 디스플레이 패널의 접촉층이 접촉되지 않은 경우의 구조도이며,
도 2는 도 1의 등가 회로도이며,
도 3은 종래 기술에서 용량성 터치 디스플레이 패널의 접촉층이 접촉된 경우의 구조도이며,
도 4는 도 3의 등가 회로도이며,
도 5는 본 발명에 따른 터치 디스플레이 패널의 구조도이며,
도 6은 IPS-LCD 터치 디스플레이 패널의 제1 종의 TFT 기판의 화소 유닛의 평면도이며,
도 7은 도 6의 I-I 선을 따라 취한 단면도이며,
도 8은 도 7의 구조에 대한 최적화 구조의 구조 단면도이며,
도 9는 본 발명에 따른 구동 라인의 구조도이며,
도 10은 본 발명에 따른 검출 라인의 구조도이며,
도 11은 도 6에서 CF 기판과 TFT 기판의 화소 유닛에 의해 형성된 터치 패널의 평면도이며,
도 12는 도 11의 II-II 선을 따라 취한 단면도이며,
도 13 은 IPS-LCD 터치 디스플레이 패널의 제2 종의 TFT 기판의 화소 유닛의 평면도이며,
도 14는 본 발명에 다른 접촉층의 구조도이며,
도 15는 도 14의 영역(Q)의 확대도이며,
도 16은 IPS-LCD 터치 디스플레이 패널의 제2 종의 TFT 기판의 단면도이며,
도 17은 FFS-LCD 터치 디스플레이 패널의 TFT 기판의 화소 유닛의 평면도이며,
도 18은 도 17의 III-III 선을 따라 취한 단면도이며,
도 19는 도 18의 구조에 대한 최적화 구조의 구조 단면도이며,
도 20은 도 17에서 CF 기판과 TFT 기판의 화소 유닛에 의해 형성된 터치 패널의 평면도이며,
도 21은 도 20의 IV-IV 선을 따라 취한 단면도이다.
상기의 발명의 목적, 특징, 그리고 장점을 이해하기에 더 명확하고 쉽게 하기 위해 이하에서는 발명의 구체적인 실시형태가 도면과 관련하여 상세하게 예시될 것이다. 발명은 원리의 설명에 주로 주안점을 두며, 첨부한 도면은 축척에 따라 작도되지 않았다.
제 1 실시형태
제1 실시형태에서는 IPS 액체 디스플레이 방식으로 동작하는 IPS-LCD 터치 디스플레이 패널을 예로 들어 발명의 기술적인 해결책을 설명한다.
도 5를 참조하면, IPS-LCD 터치 디스플레이 패널은 서로 대향 배치된 컬러 필름[color film (CF)] 기판(2)과 박막 트랜지스터[thin film transistor (TFT)] 기판(3), 그리고 CF 기판과 TFT 기판 사이에 배치된 액정층(4)을 포함한다.
TFT 기판(3)이 먼저 설명된다. 화소 유닛의 평면도인 도 6과 도 6의 I-I 선을 따라 취한 단면도인 도 7을 참조하면, TFT 기판(3)은 유리 기판(31)과 유리 기판(31) 상에 형성된 회로 기판을 포함한다. 액정층(4)에 인접한 회로 기판의 표면은 전극층(32)이며, 이 전극층(32)은 공통 전극(322)과 전압을 인가해서 액정을 회전시키기 위해 사용되는 화소 전극(321)을 포함한다.
회로 기판은 서로 교차하는 데이터 라인(34)과 게이트 라인(33), 데이터 라인(34)과 게이트 라인(33)의 교차점에 형성된TFT 트랜지스터, 그리고 데이터 라인(34)과 게이트 라인(33)에 의해 정해진 영역 내에 형성된 화소 전극(321)을 포함한다. 게다가 회로 기판은 게이트 라인(33)과 동일한 층에 배치되고 게이트 라인(33)과 실질적으로 평행하게 배치되는 공통 전극 라인(도시 생략)과 이 공통 전극 라인에 전기적으로 접속되는 공통 전극(322)을 더 포함한다. TFT 트랜지스터의 게이트 전극은 게이트 라인(33)의 일부분이며, TFT 트랜지스터의 소스 전극은 데이터 라인(34)의 일부분이며, TFT 트랜지스터의 드레인 전극은 비아 홀(도시 생략)을 통해 화소 전극(321)에 접속된다. 화소 전극(321)은 막대 형상부(3211)와 이 막대 형상부(3211)에 수직방향으로 접속되는 빗 형상부(3212)를 포함한다. 공통 전극(322)의 일부분은 또한 화소 전극(321)과 동일한 층에 형성된다. 공통 전극(322)은 공통 전극 라인과 실질적으로 평행한 막대 형상부(3221)와 공통 전극 라인과 실질적으로 수직한 빗 형상부(3222)를 포함한다. 빗 형상부(3222)와 화소 전극(321)의 빗 형상부(3212)는 액정 분자를 회전시킬 전압을 위해 교번 배열 형태로 배치되어 있다.
전술한 구조에서, 막대 형상부(3221)와 빗 형상부(3222)는 공통 전극(322)의 빗 형상 구조를 형성하며, 막대 형상부(3211)와 빗 형상부(3212)는 화소 전극(321) 의 빗 형상 구조를 형성한다. 공통 전극(322)과 화소 전극(321)을 위해 빗 형상부를 각각 배치하는 목적은 단독으로 일체형 구조를 위한 불연속적인 틈새(슬릿)를 배치해서 전계를 통과시키기 위한 개구부를 배치하기 위한 것이다. 따라서, 다른 실시형태들은 불연속적인 틈새가 공통 전극(322)과 화소 전극(321)에 각각에 형성될 수 있는 한, 빗 형상 구조에 한정되지 않는다.
게다가, 공통 전극(322)의 빗 형상 구조와 화소 전극(321)의 빗 형상 구조는 액정층(4)에 인접한 TFT 기판(3)의 표면 상에 형성된다. 공통 전극(322)의 빗 형상 구조와 화소 전극(321)의 빗 형상 구조 양자의 수명을 향상시키기 위해, 도 8에 도시된 바와 같이, 보호 필름(35)이 공통 전극(322)의 빗 형상부(3222)와 화소 전극(321)의 빗 형상부(3212) 상에 배치될 수도 있으며, 보호 필름(35)의 재료는 질화실리콘(silicon nitride)이 될 수도 있다. 더욱 바람직하게는, 액정 정렬층(36)이 보호 필름(35) 상에 더 배치될 수도 있으며, 액정 정렬층(36)의 재료는 폴리이미드(polyimide)가 될 수도 있다.
유리 기판(31)은 또한 수정과 같은 투명한 물질 또는 필요에 따라 유연한 플라스틱으로 만들어질 수도 있다는 점에 유의해야 한다.
CF 기판(2)을 설명하면 다음과 같다. 도 5를 참조하면, CF 기판(2)은 유리 기판(21), 이 유리 기판(21)의 표면에 배치된 광 여과층(도시 생략), 광 차단층(도시 생략), 그리고 액정층(4)에 인접한 접촉층을 포함한다. 이 접촉층은 제1 접촉층과 제2 접촉층을 포함한다. 구동 라인(22)은 제1 접촉층에 형성되어 있고, 검출 라인(24)은 제2 접촉층에 형성되어 있다. 유전층(23)은 두 접촉층 사이에 배치되어 있다.
바람직하게는 두 접촉층에 있어서, 구동 라인(22)과 검출 라인(24)은 서로에 대해 수직으로 배치되어 있으며, 그 결과 접촉체가 구동 라인(22)과 검출 라인(24)의 교차점에서 접촉을 할 때 접촉 제어 신호가 검출된다.
제1 실시형태에서, 검출 라인(24)과 함께 배치된 제2 접촉층은 액정층(4)에 더 가깝다. 그러나 다른 실시형태에서는 구동 라인(22)과 함께 배치된 제1 접촉층이 액정층(4)에 더 가까울 수도 있다.
하나의 구동 라인(22)과 하나의 검출 라인(24)에 의해 형성된 하나의 유닛이 TFT 기판(3)의 하나의 화소 유닛에 대응할 수도 있거나, 다수의 화소 유닛에 대응할 수도 있다는 점에 유의해야 한다.
종래 기술에서, 구동 라인(22)과 검출 라인(24)은 각각 일체형 도전층이다. 종래 기술과는 달리, 제1 실시형태에서는 구동 라인(22) 또는 검출 라인(24)이 또한 빗 형상 구조로 배치되어 있다. 구체적으로 도 9를 참조하면, 구동 라인(22)의 빗 형상 구조는 막대 형상부(221)와 이 막대 형상부(221)에 수직으로 연결된 빗 형상부(222)를 포함한다. 도 10을 참조하면, 검출 라인(24)의 빗 형상 구조는 막대 형상부(241)와 이 막대 형상부(241)에 수직으로 연결된 빗 형상부(242)를 포함한다.
게다가, 공통 전극(322)의 빗 형상부(3222)와 화소 전극(321)의 빗 형상부(3212)가 동일한 층에 있고 번갈아 배치되어 있는 경우와 관련하여, 검출 라인(24)은 액정층(4)에 더 가깝고, 검출 라인(24)은 구체적으로 아래와 같이 배치되어 있다. 1) 검출 라인(24)의 빗 형상부(242)는 화소 전극(321)의 빗 형상부(3212)에 대해 오정렬(誤整列)되어 있거나, 2) 검출 라인(24)의 빗 형상부(242)는 공통 전극(322)의 빗 형상부(3222)에 대해 오정렬되어 있거나, 3) 검출 라인(24)의 빗 형상부(242)는 화소 전극(321)의 빗 형상부(3212)과 공통 전극(322)의 빗 형상부(3222)에 대해 오정렬되어 있다. 따라서, TFT 기판(3)의 공통 전극(322)과 화소 전극(321)은 CF 기판(2)의 검출 라인(22)과 완전하게 중첩하는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
공통 전극(322)의 빗 형상부(3222)와 화소 전극(321)의 빗 형상부(3212)가 동일한 층에 있고 번갈아 배치되어 있는 경우와 관련하여, 구동 라인(22)은 액정층(4)에 더 가깝고, 구동 라인(22)는 구체적으로 아래와 같이 배치되어 있다. 1) 구동 라인(22)의 빗 형상부(222)는 화소 전극(321)의 빗 형상부(3212)에 대해 오정렬되어 있거나, 2) 구동 라인(22)의 빗 형상부(222)는 공통 전극(322)의 빗 형상부(3222)에 대해 오정렬되어 있거나, 3) 구동 라인(22)의 빗 형상부(222)는 화소 전극(321)의 빗 형상부(3212)와 공통 전극(322)의 빗 형상부(3222)에 대해 오정렬되어 있다. 따라서, TFT 기판(3)의 공통 전극(322)과 화소 전극(321)은 CF 기판(2)의 구동 라인(22)과 완전하게 중첩하는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다. 배치 3)의 경우, 발명의 제1 실시형태의 기술적인 해결책을 명료하게 보여주기 위해, 도 11은 CF 기판(2)과 TFT 기판(3)이 제위치에 있을 때 하나의 화소 유닛에 대응하는 디스플레이 패널의 평면도를 보여주고 있고, 도 12는 도 11의 II-II 선을 따라 취한 단면도를 보여주고 있다. 도 11과 도 12에서 볼 수 있듯이, CF 기판(2)의 구동 라인(22)은 TFT 기판(3)의 화소 전극의 빗 형상부(3212)와 공통 전극의 빗 형상부(3222)에 대해 오정렬되어 있으며, 이들 전극은 두개의 층에 각각 배치되어 있다.
요약하면, 구동 라인(22) 또는 검출 라인(24)의 빗 형상 구조는 액정층(4)에 인접한 TFT 기판(3)에서 공통 전극(322)의 빗 형상 구조 및/또는 화소 전극(321)의 빗 형상 구조에 대해 적어도 부분적으로 오정렬되어 있다. 따라서, TFT 기판(3)의 공통 전극(322)과 화소 전극(321)이 CF 기판(2)의 구동 라인(22) 및/또는 검출 라인(24)과 완전하게 중첩하는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
도 6에 도시된 바와 같이, 공통 전극(322)의 막대 형상부(3221)는 빗 형상부(3222)의 일단부에 배치되어 있다. 막대 형상부(3221)가 빗 형상부(3222)의 일단부에 배치되는 것에 한정되지 않고, 도 13에 도시된 바와 같이 불연속적인 틈새를 형성하기 위해 빗 형상부(3222)의 중간에도 역시 배치될 수도 있다는 것을 이해할 수 있다.
더군다나, 하나의 공통 전극(322)의 막대 형상부(3221)에 연결된 다수의 빗 형상부(3222)가 있고, 하나의 화소 전극(321)의 막대 형상부(3211)에 연결된 다수의 빗 형상부(3212)가 있다. 그러나 공통 전극(322)의 경우, 다수의 연결 빗 형상부(3222)는 하나의 막대 형상부(3211)에 연결되는 것이 한정되지 않고, 다수의 막대 형상부(3221)에도 역시 연결될 수도 있다는 것에 유의해야 한다. 유사하게, 화소 전극(321)의 경우, 다수의 연결 빗 형상부(3212)는 하나의 막대 형상부(3211)에 연결되는 것에 한정되지 않고, 다수의 막대 형상부(3211)에도 역시 연결될 수도 있다. 유사하게, 구동 라인(22)의 경우, 다수의 연결 빗 형상부(222)는 하나의 막대 형상부(221)에 연결되는 것이 한정되지 않고, 다수의 막대 형상부(221)에도 역시 연결될 수도 있다. 유사하게, 검출 라인(24)의 경우, 다수의 연결 빗 형상부(242)는 하나의 막대 형상부(241)에 연결되는 것이 한정되지 않고, 다수의 막대 형상부(241)에도 역시 연결될 수도 있다.
유사하게, 막대 형상부(221)와 빗 형상부(222)는 구동 라인(22)의 빗 형상 구조를 형성한다. 막대 형상부(241)와 빗 형상부(242)는 검출 라인(24)의 빗 형상 구조를 형성한다. 각각의 빗 형상 구조가 배치되어 있는데, 이는 각각의 일체형 구조를 위한 불연속적인 틈새(슬릿)를 배치하여 전계를 통과시키기 위한 개구부를 배치하기 위한 것이다. 따라서 다른 실시형태들은 불연속적인 틈새가 구동 라인(22)과 검출 라인(24)을 위해 각각 형성될 수 있는 한, 빗 형상 구조에 한정되지 않는다.
요약하면, 제1 실시형태에 따른 IPS-LCD 터치 디스플레이 패널의 경우, 액정층(4)에 인접한 TFT 기판(3)에서, 공통 전극(322)과 화소 전극(321)은 동일한 층에 있고 번갈아 배치되어 있다. 공통 전극(322)과 화소 전극(321)이 번갈아 배치되어 있기 때문에, 공통 전극(322)과 화소 전극(321)은 각각 빗 형상 구조를 가진다. 전술한 바와 같이, 공통 전극(322)과 화소 전극(321)이 동일한 층에 배치되어 있고, 접촉층이 CF 기판(2)에 배치되어 있고, 구동 라인과 검출 라인은 종래 기술에서는 층 전체에 걸쳐 배치되어 있다. 그러나 본 발명에 따르면, 구동 라인(22) 또는 검출 라인(24)이 역시 빗 형상 구조로 배치되어 있지만, 이 빗 형상 구조는 동일한 층에서 공통 전극(322)의 빗 형상 구조와 화소 전극(321)의 빗 형상 구조 중의 적어도 하나에 대해 적어도 부분적으로 오정렬되어 있다는 점에서 상이하다. 따라서, TFT 기판(3)의 공통 전극(322) 및/또는 화소 전극(321)은 CF 기판(2)의 구동 라인(22) 또는 검출 라인(24)과 완전하게 중첩하는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
전술한 오정렬은 부분적으로 오정렬하는 것과 완전하게 오정렬하는 것을 포함한다. 하나의 평면에 배치된 전극의 양을 증가시키고 활용률을 향상시키기 위해, 구동 라인(22) 또는 검출 라인(24)의 빗 형상 구조는 동일한 층에서 공통 전극(322)의 빗 형상 구조 및/또는 화소 전극(321)의 빗 형상 구조에 적어도 부분적으로 상보적이다.
제1 실시형태에서, 빛 투과율을 향상시키기 위해 구동 라인(22) 및 검출 라인(24)의 재료는 산화 인듐 주석(indium tin oxide), 산화 인듐 아연(indium zinc oxide) 또는 이의 조합물과 같은 투명한 물질이다. 공통 전극(322), 게이트 라인(33), 그리고 데이터 라인(34)의 재료는 구리와 알루미늄과 같은 금속이 될 수도 있다. 공통 전극(322), 게이트 라인(33), 그리고 데이터 라인(34)의 재료는 또한 빛 투과율을 증가시키도록 투명한 도전성 물질이 될 수도 있다. 화소 전극(312)의 재료는 일반적으로 투명한 도전성 물질이다. 투명한 도전성 물질은 또한 예컨대 산화 인듐 주석, 산화 인듐 아연, 또는 이의 조합물이 될 수도 있다.
CF 기판(2)의 표면에 배치된 구동 라인(22) 또는 검출 라인(24) 외에도, 폴리이미드로 형성된 액정 정렬층도 역시 구동 라인(22) 또는 검출 라인(24) 상에 배치될 수도 있다.
제2 실시형태
제2 실시형태에 따른 터치 디스플레이 패널의 구조는 CF 기판(2)의 경우 도 14에 도시된 바와 같이 구동 라인(22) 및 검출 라인(24)이 두 접촉층에 각각 배치되어 있다기 보다는 구동 라인(22) 및 검출 라인(24)이 하나의 접촉층에 배치되는 있다는 점을 제외하면 제1 실시형태에 따른 터치 디스플레이 패널의 구조와 실질적으로 동일하다. 구동 라인(22) 및 검출 라인(24)은 유전층(23)을 매개하여 서로 절연되어 있다. 게다가, 제2 실시형태에서는, 구동 라인(22)은 검출 라인(24)을 다수의 분리부로 분리시킨다. 이들 분리부 상에는 제1 연결부(25)가 구동 라인(22)을 가로질러 분리된 검출 라인(24)을 연결시키도록 배치되어 있다. 다른 실시형태에서는 검출 라인(24)이 또한 구동 라인(22)을 다수의 분리부로 분리시킬 수도 있다. 제2 연결부가 분리부 상에 배치되어 있고, 제1 연결부가 분리된 구동 라인(22)을 연결하기 위해 검출 라인(24)을 교차시킨다.
도 15는 도 14의 영역(Q)에 대한 확대도를 보여주고 있다. 구동 라인(22)의 빗 형상 구조는 막대 형상부(221)와 이 막대 형상부(221)에 수직으로 연결되는 빗 형상부(222)를 포함한다. 검출 라인(24)의 빗 형상 구조는 막대 형상부(241)와 이 막대 형상부(241)에 수직으로 연결되는 빗 형상부(242)를 포함한다.
게다가, 공통 전극(322)의 빗 형상부(3222)와 화소 전극(321)의 빗 형상부(3212)가 동일한 층에 있고 번갈아 배치되어 있는 경우와 관련하여, 구동 라인(22) 및 검출 라인(24)은 하나의 접촉층에 배치되어 있고, 이 접촉층은 구체적으로는 아래와 같이 배치되어 있다. 1) 구동 라인(22)의 빗 형상부(222)와 검출 라인(24)의 빗 형상부(242) 중의 하나가 화소 전극(321)의 빗 형상부(3212)에 대해 오정렬되어 있거나, 구동 라인(22)의 빗 형상부(222)와 검출 라인(24)의 빗 형상부(242) 양자가 화소 전극(321)의 빗 형상부(3212)에 대해 오정렬되어 있거나, 2) 구동 라인(22)의 빗 형상부(222)와 검출 라인(24)의 빗 형상부(242) 중의 하나가 공통 전극(322)의 빗 형상부(3222)에 대해 오정렬되어 있거나, 구동 라인(22)의 빗 형상부(222)와 검출 라인(24)의 빗 형상부(242) 양자가 공통 전극(322)의 빗 형상부(3222)에 대해 오정렬되어 있거나, 3) 구동 라인(22)의 빗 형상부(222)와 검출 라인(24)의 빗 형상부(242) 중의 하나가 화소 전극(321)의 빗 형상부(3212)와 공통 전극(322)의 빗 형상부(3222) 양자에 대해 오정렬되어 있거나, 구동 라인(22)의 빗 형상부(222)와 검출 라인(24)의 빗 형상부(242) 양자가 화소 전극(321)의 빗 형상부(3212)와 공통 전극(322)의 빗 형상부(3222) 양자에 대해 오정렬되어 있다. 따라서, 기판(3)의 공통 전극(322) 및/또는 화소 전극(321)이 CF 기판(2)의 검출 라인(24) 및/또는 구동 라인(22)과 완전하게 중첩하는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
요약하면, 구동 라인(22) 및/또는 검출 라인(24)의 빗 형상 구조는 액정층(4)에 인접한 TFT 기판(3)에서 공통 전극(322)의 빗 형상 구조와 화소 전극(321)의 빗 형상 구조 중의 적어도 하나에 대해 적어도 부분적으로 오정렬되어 있다.
전술한 오정렬은 부분적으로 오정렬하는 것과 완전하게 오정렬하는 것을 포함한다. 하나의 평면에 배치된 전극의 양을 증가시키고 활용률을 향상시키기 위해, 구동 라인(22) 및/또는 검출 라인(24)의 빗 형상 구조는 액정층(4)에 인접한 TFT 기판(3)에서 공통 전극(322)의 빗 형상 구조 및/또는 화소 전극(321)의 빗 형상 구조에 적어도 부분적으로 상보적이다.
제3 실시형태
제3 실시형태에 따른 터치 디스플레이 패널의 구조는 제1 실시형태에 따른 터치 디스플레이 패널의 구조와 실질적으로 동일하지만, TFT 기판(3)의 경우 공통 전극(322) 및 게이트 라인(33)이 먼저 유리 기판(31) 상에 형성되고 나서, TFT 구조와 화소 전극(321)이 형성된다는 점에서 상이하다. 따라서 공통 전극(322)의 빗 형상부(3222)와 화소 전극(321)의 빗 형상부(3212)는 도 16에 도시된 바와 같이 동일한 층에 형성되지 않을 수도 있고, 보호층(37)와 같은 하나 이상의 절연층이 공통 전극(322)의 빗 형상부(3222)와 화소 전극(321)의 빗 형상부(3212) 사이에 배치되어 있다.
화소 전극(321)의 빗 형상부(3212)가 공통 전극(322)의 빗 형상부(3222)보다 액정층(4)에 더 가깝고, 검출 라인(24)이 액정층(4)에 더 가까운 경우와 관련하여, 접촉층이 구체적으로 다음과 같이 배치되어 있다. 검출 라인(24)의 빗 형상부(242)가 화소 전극(321)의 빗 형상부(3212)에 대해 오정렬되어 있다. 따라서, TFT 기판(3)의 화소 전극(321)이 CF 기판(2)의 검출 라인(24)과 완전하게 중첩되는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
화소 전극(321)의 빗 형상부(3212)가 공통 전극(322)의 빗 형상부(3222)보다 액정층(4)에 더 가깝고, 구동 라인(22)이 액정층(4)에 더 가까운 경우와 관련하여, 접촉층이 구체적으로 다음과 같이 배치되어 있다. 구동 라인(22)의 빗 형상부(222)가 화소 전극(321)의 빗 형상부(3212)에 대해 오정렬되어 있다. 따라서, TFT 기판(3)의 화소 전극(321)이 CF 기판(2)의 구동 라인(22)과 완전하게 중첩되는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
화소 전극(321)의 빗 형상부(3212)가 공통 전극(322)의 빗 형상부(3222)보다 액정층(4)에 더 가깝고, 구동 라인(22)과 검출 라인(24)이 동일한 접촉층에 배치되어 있는 경우와 관련하여, 접촉층은 구체적으로 다음과 같이 배치되어 있다. 구동 라인(22)의 빗 형상부(222)와 검출 라인(24)의 빗 형상부(242) 양자가 화소 전극(321)의 빗 형상부(3212)에 대해 오정렬되어 있거나, 구동 라인(22)의 빗 형상부(222)와 검출 라인(24)의 빗 형상부(242) 중의 하나가 화소 전극(321)의 빗 형상부(3212)에 대해 오정렬되어 있다. 따라서, TFT 기판(3)의 화소 전극(321)이 CF 기판(2)의 검출 라인(24) 및/또는 구동 라인(22)과 완전하게 중첩되는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
요약하면, 구동 라인(22) 및/또는 검출 라인(24)의 빗 형상 구조는 화소 전극(321)의 빗 형상 구조에 대해 적어도 부분적으로 오정렬되어 있다. 따라서, TFT 기판(3)의 화소 전극(321)이 CF 기판(2)의 구동 라인(22) 및/또는 검출 라인(24)과 완전하게 중첩되는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
공통 전극(322)의 빗 형상부(3222)가 화소 전극(321)의 빗 형상부(3212)보다 액정층(4)에 더 가깝고, 검출 라인(24)이 액정층(4)에 더 가까운 경우와 관련하여, 접촉층이 구체적으로 다음과 같이 배치되어 있다. 검출 라인(24)의 빗 형상부(242)가 공통 전극(322)의 빗 형상부(3222)에 대해 오정렬되어 있다. 따라서, TFT 기판(3)의 공통 전극(322)이 CF 기판(2)의 검출 라인(24)과 완전하게 중첩되는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
공통 전극(322)의 빗 형상부(3222)가 화소 전극(321)의 빗 형상부(3212)보다 액정층(4)에 더 가깝고, 구동 라인(22)이 액정층(4)에 더 가까운 경우와 관련하여, 접촉층이 구체적으로 다음과 같이 배치되어 있다. 구동 라인(22)의 빗 형상부(222)가 공통 전극(322)의 빗 형상부(3222)에 대해 오정렬되어 있다. 따라서, TFT 기판(3)의 공통 전극(322)이 CF 기판(2)의 구동 라인(22)과 완전하게 중첩되는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
공통 전극(322)의 빗 형상부(3222)가 화소 전극(321)의 빗 형상부(3212)보다 액정층(4)에 더 가깝고, 구동 라인(22) 및 검출 라인(24)이 액정층(4)에 더 가까운 경우와 관련하여, 접촉층이 구체적으로 다음과 같이 배치되어 있다. 구동 라인(22)의 빗 형상부(222)와 검출 라인(24)의 빗 형상부(242) 양자가 공통 전극(322)의 빗 형상부(3222)에 대해 오정렬되어 있거나, 구동 라인(22)의 빗 형상부(222)와 검출 라인(24)의 빗 형상부(242) 중의 하나가 공통 전극(322)의 빗 형상부(3222)에 대해 오정렬되어 있다. 따라서, TFT 기판(3)의 공통 전극(322)이 CF 기판(2)의 검출 라인(24) 및/또는 구동 라인(22)과 완전하게 중첩되는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
요약하면, 구동 라인(22)의 빗 형상 구조 및/또는 검출 라인(24)의 빗 형상 구조는 액정층(4)에 인접한 TFT 기판(3)에서 공통 전극(322)의 빗 형상 구조에 대해 적어도 부분적으로 오정렬되어 있다. 따라서, TFT 기판(3)의 공통 전극(322)이 CF 기판(2)의 검출 라인(24) 및/또는 구동 라인(22)과 완전하게 중첩되는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
요약하면, 구동 라인(22) 및/또는 검출 라인(24)의 빗 형상 구조는 액정층(4)에 인접한 TFT 기판(3)에서 공통 전극(322)의 빗 형상 구조 또는 화소 전극(312)의 빗 형상 구조에 대해 적어도 부분적으로 오정렬되어 있다. 따라서, TFT 기판(3)의 공통 전극(322) 또는 화소 전극(312)이 CF 기판(2)의 구동 라인(22) 및/또는 검출 라인(24)과 완전하게 중첩되는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
전술한 오정렬은 부분적으로 오정렬하는 것과 완전하게 오정렬하는 것을 포함한다. 하나의 평면에 배치된 전극의 양을 증가시키고 활용률을 향상시키기 위해, 구동 라인(22) 및/또는 검출 라인(24)의 빗 형상 구조는 액정층(4)에 인접한 TFT 기판(3)에서 공통 전극(322)의 빗 형상 구조 및/또는 화소 전극(321)의 빗 형상 구조에 적어도 부분적으로 상보적이다.
제4 실시형태
배경기술에서 액정 디스플레이를 실행하기 위해 IPS 방식과 FFS 방식에 대한 설명에 따라, IPS 방식과 비교하면, FFS 방식이 더 높은 빛 투과율을 가진다. 이것은 FFS 방식에서 공통 전극과 화소 전극이 번갈아 배치되지 않아야 하며, 이들 전극 사이에 공간이 감소되기 때문이다. 따라서, 상부 전극층에서 공통 전극 또는 화소 전극의 상부도 역시 측방 전계를 생성할 수 있고, 대응하는 전극에서 액정 분자도 역시 회전될 수 있다. 이것은 공통 전극과 화소 전극 사이에 측방 전계만이 존재하는 IPS 방식에서는 그 경우에 한정되지는 않는다. 각각의 전극이 거의 전계를 가지지 않고, 각각의 전극에서 액정 분자가 회전될 수 없다.
제4 실시형태에서는 FFS 액체 디스플레이 방식으로 동작하는 FFS-LCD 터치 디스플레이 패널을 예로 들어 본 발명의 기술적인 해결책을 설명한다.
도 5를 참조하면, FFS-LCD 터치 디스플레이 패널은 서로 대향 배치되는 컬러 필름(CF) 기판(2)과 박막 트랜지스터(TFT) 기판(3), 그리고 CF 기판과 TFT 기판 사이에 배치되는 액정층(4)을 포함한다. FFS-LCD 터치 디스플레이 패널과 IPS-LCD 터치 디스플레이 패널 사이의 가장 큰 차이점은 TFT 기판(3)에 존재한다.
FFS-LCD 터치 디스플레이 패널의 TFT 기판(3)을 설명하면 다음과 같다. 화소 유닛의 평면도인 도 17과 도 17의 III-III 선을 따라 취한 단면도인 도 18을 참조하면, TFT 기판(3)은 유리 기판(31)과 이 유리 기판(31) 상에 형성된 회로 기판을 포함한다. 회로 기판은 서로 교차하는 데이터 라인(34)과 게이트 라인(33), 이들 데이터 라인(34)과 게이트 라인(33)의 교차점에 형성된 TFT 트랜지스터, 공통 전극 (라인)(322), 그리고 화소 전극(321)을 포함하며, 공통 전극 (라인)(322)은 게이트 라인(33)과 실질적으로 평행하다. TFT 트랜지스터의 게이트 전극은 게이트 라인(33)의 일부분이며, TFT 트랜지스터의 소스 전극은 데이터 라인(34)의 일부분이며, TFT 트랜지스터의 드레인 전극은 비아 홀(도시 생략)을 통해 화소 전극(321)에 접속된다. 화소 전극(321)은 일체형 도전층이다. 화소 전극(321)에서, 절연층(38)과 공통 전극(322)은 상하로 형성되어 있다. 공통 전극(322)은 공통 전극 라인과 실질적으로 평행하게 배치된 막대 형상부(3221)와 공통 전극 라인에 실질적으로 수직으로 배치된 빗 형상부(3222)를 포함한다. 빗 형상부(3222)와 화소 전극(321)은 전압을 제공해서 액정 분자를 회전시키기 위해 사용된다.
전술한 구조에서, 막대 형상부(3221)와 빗 형상부(3222)는 일체형 구조를 위한 불연속적인 틈새(슬릿)을 배치하기 위해 공통 전극(322)의 빗 형상 구조를 형성해서 전계를 통과시키기 위한 개구부를 배치한다. 따라서, 다른 실시형태들은 불연속적인 틈새가 공통 전극(322)을 위해 형성될 수 있는 한, 빗 형상 구조에 한정되지 않는다.
게다가, 공통 전극(322)의 빗 형상 구조는 TFT 기판(3)의 표면에 배치되어 있으며, 이 표면은 액정층(4)에 가깝다. 공통 전극(322)의 빗 형상 구조의 수명을 향상시키기 위해, 도 19에 도시된 바와 같이 보호 필름(35)이 공통 전극(322)의 빗 형상부(3222) 상에 배치될 수도 있으며, 보호 필름(35)의 재료는 질화실리콘이 될 수도 있다. 더욱 바람직하게는, 액정 정렬층(36)이 보호 필름(35) 상에 더 배치될 수도 있으며, 액정 정렬층(36)의 재료는 폴리이미드가 될 수도 있다.
유리 기판(31)도 역시 수정과 같은 투명한 물질 또는 필요에 따라 유연한 플라스틱으로 만들어질 수도 있다는 점에 유의해야 한다.
CF 기판(2)이 다음에 설명된다. 제1 실시형태 및 제2 실시형태와 유사하게, 접촉층이 제1 접촉층과 제2 접촉층을 포함할 수도 있다. 구동 라인(22)이 제1 접촉층에 형성되고, 검출 라인(24)이 제2 접촉층에 형성된다. 유전층(23)이 두 접촉층 사이에 배치되어 있다. 구동 라인(22)과 검출 라인(24)은 또한 하나의 접촉층에 배치될 수도 있다.
이하에서는 구동 라인(22) 및 검출 라인(24)이 두 접촉층에 각각 형성되어 있는 해결책이 먼저 설명된다.
바람직하게는 두 접촉층에서, 구동 라인(22) 및 검출 라인(24)이 서로에 대해 수직으로 배치되어 있으며, 그 결과 접촉체가 구동 라인(22)과 검출 라인(24)의 교차점에서 접촉을 할 때 접촉 제어 신호가 검출된다.
제4 실시형태에서, 두 접촉층에 각각 형성된 구동 라인(22)과 검출 라인(24)은 다음의 두 방식으로 배치될 수도 있다. 1) 검출 라인(24)과 함께 배치된 제2 접촉층은 액정층(4)에 더 가깝고, 2) 구동 라인(22)과 함께 배치된 제1 접촉층은 액정층(4)에 더 가까울 수도 있다.
하나의 구동 라인(22)과 하나의 검출 라인(24)에 의해 형성된 하나의 유닛이 TFT 기판(3)의 하나의 화소 유닛에 대응할 수도 있거나, 다수의 화소 유닛에 대응할 수도 있다는 점에 유의해야 한다.
종래 기술에서, 구동 라인(22)과 검출 라인(24)은 각각 일체형 도전층이다. 종래 기술과는 달리, 제4 실시형태에서는 구동 라인(22) 또는 검출 라인(24)이 또한 빗 형상 구조로 배치되어 있다. 구체적으로 도 9를 다시 참조하면, 구동 라인(22)의 빗 형상 구조는 막대 형상부(221)와 이 막대 형상부(221)에 수직으로 연결된 빗 형상부(222)를 포함한다. 도 10을 참조하면, 검출 라인(24)의 빗 형상 구조는 막대 형상부(241)와 이 막대 형상부(241)에 수직으로 연결된 빗 형상부(242)를 포함한다.
게다가, 공통 전극(322)이 빗 형상부(3222)와 함께 배치되어 있고, 화소 전극(321)이 일체형 구조로 되어 있고, 검출 라인(24)이 액정층(4)에 더 가까운 경우와 관련하여, 접촉층이 구체적으로 아래와 같이 배치되어 있다. 검출 라인(24)의 빗 형상부(242)는 공통 전극(322)의 빗 형상부(3222)에 대해 오정렬되어 있다. 따라서, TFT 기판(3)의 공통 전극(322)은 CF 기판(2)의 검출 라인(22)과 완전하게 중첩하는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
공통 전극(322)이 빗 형상부(3222)와 함께 배치되어 있고, 화소 전극(321)이 일체형 구조로 되어 있고, 구동 라인(22)이 액정층(4)에 더 가까운 경우와 관련하여, 접촉층이 구체적으로 아래와 같이 배치되어 있다. 구동 라인(22)의 빗 형상부(222)는 공통 전극(322)의 빗 형상부(3222)에 대해 오정렬되어 있다. 따라서, TFT 기판(3)의 공통 전극(322)은 CF 기판(2)의 구동 라인(22)과 완전하게 중첩하는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다. 전술한 경우에서, 발명의 제4 실시형태의 기술적인 해결책을 보여주기 위해, 도 20은 CF 기판(2)과 TFT 기판(3)이 제위치에 있을 때 하나의 화소 유닛에 대응하는 디스플레이 패널의 평면도를 보여주고 있고, 도 21는 도 20의 IV-IV 선을 따라 취한 단면도를 보여주고 있다. 도 20과 도 21에서 볼 수 있듯이, CF 기판(2)의 구동 라인(22)은 TFT 기판(3)의 화소 전극의 빗 형상부(3212)와 공통 전극의 빗 형상부(3222)에 대해 오정렬되어 있으며, 이들 화소 전극과 공통 전극은 두개의 층에 각각 배치되어 있다.
요약하면, 구동 라인(22) 또는 검출 라인(24)의 빗 형상 구조는 액정층(4)에 인접한 TFT 기판(3)에서 공통 전극(322)의 빗 형상 구조에 대해 적어도 부분적으로 오정렬되어 있다. 따라서, TFT 기판(3)의 공통 전극(322)이 CF 기판(2)의 구동 라인(22) 또는 검출 라인(24)과 완전하게 중첩하는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
공통 전극(322)의 막대 형상부(3221)에 연결된 다수의 빗 형상부(3222)가 있다는 것을 이해할 수 있다. 그러나 공통 전극(322)의 경우, 다수의 연결 빗 형상부(3222)는 하나의 막대 형상부(3221)에 연결되는 것에 한정되지 않고, 다수의 막대 형상부(3221)에도 역시 연결될 수도 있다는 것에 유의해야 한다. 유사하게, 구동 라인(22)의 경우, 다수의 연결 빗 형상부(222)가 하나의 막대 형상부(221)에 연결되는 것에 한정되지 않고, 다수의 막대 형상부(221)에도 역시 연결될 수도 있다. 유사하게 검출 라인(24)의 경우, 다수의 연결 빗 형상부(242)가 하나의 막대 형상부(241) 에 연결되는 것에 한정되지 않고, 다수의 막대 형상부(241) 에도 역시 연결될 수도 있다.
유사하게, 막대 형상부(221)와 빗 형상부(222)는 구동 라인(22)의 빗 형상 구조를 형성한다. 막대 형상부(241)와 빗 형상부(242)는 검출 라인(24)의 빗 형상 구조를 형성한다. 각각의 빗 형상 구조가 배치되어 있는데, 이는 각각의 일체형 구조를 위한 불연속적인 틈새(슬릿)를 배치하여 전계를 통과시키기 위한 개구부를 배치하기 위한 것이다. 따라서 다른 실시형태들의 경우, 불연속적인 틈새가 구동 라인(22)과 검출 라인(24)을 위해 각각 형성될 수 있는 한, 구동 라인(22)과 검출 라인(24) 양자는 빗 형상 구조로 배치되는 것에 한정되지 않는다.
이하에서는 구동 라인(22)과 검출 라인(24)이 하나의 접촉층에 형성되어 있는 해결책이 설명된다.
도 14를 참조하면, 구동 라인(22) 및 검출 라인(24)이 유전층(23)에 의해 분리되어 있다. 구동 라인(22) 및 검출 라인(24)은 아래의 두 방식으로 서로 분리되어 있다. 1) 구동 라인(22)은 검출 라인(24)을 다수의 분리부로 분리시키고, 제1 연결부(25)는 다수의 분리부 상에 배치되고, 제1 연결부(25)는 구동 라인(22)를 교차시켜 분리된 검출 라인(24)을 연결시키고, 2) 검출 라인(24)도 역시 구동 라인(22)을 다수의 분리부로 분리시킬 수도 있고, 제2 연결부는 다수의 분리부 사에 배치되고, 제2 연결부(25)는 검출 라인(24)을 교차시켜 분리된 구동 라인(22)을 연결시킨다.
종래 기술에서, 구동 라인(22)과 검출 라인(24)은 각각 일체형 도전층이다. 종래 기술과는 달리, 제4 실시형태에서는 구동 라인(22) 또는 검출 라인(24)이 또한 빗 형상 구조로 배치되어 있다. 구체적으로 도 9를 다시 참조하면, 구동 라인(22)의 빗 형상 구조는 막대 형상부(221)와 이 막대 형상부(221)에 수직으로 연결된 빗 형상부(222)를 포함한다. 도 10을 참조하면, 검출 라인(24)의 빗 형상 구조는 막대 형상부(241)와 이 막대 형상부(241)에 수직으로 연결된 빗 형상부(242)를 포함한다.
게다가, 공통 전극(322)이 빗 형상부(3222)와 함께 배치되어 있고, 화소 전극(321)이 일체형 구조로 되어 있고, 구동 라인(22) 및 검출 라인(24)이 하나의 접촉층에 배치되어 있는 경우와 관련하여, 이 접촉층은 구체적으로 아래와 같이 배치되어 있다. 구동 라인(22)의 빗 형상부(222)와 검출 라인(24)의 빗 형상부(242) 중의 하나는 공통 전극(322)의 빗 형상부(3222)에 대해 오정렬되어 있거나, 구동 라인(22)의 빗 형상부(222)와 검출 라인(24)의 빗 형상부(242) 양자는 공통 전극(322)의 빗 형상부(3222)에 대해 오정렬되어 있다. 따라서, TFT 기판(3)의 공통 전극(322)은 CF 기판(2)의 검출 라인(24) 및/또는 구동 라인(22)과 완전하게 중첩하는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
요약하면, 구동 라인(22) 및/또는 검출 라인(24)의 빗 형상 구조는 액정층(4)에 인접한 TFT 기판(3)에서 공통 전극(322)의 빗 형상 구조에 대해 적어도 부분적으로 오정렬되어 있다. 따라서, TFT 기판(3)의 공통 전극(322)은 CF 기판(2)의 검출 라인(24) 및/또는 구동 라인(22)과 완전하게 중첩하는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
전술한 오정렬은 부분적으로 오정렬하는 것과 완전하게 오정렬하는 것을 포함한다. 하나의 평면에 배치된 전극의 양을 증가시키고 활용률을 향상시키기 위해, 구동 라인(22) 및/또는 검출 라인(24)의 빗 형상 구조는 액정층(4)에 인접한 TFT 기판(3)에서 공통 전극(322)의 빗 형상 구조에 적어도 부분적으로 상보적이다.
CF 기판(2)의 표면에 배치된 구동 라인(22) 또는 검출 라인(24) 외에도, 폴리이미드로 만든 액정 정렬층이 또한 구동 라인(22) 또는 검출 라인(24)에 배치될 수도 있다.
제5 실시형태
제5 실시형태의 FFS-LCD 터치 디스플레이 패널의 구조는 제4 실시형태의 터치 디스플레이 패널의 구조와 실질적으로 동일하고, 그 차이점은 TFT 기판(3)의 경우, 공통 전극(322) 및 게이트 전극이 동일한 층에 배치되어 있고, 서로에 대해 실질적으로 평행하고, 공통 전극(322)이 일체형 도전층인 점이다. 공통 전극(322)에서, 절연층(38) 및 화소 전극(321)은 수직으로 형성되어 있다. 화소 전극(321)은 홀을 통해 드레인 전극에 접속된다. 화소 전극(321)은 막대 형상부(3211)와 막대 형상부(3211)에 수직으로 접속된 빗 형상부(3212)를 포함한다. 빗 형상부(3212) 및 공통 전극(322)은 전압을 제공해서 액정 분자를 회전시키기 위해 사용된다.
전술한 구조에서, 일체형 구조(들)를 위한 불연속적인 틈새(슬릿)를 배치하기 위해 막대 형상부(3211) 및 빗 형상부(3212)는 화소 전극(321)의 빗 형상 구조를 형성해서 전계를 통과시키기 위한 개구부를 배치한다. 따라서, 다른 실시형태들의 경우, 화소 전극(321)은 불연속적인 틈새가 화소 전극(321)을 위해 형성될 수 있는 한, 빗 형상 구조에 한정되지 않는다.
게다가, 화소 전극(321)의 빗 형상 구조는 TFT 기판의 표면에 형성되어 있고, 이 표면은 액정층(4)과 가깝다. 화소 전극(321)의 빗 형상 구조의 수명을 향상시키기 위해 보호 필름이 화소 전극(321)의 빗 형상부(3212) 상에 배치될 수도 있고, 이 보호 필름의 재료는 질화실리콘이 될 수도 있다. 보다 바람직하게는 폴리이미드로 만든 액정 정렬층이 보호 필름 상에 더 배치될 수도 있다.
CF 기판(2)을 설명하면 다음과 같다. 제4 실시형태와 유사하게, 접촉층이 다음의 두 방식으로 배치될 수도 있다. 1) 접촉층은 제1 접촉층과 제2 접촉층을 포함하고, 구동 라인(22)은 제1 접촉층에 형성되고, 검출 라인(24)은 제2 접촉층에 형성되고, 유전층(23)은 두 접촉층 사이에 배치되어 있다. 2) 구동 라인(22) 및 검출 라인(24)은 하나의 접촉층에 형성된다.
이하에서는 구동 라인(22) 및 검출 라인(24)이 두 접촉층에 각각 형성되는 해결책이 먼저 설명된다.
바람직하게는 두 접촉층에서, 구동 라인(22) 및 검출 라인(24)이 서로에 대해 수직으로 배치되어 있으며, 그 결과 접촉체가 구동 라인(22)과 검출 라인(24)의 교차점에서 접촉을 할 때 접촉 제어 신호가 검출된다.
제5 실시형태에서, 두 접촉층에 각각 형성된 구동 라인(22)과 검출 라인(24)은 다음의 두 방식으로 배치될 수도 있다. 1) 검출 라인(24)과 함께 배치된 제2 접촉층은 액정층(4)에 더 가깝고, 2) 구동 라인(22)과 함께 배치된 제1 접촉층은 액정층(4)에 더 가까울 수도 있다.
하나의 구동 라인(22)과 하나의 검출 라인(24)에 의해 형성된 하나의 유닛이 TFT 기판(3)의 하나의 화소 유닛에 대응할 수도 있거나, 다수의 화소 유닛에 대응할 수도 있다는 점에 유의해야 한다.
종래 기술에서, 구동 라인(22)과 검출 라인(24)은 각각 일체형 도전층이다. 종래 기술과는 달리, 제5 실시형태에서는 구동 라인(22) 또는 검출 라인(24)이 또한 빗 형상 구조로 배치되어 있다. 구체적으로 도 9를 다시 참조하면, 구동 라인(22)의 빗 형상 구조는 막대 형상부(221)와 이 막대 형상부(221)에 수직으로 연결된 빗 형상부(222)를 포함한다. 도 10을 참조하면, 검출 라인(24)의 빗 형상 구조는 막대 형상부(241)와 이 막대 형상부(241)에 수직으로 연결된 빗 형상부(242)를 포함한다.
게다가, 화소 전극(321)이 빗 형상부(3212)와 함께 배치되어 있고, 공통 전극(322)이 일체형 구조로 되어 있고, 검출 라인(24)이 액정층(4)에 더 가까운 경우와 관련하여, 접촉층이 구체적으로는 아래와 같이 배치된다. 검출 라인(24)의 빗 형상부(242)는 화소 전극(321)의 빗 형상부(3212)에 대해 오정렬되어 있다. 따라서, TFT 기판(3)의 화소 전극(321)이 CF 기판(2)의 검출 라인(24)과 완전하게 중첩하것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
요약하면, 구동 라인(22) 또는 검출 라인(24)의 빗 형상 구조는 액정층(4)에 인접한 TFT 기판(3)에서 화소 전극(321)의 빗 형상 구조에 대해 적어도 부분적으로 오정렬되어 있다. 따라서, TFT 기판(3)의 화소 전극(321)이 CF 기판(2)의 구동 라인(22) 및/또는 검출 라인(24)과 완전하게 중첩하것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
하나의 화소 전극(321)의 막대 형상부(3211)에 연결된 다수의 빗 형상부(3212)가 있다는 것을 이해할 수 있다. 그러나 화소 전극(321)의 경우, 다수의 연결 빗 형상부(3212)는 하나의 막대 형상부(3211)에 연결되는 것에 한정되지 않고, 다수의 막대 형상부(3211)에도 역시 연결될 수도 있다. 유사하게, 구동 라인(22)의 경우, 다수의 연결 빗 형상부(222)는 하나의 막대 형상부(221)에 연결되는 것이 한정되지 않고, 다수의 막대 형상부(221)에도 역시 연결될 수도 있다. 유사하게, 검출 라인(24)의 경우, 다수의 연결 빗 형상부(242)는 하나의 막대 형상부(241)에 연결되는 것이 한정되지 않고, 다수의 막대 형상부(241)에도 역시 연결될 수도 있다.
유사하게, 막대 형상부(221)와 빗 형상부(222)는 구동 라인(22)의 빗 형상 구조를 형성한다. 막대 형상부(241)와 빗 형상부(242)는 검출 라인(24)의 빗 형상 구조를 형성한다. 각각의 빗 형상 구조가 배치되어 있는데, 이는 각각의 일체형 구조를 위한 불연속적인 틈새(슬릿)를 배치하여 전계를 통과시키기 위한 개구부를 배치하기 위한 것이다. 따라서 다른 실시형태들의 경우 검출 라인(24) 및 구동 라인(22) 양자는 불연속적인 틈새가 구동 라인(22)과 검출 라인(24)을 위해 각각 형성될 수 있는 한, 빗 형상 구조로 배치되는 것에 한정되지 않는다.
이하에서는 구동 라인(22) 및 검출 라인(24)이 하나의 접촉층에 각각 형성되는 해결책이 설명된다.
도 15에 도시된 바와 같이, 구동 라인(22) 및 검출 라인(24)이 유전층(23)에 의해 분리되어 있다. 구동 라인(22) 및 검출 라인(24)은 아래의 두 방식으로 서로 분리되어 있다. 1) 구동 라인(22)은 검출 라인(24)을 다수의 분리부로 분리시키고, 제1 연결부(25)는 다수의 분리부 상에 배치되고, 제1 연결부(25)는 구동 라인(22)를 교차시켜 분리된 검출 라인(24)을 연결시키고, 2) 검출 라인(24)도 역시 구동 라인(22)을 다수의 분리부로 분리시킬 수도 있고, 제2 연결부는 다수의 분리부 사에 배치되고, 제2 연결부(25)는 검출 라인(24)을 교차시켜 분리된 구동 라인(22)을 연결시킨다.
종래 기술에서, 구동 라인(22)과 검출 라인(24)은 각각 일체형 도전층이다. 종래 기술과는 달리, 제5 실시형태에서는 구동 라인(22) 또는 검출 라인(24)이 또한 빗 형상 구조로 배치되어 있다. 구동 라인(22)의 빗 형상 구조는 막대 형상부(221)와 이 막대 형상부(221)에 수직으로 연결된 빗 형상부(222)를 포함한다. 검출 라인(24)의 빗 형상 구조는 막대 형상부(241)와 이 막대 형상부(241)에 수직으로 연결된 빗 형상부(242)를 포함한다.
게다가, 화소 전극(321)이 빗 형상부(3212)와 함께 배치되어 있고, 공통 전극(322)이 일체형 구조로 되어 있고, 구동 라인(22) 및 검출 라인(24)이 하나의 접촉층에 배치되어 있는 경우와 관련하여, 이 접촉층은 구체적으로 다음과 같이 배치된다. 구동 라인(22)의 빗 형상부(222)와 검출 라인(24)의 빗 형상부(242) 중의 하나는 화소 전극(321)의 빗 형상부(3212)에 대해 오정렬되어 있거나, 구동 라인(22)의 빗 형상부(222)와 검출 라인(24)의 빗 형상부(242) 양자는 화소 전극(321)의 빗 형상부(3212)에 대해 오정렬되어 있다. 따라서, TFT 기판(3)의 화소 전극(321)은 CF 기판(2)의 검출 라인(24) 및/또는 구동 라인(22)과 완전하게 중첩하는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
요약하면, 구동 라인(22) 및/또는 검출 라인(24)의 빗 형상 구조는 액정층(4)에 인접한 TFT 기판(3)에서 화소 전극(321)의 빗 형상 구조에 대해 적어도 부분적으로 오정렬되어 있다. 따라서, TFT 기판(3)의 화소 전극(321)은 CF 기판(2)의 검출 라인(24) 및/또는 구동 라인(22)과 완전하게 중첩하는 것이 회피되며, 이에 의해 기생 커패시턴스가 감소된다.
전술한 오정렬은 부분적으로 오정렬하는 것과 완전하게 오정렬하는 것을 포함한다. 하나의 평면에 배치된 전극의 양을 증가시키고 활용률을 향상시키기 위해, 구동 라인(22) 및/또는 검출 라인(24)의 빗 형상 구조는 액정층(4)에 인접한 TFT 기판(3)에서 공통 전극(322)의 빗 형상 구조에 적어도 부분적으로 상보적이다.
CF 기판(2)의 표면에 배치된 구동 라인(22) 또는 검출 라인(24) 외에도, 폴리이미드로 만든 액정 정렬층이 또한 구동 라인(22) 및/또는 검출 라인(24)에 배치될 수도 있다.
이상으로 본 발명의 바람직한 실시형태가 설명되었지만, 본 발명에 대한 한정으로 해석되어서는 안된다. 수많은 가능한 변경형태, 변형형태, 그리고 등가형태가 본 발명의 사상과 범위로부터 이탈하지 않고 본 명세서에 개시된 방법 및 기술적인 내용을 고려하여 당업자라면 본 발명의 기술적 해결책에 대해 이루어질 수 있다. 따라서 본 발명의 범위로부터 이탈하지 않고 본 발명의 기술적인 본질에 따른 상술한 실시형태에 대해 이루어진 어떠한 변경형태, 변형형태, 그리고 등가형태도 본 발명의 보호 범위에 속한다.
발명의 기술적인 해결책을 이해할 때의 편의를 위해, 발명에 나타낸 모든 참조부호는 아래와 같이 열거된다:
구동 라인(11) 검출 라인(12)
CF 기판(2) TFT 기판(3)
액정층(4) 유리 기판(31)
전극층(32) 게이트 라인(33)
데이터 라인(34) 화소 전극(321)
화소 전극 막대 형상부(3211) 화소 전극 빗 형상부(3212)
공통 전극(322) 공통 전극 막대 형상부(3221)
공통 전극 빗 형상부(3222) 보호 필름(35)
정렬층(36) 구동 라인(22)
검출 라인(24) 구동 라인 막대 형상부(221)
구동 라인 빗 형상부(222) 검출 라인 막대 형상부(241)
검출 라인 빗 형상부(242) 보호층(37)
절연층(38) 유전층(23)
유리 기판(21)

Claims (14)

  1. 서로 대향 배치된 컬러 필름(CF) 기판과 박막 트랜지스터(TFT) 기판, 상기 CF 기판과 TFT 기판 사이에 배치된 액정층을 구비하며, 빗 형상 구조를 가진 공통 전극 및/또는 빗 형상 구조를 가진 화소 전극이 상기 액정층에 인접한 TFT 기판 상에 배치되어 있고, 접촉층이 액정층에 인접한 CF 기판 상에 배치되어 있고, 상기 접촉층은 서로 절연되어 있는 구동 라인과 검출 라인을 포함하고, 상기 구동 라인 및/또는 상기 검출 라인은 상기 공통 전극의 빗 형상 구조 및/또는 상기 화소 전극의 빗 형상 구조에 대해 적어도 부분적으로 오정렬되어 있는 빗 형상 구조를 가지는 것인 터치 디스플레이 패널.
  2. 제1항에 있어서, 상기 구동 라인의 빗 형상 구조 및/또는 상기 검출 라인의 빗 형상 구조는 상기 공통 전극의 빗 형상 구조 및/또는 상기 화소 전극의 빗 형상 구조에 상보적인 것인 터치 디스플레이 패널.
  3. 제1항에 있어서, 상기 구동 라인 및 상기 검출 라인은 동일한 층에 형성되고, 상기 구동 라인은 상기 검출 라인에 수직인 것인 터치 디스플레이 패널.
  4. 제3항에 있어서, 상기 검출 라인은 상기 구동 라인에 의해 다수의 분리부로 분리되고, 제1 연결부는 상기 분리부 상에 배치되고, 상기 제1 연결부는 상기 구동 라인을 교차시켜 상기 검출 라인의 분리부를 연결시키는 것인 터치 디스플레이 패널.
  5. 제3항에 있어서, 상기 구동 라인은 상기 검출 라인에 의해 다수의 분리부로 분리되고, 제2 연결부는 상기 분리부 상에 배치되고, 상기 제2 연결부는 상기 검출 라인을 교차시켜 상기 구동 라인의 분리부를 연결시키는 것인 터치 디스플레이 패널.
  6. 제1항에 있어서, 상기 접촉층은 서로 절연되어 있는 제1 접촉층 및 제2 접촉층을 포함하고, 상기 구동 라인은 제1 접촉층에 형성되고, 상기 검출 라인은 제2 접촉층에 형성되는 것인 터치 디스플레이 패널.
  7. 제6항에 있어서, 상기 제2 접촉층은 상기 제1 접촉층보다 상기 액정층에 더 가깝고, 상기 검출 라인은 상기 공통 전극의 빗 형상 구조 및/또는 상기 화소 전극의 빗 형상 구조에 대해 오정렬되어 있는 빗 형상 구조를 가지는 것인 터치 디스플레이 패널.
  8. 제6항에 있어서, 상기 제1 접촉층은 상기 제2 접촉층보다 상기 액정층에 더 가깝고, 상기 구동 라인은 상기 공통 전극의 빗 형상 구조 및/또는 상기 화소 전극의 빗 형상 구조에 대해 오정렬되어 있는 빗 형상 구조를 가지는 것인 터치 디스플레이 패널.
  9. 제1항에 있어서, 상기 공통 전극은 상기 액정층에 인접한 TFT 기판의 표면에 배치되고, 상기 공통 전극은 빗 형상 구조를 가지고, 상기 구동 라인 및/또는 상기 검출 라인의 빗 형상 구조는 상기 공통 전극의 빗 형상 구조에 대해 적어도 부분적으로 오정렬되어 있는 것인 터치 디스플레이 패널.
  10. 제1항에 있어서, 상기 화소 전극은 상기 액정층에 인접한 TFT 기판의 표면에 배치되고, 상기 화소 전극은 빗 형상 구조를 가지고, 상기 구동 라인 및/또는 상기 검출 라인의 빗 형상 구조는 상기 화소 전극의 빗 형상 구조에 대해 적어도 부분적으로 오정렬되어 있는 것인 터치 디스플레이 패널.
  11. 제1항에 있어서, 상기 공통 전극 및 상기 화소 전극은 상기 액정층에 인접한 TFT 기판의 표면에 배치되고, 상기 공통 전극 및 상기 화소 전극은 서로에 대해 분리된 빗 형상 구조를 가지고, 상기 구동 라인 및/또는 상기 검출 라인의 빗 형상 구조는 상기 공통 전극의 빗 형상 구조와 상기 화소 전극의 빗 형상 구조 양자에 대해 적어도 부분적으로 오정렬되어 있는 것인 터치 디스플레이 패널.
  12. 제1항에 있어서, 상기 구동 라인 및 상기 검출 라인의 재료는 투명한 것인 터치 디스플레이 패널.
  13. 제1항에 있어서, 상기 공통 전극 또는 상기 화소 전극의 재료는 투명한 것인 터치 디스플레이 패널.
  14. 제12항에 있어서, 상기 구동 라인 및 상기 검출 라인의 재료는 산화 인듐 주석, 산화 인듐 아연, 또는 이의 조합물인 것인 터치 디스플레이 패널.
KR1020137022555A 2012-07-20 2012-12-05 터치 디스플레이 패널 Expired - Fee Related KR101534425B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201210253996.8A CN103294246B (zh) 2012-07-20 2012-07-20 触摸显示面板
CN201210253996.8 2012-07-20
PCT/CN2012/085946 WO2014012319A1 (zh) 2012-07-20 2012-12-05 触摸显示面板

Publications (2)

Publication Number Publication Date
KR20140048083A true KR20140048083A (ko) 2014-04-23
KR101534425B1 KR101534425B1 (ko) 2015-07-06

Family

ID=49095254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137022555A Expired - Fee Related KR101534425B1 (ko) 2012-07-20 2012-12-05 터치 디스플레이 패널

Country Status (5)

Country Link
US (1) US9588368B2 (ko)
EP (1) EP2706442B1 (ko)
KR (1) KR101534425B1 (ko)
CN (1) CN103294246B (ko)
WO (1) WO2014012319A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160043585A (ko) * 2014-10-13 2016-04-22 삼성디스플레이 주식회사 터치 스크린 패널
KR20210032946A (ko) * 2014-10-13 2021-03-25 삼성디스플레이 주식회사 터치 스크린 패널

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9645431B2 (en) * 2008-03-19 2017-05-09 Egalax_Empia Technology Inc. Touch display and method for driving a plurality of touch driving electrodes of touch display
KR102128394B1 (ko) * 2013-09-11 2020-07-01 삼성디스플레이 주식회사 터치 감지 표시 장치
CN103529607B (zh) 2013-10-29 2017-05-31 京东方科技集团股份有限公司 一种液晶显示面板、显示装置及其驱动方法
CN103955309B (zh) * 2014-04-14 2017-08-25 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
CN103995617B (zh) * 2014-05-30 2018-09-07 京东方科技集团股份有限公司 内嵌式触控显示面板、其操作方法及显示装置
US20160034063A1 (en) * 2014-07-29 2016-02-04 Hannstar Display (Nanjing) Corporation Anti-interference touch display panel
CN104503648B (zh) * 2015-01-09 2017-06-09 京东方科技集团股份有限公司 一种内嵌式触摸屏及显示装置
CN105094422B (zh) * 2015-06-23 2018-09-11 京东方科技集团股份有限公司 一种触控显示面板、其制备方法、驱动方法及显示装置
CN105093736A (zh) * 2015-07-14 2015-11-25 京东方科技集团股份有限公司 Ips阵列基板及其制作方法、显示器件
CN105826328B (zh) * 2016-05-03 2019-03-05 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2017195339A1 (ja) * 2016-05-13 2017-11-16 凸版印刷株式会社 表示装置
TWI596527B (zh) * 2016-12-14 2017-08-21 友達光電股份有限公司 觸控顯示裝置
CN109557728B (zh) * 2017-09-25 2021-12-10 京东方科技集团股份有限公司 像素结构及其制作方法、阵列基板和触控显示装置
TWI654548B (zh) * 2017-10-27 2019-03-21 友達光電股份有限公司 觸控裝置
CN207601768U (zh) * 2017-11-30 2018-07-10 昆山国显光电有限公司 一种触控面板及触控显示装置
CN108803945B (zh) * 2018-09-05 2024-04-12 京东方科技集团股份有限公司 一种触摸屏及显示设备
KR102856005B1 (ko) 2019-10-30 2025-09-05 엘지디스플레이 주식회사 터치 디스플레이 장치 및 디스플레이 패널
CN111540713B (zh) * 2020-05-09 2022-07-26 青岛三顺智能电器有限公司 一种触摸显示面板及其制造方法
CN114698267B (zh) * 2021-08-09 2024-06-04 上海航天电子通讯设备研究所 Lcp多层柔性电路板曲面成型方法
KR20250035693A (ko) * 2023-09-05 2025-03-13 삼성디스플레이 주식회사 터치 패널 및 이를 포함하는 표시 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3444540B2 (ja) * 2000-10-17 2003-09-08 松下電器産業株式会社 アクティブマトリックス型液晶表示装置
JP3774858B2 (ja) * 2001-04-07 2006-05-17 大林精工株式会社 液晶表示装置とその駆動方法
CN104965621B (zh) * 2006-06-09 2018-06-12 苹果公司 触摸屏液晶显示器及其操作方法
JP4916852B2 (ja) * 2006-11-29 2012-04-18 株式会社 日立ディスプレイズ タッチパネル付き液晶表示装置
CN101556390B (zh) * 2008-04-09 2012-07-18 北京京东方光电科技有限公司 用于三维显示装置的开关面板和液晶显示系统
JP2009265512A (ja) * 2008-04-28 2009-11-12 Sony Corp 液晶表示装置
JP5206250B2 (ja) * 2008-05-02 2013-06-12 セイコーエプソン株式会社 表示装置および電子機器
TWI497157B (zh) * 2009-06-19 2015-08-21 Tpk Touch Solutions Inc 具觸控功能的平面轉換式液晶顯示器
CN101930132A (zh) * 2009-06-22 2010-12-29 上海天马微电子有限公司 集成触摸屏及集成触摸屏的检测方法
KR20120017587A (ko) * 2010-08-19 2012-02-29 삼성모바일디스플레이주식회사 터치스크린패널 일체형 액정표시장치
TW201227454A (en) * 2010-12-31 2012-07-01 Hong-Da Liu An active array having the touchable sensing matrix unit and a display having the active array
JP5789113B2 (ja) * 2011-03-31 2015-10-07 株式会社Ｊｏｌｅｄ 表示装置および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160043585A (ko) * 2014-10-13 2016-04-22 삼성디스플레이 주식회사 터치 스크린 패널
KR20210032946A (ko) * 2014-10-13 2021-03-25 삼성디스플레이 주식회사 터치 스크린 패널

Also Published As

Publication number Publication date
KR101534425B1 (ko) 2015-07-06
CN103294246B (zh) 2016-03-16
WO2014012319A1 (zh) 2014-01-23
EP2706442B1 (en) 2022-04-27
EP2706442A1 (en) 2014-03-12
US9588368B2 (en) 2017-03-07
US20140022210A1 (en) 2014-01-23
CN103294246A (zh) 2013-09-11
EP2706442A4 (en) 2015-07-08

Similar Documents

Publication Publication Date Title
KR101534425B1 (ko) 터치 디스플레이 패널
CN103164076B (zh) 具有集成式触摸屏的显示装置
CN114647340B (zh) 集成触摸屏
US8687135B2 (en) Stereoscopic liquid crystal display device having touch panel and method for manufacturing the same
US9645665B2 (en) In-cell touch panel and display device
US9449992B2 (en) Display apparatus having touch sensing part and method of manufacturing the same
KR102468767B1 (ko) 터치 일체형 표시패널
JP5971708B2 (ja) タッチパネル内蔵型表示装置
TWI537635B (zh) 整合型觸控螢幕
US8300027B2 (en) Vibration touch sensor, method for vibration touch sensing and vibration touch screen display panel
KR101360782B1 (ko) 터치 스크린 일체형 표시장치
EP2527912B1 (en) Liquid crystal display panel and driving method thereof
KR20140061314A (ko) 터치 센서, 내장형 터치 액정 디스플레이 패널 및 액정 디스플레이
JP2008009750A (ja) タッチパネル付き液晶表示素子
CN103186297B (zh) 一种电容式触摸液晶显示面板和液晶显示装置
CN103049155A (zh) 一种内嵌式触摸屏及显示装置
EP2804043A1 (en) Array substrate, touch liquid crystal display panel and manufacturing method thereof
JP2009186869A (ja) 液晶表示装置
US20160377898A1 (en) Ips in-cell touch display panel and manufacturing method thereof
KR20160081039A (ko) 인셀 터치 방식을 이용한 액정표시장치 및 그 제조방법
CN100510863C (zh) 具有触摸板的液晶显示装置
CN104520790A (zh) 液晶显示装置
CN203299777U (zh) 一种内嵌式触摸屏及显示装置
CN214586297U (zh) 显示装置及检测装置
CN113867575A (zh) 触控显示面板、显示装置及制作方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20180622

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20190621

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20200619

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20210618

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20220617

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20240701

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20240701