KR20140052454A

KR20140052454A - 주사 구동 장치 및 이를 포함하는 표시 장치

Info

Publication number: KR20140052454A
Application number: KR1020120118557A
Authority: KR
Inventors: 이재식; 이현
Original assignee: 삼성디스플레이 주식회사
Priority date: 2012-10-24
Filing date: 2012-10-24
Publication date: 2014-05-07
Also published as: EP2725571B1; EP2725571A1; US20140111490A1; US9530519B2

Abstract

본 발명은 주사 구동 장치와 이를 포함하는 표시 장치에 관한 것으로서, 주사 구동 장치는 복수의 회로부를 포함하고, 복수의 화소에 전달되는 출력 신호를 생성하는 적어도 하나의 서브 영역, 및 상기 적어도 하나의 서브 영역에 포함된 상기 복수의 회로부에 공통적으로 연결되어 상기 회로부 각각에 공통된 신호를 공급하는 적어도 하나의 공통 영역을 포함하는 단위 스테이지가 반복적으로 형성되고, 상기 반복적으로 형성된 단위 스테이지 중 제1 단위 스테이지의 적어도 하나의 공통 영역에서 복수의 회로부와 공통적으로 연결된 접점의 전압값은, 순방향 구동의 경우 상기 제1 단위 스테이지의 다음에 위치한 단위 스테이지의 공통 영역에 입력되고, 역방향 구동의 경우 상기 제1 단위 스테이지의 공통 영역에 입력된다.

Description

주사 구동 장치 및 이를 포함하는 표시 장치{SCAN DRIVER AND DISPLAY DEVICE COMPRISING THE SAME}

본 발명은 주사 구동 장치와 이를 포함하는 표시 장치에 관한 것이다.

평판 표시 장치 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode, OLED)를 이용하여 영상을 표시하는 것으로서, 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되고 발광효율, 휘도 및 시야각이 뛰어난 장점이 있어 최근 들어 보급이 확대되고 있는 실정이다.

통상적으로, 유기 발광 표시 장치는 유기 발광 다이오드를 구동하는 방식에 따라 패시브 매트릭스형 유기 발광 표시 장치(PMOLED)와 액티브 매트릭스형 유기 발광 표시 장치(AMOLED)로 분류된다.

패시브 메트릭스형은 양극과 음극을 서로 직교하도록 형성하고 음극 라인과 양극 라인을 선택하여 구동하는 방식이고, 액티브 메트릭스형은 박막 트랜지스터와 커패시터를 각 픽셀 내에 집적하여 커패시터 용량에 의해 전압을 유지하도록 하는 구동 방식이다.

패시브 메트릭스형은 구조가 간단하고 염가이지만 대형 또는 고정밀도의 패널 실현이 곤란하다. 반면, 액티브 메트릭스형은 대형 및 고정밀도의 패널 실현이 가능하지만 그 제어방법이 기술적으로 어렵고 비교적 고가라는 문제가 있다.

해상도, 콘트라스트, 동작속도의 관점에서 단위 화소마다 선택하여 점등하는 액티브 매트릭스형 유기 발광 표시 장치(AMOLED)가 주류가 되고 있다.

액티브 매트릭스형 유기 발광 표시 장치는 크게 매트릭스 형태로 배열되는 복수의 화소를 포함하는 표시 패널과, 복수의 화소 각각에 영상 데이터 신호를 전달하여 영상을 표시하는 구동 회로로 구성된다. 그리고 구동 회로는 영상 데이터 신호를 각 화소에 연결된 데이터 선을 통해 전달하는 데이터 구동 장치와, 데이터 신호에 따른 영상을 표시하도록 각 화소를 활성화시키기 위하여 각 화소에 연결된 주사선을 통해 주사 신호를 전달하는 주사 구동 장치를 포함한다.

일반적으로 주사 구동 장치는 표시 패널에 포함된 복수의 화소에 화소 라인별로 대응하는 주사 신호를 순차적으로 정확하게 전달하기 위하여 복잡한 회로 구조를 가지므로, 구동 회로 내에서 차지하는 면적이 넓어진다. 또한, 동일한 패널 크기에 대하여 많은 수의 화소를 집적해야 하는 고해상도 표시 장치를 제조하는 경우, 주사 구동 장치가 차지하는 회로 면적으로 인해 사용할 수 없는 공간(dead space)이 늘어나 초경량 초박형의 표시 장치의 제조에 어려움이 있다.

본 발명의 실시 예를 통해 해결하려는 과제는 주사 구동 장치의 회로 면적을 줄일 수 있는 구조를 제안하고, 이를 통해 표시 장치의 사용할 수 없는 공간(dead space)를 줄여 최근 기술 경향인 초박형 초경량화된 표시 장치를 제공하기 위함이다.

또한 주사 구동 장치의 회로 면적을 감소하기 위한 방편으로 회로 구성 소자 개수를 줄여 표시 장치의 생산 수율을 높이기 위함이다.

상기 과제를 해결하기 위한 본 발명의 일 실시 예에 따른 주사 구동 장치는 복수의 회로부를 포함하고, 복수의 화소에 전달되는 출력 신호를 생성하는 적어도 하나의 서브 영역, 및 상기 적어도 하나의 서브 영역에 포함된 상기 복수의 회로부에 공통적으로 연결되어 상기 회로부 각각에 공통된 신호를 공급하는 적어도 하나의 공통 영역을 포함하는 단위 스테이지가 반복적으로 형성되고, 상기 반복적으로 형성된 단위 스테이지 중 제1 단위 스테이지의 적어도 하나의 공통 영역에서 복수의 회로부와 공통적으로 연결된 접점의 전압값은, 순방향 구동의 경우 상기 제1 단위 스테이지의 다음에 위치한 단위 스테이지의 공통 영역에 입력되고, 역방향 구동의 경우 상기 제1 단위 스테이지의 공통 영역에 입력된다.

상기 적어도 하나의 공통 영역은, 복수의 화소 중 각 화소 라인에 연결된 복수의 제1 게이트선에 복수의 제1 게이트 신호를 출력하는 제1 서브 영역에 연결된 제1 공통 회로부, 및 상기 복수의 화소 중 각 화소 라인에 연결된 복수의 제2 게이트선에 복수의 제2 게이트 신호를 출력하는 제2 서브 영역에 연결된 제2 공통 회로부를 포함할 수 있다.

상기 제1 서브 영역은 상기 복수의 제1 게이트선 중 연속하는 두 개의 화소 라인에 각각 연결되는 두 개의 제1 게이트선에 대응하는 제1 게이트 신호를 생성하여 출력하는 두 개의 제1 서브 회로부를 포함한다.

그리고 상기 제1 공통 회로부는 상기 두 개의 제1 서브 회로부와 제1 노드에 공통적으로 연결되어 상기 두 개의 제1 서브 회로부에 상기 제1 노드에 인가된 전압값을 공급할 수 있다.

또한 상기 제2 서브 영역은 상기 복수의 제2 게이트선 중 상기 연속하는 두 개의 화소 라인에 각각 연결되는 두 개의 제2 게이트선에 대응하는 제2 게이트 신호를 생성하여 출력하는 두 개의 제2 서브 회로부를 포함한다.

그리고 상기 제2 공통 회로부는 상기 두 개의 제2 서브 회로부와 제2 노드에 공통적으로 연결되어 상기 두 개의 제2 서브 회로부에 상기 제2 노드에 인가된 전압값을 공급할 수 있다.

상기 제1 서브 회로부 및 상기 제2 서브 회로부 각각은, 출력 신호로서 대응하는 게이트 신호를 생성하는 부스트 스위치와, 상기 부스트 스위치의 게이트와 소스 사이에 연결되어 양단의 전위차를 유지하는 커패시터를 포함한다.

상기 제1 공통 회로부는 구동 개시 신호, 구동 방향 제어 신호, 제1 클록신호, 및 제1 초기화 신호를 공급받고, 상기 제2 공통 회로부는 상기 제1 노드에 인가된 전압값을 전달받고, 제2 클록신호, 제2 초기화 신호를 공급받는다.

이때 상기 구동 개시 신호는, 상기 제1 공통 회로부가 포함된 단위 스테이지가 첫 번째 스테이지인 경우 순방향 구동 개시 신호이고, 상기 제1 공통 회로부가 포함된 단위 스테이지가 마지막 스테이지인 경우 역방향 구동 개시 신호이다.

상기 구동 방향 제어 신호는 순방향 구동 제어 신호 및 역방향 구동 제어 신호를 포함하고, 상기 순방향 구동 제어 신호 및 역방향 구동 제어 신호는 서로 반대 위상을 가진 고정 전압으로 전달된다.

상기 두 개의 제1 서브 회로부는 각각 제1 서브클록신호와 제2 서브클록신호를 공급받아 상기 제1 서브클록신호와 제2 서브클록신호에 따라 라인별로 연속하는 두 개의 제1 게이트 신호를 출력한다.

상기 두 개의 제2 서브 회로부는 각각 상기 제2 서브클록신호와 상기 제1 서브클록신호를 공급받아 상기 제2 서브클록신호와 상기 제1 서브클록신호에 따라 라인별로 연속하는 두 개의 제2 게이트 신호를 출력한다.

상기 제1 서브클록신호와 제2 서브클록신호는 2 수평주기(2H)로 구동하고, 상호 간에 반(1/2) 주기의 위상차를 가질 수 있다.

상기 제1 공통 회로부가 상기 제1 공통 회로부에 입력된 제1 클록신호에 의해 구동하는 시점 이후에, 상기 두 개의 제1 서브 회로부는 각각에 입력된 제1 서브클록신호와 제2 서브클록신호에 대응하여 순차적으로 두 개의 제1 게이트 신호를 출력한다.

상기 제2 공통 회로부가 상기 제2 공통 회로부에 입력된 제2 클록신호에 의해 구동하는 시점 이후에, 상기 두 개의 제2 서브 회로부는 각각에 입력된 제2 서브클록신호와 제1 서브클록신호에 대응하여 순차적으로 두 개의 제2 게이트 신호를 출력한다.

상기 제1 공통 회로부가 포함된 단위 스테이지가 첫 번째 스테이지 또는 마지막 스테이지인 경우에 구동 개시 신호가 입력되고, 상기 구동 개시 신호가 전달되고 난 후 적어도 1 수평주기 내에 상기 제2 서브 회로부는 제2 게이트 신호를 출력한다.

상기 제1 공통 회로부는 제1 초기화 신호를 입력받고, 상기 제1 초기화 신호에 따라 상기 제1 노드 전압값을 변화시켜 상기 두 개의 제1 서브 회로부의 동작을 중지시키고, 상기 제2 공통 회로부는 제2 초기화 신호를 입력받고, 상기 제2 초기화 신호에 따라 상기 제2 노드 전압값을 변화시켜 상기 두 개의 제2 서브 회로부의 동작을 중지시킬 수 있다.

첫 번째 단위 스테이지에 포함된 상기 제1 공통 회로부는, 순방향 구동 제어 신호에 따라 턴 온 되어 순방향 구동 개시 신호의 펄스 전압을 전달하는 제1 스위치, 역방향 구동 제어 신호에 따라 턴 온 되어 상기 제2 노드 전압값을 전달하는 제2 스위치, 제1 클록신호에 따라 턴 온 되어 상기 순방향 구동 개시 신호의 펄스 전압 또는 상기 제2 노드 전압 중 어느 하나를 상기 제1 노드에 전달하는 제3 스위치, 상기 순방향 구동 개시 신호의 펄스 전압 또는 상기 제2 노드 전압 중 어느 하나의 전압에 따라 턴 온 되어 소정의 하이 레벨의 제1 전압을 제3 노드에 전달하는 제4 스위치, 상기 제3 노드의 전압값에 따라 턴 온 되어 상기 제1 전압을 상기 제1 노드에 전달하는 제5 스위치 및 제6 스위치, 상기 제1 전압의 공급원과 상기 제3 노드 사이에 연결된 커패시터, 상기 제3 노드의 전압값에 따라 턴 온 되어 상기 제1 전압을 첫 번째 화소 라인에 전달되는 제1 게이트 신호로 출력하는 제7 스위치, 상기 제3 노드의 전압값에 따라 턴 온 되어 상기 제1 전압을 두 번째 화소 라인에 전달되는 제1 게이트 신호로 출력하는 제8 스위치, 및 제1 초기화 신호에 따라 턴 온 되어 소정의 로우 레벨의 제2 전압을 상기 제3 노드에 전달하는 제9 스위치를 포함할 수 있다.

그리고 첫 번째 단위 스테이지에 포함된 상기 제2 공통 회로부는, 제2 클록신호에 따라 턴 온 되어 상기 제1 노드 전압값을 상기 제2 노드에 전달하는 제10 스위치, 상기 제1 노드 전압값에 따라 턴 온 되어 소정의 하이 레벨의 제1 전압을 제4 노드에 전달하는 제11 스위치, 상기 제4 노드의 전압값에 따라 턴 온 되어 상기 제1 전압을 상기 제2 노드에 전달하는 제12 스위치 및 제13 스위치, 상기 제1 전압의 공급원과 상기 제4 노드 사이에 연결된 커패시터, 상기 제4 노드의 전압값에 따라 턴 온 되어 상기 제1 전압을 첫 번째 화소 라인에 전달되는 제2 게이트 신호로 출력하는 제14 스위치, 상기 제4 노드의 전압값에 따라 턴 온 되어 상기 제1 전압을 두 번째 화소 라인에 전달되는 제2 게이트 신호로 출력하는 제15 스위치, 및 제2 초기화 신호에 따라 턴 온 되어 소정의 로우 레벨의 제2 전압을 상기 제4 노드에 전달하는 제16 스위치를 포함할 수 있다.

상기 제1 게이트 신호는, 상기 복수의 화소 각각에서 이전 프레임에 기입된 영상 데이터 신호에 따른 데이터 전압을 초기화하도록 제어하는 신호이다.

그리고, 상기 제2 게이트 신호는, 상기 복수의 화소 각각에서 현재 프레임 동안 전달되는 영상 데이터 신호에 따른 데이터 전압을 전달하기 위하여 각 화소를 활성화하고, 각 화소의 구동 트랜지스터의 문턱 전압을 보상하도록 제어하는 신호이다.

다른 실시 형태로서, 상기 제1 서브 영역은 상기 복수의 제1 게이트선 중 연속하는 네 개의 화소 라인에 각각 연결되는 네 개의 제1 게이트선에 대응하는 제1 게이트 신호를 생성하여 출력하는 네 개의 제1 서브 회로부를 포함할 수 있다.

이때 상기 제1 공통 회로부는 상기 네 개의 제1 서브 회로부와 제5 노드에 공통적으로 연결되어 상기 네 개의 제1 서브 회로부에 상기 제5 노드에 인가된 전압값을 공급할 수 있다.

그리고 상기 제2 서브 영역은 상기 복수의 제2 게이트선 중 상기 연속하는 네 개의 화소 라인에 각각 연결되는 네 개의 제2 게이트선에 대응하는 제2 게이트 신호를 생성하여 출력하는 네 개의 제2 서브 회로부를 포함할 수 있다.

그리고 상기 제2 공통 회로부는 상기 네 개의 제2 서브 회로부와 제6 노드에 공통적으로 연결되어 상기 네 개의 제2 서브 회로부에 상기 제6 노드에 인가된 전압값을 공급할 수 있다.

상기 네 개의 제1 서브 회로부는 각각 제1 서브클록신호 내지 제4 서브클록신호를 순차적으로 공급받아 상기 제1 서브클록신호 내지 제4 서브클록신호에 따라 라인별로 연속하는 네 개의 제1 게이트 신호를 출력할 수 있다.

상기 네 개의 제2 서브 회로부는 각각 상기 제2 서브클록신호, 상기 제3 서브클록신호, 상기 제4 서브클록신호, 및 상기 제1 서브클록신호를 공급받아 상기 제2 서브클록신호, 상기 제3 서브클록신호, 상기 제4 서브클록신호, 및 상기 제1 서브클록신호에 따라 라인별로 연속하는 네 개의 제2 게이트 신호를 출력할 수 있다.

여기서 상기 제1 서브클록신호 내지 제4 서브클록신호는 4 수평주기(4H)로 구동하고, 상호 간에 1/4 주기의 위상차를 가질 수 있다.

상기 제1 공통 회로부가 상기 제1 공통 회로부에 입력된 제1 클록신호에 의해 구동하는 시점 이후에, 상기 네 개의 제1 서브 회로부는 각각에 입력된 제1 서브클록신호 내지 제4 서브클록신호에 대응하여 순차적으로 네 개의 제1 게이트 신호를 출력할 수 있다.

상기 제2 공통 회로부가 상기 제2 공통 회로부에 입력된 제2 클록신호에 의해 구동하는 시점 이후에, 상기 네 개의 제2 서브 회로부는 각각에 입력된 상기 제2 서브클록신호, 상기 제3 서브클록신호, 상기 제4 서브클록신호, 및 상기 제1 서브클록신호에 대응하여 순차적으로 네 개의 제2 게이트 신호를 출력할 수 있다.

상기 제1 공통 회로부가 포함된 단위 스테이지가 첫 번째 스테이지 또는 마지막 스테이지인 경우에 구동 개시 신호가 입력되고, 상기 구동 개시 신호가 전달되고 난 후 적어도 1 수평주기 내에 상기 제2 서브 회로부는 제2 게이트 신호를 출력할 수 있다.

상기 제1 공통 회로부는 제1 초기화 신호를 입력받고, 상기 제1 초기화 신호에 따라 상기 제5 노드 전압값을 변화시켜 상기 네 개의 제1 서브 회로부의 동작을 중지시킬 수 있다.

상기 제2 공통 회로부는 제2 초기화 신호를 입력받고, 상기 제2 초기화 신호에 따라 상기 제6 노드 전압값을 변화시켜 상기 네 개의 제2 서브 회로부의 동작을 중지시킬 수 있다.

한편 상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 표시 장치는 복수의 화소를 포함하는 표시부, 상기 복수의 화소 각각에 서로 다른 제1 게이트 신호와 제2 게이트 신호를 전달하는 주사 구동부, 상기 복수의 화소 각각에 영상 데이터 신호를 전달하는 데이터 구동부, 상기 복수의 화소 각각에 발광 제어 신호를 전달하는 발광 제어 구동부, 및 상기 주사 구동부, 데이터 구동부, 및 발광 제어 구동부의 구동을 제어하는 복수의 제어 신호를 생성하여 각각 전달하는 제어부를 포함한다.

이때 상기 주사 구동부는 상기 제1 게이트 신호와 상기 제2 게이트 신호를 생성하는 서브 영역 및 상기 서브 영역에 포함된 적어도 두 개의 회로부에 공통적으로 연결되어 상기 적어도 두 개의 회로부 각각에 공통된 신호를 공급하는 공통 영역을 포함하는 단위 스테이지가 반복적으로 형성된다.

그리고, 상기 반복적으로 형성된 단위 스테이지 중 제1 단위 스테이지의 공통 영역에서 적어도 두 개의 회로부와 공통적으로 연결된 접점의 전압값은, 순방향 구동의 경우 상기 제1 단위 스테이지의 다음에 위치한 단위 스테이지의 공통 영역에 입력되고, 역방향 구동의 경우 상기 제1 단위 스테이지의 공통 영역에 입력된다.

상기 제어부는 상기 주사 구동부의 구동 방향을 결정하는 순방향 구동 제어 신호 및 역방향 구동 제어 신호를 생성하여 전달하고, 상기 순방향 구동 제어 신호 및 역방향 구동 제어 신호는 서로 반대 위상을 가진 고정 전압으로 전달된다.

상기 공통 영역은, 상기 복수의 화소 중 각 화소 라인에 전달되는 상기 제1 게이트 신호를 출력하는 제1 서브 영역에 연결된 제1 공통 회로부, 및 상기 복수의 화소 중 각 화소 라인에 전달되는 상기 제2 게이트 신호를 출력하는 제2 서브 영역에 연결된 제2 공통 회로부를 포함한다.

상기 제1 서브 영역은, 연속하는 두 개의 화소 라인에 전달되는 제1 게이트 신호를 생성하여 출력하는 두 개의 제1 서브 회로부를 포함하고, 상기 제2 서브 영역은, 연속하는 두 개의 화소 라인에 전달되는 제2 게이트 신호를 생성하여 출력하는 두 개의 제2 서브 회로부를 포함할 수 있다.

다른 실시 형태로서 상기 제1 서브 영역은, 연속하는 네 개의 화소 라인에 전달되는 제1 게이트 신호를 생성하여 출력하는 네 개의 제1 서브 회로부를 포함하고, 상기 제2 서브 영역은, 연속하는 네 개의 화소 라인에 전달되는 제2 게이트 신호를 생성하여 출력하는 네 개의 제2 서브 회로부를 포함할 수 있다.

그리고, 상기 서브 영역에 포함된 적어도 두 개의 회로부는, 상기 제1 게이트 신호 또는 상기 제2 게이트 신호를 출력 신호로 생성하는 부스트 스위치와, 상기 부스트 스위치의 게이트와 소스 사이에 연결되어 양단의 전위차를 유지하는 커패시터를 포함한다.

상기 제1 게이트 신호는 상기 복수의 화소 각각에 포함된 구동 트랜지스터의 게이트 전압에 기입된 이전 프레임의 영상 데이터 신호에 따른 데이터 전압을 초기화시키는 신호이다.

또한 상기 제2 게이트 신호는 상기 복수의 화소 각각에 대응하는 현재 프레임의 영상 데이터 신호에 따른 데이터 전압을 전달하는 스위칭 트랜지스터의 스위칭 동작을 제어하고, 상기 복수의 화소 각각에 포함된 문턱전압 보상 트랜지스터의 스위칭 동작을 제어하는 신호이다.

상기 복수의 화소 각각에 전달되는 제1 게이트 신호는 상기 제2 게이트 신호보다 먼저 생성되어 전달될 수 있다.

본 발명에 따르면 주사 구동 장치의 회로 면적을 줄일 수 있는 구조를 제공하고, 그에 따라 주사 구동 장치를 구성하는 회로 소자의 개수를 줄임으로써, 고해상도 표시 장치 내부의 사용할 수 없는 공간을 줄일 수 있다.

또한 본 발명에 따르면 주사 구동 장치가 차지하는 회로 면적의 감소로 인해 상대적으로 표시 장치의 레이아웃 공간이 늘어나서 설계 자율도가 증가될 수 있다. 그리고, 주사 구동 장치의 구성 소자 개수의 감소로 인해 표시 장치의 생산 수율을 개선할 수 있다.

도 1은 본 발명의 일 실시 예에 따른 표시 장치의 블록도.
도 2는 도 1에 도시된 표시 장치에 포함된 화소의 구조를 나타내는 회로도.
도 3은 도 1에 도시된 표시 장치에 포함된 주사 구동 장치의 일 실시 예에 따른 구성을 나타내는 블록도.
도 4는 도 3에 도시된 본 발명의 일 실시 예에 따른 주사 구동 장치의 구조를 나타내는 회로도.
도 5는 도 4의 주사 구동 장치의 구동에 따른 신호 타이밍도.
도 6은 도 1에 도시된 표시 장치에 포함된 주사 구동 장치의 다른 실시 예에 따른 구성을 나타내는 블록도.
도 7은 도 6에 도시된 본 발명의 다른 실시 예에 따른 주사 구동 장치의 구조를 나타내는 회로도.
도 8은 도 7의 주사 구동 장치의 구동에 따른 신호 타이밍도.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.

본 발명의 실시 예를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

도 1은 본 발명의 일 실시 예에 따른 표시 장치의 블록도이다.

도 1을 참조하면 표시 장치는 표시부(10), 주사 구동부(20), 데이터 구동부(30), 발광 제어 구동부(40), 및 제어부(50)를 포함한다.

표시부(10)는 대략 행렬 형태로 배열된 복수의 화소(60)를 포함한다. 복수의 화소(60)는 복수의 제1 게이트선(GI1 내지 GIn), 복수의 제2 게이트선(GW1 내지 GWn), 복수의 발광 제어선(EM1 내지 EMn), 및 복수의 데이터선(D1 내지 Dm)에 연결되어 있다.

구체적으로 복수의 화소 각각은, 복수의 제1 게이트선(GI1 내지 GIn) 중 대응하는 제1 게이트선, 복수의 제2 게이트선(GW1 내지 GWn) 중 대응하는 제2 게이트선, 복수의 발광 제어선(EM1 내지 EMn) 중 대응하는 발광 제어선, 및 복수의 데이터선(D1 내지 Dm) 중 대응하는 데이터선에 연결되어 있다.

복수의 화소 각각은 전기적 신호를 빛으로 방출하는 발광 소자와 이러한 발광 소자의 발광을 제어하는 구동 회로로 이루어진다. 그래서 복수의 화소 각각은 순차적으로 활성화된 후 복수의 화소 각각에 대응하는 영상 데이터 신호를 전달받아 그에 따른 빛을 방출함으로써 입력 영상 신호에 대한 영상을 표시하게 된다.

복수의 화소 각각은 대응하는 제1 게이트선을 통해 전달되는 신호에 의해 화소에 인가되었던 이전 프레임의 데이터 신호에 따른 전압을 초기화한다. 복수의 화소 각각은 대응하는 제2 게이트선을 통해 전달되는 신호에 의해 해당 프레임에서 순차적으로 활성화되어 대응하는 데이터 신호를 전달받는다. 상기 각 화소에 대응하는 데이터 신호는 각 화소에 연결된 데이터선을 통해 전달된다.

표시부(10)에는 각 화소의 구동을 위한 전원전압으로서, 소정의 고전위의 제1 전원전압(ELVDD)과, 소정의 저전위의 제2 전원전압(ELVSS)이 인가된다. 그리고, 각 프레임마다 이전 프레임에 기입되었던 영상 데이터 신호에 따른 데이터 전압을 초기화하기 위한 초기화 전압(VINT)이 상기 표시부(10)에 인가된다. 상기 제1 전원전압(ELVDD), 제2 전원전압(ELVSS), 초기화 전압(VINT) 등은 전원 공급부(도면 미도시)로부터 표시부(10)의 각 화소에 연결된 전원 배선들을 통하여 전달된다.

주사 구동부(20)는 표시부(10)의 각 화소에 연결된 복수의 제1 게이트선(GI1 내지 GIn)과 복수의 제2 게이트선(GW1 내지 GWn)에 연결된다.

주사 구동부(20)는 출력 신호로서 복수의 제1 게이트 신호를 생성하여 상기 복수의 제1 게이트선(GI1 내지 GIn)을 통해 표시부(10)의 각 화소에 전달하고, 다른 출력 신호로서 복수의 제2 게이트 신호를 생성하여 상기 복수의 제2 게이트선(GW1 내지 GWn)을 통해 표시부(10)의 각 화소에 전달한다.

주사 구동부(20)의 상기 출력 신호의 생성 및 전달의 동작은 제어부(50)에서 전달된 주사 구동 제어 신호(CONT2)에 따라 제어될 수 있다.

데이터 구동부(30)는 표시부(10)의 각 화소에 연결된 상기 복수의 데이터선(D1 내지 Dm)에 연결된다. 그래서 복수의 영상 데이터 신호에 따른 데이터 전압들을 상기 복수의 데이터선(D1 내지 Dm)을 통해 표시부(10)의 각 화소에 전달한다.

이때 상기 복수의 영상 데이터 신호(DATA)는 외부 영상 소스로부터 공급되어 제어부(50)에서 영상 처리된 후 데이터 구동부(30)에 전달된 신호이다.

데이터 구동부(30)의 동작은 제어부(50)에서 전달된 데이터 구동 제어 신호(CONT1)에 따라 제어된다.

발광 제어 구동부(40)는 표시부(10)의 각 화소에 연결된 상기 복수의 발광 제어선(EM1 내지 EMn)에 연결된다.

발광 제어 구동부(40)는 출력 신호로서 복수의 발광 제어 신호를 생성하고, 이들 신호들을 상기 복수의 발광 제어선(EM1 내지 EMn)을 통해 표시부(10)의 각 화소에 전달한다. 상기 복수의 발광 제어 신호들은 각 화소에 포함된 발광 소자가 빛을 방출하여 영상을 표시하는 동작을 제어한다.

발광 제어 구동부(40)의 상기 발광 제어 신호의 생성 및 전달의 동작은 제어부(50)에서 전달된 발광 구동 제어 신호(CONT3)에 따라 제어될 수 있다.

제어부(50)는 상기 주사 구동부(20), 상기 데이터 구동부(30), 및 상기 발광 제어 구동부(40)의 동작을 제어하는 구동 제어 신호를 생성하여 전달한다.

또한 제어부(50)는 외부 영상 소스로부터 전달되는 영상 신호에 대하여 표시부에 대응하는 휘도, 색온도 등의 보상 처리를 수행하고, 적절한 영상 데이터 신호(DATA)로 가공하여 영상 데이터 신호(DATA)를 데이터 구동부(30)에 전달한다.

구체적으로 제어부(50)는 데이터 구동부(30)의 동작을 제어하는 데이터 구동 제어 신호(CONT1)를 생성하여 데이터 구동부(30)에 전달한다.

그리고, 제어부(50)는 주사 구동부(20)의 동작을 제어하는 주사 구동 제어 신호(CONT2)를 생성하여 주사 구동부(20)에 전달한다. 이때 주사 구동 제어 신호(CONT2)는 주사 구동부(20)의 구동 진행 방향을 개시하는 순방향 구동 개시 신호, 역방향 구동 개시 신호를 포함한다. 그리고, 주사 구동 제어 신호(CONT2)는 주사 구동부(20)의 구동 방향을 제어하는 순방향 구동 제어 신호, 역방향 구동 제어 신호를 포함한다.

주사 구동부(20)는 상기 순방향 구동 개시 신호를 입력 받고 상기 순방향 구동 제어 신호의 제어에 의해 하나의 구동 방향으로 출력 신호를 순차적으로 생성한다. 반대로 주사 구동부(20)는 상기 역방향 구동 개시 신호를 입력 받고 상기 역방향 구동 제어 신호의 제어에 의해 상기 순방향과 반대의 방향으로 출력 신호를 순차적으로 생성한다. 상기 주사 구동 제어 신호(CONT2)의 제어에 따라 주사 구동부(20)에서 출력 신호를 생성하는 구체적인 과정은 이하의 도면에서 설명하기로 한다.

도 2는 본 발명의 일 실시 예에 의한 표시 장치를 구성하는 화소의 회로도를 나타낸다. 특히 도 1에 도시된 표시 장치에 포함된 주사 구동부(20)로부터 전달되는 복수의 출력 신호에 따라 구동되는 화소의 구조를 나타낸다.

도 2에 도시된 화소(60)는 본 발명에 따른 일 실시 예로서, 표시부(10)에 포함된 복수의 화소 라인 중 n번째 화소 라인과 복수의 화소 열 중 m번째 화소열에 위치하는 화소이다.

상기 화소(60)는 n번째 화소 라인에 연결된 n번째 제1 게이트선(GIn)과 n번째 제2 게이트선(GWn)을 통해 주사 구동부(20)에 연결된다. 그리고, n번째 발광 제어선(EMn)을 통해 발광 제어 구동부(40)에 연결된다. 또한 m번째 데이터선(Dm)을 통해 데이터 구동부(30)에 연결된다.

또한 상기 화소(60)는 전원 공급 배선을 통해 제1 전원전압(ELVDD)과 제2 전원전압(ELVSS), 및 초기화 전압(VINT)을 공급하는 전압 공급원에 연결되어 있다.

도 2에 도시된 화소(60)는 6개의 트랜지스터와 1개의 커패시터를 포함하는 구조이나, 하나의 실시 예이며 반드시 이러한 회로 구조에 제한되지 않음은 물론이다. 또한 화소(60)를 구성하는 복수의 트랜지스터는 피모스 트랜지스터(PMOS)로 예시하였으나, 엔모스 트랜지스터(NMOS)로 구현될 수 있다.

구체적으로 화소(60)는 발광 소자로서 유기 발광 다이오드(OLED)를 포함하고, 구동 회로로서 구동 트랜지스터(M1), 스위칭 트랜지스터(M2), 문턱전압 보상 트랜지스터(M3), 초기화 트랜지스터(M4), 발광 제어 트랜지스터(M5, M6)를 포함한다. 또한 상기 구동 회로에는 구동 트랜지스터(M1)의 게이트와 제1 전원전압(ELVDD) 공급원 사이에 연결된 저장 커패시터(Cst)가 더 포함된다.

구동 트랜지스터(M1)는 G 노드에 연결된 게이트 전극, S 노드에 연결된 소스 전극, 및 D 노드에 연결된 드레인 전극을 포함한다. 구동 트랜지스터(M1)는 S 노드에 인가되는 영상 데이터 신호에 대응하는 데이터 전압에 따른 구동 전류를 유기 발광 다이오드(OLED)에 흘려주어 빛을 방출하게 함으로써 영상을 표시하게 한다.

스위칭 트랜지스터(M2)는 n번째 제2 게이트선(GWn)에 연결된 게이트 전극, m번째 데이터선(Dm)에 연결된 소스 전극, 상기 S 노드에 연결된 드레인 전극을 포함한다. 스위칭 트랜지스터(M2)는 상기 n번째 제2 게이트선(GWn)을 통해 전달되는 n번째 제2 게이트 신호(GW[n])에 응답하여 상기 m번째 데이터선(Dm)을 통해 전달되는 대응하는 영상 데이터 신호(D[m])를 상기 S 노드에 전달한다.

문턱전압 보상 트랜지스터(M3)는 n번째 제2 게이트선(GWn)에 연결된 게이트 전극, 상기 D 노드에 연결된 제1 전극, 상기 G 노드에 연결된 제2 전극을 포함한다. 문턱전압 보상 트랜지스터(M3)는 n번째 제2 게이트선(GWn)을 통해 전달되는 n번째 제2 게이트 신호(GW[n])에 응답하여 상기 D 노드 및 G 노드를 연결한다. 즉, 구동 트랜지스터(M1)의 게이트 전극과 드레인 전극을 다이오드 연결함으로써, 영상이 표시될 때 표시부(10)에 포함된 복수의 화소마다 서로 상이한 구동 트랜지스터의 문턱전압 편차를 보상한다.

초기화 트랜지스터(M4)는 n번째 제1 게이트선(GIn)에 연결된 게이트 전극, 초기화 전압(VINT)를 공급하는 전원 공급 배선에 연결된 소스 전극, 및 상기 G 노드에 연결된 드레인 전극을 포함한다. 초기화 트랜지스터(M4)는, n번째 제1 게이트선(GIn)을 통해 전달되는 n번째 제1 게이트 신호(GI[n])에 응답하여 초기화 전압(VINT)을 G 노드에 인가한다. 즉, 구동 트랜지스터(M1)의 게이트 전극에 초기화 전압(VINT)을 전달함으로써, 이전 프레임 동안 구동 트랜지스터(M1)에 전달된 데이터 신호에 따른 데이터 전압값을 초기화시킨다.

발광 제어 트랜지스터는 제1 발광 제어 트랜지스터(M5)와 제2 발광 제어 트랜지스터를 포함하는데, 이는 하나의 실시 예일 뿐이며 반드시 이러한 구조에 제한되지 않는다.

제1 발광 제어 트랜지스터(M5)는 n번째 발광 제어선(EMn)에 연결된 게이트 전극, 제1 전원전압(ELVDD)을 공급하는 전원 공급 배선에 연결된 소스 전극, 및 상기 S 노드에 연결된 드레인 전극을 포함한다.

제1 발광 제어 트랜지스터(M5)는 n번째 발광 제어선(EMn)에 연결된 게이트 전극, 상기 D 노드에 연결된 소스 전극, 유기 발광 다이오드(OELD)의 애노드 전극에 연결된 드레인 전극을 포함한다.

상기 제1 발광 제어 트랜지스터(M5) 및 제2 발광 제어 트랜지스터(M6)는 n번째 발광 제어선(EMn)을 통해 전달되는 n번째 발광 제어 신호(EM[n])에 응답하여 구동 트랜지스터(M1)에서 유기 발광 다이오드(OLED)로 흐르는 구동 전류 경로를 형성함으로써 유기 발광 다이오드가 대응하는 영상 데이터 신호에 따른 빛을 방출할 수 있도록 제어한다. 즉, 상기 제1 발광 제어 트랜지스터(M5) 및 제2 발광 제어 트랜지스터(M6)가 n번째 발광 제어 신호(EM[n])에 따라 턴 온 상태가 유지되는 시간이 조정됨으로써 유기 발광 다이오드(OLED)가 빛을 방출하는 발광 시간이 제어될 수 있다.

저장 커패시터(Cst)는 상기 G 노드에 연결된 일전극 및 제1 전원전압(ELVDD)을 공급하는 전원 공급 배선에 연결된 타전극을 포함한다. 저장 커패시터(Cst)는 양 전극 간의 전위차에 따른 전압만큼 저장하므로, 해당 프레임 동안 구동 트랜지스터(M1)에 인가되는 영상 데이터 신호에 따른 데이터 전압에 대응하는 전압값을 유지할 수 있다.

도 2에 도시된 화소(60)의 동작을 살펴보면, 화소(60)에 대응하여 주사 구동부(20)에서 출력되는 출력 신호 중에서 제1 게이트 신호(GI[n])를 제2 게이트 신호(GW[n])보다 먼저 전달받는다. 이하의 주사 구동부(20)에 관한 도면에서 설명될 것이지만, 주사 구동부(20)는 각 화소마다 대응하는 출력 신호로서 제1 게이트 신호와 제2 게이트 신호를 생성하여 전달하는데, 시간적으로 게이트 온 전압 레벨의 제1 게이트 신호가 제2 게이트 신호보다 먼저 인가된다.

화소(60)의 초기화 트랜지스터(M4)는 상기 n번째 제1 게이트 신호(GI[n])에 응답하여 턴 온 되고 초기화 전압(VINT)을 G 노드에 전달하여 구동 트랜지스터(M1)의 게이트 전극, 즉 G 노드에 연결된 저장 커패시터(Cst)에 저장된 이전 프레임에서의 영상 데이터 신호에 대응하는 소정의 데이터 전압을 초기화한다.

이어서 게이트 온 전압 레벨로 전달되는 n번째 제2 게이트 신호(GW[n])에 대응하여 스위칭 트랜지스터(M2)가 턴 온 된다. 그러면 현재의 프레임에 해당하는 영상 데이터 신호(D[m])에 따른 데이터 전압이 S 노드에 인가된다.

이때 게이트 온 전압 레벨로 전달되는 n번째 제2 게이트 신호(GW[n])에 대응하여 문턱전압 보상 트랜지스터(M3) 역시 턴 온 되고, 구동 트랜지스터(M1)의 게이트 전극과 드레인 전극을 다이오드 연결한다.

그러면 구동 트랜지스터(M1)의 소스 전극(S 노드)에 인가된 상기 데이터 전압(Vdata)에서 구동 트랜지스터의 문턱 전압(Vth)만큼 강하된 전압(Vdata-Vth)이 구동 트랜지스터(M1)의 게이트 전극(G 노드)에 인가된다. 따라서 구동 트랜지스터(M1)의 게이트 전극(G 노드)에 일전극이 연결된 저장 커패시터(Cst)는 양 전극에 인가되는 전위차만큼의 전압을 저장하므로, 현재 프레임 동안 상기 전압값(Vdata-Vth)이 고려된 전압을 저장하게 된다.

그런 다음 제1 발광 제어 트랜지스터(M5)와 제2 발광 제어 트랜지스터(M6)에 게이트 온 전압 레벨로 전달되는 n번째 발광 제어 신호(EM[n])에 대응하여 상기 제1 발광 제어 트랜지스터(M5)와 제2 발광 제어 트랜지스터(M6)가 턴 온 되면 구동 트랜지스터(M1)에서 유기 발광 다이오드(OLED)까지 전류 경로가 형성된다. 이때 유기 발광 다이오드(OLED)는 상기 저장 커패시터(Cst)에 저장된 데이터 전압에 대응하는 구동 전류에 따른 휘도로 발광한다. 즉, 저장 커패시터(Cst)에 저장된 데이터 전압은 문턱전압(Vth)이 고려된 전압값(Vdata-Vth)이므로 유기 발광 다이오드는(OLED) 구동 전류에 대응하여 발광할 때 문턱전압의 영향이 배제될 수 있다.

따라서, 표시부(10)에 포함된 화소들의 유기 발광 다이오드는 구동 전류량에 대응하여 발광할 때 각 화소의 구동 트랜지스터의 문턱전압 편차는 보상될 수 있다.

도 3은 도 1에 도시된 표시 장치에 포함된 주사 구동부(20)의 일 실시 예에 따른 구성을 나타내는 블록도이다.

도 3의 실시 예에 따른 주사 구동부(20)의 구조를 참조하여 알 수 있듯이, 본 발명의 주사 구동부(20)는 일정 크기의 패널에 많은 수의 화소를 집적해야 하는 고해상도 표시 장치에서 주사 구동부(20)가 차지하는 면적을 줄이기 위해서 회로 구성을 공통 영역(100_1, 200_1, 100_2, 200_2)과 서브 영역(101, 201, 102, 202)으로 구분하고 있다.

도 3의 주사 구동부(20)의 구조는 표시부(10)의 복수의 화소 라인 중 첫 번째 화소 라인부터 네 번째 화소 라인에 각각 연결되는 1번째 게이트선(GI1, GW1) 내지 4번째 게이트선(GI4, GW4)에 연결된 부분에 관한 것이다.

공통 영역(100_1, 200_1, 100_2, 200_2)은 서브 영역에 신호를 공급하는 시프트 레지스터로 구성된 영역이다. 도 3의 실시 예에서 상기 공통 영역은 서브 영역에 포함된 적어도 두 개의 서브 회로부에 신호를 공급한다.

한편, 서브 영역(101, 201, 102, 202)은 주사 구동부(20)에서 출력 신호를 생성하는 수단으로써, 일측의 서브 영역에서는 각 화소 라인별로 제1 게이트 신호를 출력 신호로 생성한다. 그리고 타측의 서브 영역에서는 각 화소 라인별로 제2 게이트 신호를 출력 신호로 생성한다.

서브 영역(101, 201, 102, 202) 각각은 적어도 2개의 서브 회로부로 구성된다. 상기 서브 회로부는 각 화소 라인별로 표시부와 연결된 제1 게이트선(GI) 또는 제2 게이트선(GW)에 연결된다. 즉, 주사 구동부(20)는 각 화소 라인별로 두 개의 서브 회로부를 구비하고 각각 제1 게이트 신호와 제2 게이트 신호를 생성하여 대응하는 제1 게이트선(GI)과 제2 게이트선(GW)에 전달한다.

구체적으로 도 3의 실시 예에서는 표시부에 포함된 복수의 화소 라인 중 첫 번째 화소 라인 내지 네 번째 화소 라인에 연결된 복수의 제1 게이트선과 복수의 제2 게이트선과 연결된 주사 구동부의 회로 구성을 나타낸다.

도 3을 참조하면, 제1 공통 회로부(100_1)는, 서브 영역으로서의 제1 서브 회로부(101_1)와 제2 서브 회로부(101_2)에 공통적으로 연결되고, 상기 제1 서브 회로부(101_1)와 제2 서브 회로부(101_2)에 신호를 전달한다.

상기 제1 공통 회로부(100_1)는 입력 신호로서, 순방향 구동 개시 신호(FLM_DN), 순방향 구동 제어 신호(DIR) 또는 역방향 구동 제어 신호(DIRB), 제1 클록신호(CLK1), 및 제1 초기화 신호(INT1)가 입력 단자를 통해 인가된다. 도 3의 도면은 주사 구동부(20)의 상단부의 구조를 예시한 것이므로 만일 주사 구동부(20)의 하단부의 구조인 경우라면, 제1 공통 회로부의 입력 신호로서 순방향 구동 개시 신호가 아닌 역방향 구동 개시 신호(FLM_UP)가 입력되어야 한다.

또한 구동 전압으로서, 소정의 하이 레벨의 제1 전압(VGH) 및 소정의 로우 레벨의 제2 전압(VGL)이 인가된다. 이때 상기 하이 레벨의 제1 전압(VGH)은 적어도 주사 구동부를 구성하는 스위치(PMOS 트랜지스터)들을 턴 오프 시킬 수 있는 수준 이상의 고전위 전압일 수 있다. 상기 로우 하이 레벨의 제2 전압(VGL)은 적어도 주사 구동부를 구성하는 스위치(PMOS 트랜지스터)들을 턴 온 시킬 수 있는 수준 이하의 저전위 전압이다.

상기 제1 서브 회로부(101_1)와 제2 서브 회로부(101_2)는 각각 첫 번째 화소 라인에 연결된 제1 게이트선과 두 번째 화소 라인에 연결된 제1 게이트선에 연결되고, 첫 번째 화소 라인에 포함된 화소에 제1 게이트 신호(GI[1]) 및 두 번째 화소 라인에 포함된 화소에 제1 게이트 신호(GI[2])를 출력 신호로서 각각 생성하여 전달한다.

이때 상기 제1 서브 회로부(101_1)는 입력 단자를 통해 제1 서브클록신호(CLK_S1)를 인가받고, 상기 제2 서브 회로부(101_2)는 입력 단자를 통해 제2 서브클록신호(CLK_S2)를 인가 받는다.

한편, 제2 공통 회로부(200_1)는 상기 제1 공통 회로부(100_1)와 동일한 라인에 위치하고 상기 제1 공통 회로부(100_1)로부터 소정의 노드(Q1)에 인가되는 전압값을 신호로서 전달받아 동작한다.

또한 상기 제2 공통 회로부(200_1)는 입력 신호로서, 제2 클록신호(CLK2), 및 제2 초기화 신호(INT2)를 입력 받는다.

그리고 구동 전압으로서 상기 하이 레벨의 제1 전압(VGH) 및 상기 로우 레벨의 제2 전압(VGL)을 사용한다.

제2 공통 회로부(200_1)는 서브 영역으로서의 제3 서브 회로부(201_1)와 제4 서브 회로부(201_2)에 공통적으로 연결된다.

상기 제3 서브 회로부(201_1)와 제4 서브 회로부(201_2)는 각각 첫 번째 화소 라인에 연결된 제2 게이트선과 두 번째 화소 라인에 연결된 제2 게이트선에 연결되고, 첫 번째 화소 라인에 포함된 화소에 제2 게이트 신호(GW[1]) 및 두 번째 화소 라인에 포함된 화소에 제2 게이트 신호(GW[2])를 출력 신호로서 각각 생성하여 전달한다.

이때 상기 제3 서브 회로부(201_1)는 입력 단자를 통해 제2 서브클록신호(CLK_S2)를 인가받고, 상기 제4 서브 회로부(201_2)는 입력 단자를 통해 제1 서브클록신호(CLK_S1)를 인가 받는다. 즉, 하나의 동일 단에 포함된 두 개의 서브 영역(101, 201)에 각각 포함된 두 개의 서브 회로부에 입력되는 서브클록신호들(CLK_S1, CLK_S2)은 라인별로 서로 교환되어 입력됨을 알 수 있다.

그리고, 제2 공통 회로부(200_1)의 소정의 노드(Q2)의 전압값은 다음 단의 제3 공통 회로부(100_2)의 입력 신호로 전달되고, 동시에 동일 단의 제1 공통 회로부(100_1)의 입력 신호로 전달된다. 상기 동일 단의 제1 공통 회로부(100_1)에 입력되는 상기 노드(Q2)의 전압값은 주사 구동부가 역방향으로 구동할 때 입력 신호로 이용된다.

도 3에서 다음 단(두 번째 단)의 구조 역시 첫 번째 단과 크게 다르지 않다.

두 번째 단은 표시부의 복수의 화소 라인 중 세 번째 화소 라인과 네 번째 화소 라인에 대응하여 각각 연결된 제1 게이트선과 제2 게이트선에 연결되는 구조로서, 제3 공통 회로부(100_2), 상기 제3 공통 회로부(100_2)에 공통적으로 연결된 제5 서브 회로부(102_1) 및 제6 서브 회로부(102_2), 제4 공통 회로부(200_2), 및 상기 제4 공통 회로부(200_2)에 공통적으로 연결된 제7 서브 회로부(202_1) 및 제8 서브 회로부(202_2)를 포함한다.

두 번째 단을 구성하는 구성부의 신호 전달 역시 상기 설명한 바와 동일하므로 자세한 설명은 생략하기로 한다. 다만, 두 번째 단의 상기 제5 서브 회로부(102_1)는 세 번째 화소 라인에 연결된 화소에 제1 게이트 신호(GI[3])를 출력하고, 제6 서브 회로부(102_2)는 네 번째 화소 라인에 연결된 화소에 제1 게이트 신호(GI[4])를 출력한다. 또한, 두 번째 단의 상기 제7 서브 회로부(202_1)는 세 번째 화소 라인에 연결된 화소에 제2 게이트 신호(GW[3])를 출력하고, 제8 서브 회로부(202_2)는 네 번째 화소 라인에 연결된 화소에 제2 게이트 신호(GW[4])를 출력한다.

그리고, 제3 공통 회로부(100_2)에서 제5 서브 회로부(102_1) 및 제6 서브 회로부(102_2)가 공통적으로 연결된 노드(Q3)의 전압값이 입력 신호로서 제4 공통 회로부(200_2)에 전달된다. 또한, 제4 공통 회로부(200_2)에서 제7 서브 회로부(202_1) 및 제8 서브 회로부(202_2)가 공통적으로 연결된 노드(Q4)의 전압값이 동일 단의 상기 제3 공통 회로부(100_2)와 다음 단의 공통 회로부(도면 미도시)에 입력 신호로 전달된다.

이러한 회로 구성과 신호 전달 방식으로 주사 구동부(20)는 상단부에서 하단부로 순차적으로 순방향 구동하면서 제1 게이트 신호와 제2 게이트 신호의 출력 신호들을 생성한다. 또한 다른 실시 예로서 주사 구동부(20)는 하단부의 공통 회로부(도면 미도시)에 입력되는 역방향 구동 개시 신호(FLM_UP)에 따라 하단부에서 상단부로 순차적으로 역방향으로 구동하면서 제1 게이트 신호와 제2 게이트 신호의 출력 신호들을 생성할 수 있다.

본 발명의 실시 예에 따른 주사 구동부(20)는 공통 영역을 두어 복수의 제1 게이트 신호 및 제2 게이트 신호를 출력하는 서브 회로부에 신호를 전달하기 때문에 회로 소자의 개수를 줄일 수 있고 신호 배선의 설계가 간략해져서 표시 장치에서 사용하지 않는 공간(dead space)을 줄일 수 있다.

도 4는 도 3에 도시된 본 발명의 일 실시 예에 따른 주사 구동부(20)의 구조를 구체적으로 설명하기 위한 회로도이다.

도 4의 회로도는 도 3의 블록도에 도시된 바와 같이 두 개의 단, 즉 표시부의 첫 번째 및 두 번째 화소 라인에 대응하여 출력 신호를 생성하는 첫 번째 단과 세 번째 및 네 번째 화소 라인에 대응하여 출력 신호를 생성하는 두 번째 단의 구조를 나타낸다.

도 4에 구체적으로 도시하지 않았으나 첫 번째 단의 제1 공통 회로부(도 3의 100_1)는 제1 서브 회로부(101_1)와 제2 서브 회로부(101_2)를 제외한 나머지 복수의 스위치(T1 내지 T9)로 구성된 부분이다.

또한 첫 번째 단의 제2 공통 회로부(도 3의 200_1)는 제3 서브 회로부(201_1)와 제4 서브 회로부(201_2)를 제외한 나머지 복수의 스위치(T12 내지 T18)로 구성된 부분이다.

다음 단인 두 번째 단의 제3 공통 회로부(도 3의 100_2) 역시 제5 서브 회로부(102_1)와 제6 서브 회로부(102_2)를 제외한 나머지 복수의 스위치(A1 내지 A9)로 구성된 부분이다.

두 번째 단의 제4 공통 회로부(도 3의 200_2)는 제7 서브 회로부(202_1)와 제8 서브 회로부(202_2)를 제외한 나머지 복수의 스위치(A12 내지 A18)로 구성된 부분이다.

따라서 도 4를 참조하여 알 수 있듯이, 각 서브 회로부는 적어도 하나의 부스팅 스위치와 커패시터로 구성되고, 입력 단자를 통해 전달되는 신호를 타이밍에 따라 순차적으로 출력 신호로 전달한다.

상기 입력 단자를 통해 전달되는 입력 신호는 제1 서브클록신호(CLK_S1)와 제2 서브클록신호(CLK_S2)인데, 동일 단에서 제1 게이트 신호를 출력하는 두 개의 서브 회로부에 각각 입력되는 두 개의 서브클록신호와 제2 게이트 신호를 출력하는 두 개의 서브 회로부에 각각 입력되는 두 개의 서브클록신호는 서로 상이하다. 일례로, 도 4의 첫 번째 단에서 제1 게이트 신호를 출력하는 두 개의 서브 회로부, 제1 서브 회로부(101_1) 및 제2 서브 회로부(101_2)에 각각 제1 서브클록신호(CLK_S1)와 제2 서브클록신호(CLK_S2)가 입력되고, 제2 게이트 신호를 출력하는 두 개의 서브 회로부, 제3 서브 회로부(201_1) 및 제4 서브 회로부(201_2)에는 각각 반대로 제2 서브클록신호(CLK_S2)와 제1 서브클록신호(CLK_S1)가 입력된다.

좀더 구체적으로 살펴보면, 첫 번째 단의 제1 공통 회로부(도 3의 100_1)는 복수의 스위치(T1 내지 T9)로 구성된다. 이하 주사 구동부(20)를 구성하는 스위치는 PMOS 트랜지스터인 것으로 설명하지만, 이에 반드시 제한되는 것은 아니다.

스위치 T1은 순방향 구동 제어 신호(DIR)에 대응하여 구동 개시 신호(FLM)를 전달한다. 도 4의 주사 구동부는 상단부의 구성을 예시한 것이므로 여기서 구동 개시 신호(FLM)는 순방향 구동 개시 신호(FLM_DN)일 수 있다. 그러나 하단부의 구성을 예시한 경우라면 구동 개시 신호(FLM)는 역방향의 신호 출력을 위한 역방향 구동 개시 신호(FLM_UP)일 수 있고, 역방향 구동 제어 신호(DIRB)에 대응하여 전달되도록 회로 소자들이 설계 변경될 수 있다. 역방향 구동의 경우는 순방향 구동으로부터 용이하게 이해될 수 있으므로 자세한 설명은 생략하기로 한다.

스위치 T2는 제2 공통 회로부(도 3의 200_1)의 노드 Q2의 전압값을 입력 신호로 전달받아 역방향 구동 제어 신호(DIRB)에 대응하여 전달하는 스위칭 소자이다.

스위치 T1 또는 스위치 T2를 통해 전달되는 펄스 전압은 스위치 T4의 게이트 전극에 전달되고, 동시에 스위치 T3의 소스 전극에 전달된다.

스위치 T3는 제1 클록신호(CLK1)에 대응하여 상기 스위치 T1 또는 스위치 T2를 통해 전달되는 펄스 전압을 노드 Q1에 전달한다.

스위치 T4는 상기 스위치 T1 또는 스위치 T2를 통해 전달되는 펄스 전압에 대응하여 고전위의 구동 전압인 제1 전압(VGH)을 노드 N1에 전달한다.

한편 상기 노드 N1에 각각의 게이트 전극이 연결된 스위치 T5와 스위치 T6는, 상기 노드 N1에 인가되는 전압값에 대응하여 제1 전압(VGH)을 노드 Q1에 전달한다.

커패시터 CAP는 상기 제1 전압(VGH)가 전달되는 공급원과 상기 노드 N1 사이에 구비되어 양 전극간의 전위차를 유지한다. 커패시터 CAP는 양 전극이 스위치 T7 및 스위치 T8의 게이트 전극과 소스 전극 사이에 연결되어 있으므로, 이들 스위치 T7 및 T8의 턴 온 상태를 유지하여 스위치 T7 및 스위치 T8 각각이 출력 신호를 안정적으로 출력할 수 있게 한다.

스위치 T7은 상기 노드 N1에 게이트 전극이 연결되고, 상기 노드 N1에 인가되는 전압값에 대응하여 제1 전압(VGH)을 출력 신호로 생성한다. 즉, 출력 신호로서 첫 번째 화소 라인에 전달되는 제1 게이트 신호(GI[1])를 제1 전압(VGH)의 하이 레벨의 전압값으로 출력한다.

스위치 T8은 상기 노드 N1에 게이트 전극이 연결되고, 상기 노드 N1에 인가되는 전압값에 대응하여 제1 전압(VGH)을 출력 신호로 생성한다. 이때 스위치 T8은, T7과 달리, 출력 신호로서 두 번째 화소 라인에 전달되는 제1 게이트 신호(GI[2])를 제1 전압(VGH)의 하이 레벨의 전압값으로 출력한다.

스위치 T9는 제1 초기화 신호(INT1)에 대응하여 저전위의 구동 전압인 제2 전압(VGL)을 상기 노드 N1에 전달한다.

상기 노드 N1에 인가되는 전압이 제1 전압(VGH) 및 제2 전압(VGL) 중 어느 것인가에 따라서 상기 스위치 T5, T6, T7, T8의 온/오프 상태가 결정되고, 제1 초기화 신호(INT1)에 의해 상기 스위치 T5, T6, T7, T8가 모두 턴 온 상태라면, 제1 서브 회로부(101_1)와 제2 서브 회로부(101_2)는 동작하지 않고 첫 번째 화소 라인과 두 번째 화소 라인에 전달되는 출력 신호들이 모두 하이 상태로 출력된다.

한편, 제1 서브 회로부(101_1)는 부스트 스위치 T10과 커패시터 C1으로 구성된다. 커패시터 C1은 부스트 스위치 T10의 게이트 전극과 드레인 전극 사이의 전압차를 일정 기간 동안 유지시킴으로써 제1 서브 회로부(101_1)가 안정적으로 출력 신호를 생성할 수 있도록 한다.

부스트 스위치 T10은 노드 Q1에 인가되는 전압값에 대응하여 턴 온 되고, 제1 서브클록신호(CLK_S1)의 펄스 전압에 대응하는 전압값을 출력 신호로 생성한다. 즉, 출력 신호로서 첫 번째 화소 라인에 전달되는 제1 게이트 신호(GI[1])를 제1 서브클록신호(CLK_S1)의 펄스 전압의 전압값으로 출력한다.

또한, 제2 서브 회로부(101_2)는 부스트 스위치 T11과 커패시터 C2로 구성된다. 커패시터 C2는 부스트 스위치 T11의 게이트 전극과 소스 전극 사이의 전압차를 일정 기간 동안 유지시킴으로써 제2 서브 회로부(101_2)가 안정적으로 출력 신호를 생성할 수 있도록 한다.

부스트 스위치 T11은 상기 노드 Q1에 인가되는 전압값에 대응하여 턴 온 되고, 제2 서브클록신호(CLK_S2)의 펄스 전압에 대응하는 전압값을 출력 신호로 생성한다. 즉, 출력 신호로서 두 번째 화소 라인에 전달되는 제1 게이트 신호(GI[2])를 제2 서브클록신호(CLK_S2)의 펄스 전압의 전압값으로 출력한다.

따라서, 도 4의 회로도를 통해 알 수 있듯이, 제1 공통 회로부(도 3의 100_1)의 노드 Q1과 노드 N1에 인가되는 전압값에 대응하여 공통적으로 두 개의 화소 라인에 출력되는 제1 게이트 신호를 출력할 수 있어서 회로 설계적인 면에서 구성 소자 개수와 공간이 절감될 수 있다.

한편, 상기 노드 Q1의 전압값은 동일한 첫 번째 단의 제2 공통 회로부(도 3의 200_1)에 전달된다.

첫 번째 단의 제2 공통 회로부(도 3의 200_1)는 스위치 T12 내지 T18을 포함하고, 커패시터 CAPA를 포함한다. 그리고, 상기 제2 공통 회로부에 연결된 제3 서브 회로부(201_1)과 제4 서브 회로부(201_2)는 적어도 하나의 부스팅 스위치와 커패시터를 포함한다.

상기 제2 공통 회로부의 스위치 T12 내지 T18은 각각 상기 스위치 T3 내지 T9와 대응하는 동일한 구조이고 동작이 동일하므로 구동 과정은 생략하기로 한다. 또한 커패시터 CAPA 역시 상기 커패시터 CAP와 동일한 구성이므로 설명은 생략한다.

다만, 상기 제1 공통 회로부와의 차이점을 위주로 설명한다면, 입력 신호로서 상기 제2 공통 회로부는 노드 Q1에 인가되는 전압값을 전달받아 구동한다.

그리고 스위치 T12는 입력되는 제2 클록신호(CLK2)에 대응하여 온/오프 되고, 스위치 T18은 입력되는 제2 초기화 신호(INT2)에 대응하여 스위칭 동작인 온/오프 된다.

그리고 출력 신호로서 첫 번째 화소 라인과 두 번째 화소 라인에 각각 전달되는 제2 게이트 신호(GW[1], GW[2])를 생성하는데, 노드 N2에 대응하여 스위치 T16과 스위치 T17이 제1 전압(VGH)를 전달함으로써 각각 하이 레벨의 제2 게이트 신호(GW[1], GW[2])를 출력한다.

또한 노드 Q2에 대응하여 제3 서브 회로부(201_1)과 제4 서브 회로부(201_2)가 각각 로우 레벨의 제2 게이트 신호(GW[1], GW[2])를 출력할 수 있다. 즉, 노드 Q2에 대응하여 제3 서브 회로부(201_1)의 부스트 스위치 T19가 턴 온 되고, 입력되는 제2 서브클록신호(CLK_S2)에 따라 첫 번째 화소 라인에 전달되는 제2 게이트 신호(GW[1])를 로우 레벨로 출력할 수 있다. 그리고, 노드 Q2에 대응하여 제4 서브 회로부(201_2)의 부스트 스위치 T20가 턴 온 되고, 입력되는 제1 서브클록신호(CLK_S1)에 따라 두 번째 화소 라인에 전달되는 제2 게이트 신호(GW[2])를 로우 레벨로 출력할 수 있다.

두 번째 단의 회로 구성과 구동은 상기 설명한 첫 번째 단과 동일하다. 즉, 상기 스위치 T1 내지 T20는 각각 스위치 A1 및 A20와 동일한 구성으로 동일한 방식으로 동작하고, 상기 커패시터 CAP, C1, C2, CAPA, C10, C20은 각각 커패시터 CAP_1, C3, C4, CAPA_1, C30, C40와 동일한 구성으로 동일한 방식으로 동작한다.

다만, 첫 번째 단의 제2 공통 회로부(도 3의 200_1)의 노드 Q2의 전압값이 두 번째 단의 제1 공통 회로부(도 3의 100_2)의 입력 신호로 인가된다.

상기 노드 Q2의 전압값은 역방향 구동 시에는 동일한 첫 번째 단의 제1 공통 회로부(도 3의 100_1)의 입력 신호로 전달된다.

도 4와 같은 구조로 각 단이 반복적으로 구성되며, 각 단은 적어도 두 개의 서브 회로부와 연결된 공통 회로부를 포함하게 되어 공간 절감의 효과와 복잡한 회로 구조를 개선할 수 있다.

도 5는 도 4의 주사 구동부(20)의 구동에 따른 신호 타이밍도이므로 도 4의 주사 구동부(20)의 회로 구조를 이용하여 함께 설명하기로 한다.

도 5의 실시 예에서 각 단의 구성 회로에 입력되는 입력 신호들, 즉 제1 클록신호(CLK1), 제2 클록신호(CLK2), 제1 초기화 신호(INT1), 제2 초기화 신호(INT2), 제1 서브클록신호(CLK_S1), 제2 서브클록신호(CLK_S2)의 주기는 2 수평주기(2H)이다.

도 5는 도 4의 주사 구동부(20)가 순방향으로 구동하여 출력 신호를 생성하는 것을 예시한 타이밍도이다. 도 5의 실시 예에서 순방향 구동 제어 신호(DIR)는 로우 상태의 DC 전압으로 고정적으로 인가된다. 역방향 구동 제어 신호(DIRB)는 상기 순방향 구동 제어 신호(DIR)와 반대 상태의 전압값을 가지므로 하이 상태의 DC 전압으로 고정적으로 인가된다.

만일 상기 도 5의 실시 예가 아닌 역방향으로 주사 구동부가 구동하는 다른 실시 예라면, 상기 순방향 구동 제어 신호(DIR)와 역방향 구동 제어 신호(DIRB)의 DC 전압의 전압 레벨은 서로 반대가 된다. 즉, 순방향 구동 제어 신호(DIR)가 하이 레벨의 DC 전압으로, 역방향 구동 제어 신호(DIRB)가 로우 레벨의 DC 전압으로 인가된다.

도 5의 실시 예가 순방향 구동이므로 구동 개시 신호(FLM)은 순방향 구동 개시 신호(상술한 FLM_DN)이고, 시점 PS에 로우 레벨의 펄스 전압으로 도 4의 제1 공통 회로부(상기 도 3의 100_1)에 입력된다.

이때 순방향 구동 제어 신호(DIR)가 로우 레벨 전압으로 고정적으로 인가되고 있으므로 스위치 T1이 턴 온 되고, 구동 개시 신호(FLM)의 로우 레벨 전압이 스위치 T4에 전달된다.

소정의 시간 간격을 두고 시점 P1에서 제1 클록신호(CLK1)가 로우 레벨로 하강하면 스위치 T3가 턴 온 되어 로우 레벨 전압이 노드 Q1에 전달된다.

턴 온 된 상기 스위치 T4에 의해 고전위의 제1 전압(VGH)이 노드 N1에 전달되고, 이로 인해 스위치 T5 및 T6와 스위치 T7, 및 스위치 T8이 턴 오프 된다.

도 5를 참조하면, 상기 노드 Q1의 전압은 시점 P1에 로우 레벨로 변화되었음을 알 수 있다. 이로 인해 도 4의 제1 서브 회로부(101_1)를 구성하는 부스팅 스위치 T10이 턴 온 된다. 그래서 스위치 T10의 소스 전극에 전달되는 제1 서브클록신호(CLK_S1)의 펄스 전압 상태에 따라 제1 서브 회로부(101_1)의 출력 신호, 즉 첫 번째 화소 라인에 전달되는 제1 게이트 신호(GI[1])를 출력한다. 시점 P2에 상기 제1 서브클록신호(CLK_S1)의 펄스 전압이 로우 레벨로 하강하므로 상기 제1 게이트 신호(GI[1])는 로우 레벨의 펄스 전압으로 출력된다. 커패시터 C1은 상기 제1 게이트 신호(GI[1])가 안정적으로 출력되도록 스위치 T10의 턴 온 상태를 유지한다.

도 5의 타이밍도를 참조하여 알 수 있듯이, 제1 클록신호(CLK1)와 제1 서브클록신호(CLK_S1)의 주기는 동일하지만, 로우 레벨 전압으로 하강하는 시점이 상이하도록 조절할 수 있다. 1 수평주기(1H)에서 구간 SCTE가 구간 SCTES보다 작아야 안정적으로 동작할 수 있다. 즉, 제1 서브클록신호(CLK_S1)의 펄스 전압이 로우 레벨로 하강하는 시점 P2를 제1 클록신호(CLK1)의 펄스 전압이 로우 레벨로 하강하는 시점 P1보다 늦어지도록 조절함으로써 주사 구동부의 제1 공통 회로부 및 이와 연결된 제1 및 제2 서브 회로부가 안정적으로 구동하여 출력 신호들을 생성할 수 있다.

또한 상기 노드 Q1의 로우 레벨 전압은 도 4의 제2 서브 회로부(101_2)를 구성하는 부스팅 스위치 T11을 상기 부스팅 스위치 T10과 함께 동시에 턴 온 시킨다. 그래서 스위치 T11의 소스 전극에 전달되는 제2 서브클록신호(CLK_S2)의 펄스 전압 상태에 따라 제2 서브 회로부(101_2)의 출력 신호, 즉 두 번째 화소 라인에 전달되는 제1 게이트 신호(GI[2])를 출력한다. 상기 제1 서브클록신호(CLK_S1)의 펄스 전압이 로우 상태로 유지되는 기간 동안에는 상기 제2 서브클록신호(CLK_S2)의 펄스 전압이 하이 레벨이므로, 상기 두 번째 화소 라인에 전달되는 제1 게이트 신호(GI[2])는 하이 레벨의 펄스 전압으로 출력되다가 시점 P4에 제2 서브클록신호(CLK_S2)가 로우 레벨로 하강하면 이에 따라 상기 두 번째 화소 라인에 전달되는 제1 게이트 신호(GI[2])의 펄스 전압이 로우 레벨로 출력된다. 커패시터 C2는 상기 제1 게이트 신호(GI[2])가 안정적으로 출력되도록 스위치 T11의 턴 온 상태를 유지한다.

한편, 상기 제1 공통 회로부에서 각 서브 회로부(101_1, 101_2)가 공통적으로 연결된 공통 노드 Q1의 전압값은 제2 공통 회로부(도 3의 200_1)에 입력된다. 상기 노드 Q1의 전압은 로우 레벨이므로, 이를 게이트 전극에 입력받는 스위치 T13은 턴 온 되고 이로 인해 노드 N2에 고전위의 제1 전압(VGH)가 전달된다. 그러면 스위치 T14 및 T15와 스위치 T16 및 스위치 T17이 턴 오프 된다.

이러한 상황에서 시점 P3에 제2 클록신호(CLK2)가 로우 레벨로 스위치 T12에 인가되어 스위치 T12를 턴 온 시킨다. 상기 노드 Q1의 로우 레벨 전압값은 노드 Q2에 전달된다. 따라서 도 5에서 보듯이 노드 Q2의 전압이 시점 P3에 로우 레벨로 변화한다.

상기 노드 Q2의 로우 레벨 전압은 상기 노드 Q2에 공통적으로 연결된 제3 서브 회로부(201_1)의 부스팅 스위치 T19과 제4 서브 회로부(201_2)의 부스팅 스위치 T20를 각각 턴 온 시킨다.

상기 부스팅 스위치 T19의 소스 전극으로 제2 서브클록신호(CLK_S2)가 인가되므로, 부스팅 스위치 T19는 제2 서브클록신호(CLK_S2)의 펄스 전압에 따라 첫 번째 화소 라인에 전달되는 제2 게이트 신호(GW[1])를 출력한다. 따라서, 시점 P4에 상기 제2 서브클록신호(CLK_S2)의 펄스 전압이 로우 상태로 천이하므로 상기 첫 번째 화소 라인에 전달되는 제2 게이트 신호(GW[1])는 로우 레벨의 펄스 전압으로 출력된다.

그리고, 상기 부스팅 스위치 T20의 소스 전극으로 제1 서브클록신호(CLK_S1)가 인가되므로, 부스팅 스위치 T20는 제1 서브클록신호(CLK_S1)의 펄스 전압에 따라 두 번째 화소 라인에 전달되는 제2 게이트 신호(GW[2])를 출력한다. 따라서, 상기 첫 번째 화소 라인에 전달되는 제2 게이트 신호(GW[1])가 로우 레벨로 유지되면서 출력되는 동안에는 상기 제1 서브클록신호(CLK_S1)의 펄스 전압이 하이 레벨로 유지되기 때문에, 상기 두 번째 화소 라인에 전달되는 제2 게이트 신호(GW[2])는 하이 레벨로 출력되다가, 시점 P7에 상기 제1 서브클록신호(CLK_S1)에 따라 로우 레벨의 펄스 전압으로 출력된다.

한편, 시점 P5에서 제1 초기화 신호(INT1)가 로우 레벨로 하강하게 되면 제1 공통 회로부의 스위치 T19가 턴 온 되고 저전위의 제2 전압(VGL)을 노드 N1에 전달한다. 노드 N1 전압이 로우 상태이므로 노드 N1에 연결된 스위치 T5 및 T6, 스위치 T7, 및 스위치 T8이 각각 턴 온 된다.

상기 턴 온 된 스위치 T5 및 T6는 고전위의 제1 전압(VGH)을 노드 Q1에 전달하므로 시점 P5에서 노드 Q1 전압이 하이 레벨로 상승하게 된다. 이에 따라 제1 서브 회로부와 제2 서브 회로부의 각 부스팅 스위치(T9, T10)는 턴 오프 된다.

상기 턴 온 된 스위치 T7에 의해 제1 전압(VGH)의 하이 레벨 전압이 첫 번째 화소 라인에 전달되는 제1 게이트 신호(GI[1])로 출력된다.

마찬가지로, 상기 턴 온 된 스위치 T8에 의해 제1 전압(VGH)의 하이 레벨 전압이 두 번째 화소 라인에 전달되는 제1 게이트 신호(GI[2])로 출력된다.

한편, 상기 노드 Q2에 인가된 로우 레벨의 전압은 주사 구동부(20)의 다음 단(두 번째 단) 회로로 입력되고 동시에 동일한 첫 번째 단의 입력 신호로 전달된다.

첫 번째 단의 제1 공통 회로부에 입력되는 노드 Q2의 전압값은 역방향 구동 제어 신호(DIRB)가 하이 레벨로 고정되므로 순방향 구동에서는 회로 구동에 관여하지 않게 된다.

두 번째 단의 제3 공통 회로부(도 3의 100_2)에 입력되는 노드 Q2의 로우 레벨 전압값은 시점 P6에 다시 제1 클록신호(CLK1)가 로우 레벨로 천이하면서 스위치 A3에 의해 노드 Q3로 전달된다. 두 번째 단의 구동은 상기 설명한 첫 번째 단의 구동과 동일하므로 구체적인 설명은 생략한다.

상기 노드 Q3에 공통적으로 연결된 제5 서브 회로부(102_1)와 제6 서브 회로부(102_2)는 각각 부스팅 스위치 A10과 부스팅 스위치 A11에 의해, 세 번째 화소 라인에 연결된 제1 게이트 신호(GI[3])와 네 번째 화소 라인에 연결된 제1 게이트 신호(GI[4])를 출력한다.

즉, 제5 서브 회로부(102_1)는 상기 부스팅 스위치 A10에 의해 제1 서브클록신호(CLK_S1)에 따라 시점 P7에 로우 레벨의 펄스 전압을 가지는 세 번째 화소 라인에 연결된 제1 게이트 신호(GI[3])를 출력한다.

그리고, 제6 서브 회로부(102_2)는 상기 부스팅 스위치 A11에 의해 제2 서브클록신호(CLK_S2)에 따라 시점 P9에 로우 레벨의 펄스 전압을 가지는 네 번째 화소 라인에 연결된 제1 게이트 신호(GI[4])를 출력한다.

상기 노드 Q3의 로우 레벨 전압값은 두 번째 단의 제4 공통 회로부(도 3의 200_2)에 입력되고 상기 제4 공통 회로부는 상술한 바와 같이 첫 번째 단의 회로 구동과 동일한 방식으로 동작한다.

시점 P8에 제2 클록신호(CLK2)가 다시 하강하게 되면, 노드 Q3의 전압이 노드 Q4에 전달되고, 상기 노드 Q4에 공통적으로 연결된 제7 서브 회로부(202_1)와 제8 서브 회로부(202_2)는 각각 부스팅 스위치 A19과 부스팅 스위치 A20에 의해, 세 번째 화소 라인에 연결된 제2 게이트 신호(GW[3])와 네 번째 화소 라인에 연결된 제2 게이트 신호(GW[4])를 출력한다.

그래서 도 5와 같이 제7 서브 회로부(202_1)는 상기 부스팅 스위치 A19에 의해 제2 서브클록신호(CLK_S2)에 따라 시점 P9에 로우 레벨의 펄스 전압을 가지는 상기 세 번째 화소 라인에 연결된 제2 게이트 신호(GW[3])를 출력한다.

그리고, 제8 서브 회로부(202_2)는 상기 부스팅 스위치 A20에 의해 제1 서브클록신호(CLK_S1)에 따라 시점 P11에 로우 레벨의 펄스 전압을 가지는 네 번째 화소 라인에 연결된 제2 게이트 신호(GW[4])를 출력한다.

또한 시점 P10에서 제1 초기화 신호(INT1)이 다시 로우 레벨로 하강하므로 두 번째 단에서 출력되는 두 개의 제1 게이트 신호(GI[3], GI[4])의 펄스 전압이 하이 레벨 상태로 전달된다.

한편 제2 초기화 신호(INT2)가 로우 레벨로 천이하는 시점에서 각 단에서 출력되는 두 개의 제2 게이트 신호들은 하이 레벨의 펄스 전압으로 전달된다.

도 5의 타이밍도에 따른 본 발명의 일 실시 예에 따른 주사 구동부는, 구동 개시 신호(FLM)가 로우 레벨에서 다시 하이 레벨로 상승하는 시점 이후에 바로 첫 번째 화소 라인에 전달되는 제2 게이트 신호(GW[1])를 출력한다. 표시부의 첫 번째 화소 라인에 포함되는 복수의 화소 각각은 상기 제2 게이트 신호(GW[1])를 전달받아 대응하는 영상 데이터 신호에 따른 데이터 전압을 기입하고 그에 따라 영상을 표시하게 된다. 따라서, 기존의 주사 구동부의 경우 구동 개시 신호의 입력 이후 상당한 기간이 경과된 후에 주사 신호가 생성되는 것에 비하여 신호 출력이 빠르고 안정적인 장점이 있다.

도 6은 도 1에 도시된 표시 장치에 포함된 주사 구동부의 다른 실시 예에 따른 구성을 나타내는 블록도이다.

도 6의 주사 구동부(20)의 구조는 상기 도 3과 마찬가지로 구조는 표시부(10)의 복수의 화소 라인 중 첫 번째 화소 라인부터 네 번째 화소 라인에 각각 연결되는 1번째 게이트선(GI1, GW1) 내지 4번째 게이트선(GI4, GW4)에 연결된 부분에 관한 것이다.

도 6의 주사 구동부(20)는 공통 영역(300,400)과 서브 영역(301, 401)로 구성되고, 서브 영역 각각은, 상기 도 3의 실시 예와 달리, 복수의 게이트선에 출력 신호를 생성하는 네 개의 서브 구동부로 구성된다.

도 6의 주사 구동부(20)는 공통 영역으로서 제1 구동부(300)와 제2 구동부(400)를 포함하고, 상기 제1 구동부(300)와 제2 구동부(400)는 각각 대응하는 서브 영역에 신호를 공급한다.

제1 구동부(300)는 제1 서브 영역(301)에 연결되어 신호를 공급하는데, 제1 서브 영역(301)은 네 개의 서브 구동부를 포함한다. 즉, 제1 서브 구동부(301_1), 제2 서브 구동부(301_2), 제3 서브 구동부(301_3), 및 제4 서브 구동부(301_4)는 제1 구동부(300)의 노드 W1에 공통적으로 연결되어 신호를 전달받아 구동한다. 그래서 제1 서브 구동부(301_1), 제2 서브 구동부(301_2), 제3 서브 구동부(301_3), 및 제4 서브 구동부(301_4)는, 표시부의 첫 번째 화소 라인 내지 네 번째 화소 라인에 연결된 네 개의 제1 게이트선에 각각 대응하는 제1 게이트 신호(GI[1] 내지 GI[4])를 생성하여 전달한다.

또한 공통 영역인 제2 구동부(400)는 제2 서브 영역(401)에 연결되어 신호를 공급하는데, 제2 서브 영역(401)은 네 개의 서브 구동부를 포함한다. 즉, 제5 서브 구동부(401_1), 제6 서브 구동부(401_2), 제7 서브 구동부(401_3), 및 제8 서브 구동부(401_4)는 제2 구동부(400)의 노드 W2에 공통적으로 연결되어 신호를 전달받아 구동한다. 그래서 제5 서브 구동부(401_1), 제6 서브 구동부(401_2), 제7 서브 구동부(401_3), 및 제8 서브 구동부(401_4)는, 표시부의 첫 번째 화소 라인 내지 네 번째 화소 라인에 연결된 네 개의 제2 게이트선에 각각 대응하는 제2 게이트 신호(GW[1] 내지 GW[4])를 생성하여 전달한다.

도 6을 참조하면, 제2 구동부(400)의 노드 W2의 전압은 다음 단(도면 미도시)의 구동부에 입력되고, 반복적으로 구비된 복수의 단의 구동을 통해 순차적으로 출력 신호로서 복수의 제1 게이트 신호와 복수의 제2 게이트 신호를 생성한다. 한편, 상기 제2 구동부(400)의 노드 W2의 전압은 역방향 구동인 경우에 동일한 단(도 6에 도시된 첫 번째 단)의 제1 구동부(300)에 다시 입력된다.

도 6의 제1 구동부(300) 및 제2 구동부(400)의 입력 신호와 구성은 상기 도 3의 공통 회로부와 동일하므로 반복적인 설명은 생략하기로 한다.

또한 도 6의 제1 내지 제8 서브 구동부 역시 도 3의 서브 회로부와 대응하는데, 다만 네 개의 서브 구동부가 하나의 노드에 연결되어서, 상기 연결된 노드 전압에 따라 구동된다는 것이 도 3의 구조와 차이가 있다.

즉, 제1 구동부(300)의 노드 W1에 연결된 상기 제1 내지 제4 서브 구동부(301_1, 301_2, 301_3, 301_4)는 각각 노드 W1의 전압값을 전달받아, 입력 단자를 통해 입력되는 제1 내지 제4 서브클록신호(CLK_S1, CLK_S2, CLK_S3, CLK_S4)에 따라 순차적으로 출력 신호(GI[1] 내지 GI[4])를 생성한다.

그리고, 상기 제1 구동부(300)의 노드 W1의 전압값은 제2 구동부(400)에 입력되어 구동 과정을 이어간다. 즉, 제2 구동부(400)의 노드 W2에 연결된 상기 제5 내지 제8 서브 구동부(401_1, 401_2, 401_3, 401_4)는 각각 노드 W2의 전압값을 전달받아, 입력 단자를 통해 입력되는 제2 서브클록신호(CLK_S2), 제3 서브클록신호(CLK_S3), 제4 서브클록신호(CLK_S4), 및 제1 서브클록신호(CLK_S1)에 따라 순차적으로 출력 신호(GW[1] 내지 GW[4])를 생성한다.

도 7은 도 6에 도시된 주사 구동부의 회로도이고, 도 8은 도 7의 실시 예에 따른 주사 구동부의 구동 과정을 보여주는 타이밍도이다.

도 7의 회로도는 도 6에 도시된 블록도와 같이 한 개의 단, 즉 공통적으로 서브 구동부들이 연결된 구동부를 기준할 때 한 개의 단의 구조를 나타낸다. 즉, 도 7은 표시부의 첫 번째 내지 네 번째 화소 라인에 대응하여 출력 신호를 생성하는 한 개의 단의 회로도를 나타내며, 주사 구동부는 화소의 라인 개수에 따라 수직 방향으로 이러한 구조의 회로가 반복적으로 추가되는 구조이다.

도 7의 주사 구동부에서, 제1 구동부(도 6의 300)는 제1 내지 제4 서브 구동부(301_1, 301_2, 301_3, 301_4)를 제외한 나머지 복수의 스위치(B1 내지 B11)로 구성된 부분이다.

상기 제1 구동부에 연결되어 상기 제1 구동부의 노드 W1의 전압을 인가받는 제2 구동부(도 6의 400)는 제5 내지 제8 서브 구동부(401_1, 401_2, 401_3, 401_4)를 제외한 나머지 복수의 스위치(B30, B40, B50, B60, B70, B80, B90, B100, B110)로 구성된 부분이다.

도 7을 참조하여 알 수 있듯이, 각 서브 구동부는 적어도 하나의 부스팅 스위치와 커패시터로 구성되고, 입력 단자를 통해 전달되는 신호를 타이밍에 따라 순차적으로 출력 신호로 전달한다.

상기 제1 구동부의 노드 W1에 연결된 제1 서브 구동부(301_1)는 부스트 스위치 B12와 커패시터 CB1을 포함하고, 제1 서브클록신호(CLK_S1)을 인가받아 이에 따라 첫 번째 화소 라인에 전달되는 제1 게이트 신호(GI[1])를 출력한다.

상기 노드 W1에 연결된 제2 서브 구동부(301_2)는 부스트 스위치 B13와 커패시터 CB2을 포함하고, 제2 서브클록신호(CLK_S2)을 인가받아 이에 따라 두 번째 화소 라인에 전달되는 제1 게이트 신호(GI[2])를 출력한다.

제3 서브 구동부(301_3)는 부스트 스위치 B14와 커패시터 CB3을 포함하고, 제3 서브클록신호(CLK_S3)을 인가받아 이에 따라 세 번째 화소 라인에 전달되는 제1 게이트 신호(GI[3])를 출력한다.

제4 서브 구동부(301_4)는 부스트 스위치 B15와 커패시터 CB4을 포함하고, 제4 서브클록신호(CLK_S4)을 인가받아 이에 따라 네 번째 화소 라인에 전달되는 제1 게이트 신호(GI[4])를 출력한다.

한편, 상기 제2 구동부의 노드 W2에 연결된 제5 서브 구동부(401_1)는 부스트 스위치 B120와 커패시터 CB10을 포함하고, 제2 서브클록신호(CLK_S2)을 인가받아 이에 따라 첫 번째 화소 라인에 전달되는 제2 게이트 신호(GW[1])를 출력한다.

상기 노드 W2에 연결된 제6 서브 구동부(401_2)는 부스트 스위치 B130와 커패시터 CB20을 포함하고, 제3 서브클록신호(CLK_S3)을 인가받아 이에 따라 두 번째 화소 라인에 전달되는 제2 게이트 신호(GW[2])를 출력한다.

제7 서브 구동부(401_3)는 부스트 스위치 B140와 커패시터 CB30을 포함하고, 제4 서브클록신호(CLK_S4)을 인가받아 이에 따라 세 번째 화소 라인에 전달되는 제2 게이트 신호(GW[3])를 출력한다.

제8 서브 구동부(401_4)는 부스트 스위치 B150와 커패시터 CB40을 포함하고, 제1 서브클록신호(CLK_S1)을 인가받아 이에 따라 네 번째 화소 라인에 전달되는 제2 게이트 신호(GW[4])를 출력한다.

상기 제1 구동부와 상기 제2 구동부를 구성하는 스위치의 동작과 기능은 도 4에서 설명한 바와 같으므로 반복적인 설명은 생략하기로 한다.

따라서 도 8에 도시된 타이밍도를 바탕으로 도 7의 실시 예에 따른 주사 구동부의 동작을 설명한다.

도 8의 타이밍도에서 구성 회로에 입력되는 입력 신호들, 즉 제1 클록신호(CLK1), 제2 클록신호(CLK2), 제1 초기화 신호(INT1), 제2 초기화 신호(INT2), 제1 서브클록신호(CLK_S1), 제2 서브클록신호(CLK_S2), 제3 서브클록신호(CLK_S3), 및 제4 서브클록신호(CLK_S4)의 주기는 4 수평주기(4H)이다. 그러나 이에 반드시 제한되는 것은 아니다.

도 8은 도 7의 주사 구동부(20)가 순방향으로 구동하여 출력 신호를 생성하는 것을 예시한 타이밍도이다. 따라서 순방향 구동 제어 신호(DIR)는 로우 상태의 DC 전압으로, 역방향 구동 제어 신호(DIRB)는 하이 상태의 DC 전압으로 고정적으로 인가된다.

순방향 구동이므로 구동 개시 신호(FLM)은 순방향 구동 개시 신호(상술한 FLM_DN)이다. 그리고 시점 TS에 로우 레벨의 펄스 전압으로 도 7의 제1 구동부(상기 도 6의 300)에 입력된다. 그러면 스위치 B1이 턴 온 되고, 구동 개시 신호(FLM)의 로우 레벨 전압이 스위치 B4에 전달된다.

턴 온 된 상기 스위치 B4에 의해 고전위의 제1 전압(VGH)이 노드 Z1에 전달되고, 이로 인해 스위치 B5 및 B6와 스위치 B7, 스위치 B8, 스위치 B9, 및 스위치 B10이 턴 오프 된다.

소정의 시간 간격을 두고 시점 t1에서 제1 클록신호(CLK1)가 로우 레벨로 하강하면 스위치 B3가 턴 온 되어 로우 레벨 전압이 노드 W1에 전달된다. 그래서 시점 t1에 노드 W1의 전압값은 도 8에서와 같이 로우 레벨로 변화된다.

그러면 노드 W1에 연결된 제1 서브 구동부(301_1)를 구성하는 부스팅 스위치 B12가 턴 온 된다. 그래서 스위치 B12의 소스 전극에 전달되는 제1 서브클록신호(CLK_S1)의 펄스 전압 상태에 따라 제1 서브 구동부(301_1)의 출력 신호, 즉 첫 번째 화소 라인에 전달되는 제1 게이트 신호(GI[1])를 출력한다. 시점 t3에 상기 제1 서브클록신호(CLK_S1)의 펄스 전압이 로우 레벨로 하강하므로 상기 제1 게이트 신호(GI[1])는 로우 레벨의 펄스 전압으로 출력된다. 커패시터 CB1은 상기 제1 게이트 신호(GI[1])가 안정적으로 출력되도록 스위치 B12의 턴 온 상태를 유지한다.

도 8의 타이밍도를 참조하여 알 수 있듯이, 제1 클록신호(CLK1)와 제1 서브클록신호(CLK_S1)의 주기는 동일하지만, 각 신호가 로우 레벨 전압으로 하강하는 시점을 상이하게 조절할 수 있다. 1 수평주기(1H)에서 구간

TSCTE가 구간 TSCTES보다 작아야 안정적으로 동작할 수 있다. 즉, 제1 서브클록신호(CLK_S1)의 펄스 전압이 로우 레벨로 하강하는 시점 t3를 제1 클록신호(CLK1)의 펄스 전압이 로우 레벨로 하강하는 시점 t1보다 늦어지도록 조절하여 주사 구동부가 안정적으로 구동하여 출력 신호들을 생성할 수 있게 한다.

상기 노드 W1의 로우 레벨 전압은 도 7의 제2 서브 구동부(301_2)를 구성하는 부스팅 스위치 B13, 제3 서브 구동부(301_3)를 구성하는 부스팅 스위치 B14, 제4 서브 구동부(301_4)를 구성하는 부스팅 스위치 B15를 상기 부스팅 스위치 B12와 함께 동시에 턴 온 시킨다.

그래서 스위치 B13의 소스 전극에 전달되는 제2 서브클록신호(CLK_S2)의 펄스 전압 상태에 따라 두 번째 화소 라인에 전달되는 제1 게이트 신호(GI[2])를 출력한다. 시점 t4에 제2 서브클록신호(CLK_S2)가 로우 레벨로 하강하면 이에 따라 상기 두 번째 화소 라인에 전달되는 제1 게이트 신호(GI[2])의 펄스 전압이 로우 레벨로 출력된다.

스위치 B14의 소스 전극에 전달되는 제3 서브클록신호(CLK_S3)의 펄스 전압 상태에 따라 세 번째 화소 라인에 전달되는 제1 게이트 신호(GI[3])를 출력한다. 시점 t5에 제3 서브클록신호(CLK_S3)가 로우 레벨로 하강하면 이에 따라 상기 세 번째 화소 라인에 전달되는 제1 게이트 신호(GI[3])의 펄스 전압이 로우 레벨로 출력된다.

그리고, 스위치 B15의 소스 전극에 전달되는 제4 서브클록신호(CLK_S4)의 펄스 전압 상태에 따라 네 번째 화소 라인에 전달되는 제1 게이트 신호(GI[4])를 출력한다. 시점 t6에 제4 서브클록신호(CLK_S4)가 로우 레벨로 하강하면 이에 따라 상기 네 번째 화소 라인에 전달되는 제1 게이트 신호(GI[4])의 펄스 전압이 로우 레벨로 출력된다.

이때 커패시터 CB2, CB3, 및 CB4는 각각 제1 게이트 신호가 안정적으로 출력되도록 스위치 B13, B14, B15의 턴 온 상태를 유지한다.

한편, 상기 제1 구동부에서 각 서브 구동부(301_1, 301_2, 301_3, 301_4)가 공통적으로 연결된 공통 노드 W1의 전압값은 제2 구동부(도 6의 400)에 입력된다.

상기 노드 W1의 전압은 로우 레벨이므로, 이를 게이트 전극에 입력받는 스위치 B40은 턴 온 되고 이로 인해 노드 Z2에 고전위의 제1 전압(VGH)가 전달된다. 그러면 스위치 B50 및 B60, 스위치 B70, B80, B90, B100이 각각 턴 오프 된다.

시점 t2에 제2 클록신호(CLK2)가 로우 레벨로 하강하여 스위치 B30를 턴 온 시킨다. 상기 노드 W1의 로우 레벨 전압값은 노드 W2에 전달된다. 따라서 도 8에서 보듯이 노드 Z2의 전압이 시점 t2에 로우 레벨로 변화한다.

상기 노드 W2의 로우 레벨 전압은 상기 노드 W2에 공통적으로 연결된 제5 서브 구동부(401_1)의 부스팅 스위치 B120, 제6 서브 구동부(401_2)의 부스팅 스위치 B130, 제7 서브 구동부(401_3)의 부스팅 스위치 B140, 제8 서브 구동부(401_4)의 부스팅 스위치 B150을 동시에 턴 온 시킨다.

제5 서브 구동부(401_1)의 부스팅 스위치 B120의 소스 전극에 전달되는 제2 서브클록신호(CLK_S2)의 펄스 전압 상태에 따라 첫 번째 화소 라인에 전달되는 제2 게이트 신호(GW[1])를 출력한다. 즉, 시점 t4에 제2 서브클록신호(CLK_S2)가 로우 레벨로 하강하면 이에 따라 상기 첫 번째 화소 라인에 전달되는 제2 게이트 신호(GW[1])의 펄스 전압이 로우 레벨로 출력된다.

제6 서브 구동부(401_2)의 부스팅 스위치 B130의 소스 전극에 전달되는 제3 서브클록신호(CLK_S3)의 펄스 전압 상태에 따라 두 번째 화소 라인에 전달되는 제2 게이트 신호(GW[2])를 출력한다. 시점 t5에 제3 서브클록신호(CLK_S3)가 로우 레벨로 하강하면 이에 따라 상기 두 번째 화소 라인에 전달되는 제2 게이트 신호(GW[2])의 펄스 전압이 로우 레벨로 출력된다.

제7 서브 구동부(401_3)의 부스팅 스위치 B140의 소스 전극에 전달되는 제4 서브클록신호(CLK_S4)의 펄스 전압 상태에 따라 세 번째 화소 라인에 전달되는 제2 게이트 신호(GW[3])를 출력한다. 시점 t6에 제4 서브클록신호(CLK_S4)가 로우 레벨로 하강하면 이에 따라 상기 세 번째 화소 라인에 전달되는 제2 게이트 신호(GW[3])의 펄스 전압이 로우 레벨로 출력된다.

제8 서브 구동부(401_4)의 부스팅 스위치 B150의 소스 전극에 전달되는 제1 서브클록신호(CLK_S1)의 펄스 전압 상태에 따라 네 번째 화소 라인에 전달되는 제2 게이트 신호(GW[4])를 출력한다. 시점 t8에 제1 서브클록신호(CLK_S1)가 로우 레벨로 하강하면 이에 따라 상기 네 번째 화소 라인에 전달되는 제2 게이트 신호(GW[4])의 펄스 전압이 로우 레벨로 출력된다.

이때 커패시터 CB10, CB20, CB30, 및 CB40는 각각 제2 게이트 신호가 안정적으로 출력되도록 부스팅 스위치 B120, B130, B140, B150의 턴 온 상태를 유지한다.

한편, 제1 클록신호(CLK1)이 로우 레벨의 펄스 전압으로 인가된 이후 시점 t7에 제1 초기화 신호(INT1)가 로우 레벨로 하강하게 되면 제1 구동부의 스위치 B11이 턴 온 되고 저전위의 제2 전압(VGL)을 노드 Z1에 전달한다. 노드 Z1 전압이 로우 상태이므로 노드 Z1에 연결된 스위치 B5 및 B6, 스위치 B7, B8, B9, B10이 각각 턴 온 된다.

상기 턴 온 된 스위치 B5 및 B6는 고전위의 제1 전압(VGH)을 노드 W1에 전달하므로 시점 t7에서 노드 W1 전압이 하이 레벨로 상승하게 된다. 이에 따라 제1 서브 구동부 내지 제4 서브 구동부의 각 부스팅 스위치(B12, B13, B14, B15)는 턴 오프 된다.

그리고 상기 스위치 B7, B8, B9, B10에 의해 제1 서브 구동부 내지 제4 서브 구동부에서 각각 출력되는 제1 게이트 신호(GI[1] 내지 GI[4])의 펄스 전압이 하이 레벨 상태로 전달된다.

제2 초기화 신호(INT2)도 마찬가지로 시점 t7 이후에 로우 레벨로 하강하게 되면 제2 구동부와 이에 공통적으로 연결된 제5 서브 구동부 내지 제8 서브 구동부에서 상술한 바와 같이 구동한다.

따라서, 노드 W2 전압이 하이 레벨로 상승하게 되고, 제5 서브 구동부 내지 제8 서브 구동부의 각 부스팅 스위치(B120, B130, B140, B150)는 턴 오프 된다. 그리고, 스위치 B70, B80, B90, B100에 의해 제5 서브 구동부 내지 제8 서브 구동부에서 각각 출력되는 제2 게이트 신호(GW[1] 내지 GW[4])의 펄스 전압이 하이 레벨 상태로 전달된다.

지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 용이하게 선택하여 대체할 수 있다. 또한 당업자는 본 명세서에서 설명된 구성요소 중 일부를 성능의 열화 없이 생략하거나 성능을 개선하기 위해 구성요소를 추가할 수 있다. 뿐만 아니라, 당업자는 공정 환경이나 장비에 따라 본 명세서에서 설명한 방법 단계의 순서를 변경할 수도 있다. 따라서 본 발명의 범위는 설명된 실시형태가 아니라 특허청구범위 및 그 균등물에 의해 결정되어야 한다.

10: 표시부 20: 주사 구동부
30: 데이터 구동부 40: 발광 제어 구동부
50: 제어부 60: 화소

Claims

복수의 회로부를 포함하고, 복수의 화소에 전달되는 출력 신호를 생성하는 적어도 하나의 서브 영역, 및 상기 적어도 하나의 서브 영역에 포함된 상기 복수의 회로부에 공통적으로 연결되어 상기 회로부 각각에 공통된 신호를 공급하는 적어도 하나의 공통 영역을 포함하는 단위 스테이지가 반복적으로 형성되고,
상기 반복적으로 형성된 단위 스테이지 중 제1 단위 스테이지의 적어도 하나의 공통 영역에서 복수의 회로부와 공통적으로 연결된 접점의 전압값은, 순방향 구동의 경우 상기 제1 단위 스테이지의 다음에 위치한 단위 스테이지의 공통 영역에 입력되고, 역방향 구동의 경우 상기 제1 단위 스테이지의 공통 영역에 입력되는 주사 구동 장치.
제 1항에 있어서,
상기 적어도 하나의 공통 영역은,
복수의 화소 중 각 화소 라인에 연결된 복수의 제1 게이트선에 복수의 제1 게이트 신호를 출력하는 제1 서브 영역에 연결된 제1 공통 회로부, 및
상기 복수의 화소 중 각 화소 라인에 연결된 복수의 제2 게이트선에 복수의 제2 게이트 신호를 출력하는 제2 서브 영역에 연결된 제2 공통 회로부를 포함하는 주사 구동 장치.
제 2항에 있어서,
상기 제1 서브 영역은 상기 복수의 제1 게이트선 중 연속하는 두 개의 화소 라인에 각각 연결되는 두 개의 제1 게이트선에 대응하는 제1 게이트 신호를 생성하여 출력하는 두 개의 제1 서브 회로부를 포함하고,
상기 제1 공통 회로부는 상기 두 개의 제1 서브 회로부와 제1 노드에 공통적으로 연결되어 상기 두 개의 제1 서브 회로부에 상기 제1 노드에 인가된 전압값을 공급하며,
상기 제2 서브 영역은 상기 복수의 제2 게이트선 중 상기 연속하는 두 개의 화소 라인에 각각 연결되는 두 개의 제2 게이트선에 대응하는 제2 게이트 신호를 생성하여 출력하는 두 개의 제2 서브 회로부를 포함하고,
상기 제2 공통 회로부는 상기 두 개의 제2 서브 회로부와 제2 노드에 공통적으로 연결되어 상기 두 개의 제2 서브 회로부에 상기 제2 노드에 인가된 전압값을 공급하는 주사 구동 장치.
제 3항에 있어서,
상기 제1 서브 회로부 및 상기 제2 서브 회로부 각각은,
출력 신호로서 대응하는 게이트 신호를 생성하는 부스트 스위치와, 상기 부스트 스위치의 게이트와 소스 사이에 연결되어 양단의 전위차를 유지하는 커패시터를 포함하는 것을 특징으로 하는 주사 구동 장치.
제 3항에 있어서,
상기 제1 공통 회로부는 구동 개시 신호, 구동 방향 제어 신호, 제1 클록신호, 및 제1 초기화 신호를 공급받고,
상기 제2 공통 회로부는 상기 제1 노드에 인가된 전압값을 전달받고, 제2 클록신호, 제2 초기화 신호를 공급받는 것을 특징으로 하는 주사 구동 장치.
제 5항에 있어서,
상기 구동 개시 신호는,
상기 제1 공통 회로부가 포함된 단위 스테이지가 첫 번째 스테이지인 경우 순방향 구동 개시 신호이고, 상기 제1 공통 회로부가 포함된 단위 스테이지가 마지막 스테이지인 경우 역방향 구동 개시 신호인 것을 특징으로 하는 주사 구동 장치.
제 5항에 있어서,
상기 구동 방향 제어 신호는 순방향 구동 제어 신호 및 역방향 구동 제어 신호를 포함하고,
상기 순방향 구동 제어 신호 및 역방향 구동 제어 신호는 서로 반대 위상을 가진 고정 전압으로 전달되는 것을 특징으로 하는 주사 구동 장치.
제 3항에 있어서,
상기 두 개의 제1 서브 회로부는 각각 제1 서브클록신호와 제2 서브클록신호를 공급받아 상기 제1 서브클록신호와 제2 서브클록신호에 따라 라인별로 연속하는 두 개의 제1 게이트 신호를 출력하고,
상기 두 개의 제2 서브 회로부는 각각 상기 제2 서브클록신호와 상기 제1 서브클록신호를 공급받아 상기 제2 서브클록신호와 상기 제1 서브클록신호에 따라 라인별로 연속하는 두 개의 제2 게이트 신호를 출력하는 것을 특징으로 하는 주사 구동 장치.
제 8항에 있어서,
상기 제1 서브클록신호와 제2 서브클록신호는 2 수평주기(2H)로 구동하고, 상호 간에 반(1/2) 주기의 위상차를 가지는 것을 특징으로 하는 주사 구동 장치.
제 3항에 있어서,
상기 제1 공통 회로부가 상기 제1 공통 회로부에 입력된 제1 클록신호에 의해 구동하는 시점 이후에, 상기 두 개의 제1 서브 회로부는 각각에 입력된 제1 서브클록신호와 제2 서브클록신호에 대응하여 순차적으로 두 개의 제1 게이트 신호를 출력하고,
상기 제2 공통 회로부가 상기 제2 공통 회로부에 입력된 제2 클록신호에 의해 구동하는 시점 이후에, 상기 두 개의 제2 서브 회로부는 각각에 입력된 제2 서브클록신호와 제1 서브클록신호에 대응하여 순차적으로 두 개의 제2 게이트 신호를 출력하는 주사 구동 장치.
제 3항에 있어서,
상기 제1 공통 회로부가 포함된 단위 스테이지가 첫 번째 스테이지 또는 마지막 스테이지인 경우에 구동 개시 신호가 입력되고,
상기 구동 개시 신호가 전달되고 난 후 적어도 1 수평주기 내에 상기 제2 서브 회로부는 제2 게이트 신호를 출력하는 것을 특징으로 하는 주사 구동 장치.
제 3항에 있어서,
상기 제1 공통 회로부는 제1 초기화 신호를 입력받고, 상기 제1 초기화 신호에 따라 상기 제1 노드 전압값을 변화시켜 상기 두 개의 제1 서브 회로부의 동작을 중지시키고,
상기 제2 공통 회로부는 제2 초기화 신호를 입력받고, 상기 제2 초기화 신호에 따라 상기 제2 노드 전압값을 변화시켜 상기 두 개의 제2 서브 회로부의 동작을 중지시키는 것을 특징으로 하는 주사 구동 장치.
제 3항에 있어서,
첫 번째 단위 스테이지에 포함된 상기 제1 공통 회로부는,
순방향 구동 제어 신호에 따라 턴 온 되어 순방향 구동 개시 신호의 펄스 전압을 전달하는 제1 스위치,
역방향 구동 제어 신호에 따라 턴 온 되어 상기 제2 노드 전압값을 전달하는 제2 스위치,
제1 클록신호에 따라 턴 온 되어 상기 순방향 구동 개시 신호의 펄스 전압 또는 상기 제2 노드 전압 중 어느 하나를 상기 제1 노드에 전달하는 제3 스위치,
상기 순방향 구동 개시 신호의 펄스 전압 또는 상기 제2 노드 전압 중 어느 하나의 전압에 따라 턴 온 되어 소정의 하이 레벨의 제1 전압을 제3 노드에 전달하는 제4 스위치,
상기 제3 노드의 전압값에 따라 턴 온 되어 상기 제1 전압을 상기 제1 노드에 전달하는 제5 스위치 및 제6 스위치,
상기 제1 전압의 공급원과 상기 제3 노드 사이에 연결된 커패시터,
상기 제3 노드의 전압값에 따라 턴 온 되어 상기 제1 전압을 첫 번째 화소 라인에 전달되는 제1 게이트 신호로 출력하는 제7 스위치,
상기 제3 노드의 전압값에 따라 턴 온 되어 상기 제1 전압을 두 번째 화소 라인에 전달되는 제1 게이트 신호로 출력하는 제8 스위치, 및
제1 초기화 신호에 따라 턴 온 되어 소정의 로우 레벨의 제2 전압을 상기 제3 노드에 전달하는 제9 스위치를 포함하는 것을 특징으로 하는 주사 구동 장치.
제 3항에 있어서,
첫 번째 단위 스테이지에 포함된 상기 제2 공통 회로부는,
제2 클록신호에 따라 턴 온 되어 상기 제1 노드 전압값을 상기 제2 노드에 전달하는 제10 스위치,
상기 제1 노드 전압값에 따라 턴 온 되어 소정의 하이 레벨의 제1 전압을 제4 노드에 전달하는 제11 스위치,
상기 제4 노드의 전압값에 따라 턴 온 되어 상기 제1 전압을 상기 제2 노드에 전달하는 제12 스위치 및 제13 스위치,
상기 제1 전압의 공급원과 상기 제4 노드 사이에 연결된 커패시터,
상기 제4 노드의 전압값에 따라 턴 온 되어 상기 제1 전압을 첫 번째 화소 라인에 전달되는 제2 게이트 신호로 출력하는 제14 스위치,
상기 제4 노드의 전압값에 따라 턴 온 되어 상기 제1 전압을 두 번째 화소 라인에 전달되는 제2 게이트 신호로 출력하는 제15 스위치, 및
제2 초기화 신호에 따라 턴 온 되어 소정의 로우 레벨의 제2 전압을 상기 제4 노드에 전달하는 제16 스위치를 포함하는 것을 특징으로 하는 주사 구동 장치.
제 2항에 있어서,
상기 제1 게이트 신호는, 상기 복수의 화소 각각에서 이전 프레임에 기입된 영상 데이터 신호에 따른 데이터 전압을 초기화하도록 제어하는 신호이고,
상기 제2 게이트 신호는, 상기 복수의 화소 각각에서 현재 프레임 동안 전달되는 영상 데이터 신호에 따른 데이터 전압을 전달하기 위하여 각 화소를 활성화하고, 각 화소의 구동 트랜지스터의 문턱 전압을 보상하도록 제어하는 신호인 것을 특징으로 하는 주사 구동 장치.
제 2항에 있어서,
상기 제1 서브 영역은 상기 복수의 제1 게이트선 중 연속하는 네 개의 화소 라인에 각각 연결되는 네 개의 제1 게이트선에 대응하는 제1 게이트 신호를 생성하여 출력하는 네 개의 제1 서브 회로부를 포함하고,
상기 제1 공통 회로부는 상기 네 개의 제1 서브 회로부와 제5 노드에 공통적으로 연결되어 상기 네 개의 제1 서브 회로부에 상기 제5 노드에 인가된 전압값을 공급하며,
상기 제2 서브 영역은 상기 복수의 제2 게이트선 중 상기 연속하는 네 개의 화소 라인에 각각 연결되는 네 개의 제2 게이트선에 대응하는 제2 게이트 신호를 생성하여 출력하는 네 개의 제2 서브 회로부를 포함하고,
상기 제2 공통 회로부는 상기 네 개의 제2 서브 회로부와 제6 노드에 공통적으로 연결되어 상기 네 개의 제2 서브 회로부에 상기 제6 노드에 인가된 전압값을 공급하는 주사 구동 장치.
제 16항에 있어서,
상기 네 개의 제1 서브 회로부는 각각 제1 서브클록신호 내지 제4 서브클록신호를 순차적으로 공급받아 상기 제1 서브클록신호 내지 제4 서브클록신호에 따라 라인별로 연속하는 네 개의 제1 게이트 신호를 출력하고,
상기 네 개의 제2 서브 회로부는 각각 상기 제2 서브클록신호, 상기 제3 서브클록신호, 상기 제4 서브클록신호, 및 상기 제1 서브클록신호를 공급받아 상기 제2 서브클록신호, 상기 제3 서브클록신호, 상기 제4 서브클록신호, 및 상기 제1 서브클록신호에 따라 라인별로 연속하는 네 개의 제2 게이트 신호를 출력하는 것을 특징으로 하는 주사 구동 장치.
제 17항에 있어서,
상기 제1 서브클록신호 내지 제4 서브클록신호는 4 수평주기(4H)로 구동하고, 상호 간에 1/4 주기의 위상차를 가지는 것을 특징으로 하는 주사 구동 장치.
제 16항에 있어서,
상기 제1 공통 회로부가 상기 제1 공통 회로부에 입력된 제1 클록신호에 의해 구동하는 시점 이후에, 상기 네 개의 제1 서브 회로부는 각각에 입력된 제1 서브클록신호 내지 제4 서브클록신호에 대응하여 순차적으로 네 개의 제1 게이트 신호를 출력하고,
상기 제2 공통 회로부가 상기 제2 공통 회로부에 입력된 제2 클록신호에 의해 구동하는 시점 이후에, 상기 네 개의 제2 서브 회로부는 각각에 입력된 상기 제2 서브클록신호, 상기 제3 서브클록신호, 상기 제4 서브클록신호, 및 상기 제1 서브클록신호에 대응하여 순차적으로 네 개의 제2 게이트 신호를 출력하는 주사 구동 장치.
제 16항에 있어서,
상기 제1 공통 회로부가 포함된 단위 스테이지가 첫 번째 스테이지 또는 마지막 스테이지인 경우에 구동 개시 신호가 입력되고,
상기 구동 개시 신호가 전달되고 난 후 적어도 1 수평주기 내에 상기 제2 서브 회로부는 제2 게이트 신호를 출력하는 것을 특징으로 하는 주사 구동 장치.
제 16항에 있어서,
상기 제1 공통 회로부는 제1 초기화 신호를 입력받고, 상기 제1 초기화 신호에 따라 상기 제5 노드 전압값을 변화시켜 상기 네 개의 제1 서브 회로부의 동작을 중지시키고,
상기 제2 공통 회로부는 제2 초기화 신호를 입력받고, 상기 제2 초기화 신호에 따라 상기 제6 노드 전압값을 변화시켜 상기 네 개의 제2 서브 회로부의 동작을 중지시키는 것을 특징으로 하는 주사 구동 장치.
복수의 화소를 포함하는 표시부;
상기 복수의 화소 각각에 서로 다른 제1 게이트 신호와 제2 게이트 신호를 전달하는 주사 구동부;
상기 복수의 화소 각각에 영상 데이터 신호를 전달하는 데이터 구동부;
상기 복수의 화소 각각에 발광 제어 신호를 전달하는 발광 제어 구동부; 및
상기 주사 구동부, 데이터 구동부, 및 발광 제어 구동부의 구동을 제어하는 복수의 제어 신호를 생성하여 각각 전달하는 제어부를 포함하고,
상기 주사 구동부는 상기 제1 게이트 신호와 상기 제2 게이트 신호를 생성하는 서브 영역 및 상기 서브 영역에 포함된 적어도 두 개의 회로부에 공통적으로 연결되어 상기 적어도 두 개의 회로부 각각에 공통된 신호를 공급하는 공통 영역을 포함하는 단위 스테이지가 반복적으로 형성되고,
상기 반복적으로 형성된 단위 스테이지 중 제1 단위 스테이지의 공통 영역에서 적어도 두 개의 회로부와 공통적으로 연결된 접점의 전압값은, 순방향 구동의 경우 상기 제1 단위 스테이지의 다음에 위치한 단위 스테이지의 공통 영역에 입력되고, 역방향 구동의 경우 상기 제1 단위 스테이지의 공통 영역에 입력되는 것을 특징으로 하는 표시 장치.
제 22항에 있어서,
상기 제어부는 상기 주사 구동부의 구동 방향을 결정하는 순방향 구동 제어 신호 및 역방향 구동 제어 신호를 생성하여 전달하고,
상기 순방향 구동 제어 신호 및 역방향 구동 제어 신호는 서로 반대 위상을 가진 고정 전압으로 전달되는 것을 특징으로 하는 표시 장치.
제 22항에 있어서,
상기 공통 영역은,
상기 복수의 화소 중 각 화소 라인에 전달되는 상기 제1 게이트 신호를 출력하는 제1 서브 영역에 연결된 제1 공통 회로부, 및
상기 복수의 화소 중 각 화소 라인에 전달되는 상기 제2 게이트 신호를 출력하는 제2 서브 영역에 연결된 제2 공통 회로부를 포함하는 것을 특징으로 하는 표시 장치.
제 24항에 있어서,
상기 제1 서브 영역은, 연속하는 두 개의 화소 라인에 전달되는 제1 게이트 신호를 생성하여 출력하는 두 개의 제1 서브 회로부를 포함하고,
상기 제2 서브 영역은, 연속하는 두 개의 화소 라인에 전달되는 제2 게이트 신호를 생성하여 출력하는 두 개의 제2 서브 회로부를 포함하는 것을 특징으로 하는 표시 장치.
제 24항에 있어서,
상기 제1 서브 영역은, 연속하는 네 개의 화소 라인에 전달되는 제1 게이트 신호를 생성하여 출력하는 네 개의 제1 서브 회로부를 포함하고,
상기 제2 서브 영역은, 연속하는 네 개의 화소 라인에 전달되는 제2 게이트 신호를 생성하여 출력하는 네 개의 제2 서브 회로부를 포함하는 것을 특징으로 하는 표시 장치.
제 24항에 있어서,
상기 서브 영역에 포함된 적어도 두 개의 회로부는,
상기 제1 게이트 신호 또는 상기 제2 게이트 신호를 출력 신호로 생성하는 부스트 스위치와, 상기 부스트 스위치의 게이트와 소스 사이에 연결되어 양단의 전위차를 유지하는 커패시터를 포함하는 것을 특징으로 하는 표시 장치.
제 22항에 있어서,
상기 제1 게이트 신호는 상기 복수의 화소 각각에 포함된 구동 트랜지스터의 게이트 전압에 기입된 이전 프레임의 영상 데이터 신호에 따른 데이터 전압을 초기화시키는 신호이고,
상기 제2 게이트 신호는 상기 복수의 화소 각각에 대응하는 현재 프레임의 영상 데이터 신호에 따른 데이터 전압을 전달하는 스위칭 트랜지스터의 스위칭 동작을 제어하고, 상기 복수의 화소 각각에 포함된 문턱전압 보상 트랜지스터의 스위칭 동작을 제어하는 신호인 것을 특징으로 하는 표시 장치.
제 28항에 있어서,
상기 복수의 화소 각각에 전달되는 제1 게이트 신호는 상기 제2 게이트 신호보다 먼저 생성되어 전달되는 것을 특징으로 하는 표시 장치.