KR20140058020A - 발광 소자 및 그 제조 방법 - Google Patents

발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20140058020A
KR20140058020A KR1020120124474A KR20120124474A KR20140058020A KR 20140058020 A KR20140058020 A KR 20140058020A KR 1020120124474 A KR1020120124474 A KR 1020120124474A KR 20120124474 A KR20120124474 A KR 20120124474A KR 20140058020 A KR20140058020 A KR 20140058020A
Authority
KR
South Korea
Prior art keywords
layer
stress control
substrate
semiconductor layer
control layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020120124474A
Other languages
English (en)
Inventor
황준식
김준연
채수희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120124474A priority Critical patent/KR20140058020A/ko
Priority to US13/856,716 priority patent/US8901598B2/en
Publication of KR20140058020A publication Critical patent/KR20140058020A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers

Landscapes

  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

발광소자 및 그 제조방법이 개시된다. 개시된 발광소자는, 기판 상의 압축 스트레스를 가진 스트레스 제어층과, 상기 스트레스 제어층 상의 본딩층과, 상기 본딩층 상에서 발광을 위한 활성 영역을 포함하는 반도체층과, 상기 기판의 하부에 배치된 제 1 전극과, 상기 반도체층의 상부에 배치된 제2 전극을 포함한다.
상기 스트레스 제어층은 1~ 20 GPa 압축 스트레스를 가진다.

Description

발광 소자 및 그 제조 방법{Light emitting device and method of fabricating light emitting device}
웨이퍼 본딩법으로 제조된 발광 소자 및 웨이퍼 본딩법을 이용한 발광 소자의 제조 방법에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체와 같은 반도체 재료를 이용한 발광 다이오드(LED)는 소형 경량화가 가능하고 수명이 길다는 장점이 있다. 현재 이러한 LED의 효율을 향상시키기 위하여 다양한 기술이 개발되고 있다. 최근에는 LED를 일반 조명용으로 사용하기 위하여, 고출력 고휘도 LED가 많은 관심을 받고 있다. 그런데 LED의 특성상, 고출력을 위하여 LED에 고전력을 인가할 경우, 저전력을 인가하는 경우에 비하여 LED의 효율이 떨어지게 된다.
효율적인 전류 인가 구조를 갖는 수직형 LED가 제안되고 있다. 반도체층의 일부를 에칭하고 그 자리에 전극을 형성한 수평형 LED와 달리, 수직형 LED는 반도체층의 상면과 하면에 직접 전극이 위치하기 때문에, 전극으로부터 반도체층으로 효율적인 전류 인가가 가능하다. 따라서 수직형 LED는 수평형 LED에 비하여 향상된 효율과 출력을 얻을 수 있다. 또한 수직형 LED는 수평형 LED에 비하여 냉각이 쉽기 때문에, 동작시 발생하는 열을 쉽게 방출할 수 있다.
수직형 LED는 반도체층의 상면과 하면에 전극이 위치해야 하기 때문에, 수평형 LED와는 다른 제조 공정이 요구된다. 예를 들어, 사파이어와 같은 성장 기판 위에 일단 반도체층을 성장시킨 후에는, 나머지 공정(즉, 후공정)을 수행하기 위하여 성장 기판을 제거할 필요가 있다. 이때, 성장 기판을 제거하기 전에, 성장 기판이 제거된 반도체층을 지지할 수 있도록 하기 위하여 다른 기판 위로 반도체층을 본딩을 한다. 이러한 본딩은 웨이퍼 스케일로 하며, 웨이퍼 본딩이라 칭한다.
반도체층은 냉각과정에서 텐사일 스트레스를 받으며, 반도체층이 형성된 성장기판을 다른 전사 기판에 본딩시, 웨이퍼 본딩 후의 냉각 과정에서 텐사일 스트레스로 인하여 웨이퍼가 휠 수 있으며, 반도체층에 크랙(crack)이 발생할 수 있다. 성장 기판을 제거하면, 반도체층의 텐사일 스트레스가 더 증가할 수 있다. 이에 따라 발광소자의 제조 수율이 감소될 수 있다.
본 발명의 일 실시예는 휨이 형성되는 것을 방지하는 웨이퍼 본딩법을 이용하여 발광 소자를 제조하는 방법을 제공한다.
본 발명의 다른 실시예는 상기 제조방법으로 제조된 발광소자를 제공한다.
본 발명에 일 실시예에 따른 발광 소자는:
기판 상의 압축 스트레스를 가진 스트레스 제어층;
상기 스트레스 제어층 상의 본딩층;
상기 본딩층 상에서 발광을 위한 활성 영역을 포함하는 반도체층;
상기 기판의 하부에 배치된 제 1 전극; 및
상기 반도체층의 상부에 배치된 제 2 전극;을 포함한다.
상기 스트레스 제어층은 1~ 20 GPa 압축 스트레스를 가질 수 있다.
상기 스트레스 제어층은 도전성 질화물로 이루어질 수 있다.
상기 도전성 질화물은 TiN 또는 TaN 일 수 있다.
상기 스트레스 제어층은 대략 10nm ~ 10㎛ 두께를 가질 수 있다.
상기 스트레스 제어층 및 상기 기판 사이의 접착층을 더 구비할 수 있다.
상기 접착층은 Ti를 포함할 수 있다.
상기 본딩층은 주석(Sn), 금(Au), 구리(Cu), 은(Ag), 알루미늄(Al), 니켈(Ni) 중 적어도 하나 또는 이들의 합금으로 이루어질 수 있다.
본 발명의 다른 실시예에 따른 발광 소자 제조방법은:
성장 기판 위에 발광을 위한 활성 영역을 포함하는 반도체층을 형성하는 단계;
상기 반도체층 상으로 제1 본딩층을 형성하는 단계;
전사기판 상에 압축 스트레스를 가진 스트레스 제어층을 형성하는 단계;
상기 스트레스 제어층 상에 제2 본딩층을 형성하는 단계;
상기 제1 본딩층과 상기 제2 본딩층을 접촉시켜 상기 전사 기판 상에 상기 성장 기판을 본딩하는 단계; 및
상기 성장 기판을 제거하는 단계;를 포함한다.
상기 스트레스 제어층 형성단계는,
금속 타겟을 질소 분위기에서 반응성 스퍼터링하여 상기 전사 기판 상으로 상기 금속 타겟 물질을 포함하는 질화물층을 형성하는 단계일 수 있다.
상기 금속 타겟은 Ti 또는 Ta 으로 이루어질 수 있다.
상기 질화물 형성단계는, 반응성 스퍼터 챔버 내로 이송 가스에 대해서 질소 가스를 3~5 배 공급하는 단계일 수 있다.
본 발명의 실시예에 따르면, 압축 스트레스를 가진 스트레스 제어층이 반도체층의 텐사일 스트레스에 의한 변형을 감소시키므로, 크랙의 형성이 억제된 양질의 반도체층이 형성된 웨이퍼를 제조할 수 있다. 따라서, 양질의 발광소자를 제조할 수 있다.
도 1은 본 발명의 일 실시예에 따른 수직형 발광소자의 구조를 개략적으로 보여주는 단면도이다.
도 2a 내지 도 2f는 본 발명의 다른 실시예에 따른 수직형 발광소자의 제조방법을 단계적으로 설명하는 단면도다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다. 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다. 명세서를 통하여 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 수직형 발광소자의 구조를 개략적으로 보여주는 단면도이다.
도 1을 참조하면, 기판(110) 상에 접착층(112), 스트레스 제어층(120), 본딩층(130)이 순차적으로 형성되어 있다. 본딩층(130) 상에는 반도체층(140)이 형성되어 있다. 반도체층(140)은 본딩층(130) 상에 순차적으로 적층된 제1 반도체층(141), 활성층(142) 및 제2 반도체층(143)을 포함한다. 기판(110)의 하부에는 제1전극(151)이 형성되어 있으며, 제2 반도체층(143) 상에는 제2전극(152)이 형성되어 있다.
기판(110)은 도전성 기판일 수 있다. 기판(110)은 제1 불순물로 도핑된 실리콘 기판일 수 있다.
제1 반도체층(141), 활성층(142) 및 제2 반도체층(143)은 Ⅲ-Ⅴ족 질화물 반도체로 형성될 수 있다. 제1 반도체층(141)은 n형 반도체층일 수 있으며, 제2 반도체층(143)은 p형 반도체층일 수 있다. 본 발명의 실시예는 이에 한정되지 않는다. 예컨대, 제1 반도체층(141)은 p형 반도체층일 수 있으며, 제2 반도체층(143)은 n형 반도체층일 수 있다.
활성층(142)은 전자와 정공을 재결합하여 광을 발생시키기 위한 활성 영역으로서 단일 또는 다중 양자우물 구조를 가질 수 있다. 제1전극(151)은, 예를 들어, 제1 반도체층(141)이 n형 반도체층인 경우에 n형 전극일 수 있다. 제2전극(152)은 제2 반도체층(143)이 p형 반도체인 경우 p형 전극일 수 있다.
제2전극(152)은 투명한 전극물질인 ITO로 형성될 수 있다. 제2전극(152)를 금속 물질로 형성하는 경우, 제2전극(152)은 제2 반도체층(143)의 일부 영역에 배치된다.
접착층(112)은 스트레스 제어층(120)과 기판(110)의 접착을 도우기 위한 층이다. 접착층(112)은 티타늄(Ti)로 형성될 수 있다.
스트레스 제어층(120)은 1~ 20 GPa 압축 스트레스를 가질 수 있다. 스트레스 제어층(120)은 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 니켈(Ni), 알루미늄(Al), 백금(Pt)과 같은 금속, 도전성 질화물 또는 도전성 산화물로 형성될 수 있다. 스트레스 제어층(120)이 금속으로 이루어진 경우 접착층(112)은 생략될 수도 있다.
스트레스 제어층(120)은 도전성 질화물인 TiN 또는 TaN 으로 형성될 수 있다. 또한, 스트레스 제어층(120)은 도전성 산화물인 ITO 로 형성될 수도 있다.
에피택셜 성장된 반도체층(140)에는 텐사일 스트레스가 형성된다. 반도체층(140)을 본딩층(130)을 매개로 압축 스트레스를 가진 스트레스 제어층(130)에 본딩하면, 반도체층(140)의 텐사일 스트레스는 스트레스 제어층(120)에 의해 감소된다. 이러한 작용에 대해서는 후술된다.
스트레스 제어층(120)은 대략 10nm ~ 10㎛ 두께를 가진다.
도 2a 내지 도 2f는 본 발명의 다른 실시예에 따른 수직형 발광소자의 제조방법을 단계적으로 설명하는 단면도다.
도 2a를 참조하면, 발광소자를 성장시킬 성장 웨이퍼를 준비한다. 이하에서는 편의상 성장 웨이퍼를 성장 기판(210)이라 칭한다. 성장 기판(210)은 대략 6인치 내지 18인치의 직경을 가진 실리콘 기판일 수 있다. 성장 기판(210)은 대략 500㎛ 내지 1500㎛의 두께의 실리콘 기판일 수 있다.
그러나, 본 발명의 실시예에 따른 제조방법은 반드시 6인치 이상의 실리콘 기판을 필요로 하지 않는다. 즉, 소형 실리콘 기판 또는 소형 사파이어 기판을 사용할 수도 있다.
성장 기판(210) 상에 Ⅲ-Ⅴ족 질화물 반도체로 이루어진 제2 반도체층(243), 활성층(242) 및 제1 반도체층(241)을 순차적으로 에피 성장시킨다. 제1 반도체층(241)은 n형 반도체층일 수 있으며, 제2 반도체층(243)은 p형 반도체층일 수 있다. 본 발명의 실시예는 이에 한정되지 않는다. 예컨대, 제1 반도체층(241)은 p형 반도체층일 수 있으며, 제2 반도체층(243)은 n형 반도체층일 수 있다.
활성층(242)은 전자와 정공을 재결합하여 광을 발생시키기 위한 활성 영역으로서 단일 또는 다중 양자우물 구조를 가질 수 있다.
이하에서는 편의상 적층된 제2 반도체층(243), 활성층(242) 및 제1 반도체층(241)으로 이루어진 적층된 층을 반도체층(240)으로도 칭한다.
Ⅲ-Ⅴ족 질화물 반도체는 GaN계 반도체일 수 있다. 성장 기판(210) 상에 AlN 등과 같은 버퍼층을 형성한 다음, 반도체층(240)을 성장시킬 수도 있다.
도 2b를 참조하면, 제1 반도체층(241) 상으로 제1 본딩층(231)을 형성한다. 제1 본딩층(231)은 주석(Sn), 금(Au), 구리(Cu), 은(Ag), 알루미늄(Al), 니켈(Ni) 등으로 형성될 수 있으며, 단일층 또는 복수의 층으로 형성될 수 있다. 도 2c를 참조하면, 전사 기판(260)을 마련한다. 전사 기판(260)은 성장 기판(210)과 동일한 직경을 가진 도전성 기판일 수 있다. 예컨대, 전사 기판(260)은 도전성 실리콘 기판일 수 있다.
전사 기판(260) 상에 스퍼터링 방법으로 접착층(212)을 형성한다. 접착층(212)은 Ti층일 수 있다.
이어서, 접착층(212) 상에 스트레스 제어층(220)을 형성한다. 전사 기판(260)을 반응성 스퍼터링 챔버에 배치한다. 챔버 내에는 Ti 또는 Ta 타겟을 배치한다. 질소 분위기에서 반응성 스퍼터에 소정의 파워를 인가한다. 질소 가스는 대략 50~70 sccm 공급하고 이송 가스로 Ar 가스를 15 sccm 공급한다. 결과로서, 전사 기판(260) 상에는 압축 스트레스를 가진 스트레스 제어층(220)이 형성된다. 스트레스 제어층(220)의 두께, 스퍼터 인가 파워, 질소 가스 공급량 등에 따라서 스트레스 제어층(220)은 1 ~ 20 GPa 압축 스트레스를 가진다. 스트레스 제어층(220)은 대략 10nm ~ 10㎛ 두께로 형성될 수 있다.
반응성 스퍼터 챔버에 두께 0.7mm, 직경 8인치인 실리콘 웨이퍼를 배치한 다음, 반응성 스퍼터에 18kW 파워를 공급하고, 챔버 내로 Ar:N2 가스 공급비를 변경시켰을 때, TiN 스트레스 제어층의 조성과 압축 스트레스 값을 표 1에 나타내었다. TiN 스트레스 제어층을 100nm 두께로 형성하였다.
Ar:N2 ratio (sccm) TiN 조성 Compressive stress, MPa
15:45 Ti rich (6 at.%) 7, 286
15:62 Ti: Ni = 1:1 (at ratio) 10,040
15:75 N rich (7 at.%) 4,271
표 1에서 보듯이 반응성 스퍼터 챔버 내로 이송가스인 아르곤 개스(가스)에 대해서 3~5 배의 질소 가스를 공급하면, 대략 4~10 GPa 압축 스트레스를 가진 스트레스 조절층이 형성된다.
TiN 조성이 1:1일 경우, 가장 압축 스트레스가 큰 스트레스 조절층이 형성된다. 질소 가스의 공급량을 증가시키면 N rich TiN 이 형성되며, 질소 가스의 공급량을 감소시키면 Ti rich TiN 이 형성된다.
도 2d를 참조하면, 스트레스 제어층(220) 상으로 제2 본딩층(232)을 형성한다. 제2 본딩층(232)은 주석(Sn), 금(Au), 구리(Cu), 은(Ag), 알루미늄(Al), 니켈(Ni) 등으로 형성될 수 있으며, 단일층 또는 복수의 층으로 형성될 수 있다.
도 2e를 참조하면, 전사 기판(260) 상에 성장 기판(210)을 웨이퍼 레벨로 본딩한다. 웨이퍼 레벨 본딩을 위해 전사 기판(260) 상에 성장 기판(210)을 적층하되, 제2 본딩층(232) 상에 제1 본딩층(231)이 접촉하도록 배치한 다음, 소정의 온도 및 압력을 가하면, 제1 본딩층(231)과 제2 본딩층(232)이 유테틱 본딩을 하여 결합된다. 결합된 제1 본딩층(231)과 제2 본딩층(232)은 도 1의 본딩층(130)에 해당된다. 텐사일 스트레스를 가진 반도체층(240)과 압축 스트레스를 가진 스트레스 제어층(220)의 결합에 의해서 반도체층(240)의 휨은 줄어든다.
도 2f를 참조하면, 성장 기판(210)을 제거한다. 성장 기판(210)의 제거는 레이저 리프트 오프(laser lift-off) 공정을 사용할 수 있다.
성장 기판(210)을 제거한 후에는 일반적인 반도체 공정을 사용하여 전사 기판(260)의 하부에 제1전극(251)을 형성하고, 반도체층(240) 상으로 제2전극(252)을 형성한다. 제1전극(251)은 Al, Au 등과 같은 금속을 사용할 수 있다. 제2전극(252)은 ITO와 같은 투명전극을 형성할 수 있다.
상기 결과물을 다이싱하면 도 1의 결과물이 만들어진다.
상기 실시예에서는 제2전극(252)으로 ITO 전극을 사용하였으나, 본 발명은 이에 한정되지 않는다. 예컨대, 제2전극(252)은 반도체층(240)의 일부 영역에 형성된 금속 전극일 수도 있다.
상기 실시예에서는 도전성 전사 기판을 사용하였으나 본 발명은 이에 한정되지 않는다. 예컨대, 절연성 전사 기판을 사용하고, 전사 기판에 비아를 형성한 후, 비아를 메탈로 채워서 제2전극을 반도체층과 전기적으로 연결할 수도 있으며, 상세한 설명은 생략한다.
본 발명의 실시예에 따르면, 압축 스트레스를 가진 스트레스 제어층이 반도체층의 텐사일 스트레스에 의한 변형을 감소시키므로, 크랙의 형성이 억제된 양질의 반도체층이 형성된 웨이퍼를 제조할 수 있다. 따라서, 양질의 발광소자를 제조할 수 있다.
이상에서 첨부된 도면을 참조하여 설명된 본 발명의 실시예들은 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
100: 수직형 발광소자 110: 기판
112, 212: 접착층 120, 220: 스트레스 조절층
130, 231, 232: 본딩층 140, 240: 반도체층
151, 251: 제1전극 152, 252: 제2전극
210: 성장 기판 260: 전사 기판

Claims (19)

  1. 기판 상의 압축 스트레스를 가진 스트레스 제어층;
    상기 스트레스 제어층 상의 본딩층;
    상기 본딩층 상에서 발광을 위한 활성 영역을 포함하는 반도체층;
    상기 기판의 하부에 배치된 제 1 전극; 및
    상기 반도체층의 상부에 배치된 제 2 전극;을 포함하는 스트레스 제어층을 포함하는 발광 소자.
  2. 제 1 항에 있어서,
    상기 스트레스 제어층은 1~ 20 GPa 압축 스트레스를 가진 발광 소자.
  3. 제 2 항에 있어서,
    상기 스트레스 제어층은 도전성 질화물로 이루어진 발광 소자.
  4. 제 2 항에 있어서,
    상기 도전성 질화물은 TiN 또는 TaN 인 발광 소자.
  5. 제 3 항에 있어서,
    상기 스트레스 제어층은 대략 10nm ~ 10㎛ 두께를 가진 발광 소자.
  6. 제 2 항에 있어서,
    상기 스트레스 제어층 및 상기 기판 사이의 접착층을 더 구비한 발광 소자.
  7. 제 5 항에 있어서,
    상기 접착층은 Ti를 포함하는 발광 소자.
  8. 제 2 항에 있어서,
    상기 본딩층은 주석(Sn), 금(Au), 구리(Cu), 은(Ag), 알루미늄(Al), 니켈(Ni) 중 적어도 하나 또는 이들의 합금으로 이루어진 전도성 기판인 발광 소자.
  9. 성장 기판 위에 발광을 위한 활성 영역을 포함하는 반도체층을 형성하는 단계;
    상기 반도체층 상으로 제1 본딩층을 형성하는 단계;
    전사기판 상에 압축 스트레스를 가진 스트레스 제어층을 형성하는 단계;
    상기 스트레스 제어층 상에 제2 본딩층을 형성하는 단계;
    상기 제1 본딩층과 상기 제2 본딩층을 접촉시켜 상기 전사 기판 상에 상기 성장 기판을 본딩하는 단계;
    상기 성장 기판을 제거하는 단계;를 포함하는 발광 소자 제조 방법.
  10. 제 9 항에 있어서,
    상기 스트레스 제어층은 도전성 질화물로 이루어진 발광 소자 제조 방법.
  11. 제 9 항에 있어서, 상기 스트레스 제어층 형성단계는,
    금속 타겟을 질소 분위기에서 반응성 스퍼터링하여 상기 전사 기판 상으로 상기 금속 타겟 물질을 포함하는 질화물층을 형성하는 단계인 발광 소자 제조 방법.
  12. 제 11 항에 있어서,
    상기 금속 타겟은 Ti 또는 Ta 으로 이루어진 발광 소자 제조 방법.
  13. 제 12 항에 있어서, 상기 질화물 형성단계는,
    반응성 스퍼터 챔버 내로 이송 가스에 대해서 질소 가스를 3~5 배 공급하는 발광 소자 제조 방법.
  14. 제 12 항에 있어서,
    상기 스트레스 제어층은 대략 10nm ~ 10㎛ 두께로 형성되는 발광 소자 제조 방법.
  15. 제 12 항에 있어서,
    상기 스트레스 제어층은 1 ~ 20 GPa 압축 스트레스를 가진 발광 소자 제조 방법.
  16. 제 9 항에 있어서,
    상기 제1 본딩층과 상기 제2 본딩층은 각각 Sn, Au, Cu, Ag, Al, Ni 중 적어도 하나 또는 이들의 화합물인 발광 소자 제조 방법.
  17. 제 9 항에 있어서, 상기 스트레스 제어층 형성단계는,
    상기 성장 기판 상에 접착층을 형성하는 단계를 더 포함하며,
    상기 스트레스 제어층은 상기 접착층 상에 형성되는 발광 소자 제조 방법.
  18. 제 17 항에 있어서,
    상기 접착층은 Ti 로 이루어진 발광 소자 제조 방법.
  19. 제 9 항에 있어서,
    상기 전사 기판은 도전성 기판이며,
    상기 전사 기판 상에 제1전극을 형성하는 단계; 및
    상기 반도체층 상으로 제2전극을 형성하는 단계;를 더 포함하는 발광 소자제조 방법.
KR1020120124474A 2012-11-05 2012-11-05 발광 소자 및 그 제조 방법 Ceased KR20140058020A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120124474A KR20140058020A (ko) 2012-11-05 2012-11-05 발광 소자 및 그 제조 방법
US13/856,716 US8901598B2 (en) 2012-11-05 2013-04-04 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120124474A KR20140058020A (ko) 2012-11-05 2012-11-05 발광 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20140058020A true KR20140058020A (ko) 2014-05-14

Family

ID=50621547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120124474A Ceased KR20140058020A (ko) 2012-11-05 2012-11-05 발광 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8901598B2 (ko)
KR (1) KR20140058020A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210145042A (ko) 2020-05-22 2021-12-01 주식회사 디앤케이 딥러닝 및 IoT 기반의 효율적인 에너지 재활용 기능을 구비한 전기자동차 긴급 충전 서비스 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
JP7041338B2 (ja) * 2017-09-01 2022-03-24 日亜化学工業株式会社 発光装置の製造方法
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013191A (ja) 2001-11-13 2007-01-18 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR20050063493A (ko) 2003-12-22 2005-06-28 주식회사 옵토웨이퍼테크 웨이퍼 본딩을 이용한 반도체 발광소자 및 그 제조 방법
KR100774198B1 (ko) 2006-03-16 2007-11-08 엘지전자 주식회사 수직형 발광 소자
US20080290349A1 (en) * 2007-05-24 2008-11-27 Hitachi Cable, Ltd. Compound semiconductor wafer, light emitting diode and manufacturing method thereof
US7598108B2 (en) * 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
KR101543328B1 (ko) 2008-11-18 2015-08-11 삼성전자주식회사 발광 소자 및 발광 소자의 제조 방법
CN101930804A (zh) * 2008-12-01 2010-12-29 日立电线株式会社 表面处理金属材料及其制造方法
KR101171359B1 (ko) 2009-09-18 2012-08-10 서울옵토디바이스주식회사 수직형 발광 소자 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210145042A (ko) 2020-05-22 2021-12-01 주식회사 디앤케이 딥러닝 및 IoT 기반의 효율적인 에너지 재활용 기능을 구비한 전기자동차 긴급 충전 서비스 방법

Also Published As

Publication number Publication date
US20140124818A1 (en) 2014-05-08
US8901598B2 (en) 2014-12-02

Similar Documents

Publication Publication Date Title
KR20140058020A (ko) 발광 소자 및 그 제조 방법
CN101366121B (zh) 垂直结构半导体器件
CN102106001B (zh) 发光器件及其制造方法
KR101198758B1 (ko) 수직구조 반도체 발광소자 및 그 제조방법
KR101543328B1 (ko) 발광 소자 및 발광 소자의 제조 방법
JP5460831B1 (ja) 半導体発光素子
KR20150003359A (ko) ＧａＮ계 반도체 디바이스의 제조방법
US12598845B2 (en) Solid state optoelectronic device with preformed metal support substrate
US8916402B2 (en) Semiconductor light emitting device including substrate having protection layers providing protection against chemicals and method for manufacturing the same
KR100999548B1 (ko) 수직구조를 갖는 반도체 발광소자 제조용 지지기판, 이를 이용한 수직구조를 갖는 반도체 발광소자 제조방법 및 수직구조를 갖는 반도체 발광소자
US8597969B2 (en) Manufacturing method for optical semiconductor device having metal body including at least one metal layer having triple structure with coarse portion sandwiched by tight portions of a same material as coarse portion
US9484497B2 (en) Surface treatment of a semiconductor light emitting device
KR20090105462A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
US7524737B2 (en) Method of fabricating a semiconductor chip with a nitride compound semiconductor material
KR100638825B1 (ko) 수직구조 반도체 발광 소자 및 그 제조 방법
JP2010226023A (ja) 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法
KR20110065202A (ko) 캐리어로서 도전성 기판을 갖는 ｌｅｄ 소자의 제조 장치 및 제조 방법
KR101004858B1 (ko) 화합물 반도체 발광 소자 및 그 제조방법
KR20090106294A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
CN100485987C (zh) 纵向结构发光二极管及其制造方法
JP2010161160A (ja) 半導体発光素子
KR100872276B1 (ko) 수직구조 질화물 반도체 발광 소자 및 제조방법
JP2012134328A (ja) 半導体発光素子、半導体層の形成方法、半導体発光素子の製造方法および電気機器
WO2007007980A1 (en) Light emitting diode device comprising a diffusion barrier layer and method for preparation thereof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121105

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170324

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121105

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180214

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20180829

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20180214

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I