KR20140108376A

KR20140108376A - 반도체 패키지 및 그 제조 방법

Info

Publication number: KR20140108376A
Application number: KR1020130019994A
Authority: KR
Inventors: 김진호; 김태진; 오운택; 이재열; 장영환
Original assignee: 삼성전자주식회사
Priority date: 2013-02-25
Filing date: 2013-02-25
Publication date: 2014-09-11
Also published as: CN104008724A; US20140240365A1; TW201434022A

Abstract

반도체 장치 및 이를 포함한 디스플레이 장치가 제공된다. 반도체 장치는, n(n은 자연수)개의 데이터를 제1 직렬 데이터로 변환하여 제1 송신 라인을 통해 송신하고, m(m은 자연수)개의 데이터를 제2 직렬 데이터로 변환하여 제1 송신 라인과 분리된 제2 송신 라인을 통해 송신하는 송신부, n개의 구동소자를 포함하는 제1 구동소자 그룹으로서, 각 구동소자는 제1 송신 라인을 통해 제1 직렬 데이터를 제공받고 그 중 일부로 구동되는 제1 구동소자 그룹, 및 m개의 구동소자를 포함하는 제2 구동소자 그룹으로서, 각 구동소자는 제2 송신 라인을 통해 제2 직렬 데이터를 제공받고 그 중 일부로 구동되는 제2 구동소자 그룹을 포함하되, 각 데이터는 상기 각 구동소자에 대한 식별 정보를 포함한다.

Description

반도체 패키지 및 그 제조 방법{Semiconductor package and method for fabricating the same}

본 발명은 반도체 패키지 및 그 제조 방법에 관한 것이다.

구동소자의 구동을 통해 부하단을 구동하는 반도체 장치에서, 구동소자의 수가 증가할수록 구동소자를 구동하는 신호를 출력하는 송신단의 소비전류는 증가하게 된다. 이러한 소비전류 증가는 반도체 장치의 파워 소모를 증가시켜 반도체 장치의 구동 효율을 떨어트리게 된다.

본 발명이 해결하고자 하는 기술적 과제는 송신단의 소비전류를 저감시킬 수 있는 반도체 장치를 제공하는 것이다.

본 발명이 해결하고자 하는 다른 기술적 과제는 상기 반도체 장치를 채용하여 구동 효율이 증가된 디스플레이 장치를 제공하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치는, n(n은 자연수)개의 데이터를 제1 직렬 데이터로 변환하여 제1 송신 라인을 통해 송신하고, m(m은 자연수)개의 데이터를 제2 직렬 데이터로 변환하여 제1 송신 라인과 분리된 제2 송신 라인을 통해 송신하는 송신부, n개의 구동소자를 포함하는 제1 구동소자 그룹으로서, 각 구동소자는 제1 송신 라인을 통해 제1 직렬 데이터를 제공받고 그 중 일부로 구동되는 제1 구동소자 그룹, 및 m개의 구동소자를 포함하는 제2 구동소자 그룹으로서, 각 구동소자는 제2 송신 라인을 통해 제2 직렬 데이터를 제공받고 그 중 일부로 구동되는 제2 구동소자 그룹을 포함하되, 각 데이터는 상기 각 구동소자에 대한 식별 정보를 포함한다.

본 발명의 몇몇 실시예에서, 상기 각 구동소자는 상기 식별 정보가 일치하는 데이터에 의해 구동될 수 있다.

본 발명의 몇몇 실시예에서, 상기 n과 상기 m은 서로 동일한 자연수일 수 있다.

본 발명의 몇몇 실시예에서, 상기 n개의 구동소자는 상기 제1 송신 라인에 병렬 접속되고, 상기 m개의 구동소자는 상기 제2 송신 라인에 병렬 접속될 수 있다.

본 발명의 몇몇 실시예에서, 기 n개의 구동소자 중 일부는 서로 직렬 연결되어 상기 제1 송신 라인에 접속되고, 상기 n개의 구동소자 중 다른 일부는 상기 서로 직렬 연결되어 상기 제1 송신 라인에 접속된 구동소자와 상기 제1 송신 라인에 병렬 접속될 수 있다. 이 때, 상기 서로 직렬 연결되어 상기 제1 송신 라인에 접속되는 구동소자는 각각 상기 제1 직렬 데이터를 수신하기 위한 경유 수신부와 상기 제1 직렬 데이터를 송신하기 위한 경유 송신부를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 각 데이터는 상기 각 구동소자에 대한 구동 데이터와, 일정 구간 동안 상기 구동소자가 상기 구동 데이터로 구동되는 것을 유지시키기 위한 추가 데이터를 더 포함할 수 있다. 여기서, 상기 구동 데이터는 픽셀에 대한 RGB 데이터를 포함하고, 상기 추가 데이터는 HBP(Horizontal Back Porch)에 관한 데이터를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 송신 라인은 스터브(stub)의 길이를 최소화하기 위해 상기 n개의 구동소자 중 적어도 하나를 관통하도록 배치되고, 상기 제2 송신 라인은 스터브의 길이를 최소화하기 위해 상기 m개의 구동소자 중 적어도 하나를 관통하도록 배치될 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 및 제2 송신 라인은 각각 제1 서브 라인과 제2 서브 라인을 포함하고, 상기 제1 및 제2 직렬 데이터는 각각 차동 신호(differential signal)일 수 있다.

본 발명의 몇몇 실시예에서, 상기 n과 상기 m은 서로 다른 자연수일 수 있다. 이 경우, 상기 제1 직렬 데이터와 상기 제2 직렬 데이터 중 어느 하나는 더미 데이터를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 직렬 데이터는 상기 제1 직렬 데이터로부터 상기 n개의 데이터를 분리하기 위한 클럭 정보를 포함할 수 있다. 이 경우, 상기 송신부는 기준 클럭 신호를 이용하여 제1 클럭 신호를 생성하고 이를 출력하는 제1 클럭 신호 생성부와, 상기 제1 클럭 신호를 이용하여 상기 n개의 데이터를 상기 제1 직렬 데이터로 변환하는 제1 데이터 변환부를 포함하고, 상기 각 구동소자는 상기 제1 직렬 데이터에 포함된 클럭 정보를 이용하여 수신된 상기 제1 직렬 데이터로부터 제2 클럭 신호를 생성하는 제2 클럭 신호 생성부와, 상기 제2 클럭 신호를 이용하여 상기 제1 직렬 데이터로부터 상기 n개의 데이터를 추출하는 제2 데이터 변환부를 포함할 수 있다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 디스플레이 장치는, 식별 정보와 구동 데이터를 포함하는 이미지 데이터를 n(n은 자연수)개씩 그룹핑하여 m(m은 자연수)개의 직렬 데이터로 변환하고, 변환된 m개의 직렬 데이터를 m개의 송신 라인을 통해 출력하는 타이밍 컨트롤러, 및 m개의 송신 라인 중 어느 하나를 통해 m개의 직렬 데이터 중 어느 하나를 제공받는 m개의 소스 드라이버 그룹으로서, 각 소스 드라이버 그룹은 n개의 소스 드라이버를 포함하는 m개의 소스 드라이버 그룹을 포함하되, 각 소스 드라이버는, n개로 그룹핑된 이미지 데이터 중 식별 정보가 일치하는 이미지 데이터에 포함된 구동 데이터로 구동된다.

본 발명의 몇몇 실시예에서, 상기 m개의 직렬 데이터 각각은 상기 직렬 데이터로부터 상기 n개 이미지 데이터 각각을 분리하기 위한 클럭 정보를 포함할 수 있다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 반도체 장치의 연결관계를 도시한 블록도이다.
도 2는 도 1에 도시된 반도체 장치의 구성을 도시한 상세 블록도이다.
도 3은 도 2에 도시된 제1 클럭 신호 생성부의 상세 블록도이다.
도 4는 도 2에 도시된 제2 클럭 신호 생성부의 상세 블록도이다.
도 5는 도 1에 도시된 반도체 장치의 구동 방법을 설명하기 위한 도면이다.
도 6은 도 5에 도시된 데이터의 구성을 설명하기 위한 도면이다.
도 7은 도 1에 도시된 반도체 장치의 배선 연결도이다.
도 8은 본 발명의 다른 실시예에 따른 반도체 장치의 연결관계를 도시한 블록도이다.
도 9는 도 8에 도시된 반도체 장치의 구성을 도시한 상세 블록도이다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 장치의 연결관계를 도시한 블록도이다.
도 11은 본 발명의 또 다른 실시예에 따른 반도체 장치의 연결관계를 도시한 블록도이다.
도 12는 도 11에 도시된 반도체 장치의 구동 방법을 설명하기 위한 도면이다.
도 13은 본 발명의 일 실시예에 따른 디스플레이 장치의 구성을 도시한 블록도이다.
도 14는 도 13에 도시된 디스플레이 장치에 채용될 수 있는 반도체 장치의 일 예이다.
도 15는 도 13에 도시된 디스플레이 장치에 채용될 수 있는 반도체 장치의 다른 예이다.
도 16은 도 13에 도시된 디스플레이 장치에 채용될 수 있는 반도체 장치의 또 다른 예이다.
도 17은 도 13에 도시된 타이밍 컨트롤러가 출력하는 이미지 데이터의 구성을 설명하기 위한 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.

비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

도 1 내지 도 4를 참조하여 본 발명의 일 실시예에 따른 반도체 장치에 대해 설명하도록 한다.

도 1은 본 발명의 일 실시예에 따른 반도체 장치의 연결관계를 도시한 블록도이다.

도 1을 참조하면, 반도체 장치(1)는 송신부(10), 제1 구동소자 그룹(20), 및 제2 구동소자 그룹(30)을 포함한다.

본 실시예에서 사용되는 사용되는 '부' 또는 '모듈'이라는 용어는 소프트웨어 또는 FPGA또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '부' 또는 '모듈'은 어떤 역할들을 수행한다. 그렇지만 '부' 또는 '모듈'은 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '부' 또는 '모듈'은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '부' 또는 '모듈'은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함할 수 있다. 구성요소들과 '부' 또는 '모듈'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '부' 또는 '모듈'들로 결합되거나 추가적인 구성요소들과 '부' 또는 '모듈'들로 더 분리될 수 있다.

송신부(10)는 n(여기서, n은 자연수)개의 데이터를 제1 직렬 데이터(SD1)로 변환하여 제1 송신 라인(52)을 통해 송신하고, m(여기서, m은 자연수)개의 데이터를 제2 직렬 데이터(SD2)로 변환하여 제1 송신 라인(52)과 분리된 제2 송신 라인(54)을 통해 송신할 수 있다.

제1 구동소자 그룹(20)은 n개의 구동소자(DIC-11, DIC-12, DIC-13)를 포함할 수 있다. 비록 도 1에서는 제1 구동소자 그룹(20)에 3개의 구동소자(DIC-11, DIC-12, DIC-13)가 포함된 예(즉, n=3인 예)를 도시하고 있으나, 본 발명이 이에 제한되는 것은 아니며, 제1 구동소자 그룹(20)에 포함된 구동소자(DIC-11, DIC-12, DIC-13)의 수는 얼마든지 다르게 변형될 수 있다. 이러한, 제1 구동소자 그룹(20)에 포함된 각 구동소자(DIC-11, DIC-12, DIC-13)는 도시된 것과 같이 제1 송신 라인(52)에 각각 병렬 접속될 수 있다.

제1 구동소자 그룹(20)에 포함된 각 구동소자(DIC-11, DIC-12, DIC-13)는 제1 송신 라인(52)을 통해 제1 직렬 데이터(SD1)를 제공받고 그 중 일부로 구동될 수 있다. 구체적으로, 제1 구동소자 그룹(20)에 포함된 각 구동소자(DIC-11, DIC-12, DIC-13)는 제공받은 제1 직렬 데이터(SD1) 중에서, 각 구동소자(DIC-11, DIC-12, DIC-13)에 저장된 식별 정보와 데이터에 포함된 식별 정보가 일치하는 데이터에 의해 구동될 수 있다. 이에 관한 보다 구체적인 설명은 후술하도록 한다.

제2 구동소자 그룹(30)은 m개의 구동소자(DIC-21, DIC-22, DIC-23)를 포함할 수 있다. 비록 도 1에서는 제2 구동소자 그룹(30)에 3개의 구동소자(DIC-21, DIC-22, DIC-23)가 포함된 예(즉, m=3인 예)를 도시하고 있으나, 역시 본 발명이 이에 제한되는 것은 아니며, 제2 구동소자 그룹(30)에 포함된 구동소자(DIC-21, DIC-22, DIC-23)의 수는 얼마든지 다르게 변형될 수 있다. 이러한, 제2 구동소자 그룹(30)에 포함된 각 구동소자(DIC-21, DIC-22, DIC-23)는 도시된 것과 같이 제2 송신 라인(54)에 각각 병렬 접속될 수 있다.

제2 구동소자 그룹(30)에 포함된 각 구동소자(DIC-21, DIC-22, DIC-23)는 제2 송신 라인(54)을 통해 제2 직렬 데이터(SD2)를 제공받고 그 중 일부로 구동될 수 있다. 구체적으로, 제2 구동소자 그룹(30)에 포함된 각 구동소자(DIC-21, DIC-22, DIC-23)는 제공받은 제2 직렬 데이터(SD2) 중에서, 각 구동소자(DIC-21, DIC-22, DIC-23)에 저장된 식별 정보와 데이터에 포함된 식별 정보가 일치하는 데이터에 의해 구동될 수 있다. 이에 관한 보다 구체적인 설명도 후술하도록 한다.

본 발명의 몇몇 실시예에서, 제1 송신 라인(52)과 제2 송신 라인(54)는 각각 제1 서브 라인(52a, 54a)과 제2 서브 라인(52b, 54b)를 포함할 수 있다. 구체적으로, 제1 송신 라인(52)은 제1 서브 라인(52a)과 제2 서브 라인(52b)을 포함할 수 있고, 제2 송신 라인(54)은 제1 서브 라인(54a)과 제2 서브 라인(54b)을 포함할 수 있다.

본 실시예에서, 제1 및 제2 직렬 데이터(SD1, SD2)는 각각 이러한 제1 송신 라인(52)과 제2 송신 라인(54)의 구성을 이용한 차동 신호(differential signal)일 수 있다. 다시 말해, 제1 직렬 데이터(SD1)는 제1 서브 라인(52a)을 통해 전달되는 신호와 제2 서브 라인(52b)을 통해 전달되는 신호의 차이를 통해 송신부(10)로부터 제1 구동소자 그룹(20)에 제공될 수 있으며, 제2 직렬 데이터(SD2)는 제1 서브 라인(54a)을 통해 전달되는 신호와 제2 서브 라인(54b)을 통해 전달되는 신호의 차이를 통해 송신부(10)로부터 제2 구동소자 그룹(30)에 제공될 수 있다.

이하 도 2 내지 도 4를 참조하여, 본 실시예에 따른 반도체 장치(1)의 구성에 대해 보다 구체적으로 설명하도록 한다.

도 2는 도 1에 도시된 반도체 장치의 구성을 도시한 상세 블록도이다. 도 3은 도 2에 도시된 제1 클럭 신호 생성부의 상세 블록도이다. 도 4는 도 2에 도시된 제2 클럭 신호 생성부의 상세 블록도이다.

도 2를 참조하면, 송신부(10)는 기준 클럭 신호(CLK_REF)를 이용하여 n개의 데이터(D001, D002, D003)를 제1 직렬 데이터(SD1)로 변환하여 제1 구동소자 그룹(20)에 포함된 제1 구동소자(DIC-11)에 송신할 수 있다. 비록, 도 2에서는 설명의 편의상 제1 구동소자 그룹(20)에 포함된 제1 구동소자(DIC-11)만을 도시하였으나, 이 밖에 제1 구동소자 그룹(20)에 포함된 다른 구동소자들(DIC-12, DIC-13)과, 제2 구동소자 그룹(30)에 포함된 구동소자들(DIC-21, DIC-22, DIC-23)에도 동일한 설명이 적용될 수 있다.

송신부(10)는 제1 클럭 신호 생성부(11) 및 제 1 데이터 변환부(12)를 포함할 수 있다. 기준 클럭 신호(CLK_REF) 및 n개의 데이터(D001, D002, D003)는 소정의 로직(미도시)의 동작에 따라 출력되는 신호들일 수 있다.

제1 클럭 신호 생성부(11)는 기준 클럭 신호(CLK_REF)를 이용하여 제1 클럭 신호(CLK_1)를 생성하여 출력할 수 있다. 제1 클럭 신호 생성부(11)는 위상 동기 루프(PLL: Phase Locked Loop) 또는 지연 동기 루프(DLL: Delay Locked Loop)를 포함할 수 있다. 이러한 제1 클럭 신호 생성부(11)의 구성에 관한 보다 구체적인 설명은 후술하도록 한다.

제1 데이터 변환부(12)는 제1 클럭 신호(CLK_1)를 이용하여 n개의 데이터(D001, D002, D003)를 제1 직렬 데이터(SD1)로 변환할 수 있다. 여기서, 제1 직렬 데이터(SD1)는 n개의 데이터(D001, D002, D003)를 서로 분리하기 위한 클럭 정보를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 제1 데이터 변환부(12)는 예를 들어, 복수의 플립플롭들(미도시)로 구성될 수 있다. n개의 데이터(D001, D002, D003)가 병렬로 제1 데이터 변환부(12)로 입력되는 경우, 각 플립플롭(미도시)은 제1 클럭 신호(CLK_1) 중 대응하는 클럭 신호에 응답하여 입력되는 n개의 데이터(D001, D002, D003)를 순차적으로 지연시킴으로써, 이 들을 제1 직렬 데이터(SD1)로 변환할 수 있다. 하지만, 본 발명이 이러한 예시에 제한되는 것은 아니며, 제1 데이터 변환부(12)의 구성은 얼마든지 이와 다르게 변형될 수 있다.

본 발명의 몇몇 실시예에서, 제1 데이터 변환부(12)는 n개의 데이터(D001, D002, D003)를 제1 직렬 데이터(SD1)로 변환하는 과정에서 필요에 따라 더미 데이터를 추가시킬 수도 있다. 이에 관한 보다 구체적인 설명은 후술하도록 한다.

제1 구동소자(DIC-11)는 송신부(10)로부터 수신된 제1 직렬 데이터(SD1)를 이용하여 제2 클럭 신호(CLK_2)를 생성하고, 생성된 제2 클럭 신호(CLK_2)에 응답하여 수신된 제1 직렬 데이터(SD1)를 n개의 데이터(D001, D002, D003)로 변환할 수 있다. 이러한 제1 구동소자(DIC-11)는 제2 클럭 신호 생성부(13) 및 제2 데이터 변환부(14)를 구비할 수 있다.

제2 클럭 신호 생성부(13)는 수신된 제1 직렬 데이터(SD1)를 이용하여 제2 클럭 신호(CLK_2)를 생성할 수 있다. 제1 구동소자(DIC-11)에서 송신한 제1 직렬 데이터(SD1)에는 n개의 데이터(D001, D002, D003)에 대한 정보뿐 아니라 n개의 데이터(D001, D002, D003)를 서로 분리하기 위한 클럭 정보도 포함하고 있으므로, 제2 클럭 신호 생성부(13)는 수신된 제1 직렬 데이터(SD1)로부터 상기 클럭 정보를 추출하여 제2 클럭 신호(CLK_2)를 생성할 수 있다.

제2 클럭 신호 생성부(13)는 위상 동기 루프(PLL) 또는 지연 동기 루프(DLL)를 포함할 수 있다. 이러한 제2 클럭 신호 생성부(12)의 구성에 관한 보다 구체적인 설명은 후술하도록 한다.

제2 데이터 변환부(14)는 제2 클럭 신호(CLK_2)에 응답하여 제1 직렬 데이터(SD1)를 n개의 데이터(D001, D002, D003)로 변환할 수 있다.

본 발명의 몇몇 실시예에서, 제2 데이터 변환부(14)는 예를 들어, 복수의 플립플롭들(미도시)로 구성될 수 있다. 제1 데이터 변환부(12)에서 출력한 제1 직렬 데이터(SD1)가 제2 데이터 변환부(14)로 입력되는 경우, 각 플립플롭(미도시)은 제2 클럭 신호(CLK_2) 중 대응하는 클럭 신호에 응답하여 입력되는 제1 직렬 데이터(SD1)를 지연시킴으로써, 순차적으로 n개의 데이터(D001, D002, D003)를 추출할 수 있다. 하지만, 본 발명이 이러한 예시에 제한되는 것은 아니며, 제2 데이터 변환부(14)의 구성은 얼마든지 이와 다르게 변형될 수 있다.

이하, 도 3을 참조하여, 제1 클럭 신호 생성부(11)의 상세 구성에 대해 보다 구체적으로 설명하도록 한다.

도 3을 참조하면, 제1 클럭 신호 생성부(11)는 위상 주파수 검출기(PFD: Phase Frequency Detector)(11a), 전하 펌프 및 루프 필터(CP/LP: Charge Pump/Loop Filter)(11b), 전압 제어 발진기(VCO: Voltage Controlled Oscillator)(11c) 및 분주기(DIV: Divider)(11d)를 포함할 수 있다.

위상 주파수 검출기(11a)는 기준 클럭 신호(CLK_REF) 및 분주 클럭 신호(CLKD)를 비교해서 그 위상차를 검출하여 출력할 수 있다. 전하 펌프 및 루프 필터(11b)는 위상 주파수 검출기(11a)의 출력 신호를 전압 신호로 변환하여 전압 제어 발진기(VCO)를 제어하기 위한 제어 전압 신호(Vctrl)로서 출력할 수 있다. 전압 제어 발진기(11c)는 제어 전압 신호(Vctrl)에 응답하여 소정의 주파수를 가지는 제1 클럭 신호(CLK_1)를 출력할 수 있다. 분주기(DIV)(11d)는 전압 제어 발진기(11c)에서 출력하는 제1 클럭 신호(CLK_1)를 분주하여 분주 클럭 신호(CLKD)로서 출력할 수 있다.

이상에서는 제1 클럭 신호 생성부(11)가 예를 들어, 위상 동기 루프인 경우에 대하여 설명하였으나, 제1 클럭 신호 생성부(11)의 구성이 반드시 도 3과 같은 구성을 가져야 하는 것은 아니다. 즉, 제1 데이터 변환부(12)가 정상적으로 동작하기 위해 제1 클럭 신호(CLK_1)를 생성할 수 있다면 제1 클럭 신호 생성부(11)의 구성은 이와 다르게 얼마든지 변형될 수 있다. 본 발명의 다른 몇몇 실시예에서, 제1 클럭 신호 생성부(11)는 예를 들어, 지연 동기 루프(DLL: Delay Locked Loop) 등으로 구성될 수도 있다.

다음, 도 4를 참조하여, 제2 클럭 신호 생성부(13)의 상세 구성에 대해 보다 구체적으로 설명하도록 한다.

제2 클럭 신호 생성부(13)는 클럭 신호 추출부(13f) 및 위상 동기 루프(13e)를 포함할 수 있다.

클럭 신호 추출부(13f)는 수신된 제1 직렬 데이터(SD1)로부터 클럭 신호(CLKR)를 추출할 수 있다. 앞서 설명한 것과 같이 제1 직렬 데이터(SD1)는 n개의 데이터(D001, D002, D003)를 서로 분리하기 위한 클럭 정보가 포함되어 있으므로, 클럭 신호 추출부(13f)는 이러한 클럭 정보를 바탕으로 클럭 신호(CLKR)를 추출할 수 있다.

위상 동기 루프(13e)는 도 3과 유사하게 위상 주파수 검출기(PFD)(13a), 전하 펌프 및 루프 필터(CP/LP)(13b), 전압 제어 발진기(VCO)(13c) 및 분주기(DIV)(13d)를 포함할 수 있다.

위상 주파수 검출기(13a)는 클럭 신호(CLKR) 및 분주 클럭 신호(CLKD)를 비교해서 그 위상차를 검출하여 출력할 수 있다. 전하 펌프 및 루프 필터(13b)는 위상 주파수 검출기(13a)의 출력 신호를 전압 신호로 변환하여 전압 제어 발진기(VCO)를 제어하기 위한 제어 전압 신호(Vctrl)로서 출력할 수 있다. 전압 제어 발진기(13c)는 제어 전압 신호(Vctrl)에 응답하여 소정의 주파수를 가지는 제2 클럭 신호(CLK_2)를 출력할 수 있다. 분주기(13d)는 전압 제어 발진기(13c)에서 출력하는 제2 클럭 신호(CLK_2)를 분주하여 분주 클럭 신호(CLKD)로서 출력할 수 있다.

이상에서도 제2 클럭 신호 생성부(13)가 예를 들어, 위상 동기 루프인 경우에 대하여 설명하였으나, 제2 클럭 신호 생성부(13)의 구성이 반드시 도 4와 같은 구성을 가져야 하는 것은 아니다. 즉, 제2 데이터 변환부(14)가 정상적으로 동작하기 위해 제2 클럭 신호(CLK_2)를 생성할 수 있다면 제2 클럭 신호 생성부(13)의 구성은 이와 다르게 얼마든지 변형될 수 있다. 본 발명의 다른 몇몇 실시예에서, 제2 클럭 신호 생성부(13)는 예를 들어, 지연 동기 루프(DLL: Delay Locked Loop) 등으로 구성될 수도 있다.

이하 도 5 및 도 6을 함께 참조하여, 본 발명의 일 실시예에 따른 반도체 장치의 구동 방법에 대해 설명하도록 한다.

도 5는 도 1에 도시된 반도체 장치의 구동 방법을 설명하기 위한 도면이다. 도 6은 도 5에 도시된 데이터의 구성을 설명하기 위한 도면이다.

먼저, 도 5를 참조하면, 제1 주기(T1)에서, 송신부(10)의 제1 데이터 변환부(12)는 3개(n=3)의 데이터(D001~D003)를 제1 직렬 데이터(SD1)로 변환하여 제1 송신 라인(52)을 통해 송신하고, 3개(m=3)의 데이터(D101~D103)를 제2 직렬 데이터(SD2)로 변환하여 제2 송신 라인(54)을 통해 송신할 수 있다.

여기서, 각 데이터(D001~D003, D101~D103)는 도 6에 도시된 것과 같이, 각 구동소자에 대한 식별 정보(41, II: Identification Information)와, 각 구동소자에 대한 구동 데이터(42)와, 일정 구간 동안 구동소자가 구동 데이터(42)로 구동되는 것을 유지시키기 위한 추가 데이터(43)를 포함할 수 있다.

한편, 제1 및 제2 송신 라인(52, 54)을 통해 제1 및 제2 직렬 데이터(SD1, SD2)를 수신한 제1 및 제2 구동소자 그룹(20, 30)에 포함된 각 구동소자(DIC-11~DIC-13, DIC-21~DIC-23)는 그 내부에 포함된 제2 클럭 신호 생성부(13)를 통해 제1 및 제2 직렬 데이터(SD1, SD2)로부터 제2 클럭 신호(CLK_2)를 생성하고, 제2 데이터 변환부(14)를 통해 제2 클럭 신호(CLK_2)에 응답하여 제1 및 제2 직렬 데이터(SD1, SD2)로부터 3개의 데이터(D001~D003, D101~D103)를 추출할 수 있다.

그 후, 각 구동소자(DIC-11~DIC-13, DIC-21~DIC-23)는 추출된 각 데이터(D001~D003, D101~D103)의 식별 정보(41)를 확인하고, 이를 각 구동 소자 내부에 저장된 식별 정보와 비교한 후, 일치하는 데이터에 포함된 구동 데이터(42)에 의해 구동될 수 있다.

구체적으로, 예를 들어, 데이터(D001)에 포함된 식별 정보(41)가 제1 구동 소자(DIC-11)를 지시하고, 데이터(D002)에 포함된 식별 정보(41)가 제2 구동 소자(DIC-12)를 지시하고, 데이터(D003)에 포함된 식별 정보(41)가 제3 구동 소자(DIC-13)를 지시하고 있는 경우, 제1 구동 소자(DIC-11)는 데이터(D001)에 포함된 구동 데이터(42)에 의해 구동될 수 있고, 제2 구동 소자(DIC-12)는 데이터(D002)에 포함된 구동 데이터(42)에 의해 구동될 수 있고, 제3 구동 소자(DIC-13)는 데이터(D003)에 포함된 구동 데이터(42)에 의해 구동될 수 있다.

이처럼 제1 구동소자 그룹(20)에 속한 3개의 구동소자(DIC-11, DIC-12, DIC-13) 각각은 모두 제1 직렬 데이터(SD1)를 수신하고, 제2 구동소자 그룹(30)에 속한 3개의 구동소자(DIC-21, DIC-22, DIC-23) 각각은 모두 제2 직렬 데이터(SD2)를 수신하나, 각 구동소자(DIC-11~DIC-13, DIC-21~DIC-23)는 제1 및 제2 직렬 데이터(SD1, SD2)의 일부에 의해 구동될 수 있다.

다음, 제2 주기(T2)에서, 송신부(10)의 제1 데이터 변환부(12)는 다시 3개(n=3)의 데이터(D004~D006)를 제1 직렬 데이터(SD1)로 변환하여 제1 송신 라인(52)을 통해 송신하고, 3개(m=3)의 데이터(D104~D106)를 제2 직렬 데이터(SD2)로 변환하여 제2 송신 라인(54)을 통해 송신할 수 있다.

그리고, 제1 및 제2 송신 라인(52, 54)을 통해 제1 및 제2 직렬 데이터(SD1, SD2)를 수신한 제1 및 제2 구동소자 그룹(20, 30)에 포함된 각 구동소자(DIC-11~DIC-13, DIC-21~DIC-23)는 앞서 설명한 것과 동일한 방법을 통해, 제1 및 제2 직렬 데이터(SD1, SD2)의 일부에 의해 구동될 수 있다.

이처럼, 본 실시예에 따른 반도체 장치(1)에서는 구동소자(DIC-11~DIC-13, DIC-21~DIC-23)의 수가 증가함에도 송신 라인(52, 54)의 수가 같이 급격하게 증가하지 않는다. 즉, 구동소자(DIC-11~DIC-13, DIC-21~DIC-23)의 수가 증가함에도 불구하고, 송신 포트의 수를 일정하게 유지시킬 수 있어 장치의 제조 원가 절감이 가능하다.

또한, 본 실시예에 따른 반도체 장치(1)에서는 구동소자(DIC-11~DIC-13, DIC-21~DIC-23)를 일정 구동소자 그룹으로 분할하고, 각 구동소자 그룹에 동일한 직렬 데이터(SD1, SD2)를 송신한다. 따라서, 구동소자(DIC-11~DIC-13, DIC-21~DIC-23)의 수가 증가함에 따라, 각 구동소자(DIC-11~DIC-13, DIC-21~DIC-23)의 수만큼의 구동 데이터를 송신해야하는 경우에 비해, 송신부(10)의 소비전류를 저감시킬 수 있다.

한편, 본 실시예에 따른 반도체 장치(1)의 구성이 도 1에 도시된 것과 같이, 각 구동소자(DIC-11~DIC-13, DIC-21~DIC-23)가 제1 및 제2 송신 라인(52, 54)에 각각 병렬 접속될 경우, 분기되는 스터브(stub) 길이에 따라 리플렉션 노이즈(reflection noise)의 크기가 커질 수 있다. 이하, 도 7을 참조하여, 이러한 리플렉션 노이즈를 저감시키기 위한 본 실시예에 따른 반도체 장치(1)의 배선 연결에 대해 설명하도록 한다.

도 7은 도 1에 도시된 반도체 장치의 배선 연결도이다.

도 7을 참조하면, 제1 구동소자 그룹(20)에 속한 각 구동소자(DIC-11~DIC-13)는 예를 들어, 연성 필름(FF)에 부착되어 배열될 수 있다. 이 때, 제1 송신 라인(52)은 도시된 것과 같이 스터브 최소화 시킨 채로 각 구동소자(DIC-11~DIC-13)의 범프(BP)를 접속시킬 수 있다. 즉, 도 7에서는 각 구동소자(DIC-11~DIC-13)와 접속하기위해 주(main) 라인으로부터 분기되는 라인이 거의 존재하지 않기 때문에, 스터브가 최소화될 수 있다. 따라서, 임피던스 미스매치(impedence mismatch)가 발생할 가능성이 줄어들어 리플렉션 노이즈(reflection noise)를 최소화할 수 있다.

여기서, 각 구동소자(DIC-11~DIC-13)에는 제1 직렬 데이터(SD1)를 수신하기 위한 경유 수신부는 존재하나 제1 직렬 데이터(SD1)를 다른 구동소자(DIC-11~DIC-13)로 송신하기 위한 경유 송신부는 존재하지 않을 수 있다. 이에 관한 다른 설명은 후술하도록 한다.

다음 도 8 및 도 9를 참조하여 본 발명의 다른 실시예에 따른 반도체 장치에 대해 설명하도록 한다.

도 8은 본 발명의 다른 실시예에 따른 반도체 장치의 연결관계를 도시한 블록도이다. 도 9는 도 8에 도시된 반도체 장치의 구성을 도시한 상세 블록도이다. 이하에서는 앞서 설명한 실시예와 동일한 사항에 대해서는 그 중복된 설명을 생략하고, 차이점을 위주로 설명하도록 한다.

도 8을 참조하면, 반도체 장치(2)는 송신부(60), 제1 구동소자 그룹(70), 및 제2 구동소자 그룹(80)을 포함한다.

제1 구동소자 그룹(70)은 앞서 설명한 실시예와 동일하게 3개(n=3)의 구동소자(DIC-11, DIC-12, DIC-13)를 포함할 수 있다. 다만 본 실시예에서, 제1 구동소자 그룹(70)에 포함된 각 구동소자(DIC-11, DIC-12, DIC-13)는 도시된 것과 같이 제1 송신 라인(62)에 직렬 접속될 수 있다.

제2 구동소자 그룹(80) 역시 앞서 설명한 실시예와 동일하게 3개(m=3)의 구동소자(DIC-21, DIC-22, DIC-23)를 포함할 수 있다. 여기서도, 제2 구동소자 그룹(80)에 포함된 각 구동소자(DIC-21, DIC-22, DIC-23)는 도시된 것과 같이 제2 송신 라인(64)에 직렬 접속될 수 있다.

이렇게 제1 및 제2 송신 라인(62, 64) 각각에 직렬 접속된 구동소자(DIC-11~DIC-13, DIC-21~DIC-23)는 도 9에 도시된 것과 같이, 제1 및 제2 직렬 데이터(SD1, SD2)를 수신하기 위한 경유 수신부(Rx)와, 제1 및 제2 직렬 데이터(SD1, SD2)를 다른 구동소자(DIC-11~DIC-13, DIC-21~DIC-23)로 송신하기 위한 경유 송신부(Tx)를 포함할 수 있다. 즉, 본 실시예에서, 제1 및 제2 송신 라인(62, 64)에 직렬 접속된다는 것은 각 구동소자(DIC-11~DIC-13, DIC-21~DIC-23)의 내부에 이처럼 경유 수신부(Rx)와 경유 송신부(Tx)가 존재함을 의미한다.

이와 같은 본 실시예에 따른 반도체 장치(2)에서도 구동소자(DIC-11~DIC-13, DIC-21~DIC-23)의 수가 증가함에도 송신 라인(62, 64)의 수가 같이 급격하게 증가하지 않는다. 즉, 구동소자(DIC-11~DIC-13, DIC-21~DIC-23)의 수가 증가함에도 불구하고, 송신 포트의 수를 일정하게 유지시킬 수 있다. 따라서, 앞서 설명한 실시예와 마찬가지로 송신부(10)의 소비전류를 저감시킬 수 있다.

다음 도 10을 참조하여 본 발명의 또 다른 실시예에 따른 반도체 장치에 대해 설명하도록 한다.

도 10은 본 발명의 또 다른 실시예에 따른 반도체 장치의 연결관계를 도시한 블록도이다. 이하에서도 앞서 설명한 실시예와 동일한 사항에 대해서는 그 중복된 설명을 생략하고, 차이점을 위주로 설명하도록 한다.

도 10을 참조하면, 반도체 장치(3)는 송신부(110), 제1 구동소자 그룹(120), 및 제2 구동소자 그룹(130)을 포함한다.

제1 구동소자 그룹(120)도 앞서 설명한 실시예와 동일하게 3개(n=3)의 구동소자(DIC-11, DIC-12, DIC-13)를 포함할 수 있다. 다만 본 실시예에서, 제1 구동소자 그룹(120)에 포함된 구동소자(DIC-11, DIC-12, DIC-13) 중 일부는 제1 송신 라인(112)에 병렬 접속될 수 있고, 다른 일부는 제1 송신 라인(112)에 직렬 접속될 수 있다. 구체적으로, 제1 구동소자(DIC-11)와 제2 및 제3 구동소자(DIC-12, DIC-13)는 제1 송신 라인(112)에 서로 병렬 접속될 수 있으나, 제2 및 제3 구동소자(DIC-12, DIC-13)는 제1 송신 라인(112)에 서로 직렬 접속될 수 있다.

제2 구동소자 그룹(130) 역시 앞서 설명한 실시예와 동일하게 3개(m=3)의 구동소자(DIC-21, DIC-22, DIC-23)를 포함할 수 있다. 다만 본 실시예에서, 제1 구동소자 그룹(130)에 포함된 구동소자(DIC-21, DIC-22, DIC-23) 중 일부는 제2 송신 라인(114)에 병렬 접속될 수 있고, 다른 일부는 제2 송신 라인(114)에 직렬 접속될 수 있다. 구체적으로, 제6 구동소자(DIC-23)와 제4 및 제5 구동소자(DIC-21, DIC-22)는 제2 송신 라인(114)에 서로 병렬 접속될 수 있으나, 제4 및 제5 구동소자(DIC-21, DIC-22)는 제2 송신 라인(114)에 서로 직렬 접속될 수 있다.

이와 같은 본 실시예에 따른 반도체 장치(3)에서도 앞서 설명한 것과 동일한 원리로 송신부(10)의 소비전류를 저감시킬 수 있다. 이에 대한 중복된 설명은 생략하도록 한다.

이상에서는 제1 구동소자 그룹(20, 70, 120)에 포함된 구동소자(DIC-11, DIC-12, DIC-13)의 수와 제2 구동소자 그룹(30, 80, 130)에 포함된 구동소자(DIC-21, DIC-22, DIC-23)의 수가 동일한 경우(즉, n=m인 경우)를 설명하였으나, 본 발명이 이에 제한되는 것은 아니다. 본 발명의 몇몇 실시예에서, 제1 구동소자 그룹(20, 70, 120)에 포함된 구동소자(DIC-11, DIC-12, DIC-13)의 수와 제2 구동소자 그룹(30, 80, 130)에 포함된 구동소자(DIC-21, DIC-22, DIC-23)의 수는 서로 달라질 수 있다. 이하, 도 11 및 도 12를 참조하여, 본 발명의 또 다른 실시예 따른 반도체 장치에 대해 설명하도록 한다.

도 11은 본 발명의 또 다른 실시예에 따른 반도체 장치의 연결관계를 도시한 블록도이다. 도 12는 도 11에 도시된 반도체 장치의 구동 방법을 설명하기 위한 도면이다. 이하에서도 앞서 설명한 실시예와 동일한 사항에 대해서는 그 중복된 설명을 생략하고, 차이점을 위주로 설명하도록 한다.

먼저, 도 11을 참조하면, 반도체 장치(4)는 송신부(210), 제1 구동소자 그룹(220), 및 제2 구동소자 그룹(230)을 포함한다.

본 실시예에서, 제1 구동소자 그룹(220)에 포함된 구동소자(DIC-11~DIC-13)의 개수는 3개(n=3)이나, 제2 구동소자 그룹(230)에 포함된 구동소자(DIC-21~DIC-22)의 개수는 2개(n=2)이다. 즉, 제1 구동소자 그룹(220)에 포함된 구동소자(DIC-11~DIC-13)의 수와 제2 구동소자 그룹(230)에 포함된 구동소자(DIC-21~DIC-22)의 수가 서로 다르다.

이어서, 도 12를 참조하면, 이 경우, 송신부(10)에 포함된 제1 데이터 변환부(12)는 제2 송신 라인(214)을 통해 송신되는 제2 직렬 데이터(SD12)를 변환하는 과정에서 더미 데이터(DD)를 추가시킬 수 있다.

구체적으로, 송신부(10)에 포함된 제1 데이터 변환부(12)는 제1 송신 라인(212)을 통해 송신되는 제1 직렬 데이터(SD12)를 변환하는 동작은 앞서 설명한 실시예들과 동일하게 수행하나, 제2 송신 라인(214)을 통해 송신되는 제2 직렬 데이터(SD12)를 변환하는 과정에서는 도시된 것과 같이 더미 데이터(DD)를 추가시킬 수 있다.

이 때, 더미 데이터(DD)가 추가되는 순서는 도시된 것과 같이 필요에 따라 얼마든지 변형될 수 있다. 즉, 제1 주기(T1)에서 더미 데이터(DD)는 제일 마지막에 추가될 수 있으나, 제2 주기(T1)에서 더미 데이터(DD)는 데이터 사이에 추가될 수도 있으며, 제3 주기(T3)에서 더미 데이터(DD)는 제일 처음에 추가될 수도 있다. 이러한 더미 데이터(DD)의 식별 정보(41)에는 지시되는 구동소자(DIC-21, DIC-22)가 존재하지 않기 때문에, 이러한 더미 데이터(DD)에 의해 구동소자(DIC-21, DIC-22)는 구동되지 않게 된다.

다음 도 13 내지 도 16을 참조하여, 앞서 설명한 본 발명의 실시예들에 따른 반도체 장치(1~4)를 채용한 디스플레이 장치에 대해 설명하도록 한다.

도 13은 본 발명의 일 실시예에 따른 디스플레이 장치의 구성을 도시한 블록도이다. 도 14는 도 13에 도시된 디스플레이 장치에 채용될 수 있는 반도체 장치의 일 예이다. 도 15는 도 13에 도시된 디스플레이 장치에 채용될 수 있는 반도체 장치의 다른 예이다. 도 16은 도 13에 도시된 디스플레이 장치에 채용될 수 있는 반도체 장치의 또 다른 예이다. 도 17은 도 13에 도시된 타이밍 컨트롤러가 출력하는 이미지 데이터의 구성을 설명하기 위한 도면이다.

도 13을 참조하면, 디스플레이 장치(1300)는 패널(1310), 소스 드라이버(1320), 게이트 드라이버(1330) 및 타이밍 컨트롤러(1340)를 포함할 수 있다.

패널(1310)은 복수의 화소 영역들을 포함할 수 있다. 패널(1310)에는 복수의 게이트 라인(G1~Gn) 및 소스 라인(S1~Sn)이 매트릭스 형태로 교차하여 배치되고, 이러한 교차 지점은 화소 영역으로 정의될 수 있다.

타이밍 컨트롤러(1340)는 소스 드라이버(1320) 및 게이트 드라이버(1330)를 제어할 수 있다. 타이밍 컨트롤러(1340)는 외부 시스템(미도시)으로부터 복수의 제어 신호들 및 데이터 신호들을 수신할 수 있다. 타이밍 컨트롤러(1340)는 수신된 제어 신호들 및 데이터 신호들에 응답하여 게이트 제어 신호(GC) 및 소스 제어 신호(SC)를 생성하고, 게이트 제어 신호(GC)를 게이트 드라이버(1330)로 출력하며 소스 제어 신호(SC)를 소스 드라이버(1320)로 출력할 수 있다.

게이트 드라이버(1330)는 게이트 제어 신호(GC)에 응답하여 게이트 라인(G1~Gn)을 통해 게이트 구동 신호를 순차적으로 패널(1310)에 공급할 수 있다. 또한, 소스 드라이버(1320)는 게이트 라인(G1~Gn)이 순차적으로 선택될 때마다, 소스 제어 신호(SC)에 응답하여 소정의 이미지 데이터를 소스 라인(S1~Sn)을 통하여 패널(1310)에 공급할 수 있다.

여기서, 타이밍 컨트롤러(1340)와 소스 드라이버(1320)는 앞서 설명한 본 발명의 실시예들에 따른 반도체 장치(1~4)의 구성과 유사한 구성을 채용할 수 있다.

즉, 본 발명의 몇몇 실시예에서, 타이밍 컨트롤러(1340)는 도 14에 도시된 것과 같이, 이미지 데이터를 2개씩 그룹핑하여 6개의 직렬 데이터로 변환하고, 변환된 6개의 직렬 데이터를 6개의 송신 라인을 통해 출력할 수 있다. 그러면, 2개의 소스 드라이버(1320-1~1320-12)로 그룹핑된 각 소스 드라이버 그룹은 6개의 송신 라인 중 어느 하나를 통해 6개의 직렬 데이터 중 어느 하나를 제공받을 수 있다. 그리고, 각 소스 드라이버 그룹에 포함된 각각의 소스 드라이버(1320-1~1320-12)는 그룹핑된 2개의 이미지 데이터 중 어느 하나에 의해 구동될 수 있다.

다음, 본 발명의 다른 몇몇 실시예에서, 타이밍 컨트롤러(1340)는 도 15에 도시된 것과 같이, 이미지 데이터를 3개씩 그룹핑하여 4개의 직렬 데이터로 변환하고, 변환된 4개의 직렬 데이터를 4개의 송신 라인을 통해 출력할 수 있다. 그러면, 3개의 소스 드라이버(1320-1~1320-12)로 그룹핑된 각 소스 드라이버 그룹은 4개의 송신 라인 중 어느 하나를 통해 4개의 직렬 데이터 중 어느 하나를 제공받을 수 있다. 그리고, 각 소스 드라이버 그룹에 포함된 각각의 소스 드라이버(1320-1~1320-12)는 그룹핑된 3개의 이미지 데이터 중 어느 하나에 의해 구동될 수 있다.

또한, 본 발명의 또 다른 몇몇 실시예에서, 타이밍 컨트롤러(1340)는 도 16에 도시된 것과 같이, 이미지 데이터를 3개씩 그룹핑하여 4개의 직렬 데이터로 변환하고, 변환된 4개의 직렬 데이터를 4개의 송신 라인을 통해 출력할 수 있다. 그러면, 서로 직렬 연결된 3개의 소스 드라이버(1320-1~1320-12)로 그룹핑된 각 소스 드라이버 그룹은 4개의 송신 라인 중 어느 하나를 통해 4개의 직렬 데이터 중 어느 하나를 제공받을 수 있다. 그리고, 각 소스 드라이버 그룹에 포함된 서로 직렬 연결된 소스 드라이버(1320-1~1320-12)는 그룹핑된 3개의 이미지 데이터 중 어느 하나에 의해 구동될 수 있다.

이렇게 타이밍 컨트롤러(1340)가 소스 드라이버(1320)에 출력하는 이미지 데이터는 예를 들어 도 17과 같이 구성될 수 있다. 즉, 하나의 이미지 데이터(DATA)는, 소스 드라이버(1320)에 대한 식별 정보를 포함하고 디스플레이 장치(1300)의 동작에 관련된 정보를 포함하는 설정 데이터(CONFIG), 소스 드라이버(1320)를 구동하기 위한 각 픽셀에 대한 RGB 데이터와, RGB 데이터를 소정의 구간에서 유지시키기 위한 HBP(Horizontal Back Porch)에 관한 데이터를 포함할 수 있다. 그리고, 이러한 각 이미지 데이터(DATA)는 도시된 것과 같이 타이밍 컨트롤러(1340)에 의해 직렬 데이터로 변환되어 소스 드라이버(1320)에 제공될 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

10, 60, 110, 210: 송신부
11, 13: 클럭 신호 생성부
12, 14: 데이터 변환부
52, 54, 62, 64, 112, 114, 212, 214: 송신 라인

Claims

n(n은 자연수)개의 데이터를 제1 직렬 데이터로 변환하여 제1 송신 라인을 통해 송신하고, m(m은 자연수)개의 데이터를 제2 직렬 데이터로 변환하여 상기 제1 송신 라인과 분리된 제2 송신 라인을 통해 송신하는 송신부;
상기 n개의 구동소자를 포함하는 제1 구동소자 그룹으로서, 각 구동소자는 상기 제1 송신 라인을 통해 상기 제1 직렬 데이터를 제공받고 그 중 일부로 구동되는 제1 구동소자 그룹; 및
상기 m개의 구동소자를 포함하는 제2 구동소자 그룹으로서, 각 구동소자는 상기 제2 송신 라인을 통해 상기 제2 직렬 데이터를 제공받고 그 중 일부로 구동되는 제2 구동소자 그룹을 포함하되,
상기 각 데이터는 상기 각 구동소자에 대한 식별 정보를 포함하는 반도체 장치.
제 1항에 있어서,
상기 n개의 구동소자 중 일부는 서로 직렬 연결되어 상기 제1 송신 라인에 접속되고,
상기 n개의 구동소자 중 다른 일부는 상기 서로 직렬 연결되어 상기 제1 송신 라인에 접속된 구동소자와 상기 제1 송신 라인에 병렬 접속되는 반도체 장치.
제 2항에 있어서,
상기 서로 직렬 연결되어 상기 제1 송신 라인에 접속되는 구동소자는 각각 상기 제1 직렬 데이터를 수신하기 위한 경유 수신부와 상기 제1 직렬 데이터를 송신하기 위한 경유 송신부를 포함하는 반도체 장치.
제 1항에 있어서,
상기 각 데이터는 상기 각 구동소자에 대한 구동 데이터와, 일정 구간 동안 상기 구동소자가 상기 구동 데이터로 구동되는 것을 유지시키기 위한 추가 데이터를 더 포함하는 반도체 장치.
제 4항에 있어서,
상기 구동 데이터는 픽셀에 대한 RGB 데이터를 포함하고,
상기 추가 데이터는 HBP(Horizontal Back Porch)에 관한 데이터를 포함하는 반도체 장치.
제 1항에 있어서,
상기 n과 상기 m은 서로 다른 자연수인 반도체 장치.
제 6항에 있어서,
상기 제1 직렬 데이터와 상기 제2 직렬 데이터 중 어느 하나는 더미 데이터를 포함하는 반도체 장치.
제 1항에 있어서,
상기 제1 직렬 데이터는 상기 제1 직렬 데이터로부터 상기 n개의 데이터를 분리하기 위한 클럭 정보를 포함하는 반도체 장치.
제 8항에 있어서,
상기 송신부는 기준 클럭 신호를 이용하여 제1 클럭 신호를 생성하고 이를 출력하는 제1 클럭 신호 생성부와, 상기 제1 클럭 신호를 이용하여 상기 n개의 데이터를 상기 제1 직렬 데이터로 변환하는 제1 데이터 변환부를 포함하고,
상기 각 구동소자는 상기 제1 직렬 데이터에 포함된 클럭 정보를 이용하여 수신된 상기 제1 직렬 데이터로부터 제2 클럭 신호를 생성하는 제2 클럭 신호 생성부와, 상기 제2 클럭 신호를 이용하여 상기 제1 직렬 데이터로부터 상기 n개의 데이터를 추출하는 제2 데이터 변환부를 포함하는 반도체 장치.
식별 정보와 구동 데이터를 포함하는 이미지 데이터를 n(n은 자연수)개씩 그룹핑하여 m(m은 자연수)개의 직렬 데이터로 변환하고, 변환된 m개의 직렬 데이터를 m개의 송신 라인을 통해 출력하는 타이밍 컨트롤러; 및
상기 m개의 송신 라인 중 어느 하나를 통해 상기 m개의 직렬 데이터 중 어느 하나를 제공받는 m개의 소스 드라이버 그룹으로서, 상기 각 소스 드라이버 그룹은 n개의 소스 드라이버를 포함하는 m개의 소스 드라이버 그룹을 포함하되,
상기 각 소스 드라이버는, 상기 n개로 그룹핑된 이미지 데이터 중 상기 식별 정보가 일치하는 이미지 데이터에 포함된 상기 구동 데이터로 구동되는 디스플레이 장치.