KR20140144128A - 반도체 소자용 기판의 휨 교정 장치 및 휨 교정 방법 - Google Patents

반도체 소자용 기판의 휨 교정 장치 및 휨 교정 방법 Download PDF

Info

Publication number
KR20140144128A
KR20140144128A KR20137030832A KR20137030832A KR20140144128A KR 20140144128 A KR20140144128 A KR 20140144128A KR 20137030832 A KR20137030832 A KR 20137030832A KR 20137030832 A KR20137030832 A KR 20137030832A KR 20140144128 A KR20140144128 A KR 20140144128A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor element
jetting
injection
deflection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR20137030832A
Other languages
English (en)
Other versions
KR101830470B1 (ko
Inventor
고우이치 이노우에
가즈요시 마에다
노리히토 시부야
Original Assignee
신토고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신토고교 가부시키가이샤 filed Critical 신토고교 가부시키가이샤
Publication of KR20140144128A publication Critical patent/KR20140144128A/ko
Application granted granted Critical
Publication of KR101830470B1 publication Critical patent/KR101830470B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0616—Monitoring of warpages, curvatures, damages, defects or the like
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/78—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using vacuum or suction, e.g. Bernoulli chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H10P74/238—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes comprising acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection or in-situ thickness measurement

Landscapes

  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)

Abstract

휨 교정 장치는, 분사 처리를 행하는 노즐을 구비한 분사 기구와, 반도체 소자용 기판을 주면측 또는 성막면측에서 흡착하여 유지하는 흡착 테이블과, 노즐에 의한 분사재의 분사 영역에 대해서 반도체 소자용 기판이 상대 이동하도록 흡착 테이블을 이동시키는 이동 기구와, 흡착 테이블에 유지된 반도체 소자용 기판을 수용하며, 내부에서 분사 처리가 행해지는 분사 처리실과, 반도체 소자용 기판의 휨을 측정하는 측정 기구와, 목표 휨량과 측정 기구에 의해 측정된 휨량과의 차에 기초하여, 분사 기구의 분사 처리 조건의 설정 처리 및 분사 처리가 행해진 반도체 소자용 기판의 합격 여부 판정 중 적어도 일방을 행하는 제어 장치를 구비한다.

Description

반도체 소자용 기판의 휨 교정 장치 및 휨 교정 방법 {WARP CORRECTION DEVICE AND WARP CORRECTION METHOD FOR SEMICONDUCTOR ELEMENT SUBSTRATE}
본 발명은, 사파이어 기판 등의 반도체 소자용 기판에 발생하는 휨을 교정하기 위한 반도체 소자용 기판의 휨 교정 장치 및 휨 교정 방법에 관한 것이다.
발광 다이오드 등의 반도체 소자는, 사파이어 등의 반도체 소자용 기판의 주면(主面, 연마면)에 에피택셜(epitaxial) 결정 성장에 의해 반도체 막, 예를 들면 GaN계 화합물 반도체 막을 형성하고, 전극 등을 형성하는 것에 의해 제조된다. 반도체 막은, 반도체 소자용 기판을 가열하면서 성막(成膜)되고, 그 후 상온으로 냉각된다. 이 때문에, 냉각 시에 반도체 소자용 기판과 반도체 막과의 열팽창차에 의해, 반도체 막측으로 볼록하게 되는 휨이 발생한다.
이 휨을 교정하기 위해서, 예를 들면, 특허 문헌 1에는, 4.9×104 ~ 4.9×106Pa의 압력으로 가압하는 대형의 프레스 장치를 이용하여 휨을 교정하는 기술이 개시되어 있다. 또, 특허 문헌 2에는, 사파이어 기판의 내부에 펄스 레이저를 집 광(集光) 및 주사(走査)하는 것에 의해, 내부를 개질하여 휨을 교정하는 기술이 개시되어 있다.
[특허 문헌 1] 일본특허공개 2003－128499호 공보 [특허 문헌 2] 일본특허공개 2010－165817호 공보
특허 문헌 1에 기재된 기술에서는, 에피택셜 성장을 행하는 MOCVD 장치 안에, 프레스 기구를 마련할 필요가 있어, 장치 비용이 증대하는 함과 아울러 양산에는 적합하지 않는다. 또, 양산을 목적으로 한 반도체 소자용 기판 사이즈의 증대의 요청이 있는 가운데, 가압할 때의 반도체 소자용 기판의 균열 등의 발생 빈도가 높게 되어 수율이 저하할 우려도 있다.
특허 문헌 2에 기재된 기술에서는, 레이저를 사파이어 기판의 내부에 조사하기 위해서 높은 면조도(面粗度)가 요구되므로, 연마 공정의 부하가 증대한다. 또, 소정의 위치에 레이저를 조사하기 위해서는 높은 위치 정밀도가 요구되기 때문에, 장치 비용이 증대한다. 또, 성막 후에 레이저를 조사하여 반도체 소자용 기판의 개질을 행하는 경우에는, 성막이 되는 막의 재질·막 두께 등에 따라서 변화하는 휨량이나 동일한 성막 조건에서도 휨량에 편차가 발생하기 때문에, 레이저의 조사 조건을 일정하게 해도 휨의 교정량이 안정되지 않아, 수율이 향상하지 않을 우려가 있다.
본 기술 분야에서는, 효율 좋게 양산에 적합한 방법으로 반도체용 기판의 휨을 교정할 수 있는 반도체 소자용 기판의 휨 교정 장치 및 휨 교정 방법이 요구되고 있다.
본 발명의 일측면에 관한 장치는, 반도체 소자용 기판의 휨을 교정하는 휨 교정 장치로서, 상기 반도체 소자용 기판에서의 주면(主面)의 반대측 또는 성막면(成膜面)의 반대측인 이면(裏面)으로 분사재를 분사하는 분사 처리를 행하는 노즐을 가지는 분사 기구와, 상기 반도체 소자용 기판의 주면 또는 성막면을 흡착하여 상기 반도체 소자용 기판을 유지하는 흡착 테이블과, 상기 노즐에 의한 분사재의 분사 영역에 대해서 상기 반도체 소자용 기판이 상대 이동하도록 상기 흡착 테이블을 이동시키는 이동 기구와, 상기 흡착 테이블에 유지된 상기 반도체 소자용 기판을 수용하며, 내부에서 분사 처리가 행해지는 분사 처리실과, 상기 반도체 소자용 기판의 휨량을 측정하는 측정 기구와, 미리 설정된 목표 휨량과 상기 측정 기구에 의해 측정된 상기 반도체 소자용 기판의 휨량과의 차(差)에 기초하여, 상기 분사 기구의 분사 처리 조건의 설정 처리 및 분사 처리가 행해진 상기 반도체 소자용 기판의 합격 여부 판정 중 적어도 일방을 행하는 제어 장치를 구비한다.
본 발명의 일측면에 관한 장치는, 분사 기구 등 장치 비용이 낮은 수단으로 구성되어 있음과 아울러, 미리 설정된 목표 휨량과 측정 기구에 의해 측정된 반도체 소자용 기판의 휨량에 기초하여 적절한 분사 처리 조건을 설정하여 반도체 소자용 기판의 휨을 교정하는 분사 처리를 행할 수 있다. 이 때문에, 해당 장치에 의하면, 효율 좋게 양산에 적합한 방법으로 반도체용 기판의 휨을 교정할 수 있다. 또, 해당 장치는, 분사 처리가 행해진 반도체 소자용 기판의 휨량을 측정 기구에 의해 측정하고 목표 휨량 이하(목표 휨량의 허용 범위 내)인지 아닌지를 판단하는 합격 여부 판정을 행할 수 있으므로, 수율을 향상시킬 수 있음과 아울러, 휨 교정 처리를 효율적으로 행할 수 있다.
일 실시 형태에서는, 상기 흡착 테이블은, 상기 반도체 소자용 기판이 재치되는 영역에 마련되며, 상기 반도체 소자용 기판을 흡착하여 고정하는 흡착부와, 상기 영역 내로서 상기 흡착부 보다도 상기 영역의 바깥 가장자리측에 마련되며, 상기 반도체 소자용 기판의 바깥 가장자리와 흡착 테이블과의 사이에 형성되는 틈으로부터 상기 영역 밖을 향해서 압축 공기를 분사하는 퍼지(purge)부를 구비해도 괜찮다.
반도체 소자용 기판은, 흡착 테이블에 흡착하여 고정되어 있는 상태에서는 휘어져 있다. 이 때문에, 반도체 소자용 기판의 외주 단부에서는 반도체 소자용 기판과 흡착 테이블과의 사이에 틈이 생기게 되어, 분사재가 들어가 반도체 소자용 기판의 주면(主面)에 반도체 막이 형성된 성막면이나 주면을 손상시킬 우려가 있다. 일 실시 형태에 관한 발명에 의하면, 퍼지부에 의해 압축 공기를 반도체 소자용 기판과 흡착 테이블과의 틈으로부터 반도체 소자용 기판이 재치되는 영역의 외부로 분사하기 때문에, 분사재가 틈으로 침입하는 것을 막을 수 있다. 이 때문에, 반도체 소자용 기판이 분사재에 의해서 손상되는 것을 막을 수 있다.
일 실시 형태에서는, 상기 흡착 테이블은, 적어도 상기 반도체 소자용 기판의 바깥 가장자리로서 반도체 소자가 형성되지 않은 영역에 대응하는 위치에 마련되며, 상기 반도체 소자용 기판을 흡착하여 고정하는 흡착부를 구비해도 괜찮다.
이와 같이 구성함으로써, 반도체 소자용 기판의 바깥 가장자리(외주 근방)의 영역로서 반도체 소자가 형성되지 않은 영역에서 반도체 소자용 기판을 흡착·유지할 수 있으므로, 분사재의 침입에 의해 반도체 소자가 손상되는 것을 막을 수 있다.
일 실시 형태에서는, 상기 분사 기구 및 상기 흡착 테이블의 적어도 일방이, 상기 반도체 소자용 기판의 상기 이면 전면(全面)에 분사재가 분사되도록, 상기 노즐에 의한 분사재의 분사 영역에 대해서 상기 반도체 소자용 기판을 상대적으로 주사(走査)해도 괜찮다.
이와 같이 구성함으로써, 분사 처리에서 이면 전면에 분사재를 분사하는 것에 의해, 분사재에 의한 충돌 에너지를 반도체 소자용 기판 전체에 작용시킬 수 있으므로, 휨을 유효하게 교정할 수 있다.
일 실시 형태에서는, 상기 분사 처리실의 일방의 측면에는, 분사재를 흡인하여 제거하는 흡인부가 마련되고, 상기 분사 처리실의 타방의 측면에는, 상기 반도체 소자용 기판을 유지한 상기 흡착 테이블을 통과시키는 개구부가 형성되어 있으며, 상기 개구부는, 상기 반도체 소자용 기판을 유지한 상기 흡착 테이블을 삽입했을 때에, 해당 흡착 테이블 또는 해당 반도체 소자용 기판과의 사이에서 외기(外氣)를 흡인하기 위한 공극(空隙)을 형성하는 크기로 개구되어 있어도 괜찮다.
이와 같이 구성함으로써, 흡인부로부터 흡인된 외기에 의해, 개구부로부터 흡인부를 향하는 기류가 발생한다. 따라서, 분사 기구에 의해 분사된 분사재는, 반도체 소자용 기판의 주면 또는 성막면으로 돌아서 들어가지 않고 흡인부를 향한다. 이것에 의해, 분사재에 의해서 해당 주면 또는 해당 성막면을 분사재에 의해서 손상시키거나, 분사재가 부착하거나 하는 것을 회피할 수 있다. 또, 해당 개구부로부터 분사재가 분사 처리실의 외부로 누출하는 것을 회피할 수 있다.
일 실시 형태에서는, 상기 분사 처리실의 내부는, 상기 반도체 소자용 기판의 이동을 방해하지 않는 슬릿이 형성된 벽부로 구획되어 있어도 괜찮다. 일 실시 형태에서는, 상기 흡착 테이블은, 상기 이동 기구에 의해서 수평 면내(面內)를 이동 가능하게 구성되며, 상기 벽부는, 연직 방향의 양단부가 상기 분사 처리실의 상면 및 저부에 연결되고, 또한, 상기 노즐의 분사 영역을 둘러싸서 배치되며, 상기 슬릿은, 상기 흡착 테이블의 이동 가능한 수평 면내와 겹치는 위치에 형성되어도 괜찮다.
이와 같이 구성함으로써, 벽부에 의해서, 분사재가 분사 처리실 전체로 확산하는 것을 막을 수 있다. 또, 상기 슬릿에 의해서, 반도체 소자용 기판을 처리하기 위한 동작이 방해되는 것을 회피할 수 있다.
일 실시 형태에서는, 해당 장치는, 상기 분사 처리실의 개구부측의 측면에 마련되며, 반도체 소자용 기판에 부착한 분사재를 제거하기 위한 클리닝 기구를 구비해도 괜찮다. 이와 같이 구성함으로써, 반도체 소자용 기판을 해당 분사 처리실로부터 취출할 때, 해당 반도체 소자용 기판의 표면에 부착한 분사재를 클리닝 기구에 의해서 제거할 수 있다. 따라서, 분사재 처리실의 외부로 분사재가 누출하는 것을 회피할 수 있다.
일 실시 형태에서는, 상기 제어 장치는, 상기 합격 여부 판정에서, 분사 처리가 행해진 반도체 소자용 기판의 휨이 상기 목표 휨량 보다 크다고 판단한 경우에, 재차 분사 처리를 행하도록 상기 분사 기구를 동작시켜도 괜찮다.
이와 같이 구성함으로써, 휨 교정 처리 후에 반도체 소자용 기판의 휨량을 측정하고, 목표 휨량 보다 크다고 판단된 경우에, 재차 휨 교정 처리를 행함으로써, 수율을 향상시킬 수 있음과 아울러, 휨 교정 처리를 효율적으로 행할 수 있다.
일 실시 형태에서는, 상기 제어 장치는, 목표 휨량 보다도 큰 가(假)목표 휨량에 기초하여 분사 처리 조건을 설정하고 분사 처리를 행하는 거친 교정 처리와, 거친 교정 처리 후에 목표 휨량에 기초하여 분사 처리 조건을 설정하고 분사 처리를 행하는 마무리 교정 처리를 행하도록 상기 분사 기구를 동작시켜도 괜찮다. 이와 같이 구성함으로써, 거친 교정 처리에서 처리 효율을 향상시켜, 마무리 교정 처리에 의해 교정 정밀도를 확보할 수 있다.
본 발명의 다른 측면에 관한 방법은, 반도체 소자용 기판의 휨량을 측정하기 위한 측정 기구와, 미리 설정된 목표 휨량과 상기 측정 기구에 의해 측정된 반도체 소자용 기판의 휨량 데이터와의 차(差)를 연산하고, 상기 이면으로 분사재를 분사하는 것에 의해 해당 반도체 소자용 기판의 휨을 교정하는 휨 교정 처리를 행하기 위한 분사 조건의 설정 및 휨 교정 처리가 행해진 해당 반도체 소자용 기판의 합격 여부 판정 중 적어도 일방을 행하기 위한 제어 장치와, 분사재를 반도체 소자용 기판에서의 주면의 반대측 또는 성막면의 반대측인 이면으로 분사하는 분사 처리를 행하기 위한 노즐을 구비한 분사 기구를 구비하는 반도체 소자용 기판의 휨 교정 장치를 이용한 반도체 소자용 기판의 휨 교정 방법이다. 이 방법은, 반도체 소자용 기판의 휨량을 상기 측정 기구에서 측정하는 공정과, 상기 측정 기구에서 측정된 휨량 데이터와, 미리 설정된 목표 휨량과의 차를 연산하고, 분사 처리 조건을 설정하는 공정과, 상기 분사 처리 조건으로, 반도체 소자용 기판의 주면의 반대측 또는 성막면의 반대측인 이면으로부터 분사재를 분사하여 휨 교정 처리를 행하는 공정과, 휨 교정 처리가 행해진 반도체 소자용 기판의 휨량이, 미리 설정된 목표 휨량 이하인지 아닌지를 판정하는 공정을 구비한다.
또, 본 발명의 또 다른 측면에 관한 방법은, 상술한 반도체 소자용 기판의 휨 교정 장치를 이용한 반도체 소자용 기판의 휨의 교정 방법으로서, 반도체 소자용 기판의 휨량을 상기 측정 기구에서 측정하는 공정과, 휨량이 측정된 반도체 소자용 기판을 상기 흡착 테이블 상으로 반송하고, 해당 반도체 소자용 기판을 해당 흡착 테이블에 유지하는 공정과, 상기 측정 기구에서 측정된 휨량과 미리 설정된 목표 휨량과의 차(差)에 기초하여, 상기 분사 기구의 분사 처리 조건을 설정하는 공정과, 상기 분사 처리 조건으로, 반도체 소자용 기판의 주면의 반대측 또는 성막면의 반대측인 이면으로부터 분사재를 분사하여 휨 교정 처리를 행하는 공정과, 휨 교정 처리가 행해진 반도체 소자용 기판을 상기 측정 기구로 반송하고, 해당 반도체 소자용 기판의 휨량을 측정하는 공정과, 휨 교정 처리가 행해진 반도체 소자용 기판의 휨량이, 미리 설정된 목표 휨량 이하인지 아닌지를 판정하는 공정을 구비한다.
상기 방법에 의하면, 복잡한 처리 공정을 필요로 하지 않고, 반도체 소자용 기판의 휨을 교정할 수 있다. 이것에 의해, 휨 교정 장치의 제조 비용을 저가로 할 수 있다. 또, 휨 교정 장치의 크기를 작게 할 수 있다.
일 실시 형태에서는, 상기 반도체 소자용 기판의 휨량은, 하나의 직선에 대해서 3 ~ 6점의 기준 위치로부터의 높이를 측정하여 연산하는 것에 의해 산출해도 괜찮다. 이와 같이 구성함으로써, 적은 측정 점수로 반도체 소자용 기판의 휨량을 계측할 수 있으므로, 처리 시간을 단축할 수 있다.
일 실시 형태에서는, 상기 휨 교정 처리를 행하는 공정은, 상기 반도체 소자용 기판 상에 형성된 박막층에 회로 패턴을 형성하기 위한 레지스트(resist)막을 형성하는 공정 전에 행해도 괜찮다. 이와 같이 구성함으로써, 휨을 교정한 반도체 소자용 기판에 레지스트막을 형성하므로, 보다 정확하게 회로 패턴을 형성할 수 있다.
본 발명의 여러 가지의 측면 및 실시 형태에 의하면, 효율 좋게 양산에 적합한 방법으로 반도체용 기판의 휨을 교정할 수 있는 반도체 소자용 기판의 휨 교정 장치 및 휨 교정 방법이 제공된다.
도 1은 반도체 소자용 기판의 휨의 교정 방법의 원리를 나타내는 설명도이다.
도 2는 반도체 소자용 기판의 휨 교정 장치의 구성을 나타내는 모식도이다.
도 3은 분사 처리를 행할 때의 노즐, 흡착 테이블 및 분사 처리실의 위치 관계 및 그들의 구조를 나타내는 종단면 설명도이다.
도 4는 분사 처리실의 내부 구조를 나타내는 평면 설명도이다.
도 5는 도 4에 나타내는 V－V선에 따른 단면도이다.
도 6은 흡착 테이블의 구조를 나타내는 설명도이다. 도 6의 (A)은 종단면 설명도, 도 6의 (B)는 도 6의 (A)의 B－B단면도, 도 6의 (C)은 도 6의 (A)의 C－C단면도이다.
도 7은 휨 교정 장치의 동작을 나타내는 플로우 차트이다.
도 8은 측정 기구에 의한 휨 측정 방법을 나타내는 모식도이다.
도 9는 분사 처리에서의 흡착 테이블의 주사(走査) 궤적을 나타내는 모식도이다.
실시 형태에 관한 휨 교정 장치에 대해서 도면을 참조하여 설명한다. 휨 교정 장치는, 예를 들면, 반도체 소자용 기판에 분사재를 분사하고, 휨을 교정하는 장치이다.
휨 교정 장치에서 휨을 교정하는 반도체 소자용 기판은, 예를 들면, 사파이어, SiC, GaAS, GaP, GaAlAs 등으로 이루어지는 기판이며, 주면(主面)에 반도체 막, 예를 들면 GaN계 화합물 반도체 막을 성막하고, 발광 다이오드(LED) 소자나 레이저 다이오드(LD) 소자 등의 반도체 소자를 형성하기 위한 기판이다.
도 1에, 분사 처리에 의해 반도체 소자용 기판의 휨을 교정하는 방법의 개념도를 나타낸다. GaN계 화합물 등의 반도체 막(G)이 성막된 사파이어 웨이퍼 등의 반도체 소자용 기판(W)은, 주면에 반도체 막(G)이 성막된 성막면측이 볼록하게 되는 것과 같은 휨이 생기고 있다. 휨이 생기고 있는 반도체 소자용 기판(W)의 이면(裏面)측으로 노즐(N)에 의해 분사재(F)를 분사하여 충돌시키는 것에 의해, 반도체 소자용 기판(W)의 성막면 또는 주면에 손상을 주지 않고 휨을 교정할 수 있다.
도 2에 나타내는 바와 같이, 실시 형태에 관한 반도체 소자용 기판의 휨 교정 장치(1)는, 예를 들면, 분사 기구(10), 반송 기구(52), 흡착 테이블(20), 이동 기구(30), 측정 기구(51), 분사 처리실(40), 흡인부(40b) 및 제어 장치(54)를 구비하고 있다. 분사 기구(10)는, 분사재를 반도체 소자용 기판(W)으로 분사하는 분사 처리를 행하기 위한 노즐(11)을 구비한다. 반송 기구(52)는, 반도체 소자용 기판(W)을 반송한다. 반송 기구(52)는, 예를 들면, 측정 기구(51)와 분사 처리실(40)과의 사이에서 반도체 소자용 기판(W)을 반송한다. 흡착 테이블(20)은, 반도체 소자용 기판(W)의 성막면 또는 주면을 흡착하여 반도체 소자용 기판(W)을 유지한다. 이동 기구(30)는, 노즐(11)에 의한 분사재의 분사 영역에 대해서 반도체 소자용 기판(W)이 상대 이동하도록 흡착 테이블(20)을 이동시킨다. 측정 기구(51)는, 반도체 소자용 기판(W)의 휨량을 측정한다. 분사 처리실(40)은, 흡착 테이블(20)에 유지된 반도체 소자용 기판(W)을 수용한다. 분사 처리실(40)의 내부에서는, 분사 처리가 행해진다. 흡인부(40b)는, 분사 처리실(40)에서 흡착 테이블(20)의 측면 방향으로부터 분사재를 흡인하여 제거한다. 제어 장치(54)는, 상기 각 장치 등의 동작을 제어한다. 제어 장치(54)로서는, 예를 들면, 퍼스널 컴퓨터 등의 각종 연산 장치, 프로그램 가능한 로직 컨트롤러(PLC) 및 디지털 시그널 프로세서(DSP) 등의 모션 컨트롤러, 고기능 휴대 단말 및 고기능 휴대 전화 등을 이용할 수 있다. 반도체 소자용 기판(W)은, 휨 교정 처리 전, 처리 후를 구별하여 케이스(53)에 수용되어 있다.
분사 기구(10)는, 노즐(11), 및, 분사재를 저장하는 저장 탱크(도시하지 않음)를 구비하고 있다. 또, 분사 기구(10)는, 예를 들면, 분사재 호퍼(12), 압축 공기 공급 장치(도시하지 않음), 회수 장치(13), 분급 장치(14) 및 집진기(15)를 구비하고 있다. 분사재 호퍼(12)는, 노즐(11)에 소정량의 분사재를 정량 공급한다. 압축 공기 공급 장치는, 노즐(11)에 압축 공기를 공급한다. 회수 장치(13)는, 흡인부(40b)와 접속되어 분사 처리 후의 분사재를 회수한다. 분급 장치(14)는, 회수 장치(13)에 의해 회수된 분사재를, 사용 가능한 분사재와 사용 불가한 분사재로 분급한다. 집진기(15)는, 분급 장치(14)로부터 분진을 배기하여 제거한다.
도 2 및 도 3에 나타내는 바와 같이, 노즐(11)은, 기체 분사부(11a), 공급 포트(11b), 혼합실(11c) 및 분사재 분사부(11d)를 구비하고 있다. 기체 분사부(11a)는, 압축 공기 공급 장치와 접속된다. 공급 포트(11b)는, 분사재 호퍼(12)와 접속되어 있어 분사재를 공급한다. 혼합실(11c)은, 기체 분사부(11a) 및 공급 포트(11b)와 각각 연통하며, 기체 분사부(11a)로부터 공급된 압축 공기와 공급 포트(11b)로부터 공급된 분사재를 혼합하여, 고기(固氣, 고체/기체) 2상류(相流)를 형성한다. 분사재 분사부(11d)는, 혼합실(11c)로부터 도입된 고기 2상류를 피가공물에 분사한다. 노즐(11)은, 수직 하부로 분사 가능하게 분사 처리실(40)의 상면에 배치되어 있으며, 흡착 테이블(20)에 흡착하여 고정된 반도체 소자용 기판(W)에 분사 처리를 행할 수 있다. 본 실시 형태에서는, 분사구(11e)가 장방형 모양으로 형성된 노즐(11)을 채용한다. 이것에 의해, 1회의 주사에 의해 분사재가 분사되는 영역을 증대시킬 수 있으므로, 분사 처리의 효율을 향상시킬 수 있다.
분사 기구(10)에 의한 분사재의 분사 처리는, 이하의 요령으로 행한다. 노즐(11)의 기체 분사부(11a)에 압축 공기를 공급하면, 선단으로부터 분사재 분사부(11d)를 향해 압축 공기가 분사된다. 분사재는, 분사재 호퍼(12)에 의해서 공급량이 제어되며, 압축 공기가 기체 분사부(11a)로부터 혼합실(11c)을 통과할 때에 발생하는 부압에 의해, 분사재가 공급 포트(11b)로부터 혼합실(11c)로 공급된다. 혼합실(11c)로 반송된 분사재는, 기체 분사부(11a)로부터 분사되는 압축 공기와 혼합되어 가속되고, 분사재 분사부(11d)를 통과하여, 분사구(11e)로부터 반도체 소자용 기판(W)에 대해서 분사된다.
도 4 및 도 6에 나타내는 바와 같이, 흡착 테이블(20)은, 수평면이 장방형 모양인 얇은 직방체 모양으로 형성되어 있다. 흡착 테이블(20)의 일단부는 이동 기구(30)에 장착되어 있으며, 그 반대측의 타단부의 상면(반도체 소자용 기판이 재치되는 영역)에 반도체 소자용 기판(W)을 흡착하는 흡착부(21)가 마련되어 있다. 흡착부(21)는, 반도체 소자용 기판(W)의 흡착면으로 흡착 흔적이 생기지 않도록, 예를 들면 폴리에테르에테르케톤(PEEK)재에 의해 형성되어 있다. PEEK재 외에, 니트릴 고무, 실리콘 고무, 불소 고무 등이 생각되지만, 흡착 흔적이 생기지 않는 것이면 특별히 한정되지 않는다. 흡착부(21)에 인접하여 부압부(22)가 마련되어 있다. 부압부(22)는, 예를 들면, 동심원 모양으로 배열된 개구를 구비하고 있다. 여기에서는, 개구의 위치가 이중의 동심원이 되도록, 부압부(22)는 형성되어 있다. 부압부(22)는 흡인관(24)과 연통하여, 부압을 발생시켜, 반도체 소자용 기판(W)을 흡인하고, 흡착부(21)에 고정한다. 흡착 테이블(20)에서 반도체 소자용 기판(W)이 재치되는 영역으로서, 흡착부(21)의 외부(해당 영역의 바깥 가장자리측)에는, 고리 모양의 퍼지부(23)가 형성되어 있다. 퍼지부(23)는 압축 공기를 공급하는 퍼지관(25)과 연통하고 있으며, 반도체 소자용 기판(W)의 바깥 가장자리와 흡착 테이블(20)과의 사이에 형성되는 틈으로부터 압축 공기를 외부(영역 밖)를 향해서 분사할 수 있다.
이동 기구(30)는, 흡착 테이블(20)에 흡착되어 유지된 반도체 소자용 기판(W)을 노즐(11)에 의한 분사재의 분사 영역(FA)에 대해서 상대 이동하도록 흡착 테이블(20)을 이동시키는, 예를 들면 X－Y스테이지 등의 이동 기구이다. 본 실시 형태에서는, 노즐(11)은 분사 처리실(40)에 고정되어 있으며, 흡착 테이블(20)만이 이동하는 것에 의해, 반도체 소자용 기판(W)이 분사재의 분사 영역(FA)에 대해서 상대 이동한다. 여기서, 분사 처리실(40)의 내부로 이동 기구(30)를 삽입하는 방향을 X 방향으로 하고, 이 삽입 방향과 수평인 수직 방향을 Y 방향으로 한다.
도 3 및 도 4에 나타내는 바와 같이, 분사 처리실(40)의 측면에는, 흡착 테이블(20)에 흡착되어 유지된 반도체 소자용 기판(W)을 분사 처리실(40) 내부에 수용하기 위한 개구부(수용구(40a))가 형성되어 있으며, 수용구(40a)에 인접하여 반도체 소자용 기판(W)에 부착하고 있는 분사재를 에어 블로우에 의해 날려 버려, 흡인 제거하는 클리닝 기구(41)가 마련되어 있다. 분사 처리실(40)은 수용구(40a)의 반대측의 측면에서 회수 장치(13)에 직접 접속되어 있으며, 흡착 테이블(20)의 수평 방향의 이동(도 9 참조)을 방해하지 않도록 슬릿이 형성된 벽부(40c)에 의해 구획되어 있다(도 5 참조). 도 5에 나타내는 바와 같이, 벽부(40c)의 슬릿의 폭(높이 방향)은, 반도체 소자용 기판(W) 및 흡착 테이블(20)의 두께 보다도 크고, 또한, 반도체 소자용 기판(W) 및 흡착 테이블(20)의 두께와 슬릿폭과의 차(差)가 작게 되도록 형성되어 있다. 또 도 3 및 도 4에 나타내는 바와 같이, 흡착 테이블(20)의 측면으로부터 분사재를 흡인·제거하는 흡인부(40b)가 형성되어 있다.
수용구(40a)는, 반도체 소자용 기판(W)을 재치한 흡착 테이블(20)을 삽입했을 때, 반도체 소자용 기판(W) 및 흡착 테이블(20)과의 사이에 공극(空隙)이 형성될 정도의 크기로 개구되어 있다. 흡인부(40b)에 접속된 회수 장치에 의한 흡인력에 의해, 상기 공극으로부터 외기가 흡인된다. 그 결과, 분사 처리실(40)의 내부에는, 수용구(40a)로부터 흡인부(40b)를 향하는 기류가 발생하고 있다. 수용구(40a)는 너무 크면 압력 손실이 크게 되고, 너무 작으면 외기를 흡인하기 어렵게 되어, 모두 상기 기류의 발생이 방해된다. 수용구(40a)와 반도체 소자용 기판(W)과의 틈은, 예를 들면 0.5mm ~ 5.0mm로 할 수 있다.
분사 처리실(40)의 내부는, 벽부(40c)에 의해서 공간(A1) 및 공간(A2)으로 구획되어 있다. 벽부(40c)는, X 방향 및 Y 방향에 수직이 되는 방향(연직 방향)으로 연장하고, 그 양단부가 분사 처리실(40)의 천장면(상면) 및 저부에 연결되고, 또한, 노즐(11)에 의한 분사재의 분사 영역(FA)을 둘러싸서 배치되어 있다. 즉, 공간(A1)의 상면에는 노즐(11)이 배치되어 있으며, 해당 노즐(11)로부터 분사된 분사재의 대부분은, 벽부(40c)에 저해되어 공간(A2)을 향하지 않고, 회수 장치에서 회수된다. 슬릿은, 벽부(40c)에서의, 흡착 테이블(20)의 이동 가능한 수평 면내와 겹치는 위치에 형성된다.
클리닝 기구(41)에서 행하는 에어 블로우는, 압축 공기만을 분사하는 것이 아니라, 그 외의 수단을 부여해도 괜찮다. 예를 들어, 약간의 수분이나 정전 제거제를 압축 공기와 함께 분사해도 괜찮고, 코로나 방전 등에 의해 이온이나 라디칼(radical)을 압축 공기와 함께 분사해도 괜찮으며, 초음파와 조합시켜도 괜찮다(초음파 에어 블로우).
측정 기구(51)는, 반도체 소자용 기판(W)의 휨을 측정하는 장치이며, 레이저 변위계, 간섭 무늬를 이용하는 비접촉식 측정 장치나 프로브 등의 접촉식 측정 장치 등 공지의 측정 장치를 채용할 수 있다. 본 실시 형태에서는 레이저 변위계를 채용한다.
반송 기구(52)는, 케이스(53), 측정 기구(51) 및 흡착 테이블(20) 사이에서 반도체 소자용 기판(W)을 반송하기 위한 수단으로서, 예를 들면, 로봇 암 등을 채용할 수 있다.
다음으로, 휨 교정 장치(1)를 이용한 휨 교정 처리에 대해서 설명한다. 도 7은, 휨 교정 장치(1)의 동작을 나타내는 플로우 차트이다.
우선, 반도체 막이 성막된 반도체 소자용 기판(W)의 휨을 측정 기구(51)에 의해 측정한다(S10, S12). 도 7에 나타내는 바와 같이, 처리 전의 케이스(53)로부터 반도체 소자용 기판(W)을 반송 기구(52)에 의해서 측정 기구(51)로 반송한다(S10). 그리고, 반도체 소자용 기판(W)의 휨의 측정을 행한다. 도 8은, 휨의 측정 방법의 일례이다. 도 8에 나타내는 바와 같이, 반도체 소자용 기판(W)의 경면(鏡面)으로 연마된 주면에 반도체 막이 성막된 성막면(Ws)이 상부가 되도록 측정대에 재치하고, 레이저 변위계에 의해 상부로부터 측정 영역을 주사하여, 높이를 측정한다(S12). 보다 정밀도 좋게 휨량을 계측하기 위해서, 성막면(Ws)측으로부터의 측정으로 하지만, 측정 방법이나 요구하는 측정 정밀도에 따라서는, 성막면(Ws)의 반대측인 이면(Wr)측으로부터 측정하는 것도 가능하다. 측정 영역은, 예를 들면, 반도체 소자용 기판(W)의 오리엔탈 플랫(oriental falt, W1)과 45°각도를 이루는 2직선 상이다. 휨량은, 반도체 소자용 기판(W)의 최대 높이와 최소 높이와의 차 Δt로 정의한다. 제어 장치(54)에는, 미리 측정·설정해 둔 검량선(檢量線)이 격납되어 있으며, 이 Δt와 미리 설정된 목표 휨량과의 차를 연산하고, 그 결과에 기초하여, 노즐(11)의 동작 등의 분사 처리 조건이 설정된다.
다음으로, 반송 기구(52)에 의해, 반도체 소자용 기판(W)을 흡착 테이블(20)로 반송한다(S14). 반도체 소자용 기판(W)은, 경면으로 연마된 주면에 반도체 막이 성막된 성막면(Ws)이 흡착 테이블(20)의 흡착부(21)에 접하도록 재치되며, 부압부(22)에서 발생하는 부압에 의해 흡착·고정된다. 이때, 퍼지부(23)로부터는 압축 공기가 분출하고, 분출한 공기는 반도체 소자용 기판(W)의 성막면(Ws)과 흡착 테이블(20)과의 틈으로부터 외부를 향해 흐른다.
이어서, 흡착 테이블(20)은 이동 기구(30)에 의해 이동되어, 반도체 소자용 기판(W)이 분사 처리실(40)의 수용구(40a)로부터 분사 처리실(40) 내로 도입된다(S14).
이어서, 노즐(11)로부터 분사재를 분사하고, 이동 기구(30)에 의해 흡착 테이블(20)을 이동시켜, 분사재의 분사 영역(FA) 내에서 반도체 소자용 기판(W)을 주사하고, 이면(Wr) 전면(全面)에 분사재가 균일하게 분사되도록 분사 처리를 행한다(S16). 분사 처리에서 이면(Wr) 전면에 분사재를 분사하는 것에 의해, 분사재에 의한 충돌 에너지를 반도체 소자용 기판(W) 전체에 작용시킬 수 있으므로, 휨을 유효하게 교정할 수 있다. 여기서, 분사재를 이면(Wr)에 대략 수직으로 분사하는 것에 의해 충돌 에너지를 유효하게 작용시킬 수 있음과 아울러, 분사 처리 후의 반도체 소자용 기판(W)의 굴곡 등을 막을 수 있다.
도 9에 나타내는 바와 같이, 반도체 소자용 기판(W)의 중심(C)의 주사 궤적(T)은, 반도체 소자용 기판(W)의 단부로부터 분사재의 분사 영역(FA)으로 X 방향으로 주사하고, 소정의 피치로 Y 방향으로 어긋나게 한 후에 X 방향으로 되돌리는 것을 반복하여 빗살 모양으로 주사하는 궤적이다. 여기서, 분사구(11e)가 장방형 모양으로 형성되어 있는 경우에는, 장변이 Y 방향이 되도록 배치하는 것에 의해, 1회의 X 방향의 주사에 의한 분사재의 분사폭을 증대시킬 수 있으므로, 분사 처리의 효율을 향상시킬 수 있다.
반도체 소자용 기판(W)은 흡착 테이블(20)에 흡착되어서 고정되어 있는 상태에서는 아래로 볼록하게 휘어져 있기 때문에, 반도체 소자용 기판(W)의 외주 단부에서는 반도체 소자용 기판(W)과 흡착부(21)와의 사이에 틈이 생겨버려, 분사재가 들어가 성막면(Ws)을 손상시킬 우려가 있다. 일 실시 형태에서는, 퍼지부(23)에 의해 반도체 소자용 기판(W)의 성막면(Ws)과 흡착 테이블(20)과의 틈으로부터 압축 공기를 외부로 분사하기 때문에, 분사재가 틈으로 침입하는 것을 막을 수 있으므로, 성막면(Ws)이 손상되는 것을 막을 수 있다.
반도체 소자용 기판(W)에 분사된 분사재는, 흡인부(40b)로부터 회수 장치(13)에 의해 흡인 회수된다. 흡인부(40b)는 흡착 테이블(20)의 측면 방향으로부터 분사재를 흡인하도록 구성되어 있기 때문에, 반도체 소자용 기판(W)의 이면(Wr)에 분사재가 부착하기 어렵게 할 수 있다. 회수 장치(13)에 의해 흡인 회수된 분사재는 분급 장치(14)에서 분급된다. 분급 장치(14)에서 분급된 분사재 중, 일정값 이상의 입자 지름을 가지는 재이용 가능한 분사재만, 분사재 호퍼(12)의 저장 탱크로 재투입되어 사용된다. 흡인부(40b)는 회수 장치(13)에 직접 접속되어 있으므로, 덕트의 마모나 압력 손실이 작고, 큰 흡인력을 발생시켜 유효하게 분사재를 흡인 회수할 수 있다.
분사 처리가 종료한 반도체 소자용 기판(W)은, 이동 기구(30)에 의해 분사 처리실(40)의 수용구(40a)로부터 분사 처리실(40)의 외부에 반출된다(S18). 이때, 수용구(40a)의 앞에 배치되어 있는 클리닝 기구(41)에 의해 반도체 소자용 기판(W)에 부착하고 있는 분사재가 날려 버려져 흡인 제거된다. 여기서, 분사 처리실(40)의 내부는, 부압으로 되어 있으므로, 수용구(40a)로부터 분사재 등이 외부로 누출되는 것은 아니다.
이어서, 분사 처리가 종료한 반도체 소자용 기판(W)은, 반송 기구(52)에 의해 측정 기구(51)로 반송되어, 휨량이 측정된다(S18, S20). 제어 장치(54)에서, 측정된 휨량이 미리 설정된 목표 휨량 이하인지 아닌지의 합격 여부 판정이 행해진다. 목표 휨량 이하, 즉 목표 휨량의 허용 범위 내(합격)이다라고 판정된 경우에는, 휨 교정 처리를 종료하고, 반도체 소자용 기판(W)은 반송 기구(52)에 의해 반송되어, 처리 후의 반도체 소자용 기판(W)용의 케이스(53)에 수용된다(S22：Yes, S23). 이어서, 반송 기구(52)는, 처리 전의 케이스(53)로부터 미처리의 반도체 소자용 기판(W)을 취출하여, 휨 교정 처리(분사 처리)로 공급한다.
제어 장치(54)에서, 측정된 휨량이 목교 휨량보다 크다(불합격)고 판정된 경우에는, 그 휨량에 기초하여 분사 처리 조건을 설정하고, 재차 휨 교정 처리를 행한다(S22：No, S24：설정 처리). 즉, 상술한 S14 ~ S20의 공정을 재차 실행한다. 2회째의 휨 교정 처리 후에도 휨량이 목표 휨량 보다 큰 경우에는, 불합격품으로서 처분해도 괜찮다. 이것에 의해, 수율을 향상시킬 수 있음과 아울러, 휨 교정 처리를 효율적으로 행할 수 있다. 또한, 휨 교정 처리를 몇 회까지 반복할지는 적절히 설정 가능하다. 이상으로 도 7에 나타내는 동작을 종료한다.
또한, 도 7에 나타내는 휨 교정 처리는, 목표 휨량 보다 큰 가목표 휨량에 기초하여 분사 처리 조건을 설정하고 휨 교정 처리(분사 처리)를 행하는 거친 교정 처리와, 거친 교정 처리 후에 목표 휨량에 기초하여 분사 처리 조건을 설정하고 미세 조정을 행하는 마무리 교정 처리의 2 단계로 나누어 행할 수도 있다.
예를 들면, 처리 전의 휨량이 150㎛인 반도체 소자용 기판(W)의 목표 휨량을 20㎛ 이하로 하는 경우에는, 거친 교정 처리에서는 가목표 휨량 50㎛ 이하로 되는 분사 처리 조건을 설정하여 분사 처리를 행하고, 휨량을 측정한 후에, 휨량을 20㎛ 이하로 하는 분사 처리 조건을 설정하여 재차 분사 처리를 행할 수 있다. 이것에 의해, 거친 교정 처리에서 처리 효율을 향상시켜, 마무리 교정 처리에 의해 교정 정밀도를 확보할 수 있다. 또한, 거친 교정 처리에서 휨량이 소정 범위 내에 든 경우에는 마무리 교정 처리를 행하지 않고 휨 교정 처리를 종료한다.
분사 처리에서, 분사재, 분사 속도나 분사 압력 등의 분사 조건, 반도체 소자용 기판(W)의 주사 조건 등은, 반도체 소자용 기판 재료, 반도체 막의 재질, 휨량 등에 따라서 적절히 선택, 설정한다.
예를 들면, GaN계 화합물 반도체 막이 성막된 4인치 사파이어 기판의 휨을 교정하는 경우를 이하에 나타낸다. 분사재는 반도체 소자용 기판(W)에 충분한 충돌 에너지를 부여할 수 있으면 재질 등은 임의이지만, 예를 들면, 평균 입자 지름으로 10 ~ 70㎛인 알루미나 연마 입자를 바람직하게 이용할 수 있다. 평균 입자 지름이 너무 크면 반도체 소자용 기판(W)의 이면(Wr)의 표면 조도가 저하하고, 너무 작으면 충돌 에너지가 부족할 우려가 있다.
또, 분사 조건은, 분사재의 종류를 고려하여, 분사 압력, 분사량 등에 의해 설정된다. 예를 들면, 분사 압력은 0.2 ~ 0.5MPa, 보다 바람직하게는 0.2 ~ 0.4MPa로 할 수 있다. 분사 압력이 너무 높으면 분사재의 충돌 에너지가 너무 강하여 반도체 소자용 기판(W)의 균열 등이 발생할 우려가 있고, 너무 낮으면 충돌 에너지가 작게 되기 때문에 휨을 교정하는데 필요로 하는 시간이 길어질 우려가 있다. 분사량은 예를 들면 100 ~ 400g/min로 할 수 있다. 분사량이 너무 적으면 커버리지(coverage, 기판에 대한 분사 밀도)를 만족하기 위해서 장시간을 필요로 하고, 너무 많으면 바로 커버리지가 만족되어버려, 휨을 충분히 교정할 수 없을 우려가 있다. 또, 분사량은, 노즐로의 분사재의 공급량에 의존한다. 분사량을 많게 하기 위해서 분사재를 노즐에 과다하게 공급한 경우는, 분사재를 노즐에 양호하게 공급할 수 없기 때문에, 분사재는 맥동(脈動)하여 분사되어, 휨의 교정이 균일하게 행해지지 않을 우려가 있다. 흡착 테이블(20)의 주사 조건은 노즐(11)의 종류에도 의존한다. 예를 들면, 분사구(11e)가 15×4.8mm인 직사각형 형상의 노즐(11)을 사용한 경우에, 커버리지를 고려하여, 흡착 테이블(20)의 상대 이동 속도를 5 ~ 200mm/sec로부터 선택하고, 이송 피치를 20mm로 할 수 있다. 단, 분사 거리에 의해 노즐(11)로부터 분사되는 분사 영역(FA)의 범위는 바뀌기 때문에, 분사 거리에 대해 최적인 이송 피치를 선정할 필요가 있다.
휨 교정 장치(1)에 의해서 휨이 교정된 반도체 소자용 기판(W)은, 레지스트(resist)막을 형성하고, 에칭을 행함으로써 반도체 막(박막층)에 회로 패턴이 형성된다. 레지스트막의 형성은, 일반적으로 포토 레지스트가 이용되고 있다. 휨이 없는 반도체 소자용 기판(W)에 레지스트막을 형성하므로, 회로 패턴의 경계를 선명하게 현상(現像)할 수 있다. 회로 패턴의 경계를 선명하게 현상할 수 없는 경우, 이후의 에칭 공정에서 제대로 된 회로 패턴을 형성할 수 없기 때문에, 반도체 소자의 품질의 저하를 초래한다. 예를 들면, LED 등의 광학 소자의 경우, 이 경계를 분명하게 현상할 수 없으므로, 반도체 소자의 두께가 불균일하게 되어 휘도가 저하한다.
에칭 공정 후, 성막한 화합물 반도체 상으로 투명 전극, 패드 전극, 보호막 등이 형성된다. 그리고, 레이저 등으로 스크라이브 라인(scribe line)을 형성하고, 해당 스크라이브 라인을 따라서 반도체 소자(칩)로 절단 가공된다. 휨이 교정되는 것에 의해, 전극의 두께를 균일하게 할 수 있으므로, 전기 저항값을 저감할 수 있다. 이것에 의해, LED 등의 발광 소자를 제작하는 경우, 휘도를 향상시킬 수 있다. 또, 레이저 스크라이브에서의 초점 어긋남이 없어지기 때문에, 절단 공정에서의 불량을 저감하여 수율을 향상시킬 수 있다.
그 외, 반도체 소자용 기판(W)으로부터 반도체 소자를 제조하는 공정에서, 반도체 소자용 기판(W)의 휨이 반도체 소자의 특성, 수율 등에 미치는 악영향을 없앨 수 있다.
(변형예)
상술한 실시 형태에서는, 이동 기구(30)에 의해 흡착 테이블(20)을 이동시키는 것에 의해, 고정된 노즐(11)에 대해 반도체 소자용 기판(W)을 상대 이동시켰지만, 노즐(11)이 다른 이동 기구를 구비하여 노즐(11)을 주사시키거나, 또는, 노즐(11)과 흡착 테이블(20)을 함께 이동시키는 것에 의해, 노즐(11)에 대해 반도체 소자용 기판(W)을 상대 이동시켜도 괜찮다.
반도체 소자용 기판(W)에는 외주 근방에 반도체 소자가 형성되지 않은 영역, 예를 들면, 최외주보다 1mm의 영역이 존재한다. 이에, 흡착부(21)를 적어도 해당 영역에 대응하는 위치에, 예를 들면 고리 모양으로 형성하여 마련하고, 해당 영역에서 반도체 소자용 기판(W)을 흡착·유지 가능하게 하는 구성을 채용할 수 있다. 이것에 의하면, 퍼지부(23)를 마련하지 않고, 분사재의 침입에 의해 반도체 소자가 손상되는 것을 막을 수 있다.
상술한 실시 형태에서는, 노즐(11)은 반도체 소자용 기판(W)에 대해서 대략 수직으로 분사 가능하게 배치했지만, 경사시켜 배치할 수도 있다. 예를 들면, 노즐(11)을 회수 장치(13)와 반대측에 경사시키면, 반도체 소자용 기판(W)에 충돌 후의 분사재가 회수 장치(13)측을 향하기 때문에, 효율적으로 흡인 제거할 수 있다.
상술한 실시 형태에서는, 흡인식 노즐(11)을 이용했지만, 분사재 호퍼(12)의 저장 탱크에 공급되는 압축 공기에 의해 저장 탱크 내의 분사재를 정량 한 후에 분사재를 분사하는 가압식(직압식) 노즐도 적용할 수도 있다. 또, 노즐(11)의 분사구(11e)의 형상은 직사각형 모양에 한정되는 것은 아니고, 원형 등 각종 형상을 이용할 수 있다.
반도체 소자용 기판(W)의 이면(Wr) 전면에 분사 처리를 행했지만, 반도체 소자용 기판(W)의 휨이 작은 경우 등에는, 반도체 소자용 기판(W)의 중심부 등에 정점(定点) 분사를 행하는 것에 의해 분사 처리를 행할 수도 있다.
반도체 소자용 기판(W)에 반도체 막을 성막하기 전에 분사 처리를 행하고, 성막 후에 발생할 것이 예상되는 휨량을 미리 역방향으로 부여해 둘 수도 있다. 이것에 의해, 반도체 막의 성막 후에 휨이 생기지 않도록 할 수 있다.
상기 실시 형태에서는, 분사 처리 조건의 설정 처리 및 합격 여부 판정을 행하는 예를 설명했지만, 어느 일방만을 실행해도 괜찮다.
(실시예)
실시 형태에 관한 휨 교정 장치(1)에 의해서 반도체 소자용 기판의 휨을 교정한 결과를 실시예로서 설명한다. 본 실시예에서는, φ4인치로 두께가 0.65㎛인 사파이어 기판 상에, 3 ~ 5㎛ 정도의 GaN계 화합물 반도체를 성막한 반도체 소자용 기판(W)을 3매 준비하고, 실시 형태에 기재한 휨 교정 장치를 이용하여, 표 1의 조건으로 해당 반도체 소자용 기판(W)의 휨을 교정했다.
[표 1]
Figure pct00001
주사 횟수마다 휨의 변화를 표 2에 나타낸다. 어느 조건에서도, 휨량이 10㎛ 이하까지 교정되어 있고, 실시 형태에 관한 휨 교정 장치(1)에 의해서, 반도체 소자용 기판의 휨을 교정할 수 있는 것을 알 수 있었다.
[표 2]
Figure pct00002
(실시 형태의 효과)
실시 형태에 관한 반도체 소자용 기판의 휨 교정 장치(1) 및 휨 교정 방법에 의하면, 분사 기구(10) 등 장치 구성요소가, 장치 비용이 낮은 수단으로 구성되어 있음과 아울러, 미리 설정된 목표 휨량과 측정 기구(51)에 의해 측정된 반도체 소자용 기판(W)의 휨 데이터에 기초하여 적절한 분사 처리 조건을 설정하여 반도체 소자용 기판(W)의 휨을 교정하는 휨 교정 처리를 행할 수 있으므로, 효율 좋게 양산에 적합한 방법으로 반도체 소자용 기판(W)의 휨을 교정할 수 있다. 또, 휨 교정 처리가 행해진 반도체 소자용 기판(W)의 휨을 측정 기구(51)에 의해 측정하고 목표 휨량 이하인지 아닌지를 판단할 수 있으므로, 수율을 향상시킬 수 있음과 아울러, 휨 교정 처리를 효율적으로 행할 수 있다.
1 … 휨 교정 장치 10 … 분사 기구
11 … 노즐 11a … 기체 분사부
11b … 공급 포트 11c … 혼합실
11d … 분사재 분사부 11e … 분사구
12 … 분사재 호퍼 13 … 회수 장치
14 … 분급 장치 15 … 집진기
20 … 흡착 테이블 21 … 흡착부
22 … 부압부 23 … 퍼지부
24 … 흡인관 25 … 퍼지관
30 … 이동 기구 40 … 분사 처리실
40a … 수용구 40b … 흡인부
40c … 벽부 41 … 클리닝 기구
51 … 측정 기구 52 … 반송 기구
53 … 케이스 54 … 제어 장치
W … 반도체 소자용 기판 Ws … 성막면
Wr … 이면 FA … 분사재의 분사 영역

Claims (14)

  1. 반도체 소자용 기판의 휨을 교정하는 휨 교정 장치로서,
    상기 반도체 소자용 기판에서의 주면(主面)의 반대측 또는 성막면(成膜面)의 반대측인 이면(裏面)으로 분사재를 분사하는 분사 처리를 행하는 노즐을 가지는 분사 기구와,
    상기 반도체 소자용 기판의 주면 또는 성막면을 흡착하여 상기 반도체 소자용 기판을 유지하는 흡착 테이블과,
    상기 노즐에 의한 분사재의 분사 영역에 대해서 상기 반도체 소자용 기판이 상대 이동하도록 상기 흡착 테이블을 이동시키는 이동 기구와,
    상기 흡착 테이블에 유지된 상기 반도체 소자용 기판을 수용하며, 내부에서 분사 처리가 행해지는 분사 처리실과,
    상기 반도체 소자용 기판의 휨량을 측정하는 측정 기구와,
    미리 설정된 목표 휨량과 상기 측정 기구에 의해 측정된 상기 반도체 소자용 기판의 휨량과의 차(差)에 기초하여, 상기 분사 기구의 분사 처리 조건의 설정 처리 및 분사 처리가 행해진 상기 반도체 소자용 기판의 합격 여부 판정 중 적어도 일방을 행하는 제어 장치를 구비하는 반도체 소자용 기판의 휨 교정 장치.
  2. 청구항 1에 있어서,
    상기 흡착 테이블은,
    상기 반도체 소자용 기판이 재치(載置)되는 영역에 마련되며, 상기 반도체 소자용 기판을 흡착하여 고정하는 흡착부와,
    상기 영역 내로서 상기 흡착부 보다도 상기 영역의 바깥 가장자리측에 마련되며, 상기 반도체 소자용 기판의 바깥 가장자리와 흡착 테이블과의 사이에 형성되는 틈으로부터 상기 영역 밖을 향해서 압축 공기를 분사하는 퍼지(purge)부를 구비하는 반도체 소자용 기판의 휨 교정 장치.
  3. 청구항 1에 있어서,
    상기 흡착 테이블은, 적어도 상기 반도체 소자용 기판의 바깥 가장자리로서 반도체 소자가 형성되지 않은 영역에 대응하는 위치에 마련되며, 상기 반도체 소자용 기판을 흡착하여 고정하는 흡착부를 구비하는 반도체 소자용 기판의 휨 교정 장치.
  4. 청구항 1 내지 청구항 3 중 어느 하나의 항에 있어서,
    상기 분사 기구 및 상기 흡착 테이블 중 적어도 일방이, 상기 반도체 소자용 기판의 상기 이면 전면(全面)에 분사재가 분사되도록, 상기 노즐에 의한 분사재의 분사 영역에 대해서 상기 반도체 소자용 기판을 상대적으로 주사(走査)하는 반도체 소자용 기판의 휨 교정 장치.
  5. 청구항 1에 있어서,
    상기 분사 처리실의 일방의 측면에는, 분사재를 흡인하여 제거하는 흡인부가 마련되고,
    상기 분사 처리실의 타방의 측면에는, 상기 반도체 소자용 기판을 유지한 상기 흡착 테이블을 통과시키는 개구부가 형성되어 있으며,
    상기 개구부는, 상기 반도체 소자용 기판을 유지한 상기 흡착 테이블을 삽입했을 때에, 해당 흡착 테이블 또는 해당 반도체 소자용 기판과의 사이에서 외기를 흡인하기 위한 공극(空隙)을 형성하는 크기로 개구되어 있는 반도체 소자용 기판의 휨 교정 장치.
  6. 청구항 5에 있어서,
    상기 분사 처리실의 내부는, 상기 반도체 소자용 기판의 이동을 방해하지 않는 슬릿이 형성된 벽부에 의해 구획되어 있는 반도체 소자용 기판의 휨 교정 장치.
  7. 청구항 6에 있어서,
    상기 흡착 테이블은, 상기 이동 기구에 의해서 수평 면내를 이동 가능하게 구성되고,
    상기 벽부는, 연직 방향의 양단부가 상기 분사 처리실의 상면 및 저부에 연결되고, 또한, 상기 노즐의 분사 영역을 둘러싸서 배치되며,
    상기 슬릿은, 상기 흡착 테이블의 이동 가능한 수평 면내와 겹치는 위치에 형성된 반도체 소자용 기판의 휨 교정 장치.
  8. 청구항 5에 있어서,
    상기 분사 처리실의 개구부측의 측면에 마련되며, 반도체 소자용 기판에 부착한 분사재를 제거하기 위한 클리닝 기구를 구비하는 반도체 소자용 기판의 휨 교정 장치.
  9. 청구항 1에 있어서,
    상기 제어 장치는, 상기 합격 여부 판정에서, 분사 처리가 행해진 반도체 소자용 기판의 휨이 상기 목표 휨량 보다 크다고 판단한 경우에, 재차 분사 처리를 행하도록 상기 분사 기구를 동작시키는 반도체 소자용 기판의 휨 교정 장치.
  10. 청구항 1에 있어서,
    상기 제어 장치는, 목표 휨량 보다 큰 가(假)목표 휨량에 기초하여 분사 처리 조건을 설정하고 분사 처리를 행하는 거친 교정 처리와, 거친 교정 처리 후에 목표 휨량에 기초하여 분사 처리 조건을 설정하고 분사 처리를 행하는 마무리 교정 처리를 행하도록 상기 분사 기구를 동작시키는 반도체 소자용 기판의 휨 교정 장치.
  11. 반도체 소자용 기판의 휨량을 측정하는 측정 기구와, 미리 설정된 목표 휨량과 상기 측정 기구에 의해 측정된 반도체 소자용 기판의 휨량과의 차(差)에 기초하여, 분사 기구의 분사 처리 조건의 설정 처리 및 분사 처리가 행해진 상기 반도체 소자용 기판의 합격 여부 판정 중 적어도 일방을 행하는 제어 장치와, 반도체 소자용 기판에서의 주면의 반대측 또는 성막면의 반대측인 이면으로 분사하는 분사 처리를 행하는 노즐을 가지는 분사 기구를 구비하는 반도체 소자용 기판의 휨 교정 장치를 이용한 반도체 소자용 기판의 휨 교정 방법으로서,
    반도체 소자용 기판의 휨량을 상기 측정 기구에서 측정하는 공정과,
    상기 측정 기구에서 측정된 휨량과 미리 설정된 목표 휨량과의 차에 기초하여, 상기 분사 기구의 분사 처리 조건을 설정하는 공정과,
    상기 분사 처리 조건으로, 반도체 소자용 기판의 주면의 반대측 또는 성막면의 반대측인 이면으로부터 분사재를 분사하여 휨 교정 처리를 행하는 공정과,
    휨 교정 처리가 행해진 반도체 소자용 기판의 휨량이, 미리 설정된 목표 휨량 이하인지 아닌지를 판정하는 공정을 구비하는 반도체 소자용 기판의 휨 교정 방법.
  12. 청구항 1에 기재된 반도체 소자용 기판의 휨 교정 장치를 이용한 반도체 소자용 기판의 휨 교정 방법으로서,
    반도체 소자용 기판의 휨량을 상기 측정 기구에서 측정하는 공정과,
    휨량이 측정된 반도체 소자용 기판을 상기 흡착 테이블 상으로 반송하고, 해당 반도체 소자용 기판을 해당 흡착 테이블에 유지하는 공정과,
    상기 측정 기구에서 측정된 휨량과 미리 설정된 목표 휨량과의 차에 기초하여, 상기 분사 기구의 분사 처리 조건을 설정하는 공정과,
    상기 분사 처리 조건으로, 반도체 소자용 기판의 주면의 반대측 또는 성막면의 반대측인 이면으로부터 분사재를 분사하여 휨 교정 처리를 행하는 공정과,
    휨 교정 처리가 행해진 반도체 소자용 기판을 상기 측정 기구로 반송하고, 해당 반도체 소자용 기판의 휨량을 측정하는 공정과,
    휨 교정 처리가 행해진 반도체 소자용 기판의 휨량이, 미리 설정된 목표 휨량 이하인지 아닌지를 판정하는 공정을 구비하는 반도체 소자용 기판의 휨 교정 방법.
  13. 청구항 11 또는 청구항 12에 있어서,
    상기 반도체 소자용 기판의 휨량은, 하나의 직선에 대해서 3 ~ 6점의 기준 위치로부터의 높이를 측정하여 연산하는 것에 의해 산출되는 반도체 소자용 기판의 휨 교정 방법.
  14. 청구항 11 또는 청구항 12에 있어서,
    상기 휨 교정 처리를 행하는 공정은, 상기 반도체 소자용 기판 상에 형성된 박막층에 회로 패턴을 형성하기 위한 레지스트(resist)막을 형성하는 공정 전에 행하는 반도체 소자용 기판의 휨 교정 방법.
KR1020137030832A 2012-03-30 2012-07-13 반도체 소자용 기판의 휨 교정 장치 및 휨 교정 방법 Active KR101830470B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012078890 2012-03-30
JPJP-P-2012-078890 2012-03-30
PCT/JP2012/067989 WO2013145348A1 (ja) 2012-03-30 2012-07-13 半導体素子用基板の反り矯正装置及び反り矯正方法

Publications (2)

Publication Number Publication Date
KR20140144128A true KR20140144128A (ko) 2014-12-18
KR101830470B1 KR101830470B1 (ko) 2018-02-20

Family

ID=49258700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137030832A Active KR101830470B1 (ko) 2012-03-30 2012-07-13 반도체 소자용 기판의 휨 교정 장치 및 휨 교정 방법

Country Status (6)

Country Link
US (2) US9136192B2 (ko)
JP (1) JP6149728B2 (ko)
KR (1) KR101830470B1 (ko)
CN (1) CN103503112B (ko)
TW (1) TWI520248B (ko)
WO (1) WO2013145348A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6307022B2 (ja) * 2014-03-05 2018-04-04 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記録媒体
US9824894B2 (en) * 2014-04-09 2017-11-21 Tokyo Electron Limited Method for correcting wafer bow from overlay
JP6191534B2 (ja) * 2014-05-01 2017-09-06 信越半導体株式会社 ウエハのそりの評価方法及びウエハの選別方法
CN107452643B (zh) * 2016-05-31 2020-11-13 弘塑科技股份有限公司 基板压平设备与使用所述基板压平设备的半导体制造方法
JP7164289B2 (ja) * 2016-09-05 2022-11-01 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング
JP2018190808A (ja) * 2017-05-01 2018-11-29 日本特殊陶業株式会社 セラミック配線基板の製造方法
KR102493646B1 (ko) 2017-05-16 2023-02-01 신토고교 가부시키가이샤 표면 처리 가공 방법 및 표면 처리 가공 장치
KR102735653B1 (ko) * 2018-06-22 2024-11-29 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 기판 처리 방법 및 기억 매체
JP2020174076A (ja) * 2019-04-08 2020-10-22 東京エレクトロン株式会社 成膜装置、成膜方法、および成膜システム
CN110517968B (zh) * 2019-08-19 2022-12-20 西安奕斯伟材料科技有限公司 一种翘曲度的控制方法及装置
JP7259773B2 (ja) 2020-01-14 2023-04-18 新東工業株式会社 ブラスト加工装置及びブラスト加工方法
US12276922B2 (en) * 2020-05-22 2025-04-15 Tokyo Electron Limited Backside deposition tuning of stress to control wafer bow in semiconductor processing
CN113031401B (zh) * 2021-03-03 2022-10-18 合肥芯碁微电子装备股份有限公司 光刻机整平装置和具有其的光刻机
JP2023000134A (ja) * 2021-06-17 2023-01-04 株式会社ディスコ 研削装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3738344A1 (de) 1986-11-14 1988-05-26 Mitsubishi Electric Corp Anlage zum einfuehren von gitterstoerstellen und verfahren dazu
JPS63124534A (ja) 1986-11-14 1988-05-28 Mitsubishi Electric Corp 半導体装置におけるゲツタリング方法
DE69227158T2 (de) 1991-07-19 1999-02-18 Shin-Etsu Handotai Co., Ltd., Tokio/Tokyo Extrinsisches Gettering für ein halbleitendes Substrat
JPH07114207B2 (ja) 1991-07-19 1995-12-06 信越半導体株式会社 半導体基板及びその製造方法
US5851929A (en) * 1996-01-04 1998-12-22 Micron Technology, Inc. Controlling semiconductor structural warpage in rapid thermal processing by selective and dynamic control of a heating source
JP2003300800A (ja) 1998-09-30 2003-10-21 Nec Corp Ｉｉｉ族元素窒化物半導体ウェーハの製造方法
JP3553457B2 (ja) 2000-03-31 2004-08-11 シャープ株式会社 半導体装置およびその製造方法
JP3639546B2 (ja) * 2001-07-25 2005-04-20 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
JP2003128499A (ja) 2001-10-18 2003-05-08 Hitachi Cable Ltd 窒化物結晶基板の製造方法及び窒化物結晶基板
JP2004165226A (ja) 2002-11-08 2004-06-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP2005005317A (ja) * 2003-06-09 2005-01-06 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの研磨方法およびその研磨装置
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
JP4794882B2 (ja) * 2005-03-25 2011-10-19 キヤノン株式会社 走査型露光装置、走査型露光方法
JP4699283B2 (ja) * 2006-05-23 2011-06-08 東京エレクトロン株式会社 熱処理板の温度制御方法、プログラム及び熱処理板の温度制御装置
US7582491B2 (en) * 2006-10-27 2009-09-01 Tokyo Electron Limited Method for diagnosing electrostatic chuck, vacuum processing apparatus, and storage medium
JP5065082B2 (ja) * 2008-02-25 2012-10-31 東京エレクトロン株式会社 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP5552627B2 (ja) 2009-01-15 2014-07-16 並木精密宝石株式会社 エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
JP2010205888A (ja) 2009-03-03 2010-09-16 Toppan Printing Co Ltd 半導体装置
JP5030992B2 (ja) * 2009-04-30 2012-09-19 信越化学工業株式会社 サンドブラスト処理された裏面を有するｓｏｉ基板の製造方法
JP5589398B2 (ja) * 2010-01-20 2014-09-17 豊田合成株式会社 半導体ウェーハの製造方法
JP5470081B2 (ja) * 2010-02-16 2014-04-16 株式会社岡本工作機械製作所 化合物半導体基板の平坦化加工装置および平坦化加工方法
JP2011222608A (ja) 2010-04-06 2011-11-04 Okamoto Machine Tool Works Ltd 半導体基板の薄肉研削方法およびそれに用いる半導体基板の薄肉研削加工装置
JP2011238731A (ja) 2010-05-10 2011-11-24 Amaya Corp 常圧気相成長装置

Also Published As

Publication number Publication date
US20150332978A1 (en) 2015-11-19
TWI520248B (zh) 2016-02-01
TW201340228A (zh) 2013-10-01
CN103503112B (zh) 2016-08-17
CN103503112A (zh) 2014-01-08
JP6149728B2 (ja) 2017-06-21
US20140287538A1 (en) 2014-09-25
KR101830470B1 (ko) 2018-02-20
US9230868B2 (en) 2016-01-05
US9136192B2 (en) 2015-09-15
WO2013145348A1 (ja) 2013-10-03
JPWO2013145348A1 (ja) 2015-12-10

Similar Documents

Publication Publication Date Title
KR101830470B1 (ko) 반도체 소자용 기판의 휨 교정 장치 및 휨 교정 방법
US20040197433A1 (en) Film removing apparatus, film removing method and substrate processing system
TWI417980B (zh) 載台清潔器、描繪裝置及基板處理裝置
US8158955B2 (en) Charged particle beam application apparatus
KR101009454B1 (ko) 레이저를 이용한 유리기판 절단가공 시스템
US20150174816A1 (en) Imprint apparatus, foreign particle removal method, and method of manufacturing article
US20110028075A1 (en) Nozzle, a nozzle unit, and a blasting machine
CN109318285A (zh) 粉尘抽吸装置
TWI906411B (zh) 清洗單元、焊接模組以及焊接設備
TW201306092A (zh) 半導體元件用基板之處理方法
JP6435656B2 (ja) 表面加工装置、表面加工設備および表面加工方法
JP5867916B2 (ja) 露光装置および露光方法
KR20210101163A (ko) 먼지 제거 프로세스에 사용되는 적재 장치, 검측 장치, 수송 장치 및 먼지 제거 장치
JP6075817B1 (ja) 素子製造方法
JP6061691B2 (ja) レーザー加工方法、及び、レーザー加工装置
TWI593473B (zh) 清潔靜電吸盤的方法
KR100710521B1 (ko) 에칭처리장치와 애싱처리장치를 구비한 플라즈마처리장치및 플라즈마처리장치를 사용한 플라즈마처리방법
JP6083662B2 (ja) 露光装置
KR20090044540A (ko) 레티클 세정 장치 및 이를 이용한 반도체 소자의 제조 방법
KR20230027009A (ko) 가공 장치
KR102624938B1 (ko) 국부 플라즈마를 이용한 웨이퍼 베벨 에지 에칭 장치
JP6046580B2 (ja) 局所ドライエッチング装置及び局所ドライエッチング加工方法
KR101583590B1 (ko) 파티클 클리닝 모듈이 구비된 반송 시스템
CN117238740A (zh) 一种反应腔室清理结构及薄弱区域清理的方法
TW201334102A (zh) 半導體製造裝置及其控制方法

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000