KR20140146079A - 센서 장치 - Google Patents

Abstract

센서 장치에 있어서의 센서 소자, 차동 증폭기, 증폭기의 각 오프셋 전압의 영향을 없애 물리량을 고정밀도로 검출할 수 있는 센서 장치를 제공한다. 센서 소자의 제 1 단자쌍 및 제 2 단자쌍이 접속되고, 그 단자쌍을 전환 제어하고, 검출 전압을 출력하는 스위치 전환 회로와, 스위치 전환 회로의 제 1 출력 단자 및 제 2 출력 단자가 각각 제 1 입력 단자 및 제 2 입력 단자에 접속되고, 검출 전압을 차동 증폭시킨 결과를 출력하는 차동 증폭기와, 2 개 이상의 차동 입력쌍을 가지며, 하나의 차동 입력쌍에는 차동 증폭기로부터 출력된 차동 신호가 입력되고, 적어도 하나의 차동 입력쌍에는 검출하는 물리량에 따른 기준 신호가 입력되는 증폭기와, 증폭기에 기준 신호를 출력하는 검출 전압 설정 회로를 구비한다.

Description

센서 장치{SENSOR DEVICE}

본 발명은 물리량을 검지하고, 검지한 물리량, 예를 들어 자계의 강도를 전기 신호로 변환하는 센서 장치에 관한 것이다.

휴대 전화기나 노트북 등에 있어서의 개폐 상태 검지용 센서로서, 또 모터 등의 회전 위치 검지 센서로서 자기 센서 장치가 이용되고 있다 (예를 들어, 특허문헌 1 참조). 이 자기 센서 장치의 회로도를 도 15 에 나타낸다. 이 자기 센서 장치는, 자전 변환 소자 (예를 들어 홀 소자) 에 의해 자계 강도 (또는 자속 밀도) 에 따른 (일반적으로는 대략 비례한) 전압을 출력하여, 그 출력 전압을 증폭기로 증폭시키고, 비교기를 이용하여 소정의 자계 강도 또는 자속 밀도보다 큰지 작은지를 판정한다 (H 신호나 L 신호의 2 치로 출력한다).

상기 자전 변환 소자의 출력 전압은 일반적으로 미소하고, 자전 변환 소자가 갖는 오프셋 전압 (소자 오프셋 전압) 이나, 증폭기나 비교기가 갖는 오프셋 전압 (입력 오프셋 전압) 이나, 이들의 노이즈가 오차의 요인이 되어 정밀도가 저하된다는 문제가 있다. 상기 소자 오프셋 전압은, 주로 자전 변환 소자가 패키지로부터 받는 응력 등에 의해 발생한다. 상기 입력 오프셋 전압은, 주로 증폭기나 비교기의 입력 회로를 구성하는 소자의 특성 편차 등에 의해 발생한다. 또 상기 노이즈는, 주로 회로를 구성하는 단체 (單體) 트랜지스터가 갖는 플리커 잡음이나, 단체 트랜지스터나 저항 소자가 갖는 열잡음에 의해 발생한다.

상기 서술한 자전 변환 소자나 증폭기가 갖는 오프셋 전압의 영향을 저감시키기 위해서, 도 15 에 나타낸 자기 센서 장치는 이하의 구성으로 되어 있다. 홀 소자 (1501) 와, 홀 소자 (1501) 의 제 1 검출 상태와 제 2 검출 상태를 전환하는 스위치 전환 회로 (1502) 와, 스위치 전환 회로 (1502) 의 두 개의 출력 단자의 전압차 (V1－V2) 를 증폭시키는 차동 증폭 회로 (1503) 와, 차동 증폭 회로 (1503) 의 일방의 출력 단자가 일단에 접속되는 용량 (1504) 과, 차동 증폭 회로 (1503) 의 타방의 출력 단자와 용량 (1504) 의 타단 사이에 접속되는 스위치 (1506) 와, 비교기 (1505) 를 갖는 구성으로 되어 있다.

여기서, 제 1 검출 상태에서는 단자 A 와 C 로부터 전원 전압을 입력하고, 단자 B 와 D 로부터 검출 전압을 출력한다. 또, 제 2 검출 상태에서는 단자 B 와 D 로부터 전원 전압을 입력하고, 단자 A 와 C 로부터 검출 전압을 출력한다. 자계 강도에 따른 홀 소자 (1501) 의 차동 신호 전압 (이하, 소자 신호 전압) 을 Vh, 홀 소자 (1501) 의 오프셋 전압 (이하, 소자 오프셋 전압) 을 Voh, 차동 증폭 회로 (1503) 의 증폭률을 G, 차동 증폭 회로 (1503) 의 입력 오프셋 전압을 Voa 로 한다. 제 1 검출 상태 및 제 2 검출 상태에서의 소자 신호 전압 Vh 를 각각 Vh1, Vh2 로 하고, 소자 오프셋 전압 Voh 에 대해서도 Voh1, Voh2 로 한다.

홀 소자 (1501) 의 소자 오프셋 전압은, 일반적으로 스피닝 커런트라고 불리는 공지된 수법으로 상쇄시키는 것이 가능하다. 구체적으로는, 동상 (同相) 의 신호 성분과 역상의 소자 오프셋 성분 (혹은 역상의 신호 성분과 동상의 소자 오프셋 성분) 이 얻어지도록 스위치 전환 회로를 전환함으로써 오프셋 성분을 상쇄시킨다. 스피닝 커런트에 의해, Vh2 는 Vh1 과 대략 동등하고, Voh2 는 Voh1 과 대략 동등해지고, 제 1 검출 상태에서는 V1-V2 = Vh1＋Voh1, 제 2 검출 상태에서는 V1-V2 = -Vh2＋Voh2 가 된다.

또, 제 1 검출 상태에서는 스위치 (1506) 가 ON 으로 되고, 용량 (1504) 에 Vc1 = (V3-V4) = G×(V1-V2) = G×(Vh1＋Voh1＋Voa) 가 충전된다. 계속해서, 제 2 검출 상태에서는 스위치 (1506) 가 OFF 로 되고, V3-V4 = G×(V1-V2) = G×(-Vh2＋Voh2＋Voa) 가 차동 증폭 회로 (1503) 로부터 출력된다.

이상으로부터 제 2 검출 상태에서의 비교기 (1505) 의 차동 입력 전압은,

V5-V6 = (V3-Vc1)-V4

= (V3-V4)-Vc1

= G×(-Vh2＋Voh2＋Voa)-G×(Vh1＋Voh1＋Voa)

= G×(-Vh1-Vh2)＋G×(Voh2-Voh1)

가 되어, 입력 오프셋 전압의 영향이 상쇄되고, 또 Voh2 는 Voh1 과 대략 동등하기 때문에 소자 오프셋 전압도 상쇄된다.

이상에 의해 입력 오프셋 전압의 영향을 받지 않고, 편차가 적은 출력을 얻을 수 있어, 소형이고 염가의 자기 센서를 실현할 수 있다.

일본 공개특허공보 2001-337147호

그러나, 상기 서술한 바와 같은 종래의 자기 센서 장치에서는 비교기 (1505) 의 입력 오프셋 전압을 제거할 수 없기 때문에, 이 입력 오프셋 전압의 편차나 응력 등에 의한 변화에 의해 검출 자계 강도에 편차나 오차가 생긴다는 과제가 있었다.

본 발명은 이러한 점을 감안하여 이루어진 것으로, 간편한 회로 구성으로 소자 오프셋 전압과 증폭기 및 비교기의 입력 오프셋 전압의 영향을 없애, 자계 강도를 고정밀도로 검출할 수 있는 자기 센서 장치를 제공하는 것을 목적으로 한다.

종래의 이와 같은 문제점을 해결하기 위해서, 본 발명의 센서 장치는 이하와 같은 구성으로 하였다.

센서 소자에 인가되는 물리량의 강도에 따라 논리 출력을 실시하는 센서 장치로서, 센서 소자의 제 1 단자쌍 및 제 2 단자쌍이 접속되고, 전원이 공급되는 단자쌍과 물리량의 강도에 따른 검출 전압을 출력하는 단자쌍을 전환 제어하고, 검출 전압을 출력하는 제 1 출력 단자 및 제 2 출력 단자를 갖는 스위치 전환 회로와, 스위치 전환 회로의 제 1 출력 단자 및 제 2 출력 단자가 각각 제 1 입력 단자 및 제 2 입력 단자에 접속되고, 검출 전압을 차동 증폭시킨 결과를 출력하는 제 1 출력 단자 및 제 2 출력 단자를 갖는 차동 증폭기와, 제 1 입력 단자와 제 2 입력 단자와 제 3 입력 단자와 제 4 입력 단자와 출력 단자를 구비하고, 제 1 입력 단자와 출력 단자가 제 1 스위치를 개재하여 접속되고, 제 1 입력 단자가 제 1 용량을 개재하여 차동 증폭기의 제 1 출력 단자와 접속되고, 제 2 입력 단자가 차동 증폭기의 제 2 출력 단자와 접속된 증폭기와, 증폭기의 제 3 입력 단자와 제 ４ 입력 단자에 상이한 전압을 출력하는 검출 전압 설정 회로를 구비한다.

본 발명의 센서 장치에 의하면, 스위치와 용량을 유효적으로 활용함으로써 간편한 회로 구성으로 센서 장치를 구성하는 센서 소자, 차동 증폭기에 있어서 발생하는 오프셋 성분을 제거하는 것이 가능해진다. 따라서, 물리량의 강도의 검출 전압 레벨을 양호한 정밀도로 설정할 수 있으므로, 고정밀도의 센서 장치를 제공하는 것이 가능해진다.

도 1 은 제 1 실시형태의 자기 센서 장치의 회로도이다.
도 2 는 본 발명의 자기 센서 장치에 사용하는 차동 증폭기의 회로도의 일례이다.
도 3 은 제 1 실시형태에 사용하는 증폭기의 회로도의 일례이다.
도 4 는 본 발명의 자기 센서 장치의 스위치 제어 신호의 타이밍 차트의 일례이다.
도 5 는 본 발명의 자기 센서 장치에 사용하는 검출 전압 설정 회로의 회로도의 일례이다.
도 6 은 제 1 실시형태의 스위치 제어 신호의 타이밍 차트의 일례이다.
도 7 은 제 1 실시형태의 스위치 제어 신호의 타이밍 차트의 일례이다.
도 8 은 제 1 실시형태의 스위치 제어 신호의 타이밍 차트의 일례이다.
도 9 는 본 발명의 자기 센서 장치에 사용하는 검출 전압 설정 회로의 회로도의 일례이다.
도 10 은 제 1 실시형태에 사용하는 증폭기의 회로도의 일례이다.
도 11 은 본 발명의 자기 센서 장치에 사용하는 차동 증폭기의 회로도의 일례이다.
도 12 는 제 2 실시형태의 자기 센서 장치의 회로도이다.
도 13 은 제 2 실시형태에 사용하는 증폭기의 회로도의 일례이다.
도 14 는 제 2 실시형태에 사용하는 증폭기의 회로도의 일례이다.
도 15 는 종래의 자기 센서 장치의 회로도이다.

본 발명의 센서 장치, 예를 들어 자기 센서 장치는, 절첩식 휴대 전화기나 노트북 등에 있어서의 개폐 상태 검지 센서나, 모터의 회전 위치 검지 센서 등 자계 강도의 상태를 검지하는 센서로서 폭넓게 이용되고 있다. 이하, 본 실시형태에 대하여 도면을 참조하여 설명한다.

＜제 1 실시형태＞

도 1 은 본 발명의 제 1 실시형태의 자기 센서 장치의 회로도이다. 제 1 실시형태의 자기 센서 장치는, 자전 변환 소자인 홀 소자 (1) 와, 스위치 전환 회로 (2) 와, 차동 증폭기 (3) 와, 증폭기 (4) 와, 용량 C1 과, 스위치 S1 과, 검출 전압 설정 회로 (5) 를 구비한다. 검출 전압 설정 회로 (5) 는 기준 전압 설정 회로 Vref1 및 기준 전압 설정 회로 Vref2 로 구성된다.

홀 소자 (1) 는 제 1 단자쌍 A-C 와 제 2 단자쌍 B-D 를 구비한다.

스위치 전환 회로 (2) 는, 홀 소자 (1) 의 각 단자 A, B, C 및 D 와 접속되는 4 개의 입력 단자와, 제 1 출력 단자 및 제 2 출력 단자를 갖는다.

차동 증폭기 (3) 는, 스위치 전환 회로 (2) 의 제 1 출력 단자 및 제 2 출력 단자가 각각 접속되는 제 1 입력 단자 V1 및 제 2 입력 단자 V2 와, 제 1 출력 단자 V3 및 제 2 출력 단자 V4 를 갖는다.

용량 C1 은 2 개의 단자를 가지며, 일방의 단자는 차동 증폭기 (3) 의 제 1 출력 단자 V3 에 접속되고, 다른 일방의 단자는 증폭기 (4) 의 제 1 차동 입력쌍의 제 1 입력 단자 V5 에 접속된다.

증폭기 (4) 는 4 개의 입력 단자와 1 개의 출력 단자를 가지며, 상세하게는 제 1 차동 입력쌍의 제 1 입력 단자 V5 와, 제 1 차동 입력쌍의 제 2 입력 단자 V6 과, 제 2 차동 입력쌍의 제 1 입력 단자 V7 과, 제 2 차동 입력쌍의 제 2 입력 단자 V8 과, 출력 단자 VO 를 갖는다. 증폭기 (4) 의 제 1 차동 입력쌍의 제 2 입력 단자 V6 은 차동 증폭기 (3) 의 제 2 출력 단자 V4 에 접속되고, 제 2 차동 입력쌍의 제 1 입력 단자 V7 은 기준 전압 설정 회로 Vref1 의 정극에 접속되고, 제 2 차동 입력쌍의 제 2 입력 단자 V8 은 기준 전압 설정 회로 Vref2 의 정극에 접속된다.

스위치 S1 은 2 개의 단자를 가지며, 일방의 단자는 증폭기 (4) 의 제 1 차동 입력쌍의 제 1 입력 단자 V5 에 접속되고, 다른 일방의 단자는 증폭기 (4) 의 출력 단자 VO 에 접속되고, 스위치 제어 신호 (회로도에는 도시되지 않음) 에 의해 온 또는 오프가 제어된다.

다음으로, 제 1 실시형태의 자기 센서 장치의 동작을 설명한다.

스위치 전환 회로 (2) 는, 홀 소자 (1) 의 제 1 단자쌍 A-C 에 전원 전압을 입력하고 제 2 단자쌍 B-D 로부터 검출 전압을 출력하는 제 1 검출 상태와, 제 2 단자쌍 B-D 에 전원 전압을 입력하고 제 1 단자쌍 A-C 로부터 검출 전압을 출력하는 제 2 검출 상태를 전환하는 기능을 갖는다.

홀 소자 (1) 는 자계 강도 (또는 자속 밀도) 에 따른 신호 전압을 출력함과 함께, 오차 성분인 오프셋 전압을 출력한다.

차동 증폭기 (3) 는 2 개의 입력 전압의 차를 증폭시키고, 2 개의 출력 전압의 차로서 출력하는 기능을 갖는다. 이 증폭 기능을 식으로 나타내면,

V3-V4 = G×(V1-V2) … (1)

이 된다. 여기에 G 는 증폭률이고, 각 단자 V1 ∼ V4 의 전압을 각각 V1 ∼ V4 로 하였다. 이와 같은 차동 증폭기 (3) 의 기능은, 예를 들어 도 3 에 나타내는 바와 같은 회로 구성으로 실현할 수 있다.

도 2 는 차동 증폭기 (3) 의 일례를 나타내는 회로도이다.

도 2 의 차동 증폭기 (3) 는 차동 증폭기 (31, 32) 와 저항 R11, R12, R13 을 가지며, 이하와 같이 접속되어 구성된다. 차동 증폭기 (3) 의 제 1 입력 단자 V1 이 차동 증폭기 (31) 의 비반전 입력 단자에 접속되고, 제 2 입력 단자 V2 가 차동 증폭기 (32) 의 비반전 입력 단자에 접속되고, 제 1 출력 단자 V3 이 차동 증폭기 (31) 의 출력 단자에 접속되고, 제 2 출력 단자 V4 가 차동 증폭기 (32) 의 출력 단자에 접속된다. 저항 R11, R12, R13 은, 제 1 출력 단자 V3 과 제 2 출력 단자 V4 사이에 직렬로 접속되고, R11 과 R12 의 접속점 V1＇ 는 차동 증폭기 (31) 의 반전 입력 단자에 접속되고, R12 와 R13 의 접속점 V2＇ 는 차동 증폭기 (32) 의 반전 입력 단자에 접속된다.

차동 증폭기 (3) 는 이상과 같이 접속되어 있고, 다음과 같이 동작한다.

차동 증폭기 (31) 는 비반전 증폭기로서 동작하고, 반전 입력 단자에 접속된 접속점 V1＇ 가 비반전 입력 단자에 접속된 V1 과 대략 동등해지도록 동작한다. 또, 차동 증폭기 (32) 는 비반전 증폭기로서 동작하고, 반전 입력 단자에 접속된 접속점 V2＇ 가 비반전 입력 단자에 접속된 V2 와 대략 동등해지도록 동작한다. 또, 저항 R11, R12, R13 에 흐르는 전류는 동등하기 때문에, 다음 식을 얻는다.

(V3-V1)÷R11 = (V1-V2)÷R12 … (2)

(V2-V4)÷R13 = (V1-V2)÷R12 … (3)

식 (2) 와 식 (3) 으로부터 V3 및 V4 를 계산하면 다음과 같이 된다.

V3 = ＋(R11÷R12＋1÷2)×(V1-V2)＋(V1＋V2)÷2 … (4)

V4 = -(R13÷R12＋1÷2)×(V1-V2)＋(V1＋V2)÷2 … (5)

식 (4) 와 식 (5) 의 우변의 저항을 포함하는 괄호의 항을 각각 증폭률 G1, G2 로 하고

G1 = R11÷R12＋1÷2 … (6)

G2 = R13÷R12＋1÷2 … (7)

로 두면, 식 (4) 과 식 (5) 는 다음과 같이 된다.

V3 = ＋G1×(V1-V2)＋(V1＋V2)÷2 … (8)

V4 = -G2×(V1-V2)＋(V1＋V2)÷2 … (9)

식 (8) 과 식 (9) 로부터 V3-V4 를 계산하면 다음과 같이 된다.

V3-V4 = (G1＋G2)×(V1-V2) … (10)

여기서, 증폭률 G 를

G = G1＋G2 … (11)

로 두면, 식 (11) 은

V3-V4 = G×(V1-V2) … (12)

가 되고, 식 (1) 과 동일한 결과를 얻는다. 즉, 도 2 에 나타낸 회로예는, 2 개의 입력 전압의 차를 증폭시키고, 2 개의 출력 전압의 차로서 출력하는 기능을 갖고 있다. 또, 도 2 에 나타낸 회로예는, 이와 같은 계장 (計裝) 앰프 구성으로 함으로써, 입력에 있어서의 동상 노이즈의 영향을 억제하는 것이 가능해진다. 또한, 식 (11) 및 (6), (7) 로부터

G = (R11＋R12＋R13)÷R12 … (13)

이 되기 때문에, 증폭률 G 는 저항 R11, R12, R13 에 따라 임의로 설정이 가능하다.

증폭기 (4) 는, 1 쌍의 입력 전압의 차를 증폭시킨 값과 다른 1 쌍의 입력 전압의 차를 증폭시킨 값의 합을 출력하는 기능을 갖는다. 이 증폭 기능을 개념적으로 나타낸 도면을 도 3 에 나타낸다.

도 3 은 증폭기 (4) 의 기능을 나타내는 개념도이다.

도 3 의 증폭기 (4) 는 차동 증폭기 (41, 42) 와 가산기 (44) 를 가지며, 이하와 같이 접속되어 구성된다. 증폭기 (4) 의 제 1 차동 입력쌍의 제 1 입력 단자 V5 가 차동 증폭기 (41) 의 반전 입력 단자에 접속되고, 제 1 차동 입력쌍의 제 2 입력 단자 V6 이 차동 증폭기 (41) 의 비반전 입력 단자에 접속되고, 제 2 차동 입력쌍의 제 1 입력 단자 V7 이 차동 증폭기 (42) 의 반전 입력 단자에 접속되고, 제 2 차동 입력쌍의 제 2 입력 단자 V8 이 차동 증폭기 (42) 의 비반전 입력 단자에 접속된다. 차동 증폭기 (41) 의 출력과 차동 증폭기 (42) 의 출력은 가산기 (44) 의 입력에 각각 접속되고, 가산기 (44) 의 출력이 증폭기 (4) 의 출력 단자 VO 에 접속된다.

증폭기 (4) 는 이상과 같이 접속되어 있고, 다음과 같이 동작한다.

차동 증폭기 (41) 는 2 개의 입력 단자 V5 와 V6 의 전압의 차를 증폭시켜 가산기 (44) 에 입력하고, 차동 증폭기 (42) 는 2 개의 입력 단자 V7 과 V8 의 전압의 차를 증폭시켜 가산기 (44) 에 입력한다. 가산기 (44) 는 차동 증폭기 (41) 와 차동 증폭기 (42) 의 출력의 합을 출력한다. 이 증폭 기능을 식으로 나타내면,

VO = A1×(V6-V5)＋A2×(V8-V7) … (14)

가 된다. 여기에 A1 및 A2 는 각각 차동 증폭기 (41 및 42) 의 증폭률이다. 또, 각 단자 V5 ∼ V8 및 VO 의 전압을 각각 V5 ∼ V8 및 VO 로 하였다.

도 1 의 자기 센서 장치에서는, 도 3 에 나타낸 증폭기 (4) 의 제 1 차동 입력쌍의 제 1 입력 단자 V5 와 출력 단자 VO 는 스위치 S1 의 양단에 접속되어 있다.

스위치 S1 이 온으로 되어 있는 상태에서는 VO 와 V5 는 대략 동등한 전압이 되기 때문에, VO 는 식 (15) 로부터 다음과 같이 나타내어진다.

VO = A1÷(1＋A1)×V6＋A2÷(1＋A1)×(V8-V7) … (15)

설명의 편의상, 증폭률 A1 및 A2 는 충분히 크다고 하면, 다음 식을 얻는다.

VO = V6＋(A2÷A1)×(V8-V7) … (16)

즉 증폭기 (4) 는, 스위치 S1 이 온으로 되어 있는 상태에서는 출력 단자 VO 와 제 1 차동 입력쌍의 제 1 입력 단자 V5 를 개재한 차동 증폭기 (41) 의 반전 입력 단자가 전기적으로 접속되어 있고, 피드백 루프가 형성되어 출력 전압 VO 는 입력 전압 V6 에 추종할 뿐만 아니라, 입력 V8 과 V7 의 전압의 차분을 증폭률 A1 과 A2 의 비로 증폭시킨 전압과의 합도 출력하는, 일종의 볼티지 폴로어와 같은 동작을 한다.

한편, 스위치 S1 이 오프로 되어 있는 상태에서는 증폭기 (4) 에 피드백 루프가 형성되지 않기 때문에, VO 는 비교기 (콤퍼레이터) 로서 동작한다. 식 (14) 로부터

VO = A1×{(V6-V5)＋(A2÷A1)×(V8-V7)} … (17)

이기 때문에, 즉 증폭기 (4) 는 스위치 S1 이 오프로 되어 있는 상태에서는 V6 과 V5 의 차분의 전압과, V8 과 V7 의 차분을 증폭률 A1 과 A2 의 비로 증폭시킨 전압과의 합의 전압을 충분히 큰 증폭률 A1 로 증폭시켜, 하이 레벨 신호 (일반적으로 정 (正) 의 전원 전압 레벨) 또는 로우 레벨 신호 (일반적으로 부 (負) 의 전원 전압 레벨, 또는 GND 레벨) 를 출력 단자 VO 에 출력하는 비교 동작을 실시한다.

도 4 에 스위치 제어 신호의 타이밍 차트를 나타낸다.

검출 동작의 일주기 T 는, 제 1 페이즈 φ1 과 제 2 페이즈 φ2 로 이루어진다. 스위치 S1 은, 도 4 의 스위치 제어 신호에 의해 제어되고, 제 1 페이즈 φ1 에서 온으로 되고, 제 2 페이즈 φ2 에서 오프로 되는 것으로 한다. 또, 스위치 전환 회로 (2) 및 홀 소자 (1) 도 도 4 의 스위치 제어 신호에 의해 제어되고, 제 1 페이즈 φ1 에서 제 1 검출 상태 T1, 제 2 페이즈 φ2 에서 제 2 검출 상태 T2 가 되는 것으로 한다. 각 페이즈에서의 도 1 의 자기 센서 장치의 동작의 개략을 설명하면, 제 1 페이즈 φ1 은, 홀 소자 (1) 의 소자 신호 전압과 소자 오프셋 전압 및 차동 증폭기 (3) 와 증폭기 (4) 의 오프셋 전압을 용량 C1 에 기억하는 페이즈이며, 제 2 페이즈 φ2 는, 제 1 페이즈 φ1 의 오프셋 성분을 상쇄시키면서, 소자 신호 전압이 나타내는 자계 강도에 따라 정해지는 전압과 검출 전압의 비교를 실시하는 페이즈이다. 이하에 상세하게 설명한다.

제 1 페이즈 φ1 에서는, 홀 소자 (1) 는 제 1 검출 상태 T1 이 되고, 스위치 S1 은 온으로 된다. 스위치 S1 이 온으로 됨으로써, 증폭기 (4) 는 전술한 바와 같이 일종의 볼티지 플로어와 같이 동작한다. 이것을 식으로 나타내면, 식 (16) 으로부터 다음과 같이 된다.

V5φ1 = VOφ1 = V6φ1＋(A2÷A1)×(V8φ1-V7φ1) … (18)

각 전압의 말미의 φ1 은, 제 1 페이즈 φ1 의 전압인 것을 나타낸다. 이 이후에는 다른 전압, 또 제 2 페이즈 φ2 에 대해서도 동일하게 표기한다.

또, 용량 C1 에는 전압 V3 과 전압 V5 의 차분 ΔVC1φ1 이 충전된다.

ΔVC1φ1 = V3φ1-V5φ1 … (19)

상기 식에 식 (18) 을 대입하면, 다음 식을 얻는다.

ΔVC1φ1 = V3φ1-V6φ1-(A2÷A1)×(V8φ1-V7φ1) … (20)

여기서, V6 = V4 가 되도록 접속되고, 또 증폭기 (4) 의 제 2 차동 입력쌍의 제 1 입력 단자 V7 에는 기준 전압 설정 회로 Vref1 의 정극이 접속되고, 제 2 차동 입력쌍의 제 2 입력 단자 V8 에는 기준 전압 설정 회로 Vref2 의 정극이 접속되어 있기 때문에, 각 기준 전압 설정 회로의 정극의 전압을 각각 Vref1, Vref2 로 하면, 식 (20) 은 다음 식으로 나타내어진다.

ΔVC1φ1 = (V3φ1-V4φ1)-(A2÷A1)×(Vref2φ1-Vref1φ1) … (21)

또, 식 (12) 로부터

V3φ1-V4φ1 = G×(V1φ1-V2φ1) … (22)

이기 때문에, 이것을 식 (21) 에 대입하면 다음과 같이 된다.

ΔVC1φ1 = G×(V1φ1-V2φ1)-(A2÷A1)×(Vref2φ1-Vref1φ1) … (23)

즉, 용량 C1 에는, V1 과 V2 의 차분을 증폭률 G 로 증폭시킨 전압과, Vref2 와 Vref1 의 차분을 증폭률 A1 과 A2 의 비로 증폭시킨 전압의 차의 전압이 충전된다.

한편, 제 2 페이즈 φ2 에서는, 홀 소자 (1) 는 제 2 검출 상태 T2 가 되고, 스위치 S1 은 오프로 된다. 용량 C1 에는 ΔVC1φ1 이 충전되어 있기 때문에, 전압 V5 는 다음 식으로 나타내어진다.

V5φ2 = V3φ2-ΔVC1φ1 … (24)

증폭기 (4) 의 출력은, 식 (17) 로부터 다음 식과 같이 된다.

VOφ2 = A1×{(V6φ2-V5φ2)＋(A2÷A1)×(V8φ2-V7φ2)} … (25)

전술한 바와 같이, V6 = V4 가 되도록 접속되고, 또 증폭기 (4) 의 제 2 차동 입력쌍의 제 1 입력 단자 V7 에는 기준 전압 설정 회로 Vref1 의 정극이 접속되고, 제 2 차동 입력쌍의 제 2 입력 단자 V8 에는 기준 전압 설정 회로 Vref2 의 정극이 접속되어 있기 때문에, 식 (25) 는

VOφ2 = A1×{(V4φ2-V5φ2)＋(A2÷A1)×(Vref2φ2-Vref1φ2)} … (26)

이 된다. 이것에 식 (24) 를 대입하면, 다음과 같이 된다.

VOφ2 = A1×{(V4φ2-V3φ2)＋(A2÷A1)×(Vref2φ2-Vref1φ2)}＋A1×ΔVC1φ1 … (27)

식 (23) 에 나타낸 용량 C1 에 충전되어 있는 전압 ΔVC1φ1 을 상기 식에 대입하여 정리하면 다음 식을 얻는다.

VOφ2 = A1×{(V4φ2-V3φ2)＋(A2÷A1)×(Vref2φ2-Vref1φ2)}＋A1×{(V3φ1-V4φ1)-(A2÷A1)×(Vref2φ1-Vref1φ1)}

= A1×[{-(V3φ2-V4φ2)＋(V3φ1-V4φ1)}＋(A2÷A1)×{(Vref2φ2-Vref1φ2)-(Vref2φ1-Vref1φ1)}] … (28)

식 (28) 을 알기 쉽게 하기 위해서, 차동 증폭기 (3) 를 경유하여 증폭기 (4) 에 공급되는 전압 성분을 ΔVsig, 기준 전압 설정 회로로부터 증폭기 (4) 에 공급되는 전압 성분을 ΔVref 로 두면, 식 (28) 은 다음과 같이 나타낼 수 있다.

VOφ2 = A1×[ΔVsig＋(A2÷A1)×ΔVref] … (29)

여기에, ΔVsig = -(V3φ2-V4φ2)＋(V3φ1-V4φ1) … (30)

ΔVref = (Vref2φ2-Vref1φ2)-(Vref2φ1-Vref1φ1) … (31)

이다. 즉, 차동 증폭기 (3) 로부터 공급되는 전압 성분 ΔVsig 와, 기준 전압 설정 회로 (5) 로부터 공급되는 전압 성분 ΔVref 를 증폭률 A1 과 A2 의 비로 증폭시킨 전압을 비교한 결과가, 최종적으로 증폭기 (4) 의 출력 단자 VO 로부터 하이 레벨 신호 또는 로우 레벨 신호로서 출력되게 된다.

또, 식 (12) 로부터

V3φ2-V4φ2 = G×(V1φ2-V2φ2) … (32)

이기 때문에, 상기 식 (32) 와 식 (22) 을 식 (30) 에 대입하면,

ΔVsig = G×{(V1φ2-V2φ2)-(V1φ1-V2φ1)} … (33)

을 얻는다.

다음으로, 홀 소자 (1) 의 출력 단자쌍에 있어서의 차동 출력 전압을 Vh, 동상 전압을 Vcm 으로 하여 유효 신호 성분의 전달에 대하여 설명한다. 차동 출력 전압 Vh 는, 자계 강도에 따른 신호 전압이다.

제 1 페이즈 φ1 에서는, 홀 소자 (1) 는 검출 상태 T1 이고, 단자 V1 및 V2 의 전압은 이하가 된다.

V1φ1 = Vcmφ1＋Vhφ1÷2 … (34)

V2φ1 = Vcmφ1-Vhφ1÷2 … (35)

상기 식과 식 (23) 으로부터

ΔVC1φ1 = G×Vhφ1-(A2÷A1)×(Vref2φ1-Vref1φ1) … (36)

제 2 페이즈 φ2 에서는, 홀 소자 (1) 는 검출 상태 T2 이고, 단자 V1 및 V2 의 전압은 이하가 된다.

V1φ2 = Vcmφ2-Vhφ2÷2 … (37)

V2φ2 = Vcmφ2＋Vhφ2÷2 … (38)

식 (34), (35), (37), (38) 을 식 (33) 에 대입하면,

ΔVsig = -G×(Vhφ2＋Vhφ1) … (39)

가 된다. 또, ΔVref 는 식 (31) 과 동일한 결과가 된다. 따라서, 차동 증폭기 (3) 를 경유하여 증폭기 (4) 에 공급되는 전압 성분 ΔVsig 는 신호 강도에 따른 신호 전압을 증폭시킨 신호 성분으로, 제 2 페이즈에서 증폭기 (4) 에 있어서 신호 성분 ΔVsig 와 기준 전압 설정 회로에 의해 정해지는 기준 전압 성분 ΔVref 가 식 (29) 에 기초한 식에 의해 비교되고, 그 결과가 단자 VO 에 출력된다.

다음으로, 홀 소자 (1) 의 소자 오프셋 전압을 Voh 로 하여 동일한 계산을 실시하고, 소자 오프셋 성분의 전달에 대하여 설명한다. 상기 서술한 유효 신호 성분의 계산에서는 홀 소자 (1) 의 출력 전압 성분이 제 1 검출 상태 T1 과 제 2 검출 상태 T2 에서 역상으로 되어 있기 때문에, 소자 오프셋 성분은 동상이 된다.

제 1 페이즈 φ1 에서는, 홀 소자 (1) 는 검출 상태 T1 이고, 단자 V1 및 V2 의 전압은 이하가 된다.

V1φ1 = Vcmφ1＋Vohφ1÷2 … (40)

V2φ1 = Vcmφ1-Vohφ1÷2 … (41)

상기 식과 식 (23) 으로부터

ΔVC1φ1 = G×Vohφ1-(A2÷A1)×(Vref2φ1-Vref1φ1) … (42)

제 2 페이즈 φ2 에서는, 홀 소자 (1) 는 검출 상태 T2 이고, 단자 V1 및 V2 의 전압은 이하가 된다.

V1φ2 = Vcmφ2＋Vhφ2÷2 … (43)

V2φ2 = Vcmφ2-Vhφ2÷2 … (44)

식 (40), (41), (43), (44) 를 식 (33) 에 대입하면,

ΔVsig = G×(Vohφ2-Vohφ1) … (45)

일반적으로 홀 소자 (1) 의 소자 오프셋 전압 Voh 는 제 1 검출 상태와 제 2 검출 상태에 있어서 대략 동등하기 때문에, Vohφ2-Vohφ1 은 거의 제로의 값이 되고, 제 2 페이즈의 증폭기 (4) 에 있어서의 비교 동작시에 소자 오프셋 성분은 제거되어, 비교 결과적으로 출력에 나타나는 소자 오프셋 전압의 영향이 억제된다.

다음으로, 차동 증폭기 (3) 의 입력 오프셋 전압을 제 1 입력 단자 V1 에 있어서 Voa1, 제 2 입력 단자 V2 에 있어서 Voa2, 증폭기 (4) 의 각 차동 입력쌍의 입력 오프셋 전압을 제 1 차동 입력쌍의 제 2 입력 단자 V6 에 있어서 Voa3, 제 2 차동 입력쌍의 제 2 입력 단자 V8 에 있어서 Voa4 로 하여 증폭기의 오프셋 성분의 전달에 대하여 설명한다.

제 1 페이즈 φ1 에서는, 단자 V1 및 V2 의 전압은 이하가 된다.

V1φ1 = Vcmφ1 … (46)

V2φ1 = Vcmφ1 … (47)

식 (22) 와 상기 식으로부터

V3φ1-V4φ1 = G×(V1φ1＋Voa1φ1)-(V2φ1＋Voa2φ1) = G×(Voa1φ1-Voa2φ1) … (48)

또, 식 (18) 로부터

V5φ1 = V6φ1＋Voa3φ1＋(A2÷A1)×(V8φ1＋Voa4φ1-V7φ1) … (49)

전술한 바와 같이, V6 = V4, V7 = Vref1, V8 = Vref2 이기 때문에, 식 (49) 는 다음과 같이 나타낼 수 있다.

V5φ1 = V4φ1＋Voa3φ1＋(A2÷A1)×(Vref2φ1-Vref1φ1＋Voa4φ1) … (50)

상기 식 (50) 을 식 (19) 에 대입하면,

ΔVC1φ1 = (V3φ1-V4φ1)-Voa3φ1-(A2÷A1)×(Vref2φ1-Vref1φ1＋Voa4φ1) … (51)

이 된다.

제 2 페이즈 φ2 에서는, 단자 V1 및 V2 의 전압은 이하가 된다.

V1φ2 = Vcmφ2 … (52)

V2φ2 = Vcmφ2 … (53)

식 (33) 과 상기 식으로부터

V3φ2-V4φ2 = G×(V1φ2＋Voa1φ2)-(V2φ2＋Voa2φ2) = G×(Voa1φ2-Voa2φ2) … (54)

또, 식 (25) 로부터

VOφ2 = A1×{(V6φ2＋Voa3φ2-V5φ2)＋(A2÷A1)×(V8φ2＋Voa4φ2-V7φ2)} … (55)

전술한 바와 같이, V6 = V4, V7 = Vref1, V8 = Vref2 이기 때문에, 식 (55) 는 다음과 같이 나타낼 수 있다.

VOφ2 = A1×{(V4φ2-V5φ2＋Voa3φ2)＋(A2÷A1)×(Vref2φ2-Vref1φ2＋Voa4φ2)} … (56)

식 (24) 로부터, V5φ2 = V3φ2-ΔVC1φ1 이기 때문에, 상기 식 (56) 은 다음과 같이 나타낼 수 있다.

VOφ2 = A1×{(V4φ2-V3φ2＋ΔVC1φ1＋Voa3φ2)＋(A2÷A1)×(Vref2φ2-Vref1φ2＋Voa4φ2)} … (57)

상기 식 (57) 중의 ΔVC1φ1 은, 제 1 페이즈 φ1 에 있어서 용량 C1 에 충전된 전압으로, 식 (51) 로 나타내어지고 있기 때문에, 이것을 식 (57) 에 대입하면,

VOφ2 = A1×[{-(V3φ2-V4φ2)＋(V3φ1-V4φ1)＋(Voa3φ2-Voa3φ1)}＋(A2÷A1)×{(Vref2φ2-Vref1φ2)-(Vref2φ1-Vref1φ1)＋(Voa4φ2-Voa4φ1)}] … (58)

상기 식 (58) 에 식 (48) (54) 를 대입하면,

VOφ2 = A1×[G×{-(Voa1φ2-Voa1φ1)＋G×(Voa2φ2-Voa2φ1)＋(Voa3φ2-Voa3φ1)}＋(A2÷A1)×{(Vref2φ2-Vref1φ2)-(Vref2φ1-Vref1φ1)＋(Voa4φ2-Voa4φ1)}] … (59)

상기 식을 식 (29) 와 대비하기 위해서, 차동 증폭기 (3) 를 경유하여 증폭기 (4) 에 공급되는 전압 성분 ΔVsig 와, 기준 전압 설정 회로 (5) 로부터 증폭기 (4) 에 공급되는 전압 성분 ΔVref 를 도입하면, 식 (59) 는

VOφ2 = A1×[G×ΔVsig＋(A2÷A1)×ΔVref] … (60)

이 되고, 식 (29) 와 동일한 식이 된다. 여기에

ΔVsig = {-(Voa1φ2-Voa1φ1)＋G×(Voa2φ2-Voa2φ1)＋(Voa3φ2-Voa3φ1)} … (61)

ΔVref = (Vref2φ2-Vref1φ2)-(Vref2φ1-Vref1φ1)＋(Voa4φ2-Voa4φ1) … (62)

이다.

엄밀하게는 차동 증폭기 (3) 및 증폭기 (4) 의 오프셋 전압 Voa1 ∼ 4 는 시간 경과적 변화나 온도 변화 (온도 드리프트) 를 나타내는데, 제 1 페이즈 φ1 및 제 2 페이즈 φ2 의 시간이 이들 시간 경과적 변화나 온도 변화에 대하여 충분히 짧은 시간이면, 오프셋 전압의 값은 제 1 페이즈 φ1 과 제 2 페이즈 φ2 에서 대략 동등한 값으로 간주할 수 있다. 따라서, 식 (59) 에 있어서, Voa1φ2-Voa1φ1, Voa2φ2-Voa2φ1, Voa3φ2-Voa3φ1, Voa4φ2-Voa4φ1 은 거의 제로의 값이 되고, 제 2 페이즈의 증폭기 (4) 에 있어서의 비교 동작시에 차동 증폭기 (3) 및 증폭기 (4) 의 오프셋 성분은 제거된다.

이상을 정리하면, 전술한 식 (39), (45), (59) 로 나타내는 바와 같이, 본 발명의 자기 센서 장치에서는 홀 소자 (1), 차동 증폭기 (3), 증폭기 (4) 에 있어서 발생하는 모든 오프셋 성분을 제거하고, 홀 소자의 신호 성분과 기준 전압을 비교할 수 있어, 고정밀도의 자계 강도의 검출이 실현된다. 또, 이상적인 홀 소자에 있어서는 제 1 검출 상태와 제 2 검출 상태의 동상 전압 Vcmφ1, Vcmφ2 는 동등하지만, 실제의 홀 소자에 있어서는 반드시 동등한 값은 아니고, 이것도 고정밀도의 자계 강도의 검출에 오차를 일으키게 하는 요인이 되고 있다. 본 발명의 자기 센서 장치에 있어서는, 식 (59) 로 나타내는 바와 같이, 비교 결과의 식 중에 이들 항은 포함되어 있지 않아, 홀 소자의 동상 전압의 비이상 성분 성분을 제거한 고정밀도의 자계 강도의 검출이 실현된다.

또, 홀 소자의 신호 성분과 비교되는 기준 전압 성분 ΔVref 는, 식 (31) 에 나타내는 바와 같이, 기준 전압 설정 회로 Vref1 과 기준 전압 설정 회로 Vref2 의 제 1 페이즈 φ1 에 있어서의 값과, 제 2 페이즈 φ2 에 있어서의 각각의 값에 따라 임의로 설정하는 것이 가능하다. 즉, 본 발명의 자기 센서 장치에서는 임의로 기준 전압을 설정함으로써, 검출하는 자계 강도를 임의로 설정할 수 있다.

또, 일반적으로 홀 소자의 감도는 온도 의존을 가지므로, 홀 소자 (1) 가 출력하는 자계 강도에 따른 신호 전압도 온도 의존을 갖는다. 이것을 보정하기 위해서, 예를 들어 기준 전압 설정 회로 Vref1 과 기준 전압 설정 회로 Vref2 에 온도 의존을 갖게 함으로써, 검출하는 자계 강도의 온도 의존을 억제할 수 있다.

여기서, 도 1 의 자기 센서 장치를 구성하는 요소인 검출 전압 설정 회로 (5) 의 회로 구성의 일례에 대하여 나타낸다.

도 5 는, 검출 전압 설정 회로 (5) 의 일례이다.

도 5 의 검출 전압 설정 회로 (5) 는, 저항 R51, R52, R53 과, 스위치 S51, S51x, S52, S52x 를 가지며, 이하와 같이 접속되어 구성된다. 저항 R51, R52, R53 은, 정의 전원 전압 단자 (이하 전원 전압 단자) VDD 와 부의 전원 전압 단자 (이하, 그라운드 단자) VSS 사이에 직렬로 접속된다. R51 과 R52 의 접속점을 Vn1, R52 와 R53 의 접속점을 Vn2 로 한다. 스위치 S51, S51x, S52, S52x 는 2 개의 단자를 가지며, 스위치 제어 신호 (도시되지 않음) 에 의해 온 또는 오프가 제어된다. 스위치 S51 의 일방의 단자는 접속점 Vn1 에 접속되고, 다른 일방의 단자는 기준 전압 설정 회로 Vref1 의 정극에 접속된다. 스위치 S51x 의 일방의 단자는 접속점 Vn2 에 접속되고, 다른 일방의 단자는 기준 전압 설정 회로 Vref1 의 정극에 접속된다. 스위치 S52 의 일방의 단자는 접속점 Vn1 에 접속되고, 다른 일방의 단자는 기준 전압 설정 회로 Vref2 의 정극에 접속된다. 스위치 S52x 의 일방의 단자는 접속점 Vn2 에 접속되고, 다른 일방의 단자는 기준 전압 설정 회로 Vref2 의 정극에 접속된다. 이하의 설명에서는, 전원 전압 단자 VDD 및 그라운드 단자 VSS 의 전압을 각각 VDD, VSS, 접속점 Vn1, Vn2 의 전압을 각각 Vn1, Vn2, 기준 전압 설정 회로 Vref1 의 정극, Vref2 의 정극의 전압을 각각 기준 전압 Vref1, Vref2 로 하여 설명한다.

검출 전압 설정 회로 (5) 는 이상과 같이 접속되어 있고, 다음과 같이 동작한다.

접속점 Vn1 과 Vn2 의 전압은, VDD 및 VSS 를 저항 R51, R52, R53 으로 분압한 전압이기 때문에

Vn1 = R51÷(R51＋R52＋R53)×(VDD-VSS) … (63)

Vn2 = (R51＋R52)÷(R51＋R52＋R53)×(VDD-VSS) … (64)

가 된다. 전압 Vn1 및 Vn2 는, 저항 R51, R52, R53 에 따라 임의로 설정이 가능하다.

스위치 S51 과 S51x 는 어느 일방이 온으로 되고, 다른 일방이 오프로 되도록 제어된다. 따라서, Vref1 에는 Vn1 또는 Vn2 중 어느 전압이 출력된다. 또, 스위치 S52 와 S52x 에 대해서도 동일하게, 어느 일방이 온으로 되고, 다른 일방이 오프로 되도록 제어된다. 따라서, Vref2 에는 Vn1 또는 Vn2 중 어느 전압이 출력된다.

여기서, 도 5 에 나타내는 검출 전압 설정 회로 (5) 의 각 스위치는 도 6 에 나타내는 타이밍 차트의 스위치 제어 신호에 의해 제어되는 것으로 한다.

도 6 에 스위치 제어 신호의 타이밍 차트를 나타낸다.

스위치 S1 은, 전술한 바와 같이 스위치 제어 신호에 의해 제어되고, 제 1 페이즈 φ1 에서 온으로 되고, 제 2 페이즈 φ2 에서 오프로 된다. 또, 스위치 S51 과 S51x 는 스위치 제어 신호에 의해 제어되고, 스위치 S51 은 φ1 에서도 φ2 에서도 온으로 되고, 스위치 S51x 는 φ1 에서도 φ2 에서도 오프로 된다. 또, 스위치 S52 와 S52x 는 스위치 제어 신호에 의해 제어되고, 스위치 S52 는 φ1 에서 온으로 되고, φ2 에서 오프로 된다. 스위치 S51x 는 φ1 에서 오프로 되고, φ2 에서 오프로 된다. 여기서, 스위치 S1 이 오프로 될 때에는, 제 1 페이즈 φ1 에서 용량 C1 에 충전한 전압에 오차가 생기지 않도록 하기 위해서, 스위치 S1 이 오프로 되는 타이밍보다 스위치 S52 및 S52x 가 전환되는 타이밍을 늦출 필요가 있다. 이것을 명시하기 위해서, 도 6 의 타이밍 차트에서는 과장하여 도시하고 있다. 또한, 도 6 의 타이밍 차트에서는 스위치 S1 이 온으로 될 때에도, 스위치 S52 및 S52x 가 전환되는 타이밍을 늦추는 타이밍으로 하고 있거나, 스위치 S1 이 온으로 될 때에는, 스위치 S1 이 온으로 되는 타이밍과 스위치 S52 및 S52x 가 전환되는 타이밍이 동일해도 되고, 또 반대로 S52 및 S52x 가 전환되는 타이밍이 빨라도 된다.

이상과 같이 스위치가 제어되므로, 각 페이즈에 있어서의 기준 전압 Vref1, Vref2 는 다음과 같이 된다.

Vref1φ1 = Vn1

Vref1φ2 = Vn1

Vref2φ1 = Vn1

Vref2φ2 = Vn2

상기 식 및 식 (31) 로부터

ΔVref = (Vn2-Vn1) … (65)

가 된다. 따라서, 홀 소자로부터의 신호 성분과 증폭기 (4) 에 의해 비교되는 전압 ΔVref 는 임의로 설정이 가능한 전압 Vn1, Vn2 의 차분으로 부여된다. 전술한 바와 같이, 본 발명의 자기 센서 장치에서는 임의로 기준 전압을 설정하는 것이 가능하고, 즉 검출하는 자계 강도를 임의로 설정할 수 있다.

다음으로, 도 5 에 나타내는 검출 전압 설정 회로 (5) 의 각 스위치는 도 7 에 나타내는 타이밍 차트의 스위치 제어 신호에 의해 제어되는 것으로 한다.

도 7 에 스위치 제어 신호의 타이밍 차트의 일례를 나타낸다. 도 6 에 나타내는 타이밍 차트와의 차이는, 스위치 S51 이 φ1 에서 오프, φ2 에서 온으로 되고, 스위치 S51x 가 φ1 에서 온, φ2 에서 오프로 되는 점이다. 이와 같이 스위치가 제어되면, 각 페이즈에 있어서의 기준 전압 Vref1, Vref2 는 다음과 같이 된다.

Vref1φ1 = Vn2

Vref1φ2 = Vn1

Vref2φ1 = Vn1

Vref2φ2 = Vn2

상기 식 및 식 (31) 로부터

ΔVref = 2×(Vn2-Vn1) … (66)

이 된다. 따라서, 도 6 의 타이밍 차트에서 얻어진 ΔVref 의 전압의 2 배의 전압이 얻어진다. 즉, 저항 R51, R52, R53 의 값이 일의적으로 정해지고, 접속점 Vn1 및 Vn2 의 전압이 일의적으로 정해진 상태에 있어서, 스위치 S51, S51x, S52, S52x 의 온과 오프의 제어를 전환함으로써, 검출하는 자계 강도를 전환하는 것이 가능하다.

또한, 도 5 에 나타내는 검출 전압 설정 회로 (5) 의 각 스위치는, 도 8 에 나타내는 타이밍 차트의 스위치 제어 신호에 의해 제어되는 것으로 한다.

도 8 에 스위치 제어 신호의 타이밍 차트의 일례를 나타낸다. 도 6 에 나타내는 타이밍 차트와의 차이는, 스위치 S51 이 φ2 에서 오프로 되는 점, 스위치 S51x 가 φ2 에서 온으로 되는 점, 스위치 S52 가 φ1 에서도 φ2 에서도 온으로 되는 점, 스위치 S52x 가 φ1 에서도 φ2 에서도 오프로 되는 점이다.

이와 같이 스위치가 제어되면, 각 페이즈에 있어서의 기준 전압 Vref1, Vref2 는 다음과 같이 된다.

Vref1φ1 = Vn1

Vref1φ2 = Vn2

Vref2φ1 = Vn1

Vref2φ2 = Vn1

상기 식 및 식 (31) 로부터

ΔVref = -(Vn2-Vn1) … (67)

이 된다. 따라서, 도 6 의 타이밍 차트에서 얻어진 ΔVref 의 전압과 정부가 반대인 전압이 얻어진다. 여기서, 홀 소자의 특성으로부터, 홀 소자 (1) 의 출력 단자쌍에 출력되는 차동 출력 전압 Vh 의 부호는, S 극과 N 극에서 역전된다. 즉, 증폭기 (4) 에 입력되는 신호 성분은, S 극과 N 극을 검지하는 경우에 부호가 역전된다. 따라서, 검출 전압 설정 회로 (5) 에서 설정하는 검출 전압에 대해서도 부호가 반대인 검출 전압이 필요하다. 도 8 의 타이밍 차트의 경우에는 도 6 의 타이밍 차트의 경우와 부호가 반대인 ΔVref 가 얻어져, 상기 요건을 만족시키고 있다. 즉, 제 1 페이즈 φ1 과 제 2 페이즈 φ2 에서 온 및 오프로 되는 스위치를 전환하여, ΔVref 의 부호를 역전시킴으로써, S 극과 N 극을 분별하여 검출하는 것이 가능하다.

또, 검출 전압 설정 회로 (5) 의 일례로서 도 9 를 나타낸다.

도 9 는 검출 전압 설정 회로 (5) 의 일례이다. 도 5 와의 차이는, 저항 R54, 스위치 S51x＇, S52x＇ 를 추가한 점이고, 추가 요소는 이하와 같이 접속되어 구성된다. 저항 R54 는, 도 5 의 전원 전압 단자 VDD 와 저항 R53 사이에 직렬로 접속된다. R53 과 R54 의 접속점을 Vn2＇ 로 한다. 스위치 S51x＇, S52x＇ 는 2 개의 단자를 가지며, 스위치 제어 신호 (도시되지 않음) 에 의해 온 또는 오프가 제어된다. 스위치 S51x＇ 의 일방의 단자는 접속점 Vn2＇ 에 접속되고, 다른 일방의 단자는 기준 전압 설정 회로 Vref1 의 정극에 접속된다. 스위치 S52x＇ 의 일방의 단자는 접속점 Vn2＇ 에 접속되고, 다른 일방의 단자는 기준 전압 설정 회로 Vref2 의 정극에 접속된다. 추가된 요소 이외의 접속은 도 5 와 동일하다.

검출 전압 설정 회로 (5) 는 이상과 같이 접속되어 있고, 다음과 같이 동작한다.

접속점 Vn1 과 Vn2 와 Vn2＇ 의 전압은, VDD 및 VSS 를 저항 R51, R52, R53, R54 로 분압한 전압이기 때문에

Vn1 = R51÷(R51＋R52＋R53＋R54)×(VDD-VSS) … (68)

Vn2 = (R51＋R52)÷(R51＋R52＋R53＋R54)×(VDD-VSS) … (69)

Vn2 = (R51＋R52＋R53)÷(R51＋R52＋R53＋R54)×(VDD-VSS) … (70)

이 된다. 전압 Vn1 및 Vn2, Vn2＇ 는, 저항 R51, R52, R53, R54 에 따라 임의로 설정이 가능하다.

스위치 S51, S51x, S51x＇ 는, 스위치 S51 이 온으로 되어 있을 때는 S51x 와 S51x＇ 의 양방 모두 오프로 되고, 스위치 S51 이 오프로 되어 있을 때는 S51x 나 S51x＇ 중 어느 일방이 온으로 되고, 다른 편방은 오프로 되도록 제어된다. 스위치 S52, S52x, S52x＇ 도 동일하게, 스위치 S52 가 온으로 되어 있을 때는 S52x 와 S52x＇ 의 양방 모두 오프로 되고, 스위치 S52 가 오프로 되어 있을 때는 S52x 나 S52x＇ 중 어느 일방이 온으로 되고, 다른 편방은 오프로 되도록 제어된다. 스위치 S51x＇, S52x＇ 는 검출 전압에 히스테리시스를 형성하기 위해 구비하고, 스위치 S51x＇ 또는 S52x＇ 에 의해 설정된 검출 전압에 의해 자계 강도가 검출되었을 경우, 다음의 검출 주기 T 에서 온으로 되는 스위치가 S51x＇ 로부터 S51x, 또는 S52x＇ 로부터 S52x 로 변경된다. 동일하게 자계 강도의 검출이 해제되었을 경우, 다음의 검출 주기 T 에서 온으로 되는 스위치가 S51x 로부터 S51x＇, 또는 S52x 로부터 S52x＇ 로 변경된다. 이로써, 자계 강도의 검출 및 해제시에 있어서의 채터링을 억제할 수 있다.

이상을 정리하면, 전술한 도 5 ∼ 도 9 의 설명에서 나타내는 바와 같이, 본 발명의 자기 센서 장치에서는, 검출 전압 설정 회로 (5) 로부터 증폭기 (4) 에 공급되는 전압 성분 ΔVref 의 크기와 부호에 따라 검출하는 자계 강도를 임의로 설정하는 것을 실현할 수 있고, 용이하게 S 극과 N 극을 판별하는 것을 실현할 수 있고, 용이하게 검출과 해제의 히스테리시스를 설정하는 것을 실현할 수 있다. 이와 같은 본 회로 구성의 다기능성은, 도 5 및 도 9 에 나타낸 검출 전압 설정 회로 (5) 의 회로 구성에 의한 것뿐만 아니라, 식 (31) 로 나타내는 바와 같이, 기준 전압 성분 ΔVref 를 기준 전압 설정 회로 Vref1 및 기준 전압 설정 회로 Vref2 의 제 1 페이즈 φ1 과 제 2 페이즈 φ2 에 있어서의 전압에 의해 설정이 가능하게 되어 있는 회로 구성에 의한 것이다.

여기서, 도 1 의 자기 센서 장치를 구성하는 요소인 증폭기 (4) 의 회로 구성의 일례에 대하여 나타내 둔다. 도 3 의 개념도로 나타낸 증폭기 (4) 의 기능은, 더욱 구체적으로는 예를 들어 도 10 에 나타내는 바와 같은 회로 구성으로 실현할 수 있다.

도 10 은 증폭기 (4) 의 회로 구성의 일례이다.

증폭기 (4) 는, 정전류 회로 (I1) 와 NMOS 트랜지스터 M43, M44A, M44B, M45A, M46A, M45B, M46B 와 PMOS 트랜지스터 M41, M42 를 가지며, 다음과 같이 접속되어 구성된다. 정전류 회로 (I1) 의 일방은 전원 전압 단자 VDD 에 접속되고, 다른 일방은 NMOS 트랜지스터 M43 의 드레인 및 게이트에 접속된다. 이 접속점을 VBN 으로 한다. VBN 은 NMOS 트랜지스터 M44a 의 게이트와 NMOS 트랜지스터 M44b 의 게이트에 접속된다. NMOS 트랜지스터 M43, M44A, M44B 의 소스는 그라운드 단자 VSS 에 접속된다. NMOS 트랜지스터 M45A 와 M46A 의 소스는 M44A 의 드레인에 접속되고, NMOS 트랜지스터 M45B 와 M46B 의 소스는 M44B 의 드레인에 접속된다. NMOS 트랜지스터 M45A 와 M45B 의 드레인은 PMOS 트랜지스터 M41 의 드레인에 접속된다. 이 접속점을 VA 로 한다. NMOS 트랜지스터 M46A 와 M46B 의 드레인은 PMOS 트랜지스터 M42 의 드레인에 접속된다. 이 접속점은 증폭기 (4) 의 출력 단자 VO 에 접속된다. PMOS 트랜지스터 M41 과 M42 의 게이트는 접속점 VA 에 접속되고, 소스는 전원 전압 단자 VDD 에 접속된다. NMOS 트랜지스터 M45A, M46A 의 게이트는, 각각 제 1 차동 입력쌍의 제 2 입력 단자 V6, 제 1 입력 단자 V5 에 접속되고, NMOS 트랜지스터 M45B, M46B 의 게이트는, 각각 제 2 차동 입력쌍의 제 2 입력 단자 V8, 제 1 입력 단자 V7 에 접속된다.

증폭기 (4) 는 이상과 같이 접속되어 있고, 다음과 같이 동작한다.

정전류 회로 (I1) 는 정전류를 발생시켜 NMOS 트랜지스터 M43 에 공급한다. NMOS 트랜지스터 M43, M44A, M44B 는 커런트 미러 회로를 구성하고 있고, NMOS 트랜지스터 M44A, M44B 의 드레인­소스 사이에는 M43 의 드레인­소스 사이에 흐르는 전류에 기초한 전류가 흐른다. NMOS 트랜지스터 M44A, M45A, M46A, PMOS 트랜지스터 M41, M42 로 이루어지는 5 개의 트랜지스터는 차동 증폭기를 구성하고 있고, 제 1 차동 입력쌍을 구성하는 NMOS 트랜지스터 M45A, M46A 의 게이트 전압의 차, 즉 제 1 차동 입력쌍의 제 2 입력 단자 V6 과 제 1 차동 입력쌍의 제 1 입력 단자 V5 의 전압차를 증폭시켜, 출력 단자 VO 에 출력하도록 동작한다. 이 증폭률을 A1 로 한다. 여기서, 커런트 미러 회로 구성 및 차동 증폭기 구성의 동작에 대해서는 CMOS 아날로그 회로의 문헌 등에 상세하게 기재되어 있어, 여기서는 상세한 설명은 생략한다. 또, NMOS 트랜지스터 M44B, M45B, M46B, PMOS 트랜지스터 M41, M42 로 이루어지는 5 개의 트랜지스터도 차동 증폭기를 구성하고 있고, 제 2 차동 입력쌍을 구성하는 NMOS 트랜지스터 M45B, M46B 의 게이트 전압의 차, 즉 제 2 차동 입력쌍의 제 2 입력 단자 V8 과 제 2 차동 입력쌍의 제 1 입력 단자 V7 의 전압차를 증폭시켜, 출력 단자 VO 에 출력하도록 동작한다. 이 증폭률을 A2 로 한다. 또, 제 1 차동 입력쌍을 구성하는 NMOS 트랜지스터 M45A 의 드레인과 제 2 차동 입력쌍을 구성하는 NMOS 트랜지스터 M45B 의 드레인이 접속점 VA 에서 PMOS 트랜지스터 M41 의 드레인에 접속되고, 제 1 차동 입력쌍을 구성하는 NMOS 트랜지스터 M46A 의 드레인과 제 2 차동 입력쌍을 구성하는 NMOS 트랜지스터 M46B 의 드레인이 출력 단자 VO 에서 PMOS 트랜지스터 M42 의 드레인에 접속되어 있음으로써, 이 접속점 VA 및 출력 단자 VO 에서 제 1 차동 입력쌍과 제 2 차동 입력쌍의 각 차동 입력쌍으로 증폭된 전압이 가산되도록 동작한다. 이들 동작을 식으로 나타내면,

VO = A1×(V6-V5)＋A2×(V8-V7) … (71)

이 된다. 식 (14) 와 동등한 동작을 실시한다.

이상에 의해, 본 발명의 제 1 실시형태의 자기 센서 장치의 동작을 설명하고, 고정밀도의 자기 검출을 실현할 수 있음을 나타내었다. 본 발명의 제 1 실시형태를 구성하는 차동 증폭기 (3) 및 증폭기 (4) 및 검출 전압 설정 회로 (5) 에 대해서는 구체적인 회로 구성 및 타이밍 차트를 나타냈지만, 본 설명 내에서 기재한 동작을 실시하는 구성이면 반드시 이 구성에 제한되는 것은 아니다. 예를 들어, 차동 증폭기 (3) 의 구체적 구성을 도 2 에 나타냈지만, 구성은 이것에 한정되는 것은 아니고, 도 11 에 나타내는 바와 같이, 저항 R13 을 제거하고, 그 양단을 접속한 구성이어도 된다. 이 경우의 차동 증폭기 (3) 의 증폭률 G 는, 식 (13) 으로 나타낸 증폭률의 식에 있어서 저항 R13 의 값을 한없이 작게 한 값으로 나타내어져,

G = (R11＋R12)÷R12 … (72)

이 되는데, 본 발명의 취지인 고정밀도의 자기 검출이라는 점에서 일탈되는 것은 아니다.

또, 전술한 설명에서는 S 극과 N 극을 분별하여 검출 가능함을 나타냈지만, 나아가서는 본 발명에 있어서의 자기 센서 장치는 교번 (交番) 검지 (예를 들어 모터의 회전 검지) 용도에 사용할 수도 있다. 교번 검지는 일방 (예를 들어 S 극) 의 극성만을 검지하는 상태로부터, 그 일방의 극성이 검지되면 타방 (N 극) 의 극성만을 검지하는 상태로 전환되는 자기 센서 장치이다.

또, 도 4 또는 도 6 또는 도 7 또는 도 8 의 타이밍 차트에 있어서, 검출 주기 T 와 검출 주기 T 사이에 일정 기간의 스탠바이 기간을 두어, 자기 센서 장치의 평균 소비 전류를 억제하는 구동 방법으로 한 경우에도 고정밀도의 자기 검출의 효과가 얻어진다.

또한, 전술에서는 자전 변환 소자를 사용한 자기 센서 장치에 대하여 설명했지만, 본 발명의 장치는 자계 강도에 따라 전압 출력을 실시하는 자전 변환 소자 대신에 가속도나 압력 등에 따라 동일하게 전압 출력이 이루어지는 변환 소자를 사용할 수도 있다.

＜제 2 실시형태＞

도 12 는 본 발명의 제 2 실시형태의 자기 센서 장치의 회로도이다. 도 1 에 나타낸 제 1 실시형태와의 차이는, 증폭기 (4) 를 증폭기 (4b) 로 변경하고, 검출 전압 설정 회로 (5) 의 구성을 변경한 점이다. 증폭기 (4b) 의 증폭기 (4) 와의 차이는, 제 3 차동 입력쌍을 추가하고, 제 3 차동 입력쌍의 제 1 입력 단자 V9 와 제 3 차동 입력쌍의 제 2 입력 단자 V10 을 추가한 점에 있다. 검출 전압 설정 회로 (5) 의 변경점은, 기준 전압 설정 회로 Vref3 및 기준 전압 설정 회로 Vref4 가 추가된 점에 있다. 증폭기 (4b) 의 제 3 차동 입력쌍의 제 1 입력 단자 V9 는 기준 전압 설정 회로 Vref3 의 정극에 접속되고, 증폭기 (4b) 의 제 3 차동 입력쌍의 제 2 입력 단자 V10 은 기준 전압 설정 회로 Vref4 의 정극에 접속된다. 이 밖의 접속 및 구성에 대해서는 제 1 실시형태와 동일하다.

도 13 은 증폭기 (4b) 의 기능을 나타내는 개념도이다.

도 13 에 나타내는 증폭기 (4b) 의 도 3 에 나타낸 증폭기 (4) 와의 차이는, 차동 증폭기 (43) 및 그 입력 단자 V9, V10 을 추가한 점에 있다. 증폭기 (4b) 의 제 3 차동 입력쌍의 제 1 입력 단자 V9 는 차동 증폭기 (43) 의 반전 입력 단자에 접속되고, 제 3 차동 입력쌍의 제 2 입력 단자 V10 은 차동 증폭기 (43) 의 비반전 입력 단자에 접속된다. 차동 증폭기 (43) 의 출력은 가산기 (44) 의 입력에 접속된다. 이 밖의 접속 및 구성에 대해서는 도 3 에 나타내는 증폭기 (4) 와 동일하다. 차동 증폭기 (43) 는 차동 증폭기 (41, 42) 와 동일하게 동작하고, 2 개의 입력 단자 V9 와 V10 의 전압의 차를 증폭시켜 가산기 (44) 에 입력한다. 가산기 (44) 에서는 차동 증폭기 (41) 와 차동 증폭기 (42) 의 출력에 더하여 차동 증폭기 (43) 의 출력의 합을 출력한다. 이 증폭 기능을 식으로 나타내면, 식 (14) 에 차동 증폭기 (43) 에 의한 항이 추가되어

VO = A1×(V6-V5)＋A2×(V8-V7)＋A3×(V10-V9) … (73)

이 된다. 여기에 A3 은 차동 증폭기 (43) 의 증폭률이다.

본 발명의 제 2 실시형태의 자기 센서 장치의 동작은 제 1 실시형태의 자기 센서 장치의 동작과 동일하게 설명되고, 결과적으로 다음 식으로 나타내어진다.

제 2 페이즈 φ2 에 있어서의 증폭기 (4) 의 출력은, 식 (29) 와 동일하게

VOφ2 = A1×[ΔVsig＋(A2÷A1)×ΔVref] … (74)

가 되고, 신호 성분 ΔVsig 는, 식 (30), (33) 과 동일하게

ΔVsig = -(V3φ2-V4φ2)＋(V3φ1-V4φ1) … (75)

ΔVsig = G×{(V1φ2-V2φ2)-(V1φ1-V2φ1)} … (76)

으로 나타내어진다. 또, 기준 전압 성분 ΔVref 는, 식 (31) 에 기준 전압 설정 회로 Vref3 과 기준 전압 설정 회로 Vref4 에 의한 항이 추가되어

ΔVref = (Vref2φ2-Vref1φ2)-(Vref2φ1-Vref1φ1)＋(Vref4φ2-Vref3φ2)-(Vref4φ1-Vref3φ1) … (77)

이 된다. 전술한 제 1 실시형태의 자기 센서 장치의 설명에 있어서, 기준 전압 설정 회로 Vref1 및 기준 전압 설정 회로 Vref2 의 전압을 제 1 페이즈 φ1 과 제 2 페이즈 φ2 에서 적절히 설정함으로써, 검출하는 자계 강도의 임의 설정이나, S 극과 N 극의 판별이나, 검출과 해제의 히스테리시스 설정이 가능해지는 등의 다기능성을 나타냈지만, 본 회로 구성에 있어서는 추가로 기준 전압 설정 회로 Vref3 및 기준 전압 설정 회로 Vref4 의 전압을 제 1 페이즈 φ1 과 제 2 페이즈 φ2 에서 적절히 설정하는 것이 가능하고, 나아가 광범위한 자기 검출 기능의 실현이 가능해지는 것을 시사하고 있다. 또, 전술한 제 1 실시형태의 자기 센서 장치의 설명에서는, 기준 전압 설정 회로 Vref1 및 기준 전압 설정 회로 Vref2 에 온도 의존을 갖게 함으로써, 홀 소자의 감도의 온도 의존을 보정하여, 검출하는 자계 강도의 온도 의존을 억제 가능함을 나타냈지만, 본 구성에서는, 예를 들어 기준 전압 설정 회로 Vref1 및 기준 전압 설정 회로 Vref2 는 온도에 의존하지 않는 기준 전압을 출력하고, 기준 전압 설정 회로 Vref3 및 기준 전압 설정 회로 Vref4 는 온도에 의존하는 기준 전압을 출력함으로써, 기준 온도에서의 검출 자계 강도의 설정을 Vref1 및 Vref2 로 실시하고, 기준 온도로부터의 온도 보정분의 설정을 Vref3 및 Vref4 로 실시한다는 것이 가능해진다.

여기서, 도 12 의 자기 센서 장치를 구성하는 요소인 증폭기 (4b) 의 회로 구성의 일례에 대하여 나타내 둔다. 도 13 의 개념도로 나타낸 증폭기 (4b) 의 기능은, 더욱 구체적으로는 예를 들어 도 14 에 나타내는 바와 같은 회로 구성으로 실현할 수 있다.

도 14 는 증폭기 (4b) 의 회로 구성의 일례이다.

증폭기 (4b) 의 증폭기 (4) 와의 차이는, NMOS 트랜지스터 M44C, M45C, M46C 를 추가한 점에 있다. 추가한 요소는 증폭기 (4) 의 구성에 다음과 같이 접속된다. NMOS 트랜지스터 M44C 의 소스는 그라운드 단자 VSS 에 접속된다. NMOS 트랜지스터 M45C 와 M46C 의 소스는 M44C 의 드레인에 접속된다. NMOS 트랜지스터 M45C 의 드레인은 접속점 VA 에 접속된다. NMOS 트랜지스터 M46C 의 드레인은 출력 단자 VO 에 접속된다. NMOS 트랜지스터 M45C, M46C 의 게이트는 각각 제 3 차동 입력쌍의 제 2 입력 단자 V10, 제 1 입력 단자 V9 에 접속된다. 이 밖의 접속 및 구성에 대해서는 도 10 에 나타내는 증폭기 (4) 와 동일하다.

증폭기 (4b) 는 이상과 같이 접속되어 있고, 다음과 같이 동작한다. 증폭기 (4) 로부터의 추가분에 대하여 설명한다.

NMOS 트랜지스터 M43 과 M44C 는 커런트 미러 회로를 구성하고 있고, NMOS 트랜지스터 M44C 의 드레인­소스 사이에는 M43 의 드레인­소스 사이에 흐르는 전류에 기초한 전류가 흐른다. NMOS 트랜지스터 M44C, M45C, M46C, PMOS 트랜지스터 M41, M42 로 이루어지는 5 개의 트랜지스터는 차동 증폭기를 구성하고 있고, 제 3 차동 입력쌍을 구성하는 NMOS 트랜지스터 M45C, M46C 의 게이트 전압의 차, 즉 제 3 차동 입력쌍의 제 2 입력 단자 V10 과 제 1 차동 입력쌍의 제 1 입력 단자 V9 의 전압차를 증폭시켜, 출력 단자 VO 에 출력하도록 동작한다. 이 증폭률을 A3 으로 한다. 제 1 차동 입력쌍을 구성하는 NMOS 트랜지스터 M45A 의 드레인과 제 2 차동 입력쌍을 구성하는 NMOS 트랜지스터 M45B 의 드레인과 제 3 차동 입력쌍을 구성하는 NMOS 트랜지스터 M45C 의 드레인이 접속점 VA 에서 PMOS 트랜지스터 M41 의 드레인에 접속되고, 제 1 차동 입력쌍을 구성하는 NMOS 트랜지스터 M46A 의 드레인과 제 2 차동 입력쌍을 구성하는 NMOS 트랜지스터 M46B 의 드레인과 제 3 차동 입력쌍을 구성하는 NMOS 트랜지스터 M46C 의 드레인이 출력 단자 VO 에서 PMOS 트랜지스터 M42 의 드레인에 접속되어 있음으로써, 이 접속점 VA 및 출력 단자 VO 에서 제 1 차동 입력쌍과 제 2 차동 입력쌍과 제 3 차동 입력쌍의 각 차동 입력쌍으로 증폭된 전압이 가산되도록 동작한다. 이들의 동작을 식으로 나타내면,

VO = A1×(V6-V5)＋A2×(V8-V7)＋A3×(V10-V9) … (78)

이 되고, 식 (73) 과 동등한 동작을 실시하는 것이 나타내어진다.

1 홀 소자
2 스위치 전환 회로
3, 31, 32, 41, 42, 43 차동 증폭기
4, 4b 증폭기
44 가산기
5 검출 전압 설정 회로
I1 정전류 회로
Vref1, Vref2, Vref3, Vref4 기준 전압 설정 회로

Claims (6)

1. 센서 소자에 인가되는 물리량의 강도에 따라 논리 출력을 실시하는 센서 장치로서,
   상기 센서 소자의 제 1 단자쌍 및 제 2 단자쌍이 접속되고, 전원이 공급되는 단자쌍과 물리량의 강도에 따른 검출 전압을 출력하는 단자쌍을 전환 제어하고, 상기 검출 전압을 출력하는 제 1 출력 단자 및 제 2 출력 단자를 갖는 스위치 전환 회로와,
   상기 스위치 전환 회로의 제 1 출력 단자 및 제 2 출력 단자가 각각 제 1 입력 단자 및 제 2 입력 단자에 접속되고, 상기 검출 전압을 차동 증폭시킨 결과를 출력하는 제 1 출력 단자 및 제 2 출력 단자를 갖는 차동 증폭기와,
   제 1 입력 단자와 제 2 입력 단자와 제 3 입력 단자와 제 4 입력 단자와 출력 단자를 구비하고, 그 제 1 입력 단자와 그 출력 단자가 제 1 스위치를 개재하여 접속되고, 그 제 1 입력 단자가 제 1 용량을 개재하여 상기 차동 증폭기의 상기 제 1 출력 단자와 접속되고, 그 제 2 입력 단자가 상기 차동 증폭기의 상기 제 2 출력 단자와 접속된 증폭기와,
   상기 증폭기의 상기 제 3 입력 단자와 상기 제 4 입력 단자에 상이한 전압을 출력하는 검출 전압 설정 회로를 구비하는 것을 특징으로 하는 센서 장치.
2. 제 1 항에 있어서,
   상기 검출 전압 설정 회로는, 전원 단자와 접지 단자 사이에 직렬로 접속된 복수의 저항으로 구성되고, 적어도 3 개의 분압점을 가지며,
   제 1 분압점과 상기 증폭기의 상기 제 3 입력 단자 사이에 형성된 제 2 스위치와,
   제 2 분압점과 상기 증폭기의 상기 제 3 입력 단자 사이에 형성된 제 3 스위치와,
   제 3 분압점과 상기 증폭기의 상기 제 3 입력 단자 사이에 형성된 제 4 스위치와,
   상기 제 1 분압점과 상기 증폭기의 상기 제 4 입력 단자 사이에 형성된 제 ５ 스위치와,
   상기 제 2 분압점과 상기 증폭기의 상기 제 4 입력 단자 사이에 형성된 제 6 스위치와,
   상기 제 3 분압점과 상기 증폭기의 상기 제 4 입력 단자 사이에 형성된 제 7 스위치를 구비하는 것을 특징으로 하는 센서 장치.
3. 제 1 항 또는 제 2 항에 있어서,
   상기 스위치 전환 회로는,
   상기 센서 소자의 상기 제 1 단자쌍에 전원을 공급하고, 상기 제 2 단자쌍으로부터 상기 검출 전압을 출력하는 제 1 검출 상태와,
   상기 센서 소자의 상기 제 2 단자쌍에 전원을 공급하고, 상기 제 1 단자쌍으로부터 상기 검출 전압을 출력하는 제 2 검출 상태를 전환하는 기능을 갖는 것을 특징으로 하는 센서 장치.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
   상기 증폭기는 2 개 이상의 차동 입력쌍을 가지며,
   적어도 하나의 차동 입력쌍에는 상기 차동 증폭기로부터 출력된 차동 신호가 입력되고,
   적어도 하나의 차동 입력쌍에는 검출하는 물리량에 따른 기준 신호가 입력되는 것을 특징으로 하는 센서 장치.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
   상기 물리량은 자기인, 센서 장치.
6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
   상기 물리량은 압력인, 센서 장치.

Images