KR20150004246A - 차폐된 실리콘 기판을 갖는 발광 디바이스 - Google Patents

차폐된 실리콘 기판을 갖는 발광 디바이스 Download PDF

Info

Publication number
KR20150004246A
KR20150004246A KR20137032424A KR20137032424A KR20150004246A KR 20150004246 A KR20150004246 A KR 20150004246A KR 20137032424 A KR20137032424 A KR 20137032424A KR 20137032424 A KR20137032424 A KR 20137032424A KR 20150004246 A KR20150004246 A KR 20150004246A
Authority
KR
South Korea
Prior art keywords
light
light emitting
emitting device
phosphor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR20137032424A
Other languages
English (en)
Inventor
스티븐 디 레스터
롱 양
차오-쿤 린
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20150004246A publication Critical patent/KR20150004246A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8511—Wavelength conversion means characterised by their material, e.g. binder
    • H10H20/8512—Wavelength conversion materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8515—Wavelength conversion means not being in contact with the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01515—Forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations

Landscapes

  • Led Device Packages (AREA)

Abstract

발광 디바이스는 성장 기판일 수 있거나 부착될 수 있는 실리콘 기판에 의해 지지된 활성 재료 층을 갖는 GaN LED 와 같은 발광 소자를 포함한다. 인광체(들)는, 1차 발광을 흡수하기 위해, 및 그들의 조합이 백색으로 나타나는 광과 같은 목적하는 스펙트럼의 광을 생성하도록 상대적으로 조정되거나 선택될 수 있는 2차 발광을 생성하기 위해, 발광 소자에 대해 배치될 수 있다. 실리콘 기판은 기판의 평면 표면에 대해 각이 질 수 있는 노출된 측벽을 갖고, 확산 반사성 재료와 같은 광 반사 재료가 측벽을 코팅한다. 반사 재료는 1차 및 2차 발광에 대해 불투명할 수 있다. 실리콘 기판의 다른 노출된 부분이 존재하여 이들이 1차 또는 2차 광에 노출될 경우, 이러한 다른 노출 부분은 광 반사 재료로 코팅될 수 있다.

Description

차폐된 실리콘 기판을 갖는 발광 디바이스{LIGHT EMITTING DEVICES HAVING SHIELDED SILICON SUBSTRATES}
본 발명은 발광 다이오드 디바이스 및 조립체와 같은 발광 소자(light emitting components)에 관한 것이며, 한 특정 양태에서는, 실리콘 기판으로부터 지지되는 질화 갈륨계 활성 영역을 구비하는 디바이스에 관한 것이다.
종래에는, 질화 갈륨 활성 영역은 통상적으로 사파이어 기판 또는 실리콘 카바이드 기판 상에 형성된다. 질화 갈륨 활성 영역은 상이한 주파수의 광을 출력하도록 조정될 수 있으며, 예를 들어 청색 광(예를 들어, 460 nm)을 방출하도록 조정될 수 있다. 청색 광원은 다른 주파수의 광을 생성하는 하나 이상의 인광체(phosphors)를 자극하기 위해 광자 원(photon source)으로서 사용될 수 있다. LED 및 인광체(들)로부터의 발광은, 혼합시, 냉백색 광 또는 온백색 광과 같은 백색 광으로 나타날 수 있다.
개선된 발광 디바이스 기술에 의해, 예를 들어 더 높은 효율, 더 낮은 구동 비용 또는 더 낮은 제조 원가가 가능할 수 있다.
실시예에서, 발광 디바이스는 실리콘 기판을 구비한 발광 소자를 포함한다. 실리콘 기판은 상부 표면, 하부 표면 및 측벽을 포함한다. 실시예에서, 발광 영역은 상부 표면상에 형성되고, 기판과 동일한 외연을 가질 수 있거나(co-extensive), 기판을 전체적으로 덮지 않을 수 있다. 기판은 성장 기판일 수 있거나 부착될 수 있으며, 성장 기판은 제거될 수 있다.
광 반사 층은 실리콘 기판의 측벽의 적어도 일부 상에 형성되며; 측벽을 전체적으로 덮을 수 있다. 반사 층은 또한 기판의 노출된 상부 표면을 덮을 수 있다. 반사 층을 형성하기 위해 사용되는 재료는 금속성일 수 있으며, 알루미늄의 스퍼터링과 같은 스퍼터링 또는 증발에 의해 형성될 수 있다. 코팅은 티타늄의 산화물과 같은 반사 입자를 함유하는 매트릭스일 수 있다.
인광체는 발광 소자의 적어도 일부 위에 형성된다. 실시예에서, 발광 소자는 식 IniGajAlkN(여기서, 0≤i, 0≤j, 0≤k 및 i+j+k=1임)으로 나타내는 질화물 화합물 반도체를 포함한다.
인광체는, 발광 소자에 의해 방출된 광의 일부를 흡수할 수 있고, 흡수된 광의 파장과 상이한 파장의 광을 방출할 수 있으며, 발광 소자에 의해 방출된 광의 일부를 반사할 수 있다.
광 반사 층은, 발광 소자에 의해 방출되고 인광체에 의해 반사된 광의 일부 및 인광체에 의해 방출된 광의 일부 중 하나 이상이, 광 반사 층에 의해 덮힌 기판의 측벽의 일부에 의해 흡수되는 것을 방지한다.
한 접근법에서, 광 반사 층은 실리콘, 및 티타늄 산화물을 포함한다. 발광 디바이스는 홀더에 실장될 수 있다. 인광체는 세륨으로 활성화된, 이트륨 알루미늄 가넷 인광체 및 루테튬 알루미늄 가넷 인광체중 하나 이상을 포함할 수 있다. 인광체는 이트륨을 부분 대체하여 Se, La, Gd 및 Sm 중 임의의 하나 이상, 및 알루미늄을 부분 대체하여 Ga 및 In 중 임의의 하나 이상을 포함할 수 있다.
다른 양태에서, 발광 디바이스의 제조 방법은 실리콘 기판 상에 발광 소자를 형성하는 단계를 포함한다. 실리콘 기판은 상부 표면, 하부 표면 및 측벽을 포함한다. 발광 소자의 적어도 일부 위에 인광체 코팅과 같은 인광체가 형성된다. 인광체는: 발광 소자에 의해 방출된 광의 일부를 흡수할 수 있고, 흡수된 광의 파장과 상이한 파장의 광을 방출할 수 있고, 발광 소자에 의해 방출된 광의 일부를 반사할 수 있다.
광 반사 층은 실리콘 기판의 측벽의 적어도 일부 상에 형성되며, 광 반사 층은 적어도 1) 발광 소자에 의해 방출되고 인광체에 의해 반사된 광의 일부, 및 2) 인광체에 의해 방출된 광의 일부가, 광 반사 층에 의해 덮힌 기판의 측벽의 일부에 의해 흡수되는 것을 방지한다. 한 실시예에서, 형성을 위해 사용된 실리콘 기판은 제거되며, 다른 실리콘 기판이 발광 부분에 부착된다.
본 발명의 다양한 특징 및 양태는, 하기와 같은 첨부 도면과 함께 판독될, 후속하는 상세한 설명으로부터 좀더 명백하게 될 것이다:
도 1-5는 발광 소자를 제조하기 위해 다이싱(diced)될 수 있는, 실리콘 기판 상의 발광 소자 층들의 예시적 구성을 개략적으로 도시하고,
도 6은 실리콘 웨이퍼 기판 상에 GaN 발광 소자를 포함하는 웨이퍼를 제조하기 위한 공정 단계들의 예시적 세트를 도시하고,
도 7의 (a)는 발광 소자를 개별화할(singulated) 수 있는 웨이퍼의 상면도를 도시하고,
도 7의 (b)는 스크라이브 레인(scribe lanes)을 구비하는 발광 소자를 갖는 도 6a의 웨이퍼의 상면 부분을 도시하고,
도 8은 실리콘 기판이 발광 소자의 다른 층들과 일반적으로 동일한 외연을 갖는, 도 6b의 상면도에 도시된 발광 소자의 단면도를 도시하고,
도 9는 실리콘 기판이 발광 소자의 다른 층들보다 더 큰, 도 7의 (b)의 상면도에 도시된 발광 소자의 단면의 다른 실시예를 도시하고,
도 10은 도 8의 발광 소자에 적용된 예시적 반사 층을 도시하고,
도 11은 도 9의 발광 소자에 적용된 예시적 반사 층을 도시하고,
도 12는 서브마운트에 부착된 발광 소자의 상면도를 도시하고,
도 13-15은 도 12에 도시된 발광 소자의 일부를 마스크 오프(mask off) 하기 위해 사용될 수 있는 예시적 마스크를 도시하고,
도 16은 도 7의 (a)의 웨이퍼에 접합된 캐리어를 도시하고,
도 17은 발광 소자용 실리콘 기판의 측벽을 노출시키기 위해 웨이퍼를 스크라이빙 또는 그렇지 않으면 절단하는 양태를 도시하고,
도 18은 발광 소자의 기판의 측벽 상에 반사 코팅을 마스킹 및 피착하는 것을 도시하고,
도 19는 수득된 발광 소자의 상면도를 도시하고,
도 20은 도 18의 발광 소자의 단면을 도시하고,
도 21a, 21b 및 22는 본 발명에 따라 발광 소자를 개별화하고 반사 층을 제공하는 것에 대한 예시적 접근법을 도시하고,
도 23은 본 발명에 따르는, 발광 소자를 개별화하고 반사 층을 제공하는 것에 대한 다른 예시적 접근법을 도시하고,
도 24는 발광 소자의 예시적인 인광체-포함 캡슐화재(encapsulation)를 도시하고,
도 25는 본 발명에 따라 발광 소자를 실장하고, 실장된 발광 소자 위에 인광체 층을 제공하는 것에 대한 예시적 접근법을 도시하고,
도 26은 인광체 포함 수지에 본 발명에 따라 실장 발광 소자의 어레이를 포팅(potting)하는 실시예를 도시하고,
도 27은 본 발명에 따르는, 실장된 발광 소자 위의 컨포멀(conformal) 인광체 코팅의 실시예를 도시하고,
도 28은 개별화을 위해 스트레치 테이프 상에 가공된 LED 디바이스를 배치시킨 실리콘 기판의 단면을 도시하고,
도 29는 도 28에서 횡단면으로 도시된 실리콘 기판 상에의 식각 마스크의 피착을 도시하고,
도 30은 LED 디바이스들 사이에 각진 측벽을 생성하는 방향성 식각(directional etch)을 횡단면으로 도시하고,
도 31은 식각 공정 후, 기판의 노출된 표면상의 코팅 피착을 도시하고,
도 32a 및 32b는 도 31에 도시된 코팅으로서 각각 절연 코팅, 및 금속 코팅이 후속하는 절연 코팅을 도시하며,
도 33은 예를 들어 테이프를 스트레칭함으로써 LED 디바이스가 그 후에 분리될 수 있음을 도시한다.
실시예에서, 본 발명에 따른 발광 소자는 발광 다이오드(LED)를 포함한다. 설명 상의 편의를 위해, 예시적 개시로서 용어 LED가 사용되었지만; 본 발명에 따른 발광 소자는 다이오드를 포함할 것을 필요로 하지 않음이 이해되어야 한다. 본 발명에서 하나의 특정한 실시예는 실리콘(Si) 기판 상에 형성되거나 그로부터 지지되는, 질화 갈륨 활성 영역을 기재로 한 발광 소자이다. 그러한 발광 소자는 GaN LED를 포함할 수 있다. 실리콘 웨이퍼는 사파이어 기판보다 저렴하므로 기판으로 실리콘을 사용하는 것은 상대적 비용 우위를 제공한다. 또한, Si상의 GaN은 6,8,12 또는 14 인치 직경 웨이퍼와 같이 대형 사이즈의 웨이퍼로 확장가능할 수 있는 반면; 사파이어 기판은 흔히 직경이 2 또는 4인치이다. 따라서, Si상의 GaN 발광 소자의 유용한 광 출력당 평균 비용은 각종 다른 광원보다 더 낮을 것으로 예상된다.
도 1-5는 실리콘상 GaN 발광 소자를 제조하기 위해 수행될 수 있는 공정의 간략 실시예를 도시한다.
도 1에서, 예를 들어 8인치 웨이퍼일 수 있는 실리콘 기판(12)이 도시된다. 도 2는 기판(12)과 GaN LED 스택(14) 사이에 제거 층(removal layer)(13)이 배치됨을 도시한다.
한 실시예에서, GaN LED 스택(14)은 질화 갈륨계 반도체 층들을 포함하는 적층 반도체 구조이다. 스택(14)은 버퍼 층, 및 버퍼 층 상의 실리콘-도핑 GaN 층을 포함할 수 있다. 스택(14)은 하기의 일부 또는 전부를 포함할 수 있다: 버퍼 층 상에 형성된 실리콘-도핑 GaN 및/또는 InGaN의 층들을 포함하는 초격자 구조, 활성 영역, 비도핑 InAlGaN 층, 다른 초격자, p-형 불순물로 도핑된 AlGaN 층, 및 또한 p-형 불순물로 도핑된 콘택 층. 일부 접근법에서, 제2 실리콘 도핑 GaN 층은 GaN 층과 초격자 사이에 배치될 수 있다. 버퍼 층은 n-형 AlGaN일 수 있으며 Si으로 도핑될 수 있다. 버퍼 층 상의 GaN 층도 Si으로 도핑될 수 있다.
GaN LED 스택(14)의 활성 영역은 단일 또는 다중 양자 우물 구조를 포함할 수 있으며, 단일 또는 이중 헤테로 접합 타입일 수 있다. 다중-양자 우물 구조는 배리어 층에 의해 분리된 다중 InGaN 양자 우물 층을 포함할 수 있다. 배리어 층은 인듐을 포함하도록 형성될 수 있다. 일부 접근법에서, 배리어 층에서의 인듐 도핑은 양자 우물 층에서보다 더 적어서, 배리어 층의 밴드갭은 더 높게 된다. 배리어 층은 실리콘 도핑될 수 있다. 한 실시예에서, 발광의 피크 에너지는 420 nm와 490 nm 사이에서 발생하며, 예를 들어, 약 450 nm 또는 460 nm에서 발생할 수 있다.
배리어 층은 또한 알루미늄을 포함할 수 있다. 이러한 배리어 층은 양자 우물 층에 더 근사하게 일치하는 결정질 구조를 가질 수 있어서 양자 우물 층의 결정질 품질을 개선시키는 것이 가능하고, 이는 디바이스의 발광 효율을 증가시킬 수 있다. 양자 우물(들)에서의 인듐 함량을 조절하여 방출되는 광의 파장을 조정할 수 있다.
도 2에 있어서, 제거 층(13)은 융점 또는 연화점이 비교적 낮은 재료의 층일 수 있다.
도 3에서, GaN LED 스택(14) 상에 반사 층(16)이 배치되며, 반사 층(16) 상에 제2 실리콘 기판(15)이 배치될 수 있다. 도 4는 GaN LED 스택(14)이 제거 층(13)에서 실리콘 기판(12)으로부터 분리될 수 있음을 도시한다. 도 5는 GaN LED 스택(14) 상에 산화 인듐 주석(ITO)과 같은 투명 도체 층(20)이 배치될 수 있음을 도시한다. 도 5의 가공된 웨이퍼는 하기 설명된 추가 가공 단계들에서 사용될 수 있다.
도 6은 일반적으로 도 1-5의 도시된 흐름을 따르는, 전면 발광(top emitter) LED에 대한 공정 흐름을 도시한다. 도 6은, 단계 306에서, Si 기판(성장 기판) 상에 제거 층이 배치될 수 있고, 단계 308에서, 제거 층 상에 GaN LED 스택이 형성될 수 있음을 도시한다. 단계 310에서, GaN LED 스택 상에 반사 층이 형성될 수 있다. 단계 312에서, 반사 층에(즉, 성장 기판의 반대편에) 제2 Si 기판을 부착시킬 수 있다. 단계 314에서, 성장 기판을 분리시킬 수 있다. 단계 316에서, 이제 노출된 GaN LED 스택 상에 투명 도체 층을 형성할 수 있다.
추가로, 단계 318에서, GaN LED 스택(14)의 n-형 층을 노출시킬 수 있으며, 단계 320에서, 각 표면상에 n 및 p 층 금속성 콘택 또는 접합 패드를 배치할 수 있다. 그러한 구조의 횡단면의 실시예는, 예를 들어 하기 도 8에 도시된다.
도 7의 (a)는 웨이퍼(35)를 도시하며, 도 7의 (b)는 칩 주변에 스크라이브 레인(41)을 구비하는 칩(40)을 도시한다. 횡단면 마크(43)는 도 8 및 도 9에 예시될 횡단면을 나타낸다.
도 8은 단면(43)에서의 칩(40)의 첫 번째 예시적 구성을 도시하며, 이는, LED의 p-도핑 영역이 발광용으로 노출되고 콘택용으로 n-형 재료를 노출시키도록 p 영역의 일부가 제거된 종래의 모델을 일반적으로 따른다. 도 8은 또한 일반적으로 기판(15) 상에 형성된 층들과 크기와 형태가 동일한 기판(15)을 도시한다(기판(15)이 기판 상에 형성된 층들보다 더 크게 도시된 도 9와 대조적임). 도 8 및 도 9는 디바이스를 전체적으로 구축하는 방법에 관한 완성된 발명을 도시하기보다는, 개시된 양태가 실시될 수 있는 문맥을 보여주기 위해 제공된다. 그래서, 디바이스의 각종 양태들은 요약해서 설명된다. 특히, 다중-양자 활성 영역(22), 다른 초격자 및 버퍼 층과 같은 각종 복잡한 구조를 포함할 수 있는 GaN 스택(14)은 상세히 설명하지 않는다.
실리콘 기판(15)은, 반사 층(16)을 지지하며, 반사 층(16) 위에 GaN LED 스택(14)이 배치된다. n-콘택(21)은 GaN LED 스택(14)의 n-도핑 층(들)(17)과 오믹 접촉하게 된다. 그러한 n-도핑 층(17)은 화학적 습식 또는 건식 식각, 반응성 이온 식각 등 하나 이상에 의해 노출될 수 있다. p-콘택(23)은, 결국 p-도핑 층(들)(18)과 접하는 투명 도체(20)와 오믹 접촉하게 된다. 활성 영역(22)은 도시된 p- 및 n-도핑 층(들)(18 및 17) 사이에 배치된다.
도 9는 n-도핑 층(들)(17) 및 p-도핑 층(들)이, 도 8과 반대인 상대적인 배치로 도시된 층 배치를 도시한다. 또한, 도 8에서, 실리콘 기판(15)은 도시된 다른 층들과 동일한 외연을 갖는 반면, 도 9에서 실리콘 기판은 다른 도시된 층들의 경계들 너머로 연장된다. 도 8 및 도 9 모두에서, 개별화(singulation) 전에 n 콘택(21) 및 p 콘택(23)을 형성할 수 있다. 일부 실시형태는 투명 도체(20)를 생략할 수 있으며; 예를 들어, 도 9에서, 접한 층들이 투명 도체(20)를 사용하지 않고도 충분히 도전성일 경우 투명 도체(20)가 생략될 수 있다. 도 8 및 9의 각종 층들은 반사 코팅의 특정 양태 및 반사 코팅의 기판 측벽에 대한 관계를 명확히 도시하기 위해 생략하거나 요약되었다. 예를 들어, GaN 스택(14)의 복잡한 층 구조는 상세히 나타내지 않는다.
도 10은 서브마운트(45) 상에 실장된 칩(40)의 실리콘 기판(15)의 측벽(52)을 덮도록 배치된 반사 층(50)을 횡단면으로 도시한다. 반사 층(50)은 실리콘 기판(15)의 실질적으로 모든 노출된 측벽을 덮을 수 있다.
도 11은 반사 층(51)에 의해 덮힌 기판(15)의 노출된 부분(53)을 도시한다. 본 실시예에서, 반사 층(51)은 기판(15)의 노출된 상부 표면 부분 위를 감싼다. 하기에 설명되는 바와 같이, 반사 층(50 및 51)은 각종 공정 및 접근법에 따라 배치될 수 있다. 일부 접근법에서, 반사 층(50 및 51)은 피착 단계 중에 제공된 컨포멀(conformal) 층일 수 있다. 예시적 접근법은 하기에 더 상세히 설명된다. 한 실시형태에서, 기판(15)의 일부의 노출된 상부 표면 위를 감싸는 반사 층(51)의 기판(15) 상부 상에서의 두께는 반사 층(16)의 두께 이하이다. 기판(15)의 측부 상에서의 반사 층(51)의 두께는 또한 기판(15) 상부 상의 반사 층(51)의 두께와 동일하거나, 미만이거나, 초과일 수 있다.
일부 실시형태에서, 반사 층(51)의 두께는 측벽을 따라 균일할 수 있다. 다른 실시형태에서, 반사 층(51)의 두께는 측벽을 따라 변화할 수 있다. 예를 들어, 반사 층(51)의 두께는 측벽의 하부에서 더 두껍고 상부에서 더 얇은 경사일 수 있다. 코팅은 광이 실리콘 기판으로 침투하는 것을 방지하기에 실질적으로 충분히 두껍다. 반사 층(51)의 두께는 측벽의 중간 깊이 지점에서 가장 두꺼울 수 있으며, 상부 및 하부 표면으로 갈수록 얇을 수 있다. 본 발명의 기판은 일반적으로, 삼각형, 정사각형, 직사각형, 평행 사변형, 사다리꼴, 육각형 등과 같은 형태를 갖는 다각형의 형태인 외주를 가질 수 있다. 한 실시예에서는, 단일 발광 소자가 단일 기판 부분 상에 형성될 수 있으며; 다른 실시예에서는, 다중 발광 소자가 단일 기판 상에 형성될 수 있다.
일부 실시예에서, 측벽의 일부 부분 또는 일부 기판의 일부 측벽은 반사된 광에 노출되지 않을 수 있다. 예를 들어, 측벽은 다른 기판, 또는 패키지의 벽에 인접할 수 있다. 그런 경우에, 그 측벽 또는 그의 일부는 반사 재료로 코팅되지 않을 수 있다. 그래서, 임의의 특정한 응용에서 코팅된, 측벽의 일부, 측벽 자체 또는 둘 모두 목적으로 하는 패키징을 설명할 수 있다.
도 12는 서브마운트(45)의 일부, 및 서브 마운트(45)에 실장된, 칩(41)을 포함한 칩 세트를 도시한다. 도 12는 반사 재료의 피착을 국한시키기 위해, 서브마운트(45)에 실장된 칩의 일부를 차폐하도록 사용될 수 있는 마스크(60)를 도시한다. 예를 들어, 아웃라인(61)에 의해 음영 영역 이내로 반사 재료를 피착하는 것이 가능하다. 도 14 및 15는 각각, 반사 재료의 피착 중에 사용될 수 있는 마스크(62 및 63)의 다른 실시예를 도시한다. 따라서, 도 12-15는 웨이퍼가 발광 소자로 개별화되고, 하나 이상의 소자가 실장될 수 있고, 이어서 발광 소자의 측벽을 덮도록 반사 재료가 도포될 수 있는 접근법을 도시한다.
도 16-20은 웨이퍼(35)가 캐리어(75)에 실장되고, 개별화되지만, 반사 코팅 재료가 발광 소자의 측벽 상에 피착된 후에까지 캐리어(75)에서 분리되지 않는 접근법을 도시한다. 도 17은 구체적으로 칩(79)(발광 소자)을 도시한 웨이퍼(35)의 일부의 분해도를 도시한다. 발광 소자들을 서로 분리하기 위한 스크라이브 패턴(80)이 도시된다. 도 18은 칩(79)의 아웃라인을 도시한다. 마스킹 영역(81)은 칩(79)의 측벽을 노출시키면서 칩(79)의 중심부 위에 놓인다. 반사 재료 피착의 패턴(82)을 이후에 제거되는 마스크 위에 적용시킨다. 도 19에 도시된 바와 같이, 발광 소자는 이후에 캐리어(75)에서 제거된다. 횡단면 마크(84)가 도 23에 사용되기 위해 도시된다.
도 20은 반사 코팅(51)이 실리콘 기판(15)의 측벽 상에 피착된, 예시적 횡단면을 도시한다.
도 21a 및 도 21b는 측벽이 광 반사 코팅으로 코팅된 개별화된 발광 소자를 얻고 일반적으로 도 10-15에 따른 예시적 공정을 도시한다. 도 21a 및 도 21b에서, 단계 322에서, 웨이퍼를 캐리어에 부착한다(예를 들어, 상기 도면 참조). 단계 324에서, 웨이퍼 상에 형성된 발광 소자들 사이의, 웨이퍼 상에 제공된 절단 레인에서 스크라이빙을 수행하여, 비록 캐리어에 부착되어 있지만 칩을 서로 물리적으로 분리시킨다.
단계 332에서, 칩이 캐리어에서 분리된다. 단계 334에서, 칩은, 위에서 도시된 서브마운트와 같은 홀더 상에 배치된다. 단계 328에서, 예를 들어 접합 패드 영역 및 광이 방출될 영역과 같은 칩 영역이 마스킹된다. 단계 330에서, 칩의 기판의 노출된 측벽 상에 반사 코팅이 피착된다.
이에 제한되지는 않지만, 하기에 좀더 상세히 설명되는 분무법, 브러싱, 스크린 프린팅 뿐만 아니라 화학적 기상 증착, 도금, 증발, 물리적 기상 증착 등을 포함하는 다양한 기술을 이용하여 반사 코팅을 피착할 수 있다. 또한, 반사 코팅은 기판의 측벽, 및 반사 층이 덮을 수 있는 기판의 임의의 상부 부분에 대해 컨포멀하게 피착될 수 있다. 반사 층은 또한, 측벽의 전부, 또는 일부 실시형태에서 측벽의 일부만을 덮도록 피착될 수 있다. 반사 코팅의 두께는 수 nm 내지 수 ㎛ 범위일 수 있다. 일부 실시형태에서, 반사 층의 두께는 측벽을 따라 균일할 수 있다. 다른 실시형태에서, 반사 층의 두께는 측벽을 따라 변화할 수 있다. 예를 들어, 반사 층의 두께는 측벽의 하부에서 더 두껍고 상부에서 더 얇은 경사일 수 있다. 반사 코팅 및 기판 구성의 다양한 다른 실시예는 위에서 개시된 실시예와 같은 실시형태의 범위 이내이다.
단계 336에서, 칩은, 예를 들어 와이어 접합을 통하거나, 이루어지는 전기적 콘택의 타입에 적절한 다른 절차를 통해 전기적으로 접속된다(여기서, 전기적으로 접속됨은, 예를 들어 전위 소스에 접속되는 것을 의미하는 것이 아니라 그러한 전위를 칩에 공급하는 메커니즘이 완료됨을 의미한다). 단계 338에서, 실장된 칩(들)로부터 방출된 광의 적어도 일부가 인광체에 부딪혀서 인광체로부터 2차 발광을 유발하도록(하기에 좀더 상세히 설명됨), 인광체 포함 캡슐화재(encapsulation) 또는 인클로져(enclosure)가 제공된다.
도 21b는 일반적으로 도 17-20에 따른 공정을 도시한다. 특히, 도 22는 단계 352에서 웨이퍼가 캐리어에 부착됨을 도시한다. 한 실시예에서, 웨이퍼는 LED가 노출된 채("앞면이 위로 오게(facing up)") 부착된다. 단계 354에서, 절단 레인을 따라 웨이퍼를 스크라이빙하여 웨이퍼에서 칩을 개별화한다. 단계 358에서, 반사 코팅을 갖지 않아야 하는 칩의 일부를 마스킹한다. 일부 구현예는 스크라이빙 전에 마스킹할 수 있다. 단계 360에서, 반사 코팅을 칩의 기판의 노출된 측벽 상에 피착한다.
도 22는 코팅이 반사 금속성 재료로 형성된 추가적인 변형을 도시한다. 예를 들어, 반사 코팅은 알루미늄, 금, 플래티늄, 크롬, 레늄 또는 이들의 결합과 같은 금속을 포함할 수 있다. 반사 코팅은 다중 층으로 형성될 수 있으며; 예를 들어, 금속 반사 층이 사용된 경우, 아래에 있는 절연체 층이 기판 상에 먼저 피착될 수 있고, 이어서 절연체 상에 금속이 형성될 수 있다.
도 22에서, 도 21a의 단계 332에서와 같은 칩의 분리에 후속하여(예를 들어, 개별화 후에), 단계 370에서 분리된 칩이 테이프 상에 뒤집혀 배치된다. 단계 372에서, 뒤집힌 칩의 기판의 노출된 측벽 상에 금속을 스퍼터링 또는 증발시킨다. 기판의 배면이 코팅될 수 있다. 한 실시예에서, 300-600 nm의 알루미늄을 실리콘 기판의 측벽 상에 스퍼터링 또는 증발시킨다. 단계 374에서, 칩을 지지체에서 분리시킬 수 있고, 단계 376에서 이들을 전기적으로 접속시킬 수 있으며, 다르게 사용할 경우 패키징시킬 수 있다.
반사 코팅은, 이에 제한되지는 않지만 하기에 좀더 상세히 설명된 분무법, 브러싱, 스크린 프린팅 뿐만 아니라, 화학적 기상 증착, 도금, 증발, 물리적 기상 증착 등을 포함하는 다양한 기술을 이용하여 피착될 수 있다. 또한, 반사 코팅은 기판의 측벽, 및 반사 층이 덮을 수 있는 기판의 임의의 상부 부분에 대해 컨포멀하게 피착될 수 있다. 반사 층은 또한, 모든 측벽, 또는 일부 실시형태에서 측벽의 일부만을 덮도록 피착될 수 있다. 반사 코팅의 두께는 수 Å 내지 수 nm의 범위일 수 있다. 일부 실시형태에서, 반사 층의 두께는 측벽을 따라 균일할 수 있다. 다른 실시형태에서, 반사 층의 두께는 측벽을 따라 변화할 수 있다. 예를 들어, 반사 층의 두께는 측벽의 하부에서 더 두껍고 상부에서 더 얇은 경사일 수 있다. 반사 코팅 및 기판 구성의 각종 다른 실시예는 위에서 개시된 실시예와 같은 실시형태의 범위 이내이다. 단계 362에서, 칩은 캐리어에서 분리된다.
단계 364에서, 서브마운트와 같은 홀더 상에 칩을 배치한다. 단계 366에서, 동작 중에 전위 소스가 인가될 수 있도록 홀더에 실장된 칩이 접속된다. 단계 368에서, 칩은, 위에서 개시된 실시예에 따르는 바와 같이 인광체 포함 층 또는 인클로져로 캡슐화되거나, 둘러싸이거나(enclosed), 그렇지 않으면 이들이 제공된다. 도 21a, 도 21b 및 도 22의 예시적 공정과 관련하여, 임의의 특정 웨이퍼에서 추출된 칩은 패키지에 즉각적으로 실장되거나 사용될 필요가 없거나, 한 웨이퍼에서 추출된 칩은 함께 사용될 필요가 있음이 이해되어야 한다. 오히려, 칩은 분리되거나, 저장되거나, 추가 가공되거나, 나누어지거나, 폐기될 수 있으며, 임의의 다른 공정을 수행할 수 있다.
예시적 공정들은 예시적이며, 본 발명에 따른 기판 측벽 코팅을 갖는 칩을 수득하기 위해 택할 수 있는 접근법으로 제한되지 않는다. 예를 들어, 개별화에 대한 임의의 적절한 접근법을 선택할 수 있으며, 캐리어가 사용될 수 있거나, 사용되지 않을 수 있으며, 코팅 자체를 제공하기 위한 공정은 변경될 수 있다.
도 23은 인광체 층(120)과 같은 인광체를 포함하는 하우징(106) 내에, 반사 코팅(50)을 갖는 실장된 발광 소자(105)의 개략적 실시예를 도시한다. 1차 광자(122)가 발광 소자(105)로부터 방출되고, 인광체 층(120)으로부터 자극된 2차 광자가 방출되고, 인광체 층(120) 또는 다른 표면에서 반사되는 반사된 1차/2차 광자(126)가 실리콘 기판(15)의 측벽에 부딪힐 경로를 따라 향하는, 예시적 발광 및 반사가 도시된다. 반사 코팅(50)은 이들 광자들이 실리콘 기판(15)에 의해 흡수되지 않도록 이들 광자들을 반사한다. 하나 이상의 발광 소자에 관한 예시적 인광체 결합 및 배치에 관련된 추가 설명이 하기에 제공된다.
도 24는 실리콘 기판(15)이 반사 코팅(50)에 의해 측벽에서 광자를 흡수할 수 없도록 차폐된 다른 예시적 발광 소자를 도시한다. 도 23은 도전성 서브마운트(160)가 비아(들)(161)를 통한 활성 영역(별도로 나타내지 않음)으로의 전류 경로로서 작용하는 실시예를 도시한다.
도 25는 도시된 발광 소자 위에 인광체 층(207)이 배치되고, LED 어레이가 하우징(205)에 제공된 패키징의 추가 실시예를 도시한다. 도 26은 하우징(205)을 충전하기 위해 수지/인광체 매트릭스(210)가 사용될 수 있는 추가 실시예를 도시한다. 일부 이전 실시예에서 논의된 바와 같이, 도 26 및 27의 발광 소자는 측벽이 반사 재료(50)로 코팅된 실리콘 기판을 갖는다.
도 27은 컨포멀 인광체 피착(215)으로 덮힌 발광 소자의 실시예를 도시한다.
도 28-33은 도 16-20에 대해 도입되었던 것과 같은, 개별화 전에 기판(15)을 코팅하는 것에 관한 추가 실시예를 도시한다. 도 28은 실리콘 기판(15)(도 7의 웨이퍼(35) 참조)의 횡단면을 도시하며, 실리콘 기판(15)상에 형성된 LED 디바이스(예를 들어, 디바이스(40))는 스트레칭 테이프(91)(도 16의 캐리어(75)의 예)에 실장된다. 도 8 및 도 9의 예시적 디바이스를 참고하여, 각 LED 디바이스는 다양한 구성 성분을 갖는다. 도 29는 실리콘 기판(15)의 노출된 표면상에 식각 패턴 마스크(92)가 배치됨을 도시한다. 도 30은 실리콘 기판(15)의 (111) 결정면이 노출될 때 중단되는 방향성 습식 식각이 수행됨을 도시한다. 방향성 습식 식각으로 실리콘 기판(15)에 각진 측벽(예를 들어, 측벽(94))이 형성되게 된다. 비록 이들 도면들은 횡단면을 도시하지만, 각진 패턴이 기판(15)의 평면상에 연장되어 각진 기판 측벽이 도시된 LED 디바이스를 외접할 수 있음을 이해될 것이다. 각진 측벽을 형성하기 위해 습식 식각을 사용하는 것은 그러한 각진 측벽을 형성하기 위한 공정의 예시적 구현예이다. 다른 예시적 접근법은 각진 측벽을 정의하기 위해 톱 컷(saw cuts)과 같은 각진 컷을 사용하는 것이다. 절단 및 식각과 같은 상이한 공정의 조합도 또한 사용될 수 있다.
도 31은 마스크 부분이 제거되고, 코팅이 실리콘 기판(15)의 가공된 표면상에 배치됨을 도시한다. 도 32a는 코팅이 절연 반사 코팅(95)을 포함할 수 있음을 도시하며; 도 32b는 코팅이 절연 코팅(96), 및 절연 코팅 상의 반사 금속 층(97)을 포함할 수 있음을 도시한다. 도 32b에서, 절연체(96)는 또한, 그 위에 배치된 반사 금속(83)으로 인해 반사체로서 작용할 필요가 없다. 비록 도 32a는 절연 반사 코팅의 예를 도시하고 도 32b는 절연체 위의 반사 금속 코팅의 예를 도시하지만, 또 다른 추가 실시예는 기판(15)으로부터 절연되기보다는 기판(15)에 전기 전도성인 반사 도전성 재료(예를 들어, 금속)이다.
도 33은 각진 측벽 상에 이제 형성된 코팅을 구비한 채, 기판(15)의 약해진 부분을 따라 개별화하도록, 테이프(91)가 스트레칭 될 수 있음을 도시한다.
일반적으로, 위의 공정 흐름은 예시적이며, 다양한 다른 가공 단계 또는 대체 가공 단계가 특정 구현예에 제공될 수 있다. 예를 들어, 스트레칭 대신에, 절단 기술을 사용할 수 있으며; 절단은 UV 광, 레이저 또는 기계적 수단에 의해 수행될 수 있다. 일부 상황에서, 복수의 개별화 기술을 이용할 수 있다. 각진 기판 측벽을 사용함으로써 반사 층 또는 층들(반사 산화물 또는 반사 금속 산화물)을 좀더 컨포멀하게 피착하는 것을 도울 수 있다. 습식 식각을 이용하는 것은 또한 코팅을 수용하기 위한 실리콘 기판을 제조하는 것을 돕는다. 식각의 방향성 속성은 마스크의 크기(extent)를 조정함으로써 식각의 깊이를 조정하는 기회를 제공하며; 예를 들어, 기판(15)의 더 많은 부분을 덮는 마스크는, 두꺼운 웨이퍼가 분단(break)되게 둘 것이다.
상기 실시예에서 식각 마스크가 제거됨을 논의하였다. 하지만, 사용된 식각 마스크의 속성에 따라, 식각 마스크, 및 그의 상부 상에 배치된 절연체(82 또는 84)는 제자리에 잔류할 수 있다.
예시적 발광 소자 및 그의 조립체의 구성 성분은 실리콘 기판의 측벽 상에 반사 코팅을 형성하기 위해 사용된 반사 재료를 포함한다. 일부 실시예에서, 이들 반사 코팅은 확산 반사성이다. 반사 코팅은 발광 소자 및 사용된 인광체에 의해 방출된 광의 파장에 불투명하다.
예를 들어, 반사 코팅은 티타늄 산화물을 포함하는 페이스트 또는 수지 매트릭스의, 컨포멀 코팅과 같은 코팅을 이용하여 도포될 수 있다.
비록 개시된 변수들을 만족하는 확산 반사성의 임의의 고 반사성 재료가 사용될 수 있지만, 사용될 수 있는 반사 재료의 예는 산화 티타늄, 또는 이산화 티타늄 및 삼산화 티타늄과 같은 다른 산화물 상 또는 조성물을 포함한다. 확산 반사성은 결정을 무작위 배향시킴으로써 제공된다. 위에서 개시된 것 대신에 또는 이들에 추가하여, 확산 반사성을 제공하는 다른 타입의 입자가 제공될 수 있다.
상기 설명으로부터 이해되는 바와 같이, 층(106)을 실리콘 기판의 측벽에 도포하기 위해 다른 방법을 사용할 수 있다. 일반적으로, 도포 방법은 예를 들어 분무법, 브러싱 및 스크린 프린팅을 포함한다. 분무법에 적합한 화합물은 중합체 매트릭스, 이산화 티타늄 충전제, 및 페이스트의 유동학적 특성을 조정하는 추가의 유동학적 첨가제를 포함하는 이산화 티타늄 페이스트 조성물을 포함한다. 추가의 유동학적 첨가제는 예를 들어, 개별적으로 또는 조합하여 사용되는, 실리카, 알루미나, 산화 아연, 산화 마그네슘, 탈크 및 통상의 기술자에게 공지된 다른 첨가제를 포함한다. 구성 성분은, 예를 들어, 중합체, 입자 크기, 로딩 레벨(loading level) 등을 선택함으로써, 페이스트의 유동학적 특성이 유사-플라스틱 양태를 따르지만 과도한 꺼짐(slumping) 또는 붕괴(sloughing)가 없이 측벽에 부착되도록 조정될 수 있다.
한 양태에서, 중합체 매트릭스는 이산화 티타늄 페이스트가 실리콘 기판의 표면과 양호하게 접합되는 것을 보장하는 임의의 경화성 실리콘을 포함할 수 있다. 이들의 우수한 접합 특성을 위해, 수소화물, 히드록실 또는 다른 반응성 기능성을 보유하는 예시적 중합체를 선택할 수 있다. 이산화 티타늄 충전재는 평균 크기가 100 nm 내지 20 ㎛ 사이인 입자를 포함할 수 있으며, 로딩 레벨은 이산화 티타늄 입자의 비표면적에 따라 10% 내지 75% 사이일 수 있다. 유동학적 첨가제의 입자 크기 및 로딩 레벨은 상술한 바와 같은 유동학적 특성을 조정하도록 선택된다.
그러한 코팅이 도포된 기판은 경화 공정에 따라 경화될 수 있다. 경화 공정은, 예를 들어 1-2 시간의 적절한 시간 동안 예를 들어 110 ℃의 비교적 저온에 이어 예를 들어 150 ℃와 같은 다소 고온의 베이킹 간격으로 오븐을 이용하는 단계를 포함할 수 있다. 코팅 및 가공되는 칩의 특정 특성에 적절할 수 있는 추가 베이킹 간격이 발생할 수 있다.
인광체에 있어서, 사용될 수 있는 예시적 인광체는 세륨으로 활성화된 이트륨-알루미늄-가넷 형광 재료(YAG 형광 재료)(YAG:Ce)이다. YAG:Ce는 가넷 구조를 갖는다. YAG:Ce는 450 nm 및 460 nm 근방의 광과 같은 청색 및/또는 UV 광에 의해 자극된다. YAG:Ce는 540 nm, 600 nm와 같은 녹색에서 적색까지의 범위, 또는 700 nm 초과의 상이한 광 파장을 방출하도록 조정될 수 있다.
발광 디바이스로부터 방출된 광의 파장은 YAG:Ce 가넷 구조에서 Al의 일부를 GA으로 대체함으로써 짧은 파장으로 시프트될 수 있다. 방출된 광의 파장은 YAG:Ce 조성에서 Y의 일부를 Gd 또는 La로 대체함으로써 긴 파장으로 시프트시킬 수 있다. Al/Ga 및 Y/(Gd 또는 La) 비의 제한은 발광 효율의 고려사항을 기초로 제어되며, 여기서 Gd 또는 La 함량이 더 낮으면 인광체 조성물로부터 적색 파장 출력이 감소함을 의미하고, Gd 또는 La 대체율이 비교적 높으면 휘도를 희생하여 적색 출력이 증가한다. 세륨으로 활성화되었지만 가넷 구조를 갖지 않는 루테튬 알루미늄 인광체를 또한 사용할 수 있다. 청색 광 스펙트럼의 피크 1차 발광과 결합하기 위해, 구성하는 인광체 성분의 피크 에너지 출력 범위는 예를 들어 530 nm와 580 nm 사이일 수 있다. 불그스름한 색조를 추가함으로써 결합된 광의 색 온도를 낮추기 위해, 예를 들어 600 nm 또는 650 nm 초과와 같은 더 긴 파장의 광 성분을 추가할 수 있다.
본 발명에 따라 사용된 인광체를 형성하기 위해 복수의 상이한 구성 인광체를 함께 혼합할 수 있다. 상이한 구성 성분의 인광체는 층으로 또는 비균질성 조합으로 적용될 수 있다.
인광체 재료는, 발광 소자의 패키지 또는 상기 소자의 어레이의 발광 다이오드, 렌즈, 구성 성분상에 포팅, 코팅, 또는 적층하기 위해 사용될 수 있는, 수지 또는 다른 캐리어 매트릭스에 혼합될 수 있다.
도면에 예시된 각종 양태들은 크기에 비례하여 그려지지 않을 수 있다. 또한, 각종 특징부들의 치수는 명확성을 위해 확대되거나 축소될 수 있다. 또한, 도면의 일부는 명확성을 위해 단순화될 수 있다. 따라서, 도면은 주어진 장치(예를 들어, 디바이스) 또는 방법의 모든 성분들을 도시하지 않을 수 있다.
각종 양태들은, 개략적 예시이며 본질상 개념적인 도면을 참조로 설명된다. 그래서, 제조 기술, 허용 오차 등마다 또는 그 결과로서, 예를 들어 도시된 형태, 상대적인 방향 및 치수와는 변형 및 차이가 예상된다. 따라서, 본 발명에 걸쳐 제시된 각종 양태들은 본 명세서에 예시 및 설명된 요소들(예를 들어, 영역, 층, 섹션, 기판 등)의 특정한 형태로 제한되는 것이 아니라, 예를 들어 제조로부터 얻어진 형태의 편차를 포함하는 것으로 이해되어야 한다. 예로서, 직사각형으로 예시 또는 설명된 요소는, 요소마다 구별되는 변화보다는, 둥근 또는 곡선의 특징부를 가질 수 있고/있거나 그의 에지에서 경사 농도를 가질 수 있다. 따라서, 도면에 예시된 요소들은 사실상 개략적이며 그들의 형태는 요소의 정확한 형태를 예시하고자 의도되지 않고, 상기 구조들의 구현예에 관한 제한사항으로서 의도되지 않는다.
영역, 층, 섹션, 기판 등과 같은 요소가 다른 요소"상"에 있는 것으로 지칭될 경우, 이는 다른 요소 바로 위에 존재할 수 있거나 개재 요소들이 또한 존재할 수 있는 것으로 이해될 것이다. 반대로, 요소가 다른 요소의 "바로 위"에 존재하는 것으로 지칭될 경우, 개재 요소들은 존재하지 않는다. 요소가 다른 요소 상에 "형성"되는 것으로 지칭될 경우, 이는 다른 요소 또는 개재 요소 상에 성장시키거나, 피착되거나, 식각되거나, 부착되거나, 연결되거나, 결합되거나, 그렇지 않으면 준비되거나 제조될 수 있는 것으로 추가로 이해될 것이다.
또한, 도면에 예시된 바와 같은 한 요소의 다른 요소에 대한 관계를 설명하기 위해, 본 명세서에서 "하부(lower 또는 bottom)" 및 "상부(upper 또는 top)"와 같은 상대적인 용어를 사용할 수 있다. 상대적인 용어는, 도면에 도시된 방향에 추가하여 장치의 다른 방향을 포함하고자 의도됨이 이해될 것이다. 예로서, 도면의 장치가 뒤집힐 경우, 다른 요소의 "하부" 에 있는 것으로 설명된 요소들은 다른 요소들의 "상부"를 향하게 될 것이다. 따라서, 용어 "하부"는 장치의 특정 방향에 따라, "하부" 및 "상부"의 두 방향 모두를 포함할 수 있다. 유사하게, 도면의 장치가 뒤집힐 경우, 다른 요소들의 "아래(below 또는 beneath)"로 설명된 요소들은 다른 요소들의 "위(above)"를 향하게 될 것이다. 따라서, 용어 "아래(below 또는 beneath)"는 위 및 아래의 방향 모두를 포함할 수 있다.
본 명세서에 사용된 바와 같이, 단수 형태 "하나(a, an)" 및 "그(the)"는 문맥이 다르게 명확하게 나타내지 않으면, 복수의 형태도 또한 포함하는 것으로 의도된다. 용어 "포함하는(comprises 및/또는 comprising)"은 본 명세서에서 사용될 경우, 언급된 특징, 정수, 단계, 동작, 요소 및/또는 성분의 존재를 명시하지만, 하나 이상의 다른 특징, 정수, 단계, 동작, 요소, 성분, 및/또는 그의 그룹의 존재 또는 추가를 배제하지 않는 것으로 추가로 이해될 것이다. 용어 "및/또는"은 하나 이상의 제시된 관련 항목의 임의의 및 모든 조합을 포함한다.

Claims (40)

  1. 실리콘 기판을 포함하는 발광 소자 - 상기 실리콘 기판은 상부 표면, 하부 표면 및 측벽을 포함함 -;
    상기 실리콘 기판의 측벽의 적어도 일부 상에 형성된 광 반사 층;
    상기 발광 소자의 적어도 일부 위에 형성된 인광체 - 상기 인광체는: 상기 발광 소자에 의해 방출된 광의 일부를 흡수할 수 있고; 상기 흡수된 광의 파장과 상이한 파장의 광을 방출할 수 있고; 상기 발광 소자에 의해 방출된 광의 일부를 반사할 수 있음 -;
    를 포함하며,
    상기 광 반사 층은 상기 발광 소자에 의해 방출되고 상기 인광체에 의해 반사된 광의 일부, 및 상기 형광체에 의해 방출된 광의 일부 중 하나 이상이, 상기 광 반사 층에 의해 덮힌 상기 기판의 측벽의 일부에 의해 흡수되는 것을 방지하는, 발광 디바이스.
  2. 제1항에 있어서, 상기 실리콘 기판의 측벽은 상기 상부 표면 및 상기 하부 표면 중 하나 이상에 대해 각진, 발광 디바이스.
  3. 제1항에 있어서, 상기 광 반사 층은 가시광 스펙트럼에서 불투명한, 발광 디바이스.
  4. 제1항에 있어서, 상기 광 반사 층은 금속성 층을 포함하는, 발광 디바이스.
  5. 제1항에 있어서, 상기 광 반사 층은 절연 층, 및 상기 절연 층 상에 형성된 금속성 층을 포함하는, 발광 디바이스.
  6. 제1항에 있어서, 상기 광 반사 층은 실리콘, 및 티타늄 산화물을 포함하는, 발광 디바이스.
  7. 제1항에 있어서, 상기 광 반사 층은 상기 실리콘 기판의 모든 측벽을 덮는, 발광 디바이스.
  8. 제1항에 있어서, 홀더를 더 포함하며, 상기 발광 디바이스는 상기 홀더 상에 실장되고, 상기 광 반사 층은 상기 실리콘 기판의 모든 측벽 상에 형성되지만 상기 홀더 상에는 형성되지 않는, 발광 디바이스.
  9. 제1항에 있어서, 홀더를 더 포함하며, 상기 발광 디바이스는 상기 홀더 상에 실장되고, 상기 광 반사 층은 1) 상기 실리콘 기판의 모든 측벽 상, 및 2) 상기 홀더의 일부 상에 형성되는, 발광 디바이스.
  10. 제1항에 있어서, 상기 발광 소자는 상기 실리콘 기판 상에 형성되는, 발광 디바이스.
  11. 제1항에 있어서, 상기 발광 소자는 상기 실리콘 기판에 부착되는, 발광 디바이스.
  12. 제1항에 있어서, 상기 발광 소자는 식:IniGajAlkN(여기서, 0≤i, 0≤j, 0≤k 및 i+j+k=1임)으로 나타내는 구성 성분을 갖는 질화물 화합물 반도체를 포함하는, 발광 디바이스.
  13. 제10항에 있어서, 상기 인광체는 1)Y, Lu, Se, La, Gd 및 Sm으로 구성된 그룹으로부터 선택된 적어도 하나의 원소, 및 2)Al, Ga 및 In으로 구성된 그룹으로부터 선택된 적어도 하나의 원소를 포함하며 세륨으로 활성화되는 가넷 형광 재료를 포함하는, 발광 디바이스.
  14. 제1항에 있어서, 상기 인광체는, 피크 에너지 출력이 530 nm와 580 nm 범위 이내인 광을 방출할 수 있는 가넷 형광 재료, 및 적색 광을 방출할 수 있는 제2 인광체를 포함하는 복수의 상이한 인광체의 혼합물인, 발광 디바이스.
  15. 제1항에 있어서, 상기 인광체는 복수의 상이한 인광체의 혼합물이며, 상기 혼합물은 상기 발광 소자 및 상기 인광체로부터 소정의 색의 결합된 광을 생성하도록 선택되는, 발광 디바이스.
  16. 제1항에 있어서, 상기 인광체는 이트륨 알루미늄 가넷 인광체 및 루테튬 알루미늄 가넷 인광체중 하나 이상을 포함하는, 발광 디바이스.
  17. 제1항에 있어서, 상기 발광 소자는 피크 에너지가 420 nm와 490 nm 사이인 광을 방출하는, 발광 디바이스.
  18. 실리콘 기판의 제1 표면상에 발광 소자를 형성하는 단계 - 상기 실리콘 기판은 제2 표면, 및 상기 제1 및 제2 표면의 크기를 한정하는 측벽을 포함함 -;
    상기 발광 소자의 적어도 일부 위에 인광체를 형성하는 단계 - 상기 인광체는:
    상기 발광 소자에 의해 방출된 광의 일부를 흡수할 수 있고,
    상기 흡수된 광의 파장과 상이한 파장의 광을 방출할 수 있고,
    상기 발광 소자에 의해 방출된 광의 일부를 반사할 수 있음 -; 및
    상기 실리콘 기판의 측벽의 적어도 일부 상에 광 반사 층을 형성하는 단계 - 상기 광 반사 층은, 적어도 1)상기 발광 소자에 의해 방출되고 상기 인광체에 의해 반사된 광의 일부, 및 2)상기 인광체에 의해 방출된 광의 일부가 상기 광 반사 층에 의해 덮힌 상기 기판의 측벽의 일부에 의해 흡수되는 것을 방지함 -
    를 포함하는, 발광 디바이스의 제조 방법.
  19. 제18항에 있어서, 발광 소자를 형성하는 단계는 복수의 발광 소자가 형성되어 있는 웨이퍼를 캐리어 상에 배치하는 단계, 및 상기 광 반사 층 형성 단계 후에 상기 발광 소자를 개별화하는 단계를 포함하는, 발광 디바이스의 제조 방법.
  20. 제19항에 있어서, 상기 발광 소자를 개별화하는 단계는 상기 실리콘 기판에 대해 마스킹된 습식 식각을 수행하여 상기 발광 소자의 각진 측벽을 형성하는 단계를 포함하는, 발광 디바이스의 제조 방법.
  21. 제20항에 있어서, 상기 개별화하는 단계는 상기 캐리어를 스트레칭하여 상기 발광 소자의 각진 측벽의 교차점에 의해 한정된 에지를 따라 상기 웨이퍼를 분단(break)함으로써 완료되는, 발광 디바이스의 제조 방법.
  22. 제20항에 있어서, 상기 광 반사 층을 형성하는 단계는 상기 발광 소자의 각진 측벽 상에 반사 재료를 피착하는 단계를 포함하는, 발광 디바이스의 제조 방법.
  23. 제22항에 있어서, 상기 반사 절연 재료를 피착하는 단계는 상기 실리콘 기판의 제1 또는 제2 표면 전체상에 상기 반사 재료를 피착하는 단계를 포함하는, 발광 디바이스의 제조 방법.
  24. 제22항에 있어서, 상기 반사 재료를 피착하는 단계는 절연체 층, 및 상기 절연체 층 상의 금속성 재료 층을 피착하는 단계를 포함하는, 발광 디바이스의 제조 방법.
  25. 제18항에 있어서, 상기 광 반사 층을 형성하는 단계는 불투명 층을 형성하는 단계를 포함하는, 발광 디바이스의 제조 방법.
  26. 제18항에 있어서, 상기 광 반사 층을 형성하는 단계는 금속성 층을 형성하는 단계를 포함하는, 발광 디바이스의 제조 방법.
  27. 제18항에 있어서, 상기 광 반사 층을 형성하는 단계는 실리콘 및 TiO2를 포함하는 층을 형성하는 단계를 포함하는, 발광 디바이스의 제조 방법.
  28. 제18항에 있어서, 상기 광 반사 층을 형성하는 단계는 상기 실리콘 기판의 모든 측벽을 덮는 단계를 포함하는, 발광 디바이스의 제조 방법.
  29. 제18항에 있어서, 상기 발광 디바이스를 홀더에 실장하는 단계를 더 포함하며, 상기 광 반사 층은 상기 기판의 모든 측벽 상에 형성되지만 상기 홀더 상에는 형성되지 않는, 발광 디바이스의 제조 방법.
  30. 제18항에 있어서, 상기 인광체를 형성하는 단계는, 1)Y, Lu, Se, La, Gd 및 Sm으로 구성된 그룹으로부터 선택된 적어도 하나의 원소, 및 2)Al, Ga 및 In으로 구성된 그룹으로부터 선택된 적어도 하나의 원소를 포함하며 세륨으로 활성화되는 가넷 형광 재료를 형성하는 단계를 더 포함하는, 발광 디바이스의 제조 방법.
  31. 제18항에 있어서, 상기 인광체를 형성하는 단계는, 1)Y, Lu, Se, La, Gd 및 Sm으로 구성된 그룹으로부터 선택된 적어도 하나의 원소, 및 2)Al, Ga 및 In으로 구성된 그룹으로부터 선택된 적어도 하나의 원소를 포함하며 세륨으로 활성화되는 가넷 형광 재료를 형성하는 단계를 더 포함하는, 발광 디바이스의 제조 방법.
  32. 발광 소자를 제공하는 단계;
    상기 발광 소자를 실리콘 기판에 부착하는 단계 - 상기 실리콘 기판은 상부 표면, 하부 표면 및 측벽을 포함함 -;
    상기 실리콘 기판의 측벽의 적어도 일부 상에 광 반사 층을 형성하는 단계;
    상기 발광 소자의 적어도 일부 위에 인광체를 형성하는 단계 - 상기 인광체는:
    상기 발광 소자에 의해 방출된 광의 일부를 흡수할 수 있고,
    상기 흡수된 광의 파장과 상이한 파장의 광을 방출할 수 있고,
    상기 발광 소자에 의해 방출된 광의 일부를 반사할 수 있음 -
    를 포함하며,
    상기 광 반사 층은 1)상기 발광 소자에 의해 방출되고 상기 인광체에 의해 반사된 광의 일부, 및 2)상기 인광체에 의해 방출된 광의 일부가 상기 광 반사 층에 의해 덮힌 상기 기판의 측벽의 일부에 의해 흡수되는 것을 방지하는,
    발광 디바이스의 제조 방법.
  33. 제32항에 있어서, 상기 광 반사 층을 형성하는 단계는 실리콘 및 TiO2를 포함하는 층을 형성하는 단계를 포함하는, 발광 디바이스의 제조 방법.
  34. 제32항에 있어서, 상기 광 반사 층을 형성하는 단계는 상기 모든 측벽을 금속으로 덮는 단계를 포함하는, 발광 디바이스의 제조 방법.
  35. 제32항에 있어서, 상기 광 반사 층을 형성하는 단계는 상기 실리콘 기판의 모든 측벽을 덮는 단계를 포함하는, 발광 디바이스의 제조 방법.
  36. 제32항에 있어서, 상기 발광 디바이스를 홀더에 실장하는 단계를 더 포함하며, 상기 광 반사 층은 상기 기판의 모든 측벽 상에 형성되지만 상기 홀더 상에는 형성되지 않는, 발광 디바이스의 제조 방법.
  37. 제32항에 있어서, 상기 발광 디바이스를 홀더에 실장하는 단계를 더 포함하며, 상기 광 반사 층은 1) 상기 기판의 모든 측벽 상, 및 2) 상기 홀더의 일부 상에 형성되는, 발광 디바이스의 제조 방법.
  38. 제32항에 있어서, 제2 실리콘 기판 상에 상기 발광 소자를 형성하는 단계를 더 포함하는, 발광 디바이스의 제조 방법.
  39. 제32항에 있어서, 상기 인광체를 형성하는 단계는 1)Y, Lu, Se, La, Gd 및 Sm으로 구성된 그룹으로부터 선택된 적어도 하나의 원소, 및 2)Al, Ga 및 In으로 구성된 그룹으로부터 선택된 적어도 하나의 원소를 포함하며 세륨으로 활성화되는 가넷 형광 재료를 형성하는 단계를 더 포함하는, 발광 디바이스의 제조 방법.
  40. 제32항에 있어서, 상기 인광체를 형성하는 단계는 1)Y, Lu, Se, La, Gd 및 Sm으로 구성된 그룹으로부터 선택된 적어도 하나의 원소, 및 2)Al, Ga 및 In으로 구성된 그룹으로부터 선택된 적어도 하나의 원소를 포함하며 세륨으로 활성화되는 가넷 형광 재료를 형성하는 단계를 더 포함하는, 발광 디바이스의 제조 방법.


KR20137032424A 2012-04-11 2013-03-11 차폐된 실리콘 기판을 갖는 발광 디바이스 Ceased KR20150004246A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261622710P 2012-04-11 2012-04-11
US61/622,710 2012-04-11
US201261661982P 2012-06-20 2012-06-20
US61/661,982 2012-06-20
PCT/US2013/030281 WO2013154715A1 (en) 2012-04-11 2013-03-11 Light emitting devices having shielded silicon substrates

Publications (1)

Publication Number Publication Date
KR20150004246A true KR20150004246A (ko) 2015-01-12

Family

ID=49328015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20137032424A Ceased KR20150004246A (ko) 2012-04-11 2013-03-11 차폐된 실리콘 기판을 갖는 발광 디바이스

Country Status (6)

Country Link
US (1) US20140054638A1 (ko)
JP (1) JP2015516682A (ko)
KR (1) KR20150004246A (ko)
CN (1) CN103608939A (ko)
TW (1) TWI548111B (ko)
WO (1) WO2013154715A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI616489B (zh) * 2013-02-18 2018-03-01 永信新材料有限公司 可應用於發光二極體元件之聚矽氧烷組合物、基座配方及其發光二極體元件
JP2014179469A (ja) * 2013-03-14 2014-09-25 Toshiba Corp 半導体発光素子、発光装置及び半導体発光素子の製造方法
WO2015104648A1 (en) * 2014-01-09 2015-07-16 Koninklijke Philips N.V. Light emitting device with reflective sidewall
JP2015179777A (ja) * 2014-03-19 2015-10-08 株式会社東芝 半導体発光装置
DE102014110071A1 (de) * 2014-07-17 2016-01-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
KR102282141B1 (ko) 2014-09-02 2021-07-28 삼성전자주식회사 반도체 발광소자
CN105423238B (zh) * 2014-09-11 2017-05-10 松下知识产权经营株式会社 波长变换部件、发光装置、投影机、以及波长变换部件的制造方法
JP2018518843A (ja) * 2015-06-08 2018-07-12 コーニング インコーポレイテッド 転写のないマイクロｌｅｄディスプレイ
EP3332429B1 (en) * 2015-08-03 2023-10-18 Lumileds LLC Semiconductor light emitting device with reflective side coating
KR102551354B1 (ko) 2018-04-20 2023-07-04 삼성전자 주식회사 반도체 발광 소자 및 그 제조 방법
JP7089204B2 (ja) * 2020-06-09 2022-06-22 日亜化学工業株式会社 発光装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2142176C1 (ru) * 1997-06-10 1999-11-27 Карпович Нина Васильевна Источник света
JP4571731B2 (ja) * 2000-07-12 2010-10-27 シチズン電子株式会社 発光ダイオード
JP2004055816A (ja) * 2002-07-19 2004-02-19 Sanyo Electric Co Ltd 窒化物化合物半導体発光素子及びその製造方法
WO2005022654A2 (en) * 2003-08-28 2005-03-10 Matsushita Electric Industrial Co.,Ltd. Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
JP4667803B2 (ja) * 2004-09-14 2011-04-13 日亜化学工業株式会社 発光装置
JP2010192835A (ja) * 2009-02-20 2010-09-02 Showa Denko Kk 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
TWI464916B (zh) * 2009-03-05 2014-12-11 Epistar Corp 發光裝置
US20100244065A1 (en) * 2009-03-30 2010-09-30 Koninklijke Philips Electronics N.V. Semiconductor light emitting device grown on an etchable substrate
US8207554B2 (en) * 2009-09-11 2012-06-26 Soraa, Inc. System and method for LED packaging
EP3547380B1 (en) * 2010-02-09 2023-12-20 Nichia Corporation Light emitting device

Also Published As

Publication number Publication date
TWI548111B (zh) 2016-09-01
CN103608939A (zh) 2014-02-26
JP2015516682A (ja) 2015-06-11
US20140054638A1 (en) 2014-02-27
TW201349555A (zh) 2013-12-01
WO2013154715A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
KR20150004246A (ko) 차폐된 실리콘 기판을 갖는 발광 디바이스
US10790417B2 (en) Wavelength converted semiconductor light emitting device
EP3244457B1 (en) Semiconductor element, semiconductor device, and method for manufacturing semiconductor element
EP2917938B1 (en) Wavelength converted light emitting device
US8101443B2 (en) LEDs using single crystalline phosphor and methods of fabricating same
KR102276207B1 (ko) 반도체 발광 소자 및 반도체 발광 장치
EP2984685B1 (en) Fabrication method for top emitting semiconductor light emitting devices
CN103222073B (zh) 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法
US9935244B2 (en) Light emitting device including a filter and a protective layer
CN103069568A (zh) 光电子半导体芯片和用于制造光电子半导体芯片的方法
TWI466327B (zh) 晶圓級發光二極體結構之製造方法
US10424698B2 (en) Method for producing optoelectronic conversion semiconductor chips and composite of conversion semiconductor chips

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

R18 Changes to party contact information recorded

Free format text: ST27 STATUS EVENT CODE: A-3-3-R10-R18-OTH-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000