KR20150106885A - 트랜지스터, 트랜지스터의 방열 구조 및 트랜지스터의 제조 방법 - Google Patents

트랜지스터, 트랜지스터의 방열 구조 및 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR20150106885A
KR20150106885A KR1020157018392A KR20157018392A KR20150106885A KR 20150106885 A KR20150106885 A KR 20150106885A KR 1020157018392 A KR1020157018392 A KR 1020157018392A KR 20157018392 A KR20157018392 A KR 20157018392A KR 20150106885 A KR20150106885 A KR 20150106885A
Authority
KR
South Korea
Prior art keywords
layer
thermocouple
grown
thermally conductive
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020157018392A
Other languages
English (en)
Other versions
KR102010626B1 (ko
Inventor
다펭 왕
지용 자오
위 젱
주엘루 뮤
바이킹 종
이준 쿠이
Original Assignee
지티이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지티이 코포레이션 filed Critical 지티이 코포레이션
Publication of KR20150106885A publication Critical patent/KR20150106885A/ko
Application granted granted Critical
Publication of KR102010626B1 publication Critical patent/KR102010626B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L23/38—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/28—Arrangements for cooling comprising Peltier coolers
    • H01L23/40—
    • H01L35/32—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/02—Manufacture or treatment of conductive package substrates serving as an interconnection, e.g. of metal plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/658—Shapes or dispositions of interconnections for devices provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 트랜지스터를 제공하는데, 반도체 성장기재와 반도체 열전 효과 장치를 포함하고, 상기 반도체 열전 효과 장치는 상기 반도체 성장기재 상에 성장된 반도체 화합물층(2)과, 상기 반도체 화합물층(2) 상에 성장된 금속층(3)과, 상기 금속층(3) 상에 성장된 열전도층(4)과, 상기 열전도층(4) 상에 성장된 열전대 열전도 장치와, 상기 열전도층(4)에 대향되는 상기 열전대 열전도 장치의 다른면에 성장된 방열층(9)을 포함하며, 상기 열전대 열전도 장치가 상기 열전도층(4) 상에 성장되어 열전대 열전도 장치에 전기적으로 연결되는 전력공급팔(5)를 포함한다. 본 발명에 의하면, 트랜지스터의 열을 고속으로 도출하여 방열시킬 수 있고 전력증폭기의 튜브 및 그 주위의 소자의 신뢰성을 현저하게 향상시키며 고온에서의 전력증폭기의 성능 지표를 대폭 개선시키고 기기의 사용수명을 연장시키며 경쟁력을 향상시킬 수 있다.

Description

트랜지스터, 트랜지스터의 방열 구조 및 트랜지스터의 제조 방법{TRANSISTOR, HEAT DISSIPATION STRUCTURE OF TRANSISTOR, AND PRODUCTION METHOD FOR TRANSISTOR}
본 발명은 전자 기술 분야에 관한 것으로, 특히 트랜지스터, 트랜지스터의 방열 구조 및 트랜지스터의 제조 방법에 관한 것이다.
전력증폭기는 무선통신 시스템, 의료 시스템, 전원 기기, 음향 시스템 및 군사 레이더 시스템 등 기기 중의 필요한 구성부분으로 주로 송신신호의 전력을 증폭시키는 작용을 한다. 일반적으로, 이러한 기기의 전력에 대한 요구가 높고, 예를 들어, 무선통신 시스템의 경우 수십~백와트의 차이가 있고 의료 기기는 천와트에 달하며 레이더 기기는 수천와트에 달한다. 이러한 높은 송신 전력에 도달하려면 대전력 전력증폭기의 증폭 작용을 통하여 완성하여야 하고, 트랜지스터가 전력증폭기의 핵심 소자로 모든 전력의 증폭 및 출력을 감수하며 증폭기 자신의 작업 효율의 제한을 받아 증폭 후의 전력이 모두 유용한 신호로서 출력되는 것은 아니고, 예를 들어 일반적으로 통신 시스템에 있어서 전력의 증폭이 유용한 신호의 전력은 40% 정도이고 기타 약 60%의 전력은 열형태로 존재하고 그중의 적은 일부분의 열량은 주위의 공기에 전달되어 시스템에 큰 영향을 주지 않지만 대부분의 열량은 전력증폭기의 튜브 코더 및 그 주위의 소자인 예를 들어 세라믹 콘덴서, 알루미늄 전해 콘덴서 등에 집중되고 일반적으로 이러한 소자는 간단히 허용되는 임계 온도에 접근하거나 초과할 수 있고 많은 열량이 소자의 성능 지표와 사용수명에 영향을 주어 시스템의 신뢰성을 손상시키게 된다.
기존의 통신 기기 중의 대전력 트랜지스터의 현재의 방열 방식은 하기와 같다: 도1은 전력증폭기의 종래 트랜지스터의 방열 장치를 나타낸 도로, 트랜지스터는 PCB에 용접되고 PCB는 구리기판에 고정되며 트랜지스터의 밑부분 소스 금속은 구리기판에 용접되어 구리기판을 기기의 하우징에 고정시키고 구리기판과 기기의 하우징 사이에는 일반적으로 열전도성 접착제를 도포하거나 열전도성 라이너 등 접촉물을 설치하고 열량이 튜브 코어로부터 소스 금속을 통과하여 구리기판에 전달되고 또한 열전도성 접착제를 통하여 기기의 하우징 및 방열핀에 전달되어 주위 환경과의 열교환을 수행한다.
전력 트랜지스터와 기기의 하우징 사이의 열저항은 여러방면의 영향을 받는데, 예를 들어 튜브의 용접 효과, 전력증폭기의 구리기판의 열저항, 열전도성 접착제의 균일성 정도 등은 모두 열저항을 증가시키고 열전도율을 절감시키며 열량을 즉시로 도출할 수 없고, 열 평형을 실현한 후 트랜지스터의 튜브 코어의 온도가 높고 열량이 PCB의 기타 소자에 고속으로 전달되어 기타 소자가 가열되어 그 성능 및 수명에 영향을 주게되고 또한 기기의 하우징에 많은 방열핀이 설치되어 기기 전반의 체적을 증가시키고 경쟁우위를 하강시키게 된다.
Peltier(펠티에) 효과는 반도체 열전 제2 효과라고도 불리우는데 이 효과에 기반하여 제조되는 열전대 냉각장치는 이미 동 산업의 각 분야에 응용되고 있고, 예를 들어, 냉각과 가열이 빠르고 제어하는 온도 차이가 정부(+/-) 0.1°C이하이며 구조가 치밀하고 가벼우며 잡음이 없고 신뢰성이 높으며 캐스케이드 연결하면 100°C 이상의 온도 차이를 얻을 수 있는 등 장점을 구비한다. 하지만 현재, 냉각기기를 모두 부속부품으로 외부에 배치하여 사용하고 단독적으로 구입하여 장착하여야 하며 특히 대전력 전력증폭기의 방열 방면에서의 응용을 실현시키지지 못하였다.
본 발명의 실시예는 기존 기술 중의 트랜지스터의 방열 문제를 해결할 수 있는 트랜지스터, 트랜지스터의 방열 장치 및 그 트랜지스터의 제조 방법을 제공하는 것을 그 목적으로 한다.
본 발명의 실시예에 의한 기술방안은 하기와 같다.
반도체 성장기재와 반도체 열전 효과 장치를 포함하고,
상기 반도체 열전 효과 장치는 반도체 성장기재 상에 성장된 반도체 화합물층과, 반도체 화합물층 상에 성장된 금속층과, 금속층 상에 성장된 열전도층과, 열전도층 상에 성장된 열전대 열전도 장치와, 열전도층에 대향되는 열전대 열전도 장치의 다른면에 성장된 방열층을 포함하며,
열전대 열전도 장치가 열전도층 상에 성장되어 열전대 열전도 장치에 전기적으로 연결되는 전력공급팔을 포함하는 트랜지스터.
열전대 열전도 장치는 조(組)를 구성하는 N형 열전대와 P형 열전대를 포함하고, 금속층 상에는 차례로 배열된 다수의 슬릿이 설치되고,
슬릿의 개구는 금속층과 반도체 화합물층의 결합면에 대향되는 면에 위치하고, 열전도층은 슬릿의 밑부분에 성장되고,
열전도층 상에 슬릿에 따라 다수 조의 N형 열전대와 P형 열전대가 성장되고, 각 조 중의 N형 열전대와 P형 열전대는 전기적으로 연결되며,
인접한 조의 N형 열전대와 P형 열전대는 전기적으로 연결되어 N형 열전대→P형 열전대→N형 열전대의 통로를 형성하고, 전력공급팔은 각각 슬릿의 일단의 N형 열전대 및 각 슬릿의 타단의 P형 열전대에 전기적으로 연결되는 것이 바람직하다.
열전대 열전도 장치가 제1 전력공급 전극과 제2 전력공급 전극을 더 포함하고, 제1 전력공급 전극은 슬릿의 열전도층 상의 인접한 조의 N형 열전대와 P형 열전대의 선부(tops) 및 그 사이의 위치에 성장되어 인접한 조의 N형 열전대와 P형 열전대를 전기적으로 연결시키며, 또한, 제2 전력공급 전극은 각 조의 N형 열전대와 P형 열전대의 밑부분 및 그 사이의 위치에 성장되어 각 조중의 N형 열전대와 P형 열전대를 전기적으로 연결시키는 것이 바람직하다.
열전대 열전도 장치가 금속층 상의 열전도층 상에 성장되는 온도검측점을 더 포함하는것이 바람직하다.
방열핀 기판과, 방열핀 기판에 밀착되는 인쇄회로 기판과, 인쇄회로 기판에 연결되는 트랜지스터를 포함하고, 트랜지스터는 반도체 성장기재와 반도체 열전 효과 장치를 포함하며, 반도체 열전 효과 장치는 반도체 성장기재 상에 성장된 반도체 화합물층과, 반도체 화합물층 상에 성장된 금속층과, 금속층 상에 성장된 열전도층과, 열전도층 상에 성장된 열전대 열전도 장치와, 열전도층에 대향되는 열전대 열전도 장치의 다른면에 성장된 방열층을 포함하며, 트랜지스터의 금속층은 방열핀 기판 상의 방열핀에 용접되며, 방열층는 방열핀에 접촉되고, 열전대 열전도 장치가 열전도층 상에 성장되어 열전대 열전도 장치에 전기적으로 연결되는 전력공급팔을 더 포함하는 트랜지스터의 방열 구조.
열전대 열전도 장치는 조를 구성하는 N형 열전대와 P형 열전대를 포함하고, 금속층 상에는 차례로 배열된 다수의 슬릿이 설치되며, 슬릿의 개구는 금속층과 반도체 화합물층의 결합면에 대향되는 면에 위치하고, 열전도층는 슬릿의 밑부분에 성장되며, 열전도층 상에 슬릿에 따라 다수 조의 N형 열전대와 P형 열전대가 성장되고, 각 조 중의 N형 열전대와 P형 열전대는 전기적으로 연결되며,
인접한 조 중의 N형 열전대와 P형 열전대가 전기적으로 연결되어 N형 열전대→P형 열전대→N형 열전대의 통로를 형성하며, 전력공급팔은 각각 슬릿의 일단의 N형 열전대 및 각 슬릿의 타단의 P형 열전대에 전기적으로 연결되는 것이 바람직하다.
열전대 열전도 장치가 제1 전력공급 전극과 제2 전력공급 전극을 더 포함하고, 제1 전력공급 전극은 슬릿의 열전도층 상의 인접한 조의 N형 열전대와 P형 열전대의 선부 및 그 사이의 위치에 성장되어 인접한 조의 N형 열전대와 P형 열전대를 전기적으로 연결시키며, 또한, 제2 전력공급 전극은 각 조의 N형 열전대와 P형 열전대의 밑부분 및 그 사이의 위치에 성장되어 각 조중의 N형 열전대와 P형 열전대를 전기적으로 연결시키는 것이 바람직하다.
방열 구조가 직류 전력공급 장치와, 온도 검측 및 제어 칩을 더 포함하고, 열전대 열전도 장치가 금속층 상의 열전도층 상에 성장되는 온도검측점을 더 포함하며, 온도 검측 및 제어 칩이 각각 온도검측점과 직류 전력공급 장치에 연결되는 것이 바람직하다.
트랜지스터의 생산 방법의 1종을 포함하여 절차는 아래에 서술한다:
a. 전도성 슬릿, 도핑 영역, 반도체 산화물, 전력공급 전극 등을 포함한 부분이 기재 이상으로 성장하도록 성장기재층을 제공하는 단계,
b. 반도체 성장기재층 상에 한층의 반도체 화합물층을 성장시키는 단계,
c. 화합물층의 표면에 한층의 금속 박막을 에피택셜 성장시키고, 기상성장 기술을 이용하여 금속과 반도체가 결합하는 계면에 금속층을 형성하며, 에칭처리를 통하여 금속층 상에 규칙적으로 배열된 다수의 슬릿을 형성하고, 슬릿의 개구는 금속층과 반도체 화합물층의 결합면에 대향되는 면에 위치하는 단계,
d. 기상성장 기술을 이용하여 슬릿의 밑부분에 열전도층를 성장시키는 단계,
e. 전기도금 혹은 기상성장 기술을 이용하여 열전도층의 표면에 전력공급팔과 제1 전력공급 전극을 에피택셜 성장시키고, 전력공급팔과 제1 전력공급 전극은 각각 독립된 부분인 단계,
f. 제1 전력공급 전극의 표면에 N/P 열전대 반도체층을 에피택셜 성장시킨 후 고온 확장 및 이온 주입법을 통하여 반도체 재료에 도핑처리를 수행함으로써 교대로 배열된 N형과 P형 열전대를 생성하는 단계,
g. 열전대 반도체층의 N/P형 열전대의 제1 전력공급 전극에 대향되는 일단에 기상성장 기술 혹은 전기도금 방법으로 제2 전력공급 전극을 에피택셜 성장시키는 단계,
h. 제2 전력공급 전극의 표면에 열전도층를 커버하는 단계를 포함하는 트랜지스터의 제조 방법.
전력공급팔과 제1 전력공급 전극이 높이가 동일하고 각각 독립된 부분으로 가공되는 것이 바람직하다.
열전도층과 방열층이 동일한 열전도 재료로 형성되고,
방열층의 가장 외측의 표면의 높이가 슬릿의 가장 외측의 표면과 일치하는 것이 바람직하다.
전기도금 혹은 기상성장 기술을 이용하여 열전도층에 온도검측점인 전도성 금속 박막층을 에피택셜 성장시키는 단계를 더 포함하는 것이 바람직하다.
상기한 바와 같이 본 발명의 실시예에 의하면 트랜지스터의 열을 고속으로 도출하여 방열시킬 수 있고 전력증폭기의 튜브 및 그 주위의 소자의 신뢰성을 현저하게 향상시키며 고온에서의 전력증폭기의 성능 지표를 대폭 개선시키고 기기의 사용수명을 연장시키며 경쟁력을 향상시킬 수 있다.
도1은 종래 트랜지스터의 방열 장치를 나타낸 도이다.
도2는 본 발명의 실시예에 따른 펠티에 효과에 기반한 새로운 트랜지스터를 나타낸 도이다.
도3은 본 발명의 실시예에 따른 새로운 트랜지스터 반도체의 제조 공정을 나타낸 흐름도이다.
도4는 본 발명의 실시예에 따른 트랜지스터의 측면A-A의 단면도이다.
도5는 본 발명의 실시예에 따른 트랜지스터의 밑부분B-B의 단면도이다.
도6은 본 발명의 실시예에 따른 트랜지스터의 방열 응용예를 나타낸 도이다.
본 발명은 종래 LDMOSFET(횡방향 확산 금속 산화물 반도체) 트랜지스터의 기본적인 구조에 기반하여 현재의 반도체 가공 공정 기술(예를 들어, 에피택셜 성장 기술, 기상성장 기술 등)을 결합하여 반도체 Peltier 효과를 종래 전계 효과 트랜지스터 구조에 응용함으로써 열을 고속 전달할 수 있는 새로운 트랜지스터 구조를 제공하여 종래 트랜지스터의 열전도 문제를 해결한다. 본 발명의 트랜지스터에 의하면 기존의 튜브의 밀착 방식을 보류함으로써 사용의 편의를 실현하는 동시에 튜브 코어의 열량을 고속으로 방열핀으로 도출하여 온도를 일정한 범위 내에서 제어할 수 있다. 종래 반도체 열전대 냉각장치와의 사용 방식의 차이는 본 발명에 있어서, 반도체의 에피택셜 성장 공정을 통하여 반도체 열전대 및 방열 장치를 전계 효과 트랜지스터에 결합시켜 일체화 성장 구조를 형성하고 불필요한 열저항에 의한 영향을 절감시키며 외관이 완전한 밀폐된 구조를 실현할 수 있고 또한, 종래 트랜지스터와 동일한 밀착 방식을 구비하여 열전도 효과가 우수하고 온도를 검측 및 제어할 수 있는 장점이 있다.
도2에 도시한 바와 같이 반도체 성장기재 상에 종래 트랜지스터 가공 공정을 통하여 트랜지스터의 동작에 필요한 전도성 슬릿과, 도핑 영역과, 반도체 산화물과, 금속 전극 등을 성장시킨다. 도2의 하부 부분은 반도체 열전 효과 장치와 반도체 기재를 결합시킨 것을 나타낸 도이다.
도4는 A-A 단면을 나타낸 도로, ①층은 반도체 성장기재이다. ②층은 반도체 기재 상에 성장된 반도체 화합물이다. 금속/ 반도체의 계면형성메커니즘에 따라 ②층의 반도체 화합물 상에 금속 성장층 박막, 예를 들어 과도용 자성 금속 Mn, Cu 등을 형성하고 금속 박막 상에 한층의 두꺼운 금속층③층을 형성하며, ③층을 트랜지스터의 소스 접지 금속으로 하고 트랜지스터의 열전도 금속층으로도 한다. 열전도층 ④층과 방열층 ⑨층은 열전도와 차단 작용을 일으키므로 양호한 열전도성 및 열안정성을 구비하여야 하고, 예를 들어, 질화알루미늄, 산화베릴륨 등 물질을 이용할 수 있고, ④층은 열흡수단으로 트랜지스터의 밑부분의 열량을 흡수하는 동시에 소스 금속층과 열전대의 전력공급극을 차단시키는 작용을 일으키며, ⑨층 방열단은 열전대로부터 전달된 열량을 다시 외부의 방열기로 전달한다. ⑤층은 열전대의 양극/음극의 전력공급팔로, 용접을 통하여 전원의 양극/음극에 연결된다. 제1 전력공급 전극⑥층과 제2 전력공급 전극⑧층은 N/P형 열전대의 전력공급 전극이고, N/P형 열전대의 두미를 직렬시켜 전류의 이동을 실현한다. ⑤, ⑥, ⑧층은 각각 독립된 부분으로 ⑤와 ⑥의 높이는 동일하고, ⑤층은 직류 전원의 전력공급에 필요한 두 전기팔이고, ⑥층과 ⑧층은 각각 N/P 열전대 극자(極子)의 양단에 설치되고 각 층은 서로 독립된 금속 전극으로 구성되며, 전극에 의하여 인접한 N형과 P형 열전대 극자의 두 전극이 연결되고 ⑥층과 ⑧층 사이는 N형 혹은 P형 열전대 극자를 통하여 연결되고, 이로 인하여 ⑤층, ⑥층과 ⑧층에 의하여 한 전류 통로를 형성할 수 있다.
⑦층은 N/P형 열전대층이고 반도체 도핑 공정을 통하여 형성되며, 루프 중의 전류는 N→P→N에 따라 차례로 이동되어 열량을 열흡수단으로부터 방열단으로 이동시키며 흡수하는 열량의 양은 전류 크기 및 열전대의 수량과 관련된다. 도5 중의 ⑩점은 온도검측점으로 온도 검측 칩에 연통되어 있고 트랜지스터의 밑부분의 온도를 검측하고 N/P형 열전대층의 양단의 전류 크기를 제어한다.
도5는 트랜지스터의 밑부분의 B-B 단면을 나타낸 도로, 소스 금속과 N/P 열전대는 교대로 배열되고 소스 금속의 접지 요구를 만족시킬 수 있을 뿐만 아니라 열전대의 전력공급 및 방열 요구도 만족시킬 수 있다.
도2에 있어서 N/P형 열전대를 한층씩 사용할 경우, ④층의 열흡수단과 ⑨층의 방열단의 온도차이는 71°C에 달하고 다수층을 사용할 경우 온도차이는 131°C에 달할 수 있으며 최대전력손실은 300W에 달한다.
본 발명의 상기 방열 장치를 전도성 슬릿이 접지면에 평형되는 트랜지스터에 응용할 수 있고 열량을 더욱 효율적으로 방열할 수 있다. 본 발명에 있어서, 반도체 성장기재의 유형은 한정하지 않고 Si 기판의 MOSFET, GaAs MESFET, GaN FET 등 전계 효과 트랜지스터에 이용할 수 있고, 예를 들어 SiGe, InP 등 반도체 기판 트랜지스터에 이용할 수도 있으며 이러한 트랜지스터는 소스 금속이 전도성 슬릿에 평형되고 소스 금속이 접지면과 방열면에 밀착되는 특징을 구비한다.
도6은 트랜지스터의 방열의 응용예이다. PCB는 방열핀 기판에 밀착되고, 방열핀 기판은 기기 전체의 하우징의 일부분이며 트랜지스터의 게이트와 드레인을 PCB 상에 용접시키고 밑부분의 소스 금속은 하부의 방열핀과 양호하게 용접되며, 도4 중의 ⑨층의 방열단과 방열핀은 양호하게 접촉되며 도4 중의 ⑤층의 양 전력공급극과 음 전력공급극은 도선을 통하여 PCB 상의 전원에 연결되고 도선은 도5 중의 온도검측점⑩에 용접되며 도선은 방열핀을 통과하여 PCB 상의 온도 검측 칩에 연결되고, 또한 도선을 튜브의 내부로부터 인출시켜 단자를 형성하여 연결선에 연결시킬 수도 있다.
트랜지스터에 의하여 발생되는 대부분의 열량은 N/P 열전대를 통하여 방열핀에 전달되고 외부의 송풍기를 통하여 방열핀 상의 열량을 주위의 공기로 방열시키며(송풍기도 기기전체의 하우징에 장착할 수도 있다), 또한, 수냉각 혹은 기타 방식으로 동일한 방열 효과를 실현할 수 있고, 이로 인하여 대부분의 열량이 상기 형태로 방열되고 소부분의 열량이 방열핀을 통하여 PCB에 전달되지만 소자에 대한 영향은 매우 작다. 온도 검측 칩은 도4 중의 ④층의 열흡수단의 온도를 실시간으로 검측하고 온도와 전류의 대응 관계(사용하기 전에 실험을 통하여 획득하였음)에 근거하여 전류 크기를 자동적으로 제어하고 N/P 열전대의 열전도 효율을 제어하며 트랜지스터의 온도를 일정한 범위에 제어한다.
더욱 양호한 열전도 효과를 실현하기 위하여 트랜지스터의 밑부분의 면적을 확대하여 N/P 열전대 극자의 수량을 증가하고 더욱 효율적으로 열량을 도출할 수 있다. N/P 열전대 극자의 높이는 2.5mm~4mm의 범위로 설정되는 것이 바람직하고, 높이가 너무 낮으면 열전대 재료에 도핑되는 전하량이 적고 열전도 효과에 영향을 주게 된다. 그리고 높이가 너무 높으면 소스 금속의 방열핀의 길이가 대응되게 증가되므로 소스의 접지 효과에 영향을 주게 되고 특히 고주파수로 작동하는 트랜지스터의 경우 그 영향이 더욱 선명하다. 그리고 기타 방식으로 열전도 효과를 향상시킬 수 있는데, 예를 들어, 저주파수로 작동하는 대전력 트랜지스터의 경우, 다수층의 N/P 열전대 극자층을 중첩시키는 방식으로 열전도 성능을 강화할 수 있는데, 고주파수 트랜지스터의 경우에는 다수층의 방식을 이용하지 않는 것이 좋고(소스 접지 효과에 영향을 주지않는 경우는 제외), 혹은 예를 들어 겹층, 굽이 등 기타 모양으로 가공하고 트랜지스터의 상방의 하우징을 성장시키므로서 열전도 통로 및 면적을 증가할 수 있고, 구체적인 방식은 시스템 기기 및 방열 조건에 따라 확장되거나 제한을 받게 된다.
도3은 본 발명에 따른 새로운 트랜지스터 반도체의 제조 공정을 나타낸 흐름도로, 아래 흐름도3과 단면도 4, 5를 결합하여 제조의 실시형태를 상세하게 설명한다. 아래에서 설명하거나 혹은 기재된 반도체 가공 공정 및 기술은 새로운 트랜지스터 구조를 실현하기 위한 한가지 방법에 불과하고 다른 기술 혹은 새로운 반도체 가공 기술 및 처리 공정을 통하여 그 구조를 실현할 수도 있고 각 단계의 전 혹은 그 후에 더욱 상세한 공정 혹은 처리 단계를 추가할 수도 있다.
단계1: 트랜지스터의 증폭 기능 영역의 가공, 도3의 구성1을 참조하고 도4 중의 구조를 나타낸 도를 참조하여, 우선, 예를 들어, 단일 결정 실리콘, 탄산질소, 갈륨 비소 등 널리 이용되는 기판 재료와 같은 성장기재 ①층을 제공하고, 종래 반도체 공정 기술을 통하여 전도성 슬릿, 도핑 영역, 반도체 산화물, 전력공급 전극 등을 포함한 기재 이상의 부분을 성장시킨다.
단계2: 이 단계로부터 트랜지스터의 열전도 기능 영역의 가공을 시작, 도3 중의 구성2와 구조도4를 참조하여, 반도체 성장기재 상에 우선, 예를 들어Ⅳ-Ⅵ족 화합물 등 한층의 반도체 화합물층②을 성장시키고, 그 화합물층은 열전도효율이 높고 열안정성이 양호하여야 하고 하기 금속 박막층의 에피택셜 성장에 유리한 것이여야 한다.
단계3: 도3 중의 구성3과 구조도4를 참조하여, ②층 화합물의 표면에 한층의 금속 박막을 에피택셜 성장시켜 금속/Ⅳ-Ⅵ족 반도체 계면을 형성하고, 금속 재료는 게이트 및 드레인과 동일할 수도 있고 서로 다를 수도 있지만 양호한 전도성 열전도성 재료여야 한다. 기상성장 기술을 통하여 금속/반도체 계면에 고순도의 두꺼운 금속층③층을 형성하여 소스 접지 금속층과 열전도층으로 하고, 그 다음 N/P 열전대의 성장에 이용하도록 에칭처리를 통하여 소스 금속층에 규칙적으로 배열된 다수의 슬릿○11을 형성한다.
단계4: 도3 중의 구성4와 구조도4를 참조하여, 단계3의 기초하에, 동일하게 기상성장 기술을 이용하여 소스 금속 슬릿의 표면에 예를 들어 산화베릴륨, 질화알루미늄등 열전도 효과가 우수한 열전도층④층을 성장시키고, 기상성장 기술을 이용하면 화합물의 밀도 및 순도를 유효하게 제어할 수 있다.
단계5: 도3 중의 구성5와 구조도4, 5를 참조하여, 단계4에 기재된 금속 슬릿 내의 열전도 화합물 표면층에 전기도금 혹은 기상성장 기술을 이용하여 전도성 금속 박막을 에피택셜 성장시켜 ⑤, ⑥과 ⑩층으로 하고 성장과정에 템플릿으로 무금속층 부분을 차단하여 필요한 부분에만 금속층을 형성하면 되고 ⑩층은 온도검측점이다.
단계6: 도3 중의 구성6과 구조도4를 참조하여, ⑥층 기초하에 열전대 반도체 재료⑦층을 에피택셜 성장시키고, 널리 이용되는 것은 텔루르화 비스무스(bismuth telluride) 화합물 반도체 재료이고, 그다음 고온 확산과 이온 주입법을 통하여 반도체 재료에 도핑 처리를 수행하여 교대로 배열된 N형과 P형 열전대를 생성한다.
단계7: 도3 중의 구성7과 구조도4를 참조하여, ⑦층N/P형 열전대의 선부에 기상성장 기술 혹은 전기도금 방법으로 금속 박막을 에피택셜 성장시켜 제2 전력공급 전극층⑧로 하고 금속 전극은 N형과 P형 반도체의 두미를 직렬 연결시키고 열량은 병렬 방식으로 흡열단으로부터 방열단에 전달된다.
단계8: 도3 중의 구성8과 구조도4를 참조하여, ⑧층 금속 전극의 표면에 ④층과 동일한 열전도 재료를 커버하여 방열층⑨층으로하고, 이 층의 가장 외부의 표면의 높이는 슬릿⑪의 가장 외부의 표면과 일치하고 소스 금속 및 ⑨층 열전도 재료와 밑부분의 방열의 양호한 접촉을 보장하여 방열 효과에 영향을 미치지 않도록 한다.

Claims (12)

  1. 반도체 성장기재와 반도체 열전 효과 장치를 포함하고,
    상기 반도체 열전 효과 장치는 상기 반도체 성장기재 상에 성장된 반도체 화합물층(2)과, 상기 반도체 화합물층(2) 상에 성장된 금속층(3)과, 상기 금속층(3) 상에 성장된 열전도층(4)과, 상기 열전도층(4) 상에 성장된 열전대 열전도 장치와, 상기 열전도층(4)에 대향되는 상기 열전대 열전도 장치의 다른면에 성장된 방열층(9)을 포함하며,
    상기 열전대 열전도 장치가 상기 열전도층(4) 상에 성장되어 열전대 열전도 장치에 전기적으로 연결되는 전력공급팔(5)를 포함하는 트랜지스터.
  2. 제1항에 있어서,
    상기 열전대 열전도 장치는 조를 구성하는 N형 열전대와 P형 열전대를 포함하고,
    상기 금속층(3) 상에는 차례로 배열된 다수의 슬릿(11)이 설치되고,
    상기 슬릿(11)의 개구는 상기 금속층(3)과 상기 반도체 화합물층(2)의 결합면에 대향되는 면에 위치하고,
    상기 열전도층(4)은 상기 슬릿(11)의 밑부분에 성장되고,
    상기 열전도층(4) 상에 상기 슬릿(11)에 따라 다수 조의 상기 N형 열전대와 P형 열전대가 성장되고,
    각 조 중의 N형 열전대와 P형 열전대는 전기적으로 연결되며,
    인접한 조의 N형 열전대와 P형 열전대는 전기적으로 연결되어 N형 열전대→P형 열전대→N형 열전대의 통로를 형성하고,
    상기 전력공급팔(5)은 각각 상기 슬릿(11)의 일단의 N형 열전대 및 각 상기 슬릿(11)의 타단의 P형 열전대에 전기적으로 연결되는 트랜지스터.
  3. 제2항에 있어서,
    상기 열전대 열전도 장치가 제1 전력공급 전극(6)과 제2 전력공급 전극(8)을 더 포함하고,
    상기 제1 전력공급 전극(6)은 상기 슬릿(11)의 열전도층(4) 상의 인접한 조의 N형 열전대와 P형 열전대의 선부 및 그 사이의 위치에 성장되어 인접한 조의 N형 열전대와 P형 열전대를 전기적으로 연결시키며,
    또한, 상기 제2 전력공급 전극(8)은 각 조의 N형 열전대와 P형 열전대의 밑부분 및 그 사이의 위치에 성장되어 각 조 중의 N형 열전대와 P형 열전대를 전기적으로 연결시키는 트랜지스터.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 열전대 열전도 장치가 상기 금속층(3) 상의 상기 열전도층(4) 상에 성장되는 온도검측점(10)을 더 포함하는 트랜지스터.
  5. 방열핀 기판과, 상기 방열핀 기판에 밀착되는 인쇄회로 기판과, 상기 인쇄회로 기판에 연결되는 트랜지스터를 포함하고,
    상기 트랜지스터는 반도체 성장기재와 반도체 열전 효과 장치를 포함하며,
    상기 반도체 열전 효과 장치는 상기 반도체 성장기재 상에 성장된 반도체 화합물층(2)과, 상기 반도체 화합물층(2) 상에 성장된 금속층(3)과, 상기 금속층(3) 상에 성장된 열전도층(4)과, 상기 열전도층(4) 상에 성장된 열전대 열전도 장치와, 상기 열전도층(4)에 대향되는 상기 열전대 열전도 장치의 다른면에 성장된 방열층(9)을 포함하며,
    상기 트랜지스터의 금속층(3)은 상기 방열핀 기판 상의 방열핀에 용접되며,
    상기 방열층(9)은 상기 방열핀에 접촉되고,
    상기 열전대 열전도 장치가 상기 열전도층(4) 상에 성장되어 열전대 열전도 장치에 전기적으로 연결되는 전력공급팔(5)를 더 포함하는 트랜지스터의 방열 구조.
  6. 제5항에 있어서,
    상기 열전대 열전도 장치는 조를 구성하는 N형 열전대와 P형 열전대를 포함하고,
    상기 금속층(3) 상에는 차례로 배열된 다수의 슬릿(11)이 설치되며,
    상기 슬릿(11)의 개구는 상기 금속층(3)과 상기 반도체 화합물층(2)의 결합면에 대향되는 면에 위치하고,
    상기 열전도층(4)는 상기 슬릿(11)의 밑부분에 성장되며,
    상기 열전도층(4) 상에 상기 슬릿(11)에 따라 다수 조의 상기 N형 열전대와 P형 열전대가 성장되고,
    각 조 중의 N형 열전대와 P형 열전대는 전기적으로 연결되며,
    인접한 조 중의 N형 열전대와 P형 열전대가 전기적으로 연결되어 N형 열전대→P형 열전대→N형 열전대의 통로를 형성하며,
    상기 전력공급팔(5)는 각각 상기 슬릿(11)의 일단의 N형 열전대 및 각 상기 슬릿(11)의 타단의 P형 열전대에 전기적으로 연결되는 트랜지스터의 방열 구조.
  7. 제6항에 있어서,
    상기 열전대 열전도 장치가 제1 전력공급 전극(6)과 제2 전력공급 전극(8)을 더 포함하고,
    상기 제1 전력공급 전극(6)은 상기 슬릿(11)의 열전도층(4) 상의 인접한 조의 N형 열전대와 P형 열전대의 선부 및 그 사이의 위치에 성장되어 인접한 조의 N형 열전대와 P형 열전대를 전기적으로 연결시키며,
    또한, 상기 제2 전력공급 전극(8)은 각 조의 N형 열전대와 P형 열전대의 밑부분 및 그 사이의 위치에 성장되어 각 조 중의 N형 열전대와 P형 열전대를 전기적으로 연결시키는 트랜지스터의 방열 구조.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    직류 전력공급 장치와, 온도 검측 및 제어 칩을 더 포함하고,
    상기 열전대 열전도 장치가 상기 금속층(3) 상의 상기 열전도층(4) 상에 성장되는 온도검측점(10)을 더 포함하며,
    상기 온도 검측 및 제어 칩이 각각 상기 온도검측점(10)과 상기 직류 전력공급 장치에 연결되는 트랜지스터의 방열 구조.
  9. 전도성 슬릿(11), 도핑 영역, 반도체 산화물, 전력공급 전극 등을 포함한 부분이 기재 이상으로 성장하도록 성장기재층(1)을 제공하는 단계,
    상기 반도체 성장기재층(1) 상에 한층의 반도체 화합물층(2)을 성장시키는 단계,
    상기 화합물층(2)의 표면에 한층의 금속 박막을 에피택셜 성장시키고, 기상성장 기술을 이용하여 금속과 반도체가 결합하는 계면에 금속층(3)을 형성하며, 에칭처리를 통하여 상기 금속층(3) 상에 규칙적으로 배열된 다수의 슬릿(11)을 형성하고, 상기 슬릿(11)의 개구는 상기 금속층(3)과 상기 반도체 화합물층(2)의 결합면에 대향되는 면에 위치하는 단계,
    기상성장 기술을 이용하여 슬릿(11)의 밑부분에 열전도층(4)를 성장시키는 단계,
    전기도금 혹은 기상성장 기술을 이용하여 상기 열전도층(4)의 표면에 전력공급팔(5)와 제1 전력공급 전극(6)을 에피택셜 성장시키고, 상기 전력공급팔(5)와 제1 전력공급 전극(6)은 각각 독립된 부분인 단계,
    상기 제1 전력공급 전극(6)의 표면에 N/P 열전대 반도체층(7)을 에피택셜 성장시킨 후 고온 확장 및 이온 주입법을 통하여 반도체 재료에 도핑처리를 수행하므로서 교대로 배열된 N형과 P형 열전대를 생성하는 단계,
    상기 열전대 반도체층(7)의 N/P형 열전대의 상기 제1 전력공급 전극(6)에 대향되는 일단에 기상성장 기술 혹은 전기도금 방법으로 제2 전력공급 전극(8)을 에피택셜 성장시키는 단계,
    상기 제2 전력공급 전극(8)의 표면에 열전도층(9)를 커버하는 단계를 포함하는 트랜지스터의 제조 방법.
  10. 제9항에 있어서,
    상기 전력공급팔(5)와 상기 제1 전력공급 전극(6)이 높이가 동일하고 각각 독립된 부분으로 가공되는 트랜지스터의 제조 방법.
  11. 제10항에 있어서,
    상기 열전도층(4)와 방열층(9)가 동일한 열전도 재료로 형성되고,
    상기 방열층(9)의 가장 외측의 표면의 높이가 슬릿(11)의 가장 외측의 표면과 일치하는 트랜지스터의 제조 방법.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서,
    전기도금 혹은 기상성장 기술을 이용하여 상기 열전도층(4)에 온도검측점(10)인 전도성 금속 박막층을 에피택셜 성장시키는 단계를 더 포함하는 트랜지스터의 제조 방법.
KR1020157018392A 2012-12-19 2013-08-23 트랜지스터, 트랜지스터의 방열 구조 및 트랜지스터의 제조 방법 Active KR102010626B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201210592156.4 2012-12-19
CN201210592156.4A CN103887339B (zh) 2012-12-19 2012-12-19 一种晶体管、晶体管的散热结构以及晶体管的生产方法
PCT/CN2013/082154 WO2014094450A1 (zh) 2012-12-19 2013-08-23 一种晶体管、晶体管的散热结构以及晶体管的生产方法

Publications (2)

Publication Number Publication Date
KR20150106885A true KR20150106885A (ko) 2015-09-22
KR102010626B1 KR102010626B1 (ko) 2019-08-13

Family

ID=50956159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157018392A Active KR102010626B1 (ko) 2012-12-19 2013-08-23 트랜지스터, 트랜지스터의 방열 구조 및 트랜지스터의 제조 방법

Country Status (6)

Country Link
US (1) US9520338B2 (ko)
EP (1) EP2937908B1 (ko)
JP (1) JP6064054B2 (ko)
KR (1) KR102010626B1 (ko)
CN (1) CN103887339B (ko)
WO (1) WO2014094450A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101554913B1 (ko) * 2013-10-17 2015-09-23 (주)실리콘화일 방열 기능을 갖는 반도체 장치 및 이를 구비하는 전자 기기
US10842028B2 (en) 2015-06-22 2020-11-17 Telefonaktiebolaget Lm Ericsson (Publ) Method for mounting a power amplifier (AP) assembly
CN107750478B (zh) * 2015-06-22 2021-06-01 瑞典爱立信有限公司 无埋块rf功率放大器
US10103311B2 (en) 2015-07-17 2018-10-16 Marlow Industries, Inc. Flexible sink for a thermoelectric energy generation system
US10134881B1 (en) * 2017-05-18 2018-11-20 Qualcomm Incorporated Quantum well thermal sensing for power amplifier
CN108987559B (zh) * 2018-06-28 2022-06-21 江苏师范大学 一种基于石墨烯材料的集成电路热管理系统
CN109904130A (zh) * 2019-02-13 2019-06-18 浙江天毅半导体科技有限公司 一种一体化电力模块散热器
CN111354694A (zh) * 2020-04-16 2020-06-30 深圳市爱庞德新能源科技有限公司 加快贴片晶体管处散热速度的结构
CN111863745B (zh) * 2020-08-17 2022-04-08 天津大学 一种针对介质集成悬置线功放的散热结构
CN113488443A (zh) * 2021-06-08 2021-10-08 电子科技大学 一种超高真空系统下的制冷型NEA GaN电子源组件结构
CN116801660A (zh) * 2022-03-14 2023-09-22 京东方科技集团股份有限公司 显示面板以及显示装置
CN114334867B (zh) * 2022-03-15 2022-06-14 合肥阿基米德电子科技有限公司 一种自动温度控制功率芯片结构及制备方法
CN115132678B (zh) * 2022-08-30 2023-03-14 北京象帝先计算技术有限公司 晶片、晶片制备方法、芯片、芯片制备方法和电子设备
CN115655334A (zh) * 2022-11-15 2023-01-31 中国科学院合肥物质科学研究院 一种便携式微光器件性能测试装置
CN116105397A (zh) * 2022-11-16 2023-05-12 浙江先导热电科技股份有限公司 一种便于安装的半导体制冷片
CN116059533B (zh) * 2023-02-20 2023-11-21 湖南安泰康成生物科技有限公司 一种主动散热电极片及电极装置
CN116705724B (zh) * 2023-06-27 2024-03-22 先之科半导体科技(东莞)有限公司 一种便于维护且使用寿命长的mos晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298319A (ja) * 1996-05-07 1997-11-18 Kitagawa Ind Co Ltd ペルチェ素子
US6559538B1 (en) * 2000-10-20 2003-05-06 Bae Systems Information And Electronic Systems Integration Inc. Integrated circuit device having a built-in thermoelectric cooling mechanism
US20050091989A1 (en) * 2003-11-04 2005-05-05 Leija Javier M. Cooling system for an electronic component

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1143749B1 (en) 1998-12-23 2005-03-09 Telecommunication Laboratories, Chunghwa Telecom Co., Ltd. Fuzzy channel allocation controller having service quality insuring
SE517455C2 (sv) * 1999-12-15 2002-06-11 Ericsson Telefon Ab L M Effekttransistormodul, effektförstärkare samt förfarande för framställning därav
CN2446663Y (zh) * 2000-06-16 2001-09-05 中国科学院上海冶金研究所 一种新结构薄膜热电堆
US6800933B1 (en) * 2001-04-23 2004-10-05 Advanced Micro Devices, Inc. Integrated circuit cooling device
US6674128B1 (en) * 2001-04-27 2004-01-06 Advanced Micro Devices, Inc. Semiconductor-on-insulator device with thermoelectric cooler on surface
JP2003179230A (ja) * 2001-12-12 2003-06-27 Yaskawa Electric Corp 絶縁ゲートバイポーラトランジスタ
JP2003243731A (ja) * 2001-12-12 2003-08-29 Yaskawa Electric Corp 半導体基板、半導体装置の製造方法およびその駆動方法
US6646599B1 (en) * 2002-03-15 2003-11-11 Itt Manufacturing Enterprises, Inc. Open loop array antenna beam steering architecture
US6756536B2 (en) * 2002-03-28 2004-06-29 Bae Systems Information And Electronic Systems Integration Inc. Thermoelectric microactuator
US20040155251A1 (en) * 2003-02-07 2004-08-12 Vladimir Abramov Peltier cooler integrated with electronic device(s)
EP1665401A2 (en) * 2003-09-12 2006-06-07 Board of Trustees operating Michigan State University Silver-containing thermoelectric compounds
CN2831423Y (zh) * 2005-09-13 2006-10-25 中兴通讯股份有限公司 大规模集成芯片的有源散热装置
KR20080062045A (ko) * 2006-12-29 2008-07-03 동부일렉트로닉스 주식회사 시모스 소자 및 그 제조 방법
US20080229759A1 (en) * 2007-03-21 2008-09-25 Chien Ouyang Method and apparatus for cooling integrated circuit chips using recycled power
CN101359604A (zh) * 2008-08-26 2009-02-04 深圳华为通信技术有限公司 一种加强芯片散热的方法、装置及系统
CN101692428B (zh) * 2009-09-09 2011-03-23 贵州振华风光半导体有限公司 工作温度可控混合集成电路的集成方法
US8847382B2 (en) * 2010-12-06 2014-09-30 Stmicroelectronics Pte. Ltd. Thermoelectric cooler system, method and device
CN202068708U (zh) * 2011-05-09 2011-12-07 中兴通讯股份有限公司 一种散热装置
CN203118955U (zh) * 2012-12-19 2013-08-07 中兴通讯股份有限公司 一种晶体管及晶体管的散热装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298319A (ja) * 1996-05-07 1997-11-18 Kitagawa Ind Co Ltd ペルチェ素子
US6559538B1 (en) * 2000-10-20 2003-05-06 Bae Systems Information And Electronic Systems Integration Inc. Integrated circuit device having a built-in thermoelectric cooling mechanism
US20050091989A1 (en) * 2003-11-04 2005-05-05 Leija Javier M. Cooling system for an electronic component

Also Published As

Publication number Publication date
US9520338B2 (en) 2016-12-13
JP6064054B2 (ja) 2017-01-18
WO2014094450A1 (zh) 2014-06-26
EP2937908A1 (en) 2015-10-28
CN103887339A (zh) 2014-06-25
EP2937908A4 (en) 2015-12-09
EP2937908B1 (en) 2018-10-10
JP2016507889A (ja) 2016-03-10
US20150348867A1 (en) 2015-12-03
CN103887339B (zh) 2019-02-05
KR102010626B1 (ko) 2019-08-13

Similar Documents

Publication Publication Date Title
KR102010626B1 (ko) 트랜지스터, 트랜지스터의 방열 구조 및 트랜지스터의 제조 방법
US9722032B2 (en) Tuned semiconductor amplifier
CN205752162U (zh) 半导体封装
CN112447644B (zh) 半导体器件封装件
CN113629016B (zh) 一种氮化镓hemt芯片整合封装结构及其制造方法
CN113629017B (zh) 氮化镓hemt芯片整合封装结构及其制造方法
US8766433B2 (en) Electronic chip having channels through which a heat transport coolant can flow, electronic components and communication arm incorporating said chip
TW201234601A (en) Vertical semiconductor device and manufacturing method therefor
CN101223638A (zh) 具有改进的浪涌能力的肖特基二极管
CN203118955U (zh) 一种晶体管及晶体管的散热装置
US12463188B2 (en) Flip-chip packaged power transistor module having built-in gate driver
CN103474460B (zh) 一种高电子迁移率晶体管
CN116884932A (zh) 芯片封装结构
CN210040205U (zh) 一种基于GaN技术的工业电源
US8698302B2 (en) Power switching assembly having a robust gate connection
US20220148947A1 (en) Semiconductor device package
CN115116863B (en) Chip heat radiation structure and preparation method thereof
RU2519055C1 (ru) Мощный транзистор свч
JP5109582B2 (ja) 半導体素子
CN117133729A (zh) 内建闸极驱动芯片的覆晶封装功率晶体管模块
KR20190066481A (ko) 전계효과 전력소자 제작방법
CN108878386A (zh) 射频集成电路器件及其制造方法
JP2010212520A (ja) 電子装置及びその製造方法

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000