KR20160053937A - 접합 레이어 도포 방법 - Google Patents

접합 레이어 도포 방법 Download PDF

Info

Publication number
KR20160053937A
KR20160053937A KR1020167006613A KR20167006613A KR20160053937A KR 20160053937 A KR20160053937 A KR 20160053937A KR 1020167006613 A KR1020167006613 A KR 1020167006613A KR 20167006613 A KR20167006613 A KR 20167006613A KR 20160053937 A KR20160053937 A KR 20160053937A
Authority
KR
South Korea
Prior art keywords
substrate
aluminum
layer
preferably less
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020167006613A
Other languages
English (en)
Other versions
KR102084291B1 (ko
Inventor
마르쿠스 윔프링거
Original Assignee
에베 그룹 에. 탈너 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에베 그룹 에. 탈너 게엠베하 filed Critical 에베 그룹 에. 탈너 게엠베하
Publication of KR20160053937A publication Critical patent/KR20160053937A/ko
Application granted granted Critical
Publication of KR102084291B1 publication Critical patent/KR102084291B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H01L24/29—
    • H01L24/32—
    • H01L24/83—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0104—Chemical-mechanical polishing [CMP]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0133—Wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • H01L2224/29082—
    • H01L2224/291—
    • H01L2224/29105—
    • H01L2224/29118—
    • H01L2224/29123—
    • H01L2224/29124—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01315—Forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01371—Cleaning, e.g. oxide removal or de-smearing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07355—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/322—Multilayered die-attach connectors, e.g. a coating on a top surface of a core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H10W72/3528—Intermetallic compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Physical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)
  • Contacts (AREA)

Abstract

본 발명은 기재 레이어 및 보호 레이어로 구성된 접합 레이어를 기판 상에 도포하는 방법에 관한 것이며, 다음의 단계를 포함한다:
- 기판의 접합면에 기재 레이어로서 산화 가능한 기재를 도포하고 단계,
- 기재에 보호 레이어로서 적어도 부분적으로 용해 가능한 보호재를 사용하여 기재 레이어를 적어도 부분적으로 피복하는 단계.
게다가, 본 발명은 대응하는 기판에 관한 것이다.

Description

접합 레이어 도포 방법 {METHOD FOR APPLYING A BONDING LAYER}
본 발명은 청구항 1에 따른 방법 및 청구항9에 따른 기판에 관한 것이다.
종래 기술에서, 다양한 재료를 서로 연결하는 무수한 방법이 존재한다. 최근 반도체 산업에서, 일시적 또는 영구적으로 두 기판을 서로 연결하는 접합 기술이 주로 인정받고 있다. 접합 공정은 반도체(들) 및/또는 기판 상의 금속 구조물 사이에서 매우 빈번하게 일어난다. 최근 가장 잘 알려진 금속 접합 기술은 구리 접합이다. 기판은 마이크로칩, 메모리 칩, 또는 MEMS 조립체와 같은 기능성 조립체를 위한 캐리어이다. 최근, 노동 집약적이고 고가이며 결점에 취약한 조립체 사이 와이어-접합 공정을 피하기 위해, 다양한 기판 상에 배열된 조립체 사이 연결을 만들기 위한 시도가 더욱 더 이루어졌다. 게다가, 직접 접합 변형은높은 조립체 밀도의 큰 이점을 가진다. 조립체는 더 이상 서로 나란히 배치되어, 와이어를 통해 연결되어서는 안되고, 그보다는 다양한 기술에 의해 서로 적층되어 서로 수직으로 연결된다. 대부분의 경우에, 수직 연결은 접촉 지점에 의해 생성된다. 상이한 기판의 접촉 지점은 서로 동일해야 하고 실제 접합 공정 전에 서로에 대해 배향된다.
또 다른 덜 일반적인 공정은 알루미늄 접합이다. 상기 공정에서, 기판 표면 상의 알루미늄화된 지점은 제2 기판 상에 놓인 물질과 접합되어야 한다. 이러한 경우, 상기 물질은 알루미늄 또는 적합한, 상이한 물질일 수 있다. 알루미늄의 하나의 결점은 극도의 산소 친화성이다. 심지어 구리와 함께 산소 친화성이 높아져, 산화 구리는 접합 공정 전에 규칙적으로 제거되어야 한다. 알루미늄과 함께, 산소 친화성은 배수로 높아진다. 알루미늄은 여전히 상대적으로 두꺼운, 부동태화 알루미늄 산화 레이어를 형성하며, 이는 제거가 어렵다. 구리와는 달리, 알루미늄은 따라서 접합 연결에 흔하지 않게 사용되고, 이는 현재 매우 안정한 산화 레이어로 인해, 신뢰성 있는 접합 결과는 합리적인 비용에서 성취되지 않기 때문이다. 그럼에도 불구하고, 알루미늄은 칩 표면 상에 횡방향으로 금속 연결을 생성하기 위해 반도체 영역에 널리 사용된다. 여기에, 알루미늄은 예를 들어, 구리 또는 금보다 실리콘에서 상당히 더 느린 확산 거동을 가지는 점에서 구별된다. 실리콘 내로 확산된 금속은 트랜지스터의 특성을 손상시키거나 이들을 완전히 기능을 할 수 없게 만들 것이다. 저가 및 상대적으로 우수한 전기 전도성과 함께, 이러한 유리한 확산 거동에 기초하여, 알루미늄은 수 년에 걸쳐 반도체 칩 상에 측면으로 전기적 연결을 만들기 위해 사용된 주 재료로서 확립되었다. 최근, 최신 세대의 칩에, 알루미늄은 구리의 더 나은 전기 전도성으로 인해 점점 더 구리에 의해 대체되고 있지만, 알루미늄은 일부 더 오래된 제조 기술을 사용하는 주로 200 mm 기판 상에 칩의 제조에 여전히 매우 중요하다. 특히 최근 이러한 제조 주변 영역/플랜트는 MEMS (미세-전자-기기 시스템) 소자의 제조를 위한 사용이 증가하였음을 발견하였다. 이러한 MEMS 소자의 제조는 결국 빈번하게 접합 공정을 필요로 하여, 신뢰성 있는 알루미늄 접합 공정에 대한 필요성이 증가한다. 반도체 산업 이외에서도, 알루미늄은 가볍고, 저렴하며, 주로 경화성이기 때문에, 수요가 많은 구조 재료이다. 상기 언급된 이유에 기초하여, 반도체 산업에서 알루미늄을 구조 재료 및 특히 접합 연결을 위한 재료로서 사용 가능하도록 만드는 공정을 개발하기 위해 오랫동안 시도되고 있다.
구리 및 알루미늄과 같은 산소-친화성 물질을 사용하는 경우 가장 큰 문제점은 접합 표면 상의 산화의 방지 및/또는 접합 공정 이전에 접합 표면으로부터 산화물의 완전한 제거이다. 알루미늄과 같은 극도의 산소-친화성 물질은 게다가 강력하고 제거가 어려운 산화물을 생산한다. 산화물 제거를 위한 플랜트는 고가이고, 노동 집약적이며 위험한 특정 상황(독성 물질)하에 있다.
따라서 본 발명의 목적은 접합을 위해 산화 가능한 물질(예컨대 특히 알루미늄)이 사용될 수 있는 접합 레이어가 구비된 기판, 뿐만 아니라 방법을 나타내는 것이다.
이러한 목적은 청구항 1 및 9의 특징으로 달성된다. 본 발명의 또 다른 유리한 발전은 종속항에 나타난다. 명세서, 특허청구범위 및/또는 도면에 제공된 적어도 두 개의 특징들의 모든 조합이 또한 본 발명의 범위 내에 속한다. 지시된 수치 범위에서, 상기 언급된 한계값 내에 속하는 값들은 또한 경계 값으로서 개시되어야 하고, 임의의 조합으로서 청구될 수 있다.
기판 상에, 특히 확산 쌍(diffusion pair)으로서 기재 레이어 및 보호 레이어로 구성된 접합 레이어를 제공하는 것이 본 발명의 요지이며, 여기서 기재 레이어의 기재는 산화될 수 있는 반면에, 보호 레이어의 보호재는 적어도 덜 쉽게 산화될 수 있다.
따라서 본 발명은 특히 산소-친화성 물질, 예컨대 특히 (바람직한) 알루미늄 또는 구리의 산화가 처음부터 방지되는 공정에 관한 것이다. 산소-친화성 기재의 보호는 본 발명에 따라 특히 보호재의 증착에 의해 달성되며, 이는 적어도 부분적으로, 특히 주로, 바람직하게는 완전히 기재를 피복한다.
원소의 산소 친화성에 대한 원소의 객관적인 분류는 전기화학적 전압 순서에 의해 가장 간단히 정의될 수 있다. 리튬과 같은 산소-친화성 원소는 극도의 염기성 재료이며, 쉽게 산화되어, 이에 따라 환원제로 작용하고, 쉽게 전자를 방출하고, 이에 따라 극도로 음인 표준 전극 전위를 가진다. 그러나, 낮은 산소 친화성을 가지는 원소는 쉽게 환원될 수 있고, 이에 따라 산화제로 작용하고, 전자를 수용하고, 극도로 양인 표준 전극 전위를 가짐에 따라 안정(noble)하다고 지칭된다. 기재로서, 특히 표준 전극 전위을 가지는 물질은 2.00 V 미만, 바람직하게 1.00 V 미만, 더욱 바람직하게 0.0 V 미만, 가장 바람직하게는 -1.0 V 미만, 최상으로 바람직하게 -2.0 V 미만, 및 더욱 더 바람직하게 -3.0 V 미만인 것이 사용된다. 구리는 대략 0.16 V의 표준 전극 전위, 알루미늄은 대략 -1.66 V의 표준 전극 전위를 가진다. 가장 안정한(noblest) 금속은 (제1 산화 단계에 대해) 대략 1.69 V 의 표준 전극 전위를 가지는 금이다.
특히 바람직한 변형에서, 기재 및 보호재는 코팅 챔버 내에 대상으로서 서로 분리되어 배치되고, 연속하여 진공하에서 도포되어, 기재와 산소-함유 분위기의 접촉이 발생하지 않는다.
본 발명의 구체예는 기재 접합 공정 동안 기재 상에 보호재를 두고, 접합 공정 동안 이의 화학-물리적 특성으로 인해, 기재에 보호재가 적어도 부분적으로, 특히 대부분은, 바람직하게는 완전히 용해되는 것이다. 기재-보호재 조합의 선택은 이것이 고체 용해 공정을 허용하는 것과 같은 방식으로 실시된다. 바람직하게 기재가 보호재에 용해하는 것 보다 보호재는 기재에 더욱 용이하게 용해될 수 있다.
보호재는 특히 특정 공정 조건 하에서 기재에 용해된다. 이에 따라, 기재는 보호재에 대한 경계 용해도(boundary solubility)를 가지고 및/또는 기재는 적어도 부분적으로, 특히 대부분은, 바람직하게는 완전히 기재와 혼합될 수 있다. 기재에 보호재의 기존의 경계 용해도의 경우, 실온에서의 경계 용해도는 특히 특정 양의 용해된 보호재를 보유하기에 매우 충분하다. 이러한 방식으로, (바람직하지 않은) 침전물을 야기할 수 있는 기재로의 보호재의 확산 공정 동안, 본 발명에 따른 보호재는 국소 농도 피크를 방지하기 위해 극도의 얇은 레이어로서 도포될 수 있다.
본 발명에 따라 유리한 본 발명의 또 다른 양태는 특히 기판이 아닌, 보호 레이어로 피복된 기재 레이어의 표면의 적어도 주된 피복에 의해 산소-친화성 기재와 산소-함유 또는 산소-농후 분위기의 접촉을 방지하는 것이다.
보호재 자체는 특히 적어도 실온에서 바람직하게 고체이다. 이에 따라 보호재는 액체가 아니며, 산소-함유 분위기를 통해 보호된 기재의 수송을 허용한다.
본 발명의 유리한 구체예에서, 보호재는 기재보다 덜 산소-친화성이거나, 보호재 상에 형성된 임의의 산화물이 기재 상에 형성된 산화물의 경우보다 더 간단한 수단으로 제거될 수 있는 그러한 방식으로 선택된다. 보호 레이어를 위한 산화물-형성 재료는 유리하게 산화물의 간단한 제거뿐만 아니라, 새로운 산화물이 산화물 제거 이후 단지 다시 느리게 형성되는 방식으로 선택된다. 특히, 산화물의 0.3 nm 미만, 바람직하게 산화물의 0.1 nm 미만이 적어도 2 분, 바람직하게 적어도 5 분, 더욱 바람직하게 적어도 10 분, 및 가장 바람직하게는 적어도 15 분의 시간 경과에 형성된다.
기재 내의 보호 레이어 상에 생성된 임의의 산화물의 혼입은 특히 적어도 대부분이 본 발명에 따라 방지된다. 이를 위해, 보호재의 산화물은 특히 접합 공정 바로 직전에 제거된다. 더 적은 양의 형성된 산화물의 경우, 원하는 접합 공정 이후 산화물의 파괴 및 경계 레이어로의 직접 혼입이 또한 고려 가능하다. 아래 언급된 하나 이상의 특성을 가지는 보호재가 바람직하게 사용된다:
ㆍ 낮은 산소 친화성, 특히 0 V 초과, 바람직하게 1.00 V 초과, 더욱 바람직하게 2.00 V 초과, 바람직하게 기재의 산소 친화성 미만의 표준 전극 전위로 정의됨,
ㆍ 기재에서의 높은 용해도, 특히 10-5 mol% 초과, 바람직하게 10-3 mol% 초과, 더욱 바람직하게 1 mol% 초과, 가장 바람직하게는 10 mol% 초과, 및 최상으로 바람직하게 40 mol% 초과,
ㆍ 기재의 특성은 부정적으로 영향을 받지 않고, 이에 따라 원하는 높은 전도성이 전도성을 손상시키지 않는 경우 및 원하는 높은 수준의 강도는 강도를 감소시키지 않음,
ㆍ 분위기에 대한 밀폐,
ㆍ 경제적,
ㆍ 높은 수준의 가용성,
ㆍ 약한 독성, 특히 비-독성, 및/또는
ㆍ 우수한 접합 특성.
따라서, 본 발명은 산화 경향이 있는 제1 재료인 기재, 특히 금속 또는 반도체를 제2 재료, 보호재를 사용하여 피복하는, 특히 코팅하는 방법에 관한 것이다. 보호재는 기재의 용해 공정에 의해 적어도 부분적으로, 특히 대부분은, 바람직하게는 완전히 또 다른 공정 단계에서 특히 용해되고 및/또는 매우 특별한, 확장된 구체예에서 부분적으로, 특히 대부분은, 바람직하게는 완전히 침전물을 형성한다. 본 발명에 따른 바람직한 구체예는 기재로 보호재의 완전한 용해를 포함하며, 여기서 이러한 경우에, 침전물은 생성되지 않는다. 보호재로부터 형성된 보호 레이어의 목적은 특히 기재의 산화 방지에 있다. 보호재 자체는 산소-함유 분위기와 접촉 시 산화할 수 있고, 본 발명에 따라 용해 공정이 기재에서 시작하기 전에 산화물로부터 선택적으로 제거된다. 매우 특별한 구체예에서, 보호 레이어 상의 상기 산화물의 제거는 접합기(bonder)로 가는 도중에 디자인 상의 이유로 보호 레이어의 재산화가 방지되는 유닛에서 수행된다. 예를 들어, 주변 산소-함유 분위기로부터 모듈을 분리하는, 해당하는 진공 클러스터 내의 산화물 제거 모듈 및 접합 챔버의 사용이 고려 가능할 것이다. 그러한 클러스터 시스템은 당업자에게 공지되어있다.
본 발명에 따른 공정의 바람직한 목적은 주로 산화 이전 실제 접합 단계까지 추가적인 공정 단계에서 접합될 산소-친화성 기재, 특히 알루미늄뿐만 아니라 구리를 보호하는 것에 있다. 바람직하게 보호되어야 할 기재보다 훨씬 낮은 산소 친화성을 가지는 보호재의 임의의 산화물의 제거는 상당히 더 간단하며, 더 빠르고, 주로 더욱 신뢰성 있어, 공정이 가속화될 수 있다.
바람직한 구체예에 따르면, 특히 보호재의 산화물 제거 후의 보호재는 본 발명에 따라 형성된 또 다른 기판에 이후 접합된다. 바람직하게, 보호재는 접합 공정 동안 기재에 적어도 부분적으로, 특히 대부분은, 바람직하게는 완전히 용해되어, 이상적인 경우에, 접합이 일어날 때까지 기재와 산소-농후 분위기 사이 접촉이 일어나지 않는다.
따라서 본 발명에 따른 방법은 주로 기판 상에 직접적인 코팅 이후 산소-친화성 기재, 특히 알루미늄 또는 구리를 보호재로 일시적으로 보호하기에 적합하다.
기재가 전체-표면이 아닌 기판 상에 특히 구조화된 방식 및/또는 단지 부분 영역(예를 들어 MEMS 소자의 밀폐하여 밀봉된 부품일 수 있는 구리 접촉 또는 알루미늄 경계)에 도포되는 점에서, 보호재는 가능한 균일한 두께로서 필름 상에 도포되고, 특히 밀봉된다. 본 발명에 따르면, 주로 기재의 (특히 가운데) 레이어 두께 대 보호재의 레이어 두께의 비율이 중요하다. 게다가, 기재의 화학적, 물리적 및/또는 금속적 거동은 본 발명에 따른 보호재와 함께 작용한다.
기재는 바람직하게 고체 용매이다. 특히, 기재는 다중-상-다중-성분 시스템(multi-phase-multi-component system)일 수 있다. 다중 상의 재료의 경우, 적어도 하나의 상, 이상적인 경우에는 모든 상을 위해, 용해 공정을 위한 모든 고려 사항이 유효하다. 기재로서, 개별적인 화학 원소는 특히 금속, 반-금속, 또는 비-금속, 특히 실리콘, 갈륨, 알루미늄, 니켈, 티타늄 또는 구리가 바람직하게 선택된다. 이들 금속은 전도성 화합물, 접점 또는 구조적 빌딩 블록(예를 들어 MEMS 조립체)의 제조를 위해 반도체 산업에서 가장 빈번하게 사용되는 재료이다.
본 발명에 따른 공정을 가능한 단순하게 개시하기 위해, 본 발명에 따른 공정은 예시로서, 그러나 제한적인 방식으로, 기재 알루미늄에 대해 기재된다. 알루미늄은 고-가용성, 경제적인 구조 재료이기 때문에 본 발명에 따라 특히 적합하다.
보호재는 특히 또한 다중-상-다중-요소 시스템일 수 있지만, 바람직하게 오직 하나의 상에서 바람직하게 일어나는 단일 화학 원소이다. 이러한 경우에, 단일 화학 원소는 바람직하게 금속, 반-금속, 알칼리 금속 또는 알칼리-토금속이다. 비금속 간의 화학-물리적 특성이 본 발명의 공정의 관점에서의 기재와 일치하는 한, 탄소와 같은 비-금속 원소의 사용이 본 발명에 따라 또한 고려 가능하다.
다음의 재료는 원칙적으로 본 발명에 따라 기재 및/또는 보호재로서 고려된다. 이러한 경우에, 본 발명에 따른 공정은 기재에 적어도 부분적으로, 특히 대부분은, 바람직하게는 완전히 용해 가능한 보호재를 필요로 한다.
ㆍ 금속, 특히
- Cu, Ag, Au, Al, Fe, Ni, Co, Pt, W, Cr, Pb, Ti, Te, Sn, Zn, Ga
ㆍ 알칼리 금속, 특히
- Li, Na, K, Rb, Cs
ㆍ 알칼리-토금속, 특히
- Mg, Ca, Sr, Ba
ㆍ 합금
ㆍ 반도체, 특히 상응하는 도핑과 함께 제공됨
- 원소 반도체, 특히
Si, Ge, Se, Te, B, Sn
- 화합물 반도체, 특히
GaAs, GaN, InP, InxGa1-xN, InSb, InAs, GaSb, AlN, InN, GaP, BeTe, ZnO, CuInGaSe2, ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe, Hg(1-x)Cd(x)Te, BeSe, HgS, AlxGa1-xAs, GaS, GaSe, GaTe, InS, InSe, InTe, CuInSe2, CuInS2, CuInGaS2, SiC, SiGe.
보호재의 산화 레이어의 제거를 위해, 바람직하게 다음의 공정이 적합하다:
ㆍ 화학적 산화물 제거, 특히 다음에 의함
- 기체 환원제 및/또는
- 액체 환원제
ㆍ 물리적 산화물 제거, 특히 플라즈마를 사용함
ㆍ 이온 보조 화학적 에칭,
- 특히 고속 이온 충격 (FAB, 스퍼터링)
- 연삭, 및/또는
- 연마.
증착 및 이에 따른 기재 및/또는 보호 레이어의 합성을 위해, 다음의 공정이 적합하다:
ㆍ 물리적 기상 증착 (PVD)
ㆍ 화학적 기상 증착 (CVD)
ㆍ 갈바니법
ㆍ 졸-겔법
본 발명에 따른 기재 레이어 및 보호 레이어의 시스템은 레이어 시스템으로서 고안되고 특히 열역학적 평형에 위치되지 않는 시스템을 나타낸다. 그 결과, 실온에 비해 상승된 온도에서, 상호 확산은 바람직하게 적어도 대부분 및 특히 오로지, 기재와 보호재 사이에서 보호재가 기재로 확산을 야기한다.
본 발명에 따른 시스템은 특히 확산 쌍으로서 고안된다. 기재된 상평형도(phase diagram), 뿐만 아니라 상기 언급된 재료 조합의 임의의 상평형도는 다양한 온도 및 농도에서 여러 상의 평형 상태를 나타낸다. 확산과 같은 반응속도 과정(kinetic process)에 대하여, 상평형도와 같은 평형도로부터 도출될 수 있는 결론은 매우 제한되어 있다. 원칙적으로, 평형도는 반응속도 과정에 대한 어떠한 평가도 허용하지 않는다. 이에 따라 상평형도는 보호재가 일반적으로 특정 온도에서 기재에 용해할 수 있는지 여부를 평가하기 위해 오로지 사용된다. 기재에서 보호재의 용해도를 초과하고, 이에 따라 가능한 분리, 상 형성 등을 초래하는 기재로의 보호재의 확산 공정 동안 국소 농도의 축적이 일어나는 점에서, 아래의 설명에서 이는 무시된다. 하기에, 원칙적으로, 기재로의 보호재의 확산이 신속하게 실시되어, 주어진 온도에서, 매우 짧은 시간에 기재의 임의의 지점은 보호재의 최대 용해도가 초과되는 것을 가정한다. 본 발명에 따르면 이는 특히 주어진 온도에서 기재로의 보호재의 용해도가 더 클수록, 기재로 보호재가 더 빠르게 확산하고 및/또는 보호재-기재 계면에서 보호재의 기재로의 더 적게 이동하는 점에서 달성된다.
묘사되고 설명된 상평형도는 금속학에 의해 결정되었다. 다수의 성분은 각각의 경우 제2 성분에서 매우 낮은 용해도를 가져, 용해도 한계는 묘사에 기초해서는 거의 인식할 수 없다.
본 발명에 따른 개념을 더 잘 설명할 수 있도록 하기 위해, 가능한 간단한 본 발명에 따른 여러 시스템의 개념이 설명된다. 기재로서, 기술적으로 매우 중요하고 지금까지는 접합하기 매우 어려운 재료인, 알루미늄이 사용된다. 이에 따라, 기판의 접합면 상의 증착 이후, 기재는 단일-성분 단일-상 시스템이다.
보호 레이어를 위한 보호재로서, 네 가지 중요한 재료가 예시로서 아래에 나타나고, 상기 재료는 본 발명에 따른 필수적인 특성을 가지며, 즉 게르마늄, 갈륨, 아연 및 마그네슘이다. 이에 따라, 증착 이후 이러한 보호재는 또한 단일-성분-단일-상 시스템이다. 본 발명에 따라 바람직한 상기 언급된 재료 조합은, 각 재료 조합에 대한 상기 언급된 이점들과 함께 아래 기재된 예시가 언급된다.
접합 레이어의 기재-보호재 시스템은 따라서 레이어 시스템이며, 이는 바람직하게 접합 공정 동안 용해 공정에 의해 2-성분-단일-상 시스템으로 전환된다. 이러한 경우에, 기재 및 보호재로 구성된 혼합된 결정체가 바람직하게 생성된다. 접합 공정 자체는 불활성 가스 분위기나, 더욱 바람직하게는 진공에서 일어난다.
본 발명의 유리한 구체예에서, 기재로부터 보호재의 적어도 부분적으로, 특히 주로, 및 바람직하게는 완전히, 침전에 의한 2-성분-2-상 시스템을 만들기 위해, 특히 (성공적인) 접합 공정 이후 적어도 한 번의 열처리가 실시됨에 의한 침전물이 바람직하다.
아래에 보다 유리한 구체예에 기초하여 본 발명이 설명되며, 각각의 경우 구체예는 그 자체로 독립적인 발명의 양태로 간주될 수 있으며, 상기 양태는 개별적인 발명으로 개시되어야 하고, 특히 상기 일반적인 개시와 조합으로 청구될 수 있어야 한다.
도면은 다음을 나타낸다:
도 1 이원의 AI-Ge 상평형도의 묘사,
도 2 이원의 AI-Ga 상평형도의 묘사,
도 3 이원의 AI-Zn 상평형도의 묘사,
도 4 이원의 AI-Mg 상평형도의 묘사,
도 5a 기재로 구성된 전체-표면 기재 레이어 및 보호재로 구성된 전체-표면 보호 레이어를 가지는 평면 선형의 본 발명에 따른 기판의 구체예의 모식 단면도,
도 5b 도 5a의 접촉/접합 단계 동안 모식 단면도, 및
도 5c 접합 단계 이후 도 5a의 모식 단면도.
도 1은 제1 이원의 AI-Ge 시스템을 예시로서 나타낸다. 본 발명에 따라 상평형도 내 중요한 부분은 혼합된 결정체 영역(7)이다. 혼합된 결정체 영역(7)은 경계 용해도(8)에 의해 2-상 영역(9), (10)로부터 분리된다. 공융 온도 또는 공융선(eutectical)(11)로부터 시작하여, 게르마늄에 대한 경계 용해도는 온도 감소와 함께 감소한다. 공융 온도 또는 공융선(11)로부터 시작하여, 게르마늄에 대한 경계 용해도는 또한 온도 증가와 함께 감소한다.
도 2는 제2 이원의 AI-Ga 시스템을 예시로서 나타낸다. 본 발명에 따라 상평형도 내 중요한 부분은 혼합된 결정체 영역(7)이다. 혼합된 결정체 영역(7)은 경계 용해도(8)에 의해 2-상 영역(9), (10)로부터 분리된다. 공융 온도 또는 공융선(11)로부터 시작하여, 갈륨에 대한 경계 용해도는 온도 감소와 함께 감소한다. 공융 온도 또는 공융선(11)로부터 시작하여, 갈륨에 대한 경계 용해도는 또한 온도 증가와 함께 감소한다. 순수한 게르마늄의 농도에 매우 근접하게 위치한 공융점(6)에 의한 공융의 열화가 특징적이다.
도 3은 제3 이원의 AI-Zn 시스템을 예시로서 나타낸다. 본 발명에 따라 상평형도 내 중요한 부분은 혼합된 결정체 영역(7)이다. 혼합된 결정체 영역(7)은여기서 매우 두드러진다. 약 370 ℃의 온도에서, 65 mol% 초과의 아연까지 도달한다. 혼합된 결정체 영역(7)은 경계 용해도(8')에 의해 2-상 영역(10)으로부터 분리된다. 공석 온도 또는 공석(11')으로부터 시작하여 아연에 대한 경계 용해도는 온도 감소와 함께 감소한다.
도 4는 제4 이원의 AI-Mg 시스템을 예시로서 나타낸다. 본 발명에 따라 상평형도 내 중요한 부분은 혼합된 결정체 영역(7)이다. 혼합된 결정체 영역(7)은 경계 용해도(8)에 의해 2-상 영역(9), (10)로부터 분리된다. 공융 온도 또는 공융선(11)로부터 시작하여, 마그네슘에 대한 경계 용해도는 온도 감소와 함께 감소한다. 공융 온도 또는 공융선(11)로부터 시작하여, 마그네슘에 대한 경계 용해도 또한 온도 증가와 함께 감소한다 .
도 5a는 제1 기판(4) 및 제2 기판(5)로 구성된 가능한 간단한 본 발명에 따른 시스템을 나타내며. 두 기판(4) 및 (5)는 기재(1) 및 보호재(2)로 코팅된다. 본 발명에 따른 구체예에서, 기재(1) 및 보호재(2)는 제1 기판(4) 상에 전체 표면으로 도포되지는 않지만, 접합 전에 특정 구조화를 거친다. 이러한 단계에서, 보호재(2)의 가능한 산화 레이어는 이미 제거된다.
도 5b는 두 기판(4) 및 (5)의 접촉 또는 접합 단계를 나타낸다. 두 기판이 구조화되는 경우, 이전의 정렬 단계는 실제 접촉 또는 접합 단계를 수행하기 전 두 기판이 서로 정렬되어야 할 것이다.
마지막으로, 도 5c는 기재(1)로 보호 레이어 재료(2)의 확산에 의해 실시하여 생성된 혼합된 결정체(12)를 나타낸다.
제1 구체예
본 발명에 따른 개념이 적용될 수 있는 제1 시스템은 알루미늄-게르마늄 시스템, 줄여서 Al-Ge이다. 알루미늄에서 게르마늄의 부분적인 경계 용해도 및 게르마늄에서 알루미늄의 매우 낮은 경계 용해도를 가지는 이원의 Al-Ge 시스템은 완전한 공융(eutectic) 시스템이다. 기재로서, 알루미늄이 이에 따라 선택된다.
산화로부터 알루미늄을 보호하기 위해, 기판 상에 성공적인 증착 이후 보호 레이어로서 게르마늄 레이어로 즉시 피복된다. 게르마늄은 이에 따라 본 발명에 따르는 보호재이다.
게르마늄 레이어는 특히 미만 10 μm, 바람직하게 미만 1 μm, 더욱 바람직하게 미만 100 nm, 가장 바람직하게는 미만 10 nm, 및 최상으로 바람직하게 미만 1 nm이다.
증착은 알루미늄으로의 고온에서 게르마늄의 부분 또는 심지어 전체적인 확산을 방지하거나 억제하기 위해 가능한 최저 온도에서 실시한다.
게르마늄의 증착의 경우, 알루미늄의 온도는 600 ℃ 미만, 바람직하게 500 ℃ 미만, 더욱 바람직하게 400 ℃ 미만, 가장 바람직하게는 300 ℃ 미만, 최상으로 바람직하게 200 ℃ 미만, 및 더욱 더 바람직하게 100 ℃ 미만이다. 특별한 경우, 알루미늄은 온도를 더욱 낮추기 위해 심지어 활발하게 냉각될 수 있다. 가능한 최저 온도에 의해, 알루미늄 상에 증착되는 게르마늄은 즉시 열적 움직임에 방해를 받아 바람직하게 표면 상에 남고, 이에 따라 알루미늄으로 확산하지 않는다.
게다가, 알루미늄으로의 게르마늄의 확산은 특히 저온에서의 알루미늄에서 게르마늄의 낮은 용해도에 의해 방해를 받는다. 이 시점으로부터, 게르마늄은 알루미늄을 위한 보호재의 역할을 한다. 시스템이 산소-함유 분위기에 노출되는 경우, 게르마늄은 적어도 대부분 바람직하게는 완전히 산화하고, 따라서 알루미늄이 분위기에 대하여 밀봉되는 사실에 의해 알루미늄은 산화로부터 이를 보호한다.
이에 관하여, 게르마늄의 표준 전극 전위는 대략 0.12 V이고 알루미늄의 표준 전극 전위는 대략 -1.66 V으로 고려되어야 한다. 이에 따라 게르마늄이 알루미늄보다 더욱 안정하여, 결과적으로 희생 양극으로서 알루미늄을 화학적으로 보호하지 못한다.
따라서, 게르마늄 레이어는 알루미늄과 분위기 사이에 물리적 장벽을 쌓기 위해 빈틈없이 도포된다.
알루미늄과 원하는 제2 재료 사이에 접합을 수행하기 위해, 형성된 임의의 제1 게르마늄 산화물을 게르마늄으로부터 제거한다. 게르마늄 산화물의 제거는 물리적 및/또는 화학적 수단에 의해 실시한다. 산화물의 스퍼터링-오프, 산을 환원시킴에 의한 습식-화학적 제거, 또는 수소 또는 다른 기체 환원제에 의한 환원이 고려 가능하다. 게르마늄 산화물의 제거 후, 순수한 게르마늄 표면을 접합될 표면, 특히 본 발명에 따라 유사하게 구조화된 특히 기판과 가능한 신속하게 접촉시킨다.
접합 공정은 실온에 비해 상승된 접합 온도에서 실시한다. 이러한 경우에, 접합 온도는 특히 25 ℃ 초과, 바람직하게 100 ℃ 초과, 더욱 바람직하게 200 ℃ 초과, 가장 바람직하게는 300 ℃ 초과, 최상으로 바람직하게 400 ℃ 초과, 및 더욱 더 바람직하게 약 426 ℃ 초과이다. 상평형도에 따르면, 대략 426 ℃에서의 알루미늄 대략 2.5 mol%의 게르마늄에 대한 최대 용해도를 가진다. 본 발명에 따르면, 바람직한 구체예에서, 경계 영역에서의 액체, 공융 상의 형성은 공융 온도 아래의, 특히 400 ℃-420 ℃ 사이의 바람직한 접합 온도에 의해 방지된다. 이러한 온도 범위에서, 알루미늄에서의 게르마늄의 용해도는 항상 알루미늄으로의 게르마늄의 용해를 정당화하기에 충분히 높다. 본 발명에 따르면, 접합 공정 동안의 접합 온도는 이러한 온도를 적어도 주된, 바람직하게는 완전히, 알루미늄으로의 게르마늄의 용해까지 일정하게 유지된다.
용해를 위해 요구되는 시간은 알루미늄으로 계르마늄의 확산 상수에 관한 1차 확산 방정식을 풀어 계산될 수 있다. 그럼에도 불구하고, 더 짧거나 더 긴 시간 동안 온도를 유지하는 것이 필수적이며 유용할 수 있다. 알루미늄에 게르마늄을 용해하는 기간은 본 발명에 따르면, 특히 1 분 초과, 바람직하게 10 분 초과, 더욱 바람직하게 30 분 초과, 가장 바람직하게는 1 시간 초과, 최상으로 바람직하게 2 시간 초과, 및 더욱 더 바람직하게 5 시간 초과로 설정된다.
용해 공정 동안, 서로 접합되어야 할 기판 상의 압력은 바람직하게 유지되거나 증가한다. 접합 레이어 상에 작용하는 압력은 특히 1 Pa 초과, 바람직하게 100 Pa 초과, 더욱 바람직하게 10,000 Pa 초과, 가장 바람직하게는 1 MPa 초과, 최상으로 바람직하게 10 MPa 초과, 및 더욱 더 바람직하게 100 MPa 초과이다. 특히 표준 웨이퍼에 대해 사용되는 힘은 10 N 초과, 바람직하게 100 N 초과, 가장 바람직하게는 1,000 N 초과, 최상으로 바람직하게 10,000 N 초과, 및 더욱 더 바람직하게 100,000 N 초과이다.
용해 공정 동안, 게르마늄 바람직하게 모든 알루미늄에 용해한다. 용해되는 게르마늄의 양은 매우 적고 동시에 용해하는 알루미늄의 양은 매우 많은 사실로 인해, 알루미늄 내의 게르마늄의 전체 농도는 매우 낮다. 알루미늄 내의 게르마늄의 전체 농도는 특히 1 mol% 미만, 바람직하게 10-3 mol% 미만, 바람직하게 10-5 mol% 미만, 및 가장 바람직하게는 10-7 mol% 미만이다. 게르마늄은 바람직하게 오로지 표면 근처의 알루미늄 구역뿐만 아니라 알루미늄 내에 가능한 깊게, 바람직하게는 매우 깊어, 특정 시간 이후, 알루미늄 내의 게르마늄의 균등한 분포가 달성되도록 확산한다.
본 발명에 따른 제1 절차에서, 냉각 공정 동안, 알루미늄 내 게르마늄의 경계 용해도 초과를 야기하지 않기 때문에, 게르마늄은 항상 완전히 알루미늄에 용해되어 남아있는 것이 제공된다. 그 결과, 알루미늄 매트릭스 내의 게르마늄의 침전은 전체 온도 범위 내에서 방지된다. 본 발명에 따라 이는 알루미늄 레이어 두께 대 게르마늄 레이어 두께의 비율이 본 발명에 따라 선택되되고, 게르마늄이 알루미늄으로, 특히 대부분은, 바람직하게는 완전히, 및 주로 가능한 공간 전체에 분포될 때까지 특정 시간의 양 동안 확산 공정을 진행하여 실시한다. 게르마늄 레이어 두께와 알루미늄 레이어 두께 사이의 비율은 이러한 경우 1 미만, 바람직하게 10-3 미만, 더욱 바람직하게 10-5 미만, 가장 바람직하게는 10-7 미만, 최상으로 바람직하게 10-9 미만, 및 가장 바람직하게는 10-11 미만이다.
본 발명에 따르는 대안의 절차에서, 게르마늄 레이어 두께는 보다 높은 온도에서, 게르마늄의 특히 적어도 주된, 바람직하게는 완전한 용해를 실시하는 그러한 방법으로 설정되지만, 냉각 동안 게르마늄 침전물을 야기하는 과포화된 혼합된 결정체가 생성된다. 이러한 게르마늄 침전물은 알루미늄의 강도 특성에 긍정적으로 영향을 미칠 수 있다. 침전물은 바람직하게 특히 추가적인 열처리의 조합으로 알루미늄의 강도의 증가를 야기한다.
제2 구체예
본 발명에 따른 개념이 적용될 수 있는 제2 시스템은 알루미늄-갈륨, 줄여서 Al-Ga이다. 이원의 알루미늄-갈륨 시스템은 매우 강한 열화를 가지는 완전한 공융 시스템이다. 공융 농도는 순수한 갈륨의 농도에 매우 근접하다.
알루미늄 내 갈륨의 경계 용해도는 몹시 높고 약 125 ℃의 온도에서 이의 최대인 대략 7.5-8.0 mol%에 도달한다. 그러나, 갈륨 내 알루미늄의 경계 용해도는 무시 가능하다.
기재로서, 본 발명에 따른 알루미늄은 이에 따라 선택된다. 산화로부터 알루미늄을 보호하기 위해, 알루미늄은 성공적인 증착 이후 갈륨 레이어로 즉시 피복된다. 갈륨 레이어는 특히 10 μm 미만, 바람직하게 1 μm 미만, 더욱 바람직하게 100 nm 미만, 가장 바람직하게는 10 nm 미만, 및 최상으로 바람직하게 1 nm 미만으로 형성된다.
증착은 고온에서 알루미늄으로 갈륨의 부분적인 또는 심지어 완전한 확산을 방지 또는 적어도 억제하기 위해 가능한 최저 온도에서 실시한다. 갈륨은 대략 30 ℃의 매우 낮은 융점을 가진다. 알루미늄 상에 도포되는 갈륨 레이어를 액화로부터 보호하기 위해, 30 ℃ 아래의 온도로 설정된다. 그러나, 본 발명에 따르면, 보다 높은 온도에서 전체 웨이퍼의 취급을 방해하지 않고 갈륨이 알루미늄 상에 액상으로 남아있음이 고려 가능할 것이다. 그 이유는 액체 금속 필름으로서 존재하는 것을 지속하도록, 매우 충분한 표면 장력 및 알루미늄에 대한 매우 충분한 접착력을 가지는 주로 극도의 소량의 증착된 갈륨일 수 있다.
제2 구체예에서, 본 발명에 따라 갈륨이 적당한 온도에서 알루미늄으로 확산하는 것이 제공된다. 이에 따라, 후속 접합 공정은 기재 레이어가 보호 레이어로 피복된 이후 가능한 짧은 시간에 수행한다.
갈륨의 증착의 경우, 알루미늄의 온도는 300 ℃ 미만, 바람직하게 200 ℃ 미만, 더욱 바람직하게 100 ℃ 미만, 가장 바람직하게는 50 ℃ 미만, 최상으로 바람직하게 30 ℃ 미만, 및 더욱 더 바람직하게 0 ℃ 미만이다. 특별한 경우, 알루미늄은 온도를 더욱 낮춤으로써 심지어 활발하게 냉각될 수 있다. 시스템이 산소-함유 분위기에 노출되는 경우, 갈륨은 바람직하게 산화하고 따라서 알루미늄을 보호한다.
이에 관하여, 갈륨의 표준 전극 전위는 대략 -0.53 V이고 알루미늄의 표준 전극 전위는 대략 -1.66 V인 것으로 고려되어야 한다. 이에 따라 갈륨이 알루미늄보다 더욱 안정하며 결과적으로 희생 양극으로서 알루미늄을 화학적으로 보호하지 못한다. 따라서, 갈륨 레이어는 알루미늄과 분위기 사이에 물리적 장벽을 쌓기 위해 빈틈없이 도포된다
알루미늄 내 갈륨의 경계 용해도는 심지어 앞서 언급한 최대 7.5-8.0 mol% 아래가 아닌 경우, 실온에서 또한 여전히 극도로 높다. 알루미늄 내 갈륨의 경계 용해도는 오직 실온 아래에서만 다시 감소한다. 이에 따라 알루미늄 내 용해된 갈륨의 침전은 본 발명의 상기 구체예에서 회피될 수 있다.
특히 또한 심지어 실온에서, 알루미늄 내 갈륨의 특히 높은 용해도에 의해, 갈륨 재료는 알루미늄 내 용해되기에 특히 적합하다.
본 발명에 따르면, 공정 파라미터는 알루미늄 내 갈륨의 농도가 언제나 경계 용해도 미만이 되도록 설정되고, 이는 그렇지 않으면, 갈륨 및 액상을 가지는 알루미늄 혼합된 결정체로부터 2-상 시스템이 생성될 수 있기 때문이다. 이것은 액상이 또한 여전히 실온에서 존재하기 때문에 접합이 더 이상 실행될 수 않는 효과가 있을 것이다.
반대로, 특히 낮은 융점 및 극도의 저온에서의 액화할 수 있는 가능성은 후속 접합 공정에 대한 최적의 요건이다. 최저 온도 증가에 의해, 갈륨이 알루미늄의 표면 상에서 액화되고 이에 따라 액상이 서로 연결될 두 표면의 윤곽을 일치시킨다. 비록 알루미늄 내 갈륨을 용해시키는 것이 본 발명에 따른 발명의 실제 개념이지만, 실제 용해 공정 이전에 접합 공정을 지원하기 위한 저온에서의 액화 능력이 본 발명의 독립적인 양태로서 이와 관련하여 개시된다.
알루미늄과 원하는 제2 재료 사이에 접합을 실행하기 위해, 형성된 임의의 제1 갈륨 산화물 갈륨으로부터 제거한다. 알루미늄과 마찬가지로, 갈륨은 두꺼운 산화 레이어로 코팅되고 이에 따라 부동태화된다. 갈륨은 물을 가지는 갈륨 수산화물 레이어를 형성한다. 갈륨 산화물의 제거는 물리적 및/또는 화학적 수단으로 실시한다.
산화물의 스퍼터링-오프, 산 및/또는 알칼리를 환원시킴에 의한 습식-화학적 제거, 또는 수소 또는 다른 기체 환원제에 의한 환원이 고려 가능하다. 갈륨 산화물의 제거 이후, 순수한 갈륨 표면을 접합될 표면, 특히 본 발명에 따라 특히 유사하게 구조화된 기판과의 접점으로 가져오는 것을 가능한 신속하게 실시한다.
접합 공정은 실온에 비해 상승된 온도에서 실시한다. 이러한 경우에, 접합 온도는 특히 25 ℃ 초과, 바람직하게 100 ℃ 초과, 더욱 바람직하게 200 ℃ 초과, 가장 바람직하게는 300 ℃ 초과, 최상으로 바람직하게 400 ℃ 초과, 및 더욱 더 바람직하게 약 426 ℃이다. 상평형도에 따르면, 알루미늄은 게르마늄에 대해 77 ℃ 내지 177 ℃에서 대략 8 mol%의 최대 용해도를 가진다.
경계 영역에서의 액체, 공융 상의 형성을 방지하는 것은 Al-Ga 확산 쌍의 경우 매우 어렵다. 알루미늄에 갈륨을 용해시키는 것은 본 발명에 따르면 바람직하고 확산은 가능한 신속하게 일어나는 것이기 때문에, 액상의 단시간의 존재는 본 발명에 따라 허용 가능하다. 본 발명에 따르면, 접합 공정 동안의 접합 온도는 적어도 주된, 바람직하게는 완전히, 알루미늄으로의 게르마늄의 용해하는 이러한 온도까지 일정하게 유지된다.
요구되는 시간은 알루미늄에서 갈륨의 확산 상수에 관한 1차 확산 방정식을 풀어 계산될 수 있다. 그럼에도 불구하고, 더 짧거나 더 긴 시간 동안 온도를 유지하는 것이 필수적이며 유용할 수 있다. 알루미늄에 갈륨을 용해시키기 위한 기간은 이러한 경우에 1 분 초과, 바람직하게 10 분 초과, 더욱 바람직하게 30 분 초과, 가장 바람직하게는 1 시간 초과, 최상으로 바람직하게 2 시간 초과, 및 더욱 더 바람직하게 5 시간 초과이다.
용해 공정 동안, 압력은 서로 접합될 기판 상에서 바람직하게 유지되거나 심지어 증가한다. 가해지는 압력은 특히 1 Pa 초과, 바람직하게 100 Pa 초과, 더욱 바람직하게 10,000 Pa 초과, 가장 바람직하게는 1 MPa 초과, 최상으로 바람직하게 10 MPa 초과, 및 더욱 더 바람직하게 100 MPa 초과이다. 표준 웨이퍼에 대해 사용되는 힘은 특히 10 N 초과, 바람직하게 100 N 초과, 가장 바람직하게는 1,000 N 초과, 최상으로 바람직하게 10,000 N 초과, 및 더욱 더 바람직하게 100,000 N 초과이다.
용해 공정 동안, 갈륨은 바람직하게 모든 알루미늄에 용해한다. 용해되는 갈륨의 양은 매우 적고 동시에 용해하는 알루미늄의 양은 매우 많은 사실로 인해, 알루미늄 내의 갈륨의 전체 농도는 매우 낮다. 알루미늄 내의 갈륨의 전체 농도는 특히 10 mol% 미만, 바람직하게 5 mol% 미만, 바람직하게 1 mol% 미만, 및 가장 바람직하게는 10-3 mol% 미만이다. 갈륨은 바람직하게 오로지 표면 근처의 알루미늄 구역뿐만 아니라 알루미늄 내에 가능한 깊게, 바람직하게는 매우 깊어 특정 시간 이후, 알루미늄 내의 갈륨의 균등한 분포가 달성되도록 확산한다.
본 발명에 따른 절차에서, 이제 냉각 공정 동안, 알루미늄 내 갈륨의 경계 용해도 초과를 야기하지 않기 때문에, 갈륨이 항상 완전히 알루미늄에 용해되어 남아있는 것이 보장된다. 그 결과, 알루미늄 매트릭스 내의 갈륨의 침전은 전체 온도 범위 내에서 방지된다. Al-Ga 시스템에서, 이것은 알루미늄 내 갈륨의 경계 용해도의 변화는 대략 130 ℃ 내지 실온의 온도 범위에서 거의 차이가 없어, 즉, 특히 많이 변하지 않기 때문에 기술적으로 달성하기 매우 간단하다. 그 결과, 냉각 공정 동안, 알루미늄 내 갈륨의 (상당한) 침전이 발생의 위험은 실질적으로 없다. 갈륨 레이어 두께와 알루미늄 레이어 두께 사이의 비율은 이러한 경우에 1 미만, 바람직하게 10-3 미만, 더욱 바람직하게 10-5 미만, 가장 바람직하게는 10-7 미만, 최상으로 바람직하게 10-9 미만, 및 더욱 더 바람직하게 10-11 미만이다.
제3 구체예
본 발명에 따른 개념이 적용될 수 있는 제3 시스템은 알루미늄-아연 시스템, 줄여서 Al-Zn이다. 이원의 알루미늄-아연 시스템은 아연-농후 공정(eutectic) 및 아연-농후 공석(eutectoid)을 가지는 이원 시스템이다. 본 발명에 따르는 개념을 위해, 특히 시스템 파트너의 경계 용해도가 중요하다. Al-Zn 상평형도에 따르면, 알루미늄은 아연에 대한 경계 용해도를 가지고, 아연은 비록 작지만 알루미늄에 대한 경계 용해도를 가진다. 알루미늄이 바람직하게 기재로서 사용되고 아연이 바람직하게 보호 레이어로서 사용됨에 따라, 오직 상평형도의 알루미늄-농후 측면만이 중요하다.
산화로부터 알루미늄을 보호하기 위해, 기판 상에 성공적인 증착 이후 보호 레이어로서 아연 레이어로 즉시 피복된다. 이에 따라 아연은 산화로부터 기재 레이어의 보호를 위한 보호재이다.
아연 레이어는 특히 10 μm 미만, 바람직하게 미만 1 μm 미만, 더욱 바람직하게 100 nm 미만, 가장 바람직하게는 10 nm 미만, 및 최상으로 바람직하게 1 nm 미만이다.
증착은 고온에서 알루미늄으로 아연의 부분적인 또는 심지어 완전한 확산을 방지하거나 적어도 억제하기 위해 가능한 최저 온도에서 실시한다.
아연의 증착의 경우, 알루미늄의 온도는 600 ℃ 미만, 바람직하게 500 ℃ 미만, 더욱 바람직하게 400 ℃ 미만, 가장 바람직하게는 300 ℃ 미만, 최상으로 바람직하게 200 ℃ 미만, 및 더욱 더 바람직하게 100 ℃ 미만이다. 특별한 경우, 알루미늄은 온도를 더욱 낮춤으로써 심지어 활발하게 냉각될 수 있다. 가능한 최저 온도에 의해, 알루미늄 상에 증착되는 아연은 즉시 열적 움직임에 방해를 받아 바람직하게 표면 상에 남고, 이에 따라 알루미늄으로 확산하지 않는다.
게다가, 저온에서 알루미늄 내 아연의 낮은 용해도로 인해, 알루미늄으로의 아연의 확산은 방해를 받는다. 이 시점으로부터, 아연은 알루미늄을 위한 보호재로서 역할을 한다. 시스템이 산소-함유 분위기에 노출되는 경우, 아연은 적어도 대부분, 바람직하게는 완전히 산화하고 이에 따라 아연은 특히 알루미늄이 분위기에 대해 밀봉됨으로써, 산화로부터 알루미늄을 보호한다.
이에 관하여, 아연의 표준 전극 전위는 대략 -0.76 V이고, 알루미늄의 표준 전극 전위는 대략 -1.66 V으로 고려되어야 한다. 이에 따라 아연은 알루미늄보다 안정하고 결과적으로 희생 양극으로서 알루미늄을 화학적으로 보호하지 못한다. 따라서, 아연 레이어는 알루미늄과 주변 영역, 특히 분위기 사이에 물리적 장벽을 쌓기 위해 빈틈없이 도포된다.
알루미늄과 원하는 제2 재료 사이 접합을 실행하기 위해, 형성된 임의의 제1 아연 산화물을 아연으로부터 제거한다. 아연 산화물의 제거는 특히 물리적 및/또는 화학적 수단에 의해 실시한다. 본 발명에 따라 산화물의 스퍼터링-오프, 산을 환원시킴에 의한 습식-화학적 제거, 또는 수소 또는 다른 기체 환원제, 특히 일산화 탄소에 의한 환원이 고려 가능하다.
아연 산화물의 제거 후, 순수한 아연 표면을 접합될 표면과 가능한 신속하게 접촉시킨다. 접합 공정은 실온에 비해 상승된 온도에서 실시한다. 이러한 경우에, 접합 온도는 25 ℃ 초과, 바람직하게 100 ℃ 초과, 더욱 바람직하게 200 ℃ 초과, 가장 바람직하게는 300 ℃ 초과, 최상으로 바람직하게 400 ℃ 초과, 및 더욱 더 바람직하게 약 380 ℃이다. 상평형도에 따르면, 대략 350 ℃ 내지 대략 380 ℃에서, 아연은 알루미늄 내 아연에 대한 높은 용해도를 가지는 극도의 넓은 영역을 가진다.
본 발명에 따르면, 증착된 아연의 양은 낮게 설정되어 알루미늄 내 아연의 완전한 및 주된 균등한 분포 이후, 농도는 아연의 1 mol% 이상, 아연의 50-60 mol% 보다는 훨씬 적은 범위 내로 설정되지 않는다. 큰 용해도 범위는 본 발명에 따라 바람직한 혼합된 결정체의 농도 범위를 초과하지 않는 임의의 국소 농도 피크를 피하기 위한 관점에서 매우 적합하다. 대응하여 긴 열처리로써, 알루미늄 내 아연의 임의의 농도 피크는 알루미늄 내 아연의 균등한 분포에 의해 다시 감소되어 냉각 공정 이전에, 바람직하게 알루미늄 내 아연의 최종 농도가 실온에서 알루미늄 내 아연의 경계 용해도 아래에 있도록 도달한다.
본 발명에 따르면, 바람직하게 접합 공정 동안, 이에 따라 시스템은 이러한 온도 범위 내에서 알루미늄 내 모든 아연이 용해하기 위해 요구되는 기간 동안 유지된다. 그럼에도 불구하고, 심지어 대략 280 ℃에서, 알루미늄 내 아연의 경계 용해도는 본 발명에 따른 공정을 실행하기에 충분히 높다. 요구되는 시간은 알루미늄에서 아연의 확산 상수에 관한 1차 확산 방정식을 풀어 계산될 수 있다. 그럼에도 불구하고, 본 발명에 따르면 더 짧거나 더 긴 시간 동안 온도를 유지하는 것이 유용할 수 있다.
알루미늄 내 아연의 용해를 위한 기간은 특히 1 분 초과, 바람직하게 10 분 초과, 더욱 바람직하게 30 분 초과, 가장 바람직하게는 1 시간 초과, 최상으로 바람직하게 2 시간 초과, 및 더욱 더 바람직하게 5 시간 초과로 설정된다.
용해 공정 동안, 압력은 서로 접합될 기판 상에서 바람직하게 유지되거나 증가한다. 가해지는 압력은 특히 1 Pa 초과, 바람직하게 100 Pa 초과, 더욱 바람직하게 10,000 Pa 초과, 가장 바람직하게는 1 MPa 초과, 최상으로 바람직하게 10 MPa 초과, 및 더욱 더 바람직하게 100 MPa 초과이다. 표준 웨이퍼에 대해 사용되는 힘은 특히 10 N 초과, 바람직하게 100 N 초과, 가장 바람직하게는 1,000 N 초과, 최상으로 바람직하게 10,000 N 초과, 및 더욱 더 바람직하게 100,000 N 초과이다.
용해 공정 동안, 아연은 바람직하게 모든 알루미늄에 용해된다. 용해되는 아연의 양은 매우 적고 동시에 용해하는 알루미늄의 양은 매우 많은 사실로 인해, 알루미늄 내의 아연의 전체 농도는 매우 낮다. 아연은 바람직하게 오로지 표면 근처의 알루미늄 구역뿐만 아니라 알루미늄 내에 가능한 깊게, 바람직하게는 매우 깊어 특정 시간 이후, 알루미늄 내의 아연의 균등한 분포가 달성되도록 확산한다.
본 발명에 따른 제1 절차에서, 이제 냉각 공정 동안, 알루미늄 내 아연의 경계 용해도 초과를 야기하지 않기 때문에, 아연이 항상 완전히 알루미늄에 용해되어 남아있는 것이 보장된다. 그 결과, 본 발명에 따라 알루미늄 매트릭스 내 아연의 침전은 전체 온도 범위 내에서 방지된다. 본 발명에 따라 이는 알루미늄 레이어 두께 대 아연 레이어 두께의 비율이 본 발명에 따라 선택되고, 알루미늄 내 완전히, 특히 가능한 공간 전체에 아연이 분포될 때까지 특정 시간 동안 확산 공정이 진행함으로써 실시한다. 아연 레이어 두께와 알루미늄 레이어 두께의 비율은 이러한 경우 1 미만, 바람직하게 10-3 미만, 더욱 바람직하게 10-5 미만, 가장 바람직하게는 10-7 미만, 최상으로 바람직하게 10-9 미만, 및 가장 바람직하게는 10-11 미만이다.
본 발명에 따른 또 다른 절차에 따르면, 아연 레이어 두께는 보다 높은 온도에서, 아연의 특히 적어도 주된, 바람직하게는 완전한 용해를 실시하는 그러한 방법으로 설정되지만, 냉각 동안 아연 침전물을 야기하는 과포화된 혼합된 결정체가 생성된다. 이러한 아연 침전물은 알루미늄의 강도 특성에 긍정적으로 영향을 미칠 수 있다. 침전물은 바람직하게 특히 추가적인 열처리의 조합으로 알루미늄의 강도의 증가를 야기한다.
제4 구체예
본 발명에 따른 개념이 적용될 수 있는 제4 시스템은 알루미늄-마그네슘 시스템, 줄여서 Al-Mg 이다. 이원의 AI-Mg 시스템은 알루미늄에서 마그네슘에 대한 경계 용해도, 뿐만 아니라 알루미늄에서 마그네슘 내 알루미늄에 대한 경계 용해도를 가지는 두 공정으로 구성된 이원 시스템이다. 기재로서, 바람직하게 알루미늄이 선택된다.
산화로부터 알루미늄을 보호하기 위해, 마그네슘 재료의 성공적인 증착 이후 마그네슘 레이어로 즉시 피복된다. 마그네슘은 주로 순수한 형태로, 매우 반응성인 알칼리-토금속이다.
마그네슘 레이어는 특히 특히 10 μm 미만, 바람직하게 미만 1 μm 미만, 더욱 바람직하게 100 nm 미만, 가장 바람직하게는 10 nm 미만, 및 최상으로 바람직하게 1 nm 미만이다.
증착은 고온에서 알루미늄으로 마그네슘의 부분적인 또는 심지어 완전한 확산을 방지하거나 적어도 억제하기 위해 가능한 최저 온도에서 실시한다.
마그네슘의 증착의 경우, 알루미늄의 온도는 600 ℃ 미만, 바람직하게 500 ℃ 미만, 더욱 바람직하게 400 ℃ 미만, 가장 바람직하게는 300 ℃ 미만, 최상으로 바람직하게 200 ℃ 미만, 및 더욱 더 바람직하게 100 ℃ 미만이다. 특별한 경우, 알루미늄은 온도를 더욱 낮춤으로써 심지어 활발하게 냉각될 수 있다. 가능한 최저 온도에 의해, 알루미늄 상에 증착되는 마그네슘은 즉시 열적 움직임에 방해를 받아 바람직하게 표면 상에 남고, 즉, 알루미늄으로 확산하지 않는다.
게다가, 저온에서 알루미늄 내 마그네슘의 특히 낮은 용해도로 인해, 알루미늄으로의 마그네슘의 확산은 방해를 받는다. 이 시점으로부터, 마그네슘은 알루미늄을 위한 보호재로서 역할을 한다. 시스템이 산소-함유 분위기에 노출되는 경우, 마그네슘은 바람직하게 산화하고, 이에 따라 알루미늄을 보호한다.
이에 관하여, 마그네슘의 표준 전극 전위는 대략 -2.36이고, 알루미늄의 표준 전극 전위는 대략 -1.66 V으로 고려되어야 한다. 이에 따라 마그네슘은 알루미늄보다 안정하고 결과적으로 희생 양극으로서 알루미늄을 화학적으로 보호하지 못한다. 심지어 증착된 마그네슘이 이미 적어도 부분적으로 형성되었거나 완전히 제거되지 않은 산화 알루미늄을 위한 환원제로서 직접적으로 사용되는 것이 아마도 고려 가능할 것이다. 환원 공정은 별도의, 추가적인 열처리 단계에 의해 수행될 수 있고 바람직하게 마그네슘-피복된 산화 알루미늄을 감소시켜 마그네슘 산화물이 형성과 함께 순수한 알루미늄을 형성한다. 이하에, 특히 본 발명의 독립적인 양태는 개시된 임의의 추가적인 방법과 조합으로 개시된 특징이 유효하고 청구 가능함을 발견했다.
알루미늄과 원하는 제2 재료 사이 접합을 실행하기 위해, 형성된 임의의 제1 마그네슘 산화물은 마그네슘으로부터 반드시 제거해야 한다. 마그네슘 산화물의 제거는 물리적 및/또는 화학적 수단에 의해 실시한다. 본 발명에 따라 산화물의 스퍼터링-오프, 산을 환원시킴에 의한 습식-화학적 제거, 또는 수소 또는 다른 기체 환원제에 의한 환원이 고려 가능하다. 이에 관하여 마그네슘 산화물은 오직 큰 어려움과 함께 습식-화학적 수단에 의해 완전히 제거될 수 있는 상당히 안정한 구조이어야 한다는 것이 고려되어야 한다; 따라서, 본 발명에 따른 물리적 방법이 오히려 적합하다.
마그네슘 산화물의 제거 후, 순수한 마그네슘 표면을 접합될 표면과 가능한 신속하게 접촉시킨다. 접합 공정은 고온에서 실시한다. 이러한 경우에, 접합 온도는 25 ℃ 초과, 바람직하게 100 ℃ 초과, 더욱 바람직하게 200 ℃ 초과, 가장 바람직하게는 300 ℃ 초과, 최상으로 바람직하게 400 ℃ 초과, 및 더욱 더 바람직하게 약 426 ℃이다.
상평형도에 따르면, 알루미늄은 대략 452 ℃에서 대략 16 mol%의 마그네슘에 대한 최대 용해도를 가진다. 그러나, 경계 영역에 액상이 형성하는 것을 방지하고 고체 알루미늄에 용해된 고체 마그네슘만을 제공하고자 하는 경우, 바람직한 접합 온도는 상기 언급된 452 ℃ 아래이다. 이러한 온도 범위에서, 알루미늄 내 마그네슘의 용해도는 알루미늄 내 마그네슘의 눈에 띄는 용해를 생성하기에 항상 여전히 충분히 높다. 본 발명에 따르면, 알루미늄 내 마그내슘의 특히 주된, 바람직하게는 완전한 용해 시간 동안 유지된다. 알루미늄에서 마그네슘의 확산 상수에 관한 1차 확산 방정식을 풀어 계산될 수 있다. 그럼에도 불구하고, 본 발명에 따르면 더 짧거나 더 긴 시간 동안 온도를 유지하는 것이 유용할 수 있다.
알루미늄 내 마그네슘의 용해를 위한 기간은 기간은 특히 특히 1 분 초과, 바람직하게 10 분 초과, 더욱 바람직하게 30 분 초과, 가장 바람직하게는 1 시간 초과, 최상으로 바람직하게 2 시간 초과, 및 더욱 더 바람직하게 5 시간 초과로 설정된다.
용해 공정 동안, 압력은 서로 접합될 기판 상에서 바람직하게 유지되거나 증가한다. 가해지는 압력은 특히 1 Pa 초과, 바람직하게 100 Pa 초과, 더욱 바람직하게 10,000 Pa 초과, 가장 바람직하게는 1 MPa 초과, 최상으로 바람직하게 10 MPa 초과, 및 더욱 더 바람직하게 100 MPa 초과이다. 표준 웨이퍼에 대해 사용되는 힘은 특히 10 N 초과, 바람직하게 100 N 초과, 가장 바람직하게는 1,000 N 초과, 최상으로 바람직하게 10,000 N 초과, 및 더욱 더 바람직하게 100,000 N 초과이다.
용해 공정 동안, 마그네슘은 바람직하게 모든 알루미늄에 용해된다. 용해되는 마그네슘의 양은 매우 적고 동시에 용해하는 알루미늄의 양은 매우 많은 사실로 인해, 알루미늄 내의 마그네슘의 전체 농도는 매우 낮다. 마그네슘은 바람직하게 오로지 표면 근처의 알루미늄 구역뿐만 아니라 알루미늄 내에 가능한 깊게, 바람직하게는 매우 깊어 특정 시간 이후, 알루미늄 내의 마그네슘의 균등한 분포가 달성되도록 확산한다.
본 발명에 따른 제1 절차에서, 냉각 공정 동안, 알루미늄 내 마그네슘의 경계 용해도 초과를 야기하지 않기 때문에, 마그네슘이 항상 완전히 알루미늄에 용해되어 남아있는 것이 제공된다. 그 결과, 본 발명에 따라 알루미늄 매트릭스 내 화학양론적 알루미늄-마그네슘 상의 침전은 전체 온도 범위 내에서 방지된다. 본 발명에 따라 이는 알루미늄 레이어 두께 대 마그네슘 레이어 두께의 비율이 본 발명에 따라 선택되고, 알루미늄 내 완전히, 특히 가능한 공간 전체에 마그네슘이 분포될 때까지 특정 시간 동안 확산 공정이 진행함으로써 실시한다. 마그네슘 레이어 두께와 알루미늄 레이어 두께의 비율은 이러한 경우 1 미만, 바람직하게 10-3 미만, 더욱 바람직하게 10-5 미만, 가장 바람직하게는 10-7 미만, 최상으로 바람직하게 10-9 미만, 및 더욱 더 바람직하게 10-11 미만이다.
본 발명에 따른 또 다른 절차에 따르면, 마그네슘 레이어 두께는 보다 높은 온도에서, 마그네슘의 특히 적어도 주된, 바람직하게는 완전한 용해를 실시하는 그러한 방법으로 설정되지만, 냉각 동안 화학양론 알루미늄-마그네슘 상을 야기하는 과포화된 혼합된 결정체가 생성된다. 알루미늄-마그네슘 상 침전물은 알루미늄의 강도 특성에 긍정적으로 영향을 미칠 수 있다. 침전물은 바람직하게 특히 추가적인 열처리의 조합으로 알루미늄의 강도의 증가를 야기한다.
매우 특별한 구체예에서, 보호재를 증착하기 전 기재를 연삭 및/또는 연마한다. 이러한 경우, 표면의 평탄화를 야기하며, 이는 후속 접합 공정을 위해 결정적으로 중요하다. 평균 거칠기 및/또는 제곱 거칠기는 100 μm 미만, 바람직하게 10 μm 미만, 더욱 바람직하게 1 μm 미만, 가장 바람직하게는 100 nm 미만, 최상으로 바람직하게 10 nm 미만, 및 더욱 더 바람직하게 1 nm 미만이다. 연마는 순수하게 기계적 및/또는 화학적 수단에 의해 수행할 수 있다. 화학-기계적 연마(CMP)가 가장 최적이다.
기재 상에 산화 레이어가 형성된 경우, 바람직하게 이미 상기 언급된 공정에 의해 제거한다. 상기 언급된 공정에 의한 산화물의 제거가 충분하지 않은 경우, 예를 들어, 스퍼터링, 환원 기체 및/또는 산의 사용과 같은 산화물 제거를 위해 앞서 언급한 공정이 또한 사용될 수 있다. 평탄화 및 산화물의 선택적 정제 후, 보호 레이어의 코팅을 실시한다.
본 발명에 따른 모든 구체예에 대하여, 본 발명의 유리한 구체예에 따라 이후 수행하는 제2 열처리 공정의 접합 공정은 특히 공간적으로 분리되어 수행할 수 있는 것이 적용된다. 접합 유닛에서, 바람직하게 오직 실제 접합 공정만이 수행된다. 접합 공정은 특히 5 시간 미만, 바람직하게 1 시간 미만, 더욱 바람직하게 30 분 미만, 가장 바람직하게는 15 분 미만, 및 최상으로 바람직하게 5 분 미만 동안 계속된다.
접합 단계가 완료되고 두 기판 사이에 충분히 높은 접착력이 존재하면, 접합된 기판 쌍은 또 다른 유닛에서 추가적인 처리, 특히 열-처리를 받기 위해 접합기로부터 제거될 수 있다. 그러한 열처리 유닛은 바람직하게 배치 유닛이며, 이에 따라 유닛은 동시에, 아마도 심지어 연속적으로, 다수의 웨이퍼를 수용할 수 있다. 본 발명에 따르면 그러한 열처리 유닛에서 열처리는 특히 이상 5 분, 바람직하게 이상 30 분, 더욱 바람직하게 1 시간 이상, 및 가장 바람직하게는 5 시간 이상 실시한다. 그러한 열처리 유닛에서의 온도는 바람직하게 조절 가능하며, 바람직하게 경로를 따라 및/또는 시간의 함수로서 조절 가능하여, 처리된 기판이 정확한 온도 프로파일을 거칠 수 있다. 사용되는 온도는 특히 25 ℃ 초과, 바람직하게 100 ℃ 초과, 더욱 바람직하게 300 ℃ 초과, 더욱 바람직하게 500 ℃ 초과, 및 최상으로 바람직하게 800 ℃ 초과이다. 바람직하게 열처리는 불필요하거나 의도되지 않은 산화로부터 기판의 개방 표면을 보호하기 위해 불활성 가스 분위기에서 일어난다.
그러한 열처리 플랜트에서, 모든 고려 가능한 열처리 단계를 수행할 수 있다. 특히 본 발명에 따른 보호 레이어의 기재로의 실제 용해는 실시 오직 열처리 유닛에서만 실시하는 것이 고려 가능할 것이다. 열처리 유닛은 접합 유닛에서의 경우 보다 더 높은 온도로 여러 쌍의 기판을 동시에 가져올 수 있다. 기판 쌍을 한쪽면에 수용하는 연속 작동하는 열처리 유닛이 예를 들어 조립 라인으로써 유닛을 통해 전달하고, 또 다른 끝에 다시 두는 경우, 이에 따라, 특히, 일정한 조립 라인 속도의 경우 시간 보다 경로에 따른 온도 구배의 설정이 고려 가능할 것이다. 그러나, 본 발명에 따르면, 기판 사이 상응하는 고체 접합의 제조에 압력이 필수적이지 않은 경우, 기재로의 보호재의 확산은 접합 유닛 외부에서만 실시되어야 한다.
기판 사이 성공적인 접촉 및 성공적인 성공적인 접합 후, 특히 본 발명에 따르면 기재로의 보호재의 용해 후, 가능한 많이 두 기재 레이어의 전체 두께에 걸쳐 작용하는 구조의 재결정을 달성하도록 시도한다. 이러한 재결정은 실제 접합 공정 동안 공정을 이미 수행하지 않는 경우 열처리 유닛에서 수행한다.
재결정은 특히 접합 경계 표면을 통해 입자의 새로운 구성을 야기하고, 이에 따라 기계적으로 안정한, 고체 및 전체 두께에 따라 연장하는 영구적인 기재 레이어를 만든다. 재결정에 의해 형성된 새로운 미세구조는 이러한 구조에서, 접합 경계 표면이 더 이상 존재하지 않기 때문에 최적의 실제 원하는 구조를 가진다. 구조의 적어도 부분적으로 제어 가능한 재결정을 위한 방법은 바람직하게 사용된다. 이는 특히 전위 밀도(dislocation density)의 증가 및/또는 대응하는 고온을 포함한다.
가장 바람직한 구체예에서, 본 발명에 따른 기재 내 보호재의 용해, 뿐만 아니라 구조의 재결정은 특히 접합기로부터 분리된 외부 열처리 유닛에서 실시한다. 그 결과, 접합기는 가능한 신속하게 다음 기판 접합이 가능하다. 매우 특별한 구체예에서, 본 발명에 따른 용해 공정뿐만 아니라 재결정은 동시에 일어난다. 본 발명의 추가적인 이점, 특징 및 세부사항은 바람직한 구체예의 후속 설명으로부터, 그리고 도면에 기초하여 명백해질 것이다.
참조 번호 목록
1 기재
2 보호재
3 산화 레이어
4 제1 기판
5 제2 기판
6 공융점
7 혼합된 결정체 영역
8 경계 용해도
9 2-상 영역: 액체, 고체
10 2-상 영역: 고체, 고체
11, 11' 공융선, 공석
12 혼합된 결정체

Claims (11)

  1. 다음의 단계를 포함하는, 기재 레이어 및 보호 레이어로 구성된 접합 레이어를 기판 상에 도포하는 방법:
    - 기판의 접합면 상에 기재 레이어로서 산화 가능한 기재를 도포하는 단계,
    - 보호 레이어로서 기재에 적어도 부분적으로 용해 가능한 보호재를 사용하여 기재 레이어를 적어도 부분적으로 피복하는 단계.
  2. 제1항에 있어서, 기재는 산소-친화성이며 특히 적어도 대부분 알루미늄 및/또는 구리로 구성된 것을 특징으로 하는 방법.
  3. 전술한 청구항 중 어느 한 항에 있어서, 기재의 도포 및/또는 보호재를 사용한 기재를 피복을 증착에 의해 실시하는 방법.
  4. 전술한 청구항 중 어느 한 항에 있어서, 보호 레이어는 10 mm 미만, 바람직하게 1 mm 미만, 더욱 바람직하게 100 nm 미만, 가장 바람직하게는 10 nm 미만, 및 최상으로 바람직하게 1 nm 미만의 두께로 도포되는 방법.
  5. 전술한 청구항 중 어느 한 항에 있어서, 보호 레이어는 기재 레이어가 분위기에 대하여 적어도 대부분, 바람직하게는 완전히 밀봉되는 그러한 방식으로 도포되는 방법.
  6. 전술한 청구항 중 어느 한 항에 있어서, 특히 또 다른 기판과의 접합 단계의 경우, 보호 레이어는 기재 레이어에 적어도 대부분, 특히 완전히 용해되는 방법.
  7. 제6항에 있어서, 보호 레이어는 접합 단계 전에 다음의 공정 중 하나 이상을 사용하여 처리되는 방법:
    ㆍ 화학적 산화물 제거, 특히 다음에 의함
    - 기체 환원제 및/또는
    - 액체 환원제
    ㆍ 물리적 산화물 제거, 특히 플라즈마를 사용함
    ㆍ 이온 보조 화학적 에칭,
    - 특히 고속 이온 충격 (FAB, 스퍼터링)
    - 연삭, 및/또는
    - 연마.
  8. 전술한 청구항 중 어느 한 항에 있어서, 다음의 재료 중 하나 이상이 기재 및/또는 보호재로서 선택되는 방법:
    ㆍ 금속, 특히 Cu, Ag, Au, Al, Fe, Ni, Co, Pt, W, Cr, Pb, Ti, Te, Sn, Zn, Ga
    ㆍ 알칼리 금속, 특히 Li, Na, K, Rb, Cs
    ㆍ 알칼리-토금속, 특히 Mg, Ca, Sr, Ba
    ㆍ 합금
    ㆍ 반도체, 특히 상응하는 도핑과 함께 제공됨
    - 원소 반도체, 특히 Si, Ge, Se, Te, B, Sn
    - 화합물 반도체, 특히 GaAs, GaN, InP, InxGa1-xN, InSb, InAs, GaSb, AlN, InN, GaP, BeTe, ZnO, CuInGaSe2, ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe, Hg(1-x)Cd(x)Te, BeSe, HgS, AlxGa1-xAs, GaS, GaSe, GaTe, InS, InSe, InTe, CuInSe2, CuInS2, CuInGaS2, SiC, SiGe.
  9. 접합 레이어가 제공된 기판, 여기서 접합 레이어는 다음으로부터 형성됨:
    - 기판의 접합면에 산화 가능한 기재로부터 형성된 기재 레이어, 및
    - 기재 레이어를 적어도 부분적으로 피복하고, 기재에 적어도 부분적으로 용해 가능한 보호재로부터 형성된 보호 레이어.
  10. 제9항에 있어서, 기재는 산소-친화성이며, 특히 적어도 대부분 알루미늄 및/또는 구리로 구성된 기판.
  11. 제9항 또는 제10항에 있어서, 보호 레이어는 10 mm 미만, 바람직하게 1 mm 미만, 더욱 바람직하게 100 nm 미만, 가장 바람직하게는 10 nm 미만, 및 최상으로 바람직하게 1 nm 미만의 두께를 가지는 기판.
KR1020167006613A 2013-09-13 2013-09-13 접합 레이어 도포 방법 Active KR102084291B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2013/069003 WO2015036032A1 (de) 2013-09-13 2013-09-13 Verfahren zum aufbringen einer bondschicht

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020207005479A Division KR102184239B1 (ko) 2013-09-13 2013-09-13 접합 레이어 도포 방법

Publications (2)

Publication Number Publication Date
KR20160053937A true KR20160053937A (ko) 2016-05-13
KR102084291B1 KR102084291B1 (ko) 2020-03-03

Family

ID=49170702

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020207005479A Active KR102184239B1 (ko) 2013-09-13 2013-09-13 접합 레이어 도포 방법
KR1020167006613A Active KR102084291B1 (ko) 2013-09-13 2013-09-13 접합 레이어 도포 방법
KR1020207033596A Active KR102306976B1 (ko) 2013-09-13 2013-09-13 접합 레이어 도포 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020207005479A Active KR102184239B1 (ko) 2013-09-13 2013-09-13 접합 레이어 도포 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020207033596A Active KR102306976B1 (ko) 2013-09-13 2013-09-13 접합 레이어 도포 방법

Country Status (9)

Country Link
US (3) US9627349B2 (ko)
JP (1) JP6336600B2 (ko)
KR (3) KR102184239B1 (ko)
CN (3) CN110085526B (ko)
AT (2) AT525410B1 (ko)
DE (1) DE112013007187B4 (ko)
SG (1) SG11201601923VA (ko)
TW (4) TWI750526B (ko)
WO (1) WO2015036032A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627349B2 (en) * 2013-09-13 2017-04-18 Ev Group E. Thallner Gmbh Method for applying a bonding layer
WO2020148626A1 (fr) * 2019-01-16 2020-07-23 Patek Philippe Sa Geneve Procédé de brasage de composants horlogers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111935A (ja) * 2002-08-30 2004-04-08 Fuji Electric Holdings Co Ltd 電子部品の実装方法
KR20060095502A (ko) * 2005-02-28 2006-08-31 가부시키가이샤 히타치세이사쿠쇼 전자 장치
US20130099355A1 (en) * 2011-10-24 2013-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS Structures and Methods for Forming the Same
JP2013118374A (ja) * 2011-11-29 2013-06-13 Imec 半導体基板の接合方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE321422T1 (de) * 2001-01-09 2006-04-15 Metabyte Networks Inc System, verfahren und software für die bereitstellung einer gezielten werbung durch benutzerprofildatenstruktur basierend auf benutzerpräferenzen
EP1734570A4 (en) 2004-03-02 2008-03-05 Fuji Electric Holdings Method for encapsulating an electronic component
US7569926B2 (en) * 2005-08-26 2009-08-04 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
US8736081B2 (en) * 2005-08-26 2014-05-27 Innovative Micro Technology Wafer level hermetic bond using metal alloy with keeper layer
JP4552968B2 (ja) * 2007-05-29 2010-09-29 住友電気工業株式会社 化合物半導体基板の研磨方法、化合物半導体基板、化合物半導体エピ基板の製造方法および化合物半導体エピ基板
DE102008040775A1 (de) * 2008-07-28 2010-02-04 Robert Bosch Gmbh Verkapselung, MEMS sowie Verfahren zum selektiven Verkapseln
EP2363373A1 (en) 2010-03-02 2011-09-07 SensoNor Technologies AS Bonding process for sensitive micro-and nano-systems
JP5734951B2 (ja) * 2010-03-03 2015-06-17 シャープ株式会社 表示装置およびその駆動方法、ならびに液晶表示装置
JP2012079935A (ja) * 2010-10-01 2012-04-19 Fujikura Ltd 複合基板の製造方法、及び複合基板
US8377798B2 (en) 2010-11-10 2013-02-19 Taiwan Semiconductor Manufacturing Co., Ltd Method and structure for wafer to wafer bonding in semiconductor packaging
US20120145308A1 (en) 2010-12-08 2012-06-14 Jiangwei Feng Methods for anodic bonding material layers to one another and resultant apparatus
JP5919641B2 (ja) 2011-04-27 2016-05-18 富士通株式会社 半導体装置およびその製造方法並びに電子装置
US9627349B2 (en) * 2013-09-13 2017-04-18 Ev Group E. Thallner Gmbh Method for applying a bonding layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111935A (ja) * 2002-08-30 2004-04-08 Fuji Electric Holdings Co Ltd 電子部品の実装方法
KR20060095502A (ko) * 2005-02-28 2006-08-31 가부시키가이샤 히타치세이사쿠쇼 전자 장치
US20130099355A1 (en) * 2011-10-24 2013-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS Structures and Methods for Forming the Same
JP2013118374A (ja) * 2011-11-29 2013-06-13 Imec 半導体基板の接合方法

Also Published As

Publication number Publication date
TW201829692A (zh) 2018-08-16
WO2015036032A1 (de) 2015-03-19
US9627349B2 (en) 2017-04-18
US20180145048A1 (en) 2018-05-24
JP6336600B2 (ja) 2018-06-06
AT525410A1 (de) 2023-03-15
KR20200133836A (ko) 2020-11-30
AT525410B1 (de) 2024-11-15
CN110085526B (zh) 2023-11-28
US9911713B2 (en) 2018-03-06
TW201518464A (zh) 2015-05-16
DE112013007187A5 (de) 2016-03-10
TW201922989A (zh) 2019-06-16
TWI677552B (zh) 2019-11-21
SG11201601923VA (en) 2016-04-28
TW202000820A (zh) 2020-01-01
KR102306976B1 (ko) 2021-09-30
TWI679264B (zh) 2019-12-11
CN110085526A (zh) 2019-08-02
TWI630254B (zh) 2018-07-21
TWI750526B (zh) 2021-12-21
KR20200023525A (ko) 2020-03-04
US10438925B2 (en) 2019-10-08
JP2016532312A (ja) 2016-10-13
AT518702A5 (de) 2017-12-15
DE112013007187B4 (de) 2023-08-10
CN110071049B (zh) 2023-12-08
KR102084291B1 (ko) 2020-03-03
KR102184239B1 (ko) 2020-11-30
CN110071049A (zh) 2019-07-30
US20170162538A1 (en) 2017-06-08
CN105517947A (zh) 2016-04-20
CN105517947B (zh) 2019-04-23
US20160190092A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
US11776842B2 (en) Method and device for surface treatment of substrates
TWI606491B (zh) 塗佈及接合基板之方法
KR102184239B1 (ko) 접합 레이어 도포 방법
JP6918074B2 (ja) ボンディング層を施与する方法
JP6613336B2 (ja) ボンディング層を施与する方法
AT527542A2 (de) Verfahren zum Aufbringen einer Bondschicht
AT527543A2 (de) Verfahren zum Aufbringen einer Bondschicht

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

A107 Divisional application of patent
PA0104 Divisional application for international application

St.27 status event code: A-0-1-A10-A18-div-PA0104

St.27 status event code: A-0-1-A10-A16-div-PA0104

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000