KR20160077189A - 다수의 슬레이브 디바이스 식별자들을 갖는 카메라 제어 슬레이브 디바이스들 - Google Patents

Abstract

특히 전자 장치 내의 2 개의 디바이스들 간에 데이터의 송신을 용이하게 하는 시스템, 방법들 및 장치가 설명된다. 어드레스 리스트는 제어 데이터 버스에 커플링된 복수의 슬레이브 디바이스들의 각각을 복수의 슬레이브 디바이스 식별자들과 연관시킬 수도 있다. 제어 데이터 버스로의 액세스는, 제 1 동작 모드에서 정보가 제 1 그룹 슬레이브 디바이스 식별자를 사용하여 다수의 슬레이브 디바이스들로 브로드캐스팅될 수도 있고, 제 2 동작 모드에서 정보가 개별화된 슬레이브 디바이스 식별자를 사용하여 단일 슬레이브 디바이스와 교환될 수도 있도록, 어드레스 리스트에 기초하여 제어될 수도 있다.

Description

다수의 슬레이브 디바이스 식별자들을 갖는 카메라 제어 슬레이브 디바이스들{CAMERA CONTROL SLAVE DEVICES WITH MULTIPLE SLAVE DEVICE IDENTIFIERS}

관련 출원들에 대한 상호참조

본 특허 출원은 "Camera Control Slave Devices With Multiple Slave Device Identifiers" 의 명칭으로 2013 년 10 월 31 일자로 출원된 특허 가출원 제 61/898,138 호, 및 "Camera Control Slave Devices with Multiple Slave Device Identifiers" 의 명칭으로 2014 년 10 월 21 일자로 출원된 미국 정규 특허 출원 제 14/520,180 호에 대한 우선권을 주장하며, 이들 출원들은 본 출원의 양수인에게 양도되고, 본 명세서에 참조에 의해 명시적으로 통합된다.

본 개시물은 공유 버스를 통해 동작들을 가능하게 하는 것, 및 더 구체적으로, 다수의 슬레이브 디바이스 식별들을 제어 데이터 버스를 통해, 다수의 슬레이브 디바이스 식별자들로 식별된 단일 슬레이브 디바이스로 송신하는 것과 관련된다.

또한 I2C 버스 또는 I²C 버스로 지칭될 수도 있는 상호-집적 회로 직렬 버스는, 저속 주변장치들을 프로세서에 접속할 시 사용하기 위해 의도된 직렬 싱글-엔드 컴퓨터 버스이다. I2C 버스는, 각각의 디바이스가 I2C 버스를 통해 송신된 상이한 메세지들에 대한 마스터와 슬레이브로서 기능할 수 있는, 멀티-마스터 버스이다. I2C 버스는 오직 2 개의 양방향 개방-드레인 커넥터들을 사용하여 데이터를 송신할 수 있고, 직렬 데이터 라인 (SDA) 과 직렬 클록 라인 (SCL) 을 포함한다. 커넥터들은 통상적으로, 풀업 (pull-up) 레지스터들에 의해 종료되는 신호 와이어들을 포함한다.

I2C 버스 동작들을 통제하는 프로토콜들은, 각각 START 로 시작하고 STOP 로 종료하는 기본 타입들의 메세지들을 정의한다. I2C 버스는 7-비트 어드레싱을 사용하고, 2 개의 타입들의 노드들을 정의한다. 마스터 노드는 클록을 생성하고 슬레이브 노드들과 통신을 개시하는 노드이다. 슬레이브 노드는 마스터에 의해 어드레싱될 경우, 클록을 수신하고 응답하는 노드이다. I2C 버스는 임의의 수의 마스터 노드들이 존재할 수도 있는 것을 의미하는, 멀티-마스터 버스이다. 추가로, 마스터 및 슬레이브 역할들은 (즉, STOP 가 전송된 후에) 메세지들 간에 교환될 수도 있다.

카메라 구현의 맥락에서, 단방향 송신들은 센서로부터 이미지를 캡처하고 이미지 데이터를 베이스밴드 프로세서의 메모리로 송신하는데 사용될 수도 있고, 그 동안 제어 데이터는 베이스밴드 프로세서와 센서뿐만 아니라 다른 주변장치 디바이스들 간에 교환될 수도 있다. 일 예에서, 카메라 제어 인터페이스 (CCI) 프로토콜은 베이스밴드 프로세서와 이미지 센서 (및/또는 하나 이상의 슬레이브 노드들) 간의 그러한 제어 데이터를 위해 사용될 수도 있다. 일 예에서, CCI 프로토콜은 이미지 센서와 베이스밴드 프로세서 간에 I2C 직렬 버스를 통해 구현될 수도 있다.

예컨대, 2 이상의 동일한 슬레이브 디바이스들이 동일한 버스에 커플링되고, 및/또는 동일한 버스에 커플링된 2 이상의 슬레이브 디바이스들에 동일한 슬레이브 디바이스 식별자 (SID) 가 제공될 경우, 충돌들이 발생할 수도 있다. 일 예에서, 제조업자는 동일한 SID 로 슬레이브 디바이스 제품들을 사전 프로그래밍할 수도 있다. 종래의 CCI 버스 시스템에서, 슬레이브 디바이스들이 동일한 SID 로 구성될 경우, 데이터 충돌 이슈들이 발생할 수 있다.

그러므로, 단일 버스에서 동일한 SID 로 구성된 다수의 슬레이브 디바이스들을, 데이터 충돌들을 야기하지 않고 사용하는 방법들을 발견하는 것이 바람직하다.

다음은 본 개시의 하나 이상의 양태들의 기본적인 이해를 제공하기 위해 본 개시의 그 하나 이상의 양태들의 간략화된 개요를 제시한다. 이 요약은 본 개시물의 모든 고려되는 양태들의 광범위한 개요가 아니며, 본 개시물의 모든 양태들의 주요한 또는 결정적인 엘리먼트들을 식별하도록 의도된 것도 아니고, 본 개시물의 임의의 또는 모든 양태들의 범위를 기술하도록 의도된 것도 아니다. 그 유일한 목적은 하기에 제시되는 상세한 설명에 대한 서문으로서 본 개시물의 하나 이상의 양태들의 몇몇 개념들을 단순화된 형태로 제시하는 것이다.

본 발명의 특정 양태들에서, 디바이스는 제어 데이터 버스, 제어 데이터 버스에 커플링되고 제어 데이터 버스로의 액세스를 제어하도록 구성된 마스터 디바이스, 제 1 슬레이브 디바이스 식별자와 제 2 슬레이브 디바이스 식별자로 구성되는 제 1 슬레이브 디바이스, 및 제 1 슬레이브 디바이스 식별자와 제 3 슬레이브 디바이스 식별자로 구성되는 제 2 슬레이브 디바이스를 포함한다. 제 1 슬레이브 디바이스는 제어 데이터 버스를 통해 송신되고 제 1 슬레이브 디바이스 식별자 또는 제 2 슬레이브 디바이스 식별자로 어드레싱된 통신들에 응답하도록 구성될 수도 있다. 제 2 슬레이브 디바이스는 제어 데이터 버스를 통해 송신되고 제 1 슬레이브 디바이스 식별자 또는 제 3 슬레이브 디바이스 식별자로 어드레싱된 통신들에 응답하도록 구성될 수도 있다.

일 양태에서, 제어 데이터 버스는 카메라 제어 데이터 확장 (CCIe) 버스 프로토콜에 따라 동작된다.

일 양태에서, 제어 데이터 버스는 카메라 제어 데이터 (CCI) 버스 프로토콜에 따라 또는 상호-집적 회로 (I2C) 버스 프로토콜에 따라 동작된다.

일 양태에서, 마스터 디바이스는 다른 슬레이브 디바이스에 의해 송신되는 확인응답과 동시에 하나의 슬레이브 디바이스에 의해 송신되는 부정 확인응답 신호를 무시하도록 구성된다.

일 양태에서, 제 1 슬레이브 디바이스 및 제 2 슬레이브 디바이스는 카메라들이거나, 또는 카메라들을 포함한다. 마스터 디바이스는 제 1 슬레이브 디바이스 및 제 2 슬레이브 디바이스에 동시에 정보를 통신하도록 구성될 수도 있다.

일 양태에서, 마스터 디바이스는 제 1 슬레이브 디바이스 식별자를 사용하여 제 1 슬레이브 디바이스 및 제 2 슬레이브 디바이스와 동시에 통신하도록 구성될 수도 있다.

일 양태에서, 제어 데이터 버스에 커플링된 슬레이브 디바이스들의 제 1 그룹의 각각은 제어 데이터 버스를 통해 송신되고 제 1 슬레이브 디바이스 식별자로 어드레싱된 통신들에 응답한다. 제어 데이터 버스에 커플링된 슬레이브 디바이스들의 제 2 그룹의 각각은 제어 데이터 버스를 통해 송신되고 제 1 슬레이브 식별자, 제 2 슬레이브 식별자, 및 제 3 슬레이브 식별자와 상이한 제 4 슬레이브 디바이스 식별자로 어드레싱된 통신들에 응답한다. 슬레이브 디바이스들의 제 1 그룹의 각각은 제 1 기능을 수행할 수도 있고, 슬레이브 디바이스들의 제 2 그룹의 각각은 제 1 기능과 상이한 제 2 기능을 수행할 수도 있다. 제 1 슬레이브 디바이스는 추가로 제 4 슬레이브 식별자로 구성될 수도 있고, 슬레이브 디바이스들의 제 1 그룹과 슬레이브 디바이스들의 제 2 그룹의 멤버일 수도 있다.

본 발명의 특정 양태들에서, 방법은 제어 데이터 버스에 커플링된 복수의 슬레이브 디바이스들의 각각을 복수의 슬레이브 디바이스 식별자들과 연관시키는 어드레스 리스트를 유지하는 단계 및 어드레스 리스트에 기초하여 제어 데이터 버스로의 액세스를 제어하는 단계를 포함한다. 제어 데이터 버스로의 액세스를 제어하는 단계는, 제어 데이터 버스를 동작시키는 제 1 모드에서, 제 1 슬레이브 디바이스 및 제 2 슬레이브 디바이스와 연관된 제 1 그룹 슬레이브 디바이스 식별자를 사용하여 제 1 슬레이브 디바이스 및 제 2 슬레이브 디바이스와 동시에 통신하는 단계, 및 제 1 슬레이브 디바이스와 연관되고 제 2 슬레이브 디바이스와 연관되지 않는 고유한 슬레이브 디바이스 식별자를 사용하여 제 1 슬레이브 디바이스와 개별적으로 통신하는 단계를 포함할 수도 있다.

일 양태에서, 제 1 그룹 슬레이브 디바이스 식별자를 사용하여 제 1 복수의 슬레이브 디바이스들에 동시에 제 1 기록 메세지를 브로드캐스팅하는 단계, 및 제 2 그룹 슬레이브 디바이스 식별자를 사용하여 제 2 복수의 슬레이브 디바이스들에 동시에 제 2 기록 메세지를 브로드캐스팅하는 단계.

일 양태에서, 그 방법은 고유한 슬레이브 디바이스 식별자를 사용하여 제 1 슬레이브 디바이스에 판독 커맨드를 어드레싱하는 단계, 및 판독 커맨드에 응답하여 제 1 슬레이브 디바이스에 의해 송신된 데이터를 판독하는 단계를 포함할 수도 있다. 제어 데이터 버스에 커플링된 다른 슬레이브 디바이스들은 판독 커맨드에 응답하는 것을 억제하도록 구성될 수도 있다.

일 양태에서, 제어 데이터 버스는 CCIe 버스, CCI 버스 또는 I2C 버스이다.

일 양태에서, 제 1 슬레이브 디바이스 및 제 2 슬레이브 디바이스는 카메라들이거나, 또는 카메라들을 포함한다.

본 발명의 특정 양태들에서, 디바이스는 제어 데이터 버스에 커플링된 복수의 슬레이브 디바이스들의 각각을 복수의 슬레이브 디바이스 식별자들과 연관시키는 어드레스 리스트를 유지하는 수단 및 어드레스 리스트에 기초하여 제어 데이터 버스로의 액세스를 제어하는 수단을 포함한다. 제어 데이터로의 액세스를 제어하는 수단은, 그 디바이스가 제 1 슬레이브 디바이스 및 제 2 슬레이브 디바이스와 연관된 제 1 그룹 슬레이브 디바이스 식별자를 사용하여 제 1 슬레이브 디바이스 및 제 2 슬레이브 디바이스와 동시에 통신하도록, 제어 데이터 버스를 제 1 동작 모드로 동작시키고, 그리고 그 디바이스가 제 1 슬레이브 디바이스와 연관되고 제 2 슬레이브 디바이스와 연관되지 않는 고유한 슬레이브 디바이스 식별자를 사용하여 제 1 슬레이브 디바이스와 개별적으로 통신하도록, 제어 데이터 버스를 제 1 동작 모드로 동작시키도록 구성될 수도 있다.

본 발명의 특정 양태들에서, 저장 매체는 저장된 명령들을 갖는다. 저장 매체는 비-일시적인 저장 매체를 포함할 수도 있다. 그 명령들은 하나 이상의 프로세서들에 의해 실행가능할 수도 있다. 그 명령들은, 하나 이상의 프로세서들에 의해 실행될 경우, 하나 이상의 프로세서들이 제어 데이터 버스에 커플링된 복수의 슬레이브 디바이스들의 각각을 복수의 슬레이브 디바이스 식별자들과 연관시키는 어드레스 리스트를 유지하게 하고, 그리고 어드레스 리스트에 기초하여 제어 데이터 버스로의 액세스를 제어하게 할 수도 있다. 제어 데이터 버스로의 액세스는, 제 1 슬레이브 디바이스 및 제 2 슬레이브 디바이스와 연관된 제 1 그룹 슬레이브 디바이스 식별자를 사용하여 제 1 슬레이브 디바이스 및 제 2 슬레이브 디바이스와의 동시의 통신들이 가능하도록, 제어 데이터 버스를 제 1 동작 모드로 동작시키는 것에 의해, 그리고 제 1 슬레이브 디바이스와 연관되고 제 2 슬레이브 디바이스와 연관되지 않는 고유한 슬레이브 디바이스 식별자를 사용하여 제 1 슬레이브 디바이스의 개별적인 통신들이 가능하도록, 제어 데이터 버스를 제 1 동작 모드로 동작시키는 것에 의해 제어될 수도 있다.

본 발명의 특정 양태들에서, 방법은 제 1 커맨드가 제 1 그룹 슬레이브 디바이스 식별자로 어드레싱될 경우, 슬레이브 디바이스에서 제어 데이터 버스를 통해 버스 마스터에 의해 송신된 제 1 커맨드에 응답하는 단계, 및 제 2 커맨드가 고유한 슬레이브 디바이스 식별자로 어드레싱될 경우, 슬레이브 디바이스에서 제어 데이터 버스를 통해 버스 마스터에 의해 송신된 제 2 커맨드에 응답하는 단계를 포함한다. 적어도 하나의 다른 슬레이브 디바이스는 제 1 그룹 슬레이브 디바이스 식별자로 어드레싱된 송신들에 응답하도록 구성될 수도 있다. 일부 예시들에서, 어떤 다른 슬레이브 디바이스도 고유한 슬레이브 디바이스 식별자로 어드레싱된 송신들에 응답하도록 구성되지 않는다.

일 양태에서, 제어 데이터 버스는 CCIe 버스 프로토콜들, CCI 버스 프로토콜들, 또는 I2C 버스 프로토콜들에 따라 동작된다.

일 양태에서, 슬레이브 디바이스와 연관된 복수의 슬레이브 디바이스 식별자들은 스토리지에서 유지되고, 판독 또는 기록 커맨드가 스토리지에서 유지되지 않는 슬레이브 디바이스 식별자로 어드레싱될 경우, 제어 데이터 버스로부터 수신된 판독 또는 기록 커맨드에 응답하는 것을 억제한다. 스토리지에서 유지되는 복수의 슬레이브 디바이스 식별자들은 고유한 슬레이브 디바이스 식별자 및 제 1 그룹 슬레이브 디바이스 식별자를 포함할 수도 있다.

일 양태에서, 슬레이브 디바이스는 제 3 커맨드가 제 2 그룹 슬레이브 디바이스 식별자로 어드레싱될 경우, 제어 데이터 버스를 통해 버스 마스터에 의해 송신된 제 3 커맨드에 응답할 수도 있다. 제 1 복수의 슬레이브 디바이스들은 제 1 그룹 슬레이브 디바이스 식별자로 어드레싱된 송신들에 응답하도록 구성될 수도 있고, 제 2 복수의 슬레이브 디바이스들은 제 2 그룹 슬레이브 디바이스 식별자로 어드레싱된 송신들에 응답하도록 구성된다. 제 1 복수의 슬레이브 디바이스들의 각각은 제 1 기능을 수행할 수도 있고, 제 2 복수의 슬레이브 디바이스들의 각각은 제 1 기능과 상이한 제 2 기능을 수행할 수도 있다.

본 발명의 특정 양태들에서, 슬레이브 디바이스는 슬레이브 디바이스를 다른 디바이스들과 공유되는 제어 데이터 버스에 커플링하도록 구성된 버스 인터페이스, 및 버스 인터페이스에 커플링되고, 슬레이브 디바이스와 고유하게 연관되는 제 1 슬레이브 디바이스 식별자를 사용하여 어드레싱된 메세지들 및 슬레이브 디바이스 및 적어도 하나의 다른 슬레이브 디바이스와 연관되는 제 2 슬레이브 디바이스 식별자로 어드레싱된 메세지들에 응답하도록 구성되는 프로세싱 회로를 포함한다.

일 양태에서, 프로세싱 회로는 제 1 슬레이브 디바이스 식별자를 사용하여 어드레싱되고 제어 데이터 버스로부터 수신된 커맨드에 응답하여 제어 데이터 버스를 통해 정보를 송신하도록 구성될 수도 있다.

일 양태에서, 프로세싱 회로는 제 1 커맨드가 제 1 슬레이브 디바이스 식별자를 사용하여 어드레싱될 경우, 제어 데이터 버스로부터 수신된 제 1 커맨드에 응답하고, 제 2 커맨드가 제 2 슬레이브 디바이스 식별자를 사용하여 어드레싱될 경우, 제어 데이터 버스로부터 수신된 제 2 커맨드에 응답하도록 구성될 수도 있다. 프로세싱 회로는 제 3 커맨드가 제 3 그룹 슬레이브 디바이스 식별자를 사용하여 어드레싱될 경우, 제어 데이터 버스로부터 수신된 제 3 커맨드에 응답하도록 구성될 수도 있다. 제 1 복수의 슬레이브 디바이스들은 제 2 슬레이브 디바이스 식별자로 어드레싱된 송신들에 응답하도록 구성될 수도 있고, 제 2 복수의 슬레이브 디바이스들은 제 3 슬레이브 디바이스 식별자로 어드레싱된 송신들에 응답하도록 구성될 수도 있다. 제 1 복수의 슬레이브 디바이스들의 각각은 제 1 기능을 수행할 수도 있고, 제 2 복수의 슬레이브 디바이스들의 각각은 제 1 기능과 상이한 제 2 기능을 수행할 수도 있다.

일 양태에서, 슬레이브 디바이스는 카메라를 포함할 수도 있고, 제어 데이터 버스는 CCIe 버스 프로토콜들, CCI 버스 프로토콜들, 또는 I2C 버스 프로토콜들에 따라 동작될 수도 있다.

일 양태에서, 슬레이브 디바이스는 제 1 슬레이브 디바이스 식별자 및 제 2 슬레이브 디바이스 식별자를 유지하도록 구성된 스토리지를 포함할 수도 있다.

본 발명의 특정 양태들에서, 디바이스는 제 1 커맨드가 제 1 그룹 슬레이브 디바이스 식별자로 어드레싱될 경우, 슬레이브 디바이스에서 제어 데이터 버스를 통해 버스 마스터에 의해 송신된 제 1 커맨드에 응답하는 수단, 및 제 2 커맨드가 고유한 슬레이브 디바이스 식별자로 어드레싱될 경우, 슬레이브 디바이스에서 제어 데이터 버스를 통해 버스 마스터에 의해 송신된 제 2 커맨드에 응답하는 수단을 포함한다. 적어도 하나의 다른 슬레이브 디바이스는 제 1 그룹 슬레이브 디바이스 식별자로 어드레싱된 송신들에 응답하도록 구성될 수도 있다. 일부 예시들에서, 어떤 다른 슬레이브 디바이스도 고유한 슬레이브 디바이스 식별자로 어드레싱된 송신들에 응답하도록 구성되지 않는다.

본 발명의 특정 양태들에서, 저장 매체는 저장된 명령들을 갖는다. 저장 매체는 비-일시적인 저장 매체를 포함할 수도 있다. 그 명령들은 하나 이상의 프로세서들에 의해 실행가능할 수도 있다. 그 명령들은, 하나 이상의 프로세서들에 의해 실행될 경우, 하나 이상의 프로세서들이 제 1 커맨드가 제 1 그룹 슬레이브 디바이스 식별자로 어드레싱될 경우, 슬레이브 디바이스에서 제어 데이터 버스를 통해 버스 마스터에 의해 송신된 제 1 커맨드에 응답하게 하고, 그리고 제 2 커맨드가 고유한 슬레이브 디바이스 식별자로 어드레싱될 경우, 슬레이브 디바이스에서 제어 데이터 버스를 통해 버스 마스터에 의해 송신된 제 2 커맨드에 응답하게 할 수도 있다. 적어도 하나의 다른 슬레이브 디바이스는 제 1 그룹 슬레이브 디바이스 식별자로 어드레싱된 송신들에 응답하도록 구성될 수도 있다. 일부 예시들에서, 어떤 다른 슬레이브 디바이스도 고유한 슬레이브 디바이스 식별자로 어드레싱된 송신들에 응답하도록 구성되지 않는다.

다양한 특징들, 특성, 및 이점들은 도면들과 함께 취해질 경우에 하기에 기재된 상세한 설명으로부터 더 명백하게 될 수도 있으며, 도면들에 있어서 유사한 참조 부호들은 전반에 걸쳐 대응하게 식별한다.
도 1 은 복수의 사용가능한 표준들 중 하나에 따라 선택적으로 동작하는 집적 회로 디바이스들 간에 데이터 링크를 채용하는 장치를 도시한다.
도 2 는 베이스밴드 프로세서 및 이미지 센서를 가지고 이미지 데이터 버스 및 제어 데이터 버스를 구현하는 디바이스를 도시하는 블록 다이어그램이다.
도 3 은 본원에 개시된 특정 양태들에 따라 IC 디바이스들 간에 데이터 링크를 채용하는 장치에 대한 간략화된 시스템 아키텍처를 도시하는 다이어그램이다.
도 4 는 I2C 1-바이트 기록 데이터 동작을 도시하는 타이밍 다이어그램이다.
도 5 는 CCIe 프로토콜들에 따라 직렬 버스에서 데이터 송신들의 일 예를 도시하는 타이밍 다이어그램이다.
도 6 은 본원에 개시된 특정 양태들에 따라 송신기 및 수신기의 특정 양태들을 도시한다.
도 7 은 본원에 개시된 특정 양태들에 따라 데이터를 트랜스코딩하기 위한 인코딩 방식을 도시한다.
도 8 은 CCIe 프로토콜의 특정 양태들을 도시한다.
도 9 는 카메라 제어 버스에 슬레이브들로서 커플링된 2 개의 이미징 디바이스들을 포함하는 장치의 특정 양태들을 도시하는 다이어그램이다.
도 10 은 카메라 제어 버스에 슬레이브들로서 커플링된 다수의 카메라들의 구성들의 예들을 도시한다.
도 11 은 CCIe 버스를 통해 다수의 식별자들을 유지하고 응답하도록 적응된 2 개의 카메라들을 갖는 장치의 동작의 제 1 예를 도시한다.
도 12 는 CCIe 버스를 통해 다수의 식별자들을 유지하고 응답하도록 적응된 2 개의 카메라들을 갖는 장치의 동작의 제 2 예를 도시한다.
도 13 은 CCIe 버스를 통해 다수의 식별자들을 유지하고 응답하도록 적응된 2 개의 카메라들을 갖는 장치의 동작의 제 3 예를 도시한다.
도 14 는 다수의 식별자들이 제공된 슬레이브 디바이스들을 지원하도록 적응된 CCIe 마스터 노드의 특정 양태들을 도시한다.
도 15 는 본원에 개시된 하나 이상의 기능들을 수행하도록 적응되거나 구성될 수도 있는 프로세싱 회로를 채용하는 장치에 대한 하드웨어 구현의 간략화된 예를 도시한다.
도 16 은 다수의 식별자들이 제공된 슬레이브 디바이스들을 커플링하는 직렬 버스를 제어하는 방법의 플로우차트이다.
도 17 은 다수의 식별자들이 제공된 슬레이브 디바이스들을 커플링하는 직렬 버스를 제어하기 위한 하드웨어 구현의 일 예를 도시하는 다이어그램이다.
도 18 은 다수의 식별자들이 제공된 슬레이브 디바이스들을 동작시키는 방법의 플로우차트이다.
도 19 는 다수의 식별자들이 제공된 슬레이브 디바이스들을 동작시키기 위한 하드웨어 구현의 일 예를 도시하는 다이어그램이다.

다음의 설명에서, 실시형태들의 완전한 이해를 제공하기 위해 특정 세부사항들이 주어진다. 그러나, 실시형태들은 이러한 특정 세부사항이 없이 실시될 수도 있음이 당업자에 의해 이해될 것이다. 예를 들어, 회로들은, 그 실시형태들을 불필요한 세부사항으로 불명료하게 하는 것을 회피하기 위해 블록 다이어그램들로 도시될 수도 있다. 다른 예시들에 있어서, 잘 알려진 회로들, 구조들 및 기술들은 실시형태들을 불명료하게 하지 않도록 상세히 나타내지 않을 수도 있다.

다양한 특징들, 특성, 및 이점들은 도면들과 함께 취해질 경우에 하기에 기재된 상세한 설명으로부터 더 명백하게 될 수도 있으며, 도면들에 있어서 유사한 참조 부호들은 전반에 걸쳐 대응하게 식별한다.

본 출원에서 사용되는 바와 같이, 용어들 "컴포넌트", "모듈", "시스템" 등은 하드웨어, 펌웨어, 하드웨어와 소프트웨어의 조합, 소프트웨어, 또는 실행 중인 소프트웨어와 같지만 이에 제한되지 않는 컴퓨터 관련 엔터티를 포함하도록 의도된다. 예를 들면, 컴포넌트는 프로세서 상에서 작동하는 프로세스, 프로세서, 오브젝트, 실행가능물, 실행 스레드, 프로그램, 및/또는 컴퓨터일 수도 있지만, 이들에 제한되는 것은 아니다. 예로서, 컴퓨팅 디바이스 상에서 작동하는 애플리케이션 및 컴퓨팅 디바이스 양자는 컴포넌트일 수 있다. 하나 이상의 컴포넌트들은 프로세스 및/또는 실행 스레드 내에 상주할 수도 있고, 컴포넌트는 하나의 컴퓨터에 국부화되고/되거나 2 이상의 컴퓨터들 사이에서 분산될 수도 있다. 또한, 이들 컴포넌트들은 여러 데이터 구조들이 저장된 여러 컴퓨터 판독 가능한 매체로부터 실행될 수 있다. 컴포넌트들은 하나 이상의 데이터 패킷들, 예컨대, 로컬 시스템의 다른 컴포넌트, 분산 시스템 및/또는 인터넷과 같은 네트워크를 통해 신호를 통해 다른 시스템들과 상호작용하는 하나의 컴포넌트로부터의 데이터를 구비하는 신호에 따르는 것과 같이 로컬 및/또는 원격 프로세스들을 통해 통신할 수도 있다. 추가로, 용어 "또는 (or)" 은 배타적인 "또는" 보다 포괄적인 "또는" 을 의미하도록 의도된다. 즉, 달리 특정되지 않거나 문맥에서 명확하지 않다면, 구절 "X 는 A 또는 B 를 채용한다" 는 임의의 자연스럽고 포괄적인 치환들을 의미하도록 의도된다. 즉, 구절 "X 는 A 또는 B 를 채용한다" 는 하기의 경우들 중 임의의 것에 의해 만족된다 : X 는 A 를 채용한다; X 는 B 를 채용한다; 또는 X 는 A 와 B 양자를 채용한다. 추가로, 본 출원 및 청구항들에서 이용되는 것과 같은 관사 "a" 및 "an" 는 달리 특정되지 않거나 문맥에서 단수 형태인 것으로 명확히 지시되지 않았다면 "하나 이상 (one or more)" 을 의미하도록 일반적으로 간주되어야 한다.

개관

본원에 개시된 특정 실시형태들은, I2C 버스 프로토콜들 및 구성들에 기초할 수도 있는, 카메라 제어 인터페이스 (CCI) 버스의 통신 인터페이스의 성능을 개선할 수 있는 시스템들, 방법들 및 장치들을 제공한다. CCI 는 마스터와 하나 이상의 슬레이브들을 접속시키는 버스로서 구성된, 2-와이어의, 양방향의, 반이중의, 직렬 인터페이스를 채용할 수도 있다. CCI 동작들은 I2C 버스 동작들과 호환가능할 수도 있다.

CCI 확장 (CCIe) 버스는 CCIe 버스에 의해 지원되는 강화된 특징들을 위해 구성되는 디바이스들에 대한 종래의 I2C 또는 CCI 버스의 능력들을 확장시킬 수 있다. 예를 들어, CCIe 버스는 I2C 또는 CCI 버스보다 더 높은 비트 레이트를 지원할 수도 있다. 본원에 개시된 특정 양태들에 따르면, CCIe 버스의 일부 버전들은 16.7 의 초당 메가비트들 (Mbps) 또는 그 이상의 비트 레이트들을 지원하도록 구성되거나 적응될 수도 있고, CCIe 버스 (230) 의 일부 버전들은 적어도 23 Mbps 의 데이터 레이트들을 지원하도록 구성되거나 적응될 수도 있다. CCI 확장 (CCIe) 디바이스들은, I2C 또는 CCI 동작 모드들을 사용하여 획득된 데이터 레이트들보다 상당히 더 큰 데이터 레이트들로 동작할 수 있는, 2-와이어, 양방향의, 반이중의, 직렬 인터페이스를 제공하기 위해 I2C 버스를 사용하여 배치될 수도 있다.

I2C 버스, CCI 버스, 또는 CCIe 버스와 같은 직렬 버스에 커플링된 슬레이브 디바이스들은 복수의 식별자들에 응답하도록 적응될 수도 있다. 일 예에서, 2 이상의 슬레이브 디바이스들은, 마스터 디바이스가 슬레이브 디바이스들의 특정 동작 양태들의 동기화된 제어를 생성하기 위해 2 이상의 슬레이브 디바이스들에 동시에 커맨드들 및 데이터를 어드레싱할 수 있도록, 공통의 그룹 식별자에 응답할 수도 있다. 슬레이브 디바이스들은, 각각의 슬레이브 디바이스와 버스 마스터 간에 일대일 통신을 허용하는 개별화된 또는 고유한 식별자들이 구비될 수도 있다.

본 발명의 특정 양태들은 전화기, 모바일 컴퓨팅 디바이스, 기기, 자동차 전자장치, 항공전자 시스템들, 착용 컴퓨팅 디바이스들, 가전제품, 등과 같은 장치의 서브 컴포넌트들을 포함할 수도 있는 전자 디바이스들 간에 배치된 통신 링크들에 적용가능할 수도 있다. 도 1 은 IC 디바이스들 간에 통신 링크를 채용할 수도 있는 장치를 도시한다. 일 예에서, 장치 (100) 는 무선 액세스 네트워크 (RAN), 코어 액세스 네트워크, 인터넷 및/또는 다른 네트워크와 RF 트랜시버를 통해 통신하는 무선 통신 디바이스를 포함할 수도 있다. 장치 (100) 는 프로세싱 회로 (102) 에 동작가능하게 커플링된 통신 트랜시버 (106) 를 포함할 수도 있다. 프로세싱 회로 (102) 는 애플리케이션용 IC (ASIC; 108) 와 같은 하나 이상의 IC 디바이스들을 포함할 수도 있다. ASIC (108) 는 하나 이상의 프로세싱 디바이스들, 로직 회로들, 등을 포함할 수도 있다. 프로세싱 회로 (102) 는 프로세싱 회로 (102) 에 의해 실행될 수도 있는 명령들 및 데이터를 유지할 수도 있는, 메모리 (112) 와 같은 프로세서 판독가능 스토리지를 포함하고 및/또는 그에 커플링될 수도 있다. 프로세싱 회로 (102) 는 무선 디바이스의 메모리 디바이스 (112) 와 같은, 저장 매체에 상주하는 소프트웨어 모듈들의 실행을 지원하고 가능하게 하는, 오퍼레이팅 시스템 또는 애플리케이션 프로그래밍 인터페이스 (API; 110) 중 하나 이상에 의해 제어될 수도 있다. 메모리 디바이스 (112) 는 프로세싱 시스템들 및 컴퓨팅 플랫폼들에서 사용될 수 있는, 판독 전용 메모리 (ROM) 또는 랜덤 액세스 메모리 (RAM), EEPROM (electrically erasable programmable ROM), 플래시 카드들, 또는 임의의 메모리 디바이스를 포함할 수도 있다. 프로세싱 회로 (102) 는 장치 (100) 를 구성하고 동작시키는데 사용된 동작 파라미터들 및 다른 정보를 유지할 수 있는 로컬 데이터베이스 (114) 를 포함하거나 로컬 데이터베이스 (114) 에 액세스할 수도 있다. 로컬 데이터베이스 (114) 는 데이터베이스 모듈, 플래시 메모리, 자기 매체, EEPROM, 광학 매체, 테이프, 소프트 또는 하드 디스크, 등등 중 하나 이상을 사용하여 구현될 수도 있다. 프로세싱 회로 (102) 는 또한, 다른 컴포넌트들 중에서 안테나 (122), 디스플레이 (124), 버튼 (128) 및 키패드 (126) 와 같은 오퍼레이터 제어장치와 같은 외부 디바이스들에 동작가능하게 커플링될 수도 있다.

도 2 는 베이스밴드 프로세서 (204) 와 이미지 센서 (206) 를 갖는 디바이스 (202) 의 간략화된 예를 도시하는 블록 다이어그램 (200) 이다. 이미지 데이터 버스 (216) 및 멀티모드 제어 데이터 버스 (208) 가 디바이스 (202) 에 구현될 수도 있다. 다이어그램 (200) 은 오직 예로서 카메라 디바이스 (202) 를 도시하고, 다양한 다른 디바이스들 및/또는 상이한 기능들은 제어 데이터 버스 (208) 를 구현하고, 동작하고, 및/또는 제어 데이터 버스 (208) 를 사용하여 통신할 수도 있다. 도시된 예에서, 이미지 데이터는 MIPI 에 의해 정의된 "DPHY" 고속 차동 링크와 같은 이미지 데이터 버스 (216) 를 통해 이미지 센서 (206) 로부터 베이스밴드 프로세서 (204) 로 전송될 수도 있다. 일 예에서, 제어 데이터 버스 (208) 는 I2C 버스 모드에서의 동작을 위해 구성가능한 2 개의 와이어들을 가질 수도 있다. 따라서, 제어 데이터 버스 (208) 는 SCL 및 SDA 와이어들을 포함할 수도 있다. SCL 은 I2C 프로토콜들에 따라 제어 데이터 버스 (208) 를 통한 데이터 전송들을 동기화하는데 사용될 수도 있는 클록 신호를 전달할 수도 있다. 데이터 라인 (SDA) 및 클록 라인 (SCL) 은 제어 데이터 버스 (208) 를 통해 다수의 디바이스들 (212, 214, 및 218) 에 커플링될 수도 있다. 이러한 예에서, 제어 데이터는 제어 데이터 버스 (208) 를 통해 베이스밴드 프로세서 (204) 와 이미지 센서 (206) 뿐만 아니라 다른 주변 디바이스들 (218) 간에 교환될 수도 있다. I2C 프로토콜들에 따르면, SCL 와이어 상의 클록 속도들은 정규 I2C 동작에 대하여 100 KHz 까지이고, I2C 고속 모드에 대하여 400 KHz 까지이고, I2C 고속 모드 플러스 (Fm+) 에 대하여 1 MHz 까지일 수도 있다. I2C 버스를 통한 이들 동작 모드들은 카메라 애플리케이션들에 대하여 사용될 경우, CCI 모드로서 지칭될 수도 있다.

도 3 은 이미지 센서 (304) 를 가지고 CCIe 버스 (330) 와 같은 통신 버스에 커플링되는 슬레이브 디바이스 (302) 를 포함하는 장치 (300) 의 특정 양태들을 도시하는 개략적인 블록 다이어그램이다. 장치 (300) 는 무선 모바일 디바이스, 모바일 전화, 모바일 컴퓨팅 시스템, 무선 전화, 노트북 컴퓨터, 태블릿 컴퓨팅 디바이스, 미디어 플레이어, 게이밍 디바이스, 착용가능한 컴퓨팅 디바이스, 기기, 등등 중 하나 이상에서 구현될 수도 있다. 장치 (300) 는 직렬 버스 (330) 를 사용하여 통신하는 다수의 디바이스들 (302, 320 및/또는 322a - 322n) 을 포함할 수도 있다.

본원에 개시된 특정 양태들에 따르면, 디바이스들 (302, 320 및/또는 322a - 322n) 중 2 이상은 CCIe 동작 모드에서 직렬 버스 (330) 를 사용하도록 구성되거나 적응될 수도 있다. CCIe 동작 모드에서, 직렬 버스 (330) 는 CCIe 버스 (230) 로 지칭될 수도 있다. CCIe 버스 (230) 는 CCIe 버스 동작들과 양립가능한 디바이스들 (302, 320 및/또는 322a - 322n) 간에 더 높은 데이터 전송 레이트들을 제공할 수도 있다. 그러한 디바이스들 (302, 320 및/또는 322a - 322n) 은 CCIe 디바이스들로 지칭될 수도 있다. CCIe 디바이스들 (302, 320 및/또는 322a - 322n) 은 종래의 CCI 버스 또는 I2C 버스 (330) 의 SCL 신호 와이어 (316) 및 SDA 신호 와이어 (318) 양자에서 송신된 심볼들로서 데이터를 인코딩함으로써, 서로 통신할 때 더 높은 데이터 레이트들을 달성할 수도 있다. CCIe 디바이스들, CCI 및/또는 I2C 디바이스들은 동일한 CCIe 버스 (330) 에 공존할 수도 있다. 예를 들어, 데이터는 제 1 시간 간격에서 CCIe 인코딩을 사용하여 송신될 수도 있고, 다른 데이터는 상이한 시간 간격에서 I2C 시그널링 규약들을 따라 송신될 수도 있다. CCIe 버스 (330) 는 CCIe 버스 (330) 에 의해 지원되는 강화된 특징들을 위해 구성되는 디바이스들에 대한 종래의 CCI 버스의 능력들을 확장시킬 수 있다. 예를 들어, CCIe 버스 (330) 는 CCI 버스 (330) 보다 더 높은 비트 레이트를 지원할 수도 있다. 본원에 개시된 특정 양태들에 따르면, CCIe 버스 (330) 의 일부 버전들은 16.7 Mbps 또는 그 이상의 비트 레이트들을 지원하도록 구성되거나 적응될 수도 있고, CCIe 버스의 일부 버전들은 적어도 초당 23 메가비트들의 데이터 레이트들을 지원하도록 구성되거나 적응될 수도 있다.

도 3 에 도시된 예에서, 이미징 디바이스 (302) 는 CCIe 버스 (330) 에서 슬레이브 디바이스로서 동작하도록 구성된다. 이미징 디바이스 (302) 는 예컨대, 이미지 센서를 포함하거나 관리하는 센서 제어 기능 (304) 을 제공하도록 적응될 수도 있다. 추가로, 이미징 디바이스 (302) 는 구성 레지스터들 (306) 및/또는 다른 스토리지 디바이스들 (324), 프로세싱 회로 및/또는 제어 로직 (312), 트랜시버 (310) 및 라인 드라이버들/수신기들 (314a 및 314b) 을 포함할 수도 있다. 프로세싱 회로 및/또는 제어 로직 (312) 은 상태 머신, 시퀀서, 신호 프로세서 또는 범용 프로세서와 같은 프로세서를 포함할 수도 있다. 트랜시버 (310) 는 타이밍, 로직 및 저장 회로들 및/또는 디바이스들을 포함하여, 수신기 (310a), 송신기 (310c) 및 특정 공통 회로들 (310b) 을 포함할 수도 있다. 일부 예시들에서, 트랜시버 (310) 는 인코더들 및 디코더들, 클록 및 데이터 복원 회로들, 등등을 포함할 수도 있다.

송신 클록 (TXCLK) 신호 (328) 는 송신기 (310c) 에 제공될 수도 있고, 여기서 TXCLK 신호 (328) 는 CCIe 통신 모드에 대한 데이터 송신 레이트들을 결정하는데 사용될 수 있다. SDA 와이어 (318) 와 SCL 와이어 (316) 가 송신된 데이터를 인코딩하는데 사용될 경우, TXCLK 신호 (328) 는 CCIe 버스 (330) 에서 송신된 심볼들의 시퀀스들 내에 내장될 수도 있다. 일 예에서, TXCLK 신호 (328) 는 트랜지션 클록 트랜스코딩을 사용하여 내장될 수도 있고, 이에 따라 물리 링크 (330) 를 통해 송신될 데이터는 적어도 하나의 와이어 (316 및/또는 318) 의 상태의 변화가 CCIe 버스 (330) 에서 송신된 연속하는 심볼들의 각 쌍 간에 발생하도록 트랜스코딩된다.

본원에 개시된 일 예에서, CCIe 디바이스들 (302, 320 및/또는 322a - 322n) 은 제어 데이터 버스 (330) 의 2 개 와이어들 (316, 318) 사용하여 통신할 수도 있다. 예를 들어, 2-와이어 제어 데이터 버스 (330) 는 I2C 또는 CCI 동작 모드들에 의해 지원된 데이터 레이트들보다 상당히 더 큰 데이터 레이트들을 제공할 수 있는 CCIe 양방향의, 반이중 통신 모드들을 지원할 수도 있다. CCIe 디바이스들 (302, 320 및/또는 322a - 322n) 은 제어 데이터 버스 (330) 의 SCL 와이어 (316) 및 SDA 와이어 (318) 양자에서 데이터를, 2-와이어 제어 데이터 버스 (330) 에서 송신된 심볼들의 시퀀스에 내장된 클록 정보와 함께 송신할 수도 있다. 특정 CCIe 디바이스들 (320) 은 버스 마스터로서 구성될 수도 있고, 특정 디바이스들 (302, 및/또는 322a - 322n) 은 슬레이브 디바이스들로서 구성될 수도 있다. CCIe 디바이스들 (302, 320 및/또는 322a - 322n) 은 제어 데이터 버스 (330) 에 커플링된 I2C 및/또는 CCI 디바이스들과 양립가능하거나 공존할 수도 있어서, CCIe 디바이스들 (302, 320 또는 322a - 322n) 은 심지어 I2C 디바이스들이 제어 데이터 버스 (330) 를 모니터링하고 있을 때에도, CCIe 프로토콜들 및 시그널링 사양들을 사용하여 하나 이상의 다른 CCIe 디바이스들 (302, 320 및/또는 322a - 322n) 과 통신할 수도 있다. 본원에 개시된 일 예는, 양자의 CCIe 및 I2C/CCI 디바이스들이 동일한 버스 상에 배치될 경우, 단일 마스터 디바이스 (320) 로, 버스에 커플링된 다수의 슬레이브들 (302, 및/또는 322a - 322n) 을 핸들링할 수 있는, 인터페이스를 제공한다. 후자의 예에서, 2 이상의 CCIe 디바이스들 (302, 320 및/또는 322a - 322n) 은 CCIe 프로토콜들을 사용하여 통신할 수도 있고, I2C 또는 CCI 디바이스와의 임의의 통신 트랜잭션은 I2C 버스 프로토콜들에 따라 수행된다.

도 4 는 직렬 버스 (330) 가 I2C 프로토콜들에 따라 동작될 때, 단일-바이트 기록 데이터 동작의 일 예를 도시하는 타이밍 다이어그램 (400) 이다. 상기 예에서, 도 3 의 직렬 버스 (330) 에 커플링된 노드들 (302, 320, 322a - 322n) 은 CCIe 및 I2C/CCI 모드들에서 동작가능한 것으로 가정될 수도 있다. 각각의 I2C 송신 (420) 은 직렬 버스 (330) 에서 어써트 (assert) 되는 시작 조건 (406) 으로 시작하고, 중지 조건 (416) 이 직렬 버스 (330) 에서 어써트될 때, 종료한다. 시작 조건 (406) 은, SCL 신호 와이어 (316) 가 하이 상태로 유지되는 동안, SDA 신호 와이어 (318) 가 로우로 트랜지션할 때 어써트된다. 중지 조건 (416) 은, SCL 신호 와이어 (316) 가 하이 상태로 유지되는 동안, SDA 신호 와이어 (318) 가 하이로 트랜지션할 때 어써트된다. I2C 프로토콜들을 따라, SDA 신호 와이어 (318) 에서의 트랜지션들은, 시작 조건 (406) 및 중지 조건 (416) 에 대해서는 제외하고, SCL 신호 와이어 (316) 가 로우일 때 발생한다.

통상의 I2C 동작들에서, I2C 마스터 노드는 마스터 노드가 어떤 I2C 버스 (330) 상의 슬레이브 노드 (302, 322a - 322n) 에 액세스하기를 원하는지를 표시하기 위해, SDA 신호 와이어 (318) 상에서 7-비트 슬레이브 ID (402) 를 전송하며, 그 다음에 동작이 판독 동작인지 또는 기록 동작인지 여부를 표시하는 판독/기록 비트 (412) 가 뒤따른다. 일 예에서, 판독/기록 비트 (312) 는 로직 0 에서 기록 동작을 표시한다. 다른 예에서, 판독/기록 비트 (312) 는 로직 1 에서 판독 동작을 표시한다. 그 ID 가 7-비트 슬레이브 ID (402) 와 매칭하는 슬레이브 노드 (302, 322a - 322n) 만이 기록 (또는 임의의 다른) 동작에 응답하도록 허용된다. 7-비트 슬레이브 ID (402) 는 I2C/CCI 버스 (330) 에서의 사용을 위해 128 개의 어드레스들을 허용한다. I2C 슬레이브 노드 (302, 322a - 322n) 가 자기 소유의 ID 와 매칭하는 송신된 슬레이브 ID (402) 를 검출하기 위해, 마스터 노드 (320) 는 SCL 라인 (316) 상의 8 개 클록 펄스들과 함께, SDA 라인 (318) 에서 적어도 8-비트들을 송신할 수도 있다. 이러한 거동은 레거시 I2C 슬레이브 노드들이 CCIe 동작들에 반응하는 것을 방지하기 위해 CCIe 동작 모드들에서 데이터를 송신하도록 활용될 수도 있다.

도 5 는 CCIe 프로토콜들에 따라 동작되는 직렬 버스 (330) 상의 데이터 송신들을 도시하는 타이밍 다이어그램 (500) 이고, 2 개 이상의 통신 디바이스들 (302, 320, 322a - 322n) 은 CCIe 프로토콜들에 따라 통신하도록 구성되거나 적응된다. CCIe 동작 모드에서, 데이터는 CCIe 버스 (330) 의 신호 와이어들 (316, 318) 에서 순차적으로 송신되는 2-비트 심볼들의 세트 내로 인코딩된다. 심볼들 (502, 504) 의 시퀀스들은 연속하는 송신 인터벌들 (506, 508) 에서 송신될 수도 있다. 심볼들 (502, 504) 의 각 시퀀스에는 시작 조건 (516, 518, 520) 이 선행된다. 시작 조건들 (516, 518, 520) 은, SCL 신호 와이어 (316) 가 하이 상태로 유지되는 동안, SDA 신호 와이어 (318) 가 로우로 트랜지션할 때 어써트된다. CCIe 프로토콜들에 따르면, SDA 신호 와이어 (318) 에서의 트랜지션들은 심볼들 (502, 504) 의 시퀀스가 송신되고 있을 때 SCL 신호 와이어 (316) 에서 트랜지션들이 발생하는 것과 동시에 발생할 수도 있다. 시작 조건들 (516, 518, 520) 은 2 개의 심볼 간격들을 점유할 수도 있다.

도시된 예에서, 심볼들 (502, 504) 의 각 시퀀스는 12 개의 심볼들을 포함하고, 16 비트의 데이터와 3 비트의 오버헤드를 포함할 수도 있는 20-비트 데이터 엘리먼트들을 인코딩한다. 12 개 심볼들 (502, 504) 의 시퀀스에서 각 심볼은 각 심볼 주기 (t_sym; 510) 동안 SDA 신호 와이어 (318) 및 SCL 신호 와이어 (316) 의 시그널링 상태를 정의한다. 일 예에서, 신호 와이어들 (316, 318) 을 구동하는데 사용되는 푸시풀 드라이버들 (314a, 314b) 은 20 MHz 심볼 클록을 사용하여, 50 ns 지속시간의 심볼 주기 (510) 를 지원할 수도 있다. {3, 1} 로 표시될 수도 있는 2-심볼 시퀀스는 시작 조건 (518) 을 제공하기 위해 심볼들 (502 및 504) 의 연속하는 시퀀스들 간의 주기 (514) 에서 송신된다. 결과적인 14-심볼 송신 (12 개 심볼 페이로드 및 시작 조건 (516, 518, 또는 520)) 에 대하여, 제 1 송신 (506) 의 시작과 제 2 송신 (508) 의 시작 간에 최소 경과된 시간 (512) 은 다음과 같이 계산될 수도 있다:

T_word = 14 × t_sym = 700 ns.

따라서, 20 개 비트들이 매 700 ns 마다 송신될 수도 있고, 대략 22.86 Mbps 의 유용한 비트 레이트를 갖는 대략 28.6 Mbps 의 원시 비트 레이트를 산출하며, 이는 16 개 데이터 비트들이 각각의 12 심볼 워드 (506, 508) 에서 송신되기 때문이다.

도 6 은 본원에 개시된 특정 양태들에 따라 구성된 송신기 (600) 및 수신기 (620) 의 일 예를 도시하는 블록 다이어그램이다. CCIe 동작들에 대하여, 송신기 (600) 는 데이터 (610) 를, SCL (316) 및 SDA (318) 신호 와이어들 상의 송신을 위한 심볼들을 선택하는데 사용되는 3진 (기수-3) 트랜지션 수들 (612) 로 트랜스코딩할 수도 있다. 도시된 예에서, 입력 데이터 (610) 의 (데이터 워드로도 지칭되는) 각각의 데이터 엘리먼트는 19 또는 20 개 비트들을 가질 수도 있다. 트랜스코더 (602) 는 입력 데이터 (610) 를 수신하고, 각각의 데이터 엘리먼트에 대하여 3진수들 (612) 의 시퀀스를 생성할 수도 있다. 3진수들 (612) 은 2 개의 비트들로 인코딩될 수도 있고, 각각의 3진 시퀀스 (612) 에서 12 개의 3진수들이 존재할 수도 있다. 인코더 (604) 는 라인 드라이버들 (606) 을 통해 송신되는 2-비트 심볼들 (614) 의 스트림을 생성한다. 도시된 예에서, 라인 드라이버들 (606) 은 개방형-드레인 출력 트랜지스터들 (608) 을 포함한다. 그러나, 다른 예들에서, 라인 드라이버들 (606) 은 푸시-풀 드라이버들 (예컨대, 도 3 의 드라이버들 (314a, 314b)) 을 사용하여 SCL (316) 및 SDA (318) 신호 와이어들을 구동할 수도 있다. 2-비트 심볼들 (614) 의 출력 스트림에서 연속하는 심볼들 간에 SCL 신호 와이어 (316) 와 SDA 신호 와이어 (318) 중 적어도 하나의 상태에서 트랜지션이 제공된다. 인코더 (604) 는 연속하는 심볼들의 어떤 쌍도 2 개의 동일한 심볼들을 포함하지 않는 것을 보장함으로써, 연속하는 심볼들 (614) 간에 트랜지션들을 제공할 수도 있다. 적어도 하나의 와이어 (316 및/또는 318) 에서의 상태의 트랜지션의 사용가능성은 수신 회로 (620) 가 데이터 심볼들 (614) 의 스트림으로부터 수신 클록 (638) 을 추출하게 한다.

CCIe 시스템에서, 수신기 (620) 는 클록 및 데이터 복원 회로 (CDR; 628) 를 포함하거나 함께 동작할 수도 있다. 수신기 (620) 는 원시 2-비트 심볼들 (636) 의 스트림을 CDR (628) 에 제공하는 라인 인터페이스 회로들 (626) 을 포함할 수도 있다. CDR (628) 은 원시 심볼들 (636) 로부터 수신 클록 (638) 을 추출하고, 2-비트 심볼들 (634) 의 스트림과 함께 수신 클록 (638) 을 수신기 (620) 의 다른 회로들 (624 및 622) 에 제공한다. 일부 예들에서, CDR (628) 은 다수의 클록들 (638) 을 생성할 수도 있다. 디코더 (624) 는 심볼들 (634) 의 스트림을 12 개의 3진수들 (632) 로 디코딩하기 위해 수신 클록 (638) 을 사용할 수도 있다. 3진수들 (632) 은 2 개 비트들을 사용하여 인코딩될 수도 있다. 트랜스코더 (622) 는 12 개의 3진수들 (632) 의 각 시퀀스를 19 비트 또는 20 비트 출력 데이터 엘리먼트들 (630) 로 컨버팅할 수도 있다.

도 7 은 CCIe 버스 (330) 에서의 송신을 위해 내장된 클록 정보를 갖는 심볼들의 시퀀스 (614) 를 생성하기 위해 인코더 (604) 에 의해 사용될 수도 있는 인코딩 방식 (700) 을 도시하는 도면이다. 인코딩 방식 (700) 은 또한, CCIe 버스 (330) 로부터 수신된 심볼들 (634) 로부터 3진 트랜지션 수들을 추출하기 위해 디코더 (624) 에 의해 사용될 수도 있다. CCIe 인코딩 방식 (700) 에서, CCIe 버스 (330) 의 2 개 와이어들 (316, 318) 은 4 개의 기본 심볼들 S: {0, 1, 2, 3} 의 정의를 허용한다. 심볼들 (614, 634) 의 시퀀스에서 임의의 2 개의 연속하는 심볼들은 상이한 상태들을 가지며, 심볼 시퀀스들 {0, 0}, {1, 1}, {2, 2} 및 {3, 3} 은 연속하는 심볼들의 무효한 조합들이다. 따라서, 오직 3 개의 유효한 심볼 트랜지션들이 각각의 심볼 경계에서 사용가능하며, 그 심볼 경계는 송신 클록에 의해 결정되고, 제 1 심볼 (이전 심볼 Ps) (722) 이 종료하고 제 2 심볼 (현재 심볼 Cs) (724) 이 시작하는 지점을 나타낸다.

본원에 개시된 특정 양태들에 따르면, 3 개의 사용가능한 트랜지션들에는 각 Ps 심볼 (722) 에 대한 트랜지션 수 (T) (726) 가 할당된다. T (726) 의 값은 3진수로 표현될 수 있다. 일 예에서, 트랜지션 수 (726) 의 값은 인코딩 방식을 위한 심볼 정렬 서클 (702) 을 할당함으로써 결정된다. 심볼 정렬 서클 (702) 은 4 개의 가능한 심볼들에 대하여 서클 (702) 상의 위치들 (704a - 704d), 및 위치들 (704a - 704d) 간의 회전 방향 (706) 을 할당한다. 도시된 예에서, 회전 방향 (706) 은 시계 방향이다. 트랜지션 수 (726) 는 유효한 현재 심볼들 (724) 과 바로 선행하는 심볼 (722) 간의 이격을 나타낼 수도 있다. 이격은 이전 심볼 (722) 로부터 현재 심볼 Cs (724) 에 도달하는데 필요한 심볼 정렬 서클 (702) 상의 회전 방향 (706) 을 따른 스텝들의 수로서 정의될 수도 있다. 스텝들의 수는 한 자리수의 기수-3 숫자로서 표현될 수 있다. 심볼들 간의 3-스텝 차이는 0_{기수 - 3} 으로 표현될 수 있음이 인식될 것이다. 도 7 에서의 표 (720) 는 이러한 접근방식을 채용하는 인코딩 방식을 요약한다.

송신기 (600) 에서, 트랜지션 수 (726) 로서 사용되는 입력된 3진수와 이전에 생성된 심볼 (722) 이 인식될 경우에, 표 (720) 는 송신될 현재 심볼 (724) 을 검색하는데 사용될 수도 있다. 수신기 (620) 에서, 표 (720) 는 이전에 수신된 심볼 (722) 과 현재 수신된 심볼 (724) 간의 트랜지션을 나타내는 트랜지션 수 (726) 를 결정하기 위해 검색용으로서 사용될 수도 있다. 트랜지션 수 (726) 는 3진수로서 출력될 수도 있다.

도 5 내지 도 7 을 계속 참조하여, 데이터 (610) 의 다수 비트들은 직렬 버스 (330) 에서 단일 송신 간격 (506, 508) 의 송신을 위해 심볼들 (614) 의 시퀀스로 인코딩될 수도 있다. 일 예에서, 데이터 (610) 의 20 개 비트들은 2 개의 심볼 시작 조건 (516, 518) 이 선행하는 12 개 심볼들 (614, 502, 504) 의 시퀀스에서 인코딩될 수도 있다. 각각의 송신 (502, 504) 의 페이로드의 콘텐츠는 직렬 버스 (330) 를 통한 신뢰할만한 통신을 보장하기 위한 송신 및 제어 메커니즘들의 타입들을 정의할 수도 있는, CCIe 프로토콜에 의해 결정 및/또는 제어될 수도 있다.

도 8 은 CCIe 프로토콜 (800) 의 특정 양태들의 간략화된 도면이다. 송신 (502, 504) 시 인코딩된 20-비트 엘리먼트는 제어 정보 또는 데이터를 포함하는 것으로 식별될 수도 있다. 12 개 송신 심볼들 (502, 504) 에서 인코딩된 20 개 비트들의 제 1 송신된 비트 (b₁₉; 816) 는 제어 정보 (804) 가 송신되고 있을 경우 이진수 '1' 로, 및 인코딩된 사용자 데이터 (810, 812, 814) 가 12 개의 송신 심볼들 (502, 504) 에서 송신되고 있을 경우, 이진수 '0' 로 세팅될 수도 있다. 제어 정보는 커맨드들, 상태, 레지스터 컨텐츠 및/또는 세팅들, 및 디바이스들 간의 통신을 제어하고 정렬하는데 사용된 다른 정보를 포함할 수도 있다. 용어 사용자 데이터는 그 적용 또는 문맥에 기초하여 정의되는 정보의 16-비트 필드들 (824) 을 지칭할 수도 있다. 상이한 타입들의 데이터 워드들 (810, 812, 814) 이 정의될 수도 있고, 이들 데이터 워드들 (810, 812, 814) 은 이전에 식별된 슬레이브 노드에서 이전에 식별된 메모리 어드레스에 기록되거나 그로부터 판독될, 슬레이브 어드레스 또는 식별자 (820), 어드레스 또는 어드레스의 부분 (822), 또는 애플리케이션 데이터 (824) 와 같은 정보를 포함할 수도 있다.

도 8 에 도시된 간략화된 예 (800) 에서, CCIe 직렬 버스 (330) 상의 마스터 디바이스 (320) 는 하나 이상의 송신들에서 슬레이브 식별자 (810), 하나 이상의 어드레스 송신들 (812) 에서 판독되거나 기록될 위치를 식별하는 하나 이상의 어드레스 워드들 (812a, 812b,…812m) 에서 송신된 어드레스를 전송함으로써 슬레이브 노드 (302, 322a - 322n) 로부터 또는 슬레이브 노드 (302, 322a - 322n) 로 판독 또는 기록 동작을 수행할 수도 있고, 판독/기록 사용자 또는 애플리케이션 데이터는 하나 이상의 데이터 송신 워드들 (814a, 814b,…814n) 에서 송신될 수도 있다.

일부 예시들에서, 슬레이브 ID 워드 (810) 는 65,536 개의 가능한 어드레스들을 제공하는 16-비트 노드 식별자 (820) 를 포함한다. 슬레이브 ID (820) 이후에 송신되는 2-비트 필드 (826) 는 2진수 '11' (10진수 '3') 로 세팅될 수도 있다. 추가의 프로토콜-정의된 (P) 비트 (818a) 는 에러 검출, 또는 다른 프로토콜-관련 기능을 지원하기 위해 제공될 수도 있다. 일 예에 있어서, P 비트 (818a) 는 현재 워드에 대한 다른 에러 검출 값 또는 패리티 비트일 수도 있다. 다른 예에서, 워드들의 시퀀스에서 P 비트들 (818a) 은 워드들의 시퀀스에 대한 에러 검출 및/또는 정정을 위해 사용될 수도 있다.

일부 예시들에서, 각각의 어드레스 워드 (812) 는 16-비트 어드레스 값, 2-비트 제어 코드 (828), 및 추가의 프로토콜-정의된 (P) 비트 (818b) 를 포함한다. 다수의 어드레스 워드들 (812a, 812b,…812m) 은 순차적으로 송신될 수도 있다. 제어 코드 (828) 에 대한 비트 세팅들의 일 예는 표 1 에 제공된다. 도시된 예에서, 제어 코드 (828) 는 다른 어드레스 워드 (812b,…812m) 가 현재 어드레스 워드 (812a, 812b) 이후에 송신될 것임을 표시하기 위해 '00' 으로 세팅될 수도 있다. 제어 코드 (828) 는 데이터 워드가 다음 데이터 워드 (814a) 로서 송신될 것임을 표시하기 위해 '01' 로 세팅될 수도 있다. 제어 코드 (828) 는 데이터 워드가 CCIe 직렬 버스 (330) 에서 다음 데이터 워드 (814a) 로서 판독될 것임을 표시하기 위해 '10' 으로 세팅될 수도 있다. 제어 코드 (828) 는 버스트 모드에서 판독될 워드들의 수를 정의하기 위해, "판독 사양" 워드 (812b,…812m) 가 뒤따르는 것을 표시하기 위해 '11' 로 세팅될 수도 있다.

표 1 : 어드레스 워드 제어

일부 예시들에서, 각각의 사용자 데이터 워드 (814) 는 16-비트 데이터 값 (824), 2-비트 제어 코드 (830), 및 추가의 프로토콜-정의된 (P) 비트 (818c) 를 포함한다. 다수의 사용자 데이터 워드들 (814a, 814b,…814n) 은 순차적으로 송신될 수도 있다. 기록 데이터와 관련된 제어 코드 (830) 에 대한 비트 세팅들의 일 예는 표 2 에 제공된다. 판독 데이터와 관련된 제어 코드 (830) 에 대한 비트 세팅들의 예들은 표 3 에 제공되고, 버스트 판독 데이터에 관련된 제어 코드 (830) 에 대한 비트 세팅들의 예들은 표 4 에 제공된다.

표 2 : 기록 데이터 워드 제어

다수의 기록 데이터 워드들은 순차적으로 전송될 수 있다. 표 2 에서, 제어 코드 (830) 의 값은 다음 사용자 데이터 워드 (814b,…814n) 를 기록하기 위한 오프셋 값을 제공한다. 예를 들어, 2진수 '00' 부터 2진수 '10' 까지의 범위의 값은 다른 기록 데이터 워드 (814b,…814n) 가 제어 코드 (830) 의 값에 의해 오프셋된 현재 위치에 기록될 것임을 표시한다. 2진수 '11' 로 세팅된 제어 코드 (830) 는 현재 기록 데이터 워드 (814a, 814b,…814n) 가 기록될 최종 데이터 (824) 인 것을 표시한다. 예측되는 다음 워드는 새로운 트랜잭션을 개시하기 위한 슬레이브 ID 워드 (810), 또는 "종료" 코드 워드와 같은 제어 워드 (804) 일 수도 있고, "종료" 코드 워드는 예컨대, 직렬 버스 (330) 에서 마스터 디바이스의 변경을 야기하거나, 직렬 버스 (330) 가 불활성 상태에 진입하게 하거나, 직렬 버스 (330) 의 동작 모드에서 (예컨대, I2C 모드로의) 변경을 개시하거나, 또는 일부 다른 활동, 변경 또는 이벤트를 야기할 수도 있다.

표 3 : 판독 데이터 워드 제어

표 3 은 오직 하나의 판독 데이터 워드 (814) 가 송신되는 단일 데이터 워드 (814) 판독치들 (표 1에서 R1 을 참조) 에 관한 것이다. 제어 코드 (830) 는 CRC 가 다음 데이터 워드 (814) 에서 송신되는지 여부를 결정하기 위해 사용될 수도 있다. 예를 들어, 제어 코드 (830) 는 현재 데이터 워드 (814) 이후에 어떤 CRC 워드 (814) 도 송신되지 않을 것이라면 이진수 '11' 로 세팅되고, CRC 워드 (814) 가 현재 데이터 워드 (814) 이후에 송신될 것이라면 '00' 로 세팅될 수도 있다.

표 4 : 버스트 판독 데이터 제어

표 4 는 다수의 데이터 워드들 (814) 의 버스트 모드 판독치들에 관한 것이다 (표 1 에서 RB 참조). 어드레스 워드 (812) 의 제어 코드 (828) 는 "판독 사양" 워드가 어드레스 워드 (812) 를 뒤따르는 것을 표시할 수도 있다. "판독 사양" 워드는 16 비트 필드를 포함할 수도 있고, 따라서 t = 제 1 송신된 비트 (b₁₈) 는 제한되지 않은 수의 비트들이 판독될 경우 이진수 '1' 로 세팅되고, 나머지 15 개 비트들 (b₁₇-b₃) 이 송신될 데이터 워드들 (814) 의 수를 명시할 경우 '0' 로 세팅된다. RB 모드에서 송신된 판독 데이터 워드 (814) 는 16-비트 판독 데이터 값 (824), 2-비트 제어 코드 (830), 및 추가의 프로토콜-정의된 (P) 비트 (818c) 를 포함할 수도 있다. 판독 데이터 워드의 제어 코드 (830) 는 현재 판독 데이터 워드 (814a, 814b,…814n) 가 최종 판독 데이터 워드 (814) 인 것을 표시하기 위해 '11' 로 세팅되고, 현재 판독 데이터 워드 (814a, 814b,…814n) 가 최종 판독 데이터 워드 (814) 가 아닌 것을 표시하기 위해 이진수 '00' 로 세팅될 수도 있다.

프로토콜은 슬레이브 노드가 "판독 사양" 워드에 의해 명시된 것보다 더 많은 (CRC 워드들을 포함하지 않는) 데이터 워드들 (814) 을 전송하는 것을 금지할 수도 있다. 프로토콜은 슬레이브 노드가 (CRC 워드를 포함하지 않는) 적어도 하나의 판독 워드 (814) 를 전송하는 것을 명시할 수도 있다. 슬레이브 노드는 "판독 사양" 워드에 의해 명시된 다수의 워드들을 송신하기 전에 판독 전송들을 종료할 수도 있다.

다수의 이미징 디바이스들 또는 다른 주변장치들을 갖는 디바이스들

일부 예시들에서, 1 초과의 이미징 디바이스가 장치에 제공될 수도 있다. 일 예에서, 모바일 통신 디바이스는 사용자가 전향 이미지들과 후향 이미지들을 독립적으로 캡처할 수 있도록, 디바이스의 2 개 측면들 상에 카메라를 제공할 수도 있다. 다른 예에서, 모바일 통신 디바이스, 비디오 카메라 등은 입체적인 또는 3 차원 (3-D) 의 이미지들의 캡처를 가능하게 하도록, 동일하거나 상이한 표면들 상에 떨어져서 위치된 2 이상의 이미징 디바이스들 또는 카메라들을 제공할 수도 있다. 후자의 예에서, 2 이상의 카메라들은 동시에 동작될 수도 있고, 여기서 장치의 베이스밴드 프로세서는 특정 커맨드 및 제어 정보를 동일하게 그리고 함께 또는 동시에 양자의 이미징 디바이스들로 송신할 수 있는 것이 바람직하거나 요구될 수도 있다.

도 9 는 각각 이미지 센서 및/또는 센서 제어기 (904, 924) 를 갖는 2 개의 이미징 디바이스들 (902, 922) 을 포함하는 장치 (900) 의 특정 양태들을 도시하는 개략적인 블록 다이어그램이다. 장치 (900) 는 무선 모바일 디바이스, 모바일 전화, 모바일 컴퓨팅 시스템, 무선 전화, 노트북 컴퓨터, 태블릿 컴퓨팅 디바이스, 미디어 플레이어, 게이밍 디바이스, 착용가능한 컴퓨팅 디바이스, 기기, 등등 중 하나 이상에서 구현될 수도 있다. 장치 (900) 는 직렬 버스 (330) 상에서 CCI 또는 CCIe 마스터로서 기능하는 베이스밴드 프로세서 (920) 와 다른 슬레이브 디바이스들 (비도시) 을 포함할 수도 있다. 장치는 결합될 경우, 단일 3-D 이미지를 생성하는데 사용되는 별개의 뷰들을 제공하는 좌측 카메라 및 우측 카메라를 갖는 3-D 또는 입체 카메라 시스템을 구현할 수도 있다. 각각이 카메라는 슬레이브 디바이스 (902, 922) 에서 구현되거나 슬레이브 디바이스 (902, 922) 에 의해 제어될 수도 있고, CCIe 버스 또는 CCI 버스로서 동작될 수도 있는 직렬 버스 (330) 를 통해 마스터 노드 (920) 에 커플링될 수도 있다. 제조의 용이함을 위해, 양자의 카메라들은 서로 동일할 수도 있고, 동일한 슬레이브 디바이스 식별자 (SID) 를 가질 수도 있다. 본원에서 사용되는 것과 같이, 용어들 "슬레이브 디바이스 식별자" 및 "슬레이브 디바이스 식별" 은 상호교환 가능하며, 이는 슬레이브 디바이스 식별이 슬레이브 디바이스 식별자이기 때문이며, 약어 SID 는 이들 양자를 지칭한다.

이미징 디바이스들 (902, 922) 은 개별 이미지 센서들을 포함고, 이에 커플링되고, 및/또는 관리하는 센서 제어 모듈들 (904, 924) 을 포함할 수도 있다. 추가로, 이미징 디바이스들 (902, 922) 은 구성 레지스터들 (906, 926) 및/또는 다른 스토리지 디바이스들 (908, 928), 프로세싱 회로들 및/또는 제어 로직 (912, 932), 및 트랜시버들 (910, 930) 을 포함할 수도 있다. 프로세싱 회로들 및/또는 제어 로직 (912, 932) 의 각각은 상태 머신, 시퀀서, 신호 프로세서, 특수 용도 프로세서, 또는 범용 프로세서와 같은 프로세서를 포함할 수도 있다. 트랜시버들 (910, 930) 은 인코더들, 디코더들, 라인 드라이버들, 라인 수신기들, 타이밍 회로들, 로직 및 저장 회로들, 클록 및 데이터 복원 회로들, 및/또는 다른 디바이스들을 포함하거나 제어할 수도 있다.

3-D 또는 입체 카메라 구성의 예에서, 컴포넌트 이미징 디바이스들 (902, 922) 과 개별적으로 통신하는 능력을 유지하면서, 특정 커맨드 및 제어 정보를 이미징 디바이스들 (902, 922) 에 함께 또는 동시에 통신하는 것이 바람직할 수도 있다. 예를 들어, 카메라 동작들은 이미징 디바이스들 (902, 922) 간에 조정될 수도 있어서, 셔터 릴리즈, 어퍼처 세팅들 및 카메라 동작들의 다른 양태들이 베이스밴드 프로세서 (920) 에 의해 개시되고 이미징 디바이스들 (902, 992) 에 의해 함께 또는 동시에 실행될 수 있도록 한다.

도 10 은 카메라 구성들의 3 가지 예들 (1000, 1020, 1040) 을 도시한다. 각각의 구성 (1000, 1020, 1040) 에서, 베이스밴드 프로세서 (1002, 1022, 1042) 는 CCI 프로토콜들 또는 CCIe 프로토콜들에 따라 동작될 수도 있는 하나 이상의 직렬 버스 (1008, 1028, 1030, 1048, 1050, 1052) 를 사용하여 카메라들 또는 이미징 디바이스들 (1004/1006, 1024/1026, 1044/1046) 의 개별 쌍과 통신한다.

제 1 구성 (1000) 에서, 카메라 시스템은 결합될 경우, 단일 3-D 이미지를 생성하는데 사용되는 별개의 뷰들을 제공하도록 구성된 좌측 카메라 (1004) 및 우측 카메라 (1006) 를 갖는다. 일부 예시들에서, 및 제조의 용이함을 위해, 양자의 카메라들 (1004, 1006) 은 서로 동일할 수도 있고, 동일한 SID 가 제공될 수도 있다. 커맨드들 및 제어 정보의 동시의 통신은 동일한 SID 의 양자의 이미징 디바이스들 (1004, 1006) 로의 할당을 통해 용이하게 될 수도 있다. 양자의 이미징 디바이스들 (1004, 1006) 이 동일한 SID 를 가질 경우, 베이스밴드 프로세서 (1002) 는 이미징 디바이스들 (1004, 1006) 에 의해 함께 또는 동시에 수신되고 실행될 수도 있는 커맨드를 발행할 수 있다. 예를 들어, "셔터 릴리즈" 커맨드는 수 개의 클록 사이클들 내에서 이미징 디바이스들 (1004, 1006) 에 의해 실행될 수도 있다. 동일한 SID 의 양자의 이미징 디바이스들 (1004, 1006) 로의 할당은 통상적으로 프로토콜-정의된 판독 동작들 및 특정 기록 동작들을 배제한다. 베이스밴드 프로세서 (1002) 에 의해 공유 SID 로 발행된 판독 커맨드는 양자의 이미징 디바이스들 (1004, 1006) 이 동시에 송신하게 하여 충돌 또는 간섭이 직렬 버스 (1008) 에 발생하게 할 수도 있다.

일 예에서, 양자의 카메라들 (1004, 1006) 은 SID=X 를 가질 수도 있다. 종래의 시스템에서의 양자의 카메라들 (1004, 1006) 이 직렬 버스 (1008) 에서 마스터 노드 (1002) 에 의해 송신되고 SID=X 를 갖는 디바이스로 지향되는 데이터에 대한 요청에 응답할 경우, 충돌이 발생할 수도 있다. 카메라들 (1004, 1006) 에 의해 송신된 데이터를 판독하는데 부가하여, 각각의 기록 데이터 바이트의 확인응답 및/또는 부정 확인응답 (즉, ACK/NACK) 비트가 또한 충돌할 수도 있다. 따라서, 제 1 구성 (1000) 은 종래의 시스템에서 사용될 경우, 실용적이지 않고 동작이 제한되는 경향이 있다.

제 2 구성 (1020) 에서, 카메라 시스템은 결합될 경우, 단일 3-D 이미지를 생성하는데 사용되는 별개의 뷰들을 제공하도록 구성된 좌측 카메라 (1024) 및 우측 카메라 (1026) 를 갖는다. 개별 직렬 버스들 (1028, 1030) 의 쌍은 베이스밴드 프로세서 (1022) 를 카메라들 (1024, 1026) 에 커플링하는데 사용될 수도 있다. 베이스밴드 프로세서 (1002) 는 직렬 버스들 (1028, 1030) 에서 동시에 커맨드를 발행하여, 그 커맨드가 카메라들 (1004, 1006) 에 의해 동시에 또는 함께 수신되고 실행되도록 할 수 있다. 양자의 카메라들 (1024, 1026) 이 서로 동일하고 동일한 SID 가 제공된 예시들에서, 카메라들 (1004, 1006) 은 충돌들을 야기하지 않고 동일한 SID들로 동작될 수도 있다.

다수의 직렬 버스들의 사용은 증가된 하드웨어 및 소프트웨어 복잡도를 발생할 수도 있다. 제 2 구성 (1020) 에서의 베이스밴드 프로세서 (1022) 는 통신들을 핸들링하는데 필요한 하드웨어 복잡도에 있어서 연관된 비용으로, 적어도 2 개의 직렬 인터페이스들을 포함하거나 이들에서 동작한다. 특정 트레이드오프들이 요구될 수도 있다. 예를 들어, 직렬 버스들 (1028 및 1030) 에서추가의 디바이스들을 지원하는 것은 하드웨어 복잡도 관점에서 유리할 수도 있다. 다른 디바이스들이 지원될 경우, 커맨드가 카메라들 (1024, 1026) 로 전송될 때 상이한 마스터가 버스들 (1028, 1030) 중 하나를 제어할 수도 있는 것이 가능하다. 따라서, 베이스밴드 프로세서 (1022) 는 커맨드들이 동시에 송신되는 것을 보장하기 위해 더 정교한 리소스 관리 프로세스들을 요구할 수도 있다. 즉, 베이스밴드 프로세서 (1022) 는 커맨드를 생성하고, 직렬 버스들 (1028, 1030) 의 사용가능성을 결정하고, 임의의 사용가능한 버스 (1028, 1030) 의 제어를 유지하며, 임의의 나머지 버스가 사용가능하게 될 때까지 대기할 수도 있다. 이들 동기화 프로세스들은 직렬 버스들 (1028, 1030) 의 스루풋 및 레이턴시에 영향을 줄 수도 있다. 브로드밴드 프로세서 (1022) 에 대한 추가의 물리적인 입력/출력 요건들 (즉, 핀들, 리드들, 범프들, 패드들, 등등), 브로드밴드 프로세서 (1022) 에 대한 중복된 마스터 로직 및 회로 보드에서 중복된 버스 와이어링은 카메라 시스템의 비용 및 복잡도를 증가시킬 수도 있다.

제 3 구성 (1040) 에서, 카메라 시스템은 결합될 경우, 단일 3-D 이미지를 생성하는데 사용되는 별개의 뷰들을 제공하도록 구성된 좌측 카메라 (1044) 및 우측 카메라 (1046) 를 갖는다. 일차 직렬 버스 (1048) 는 카메라들 (1044, 1046) 과 통신하기 위해 베이스밴드 프로세서 (1042) 에 의해 사용된다. 트래픽 제어 디바이스 (1054) 는, 카메라들 (1044, 1046) 이 접속되는 직렬 버스 세그먼트들 (1050, 1052) 을 분리하기 위해 일자 직렬 버스 (1048) 에 선택적으로 접속하도록 제공될 수도 있다. 트래픽 제어 디바이스 (1054) 는 브리지, 스위치, 라우터 또는 이들의 임의의 조합으로서 구현될 수도 있다. 베이스밴드 프로세서 (1042) 에 의해 제공된 하나 이상의 신호들 (1056) 은 직렬 버스 세그먼트들 (1050, 1052) 을 분리하기 위해 일차 직렬 버스 (1048) 간의 접속의 모드를 선택할 수도 있다.

제 3 구성 (1040) 은 동일한 SID 의 양자의 이미징 디바이스들 (1044, 1046) 로의 할당을 통해 커맨드들 및 제어 정보의 동시의 통신을 용이하게 한다. 양자의 이미징 디바이스들 (1044, 1046) 이 동일한 SID 를 가질 경우, 베이스밴드 프로세서 (1042) 는 양자의 직렬 버스 세그먼트들 (1050, 1052) 을 일차 직렬 버스 (1048) 에 커플링하도록 트래픽 제어 디바이스 (1054) 를 동작시킬 수도 있고, 그 후 베이스밴드 프로세서 (1042) 는 이미징 디바이스들 (1044, 1046) 에 의해 함께 또는 동시에 수신되고 실행되는 커맨드를 발행할 수 있다. 판독 커맨드를 전송할 경우, 베이스밴드 프로세서 (1042) 는 직렬 버스 세그먼트들 (1050, 1052) 중 하나가 일차 직렬 버스 (1048) 에 커플링되게 하고 다른 버스 세그먼트 (1052, 1050) 는 접속 해제되도록 트래픽 제어 디바이스 (1054) 를 동작시킬 수도 있다.

트래픽 제어 디바이스 (1054) 는 복소 로직을 포함할 수도 있고, 추가의 제어 로직은 트래픽 제어 디바이스 (1054) 의 동작을 지원하기 위해 베이스밴드 프로세서 (1042) 에 제공될 수도 있다. 베이스밴드 프로세서 (1042) 는 제 3 구성 (1040) 을 구현하기 위해 더 높은 프로세싱 오버헤드들의 대상이 될 수도 있다. 일 예에서, 트래픽 제어 디바이스 (1054) 는 이미징 디바이스들 (1044, 1046) 에 의해 송신된 ACK/NACK 비트들을 조합하는 추가의 로직을 채용할 수도 있다. 다른 예에서, 트래픽 제어 디바이스 (1054) 는 다른 버스 세그먼트 (1052, 1050) 가 일차 직렬 버스 (1048) 에 커플링되는 동안 접속해제되는 직렬 버스 세그먼트 (1050, 1052) 의 시그널링 상태를 관리하는 추가의 로직 및/또는 회로들을 채용할 수도 있다. 제 3 구성 (1040) 이 충돌들을 회피하고 커맨드들 및 제어 정보의 동시 통신을 용이하게 할 수도 있는 반면, 마스터 노드 또는 디바이스 (그 예에서 베이스밴드 프로세서 (1042)) 는 추가의 핀, 추가의 디바이스 (그 예에서, 트래픽 제어 디바이스 (1054)), 및 회로 기판 상의 추가의 버스 와이어링을 요구한다.

다수의 SID들을 사용하는 직렬 버스를 통한 통신

본원에 개시된 특정 양태들에 따르면, CCI 또는 CCIe 슬레이브 디바이스들은 다수의 SID들이 할당될 수도 있다. CCI 또는 CCIe 슬레이브 디바이스는 그 슬레이브 디바이스에 할당된 복수의 SID들 중 임의의 SID 로 지향된 커맨드들에 응답하도록 적응될 수도 있다. 마스터 노드는 특정 슬레이브 디바이스들에 다수의 어드레스들이 할당된 SID 할당들을 관리하도록 적응될 수도 있다. 마스터 디바이스는 하나 이상의 슬레이브 디바이스들을 개별적으로 또는 그룹으로 선택적으로 어드레싱할 수도 있다. 일 예에서, 마스터 노드는 커맨드가 3-D 카메라 시스템에서의 2 개의 카메라들로 동시에 지향될 것인지 여부를 결정할 수도 있고, 양자의 카메라들에 의해 공유된 SID 를 사용하여 그러한 커맨드를 송신할 수도 있다.

CCIe 프로토콜들에 따라 동작되는 직렬 버스 인터페이스와 관련하여, 본 개시물의 특정 양태들이 지금부터 설명된다. 슬레이브 디바이스들을 그러한 디바이스들이 CCI 동작 모드에서 다수의 SID들에 응답할 수 있도록 적응시킬 경우, 특정 조정들 및/또는 절충들이 실행될 수도 있다. 상기 양태들은 또한, 일반적으로 CCI 프로토콜들에 따라 동작하는 직렬 버스 인터페이스들에 적용될 수 있지만, 예를 들어, ACK/NACK 프로토콜은, I2C/CCI 기록 동작이 2 이상의 슬레이브 디바이스들에 의해 공유되는 SID 어드레스에 수행될 경우, 충돌들을 발생할 수 있다. 일부 예시들에서, 마스터 디바이스는, 제 2 슬레이브 디바이스가 동일한 기록 커맨드에 응답하여 ACK 를 송신한다면, 제 1 슬레이브 디바이스로부터의 NACK 응답을 무시할 수도 있다.

도 11 내지 도 13 은 CCIe 버스 (1108) 의 동작을 도시하고, 좌측 카메라 (1104) 와 우측 카메라 (1106) 는 그 카메라들 (1104, 1106) 에 할당되고 이를 위해 구성되는 다수의 SID들을 유지하고 응답하도록 적응된다. 베이스밴드 프로세서 (1102) 는 마스터 노드로서 기능하고, 제 1 동작 모드에서, 회로 기판 상에 추가의 디바이스들 및/또는 버스 와이어링을 사용하지 않고, CCIe 버스 (1108) 를 통해 양자의 슬레이브 디바이스들 (1104, 1106) 에 커맨드들 또는 데이터를 송신하고 수신할 수 있다. 제 2 동작 모드에서, 베이스밴드 프로세서 (1102) 는 슬레이브 디바이스들 (1104, 1106) 이 정상적인 상황들에서 어떤 충돌들의 예측 없이 CCIe 버스 (1108) 에서 데이터 및 다른 정보를 송신할 수 있도록, 슬레이브 디바이스들 (1104, 1106) 의 각각과 개별적으로 통신할 수 있다.

양자의 카메라들 (1104, 1106) 은 공통의 SID 를 공유하고, 고유한 SID들을 개별적으로 유지한다. 제 1 카메라 (1104) 는 공통 SID (SID = X) 및 제 1 고유 SID (SID = Y) 에 응답하도록 구성될 수도 있다. 제 2 카메라 (1106) 는 공통 SID (SID = X) 및 제 2 고유 SID (SID = Z) 에 응답하도록 구성될 수도 있다. 카메라들 (1104, 1106) 에 할당된 고유 SID들은 개별화된 식별자들로서 기능한다. 일 예에서, 제 1 카메라 (1104) 는 3-D 카메라 시스템에서 좌측 카메라로서 배치될 수도 있지만, 제 2 카메라 (1106) 는 3-D 카메라 시스템에서 우측 카메라로서 배치될 수도 있다.

오직 하나의 고유 어드레스 및 하나의 공통 어드레스로 도시되지만, 다른 조합들이 구현될 수도 있다. 예를 들어, 카메라들 (1104, 1106) 은 공통의 SID 및 2 이상의 고유 SID들을 가질 수도 있다. 추가로, 카메라들 (1104, 1106) 이외의 (도시되지 않은) 슬레이브 디바이스들에는 복수의 SID들이 제공될 수도 있다. 슬레이브 디바이스들은 기능에 따라 그룹화될 수도 있다. 예를 들어, 모든 슬레이브 디바이스들이 단일 공통 SID (예컨대, SID0 = X) 를 가질 수도 있고, 각각의 슬레이브 디바이스는 고유 SID 를 가질 수도 있으며, 유사한 기능을 수행하는 슬레이브 디바이스들의 그룹들은 공통 기능에 대응하는 그룹 ID 를 가질 수도 있다. 일 예에서, 모든 카메라 디바이스들 (1104, 1106) 은 그룹 (SID = W) 을 가질 수도 있고, 모든 음향 센서 슬레이브 디바이스들은 그룹 SID = Q 을 가질 수도 있다. 즉, 마스터 디바이스 (1102) 는 모든 카메라 슬레이브 디바이스들이 응답하게 하는, SID = W 로 어드레싱된 기록을 전송할 수도 있다. 음향 센서는 인간의 청취 범위 내에서 및/또는 초음파 주파수들에서 사운드를 감지할 수 있는 청각 센서일 수도 있다.

도 11 은 베이스밴드 프로세서 (1102) 가 CCIe 버스 (1108) 가 제 1 동작 모드에 따라 동작하게 하는 예 (1100) 에 관련된다. 이러한 모드에서, 베이스밴드 프로세서 (1102) 는 커맨드들 및 데이터를 공통 SID (SID = X) 로 어드레싱함으로써, 양자의 카메라들 (1104, 1106) 로 효과적으로 브로드캐스팅한다. 제 1 동작 모드에서, 베이스밴드 프로세서 (1102) 는 양자의 슬레이브 디바이스들 (1104, 1106) 에 데이터를 기록하거나, 타겟 슬레이브 디바이스 (1104, 1106) 로부터 응답을 요구하지 않는 커맨드를 송신할 수도 있다. CCIe 가 CCIe 기록 워드 포맷의 ACK/NACK 통신을 사용하지 않기 때문에, 충돌들이 CCIe 교환들에서 발생하지 않는다. 따라서, 카메라 (1104, 1106) 는 커맨드 또는 기록된 데이터의 수신을 확인응답하고, 어떤 데이터 충돌들도 뒤따르지 않는다. 도 11 은, 2 초과의 슬레이브 디바이스들 (1104, 1106) 이 공통 SID 를 공유할 수 있지만, 2 개의 슬레이브 디바이스들 (1104, 1106) 의 일 예에 관련된다. 각각의 슬레이브 디바이스 (1104, 1106) 는 또한, 1 초과의 공통 SID 를 유지하거나 이에 응답할 수도 있고, CCIe 버스 (1108) 의 동작의 유연성에 영향을 주지 않고 슬레이브 디바이스들 (1104, 1106) 의 오버랩하는 그룹들의 구성들을 허용한다. CCIe 프로토콜은 65,536 개의 잠재적인 SID들을 포함하는 어드레스 공간을 제공한다. I2C/CCI 프로토콜은 128 개 SID들의 제한된 어드레스 공간을 제공하는 것으로 인식될 것이다.

도 12 는 베이스밴드 프로세서 (1102) 가 CCIe 버스 (1108) 가 제 2 동작 모드에 따라 동작하게 하는 예 (1200) 에 관련된다. 이러한 예 (1200) 에서, 베이스밴드 프로세서 (1102) 는 좌측 카메라 (1104) 로의 개별 기록을 수행한다. 베이스밴드 프로세서 (1102) 는 오직 좌측 카메라 (1104) 에만 할당되는 제 1 고유 SID (Y) 를 사용하여 좌측 카메라 (1104) 를 어드레싱함으로써, 기록 동작에 대하여 좌측 카메라 (1104) 를 선택한다.

도 13 은 베이스밴드 프로세서 (1102) 가 CCIe 버스 (1108) 가 제 2 동작 모드에 따라 동작하게 하는 예 (1300) 에 관련된다. 이러한 예 (1200) 에서, 베이스밴드 프로세서 (1102) 는 우측 카메라 (1106) 로부터 판독을 수행한다. 베이스밴드 프로세서 (1102) 는 오직 우측 카메라 (1106) 에만 할당되는 제 2 고유 SID (Z) 를 사용하여 우측 카메라 (1106) 를 어드레싱함으로써, 기록 동작에 대하여 우측 카메라 (1106) 를 선택한다.

도 14 는 슬레이브 디바이스들에 대하여 다수의 SID들을 지원하도록 적응된 CCIe 마스터 노드 (1402) 의 특정 양태들을 도시하는 개략적인 블록 다이어그램 (1400) 이다. 마스터 노드 (1402) 는 무선 모바일 디바이스, 모바일 전화, 모바일 컴퓨팅 시스템, 무선 전화, 노트북 컴퓨터, 태블릿 컴퓨팅 디바이스, 미디어 플레이어, 게이밍 디바이스, 착용가능한 컴퓨팅 디바이스, 기기, 등등 중 하나 이상에서 구현될 수도 있다. 일 예에서, 마스터 노드 (1402) 는 3-D 또는 입체 카메라 시스템을 관리하도록 구성될 수도 있고, 여기서 각각의 카메라는 CCIe 버스를 통해 마스터 노드 (1402) 에 커플링된 상이한 슬레이브 디바이스 (902, 922) 에서 구현되거나, 그에 의해 제어된다.

마스터 노드 (1402) 는 프로세싱 회로 및/또는 제어 로직 (1404), 하나 이상의 스토리지 디바이스들 (1406), 데이터베이스 관리자 또는 리스트 관리자 (1408), 프로토콜 모듈 (1410) 및 트랜시버 (1412) 를 포함할 수도 있다. 프로세싱 회로 및/또는 제어 로직 (1404) 은 상태 머신, 시퀀서, 신호 프로세서 또는 범용 프로세서와 같은 프로세서를 포함할 수도 있다. 트랜시버 (1412) 는 인코더들, 디코더들, 라인 드라이버들, 라인 수신기들, 타이밍 회로들, 로직 및 저장 회로들, 클록 및 데이터 복원 회로들, 및/또는 다른 디바이스들을 포함하거나 제어할 수도 있다.

마스터 노드 (1402) 는 다수의 SID들을 유지하고 이들에 응답하는 슬레이브 디바이스들의 리스트를 포함하여, CCIe 버스에 커플링되는 알려지거나 식별된 슬레이브 디바이스들과 SID들을 연관시키는 SID 리스트 (1420) 를 유지하기 위해 리스트 관리자 (1408) 를 사용할 수도 있다. 마스터 노드 (1402) 는 각각의 슬레이브 디바이스에 대하여 적어도 하나의 고유한 식별자를 포함하는 SID 리스트 (1420) 를 유지할 수도 있다. CCIe 프로토콜은 다수의 마스터 노드들 (1402) 이 CCIe 버스를 직렬로 제어할 수도 있는, 다중-마스터 환경을 지원한다. CCIe 버스를 제어하기를 원하는 비활성 마스터 디바이스는 CCIe 버스의 제어에 대한 요청을 현재 마스터 노드 (1402) 에 전송할 수도 있다. 비활성 마스터 디바이스가 슬레이브 모드에서 동작되는 동안 요청이 비활성 마스터 디디바이스에 의해 전송되며, 이는 오직 하나의 마스터가 임의의 시간에 CCIe 버스를 제어할 수 있기 때문이다. 활성 마스터 노드 (1402) 는, CCIe 버스를 통한 마스터 역할의 핸드오버를 개시하는 동안, 이전에 또는 이후에, SID 리스트 (420) 를 비활성 마스터에 전송할 수도 있다.

현재 마스터 노드 (1402) 는 데이터베이스, 리스트, 테이블 또는 일부 다른 데이터 구조에서 SID 리스트 (1420) 를 유지할 수도 있다. SID 리스트 (1420) 는 마스터 노드 (1402) 에 알려진 각각의 슬레이브 디바이스에 대하여 적어도 하나의 SID 를 제시할 수도 있다. 일부 예시들에서, 마스터 노드 (1402) 는, 마스터 노드 (1402) 가 액세스하거나 액세스했던 식별된 슬레이브 디바이스들에 대한 SID들을 포함하는 SID 리스트 (1420) 를 유지할 수도 있다. 후자의 예에서, SID 리스트 (1420) 는 CCIe 버스에 커플링된 모든 슬레이브 디바이스들에 대하여 SID들을 포함하지 않을 수도 있다. 일 예에서, 다중-마스터 환경에서 복수의 마스터 디바이스들 (1402) 은 각각, 오직 CCIe 버스에 커플링된 슬레이브 디바이스들 모두의 작은 서브세트만을 액세스할 이유를 가질 수도 있다.

슬레이브 디바이스의 SID들은 고정되거나, 프로그래밍가능하거나, 이들의 일부 조합일 수도 있다. 일 예에서, 각각의 슬레이브 디바이스는 미리 세팅되고 조정 불가능한 공장-설정된 SID (SID0) (1422a) 가 제공될 수도 있고, 슬레이브 디바이스는 다른 구성가능한 SID들 (SID1, SID2,…SIDn) (1422b - 1422n) 을 유지하거나 이에 응답하도록 구성가능할 수도 있다. 구성가능한 SID들 (1422b - 1422n) 은 예컨대, 슬레이브 디바이스들 상의 외부 핀들 또는 점퍼들을 사용하여 하드웨어 구현에 의해 또는 소프트웨어 프로그래밍을 통해 구성될 수도 있다. IEEE (The Institute of Electrical and Electronic Engineers) 는 일부 슬레이브 디바이스들에서 SID들을 할당하는데 사용될 수도 있는 표준 (IEEE 1149.1 표준) 을 공표한다. 일부 예시들에서, 슬레이브 디바이스는 eFUSE 순응 프로그래밍가능 컴포넌트를 포함할 수도 있다. 일부 예시들에서, 슬레이브 디바이스들은 적어도 하나의 SID 를 저장하고 사용하도록 프로그래밍될 수 있는 다른 프로그래밍가능 로직 컴포넌트 또는 필드 프로그래밍가능 게이트 어레이 (FPGA) 를 포함할 수도 있다.

SID 리스트 (1420) 는 다이어그램 (1400) 에서 1-m 로 넘버링된 복수의 디바이스들을 가지거나 수용할 수도 있다. 제 1 예에서, SID 리스트 (1420) 는 제조업자에 의해 생성되고 그룹 또는 공통 SID (SID=X) 및 적어도 하나의 이차 SID (SID=Y) 를 포함하는 복수의 SID들로 구성되는 제 1 디바이스 (디바이스 1) 를 식별할 수도 있다. SID 리스트 (1420) 는 동일한 제조업자에 의해 생성되고 그룹 또는 공통 SID (SID=X) 및 적어도 하나의 이차 SID (SID=Z) 를 포함하는 복수의 SID들로 구성되는 제 2 디바이스 (디바이스 2) 를 식별할 수도 있다. 일 예에서, 특정 타입 및/또는 모델의 모든 디바이스들은 그룹 또는 공통 SID=X 로 구성될 수도 있고, 제조업자는 그룹 또는 공통 SID (SID=X) 에 부가하여 이차 SID=Y 를 갖는 슬레이브 디바이스들의 제 1 배치를 추가로 구성할 수도 있으며, 제조업자는 그룹 또는 공통 SID 에 부가하여 이차 SID=Z 를 갖는 슬레이브 디바이스들의 제 2 배치를 구성할 수도 있다. 2 개의 배치들로부터 슬레이브 디바이스들 간을 구별하는 능력은, 동일한 타입의 정확히 2 개의 슬레이브 디바이스들의 장치로의 포함을 용이하게 할 수도 있다. 다시 말해서, 2 개의 배치들의 각각으로부터 하나의 디바이스를 포함하는 슬레이브 디바이스들의 쌍은 그들의 개별 SID1들 (1422b) 이 상이한 값들을 갖는다는 점을 제외하고 동일하다. 제조업자는 동일한 타입의 2 초과의 슬레이브 디바이스들이 직렬 버스에 커플링될 수 있게 하는 상이한 이차 어드레스들을 갖는 슬레이브 디바이스의 다른 배치들을 생성할 수도 있다.

제 2 예에서, 슬레이브 디바이스 제조업자는 어떤 고정된 SID들도 없는 슬레이브 디바이스들을 생성할 수도 있다. 각각의 슬레이브 디바이스는 그 슬레이브 디바이스가 장치에 통합될 때 및/또는 직렬 버스에 커플링된 후에 구성될 수도 있다.

슬레이브 디바이스에 구성된 SID들 중 하나 이상은 그룹 ID들일 수도 있다. 예를 들어, 슬레이브 디바이스가 2 개의 개별적 기능의 그룹 정의들 내에 있도록 혼합된 기능을 갖는다면, 그 슬레이브 디바이스는 양자의 그룹들의 부분일 수도 있다. 도시된 SID 리스트 (1420) 에서, 디바이스들 1-4 의 각각은 이들 디바이스들에 대하여 SID0 (1422a) 로서 유지되는 공통 SID (SID = X) 로 구성될 수도 있고, 디바이스들 1-4 은 이들 디바이스들에 대하여 SID1 (1422b) 로서 식별되는 상이한 이차 SID들로 구성될 수도 있다. 예를 들어, SID 리스트 (1420) 는 디바이스 1 에 대한 SID0 엔트리 (1422a) 로서 공통의 SID (SID=X) 및 디바이스 1 에 대한 SID1 엔트리 (1422b) 로서 고유의 SID (SID = Y) 를 포함할 수도 있고, SID 리스트 (1420) 는 디바이스 2 에 대한 SID0 엔트리 (1422a) 로서 공통의 SID (SID=X) 및 디바이스 2 에 대한 SID1 엔트리 (1422b) 로서 고유의 SID (SID = Z) 를 포함할 수도 있다 (또한, 도 11 참조). 이러한 예에서, SID 리스트 (1420) 는 디바이스 3 에 대한 SID1 엔트리 (1422a) 로서 고유의 SID (SID=A) 및 디바이스 4 에 대한 SID1 엔트리 (1422b) 로서 SID (SID = B) 를 포함하는 반면, 양자의 디바이스 3 및 디바이스 4 는 공통의 SID (SID=X) 로 구성되고, 따라서 디바이스 1 및 디바이스 2 를 갖는 공통 그룹의 멤버들이다. SID 리스트 (1420) 는 디바이스 1 및 디바이스 2 에 대한 SID2 엔트리들 (1422c) 로서 그룹 SID (SID=C) 및 디바이스 3 및 디바이스 4 에 대한 SID2 엔트리들 (1422c) 로서 그룹 SID (SID=D) 를 포함한다. 따라서, 디바이스들 1-4 의 각각은 2 개의 상이한 그룹들에 속할 수도 있다.

도시된 SID 리스트 (1420) 에서, 디바이스 5 는 디바이스 5 와 디바이스 6 에 대한 SID2 엔트리 (1422c) 로서 그룹 SID (SID=G) 의 존재를 통해 디바이스 6 를 또한 포함하는 제 3 그룹에 속하는 것으로 식별된다.

도시된 SID 리스트 (1420) 에서, 2 개의 SID 할당들이 이들 디바이스에 대하여 레코딩되지만, 디바이스 7 는 임의의 그룹의 멤버로서 식별되지 않는다. 디바이스 8 은 SID1 엔트리 (1422b) 에 레코딩된 단일 SID (SID = R) 할당을 가지는 것으로 도시되고, SID1 엔트리 (1422b) 는 디바이스 8 가 다수의 SID들로 지향된 통신들에 응답할 수 있는 것을 표시할 수도 있고, 및/또는 다른 SID 가 디바이스 8 를 위하여 할당되었지만 이후에 삭제되었거나, 그렇지 않으면 마스터 디바이스 (1402) 의 사용을 위해 사용불가능한 것을 표시할 수도 있다. 디바이스 9 는 디바이스 9 에 대한 SID0 엔트리 (1422a) 로서 유지되는 단일 SID (SID=T) 를 가지고, 디바이스 9 는 다수의 SID들로 지향되는 통신들에 응답하도록 적응되거나 구성되지 않은 종래의 슬레이브 디바이스일 수도 있다.

도시된 SID 리스트 (1420) 에서 최종 디바이스 (디바이스 m) 는 SID0 엔트리 (1422a) (SID=M) 를 포함한다. 일부 예들에서, SID 리스트 (1420) 는 마스터 노드 (1402) 에게 알려진 다수의 슬레이브 디바이스들에 대한 SID 정보를 유지하는데 충분한 조정가능한 길이를 가질 수도 있다. 즉, 디바이스 m 는 새로운 디바이스가 마스터 노드 (1402) 에 의해 발견될 경우, 증가될 수도 있는 길이를 갖는 SID 리스트 (1420) 에서 최종 엔트리일 수도 있다. 다른 예들에서, 마스터 노드 (1402) 는 동작시 완전히 또는 부분적으로 채워질 수도 있는, 미리 구성된, 고정된 길이의 SID 리스트 (1420) 를 유지할 수도 있다. 일부 예시들에서, SID 리스트 (1420) 에서 (도시되지 않은) 10 부터 m-1 로 넘버링된 디바이스들에 대하여 어떤 엔트리들도 존재하지 않는다. 다른 예시들에서, 10 부터 m-1 로 넘버링된 디바이스들의 전체 미만이 SID 리스트 (1420) 에 구성된 하나 이상의 SID들을 가질 수도 있다.

SID 리스트 (1420) 는 어떤 할당되거나 식별된 SID들도 가지지 않는 디바이스들에 대한 엔트리들을 포함할 수도 있다. 부가적으로, 상이한 슬레이브 디바이스들이 SID들에 대하여 상이한 용량들을 가질 수도 있기 때문에, SID 리스트 (1420) 는 SID 리스트 (1420) 에서 식별된 슬레이브 디바이스들의 SID 스토리지 용량들 및/또는 능력들과 관련된 정보를 포함하고 및/또는 이와 연관될 수도 있다. 일 예에서, 일부 슬레이브 디바이스들에는 오직 2 개의 상이한 SID 들이 할당될 수도 있는 반면, 다른 슬레이브 디바이스는 128 개의 SID들을 유지하거나 이에 응답하는 용량을 가질 수도 있다. 이러한 용량 정보는 SID 리스트 (1420), 또는 마스터 핸드오버 프로토콜의 일부로서 새로운 마스터 디바이스에 전달될 수 있는 연관된 리스트 또는 표에 또는 SID 리스트 (1420) 에 포함될 수도 있다. 다른 예에서, CCIe 마스터 디바이스 (1402) 는 CCI 버스 마스터로서 동작하도록 구성될 수도 있고, SID 리스트 (1420) 또는 연관된 정보는 하나 이상의 슬레이브 디바이스들에 대하여 CCIe SID들 및 CCI SID들을 식별할 수도 있다.

프로세싱 회로의 예

도 15 는 본원에 개시된 하나 이상의 기능들을 수행하도록 구성될 수도 있는 프로세싱 회로 (1502) 를 채용하는 장치에 대한 하드웨어 구현의 간략화된 예를 도시하는 개념 다이어그램 (1500) 이다. 예를 들어, 프로세싱 회로는 도 1 의 프로세싱 회로 (102), 도 2 의 디바이스 (202) 또는 디바이스 (230) 중 적어도 일부, 도 3 의 프로세싱 회로 (312), 등등으로서 배치될 수도 있다. 본 개시의 다양한 양태들에 따라, 본원에 개시된 것과 같은 일 엘리먼트, 또는 일 엘리먼트의 임의의 부분, 또는 엘리먼트들의 임의의 조합은 프로세싱 회로 (1502) 를 사용하여 구현될 수도 있다. 프로세싱 회로 (1502) 는 하드웨어 및 소프트웨어 모듈들의 임의의 조합에 의해 제어되는 하나 이상의 프로세서들 (1504) 을 포함할 수도 있다. 프로세서들 (1504) 의 예들은 마이크로프로세서들, 마이크로제어기들, 디지털 신호 프로세서들 (DSP들), 필드 프로그래밍가능 게이트 어레이들 (FPGA들), 프로그래밍가능 로직 디바이스들 (PLD들), 상태 머신들, 게이트 로직, 별개의 하드웨어 회로들, 및 본 개시물 전반에 걸쳐서 설명되는 여러 기능을 수행하도록 구성된 다른 적합한 하드웨어를 포함한다. 하나 이상의 프로세서들 (1504) 은 특정 기능들을 수행하고, 소프트웨어 모듈들 (1516) 중 하나에 의해 구성되거나, 증강되거나, 제어될 수도 있는 특수화된 프로세서들을 포함할 수도 있다. 하나 이상의 프로세서들 (1504) 은 초기화동안 로딩되는 소프트웨어 모듈들 (1516) 의 조합을 통해 구성되고, 동작 동안 하나 이상의 소프트웨어 모듈들 (1516) 을 로딩 또는 언로딩함으로써 추가로 구성될 수도 있다.

도시된 예에서, 프로세싱 회로 (1502) 는 일반적으로 버스 (1510) 로 표현되는 버스 아키텍처로 구현될 수도 있다. 버스 (1510) 는 프로세싱 회로 (1502) 의 특정 애플리케이션 및 전체 설계 제약들에 의존하여 임의의 수의 상호접속 버스들 및 브리지들을 포함할 수도 있다. 버스 (1510) 는 하나 이상의 프로세서들 (1504) 및 스토리지 (1506) 를 포함하는 다양한 회로들을 함께 링크시킨다. 스토리지 (1506) 는 메모리 디바이스들 및 대용량 스토리지 디바이스들을 포함할 수도 있고, 본원에서 컴퓨터 판독가능 매체 및/또는 프로세서 판독가능 매체로서 지칭될 수도 있다. 버스 (1510) 는 또한 타이밍 소스들, 타이머들, 주변장치들, 전압 레귤레이터들 및 전력 관리 회로들과 같은 다양한 다른 회로들을 링크시킬 수도 있다. 버스 인터페이스 (1508) 는 버스 (1510) 와 하나 이상의 트랜시버들 (1512) 간에 인터페이스를 제공할 수도 있다. 트랜시버 (1512) 는 프로세싱 회로에 의해 지원되는 각각의 네트워킹 기술을 위해 제공될 수도 있다. 일부 예시들에서, 다수의 네트워킹 기술들은 트랜시버 (1512) 에서 발견된 회로 또는 프로세싱 모듈들 중 일부 또는 전부를 공유할 수도 있다. 각각의 트랜시버 (1512) 는 송신 매체를 통해서 여러 다른 장치와 통신하는 수단을 제공한다. 장치들의 특성에 의존하여, 사용자 인터페이스 (1518) (예컨대, 키패드, 디스플레이, 스피커, 마이크로폰, 조이스틱) 가 또한 제공될 수도 있고, 직접 또는 버스 인터페이스 (1508) 를 통해 버스 (1510) 에 통신가능하게 커플링될 수도 있다.

프로세서 (1504) 는 버스 (1510) 를 관리하는 것 및 스토리지 (1506) 를 포함할 수도 있는 컴퓨터 판독가능 매체에 저장된 소프트웨어의 실행을 포함할 수도 있는 일반적인 프로세싱을 담당할 수도 있다. 이와 관련하여, 프로세서 (1504) 를 포함하는 프로세싱 회로 (1502) 가 본원에 개시된 방법들, 기능들 및 기술들 중 임의의 것을 구현하는데 사용될 수도 있다. 스토리지 (1506) 는 소프트웨어를 실행중일 경우, 프로세서 (1504) 에 의해 조종되는 데이터를 저장하기 위해 사용될 수도 있고, 소프트웨어는 본원에 개시된 방법들 중 임의의 방법을 구현하도록 구성될 수도 있다.

프로세싱 회로 (1502) 에 있어서의 하나 이상의 프로세서들 (1504) 은 소프트웨어를 실행할 수도 있다. 소프트웨어는 소프트웨어, 펌웨어, 미들웨어, 마이크로코드, 하드웨어 디스크립션 언어, 또는 이외로 지칭되든, 명령들, 명령 세트들, 코드, 코드 세그먼트들, 프로그램 코드, 프로그램들, 서브프로그램들, 소프트웨어 모듈들, 애플리케이션들, 소프트웨어 애플리케이션들, 소프트웨어 패키지들, 루틴들, 서브루틴들, 오브젝트들, 실행가능물들 (executables), 실행 쓰레드들, 프로시저들, 함수들, 알고리즘들 등을 의미하는 것으로 넓게 해석되어야 할 것이다. 소프트웨어는 스토리지 (1506) 로부터 컴퓨터 판독가능하게 또는 외부 컴퓨터 판독가능 매체에 상주할 수도 있다. 외부 컴퓨터 판독가능 매체 및/또는 스토리지 (1506) 는 비-일시적인 컴퓨터 판독가능 매체를 포함할 수도 있다. 비-일시적인 컴퓨터 판독가능 매체는, 예로서, 자기 저장 디바이스 (예를 들어, 하드 디스크, 플로피 디스크, 자기 스트립), 광학 디스크 (예를 들어, 컴팩트 디스크 (CD) 또는 디지털 다기능 디스크 (DVD)), 스마트 카드, 플래시 메모리 디바이스 (예를 들어, "플래시 드라이버", 카드, 스틱, 또는 키 드라이브), 랜덤 액세스 메모리 (RAM), 판독 전용 메모리 (ROM), 프로그램가능 ROM (PROM), 소거가능 PROM (EPROM), 전기적으로 소거가능 PROM (EEPROM), 레지스터, 착탈가능 디스크, 및 컴퓨터에 의해 액세스 및 판독될 수도 있는 소프트웨어 및/또는 명령들을 저장하기 위한 임의의 다른 적절한 매체를 포함한다. 컴퓨터 판독가능 매체 및/또는 스토리지 (1506) 는 또한, 예를 들어 반송파, 송신선, 및 컴퓨터에 의해 액세스 및 판독될 수도 있는 소프트웨어 및/또는 명령들을 송신하기 위한 임의의 다른 적절한 매체를 포함할 수도 있다. 컴퓨터 판독가능 매체 및/또는 스토리지 (1506) 는 프로세싱 회로 (1502) 에, 프로세서 (1504) 에, 프로세싱 회로 (1502) 외부에 상주할 수도 있거나, 또는 프로세싱 회로 (1502) 를 포함하는 다중의 엔티티들에 걸쳐 분산될 수도 있다. 컴퓨터 판독가능 매체 및/또는 스토리지 (1506) 는 컴퓨터 프로그램 제품에서 구현될 수도 있다. 예로서, 컴퓨터 프로그램 제품은 패키징 재료들에 컴퓨터 판독가능 매체를 포함할 수도 있다. 전체 시스템에 부과된 특정 애플리케이션 및 전체 시스템 제약들에 의존하여 본 개시물 전반에서 제시된 기술된 기능을 최적으로 구현하는 방법을, 당업자는 인식할 것이다.

스토리지 (1506) 는 본원에서 소프트웨어 모듈들 (1516) 로서 지칭될 수도 있는 로딩가능한 코드 세그먼트들, 모듈들, 애플리케이션들, 프로그램들, 등등에서 유지되고 및/또는 조직되는 소프트웨어를 유지할 수도 있다. 소프트웨어 모듈들 (1516) 의 각각은, 프로세싱 회로 (1502) 상에 설치되거나 로딩되고 하나 이상의 프로세서들 (1504) 에 의해 실행될 경우, 하나 이상의 프로세서들 (1504) 의 동작을 제어하는 런타임 이미지 (1514) 에 기여하는 명령들 및 데이터를 포함할 수도 있다. 실행될 경우, 특정 명령들은 프로세싱 회로 (1502) 가 본원에서 설명된 특정 방법들, 알고리즘들 및 프로세스들에 따라 기능들을 수행하게 할 수도 있다.

소프트웨어 모듈들 (1516) 의 일부는 프로세싱 회로 (1502) 의 초기화 동안 로딩될 수도 있고, 이들 소프트웨어 모듈들 (1516) 은 본원에 개시된 다양한 기능들의 수행을 가능하게 하도록 프로세싱 회로 (1502) 를 구성할 수도 있다. 예를 들어, 일부 소프트웨어 모듈들 (1516) 은 프로세서 (1504) 의 내부 디바이스들 및/또는 로직 회로들 (1522) 을 구성할 수도 있고, 트랜시버 (1512), 버스 인터페이스 (1508), 사용자 인터페이스 (1518), 타이머들, 수학적 코프로세서들 (mathematical coprocessors), 등등과 같은 외부 디바이스들로의 액세스를 관리할 수도 있다. 소프트웨어 모듈들 (1516) 은 인터럽트 핸들러들 및 디바이스 드라이버들과 상호작용하고, 프로세싱 회로 (1502) 에 의해 제공된 다양한 리소스들로의 액세스를 제어하는 제어 프로그램 및/또는 오퍼레이팅 시스템을 포함할 수도 있다. 리소스들은 메모리, 프로세싱 시간, 트랜시버 (1512) 로의 액세스, 사용자 인터페이스 (1518), 등등을 포함할 수도 있다.

프로세싱 회로 (1502) 의 하나 이상의 프로세서들 (1504) 은 다기능적일 수도 있고, 따라서 소프트웨어 모듈들 (1516) 의 일부는 상이한 기능들 또는 동일한 기능의 상이한 경우들을 수행하도록 로딩되고 구성된다. 하나 이상의 프로세서들 (1504) 은 추가로, 예컨대 사용자 인터페이스 (1518), 트랜시버 (1512) 및 디바이스 드라이버들로부터의 입력들에 응답하여 개시된 백그라운드 작업들을 관리하도록 적응될 수도 있다. 다수의 기능들의 수행을 지원하기 위해, 하나 이상의 프로세서들 (1504) 은 멀티태스킹 환경을 제공하도록 구성될 수도 있고, 따라서 복수의 기능들의 각각은 필요하거나 요구되는 바에 따라 하나 이상의 프로세서들 (1504) 에 의해 서비스되는 작업들의 세트로서 구현된다. 일 예에서, 멀티태스킹 환경은 상이한 작업들 사이에서 프로세서 (1504) 의 제어를 패스하는 시간 공유 프로그램 (1520) 을 사용하여 구현될 수도 있고, 따라서 각각의 작업은 임의의 중요한 동작들의 완료시 및/또는 인터럽트와 같은 입력에 응답하여, 하나 이상의 프로세서들 (1504) 의 제어를 시간 공유 프로그램 (1520) 으로 리턴시킨다. 작업이 하나 이상의 프로세서들 (1504) 의 제어를 가질 경우, 프로세싱 회로는 제어 작업과 연관된 기능에 의해 어드레싱되는 목적들을 위해 효율적으로 특수화된다. 시간 공유 프로그램 (1520) 은 오퍼레이팅 시스템, 라운드-로빈 기반의 제어를 전송하는 메인 루프, 기능들의 우선순위화에 따라 하나 이상의 프로세서들 (1504) 의 제어를 할당하는 기능, 및/또는 하나 이상의 프로세서들 (1504) 의 제어를 핸들링 기능에 제공함으로써 외부 이벤트들에 응답하는 인터럽트 구동된 메인 루프를 포함할 수도 있다.

다중-SID 슬레이브 디바이스들을 수반하는 통신들에 관련된 다른 예들

도 16 은 다수의 SID 를 갖는 슬레이브 디바이스들이 버스에 커플링될 경우, CCIe 버스를 동작시키는데 사용된 방법 (1600) 을 개념적으로 도시한다.

블록 (1602) 에서, 제어 데이터 버스에 커플링된 복수의 슬레이브 디바이스들의 각각을, 복수의 슬레이브 디바이스 식별자들과 연관시키는 어드레스 리스트가 유지될 수도 있다. 제어 데이터 버스는 CCIe, CCI, 또는 I2C 버스를 포함할 수도 있다.

블록 (1604) 에서, 제어 데이터 버스로의 액세스는 어드레스 리스트에 기초하여 제어될 수도 있다.

블록 (1606) 에서, 복수의 동작 모드들 중 어느 모드가 송신을 위해 채용될 것인지가 결정될 수도 있다. 일 예에서, 제 1 동작 모드가 채용될 것이며, 방법은 블록 (1608) 에서 계속된다. 일 예에서, 제 2 동작 모드가 채용될 것이며, 방법은 블록 (1610) 에서 계속된다.

블록 (1606) 에서, 그리고 제어 데이터 버스를 동작시키는 제 1 모드에서, 제 1 슬레이브 디바이스 및 제 2 슬레이브 디바이스와 연관되는 제 1 그룹 슬레이브 디바이스 식별자를 사용하여 제 1 슬레이브 디바이스 및 제 2 슬레이브 디바이스와의 동시의 통신들이 발생할 수도 있다.

블록 (1606) 에서, 그리고 제어 데이터 버스를 동작시키는 제 2 모드에서, 제 1 슬레이브 디바이스와 연관되고 제 2 슬레이브 디바이스와 연관되지 않는 고유한 슬레이브 디바이스 식별자를 사용하여 제 1 슬레이브 디바이스와의 개별적인 통신들이 발생할 수도 있다.

일 예에서, 제 1 기록 메세지는 제 1 그룹 슬레이브 디바이스 식별자를 사용하여 제 1 복수의 슬레이브 디바이스들에 동시에 브로드캐스팅되거나, 그렇지 않으면 송신될 수도 있고, 제 2 기록 메세지는 제 2 그룹 슬레이브 디바이스 식별자를 사용하여 제 2 복수의 슬레이브 디바이스들에 동시에 브로드캐스팅되거나, 그렇지 않으면 송신될 수도 있다.

다른 예에서, 판독 커맨드는 고유한 슬레이브 디바이스 식별자를 사용하여 제 1 슬레이브 디바이스에 어드레싱될 수도 있고, 판독 커맨드에 응답하여 제 1 슬레이브 디바이스에 의해 송신된 데이터는 수신되고 및/또는 판독될 수도 있다. 제어 데이터 버스에 커플링된 다른 슬레이브 디바이스들은 판독 커맨드에 응답하지 않을 수도 있다.

도 17 은 프로세싱 회로 (1702) 를 채용하는 장치 (1700) 에 대한 하드웨어 구현의 일 예를 예시하는 개념 다이어그램이다. 이 예에서, 프로세싱 회로 (1702) 는 일반적으로 버스 (1716) 로 표현되는, 버스 아키텍처로 구현될 수도 있다. 버스 (1716) 는 프로세싱 회로 (1702) 의 특정 애플리케이션 및 전체 설계 제약들에 의존하여 임의의 수의 상호접속 버스들 및 브리지들을 포함할 수도 있다. 버스 (1716) 는 일반적으로 프로세서 (1712) 로 표현되는 하나 이상의 프로세서들, 커넥터들 또는 와이어들 (1720) 을 통해 통신하도록 구성가능한 라인 인터페이스 회로들 (1720) 및 일반적으로 프로세서 판독가능 저장 매체 (1714) 로 표현되는 컴퓨터 판독가능 매체를 포함하는 다양한 회로들을 함께 링크시킨다. 버스 (1716) 는 또한 타이밍 소스들, 타이머들, 주변장치들, 전압 레귤레이터들 및 전력 관리 회로들과 같은 다양한 다른 회로들을 링크시킬 수도 있다. 버스 인터페이스 (1718) 는 버스 (1716) 와 라인 인터페이스 회로들 (1720) 간에 인터페이스를 제공한다. 장치들의 특성에 의존하여, 사용자 인터페이스 (1722) (예컨대, 키패드, 디스플레이, 스피커, 마이크로폰, 조이스틱) 가 또한 제공될 수도 있다. 하나 이상의 클록 생성 회로들 또는 모듈들은 프로세싱 회로 (1702) 내에서 제공되거나 프로세싱 회로 (1702) 및/또는 하나 이상의 프로세서들 (1712) 에 의해 제어될 수도 있다.

프로세서 (1712) 는 버스 (1716) 의 관리와, 프로세서 판독가능 저장 매체 (1714) 상에 저장된 소프트웨어의 실행을 포함하는 일반적인 프로세싱을 담당한다. 소프트웨어는, 프로세서 (1712) 에 의해 실행될 경우, 프로세싱 회로 (1702) 로 하여금, 임의의 특정의 장치에 대해 위에서 설명한 여러 기능들을 수행하게 한다. 일 예에서, 소프트웨어는 프로세싱 회로 (1702) 의 다양한 기능들, 회로들 및 모듈들을 구성하고, 개시하고, 제어하고 및/또는 그렇지 않으면 관리하도록 제공된다. 프로세서 판독가능 저장 매체 (1714) 는 커넥터들 또는 와이어들 (1720) 을 통해 송신된 심볼들로부터 디코딩된 데이터를 포함하여, 데이터 레인들 및 클록 레인들로 구성될 수도 있는 커넥터들 또는 와이어들 (1720) 에 수신된 신호들로부터 디코딩된 데이터를 포함하여, 소프트웨어를 실행할 경우 프로세서 (1712) 에 의해 조종되는 데이터를 저장하기 위해 사용될 수도 있다.

일 구성에서, 프로세싱 회로 (1702) 는 슬레이브 디바이스 상의 SID들을 구성하기 위한 모듈들 및/또는 회로들 (1710), SID 저장 및/또는 유지 모듈들 및/또는 회로들 (1708), 개별 슬레이브 디바이스들로 송신하거나 공유되는 SID 로 브로드캐스팅하기 위한 CCIe 송신기 모듈들 및/또는 회로들 (1706), 및 버스 인터페이스 모듈들 및/또는 회로들 (1718) 을 포함할 수도 있다.

도 18 은 다수의 SID들에 응답하는 CCIe 슬레이브 디바이스를 동작시키는데 사용된 방법 (1800) 을 개념적으로 도시한다.

블록 (1802) 에서, 슬레이브 디바이스는 제 1 커맨드가 제 1 그룹 슬레이브 디바이스 식별자로 어드레싱될 경우, 제어 데이터 버스를 통해 버스 마스터에 의해 송신된 제 1 커맨드에 응답할 수도 있다. 적어도 하나의 다른 슬레이브 디바이스는 제 1 그룹 슬레이브 디바이스 식별자로 어드레싱된 송신들에 응답하도록 구성될 수도 있다. 제어 데이터 버스는 CCIe 버스, CCI 버스 및/또는 I2C 버스일 수도 있다.

블록 (1802) 에서, 슬레이브 디바이스는 제 2 커맨드가 고유의 슬레이브 디바이스 식별자로 어드레싱될 경우, 제어 데이터 버스를 통해 버스 마스터에 의해 송신된 제 2 커맨드에 응답할 수도 있다. 통상적으로, 어떤 다른 슬레이브 디바이스도 고유한 슬레이브 디바이스 식별자로 어드레싱된 송신들에 응답하도록 구성되지 않는다.

일 예에서, 슬레이브 디바이스는 슬레이브 디바이스와 연관된 복수의 슬레이브 디바이스 식별자들을 스토리지에서 유지하고, 판독 또는 기록 커맨드가 스토리지에서 유지되지 않는 슬레이브 디바이스 식별자로 어드레싱될 경우, 제어 데이터 버스로부터 수신된 판독 또는 기록 커맨드에 응답하는 것을 억제할 수도 있다. 스토리지에서 유지되는 복수의 슬레이브 디바이스 식별자들은 고유한 슬레이브 디바이스 식별자 및 제 1 그룹 슬레이브 디바이스 식별자를 포함할 수도 있다.

다른 예에서, 슬레이브 디바이스는 제 3 커맨드가 제 2 그룹 슬레이브 디바이스 식별자로 어드레싱될 경우, 슬레이브 디바이스에서 제어 데이터 버스를 통해 버스 마스터에 의해 송신된 제 3 커맨드에 응답할 수도 있다. 제 1 복수의 슬레이브 디바이스들은 제 1 그룹 슬레이브 디바이스 식별자로 어드레싱된 송신들에 응답하도록 구성될 수도 있고, 제 2 복수의 슬레이브 디바이스들은 제 2 그룹 슬레이브 디바이스 식별자로 어드레싱된 송신들에 응답하도록 구성될 수도 있다.

다른 예에서, 제 1 복수의 슬레이브 디바이스들의 각각은 제 1 기능을 수행하고, 제 2 복수의 슬레이브 디바이스들의 각각은 제 1 기능과 상이한 제 2 기능을 수행한다.

도 19 는 프로세싱 회로 (1902) 를 채용하는 장치 (1900) 에 대한 하드웨어 구현의 일 예를 예시하는 개념 다이어그램이다. 이 예에서, 프로세싱 회로 (1902) 는 일반적으로 버스 (1916) 로 표현되는, 버스 아키텍처로 구현될 수도 있다. 버스 (1916) 는 프로세싱 회로 (1902) 의 특정 애플리케이션 및 전체 설계 제약들에 의존하여 임의의 수의 상호접속 버스들 및 브리지들을 포함할 수도 있다. 버스 (1916) 는 일반적으로 프로세서 (1912) 로 표현되는 하나 이상의 프로세서들, 커넥터들 또는 와이어들 (1920) 을 통해 통신하도록 구성가능한 라인 인터페이스 회로들 (1920), 및 일반적으로 프로세서 판독가능 저장 매체 (1914) 로 표현되는 컴퓨터 판독가능 매체를 포함하는 다양한 회로들을 함께 링크시킨다. 버스 (1916) 는 또한 타이밍 소스들, 타이머들, 주변장치들, 전압 레귤레이터들 및 전력 관리 회로들과 같은 다양한 다른 회로들을 링크시킬 수도 있다. 버스 인터페이스 (1918) 는 버스 (1916) 와 라인 인터페이스 회로들 (1920) 간에 인터페이스를 제공한다. 장치들의 특성에 의존하여, 사용자 인터페이스 (1922) (예컨대, 키패드, 디스플레이, 스피커, 마이크로폰, 조이스틱) 가 또한 제공될 수도 있다. 하나 이상의 클록 생성 회로들 또는 모듈들은 프로세싱 회로 (1902) 내에서 제공되거나 프로세싱 회로 (1902) 및/또는 하나 이상의 프로세서들 (1912) 에 의해 제어될 수도 있다.

프로세서 (1912) 는 버스 (1916) 의 관리와, 프로세서 판독가능 저장 매체 (1914) 상에 저장된 소프트웨어의 실행을 포함하는 일반적인 프로세싱을 담당한다. 소프트웨어는, 프로세서 (1912) 에 의해 실행될 경우, 프로세싱 회로 (1902) 로 하여금, 임의의 특정의 장치에 대해 위에서 설명한 여러 기능들을 수행하게 한다. 일 예에서, 소프트웨어는 프로세싱 회로 (1902) 의 다양한 기능들, 회로들 및 모듈들을 구성하고, 개시하고, 제어하고 및/또는 그렇지 않으면 관리하도록 제공된다. 프로세서 판독가능 저장 매체 (1914) 는 커넥터들 또는 와이어들 (1920) 을 통해 송신된 심볼들로부터 디코딩된 데이터를 포함하여, 데이터 레인들 및 클록 레인들로 구성될 수도 있는 커넥터들 또는 와이어들 (1920) 에 수신된 신호들로부터 디코딩된 데이터를 포함하여, 소프트웨어를 실행할 경우 프로세서 (1912) 에 의해 조종되는 데이터를 저장하기 위해 사용될 수도 있다.

일 구성에서, 프로세싱 회로 (1902) 는 슬레이브 디바이스 상의 SID들을 구성하기 위한 모듈들 및/또는 회로들 (1910), SID 저장 및/또는 유지 모듈들, 회로들 및/또는 스토리지 디바이스들 (1908), CCIe 버스를 통해 응답을 송신하도록 구성된 CCIe 송신기 모듈들 및/또는 회로들 (1906), 및 버스 인터페이스 모듈들 및/또는 회로들 (1918) 을 포함할 수도 있다.

도면들에 도시된 컴포넌트들, 단계들, 특징들 및/또는 기능들 중 하나 이상은 단일 컴포넌트, 단계, 특징 또는 기능으로 재배열 및/또는 결합되거나, 또는 몇몇 컴포넌트들, 단계들, 또는 기능들로 구현될 수도 있다. 부가적인 엘리먼트들, 컴포넌트들, 단계들, 및/또는 기능들이 또한, 본원에 개시된 신규한 특징들로부터 일탈함없이 부가될 수도 있다. 도면들에 도시된 장치들, 디바이스들, 및/또는 컴포넌트들은 도면들에 설명된 방법들, 특징들, 또는 단계들 중 하나 이상을 수행하도록 구성될 수도 있다. 본 명세서에서 설명된 신규한 알고리즘들은 또한 소프트웨어에서 효율적으로 구현되고/되거나 하드웨어에 내장될 수도 있다.

추가로, 실시형태들은 플로우 차트, 플로우 다이어그램, 구조 다이어그램, 또는 블록 다이어그램으로서 도시된 프로세스로서 설명될 수도 있음을 유의한다. 플로우차트가 동작들을 순차적인 프로세스로서 기술할 수도 있지만, 동작들 중 다수는 병렬로 또는 동시에 수행될 수 있다. 부가적으로, 동작들의 순서가 재배열될 수도 있다. 프로세스는 그 동작들이 완료될 경우에 종료된다. 프로세스는 방법, 함수, 절차, 서브루틴, 서브프로그램 등에 대응할 수도 있다. 프로세스가 함수에 대응할 경우, 그 종료는 그 함수의 호출 함수 또는 메인 함수로의 반환에 대응한다.

더욱이, 저장 매체는 판독 전용 메모리 (ROM), 랜덤 액세스 메모리 (RAM), 자기 디스크 저장 매체들, 광학 저장 매체들, 플래시 메모리 디바이스들 및/또는 정보를 저장하기 위한 다른 머신-판독가능 매체들을 포함하여 데이터를 저장하기 위한 하나 이상의 디바이스들을 나타낼 수도 있다. 용어 "머신 판독가능 매체" 는 휴대용 또는 고정식 저장 디바이스들, 광학 저장 디바이스들, 무선 채널들, 및 명령(들) 및/또는 데이터를 저장, 포함, 또는 수록할 수 있는 다양한 다른 매체들을 포함하지만 이에 한정되지 않는다.

추가로, 실시형태들은 하드웨어, 소프트웨어, 펌웨어, 미들웨어, 마이크로코드, 또는 이들의 임의의 조합일 수도 있다. 소프트웨어, 펌웨어, 미들웨어 또는 마이크로코드에서 구현되면, 필요한 작업들을 수행하는 프로그램 코드 또는 코드 세그먼트들은 저장 매체 또는 다른 스토리지(들)와 같은 머신 판독가능 매체에 저장될 수도 있다. 프로세서는 필요한 작업들을 수행할 수도 있다. 코드 세그먼트는 절차, 함수, 서브프로그램, 프로그램, 루틴, 서브루틴, 모듈, 소프트웨어 패키지, 클래스, 또는 명령들, 데이터 구조들, 또는 프로그램 상태문들의 임의의 조합을 나타낼 수도 있다. 코드 세그먼트는, 정보, 데이터, 인수들 (arguments), 파라미터들, 또는 메모리 컨텐츠를 전달 및/또는 수신함으로써 다른 코드 세그먼트 또는 하드웨어 회로에 커플링될 수도 있다. 정보, 인수들, 파라미터들, 데이터 등은 메모리 공유, 메시지 전달, 토큰 전달, 네트워크 송신 등을 포함하는 임의의 적절한 수단을 통해 전달되거나, 포워딩되거나, 또는 전송될 수도 있다.

본원에서 개시된 예들과 연계하여 설명된 여러가지 예증적인 논리 블록들, 모듈들, 및 회로들은 본원에서 개시된 기능들을 수행하도록 디자인된 범용 프로세서, 디지털 신호 프로세서 (DSP), 주문형 반도체 (ASIC), 필드 프로그래머블 게이트 어레이 (FPGA) 또는 다른 프로그래머블 로직 컴포넌트, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 이들의 임의의 조합에 의해 구현되거나 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안적으로, 그 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로 제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한 컴퓨팅 컴포넌트들의 조합, 예를 들면, DSP와 마이크로프로세서의 조합, 다수의 마이크로프로세서들, DSP 코어와 연계한 하나 이상의 마이크로프로세서들, 또는 임의의 다른 그러한 구성으로 구현될 수도 있다.

본원에서 개시된 실시예들과 연계하여 설명된 방법들 또는 알고리즘들은, 하드웨어에서 직접적으로, 프로세서에 의해 실행가능한 소프트웨어 모듈에서, 또는 이들 양자의 조합에서, 프로세싱 유닛, 프로그래밍 명령들, 또는 다른 지령들의 형태로 구현될 수도 있으며, 단일의 디바이스 또는 복수의 디바이스들에 걸쳐 분산되어 포함될 수도 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 착탈가능 디스크, CD-ROM, 또는 당업계에 공지된 임의의 다른 형태의 저장 매체에 상주할 수도 있다. 저장 매체는, 프로세서가 저장 매체로부터 정보를 판독하고, 저장 매체로 정보를 저장할 수 있도록 프로세서에 커플링될 수도 있다. 대안에서, 저장 매체는 프로세서에 통합될 수도 있다.

당업자라면, 본원에서 개시된 실시형태들과 연계하여 설명된 여러 예증적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어 또는 이들 양자의 조합으로서 구현될 수도 있음을 또한 알 수 있을 것이다. 하드웨어 및 소프트웨어의 이러한 상호 교환성을 명확하게 설명하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 그들의 기능적 관점에서 일반적으로 상술되었다. 그러한 기능이 하드웨어로 구현되는지 또는 소프트웨어로 구현되는지의 여부는 특정 애플리케이션 및 전체 시스템에 부과되는 설계 제약들에 따라 달라진다.

본 명세서에서 설명되는 발명의 다양한 특징들은 본 발명으로부터 벗어나는 일 없이 상이한 시스템들에서 구현될 수 있다. 앞서의 실시형태들은 단지 예들일 뿐이고 본 발명을 제한하는 것으로 해석되지 않음에 유의해야 한다. 실시형태들의 설명은 예증적인 것으로 의도된 것이며, 특허청구범위의 범위를 제한하는 것으로 의도된 것은 아니다. 이와 같이, 본 교시는 다른 타입들의 장치들에 쉽게 적용될 수 있으며, 많은 대안예들, 수정예들, 변경예들이 당업자에게는 명확할 것이다.

Claims (30)

1. 제어 데이터 버스;
   상기 제어 데이터 버스에 커플링되고 상기 제어 데이터 버스로의 액세스를 제어하도록 구성된 마스터 디바이스;
   제 1 슬레이브 디바이스 식별자 및 제 2 슬레이브 디바이스 식별자로 구성되는 제 1 슬레이브 디바이스로서, 상기 제 1 슬레이브 디바이스는 상기 제어 데이터 버스를 통해 송신되고 상기 제 1 슬레이브 디바이스 식별자 또는 상기 제 2 슬레이브 디바이스 식별자로 어드레싱되는 통신들에 응답하도록 구성되는, 상기 제 1 슬레이브 디바이스; 및
   상기 제 1 슬레이브 디바이스 식별자 및 제 3 슬레이브 디바이스 식별자로 구성되는 제 2 슬레이브 디바이스로서, 상기 제 2 슬레이브 디바이스는 상기 제어 데이터 버스를 통해 송신되고 상기 제 1 슬레이브 디바이스 식별자 또는 상기 제 3 슬레이브 디바이스 식별자로 어드레싱되는 통신들에 응답하도록 구성되는, 상기 제 2 슬레이브 디바이스를 포함하는, 디바이스.
2. 제 1 항에 있어서,
   상기 제어 데이터 버스는 카메라 제어 데이터 확장 (CCIe) 버스 프로토콜에 따라 동작되는, 디바이스.
3. 제 1 항에 있어서,
   상기 제어 데이터 버스는 카메라 제어 데이터 (CCI) 버스 프로토콜에 따라 또는 상호-집적 회로 (I2C) 버스 프로토콜에 따라 동작되는, 디바이스.
4. 제 1 항에 있어서,
   상기 마스터 디바이스는 다른 슬레이브 디바이스에 의해 송신되는 확인응답 신호와 동시에 하나의 슬레이브 디바이스에 의해 송신되는 부정 확인응답 신호를 무시하도록 구성되는, 디바이스.
5. 제 1 항에 있어서,
   상기 제 1 슬레이브 디바이스 및 상기 제 2 슬레이브 디바이스는 카메라들을 포함하고, 상기 마스터 디바이스는 상기 제 1 슬레이브 디바이스 및 상기 제 2 슬레이브 디바이스에 동시에 정보를 통신하도록 구성되는, 디바이스.
6. 제 1 항에 있어서,
   상기 마스터 디바이스는,
   상기 제 1 슬레이브 디바이스 식별자를 사용하여 상기 제 1 슬레이브 디바이스 및 상기 제 2 슬레이브 디바이스와 동시에 통신하도록
   구성되는, 디바이스.
7. 제 1 항에 있어서,
   상기 제어 데이터 버스에 커플링된 슬레이브 디바이스들의 제 1 그룹의 각각은 상기 제어 데이터 버스를 통해 송신되고 상기 제 1 슬레이브 디바이스 식별자로 어드레싱되는 통신들에 응답하고, 상기 제어 데이터 버스에 커플링된 슬레이브 디바이스들의 제 2 그룹의 각각은 상기 제어 데이터 버스를 통해 송신되고 제 1 슬레이브 식별자, 제 2 슬레이브 식별자, 및 제 3 슬레이브 식별자와 상이한 제 4 슬레이브 디바이스 식별자로 어드레싱되는 통신들에 응답하는, 디바이스.
8. 제 7 항에 있어서,
   상기 슬레이브 디바이스들의 제 1 그룹의 각각은 제 1 기능을 수행하고, 상기 슬레이브 디바이스들의 제 2 그룹의 각각은 상기 제 1 기능과 상이한 제 2 기능을 수행하는, 디바이스.
9. 제 7 항에 있어서,
   상기 제 1 슬레이브 디바이스는 추가로 상기 제 4 슬레이브 식별자로 구성되고, 상기 슬레이브 디바이스들의 제 1 그룹과 상기 슬레이브 디바이스들의 제 2 그룹의 멤버인, 디바이스.
10. 제어 데이터 버스에 커플링된 복수의 슬레이브 디바이스들의 각각을 복수의 슬레이브 디바이스 식별자들과 연관시키는 어드레스 리스트를 유지하는 단계; 및
    상기 어드레스 리스트에 기초하여 상기 제어 데이터 버스로의 액세스를 제어하는 단계를 포함하며,
    상기 제어 데이터 버스로의 액세스를 제어하는 단계는,
    상기 제어 데이터 버스를 동작시키는 제 1 모드에서, 제 1 슬레이브 디바이스 및 제 2 슬레이브 디바이스와 연관된 제 1 그룹 슬레이브 디바이스 식별자를 사용하여 상기 제 1 슬레이브 디바이스 및 상기 제 2 슬레이브 디바이스와 동시에 통신하는 단계, 및
    상기 제어 데이터 버스를 동작시키는 제 2 모드에서, 상기 제 1 슬레이브 디바이스와 연관되고 상기 제 2 슬레이브 디바이스와 연관되지 않은 고유한 슬레이브 디바이스 식별자를 사용하여 상기 제 1 슬레이브 디바이스와 개별적으로 통신하는 단계를 포함하는, 방법.
11. 제 10 항에 있어서,
    상기 제 1 그룹 슬레이브 디바이스 식별자를 사용하여 제 1 복수의 슬레이브 디바이스들에 동시에 제 1 기록 메세지를 브로드캐스팅하는 단계; 및
    제 2 그룹 슬레이브 디바이스 식별자를 사용하여 제 2 복수의 슬레이브 디바이스들에 동시에 제 2 기록 메세지를 브로드캐스팅하는 단계를 더 포함하는, 방법.
12. 제 10 항에 있어서,
    상기 고유한 슬레이브 디바이스 식별자를 사용하여 상기 제 1 슬레이브 디바이스에 판독 커맨드를 어드레싱하는 단계; 및
    상기 판독 커맨드에 응답하여 상기 제 1 슬레이브 디바이스에 의해 송신된 데이터를 판독하는 단계를 더 포함하며, 상기 제어 데이터 버스에 커플링된 다른 슬레이브 디바이스들은 상기 판독 커맨드에 응답하지 않는, 방법.
13. 제 10 항에 있어서,
    상기 제어 데이터 버스는 카메라 제어 데이터 확장 (CCIe) 버스를 포함하는, 방법.
14. 제 10 항에 있어서,
    상기 제어 데이터 버스는 카메라 제어 데이터 (CCI) 버스 또는 상호-집적 회로 (I2C) 버스를 포함하는, 방법.
15. 제 10 항에 있어서,
    상기 제 1 슬레이브 디바이스 및 상기 제 2 슬레이브 디바이스는 카메라들을 포함하는, 방법.
16. 제 1 커맨드가 제 1 그룹 슬레이브 디바이스 식별자로 어드레싱될 경우, 슬레이브 디바이스에서 제어 데이터 버스를 통해 버스 마스터에 의해 송신된 상기 제 1 커맨드에 응답하는 단계로서, 적어도 하나의 다른 슬레이브 디바이스는 상기 제 1 그룹 슬레이브 디바이스 식별자로 어드레싱된 송신들에 응답하도록 구성되는, 상기 제 1 커맨드에 응답하는 단계; 및
    제 2 커맨드가 고유한 슬레이브 디바이스 식별자로 어드레싱될 경우, 상기 슬레이브 디바이스에서 상기 제어 데이터 버스를 통해 상기 버스 마스터에 의해 송신된 상기 제 2 커맨드에 응답하는 단계로서, 어떤 다른 슬레이브 디바이스도 상기 고유한 슬레이브 디바이스 식별자로 어드레싱된 송신들에 응답하도록 구성되지 않는, 상기 제 2 커맨드에 응답하는 단계를 포함하는, 방법.
17. 제 16 항에 있어서,
    상기 제어 데이터 버스는 카메라 제어 데이터 확장 (CCIe) 버스 프로토콜들에 따라 동작되는, 방법.
18. 제 16 항에 있어서,
    상기 제어 데이터 버스는 카메라 제어 데이터 (CCI) 버스 프로토콜들 또는 상호-집적 회로 (I2C) 버스 프로토콜들에 따라 동작되는, 방법.
19. 제 16 항에 있어서,
    상기 슬레이브 디바이스와 연관된 복수의 슬레이브 디바이스 식별자들을 스토리지에서 유지하는 단계로서, 상기 복수의 슬레이브 디바이스 식별자들은 상기 고유한 슬레이브 디바이스 식별자 및 상기 제 1 그룹 슬레이브 디바이스 식별자를 포함하는, 상기 스토리지에서 유지하는 단계; 및
    판독 또는 기록 커맨드가 상기 스토리지에서 유지되지 않는 슬레이브 디바이스 식별자로 어드레싱될 경우, 상기 제어 데이터 버스로부터 수신된 상기 판독 또는 기록 커맨드에 응답하는 것을 억제하는 단계를 더 포함하는, 방법.
20. 제 16 항에 있어서,
    제 3 커맨드가 제 2 그룹 슬레이브 디바이스 식별자로 어드레싱될 경우, 상기 슬레이브 디바이스에서 상기 제어 데이터 버스를 통해 상기 버스 마스터에 의해 송신된 상기 제 3 커맨드에 응답하는 단계를 더 포함하며,
    제 1 복수의 슬레이브 디바이스들은 상기 제 1 그룹 슬레이브 디바이스 식별자로 어드레싱된 송신들에 응답하도록 구성되고, 제 2 복수의 슬레이브 디바이스들은 상기 제 2 그룹 슬레이브 디바이스 식별자로 어드레싱된 송신들에 응답하도록 구성되는, 방법.
21. 제 20 항에 있어서,
    상기 제 1 복수의 슬레이브 디바이스들의 각각은 제 1 기능을 수행하고, 상기 제 2 복수의 슬레이브 디바이스들의 각각은 상기 제 1 기능과 상이한 제 2 기능을 수행하는, 방법.
22. 슬레이브 디바이스를 다른 디바이스들과 공유되는 제어 데이터 버스에 커플링하도록 구성된 버스 인터페이스; 및
    상기 버스 인터페이스에 커플링되고, 상기 슬레이브 디바이스와 고유하게 연관되는 제 1 슬레이브 디바이스 식별자를 사용하여 어드레싱된 메세지들 및 상기 슬레이브 디바이스 및 적어도 하나의 다른 슬레이브 디바이스와 연관되는 제 2 슬레이브 디바이스 식별자로 어드레싱된 메세지들에 응답하도록 구성되는 프로세싱 회로를 포함하는, 슬레이브 디바이스.
23. 제 22 항에 있어서,
    상기 프로세싱 회로는,
    상기 제 1 슬레이브 디바이스 식별자를 사용하여 어드레싱되고 상기 제어 데이터 버스로부터 수신된 커맨드에 응답하여 상기 제어 데이터 버스를 통해 정보를 송신하도록
    구성되는, 슬레이브 디바이스.
24. 제 22 항에 있어서,
    상기 프로세싱 회로는,
    제 1 커맨드가 상기 제 1 슬레이브 디바이스 식별자를 사용하여 어드레싱될 경우, 상기 제어 데이터 버스로부터 수신된 상기 제 1 커맨드에 응답하고, 그리고
    제 2 커맨드가 상기 제 2 슬레이브 디바이스 식별자를 사용하여 어드레싱될 경우, 상기 제어 데이터 버스로부터 수신된 상기 제 2 커맨드에 응답하도록
    구성되는, 슬레이브 디바이스.
25. 제 24 항에 있어서,
    제 3 커맨드가 제 3 슬레이브 디바이스 식별자를 사용하여 어드레싱될 경우, 상기 제어 데이터 버스로부터 수신된 상기 제 3 커맨드에 응답하는 것을 더 포함하고,
    제 1 복수의 슬레이브 디바이스들은 상기 제 2 슬레이브 디바이스 식별자로 어드레싱된 송신들에 응답하도록 구성되고, 제 2 복수의 슬레이브 디바이스들은 상기 제 3 슬레이브 디바이스 식별자로 어드레싱된 송신들에 응답하도록 구성되는, 슬레이브 디바이스.
26. 제 25 항에 있어서,
    상기 제 1 복수의 슬레이브 디바이스들의 각각은 제 1 기능을 수행하고, 상기 제 2 복수의 슬레이브 디바이스들의 각각은 상기 제 1 기능과 상이한 제 2 기능을 수행하는, 슬레이브 디바이스.
27. 제 22 항에 있어서,
    카메라를 더 포함하며,
    상기 제어 데이터 버스는 카메라 제어 데이터 확장 (CCIe) 버스 프로토콜들에 따라 동작되는, 슬레이브 디바이스.
28. 제 22 항에 있어서,
    카메라를 더 포함하며,
    상기 제어 데이터 버스는 카메라 제어 데이터 (CCI) 버스 프로토콜들에 따라 동작되는, 슬레이브 디바이스.
29. 제 22 항에 있어서,
    카메라를 더 포함하며,
    상기 제어 데이터 버스는 상호-집적 회로 (I2C) 버스 프로토콜들에 따라 동작되는, 슬레이브 디바이스.
30. 제 22 항에 있어서,
    상기 제 1 슬레이브 디바이스 식별자 및 상기 제 2 슬레이브 디바이스 식별자를 유지하도록 구성된 스토리지를 더 포함하는, 슬레이브 디바이스.

Images