KR20160120004A - 시스템 온-칩 및 이를 포함하는 전자 기기 - Google Patents

시스템 온-칩 및 이를 포함하는 전자 기기 Download PDF

Info

Publication number
KR20160120004A
KR20160120004A KR1020150048921A KR20150048921A KR20160120004A KR 20160120004 A KR20160120004 A KR 20160120004A KR 1020150048921 A KR1020150048921 A KR 1020150048921A KR 20150048921 A KR20150048921 A KR 20150048921A KR 20160120004 A KR20160120004 A KR 20160120004A
Authority
KR
South Korea
Prior art keywords
initialization
address range
memory
local
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020150048921A
Other languages
English (en)
Inventor
조경호
유기수
선경일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150048921A priority Critical patent/KR20160120004A/ko
Priority to US14/995,804 priority patent/US10409722B2/en
Priority to CN201610195645.4A priority patent/CN106055516B/zh
Publication of KR20160120004A publication Critical patent/KR20160120004A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/781—On-chip cache; Off-chip memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1647—Handling requests for interconnection or transfer for access to memory bus based on arbitration with interleaved bank access
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • G06F15/7857—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers) using interleaved memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/206—Memory mapped I/O
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/25—Using a specific main memory architecture
    • G06F2212/253—Centralized memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Stored Programmes (AREA)

Abstract

시스템 온-칩은 중앙 처리 장치 및 메모리 컨트롤러를 포함한다. 이 때, 메모리 컨트롤러는 중앙 처리 장치로부터 초기화 어드레스 범위 및 초기화 값을 나타내는 초기화 정보를 수신하고, 초기화 정보에 기초하여 초기화 대상 메모리 및 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 결정하며, 초기화 대상 메모리에 초기화 값으로 이루어진 초기화 데이터를 기 설정된 단위로 전송함으로써 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 초기화시킨다.

Description

시스템 온-칩 및 이를 포함하는 전자 기기{SYSTEM ON-CHIPS AND ELECTRONIC DEVICES INCLUDING THE SAME}
본 발명은 반도체 장치에 관한 것이다. 보다 상세하게는, 본 발명은 랜덤 액세스 메모리(다이내믹 랜덤 액세스 메모리(dynamic random access memory; DRAM) 등)를 제어하는 시스템 온-칩 및 이를 포함하는 전자 기기에 관한 것이다.
일반적으로, 랜덤 액세스 메모리 장치는 랜덤 액세스 메모리 및 이를 제어하는 메모리 컨트롤러를 포함한다. 이 때, 상기 메모리 컨트롤러는 전자 기기의 중앙 처리 장치와 시스템 온-칩으로 구현될 수 있다. 한편, 랜덤 액세스 메모리 장치 내에서 랜덤 액세스 메모리의 소정의 어드레스(address) 범위가 초기화 값(예를 들어, 이진 값 0 또는 1)으로 초기화되는 초기화 동작(예를 들어, memset()과 같은 함수 등)이 빈번하게 수행된다. 종래에, 상기 초기화 동작은 중앙 처리 장치가 랜덤 액세스 메모리 장치에 버스(bus)를 통해 초기화 값으로 이루어진 초기화 데이터를 소정의 단위(예를 들어, 바이트(byte) 단위, 워드(word) 단위, 캐시 라인(cache line) 단위 등)로 반복적으로 전송하고, 랜덤 액세스 메모리 장치 내에서 메모리 컨트롤러가 전송된 초기화 데이터를 랜덤 액세스 메모리에 반복적으로 기록하는 방식으로 이루어졌다. 그 결과, 상기 초기화 동작은 중앙 처리 장치로 하여금 동일 패턴을 가진 초기화 데이터를 버스를 통해 랜덤 액세스 메모리 장치에 반복적으로 전송하게 만들기 때문에, 버스 트래픽(bus traffic) 및/또는 중앙 처리 장치의 부하(load)를 불필요하게 증가시켜 전자 기기의 성능 저하를 야기시키고 있다.
본 발명의 일 목적은 버스 트래픽 및/또는 중앙 처리 장치의 부하를 최소화(또는, 감소)하면서 초기화 대상 메모리의 소정의 어드레스 범위(즉, 로컬 초기화 어드레스 범위)를 초기화 값(예를 들어, 이진 값 0 또는 1)으로 초기화시킬 수 있는 시스템 온-칩을 제공하는 것이다.
본 발명의 다른 목적은 상기 시스템 온-칩을 포함하는 전자 기기를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적으로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 시스템 온-칩은 적어도 하나 이상의 중앙 처리 장치, 및 상기 중앙 처리 장치로부터 초기화 어드레스 범위 및 초기화 값을 나타내는 초기화 정보를 수신하고, 상기 초기화 정보에 기초하여 적어도 하나 이상의 초기화 대상 메모리 및 상기 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 결정하며, 상기 초기화 대상 메모리에 상기 초기화 값으로 이루어진 초기화 데이터를 기 설정된 단위로 전송함으로써 상기 초기화 대상 메모리의 상기 로컬 초기화 어드레스 범위를 초기화시키는 메모리 컨트롤러를 포함할 수 있다.
일 실시예에 의하면, 상기 기 설정된 단위는 상기 로컬 초기화 어드레스 범위보다 작게 설정될 수 있고, 상기 메모리 컨트롤러는 상기 초기화 대상 메모리에 상기 초기화 데이터를 반복적으로 전송할 수 있다.
일 실시예에 의하면, 상기 기 설정된 단위는 상기 로컬 초기화 어드레스 범위로 설정될 수 있고, 상기 메모리 컨트롤러는 상기 초기화 대상 메모리에 상기 초기화 데이터를 한 번에 전송할 수 있다.
일 실시예에 의하면, 상기 초기화 대상 메모리의 상기 로컬 초기화 어드레스 범위가 초기화되어 로컬 초기화 완료 신호가 상기 초기화 대상 메모리로부터 모두 수신되면, 상기 메모리 컨트롤러는 상기 중앙 처리 장치에 초기화 완료 신호를 전송할 수 있다.
일 실시예에 의하면, 상기 초기화 완료 신호가 상기 메모리 컨트롤러로부터 수신되면, 상기 중앙 처리 장치는 내부 캐시를 초기화시킬 수 있다.
일 실시예에 의하면, 상기 초기화 정보가 상기 중앙 처리 장치로부터 수신되면, 상기 메모리 컨트롤러는 외부 장치의 상기 초기화 어드레스 범위로의 액세스 요청에 대한 처리를 보류시킬 수 있다.
일 실시예에 의하면, 상기 초기화 대상 메모리의 상기 로컬 초기화 어드레스 범위가 초기화되어 로컬 초기화 완료 신호가 상기 초기화 대상 메모리로부터 모두 수신되면, 상기 메모리 컨트롤러는 상기 액세스 요청에 대한 상기 처리를 재개시킬 수 있다.
일 실시예에 의하면, 상기 초기화 데이터는 이진 데이터(binary data)일 수 있고, 상기 초기화 값은 이진 값 0 또는 1일 수 있다.
일 실시예에 의하면, 상기 초기화 대상 메모리는 다이내믹 랜덤 액세스 메모리(dynamic random access memory; DRAM)일 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 시스템 온-칩은 적어도 하나 이상의 중앙 처리 장치, 상기 중앙 처리 장치로부터 초기화 어드레스 범위 및 초기화 값을 나타내는 초기화 정보를 수신하고, 상기 초기화 정보에 기초하여 적어도 하나 이상의 초기화 대상 메모리 및 상기 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 결정하며, 상기 초기화 대상 메모리의 상기 로컬 초기화 어드레스 범위 및 상기 초기화 값을 나타내는 로컬 초기화 정보를 생성하는 트래픽 인터리버, 및 적어도 하나 이상의 랜덤 액세스 메모리를 포함하는 랜덤 액세스 메모리 그룹들 각각을 제어하되, 상기 트래픽 인터리버로부터 상기 로컬 초기화 정보를 수신하고, 상기 로컬 초기화 정보에 기초하여 상기 초기화 대상 메모리에 상기 초기화 값으로 이루어진 초기화 데이터를 기 설정된 단위로 전송함으로써 상기 초기화 대상 메모리의 상기 로컬 초기화 어드레스 범위를 초기화시키는 메모리 컨트롤러들을 포함할 수 있다.
일 실시예에 의하면, 상기 기 설정된 단위는 상기 로컬 초기화 어드레스 범위보다 작게 설정될 수 있고, 상기 메모리 컨트롤러들은 상기 초기화 대상 메모리에 상기 초기화 데이터를 반복적으로 전송할 수 있다.
일 실시예에 의하면, 상기 기 설정된 단위는 상기 로컬 초기화 어드레스 범위로 설정될 수 있고, 상기 메모리 컨트롤러들은 상기 초기화 대상 메모리에 상기 초기화 데이터를 한 번에 전송할 수 있다.
일 실시예에 의하면, 상기 초기화 대상 메모리의 상기 로컬 초기화 어드레스 범위가 초기화되어 로컬 초기화 완료 신호가 상기 초기화 대상 메모리로부터 상기 메모리 컨트롤러를 거쳐 모두 수신되면, 상기 트래픽 인터리버는 상기 중앙 처리 장치에 초기화 완료 신호를 전송할 수 있다.
일 실시예에 의하면, 상기 초기화 완료 신호가 상기 트래픽 인터리버로부터 수신되면, 상기 중앙 처리 장치는 내부 캐시를 초기화시킬 수 있다.
일 실시예에 의하면, 상기 초기화 정보가 상기 중앙 처리 장치로부터 수신되면, 상기 트래픽 인터리버는 외부 장치의 상기 초기화 어드레스 범위로의 액세스 요청에 대한 처리를 보류시킬 수 있다.
일 실시예에 의하면, 상기 초기화 대상 메모리의 상기 로컬 초기화 어드레스 범위가 초기화되어 로컬 초기화 완료 신호가 상기 초기화 대상 메모리로부터 상기 메모리 컨트롤러를 거쳐 모두 수신되면, 상기 트래픽 인터리버는 상기 액세스 요청에 대한 상기 처리를 재개시킬 수 있다.
일 실시예에 의하면, 상기 초기화 데이터는 이진 데이터일 수 있고, 상기 초기화 값은 이진 값 0 또는 1일 수 있다.
일 실시예에 의하면, 상기 초기화 대상 메모리는 다이내믹 랜덤 액세스 메모리일 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 전자 기기는 초기화 어드레스 범위 및 초기화 값을 나타내는 초기화 정보를 수신하고, 상기 초기화 정보에 기초하여 적어도 하나 이상의 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 결정하며, 상기 초기화 대상 메모리에 상기 초기화 값으로 이루어진 초기화 데이터를 기 설정된 단위로 전송함으로써 상기 초기화 대상 메모리의 상기 로컬 초기화 어드레스 범위를 초기화시키는 랜덤 액세스 메모리 장치, 및 상기 랜덤 액세스 메모리 장치를 제어하되, 상기 랜덤 액세스 메모리 장치의 상기 초기화 어드레스 범위를 초기화시키기 위한 상기 초기화 정보를 상기 랜덤 액세스 메모리 장치에 제공하는 적어도 하나 이상의 중앙 처리 장치를 포함할 수 있다.
일 실시예에 의하면, 상기 기 설정된 단위는 상기 로컬 초기화 어드레스 범위보다 작게 설정될 수 있고, 상기 초기화 데이터는 상기 초기화 대상 메모리에 반복적으로 전송될 수 있다.
일 실시예에 의하면, 상기 기 설정된 단위는 상기 로컬 초기화 어드레스 범위로 설정될 수 있고, 상기 초기화 데이터는 상기 초기화 대상 메모리에 한 번에 전송될 수 있다.
일 실시예에 의하면, 상기 초기화 대상 메모리의 상기 로컬 초기화 어드레스 범위가 모두 초기화되면, 상기 랜덤 액세스 메모리 장치는 상기 중앙 처리 장치에 초기화 완료 신호를 전송할 수 있다.
일 실시예에 의하면, 상기 초기화 완료 신호가 상기 랜덤 액세스 메모리 장치로부터 수신되면, 상기 중앙 처리 장치는 내부 캐시를 초기화시킬 수 있다.
일 실시예에 의하면, 상기 초기화 정보가 상기 중앙 처리 장치로부터 수신되면, 상기 랜덤 액세스 메모리 장치는 상기 중앙 처리 장치의 상기 초기화 어드레스 범위로의 액세스 요청에 대한 처리를 보류시킬 수 있다.
일 실시예에 의하면, 상기 초기화 대상 메모리의 상기 로컬 초기화 어드레스 범위가 모두 초기화되면, 상기 랜덤 액세스 메모리 장치는 상기 액세스 요청에 대한 상기 처리를 재개시킬 수 있다.
본 발명의 실시예들에 따른 시스템 온-칩은, 중앙 처리 장치가 초기화 어드레스 범위 및 초기화 값을 나타내는 초기화 정보를 제공하면, 메모리 컨트롤러가 상기 초기화 정보에 기초하여 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 결정하고, 초기화 대상 메모리에 초기화 값(예를 들어, 이진 값 0 또는 1)으로 이루어진 초기화 데이터를 기 설정된 단위로 전송하는 방식으로 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 초기화시킬 수 있다. 따라서, 본 발명의 실시예들에 따른 시스템 온-칩은 초기화 대상 메모리에 대한 초기화 동작을 수행함에 있어 버스 트래픽 및/또는 중앙 처리 장치의 부하가 불필요하게 증가하는 것을 방지할 수 있다.
본 발명의 실시예들에 따른 전자 기기는 상기 랜덤 액세스 메모리 장치를 포함함으로써, 상기 랜덤 액세스 메모리 장치 내에서 초기화 대상 메모리에 대한 초기화 동작이 수행되더라도, 중앙 처리 장치와 기능 장치들(예를 들어, 다른 중앙 처리 장치, 표시 장치, 통신 장치, 센서 장치, 스토리지 장치, 입출력(I/O) 장치 등) 사이의 인터액션(interaction)을 가능하게 하고, 중앙 처리 장치와 기능 장치들이 사용할 수 있는 버스 대역폭을 충분히 확보할 수 있다.
다만, 본 발명의 효과는 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 2는 도 1의 전자 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
도 3은 도 1의 전자 기기의 랜덤 액세스 메모리 장치에 포함된 랜덤 액세스 메모리의 일 예를 나타내는 블록도이다.
도 4는 본 발명의 실시예들에 따른 랜덤 액세스 메모리 장치를 나타내는 블록도이다.
도 5는 본 발명의 실시예들에 따른 시스템 온-칩을 나타내는 블록도이다.
도 6은 도 5의 시스템 온-칩이 수행하는 초기화 대상 메모리에 대한 초기화 동작을 설명하기 위한 도면이다.
도 7은 도 5의 시스템 온-칩에 포함된 메모리 컨트롤러가 동작하는 일 예를 나타내는 순서도이다.
도 8은 도 5의 시스템 온-칩에 포함된 중앙 처리 장치가 동작하는 일 예를 나타내는 순서도이다.
도 9는 도 5의 시스템 온-칩이 초기화 대상 메모리에 대한 초기화 동작을 수행하는 일 예를 나타내는 도면이다.
도 10은 본 발명의 실시예들에 따른 랜덤 액세스 메모리 장치를 나타내는 블록도이다.
도 11은 본 발명의 실시예들에 따른 시스템 온-칩을 나타내는 블록도이다.
도 12는 도 11의 시스템 온-칩이 수행하는 초기화 대상 메모리에 대한 초기화 동작을 설명하기 위한 도면이다.
도 13은 도 11의 시스템 온-칩에 포함된 메모리 컨트롤러가 동작하는 일 예를 나타내는 순서도이다.
도 14는 도 11의 시스템 온-칩에 포함된 중앙 처리 장치가 동작하는 일 예를 나타내는 순서도이다.
도 15는 도 11의 시스템 온-칩에 의해 초기화 대상 메모리에 대한 초기화 동작이 수행되는 일 예를 나타내는 도면이다.
도 16은 도 11의 시스템 온-칩에 의해 기능 장치의 초기화 어드레스 범위로의 액세스 요청이 처리되는 일 예를 나타내는 순서도이다.
도 17은 도 11의 시스템 온-칩에 의해 기능 장치의 초기화 어드레스 범위로의 액세스 요청이 처리되는 일 예를 나타내는 도면이다.
도 18은 본 발명의 실시예들에 따른 컴퓨팅 시스템을 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 2는 도 1의 전자 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이며, 도 3은 도 1의 전자 기기의 랜덤 액세스 메모리 장치에 포함된 랜덤 액세스 메모리의 일 예를 나타내는 블록도이다.
도 1 내지 도 3을 참조하면, 전자 기기(100)는 적어도 하나 이상의 중앙 처리 장치(110(1), ..., 110(n))(단, n은 1이상의 정수), 적어도 하나 이상의 기능 장치(120(1), ..., 120(m))(단, m은 1이상의 정수), 랜덤 액세스 메모리 장치(130) 및 파워 서플라이(140) 등을 포함할 수 있다. 한편, 도 2에 도시된 바와 같이, 전자 기기(100)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서 전자 기기(100)가 그에 한정되는 것은 아니다. 예를 들어, 전자 기기(100)는 휴대폰, 비디오폰, 스마트패드, 태블릿 PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 등으로 구현될 수도 있다.
중앙 처리 장치(110(1), ..., 110(n))는 기능 장치(120(1), ..., 120(m)) 및 랜덤 액세스 메모리 장치(130)를 제어할 수 있다. 중앙 처리 장치(110(1), ..., 110(n))는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 중앙 처리 장치(110(1), ..., 110(n))는 마이크로프로세서(micro processor), 어플리케이션 프로세서(application processor) 등일 수 있다. 중앙 처리 장치(110(1), ..., 110(n))는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 중앙 처리 장치(110(1), ..., 110(n))는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 한편, 중앙 처리 장치(110(1), ..., 110(n))는 랜덤 액세스 메모리 장치(130)의 초기화 어드레스 범위를 초기화(즉, 랜덤 액세스 메모리 장치(130)의 초기화 어드레스 범위를 초기화 값으로 기록)시키기 위한 초기화 정보를 랜덤 액세스 메모리 장치(130)에 제공할 수 있다. 예를 들어, 전자 기기(100)를 구동하는 소프트웨어 등에서 랜덤 액세스 메모리 장치(130)의 특정 어드레스 범위를 초기화 값으로 초기화할 것을 요구하는 경우, 중앙 처리 장치(110(1), ..., 110(n))는 랜덤 액세스 메모리 장치(130)의 특정 어드레스 범위(즉, 초기화 어드레스 범위)를 초기화시키기 위한 초기화 정보를 랜덤 액세스 메모리 장치(130)에 제공할 수 있다. 이 때, 초기화 데이터는 이진 데이터(binary data)이고, 초기화 값은 이진 값 0 또는 1일 수 있다. 상술한 바와 같이, 종래의 전자 기기에서는, 중앙 처리 장치(110(1), ..., 110(n))가 랜덤 액세스 메모리 장치(130)에 버스를 통해 초기화 값으로 이루어진 초기화 데이터를 소정의 단위(예를 들어, 바이트 단위, 워드 단위, 캐시 라인 단위 등)로 반복적으로 전송하고, 랜덤 액세스 메모리 장치(130) 내에서 메모리 컨트롤러가 전송된 초기화 데이터를 랜덤 액세스 메모리에 반복적으로 기록함으로써, 랜덤 액세스 메모리에 대한 초기화 동작이 수행(즉, 랜덤 액세스 메모리의 소정의 어드레스 범위(즉, 로컬 초기화 어드레스 범위)가 초기화 값으로 초기화)되었다. 그 결과, 중앙 처리 장치(110(1), ..., 110(n))가 동일 패턴을 가진 초기화 데이터를 버스를 통해 랜덤 액세스 메모리 장치(130)에 반복적으로 전송하기 때문에, 종래의 전자 기기에서는 버스 트래픽 및/또는 중앙 처리 장치(110(1), ..., 110(n))의 부하가 불필요하게 증가한다는 문제점이 있다. 이러한 문제점을 해결하기 위해, 전자 기기(100)에서는, 중앙 처리 장치(110(1), ..., 110(n))가 랜덤 액세스 메모리 장치(130)의 초기화 어드레스 범위를 초기화시키기 위한 초기화 정보만을 랜덤 액세스 메모리 장치(130)에 제공할 뿐, 동일 패턴을 가진 초기화 데이터를 버스를 통해 랜덤 액세스 메모리 장치(130)에 반복적으로 전송하는 종래의 동작을 수행하지 않는다. 한편, 도 1에서는 제 1 내지 제 n 중앙 처리 장치들(110(1), ..., 110(n))이 별개의 구성 요소들로서 도시되어 있으나, 실시예에 따라, 하나의 중앙 처리 장치가 복수의 코어(core)들(110(1), ..., 110(n))을 포함하는 것으로 해석될 수도 있다.
기능 장치(120(1), ..., 120(m))는 다양한 기능들(예를 들어, 통신 기능, 카메라 기능 등)을 수행할 수 있다. 즉, 기능 장치(120(1), ..., 120(m))는 전자 기기(100)에 구비되는 아이피(intellectual property; IP))에 상응하며, 기능 장치(120(1), ..., 120(m))의 동작은 중앙 처리 장치(110(1), ..., 110(n))에 의해 제어될 수 있다. 이 때, 기능 장치(120(1), ..., 120(m))는 표시 장치, 통신 장치, 센서 장치, 스토리지 장치, 입출력 장치 등을 포함할 수 있다. 표시 장치는 표시 기능을 수행(즉, 사용자에게 시각적 정보를 제공)할 수 있다. 예를 들어, 표시 장치는 액정 표시 장치, 유기 발광 표시 장치 등을 포함할 수 있다. 통신 장치는 통신 기능을 수행(즉, 외부로부터 데이터를 수신하고, 내부에서 생성된 데이터를 외부로 송신)할 수 있다. 예를 들어, 통신 장치는 GSM(global system for mobile communication) 장치, GPRS(general packet radio service) 장치, CDMA(code division multiple access) 장치, LTE(long term evolution) 장치, RF(radio frequency) 장치, UWB(ultra wideband) 장치, WLAN(wireless local area network) 장치, WIMAX(worldwide interoperability for microwave access) 장치 등을 포함할 수 있다. 센서 장치는 센싱 기능을 수행할 수 있다. 예를 들어, 센서 장치는 회전 각속도를 측정하는 자이로 센서 모듈, 속도 및 운동량을 측정하는 가속도 센서 모듈, 나침반 역할을 수행하는 지자계 센서 모듈, 고도를 측정하는 기압계 센서 모듈, 동작 인식, 접근 탐지, 광원 구별 등을 수행하는 제스쳐-근접-조도-RGB 센서 모듈, 온도 및 습도를 측정하는 온도-습도 센서 모듈, 사용자가 모바일 기기를 손에 쥐었는지를 판단하는 그립 센서 모듈 등을 포함할 수 있다. 스토리지 장치는 솔리드 스테이트 드라이브(solid state drive; SSD), 하드 디스크 드라이브(hard disk drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치는 키보드, 키패드, 터치패드, 터치스크린, 마우스 장치 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 다만, 이것은 예시적인 것으로서 기능 장치(120(1), ..., 120(m))의 종류가 상술한 장치들로 한정되는 것이다. 예를 들어, 기능 장치(120(1), ..., 120(m))는 GPS(global positioning system) 장치, 마이크 장치, 카메라 장치 등을 더 포함할 수 있다. 파워 서플라이(140)는 전자 기기(100)의 동작에 필요한 파워를 공급할 수 있다.
랜덤 액세스 메모리 장치(130)는 중앙 처리 장치(110(1), ..., 110(n))로부터 초기화 어드레스 범위 및 초기화 값을 나타내는 초기화 정보를 수신하고, 초기화 어드레스 범위 및 초기화 값을 나타내는 초기화 정보에 기초하여 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 결정하며, 초기화 대상 메모리에 초기화 값으로 이루어진 초기화 데이터를 기 설정된 단위로 전송함으로써 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 초기화(즉, 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 초기화 값으로 기록)시킬 수 있다. 일반적으로, 랜덤 액세스 메모리 장치(130)가 복수의 랜덤 액세스 메모리들을 포함하는 경우, 중앙 처리 장치(110(1), ..., 110(n))가 인식하는 랜덤 액세스 메모리 장치(130)의 물리적 어드레스(physical address)들은 랜덤 액세스 메모리 장치(130)에 포함된 랜덤 액세스 메모리들의 물리적 어드레스들로 분산되어 맵핑(mapping)될 수 있다. 예를 들어, 랜덤 액세스 메모리 장치(130)에 포함된 랜덤 액세스 메모리들이 레이드(redundant array inexpensive disks; RAID) 구성으로 연결되는 경우, 중앙 처리 장치(110(1), ..., 110(n))가 인식하는 랜덤 액세스 메모리 장치(130)의 연속적인 물리적 어드레스들은 랜덤 액세스 메모리 장치(130)에 포함된 랜덤 액세스 메모리들의 물리적 어드레스들로 분산될 수 있다. 따라서, 중앙 처리 장치(110(1), ..., 110(n))가 인식하는 랜덤 액세스 메모리 장치(130)의 초기화 어드레스 범위는 랜덤 액세스 메모리 장치(130)에 포함된 랜덤 액세스 메모리들의 로컬 초기화 어드레스 범위들로 분산되어 맵핑될 수 있다. 따라서, 랜덤 액세스 메모리 장치(130)는 중앙 처리 장치(110(1), ..., 110(n))로부터 초기화 어드레스 범위 및 초기화 값을 나타내는 초기화 정보를 수신하면, 랜덤 액세스 메모리 장치(130)에 포함된 랜덤 액세스 메모리들 중에서 초기화 어드레스 범위에 대응되는 적어도 하나 이상의 초기화 대상 메모리 및 이의 로컬 초기화 어드레스 범위를 결정한 후, 상기 초기화 대상 메모리에 초기화 값으로 이루어진 초기화 데이터를 기 설정된 단위로 전송함으로써, 상기 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 초기화시킬 수 있다.
일 실시예에서, 초기화 데이터가 전송되는 기 설정된 단위는 초기화 대상 메모리의 로컬 초기화 어드레스 범위보다 작게 설정될 수 있다. 이 경우, 초기화 데이터의 1회 전송으로는 초기화 대상 메모리의 로컬 초기화 어드레스 범위가 초기화 값으로 기록될 수 없으므로, 초기화 데이터는 초기화 대상 메모리에 반복적으로 전송될 수 있다. 다른 실시예에서, 초기화 데이터가 전송되는 기 설정된 단위는 초기화 대상 메모리의 로컬 초기화 어드레스 범위로 설정될 수 있다. 이 경우, 초기화 데이터의 1회 전송으로 초기화 대상 메모리의 로컬 초기화 어드레스 범위가 초기화 값으로 기록될 수 있으므로, 초기화 데이터는 초기화 대상 메모리에 한 번에 전송될 수 있다. 실시예에 따라, 초기화 대상 메모리의 로컬 초기화 어드레스 범위가 모두 초기화되면, 랜덤 액세스 메모리 장치(130)는 중앙 처리 장치(110(1), ..., 110(n))에 초기화 완료 신호를 전송할 수 있고, 초기화 완료 신호가 랜덤 액세스 메모리 장치(130)로부터 수신되면, 중앙 처리 장치(110(1), ..., 110(n))는 내부 캐시를 초기화시킬 수 있다. 즉, 초기화 대상 메모리의 로컬 초기화 어드레스 범위가 모두 초기화되면, 내부 캐시에 저장된 데이터가 더 이상 유효하지 않으므로, 중앙 처리 장치(110(1), ..., 110(n))는 내부 캐시를 초기화시키는 것이다. 실시예에 따라, 초기화 정보가 중앙 처리 장치(110(1), ..., 110(n))로부터 수신되면, 랜덤 액세스 메모리 장치(130)는 기능 장치(120(1), ..., 120(m)) 또는 랜덤 액세스 메모리 장치(130)와 인터액션을 수행하고 있지 않은 다른 중앙 처리 장치(110(1), ..., 110(n))의 초기화 어드레스 범위로의 액세스 요청에 대한 처리를 보류시킬 수 있고, 초기화 대상 메모리의 로컬 초기화 어드레스 범위가 모두 초기화되면, 랜덤 액세스 메모리 장치(130)는 기능 장치(120(1), ..., 120(m)) 또는 랜덤 액세스 메모리 장치(130)와 인터액션을 수행하고 있지 않은 다른 중앙 처리 장치(110(1), ..., 110(n))의 초기화 어드레스 범위로의 액세스 요청에 대한 처리를 재개시킬 수 있다. 이와 같이, 랜덤 액세스 메모리 장치(130) 내에서 초기화 동작이 수행되는 동안에는 기능 장치(120(1), ..., 120(m)) 또는 랜덤 액세스 메모리 장치(130)와 인터액션을 수행하고 있지 않은 다른 중앙 처리 장치(110(1), ..., 110(n))의 초기화 어드레스 범위로의 액세스를 차단할 수 있다.
상술한 바와 같이, 랜덤 액세스 메모리 장치(130)는 중앙 처리 장치(110(1), ..., 110(n))로부터 수신된 초기화 정보에 기초하여 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 결정하고, 초기화 대상 메모리에 초기화 값으로 이루어진 초기화 데이터를 기 설정된 단위로 전송함으로써 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 초기화시킬 수 있다. 일 실시예에서, 랜덤 액세스 메모리 장치(130)는 랜덤 액세스 메모리들 및 이들을 제어하는 메모리 컨트롤러를 포함할 수 있다. 이 때, 메모리 컨트롤러는 중앙 처리 장치(110(1), ..., 110(n))로부터 초기화 어드레스 범위 및 초기화 값을 나타내는 초기화 정보를 수신하고, 초기화 어드레스 범위 및 초기화 값을 나타내는 초기화 정보에 기초하여 적어도 하나 이상의 초기화 대상 메모리 및 이의 로컬 초기화 어드레스 범위를 결정하며, 상기 초기화 대상 메모리에 초기화 값으로 이루어진 초기화 데이터를 기 설정된 단위로 전송함으로써 상기 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 초기화시킬 수 있다. 다른 실시예에서, 랜덤 액세스 메모리 장치(130)는 랜덤 액세스 메모리 그룹들, 메모리 컨트롤러들 및 트래픽 인터리버를 포함할 수 있다. 이 때, 랜덤 액세스 메모리 그룹들 각각은 적어도 하나 이상의 랜덤 액세스 메모리를 포함할 수 있다. 메모리 컨트롤러들 각각은 랜덤 액세스 메모리 그룹들 각각을 제어할 수 있다. 이 때, 메모리 컨트롤러들 각각은 트래픽 인터리버로부터 초기화 대상 메모리의 로컬 초기화 어드레스 범위 및 초기화 값을 나타내는 로컬 초기화 정보를 수신하고, 로컬 초기화 정보에 기초하여 초기화 대상 메모리에 초기화 값으로 이루어진 초기화 데이터를 기 설정된 단위로 전송함으로써 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 초기화시킬 수 있다. 트래픽 인터리버는 중앙 처리 장치(110(1), ..., 110(n))로부터 초기화 어드레스 범위 및 초기화 값을 나타내는 초기화 정보를 수신하고, 초기화 어드레스 범위 및 초기화 값을 나타내는 초기화 정보에 기초하여 적어도 하나 이상의 초기화 대상 메모리 및 이의 로컬 초기화 어드레스 범위를 결정하며, 상기 초기화 대상 메모리의 로컬 초기화 어드레스 범위 및 초기화 값을 나타내는 로컬 초기화 정보를 생성한 후, 초기화 대상 메모리의 로컬 초기화 어드레스 범위 및 초기화 값을 나타내는 로컬 초기화 정보를 메모리 컨트롤러들에 제공할 수 있다. 다만, 이에 대해서는 도 4 내지 도 15를 참조하여 후술하기로 한다.
일 실시예에서, 랜덤 액세스 메모리 장치(130)는 디램(dynamic random access memory; DRAM) 장치일 수 있다. 이 경우, 랜덤 액세스 메모리 장치(130)는 적어도 하나 이상의 다이내믹 랜덤 액세스 메모리(200)를 포함할 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 다이내믹 랜덤 액세스 메모리(200)는 메모리 영역(220) 및 주변 영역(240)을 포함할 수 있다. 메모리 영역(220)은 메모리 셀 어레이부(222), 센스 앰프부(224) 및 입출력 게이팅부(226)를 포함하는 메모리 영역(220)을 포함할 수 있다. 메모리 셀 어레이부(222)는 로우 디코더부(244)에서 제공되는 로우 제어 신호(CTL_R) 및 컬럼 디코더부(246)에서 제공되는 컬럼 제어 신호(CTL_C)에 기초하여 내부의 휘발성 메모리 셀들에 데이터들을 기입하거나 또는 내부의 휘발성 메모리 셀들에 저장되어 있는 데이터들을 독출할 수 있다. 센스 앰프부(224)는 외부에서 입력되는 데이터들을 메모리 셀 어레이부(222)로 인가하여 기입 동작을 수행하고, 메모리 셀 어레이부(222)에 저장되어 있는 데이터들을 센싱하여 독출 동작을 수행할 수 있다. 입출력 게이팅부(226)는 다이내믹 랜덤 액세스 메모리(200)의 기입 동작 또는 독출 동작시 외부에서 입력되는 데이터들 및 메모리 셀 어레이부(222)에 저장되어 있는 데이터들에 대하여 게이팅 동작을 수행할 수 있다. 주변 영역(240)은 컨트롤 로직부(241), 어드레스 레지스터부(242), 뱅크 컨트롤 로직부(243), 로우 디코더부(244), 컬럼 어드레스 래치부(245), 컬럼 디코더부(246) 및 데이터 입출력 버퍼부(247)를 포함할 수 있다. 컨트롤 로직부(241)는 다이내믹 랜덤 액세스 메모리(200)의 전반적인 동작을 제어할 수 있다. 예를 들어, 컨트롤 로직부(241)는 다이내믹 랜덤 액세스 메모리(200)의 기입 동작 및 독출 동작을 위하여 내부 제어 신호(ICMD)를 생성할 수 있다. 실시예에 따라, 컨트롤 로직부(241)는 외부로부터 수신되는 커맨드(CMD)를 디코딩하는 커맨드 디코더(241a) 및 다이내믹 랜덤 액세스 메모리(200)의 동작 모드를 설정하기 위한 모드 레지스터(241b)를 포함할 수 있다. 예를 들어, 커맨드 디코더(241a)는 기입 인에이블 신호(/WE), 로우 어드레스 스트로브 신호(/RAS), 컬럼 어드레스 스트로브 신호(/CAS), 칩 선택 신호(/CS) 등을 디코딩하여 커맨드(CMD)에 상응하는 내부 제어 신호(ICMD)를 생성할 수 있다. 한편, 컨트롤 로직부(241)는 동기 방식으로 다이내믹 랜덤 액세스 메모리(200)를 구동하기 위해 클록 신호(CLK) 및 클록 인에이블 신호(/CKE)를 더 수신할 수 있다.
나아가, 컨트롤 로직부(241)는 리프레쉬 커맨드(REF)에 응답하여 다이내믹 랜덤 액세스 메모리(200)의 리프레쉬 동작을 제어할 수 있다. 어드레스 레지스터부(242)는 외부로부터 뱅크 어드레스(BANK_ADDR), 로우 어드레스(ROW_ADDR) 및 컬럼 어드레스(COL_ADDR)를 포함하는 어드레스(ADDR)를 수신할 수 있다. 어드레스 레지스터부(242)는 뱅크 어드레스(BANK_ADDR)를 뱅크 컨트롤 로직부(243)에 제공하고, 로우 어드레스(ROW_ADDR)를 로우 디코더부(244)에 제공하며, 컬럼 어드레스(COL_ADDR)를 컬럼 어드레스 래치부(245)를 통해 컬럼 디코더부(246)에 제공할 수 있다. 뱅크 컨트롤 로직부(243)는 뱅크 어드레스(BANK_ADDR)에 응답하여 제 1 및 제 2 뱅크 제어 신호(BCT_R, BCT_C)를 생성할 수 있다. 예를 들어, 메모리 셀 어레이부(222)가 복수의 뱅크 어레이들을 포함하는 경우, 제 1 뱅크 제어 신호(BCT_R)에 응답하여 로우 디코더부(244) 내에 포함된 복수의 뱅크 로우 디코더들 중에서 뱅크 어드레스(BANK_ADDR)에 상응하는 뱅크 로우 디코더가 활성화되고, 제 2 뱅크 제어 신호(BCT_C)에 응답하여 컬럼 디코더부(246) 내에 포함된 복수의 뱅크 컬럼 디코더들 중에서 뱅크 어드레스(BANK_ADDR)에 상응하는 뱅크 컬럼 디코더가 활성화될 수 있다. 로우 디코더부(244)는 로우 어드레스(ROW_ADDR)를 디코딩하여 그에 상응하는 워드 라인(word-line)을 활성화시킬 수 있다. 예를 들어, 로우 디코더부(244)는 로우 어드레스(ROW_ADDR)에 상응하는 워드 라인에 워드 라인 구동 전압을 인가할 수 있다. 컬럼 어드레스 래치부(245)는 어드레스 레지스터부(242)로부터 컬럼 어드레스(COL_ADDR)를 수신하여 일시적으로 저장하고, 이를 컬럼 디코더부(246)에 제공할 수 있다. 실시예에 따라, 컬럼 어드레스 래치부(242)는 버스트 모드에서 컬럼 어드레스(COL_ADDR)를 점진적으로 증가시킬 수도 있다. 컬럼 디코더부(246)는 입출력 게이팅부(226)를 통하여 뱅크 어드레스(BANK_ADDR) 및 컬럼 어드레스(COL_ADDR)에 상응하는 센스 앰프들을 활성화시킬 수 있다. 데이터 입출력 버퍼부(247)는 입출력 데이터들에 대하여 버퍼 동작을 수행할 수 있다. 다만, 이것은 예시적인 것으로서, 다이내믹 랜덤 액세스 메모리(200)가 도 3에 도시된 구성으로 한정되는 것은 아니다.
이와 같이, 랜덤 액세스 메모리 장치(130)는 중앙 처리 장치(110(1), ..., 110(n))로부터 초기화 어드레스 범위 및 초기화 값을 나타내는 초기화 정보를 수신하고, 초기화 어드레스 범위 및 초기화 값을 나타내는 초기화 정보에 기초하여 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 결정하며, 초기화 대상 메모리에 초기화 값(예를 들어, 이진 값 0 또는 1)으로 이루어진 초기화 데이터를 기 설정된 단위로 전송함으로써 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 초기화시키고, 초기화 대상 메모리의 로컬 초기화 어드레스 범위가 초기화되면 중앙 처리 장치(110(1), ..., 110(n))에 초기화 완료 신호를 전송하는 방식으로, 초기화 대상 메모리에 대한 초기화 동작을 수행(즉, 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 초기화 값으로 기록)할 수 있다. 그 결과, 랜덤 액세스 메모리 장치(130)는 초기화 대상 메모리에 대한 초기화 동작을 수행함에 있어 버스 트래픽 및/또는 중앙 처리 장치(110(1), ..., 110(n))의 부하가 불필요하게 증가하는 것을 방지할 수 있다. 이에, 랜덤 액세스 메모리 장치(130)를 포함하는 전자 기기(100)는 랜덤 액세스 메모리 장치(130) 내에서 초기화 대상 메모리에 대한 초기화 동작이 수행되더라도, 중앙 처리 장치(110(1), ..., 110(n))와 기능 장치들(120(1), ..., 120(m))(예를 들어, 다른 중앙 처리 장치, 표시 장치, 통신 장치, 센서 장치, 스토리지 장치, 입출력 장치 등) 사이의 인터액션을 가능하게 할 수 있고, 중앙 처리 장치(110(1), ..., 110(n))와 기능 장치들(120(1), ..., 120(m))이 사용할 수 있는 버스 대역폭을 충분히 확보할 수 있다. 한편, 전자 기기(100)는 다양한 형태의 패키지들을 이용하여 구현될 수 있다. 예를 들어, 전자 기기(100)는 PoP(Package on Package), BGAs(Ball grid arrays), CSPs(Chip scale packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-Line Package), MQFP(Plastic Metric Quad Flat Pack), TQFP(Thin Quad Flat-Pack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline Package), TQFP(Thin Quad Flat-Pack), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등과 같은 패키지들로 구현될 수 있다.
도 4는 본 발명의 실시예들에 따른 랜덤 액세스 메모리 장치를 나타내는 블록도이고, 도 5는 본 발명의 실시예들에 따른 시스템 온-칩을 나타내는 블록도이며, 도 6은 도 5의 시스템 온-칩이 수행하는 초기화 대상 메모리에 대한 초기화 동작을 설명하기 위한 도면이다.
도 4 내지 도 6을 참조하면, 랜덤 액세스 메모리 장치(130)는 메모리 컨트롤러(131) 및 랜덤 액세스 메모리들(132(1), ..., 132(k))(단, k는 2이상의 정수)을 포함할 수 있다. 이 때, 메모리 컨트롤러(131)는 전자 기기의 중앙 처리 장치(110(1), ..., 110(n))와 시스템 온-칩으로 구현될 수 있다. 도 5에 도시된 바와 같이, 랜덤 액세스 메모리 장치(130)는 중앙 처리 장치(110(1), ..., 110(n))와 인터액션을 수행할 수 있다. 다만, 도 5에는 랜덤 액세스 메모리 장치(130)가 하나의 중앙 처리 장치(110(2))와 인터액션을 수행하는 것으로 도시되어 있지만, 랜덤 액세스 메모리 장치(130)와 인터액션을 수행하는 중앙 처리 장치(110(1), ..., 110(n))는 실시간으로 변경될 수 있다.
랜덤 액세스 메모리들(132(1), ..., 132(k))은 전자 기기에 필요한 데이터를 저장할 수 있다. 이 때, 전자 기기를 구동하는 소프트웨어 등에서 랜덤 액세스 메모리 장치(130)의 특정 어드레스 범위(즉, 초기화 어드레스 범위(AR))를 초기화 값(VAL)으로 초기화할 것을 요구하는 경우, 랜덤 액세스 메모리 장치(130)의 초기화 어드레스 범위(AR)에 대응되는 랜덤 액세스 메모리들(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위들(SAR(1), ..., SAR(k))이 초기화될 수 있다. 즉, 도 6에 도시된 바와 같이, 중앙 처리 장치(110(1), ..., 110(n))가 인식하는 랜덤 액세스 메모리 장치(130)의 물리적 어드레스들은 랜덤 액세스 메모리 장치(130)에 포함된 랜덤 액세스 메모리들(132(1), ..., 132(k))의 물리적 어드레스들로 분산되어 맵핑될 수 있다. 따라서, 중앙 처리 장치(110(1), ..., 110(n))가 인식하는 랜덤 액세스 메모리 장치(130)의 초기화 어드레스 범위(AR)는 랜덤 액세스 메모리 장치(130)에 포함된 랜덤 액세스 메모리들(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위들(SAR(1), ..., SAR(k))로 분산되어 맵핑될 수 있다. 그러므로, 랜덤 액세스 메모리 장치(130)의 초기화 어드레스 범위(AR)가 초기화 값(VAL)으로 초기화될 것이 요구되는 경우, 랜덤 액세스 메모리 장치(130)의 초기화 어드레스 범위(AR)에 대응되는 랜덤 액세스 메모리들(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위들(SAR(1), ..., SAR(k))이 초기화될 수 있다. 일 실시예에서, 랜덤 액세스 메모리들(132(1), ..., 132(k))은 다이내믹 랜덤 액세스 메모리들일 수 있다. 다만, 이것은 예시적인 것으로서 랜덤 액세스 메모리들(132(1), ..., 132(k))이 다이내믹 랜덤 액세스 메모리들로 한정되는 것은 아니다. 예를 들어, 랜덤 액세스 메모리들(132(1), ..., 132(k))은 스태틱 랜덤 액세스 메모리들(static random access memory; SRAM), 모바일 다이내믹 랜덤 액세스 메모리들 등일 수도 있다.
메모리 컨트롤러(131)는 중앙 처리 장치(110(1), ..., 110(n))로부터 초기화 어드레스 범위(AR) 및 초기화 값(VAL)을 나타내는 초기화 정보를 수신하고, 랜덤 액세스 메모리 장치(130)에 포함된 랜덤 액세스 메모리들(132(1), ..., 132(k)) 중에서 초기화 어드레스 범위(AR)에 대응되는 적어도 하나 이상의 초기화 대상 메모리(132(1), ..., 132(k)) 및 이의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))를 결정하며, 상기 초기화 대상 메모리(132(1), ..., 132(k))에 초기화 값(VAL)으로 이루어진 초기화 데이터(IDA)를 기 설정된 단위로 전송함으로써, 상기 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))를 초기화시킬 수 있다. 이 때, 초기화 데이터(IDA)는 이진 데이터이고, 초기화 값(VAL)은 이진 값 0 또는 1일 수 있다. 또한, 메모리 컨트롤러(131)는 초기화 대상 메모리(132(1), ..., 132(k))에 초기화 데이터(IDA)를 전송함에 있어 초기화 데이터(IDA)를 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))에 기록하기 위한 소정의 커맨드(command)를 전송할 수 있다. 일 실시예에서, 초기화 데이터(IDA)가 전송되는 기 설정된 단위는 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))보다 작게 설정될 수 있다. 이 경우, 초기화 데이터(IDA)의 1회 전송으로는 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))가 초기화 값(VAL)으로 기록될 수 없으므로, 초기화 데이터(IDA)는 초기화 대상 메모리(132(1), ..., 132(k))에 반복적으로 전송될 수 있다. 예를 들어, 기 설정된 단위는 바이트 단위, 워드 단위 등일 수 있다. 다른 실시예에서, 초기화 데이터(IDA)가 전송되는 기 설정된 단위는 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))로 설정될 수 있다. 이 경우, 초기화 데이터(IDA)의 1회 전송으로 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))가 초기화 값(VAL)으로 기록될 수 있으므로, 초기화 데이터(IDA)는 초기화 대상 메모리(132(1), ..., 132(k))에 한 번에 전송될 수 있다. 예를 들어, 기 설정된 단위는 초기화 대상 메모리(132(1), ..., 132(k))마다 고정되지 않고, 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))에 따라 변경될 수 있다.
한편, 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))가 초기화(즉, 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))가 초기화 값(VAL)으로 기록)되면, 초기화 대상 메모리(132(1), ..., 132(k))는 로컬 초기화 완료 신호를 메모리 컨트롤러(131)에 전송할 수 있다. 예를 들어, 초기화 대상 메모리(132(1))의 로컬 초기화 어드레스 범위(SAR(1))가 초기화되면, 초기화 대상 메모리(132(1))는 로컬 초기화 완료 신호를 메모리 컨트롤러(131)에 전송할 수 있고, 초기화 대상 메모리(132(2))의 로컬 초기화 어드레스 범위(SAR(2))가 초기화되면, 초기화 대상 메모리(132(2))는 로컬 초기화 완료 신호를 메모리 컨트롤러(131)에 전송할 수 있으며, 초기화 대상 메모리(132(k))의 로컬 초기화 어드레스 범위(SAR(k))가 초기화되면, 초기화 대상 메모리(132(k))는 로컬 초기화 완료 신호를 메모리 컨트롤러(131)에 전송할 수 있다. 이후, 로컬 초기화 완료 신호가 초기화 대상 메모리(132(1), ..., 132(k))로부터 모두 수신되면, 메모리 컨트롤러(131)는 중앙 처리 장치(110(1), ..., 110(n))에 초기화 완료 신호를 전송할 수 있다. 예를 들어, k개의 초기화 대상 메모리들(132(1), ..., 132(k))이 존재한다고 가정하면, 메모리 컨트롤러(131)는 k개의 초기화 대상 메모리들(132(1), ..., 132(k))로부터 로컬 초기화 완료 신호를 모두 수신한 이후 중앙 처리 장치(110(1), ..., 110(n))에 초기화 완료 신호를 전송할 수 있다. 한편, 초기화 어드레스 범위(AR) 및 초기화 값(VAL)을 나타내는 초기화 정보가 중앙 처리 장치(110(1), ..., 110(n))로부터 수신되면, 메모리 컨트롤러(131)는 외부 장치의 초기화 어드레스 범위(AR)로의 액세스 요청에 대한 처리를 보류시킬 수 있다. 예를 들어, 외부 장치는 기능 장치들 또는 랜덤 액세스 메모리 장치(130)와 인터액션을 수행하고 있지 않은 다른 중앙 처리 장치(110(1), ..., 110(n))일 수 있다. 이후, 로컬 초기화 완료 신호가 초기화 대상 메모리들(132(1), ..., 132(k))로부터 모두 수신(즉, 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))가 모두 초기화)되면, 메모리 컨트롤러(131)는 기능 장치(120(1), ..., 120(m)) 또는 랜덤 액세스 메모리 장치(130)와 인터액션을 수행하고 있지 않은 다른 중앙 처리 장치(110(1), ..., 110(n))의 초기화 어드레스 범위(AR)로의 액세스 요청에 대한 처리를 재개시킬 수 있다. 이와 같이, 랜덤 액세스 메모리 장치(130) 내에서 초기화 동작이 수행되는 동안에는 기능 장치 또는 랜덤 액세스 메모리 장치(130)와 인터액션을 수행하고 있지 않은 다른 중앙 처리 장치(110(1), ..., 110(n))의 초기화 어드레스 범위(AR)로의 액세스를 차단할 수 있다.
상술한 바와 같이, 메모리 컨트롤러(131)는 중앙 처리 장치(110(1), ..., 110(n))로부터 초기화 어드레스 범위(AR) 및 초기화 값(VAL)을 나타내는 초기화 정보를 수신하고, 상기 초기화 정보에 기초하여 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))를 결정하며, 초기화 대상 메모리(132(1), ..., 132(k))에 초기화 값(VAL)으로 이루어진 초기화 데이터(IDA)를 기 설정된 단위로 전송함으로써 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))를 초기화시키고, 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))가 초기화되면 중앙 처리 장치(110(1), ..., 110(n))에 초기화 완료 신호를 전송하는 방식으로 초기화 대상 메모리(132(1), ..., 132(k))에 대한 초기화 동작을 수행할 수 있다. 그 결과, 중앙 처리 장치(110(1), ..., 110(n)) 및 메모리 컨트롤러(131)를 포함하는 시스템 온-칩은 초기화 대상 메모리(132(1), ..., 132(k))에 대한 초기화 동작을 수행함에 있어 버스 트래픽 및/또는 중앙 처리 장치(110(1), ..., 110(n))의 부하가 불필요하게 증가하는 것을 방지할 수 있다. 다시 말하면, 메모리 컨트롤러(131)가 빈번하게 수행되고 같은 값이 반복적으로 기록되는 일반적인 작업인 초기화 동작(예를 들어, memset()과 같은 함수 등)을 주도적으로 수행하기 때문에, 중앙 처리 장치(110(1), ..., 110(n)) 및 메모리 컨트롤러(131)를 포함하는 시스템 온-칩은 버스 트래픽 및/또는 중앙 처리 장치(110(1), ..., 110(n))의 부하를 감소시킬 수 있고, 그에 따라, 랜덤 액세스 메모리 장치(130)와 인터액션을 수행하고 있지 않는 다른 중앙 처리 장치(110(1), ..., 110(n)) 또는 기능 장치들이 사용할 수 있는 버스 대역폭을 증가시킬 수 있다. 그 결과, 랜덤 액세스 메모리 장치(130)를 포함하는 전자 기기의 안정성과 성능이 향상될 수 있고 소모 전력은 크게 감소될 수 있다.
도 7은 도 5의 시스템 온-칩에 포함된 메모리 컨트롤러가 동작하는 일 예를 나타내는 순서도이고, 도 8은 도 5의 시스템 온-칩에 포함된 중앙 처리 장치가 동작하는 일 예를 나타내는 순서도이며, 도 9는 도 5의 시스템 온-칩이 초기화 대상 메모리에 대한 초기화 동작을 수행하는 일 예를 나타내는 도면이다.
도 7 내지 도 9를 참조하면, 메모리 컨트롤러(131)와 중앙 처리 장치(110(1), ..., 110(n))가 인터액션하여 초기화 대상 메모리(132(1), ..., 132(k))에 대한 초기화 동작이 수행되는 것이 도시되어 있다. 우선, 메모리 컨트롤러(131)의 동작을 살펴보면, 메모리 컨트롤러(131)는 중앙 처리 장치(110(1), ..., 110(n))로부터 초기화 어드레스 범위(AR) 및 초기화 값(VAL)을 나타내는 초기화 정보를 수신(S110)한 후, 초기화 어드레스 범위(AR) 및 초기화 값(VAL)을 나타내는 초기화 정보에 기초하여 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))를 결정(S120)(즉, DA로 표시)할 수 있다. 이후, 메모리 컨트롤러(131)는 초기화 대상 메모리(132(1), ..., 132(k))에 초기화 데이터(IDA)를 전송하여 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))를 초기화(S130)시킬 수 있다. 이 때, 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))가 모두 초기화 값(VAL)으로 기록(즉, DB, DC로 표시)되면, 초기화 대상 메모리(132(1), ..., 132(k))는 로컬 초기화 완료 신호(CS(1), ..., CS(k))를 메모리 컨트롤러(131)에 전송한다. 이 때, 로컬 초기화 완료 신호(CS(1), ..., CS(k))가 초기화 대상 메모리(132(1), ..., 132(k))로부터 모두 수신되면, 메모리 컨트롤러(131)는 중앙 처리 장치(110(1), ..., 110(n))에 초기화 완료 신호(FCS)를 전송(S140)할 수 있다. 즉, 메모리 컨트롤러(131)는, 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))가 모두 초기화 값(VAL)으로 기록되었는지 확인(즉, DD로 표시)한 이후에 중앙 처리 장치(110(1), ..., 110(n))에 초기화 완료 신호(FCS)를 전송할 수 있다. 한편, 중앙 처리 장치(110(1), ..., 110(n))의 동작을 살펴보면, 중앙 처리 장치(110(1), ..., 110(n))는 메모리 컨트롤러(131)에 초기화 어드레스 범위(AR) 및 초기화 값(VAL)을 나타내는 초기화 정보를 전송(S210)할 수 있다. 이 때, 중앙 처리 장치(110(1), ..., 110(n))는 랜덤 액세스 메모리 장치(130)의 초기화 어드레스 범위(AR)가 초기화 값(VAL)으로 기록되는 초기화 동작이 완료될 때까지 랜덤 액세스 메모리 장치(130)와 더 이상 인터액션을 수행하지 않는다. 따라서, 중앙 처리 장치(110(1), ..., 110(n))로부터 메모리 컨트롤러(131)에 초기화 어드레스 범위(AR) 및 초기화 값(VAL)을 나타내는 초기화 정보가 전송된 후, 랜덤 액세스 메모리 장치(130)의 초기화 어드레스 범위(AR)가 초기화 값(VAL)으로 기록되는 초기화 동작이 완료될 때까지, 중앙 처리 장치(110(1), ..., 110(n))와 랜덤 액세스 메모리 장치(130) 사이에는 상기 초기화 동작을 위한 버스 점유가 발생하지 않는다. 이후, 중앙 처리 장치(110(1), ..., 110(n))가 메모리 컨트롤러(131)로부터 초기화 완료 신호(FCS)를 수신(S220)하면, 중앙 처리 장치(110(1), ..., 110(n))의 내부 캐시에 저장된 데이터가 더 이상 유효하지 않기 때문에, 중앙 처리 장치(110(1), ..., 110(n))는 자신의 내부 캐시를 초기화(S230)(즉, DE로 표시)시킬 수 있다.
도 10은 본 발명의 실시예들에 따른 랜덤 액세스 메모리 장치를 나타내는 블록도이고, 도 11은 본 발명의 실시예들에 따른 시스템 온-칩을 나타내는 블록도이며, 도 12는 도 11의 시스템 온-칩이 수행하는 초기화 대상 메모리에 대한 초기화 동작을 설명하기 위한 도면이다.
도 10 내지 도 12를 참조하면, 랜덤 액세스 메모리 장치(130)는 트래픽 인터리버(133), 메모리 컨트롤러들(134(1), ..., 134(j))(단, j는 2이상의 정수) 및 랜덤 액세스 메모리들(132(1), ..., 132(k))(단, k는 2이상의 정수)을 포함할 수 있다. 이 때, 트래픽 인터리버(133) 및 메모리 컨트롤러들(134(1), ..., 134(j))는 전자 기기의 중앙 처리 장치(110(1), ..., 110(n))와 시스템 온-칩으로 구현될 수 있다. 도 11에 도시된 바와 같이, 랜덤 액세스 메모리 장치(130)는 중앙 처리 장치(110(1), ..., 110(n))와 인터액션을 수행할 수 있다. 다만, 도 11에는 랜덤 액세스 메모리 장치(130)가 하나의 중앙 처리 장치(110(2))와 인터액션을 수행하는 것으로 도시되어 있지만, 랜덤 액세스 메모리 장치(130)와 인터액션을 수행하는 중앙 처리 장치(110(1), ..., 110(n))는 실시간으로 변경될 수 있다.
랜덤 액세스 메모리들(132(1), ..., 132(k))은 전자 기기에 필요한 데이터를 저장할 수 있다. 이 때, 랜덤 액세스 메모리들(132(1), ..., 132(k))은 랜덤 액세스 메모리 그룹들을 구성될 수 있고, 랜덤 액세스 메모리 그룹들은 메모리 컨트롤러들(134(1), ..., 134(j))에 각각 연결될 수 있다. 예를 들어, 랜덤 액세스 메모리들(132(1), ..., 132(i))은 하나의 랜덤 액세스 메모리 그룹을 구성하여 메모리 컨트롤러(134(1))에 연결될 수 있고, 랜덤 액세스 메모리들(132(l), ..., 132(k))은 하나의 랜덤 액세스 메모리 그룹을 구성하여 메모리 컨트롤러(134(j))에 연결될 수 있다. 이 경우, 랜덤 액세스 메모리 장치(130)에 j개의 메모리 컨트롤러들(134(1), ..., 134(j))이 존재하므로, 이들과 연결되는 j개의 랜덤 액세스 메모리 그룹들이 존재할 수 있다. 한편, 전자 기기를 구동하는 소프트웨어 등에서 랜덤 액세스 메모리 장치(130)의 특정 어드레스 범위(즉, 초기화 어드레스 범위(AR))를 초기화 값(VAL)으로 초기화할 것을 요구하는 경우, 랜덤 액세스 메모리 장치(130)의 초기화 어드레스 범위(AR)에 대응되는 랜덤 액세스 메모리들(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위들(SAR(1), ..., SAR(k))이 초기화될 수 있다. 즉, 도 12에 도시된 바와 같이, 중앙 처리 장치(110(1), ..., 110(n))가 인식하는 랜덤 액세스 메모리 장치(130)의 물리적 어드레스들은 랜덤 액세스 메모리 장치(130)에 포함된 랜덤 액세스 메모리들(132(1), ..., 132(k))의 물리적 어드레스들로 분산되어 맵핑될 수 있다. 따라서, 중앙 처리 장치(110(1), ..., 110(n))가 인식하는 랜덤 액세스 메모리 장치(130)의 초기화 어드레스 범위(AR)는 랜덤 액세스 메모리 장치(130)에 포함된 랜덤 액세스 메모리들(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위들(SAR(1), ..., SAR(k))로 분산되어 맵핑될 수 있다. 그러므로, 랜덤 액세스 메모리 장치(130)의 초기화 어드레스 범위(AR)가 초기화 값(VAL)으로 초기화될 것이 요구되는 경우, 랜덤 액세스 메모리 장치(130)의 초기화 어드레스 범위(AR)에 대응되는 랜덤 액세스 메모리들(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위들(SAR(1), ..., SAR(k))이 초기화될 수 있다. 일 실시예에서, 랜덤 액세스 메모리들(132(1), ..., 132(k))은 다이내믹 랜덤 액세스 메모리들일 수 있다. 다만, 이것은 예시적인 것으로서 랜덤 액세스 메모리들(132(1), ..., 132(k))이 다이내믹 랜덤 액세스 메모리들로 한정되는 것은 아니다. 예를 들어, 랜덤 액세스 메모리들(132(1), ..., 132(k))은 스태틱 랜덤 액세스 메모리들, 모바일 다이내믹 랜덤 액세스 메모리들 등일 수도 있다.
메모리 컨트롤러들(134(1), ..., 134(j)) 각각은 랜덤 액세스 메모리 그룹들 각각을 제어할 수 있다. 이 때, 메모리 컨트롤러들(134(1), ..., 134(j)) 각각은 트래픽 인터리버(133)로부터 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k)) 및 초기화 값(VAL)을 나타내는 로컬 초기화 정보를 수신하고, 상기 로컬 초기화 정보에 기초하여 초기화 대상 메모리(132(1), ..., 132(k))에 초기화 값(VAL)으로 이루어진 초기화 데이터(IDA)를 기 설정된 단위로 전송함으로써 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))를 초기화시킬 수 있다. 이 때, 초기화 데이터(IDA)는 이진 데이터이고, 초기화 값(VAL)은 이진 값 0 또는 1일 수 있다. 또한, 메모리 컨트롤러들(134(1), ..., 134(j)) 각각은 초기화 대상 메모리(132(1), ..., 132(k))에 초기화 데이터(IDA)를 전송함에 있어 초기화 데이터(IDA)를 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))에 기록하기 위한 소정의 커맨드를 전송할 수 있다. 일 실시예에서, 초기화 데이터(IDA)가 전송되는 기 설정된 단위는 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))보다 작게 설정될 수 있다. 이 경우, 초기화 데이터(IDA)의 1회 전송으로는 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))가 초기화 값(VAL)으로 기록될 수 없으므로, 초기화 데이터(IDA)는 초기화 대상 메모리(132(1), ..., 132(k))에 반복적으로 전송될 수 있다. 예를 들어, 기 설정된 단위는 바이트 단위, 워드 단위 등일 수 있다. 다른 실시예에서, 초기화 데이터(IDA)가 전송되는 기 설정된 단위는 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))로 설정될 수 있다. 이 경우, 초기화 데이터(IDA)의 1회 전송으로 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))가 초기화 값(VAL)으로 기록될 수 있으므로, 초기화 데이터(IDA)는 초기화 대상 메모리(132(1), ..., 132(k))에 한 번에 전송될 수 있다. 예를 들어, 기 설정된 단위는 초기화 대상 메모리(132(1), ..., 132(k))마다 고정되지 않고, 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))에 따라 변경될 수 있다.
트래픽 인터리버(133)는 중앙 처리 장치(110(1), ..., 110(n))로부터 초기화 어드레스 범위(AR) 및 초기화 값(VAL)을 나타내는 초기화 정보를 수신하고, 초기화 어드레스 범위(AR) 및 초기화 값(VAL)을 나타내는 초기화 정보에 기초하여 적어도 하나 이상의 초기화 대상 메모리(132(1), ..., 132(k)) 및 이의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))를 결정하며, 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k)) 및 초기화 값(VAL)을 나타내는 로컬 초기화 정보를 생성한 후, 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k)) 및 초기화 값(VAL)을 나타내는 로컬 초기화 정보를 메모리 컨트롤러들(134(1), ..., 134(j))에 제공할 수 있다. 이 때, 트래픽 인터리버(133)는 메모리 컨트롤러들(134(1), ..., 134(j)) 각각이 관리하는 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k)) 별로 구분(즉, MAR(1), ..., MAR(j)로 표시)하여, 상기 로컬 초기화 정보를 메모리 컨트롤러들(134(1), ..., 134(j))에 제공할 수 있다. 한편, 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))가 초기화(즉, 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))가 초기화 값(VAL)으로 기록)되면, 초기화 대상 메모리(132(1), ..., 132(k))는 로컬 초기화 완료 신호를 메모리 컨트롤러들(134(1), ..., 134(j))을 거쳐 트래픽 인터리버(133)에 전송할 수 있다. 예를 들어, 초기화 대상 메모리(132(1))의 로컬 초기화 어드레스 범위(SAR(1))가 초기화되면, 초기화 대상 메모리(132(1))는 로컬 초기화 완료 신호를 메모리 컨트롤러(134(1))를 거쳐 트래픽 인터리버(133)에 전송할 수 있고, 초기화 대상 메모리(132(k))의 로컬 초기화 어드레스 범위(SAR(k))가 초기화되면, 초기화 대상 메모리(132(k))는 로컬 초기화 완료 신호를 메모리 컨트롤러(134(j))를 거쳐 트래픽 인터리버(133)에 전송할 수 있다. 이후, 로컬 초기화 완료 신호가 초기화 대상 메모리(132(1), ..., 132(k))로부터 메모리 컨트롤러들(134(1), ..., 134(j))을 거쳐 모두 수신되면, 트래픽 인터리버(133)는 중앙 처리 장치(110(1), ..., 110(n))에 초기화 완료 신호를 전송할 수 있다. 예를 들어, k개의 초기화 대상 메모리들(132(1), ..., 132(k))이 존재한다고 가정하면, 트래픽 인터리버(133)는 k개의 초기화 대상 메모리들(132(1), ..., 132(k))로부터 메모리 컨트롤러들(134(1), ..., 134(j))을 거쳐 로컬 초기화 완료 신호를 모두 수신한 이후 중앙 처리 장치(110(1), ..., 110(n))에 초기화 완료 신호를 전송할 수 있다. 한편, 초기화 어드레스 범위(AR) 및 초기화 값(VAL)을 나타내는 초기화 정보가 중앙 처리 장치(110(1), ..., 110(n))로부터 수신되면, 트래픽 인터리버(133)는 외부 장치의 초기화 어드레스 범위(AR)로의 액세스 요청에 대한 처리를 보류시킬 수 있다. 예를 들어, 외부 장치는 기능 장치들 또는 랜덤 액세스 메모리 장치(130)와 인터액션을 수행하고 있지 않은 다른 중앙 처리 장치(110(1), ..., 110(n))일 수 있다. 이후, 로컬 초기화 완료 신호가 초기화 대상 메모리들(132(1), ..., 132(k))로부터 메모리 컨트롤러들(134(1), ..., 134(j))을 거쳐 모두 수신(즉, 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))가 모두 초기화)되면, 트래픽 컨트롤러(133)는 랜덤 액세스 메모리 장치(130)는 기능 장치(120(1), ..., 120(m)) 또는 랜덤 액세스 메모리 장치(130)와 인터액션을 수행하고 있지 않은 다른 중앙 처리 장치(110(1), ..., 110(n))의 초기화 어드레스 범위(AR)로의 액세스 요청에 대한 처리를 재개시킬 수 있다. 이와 같이, 랜덤 액세스 메모리 장치(130) 내에서 초기화 동작이 수행되는 동안에는 기능 장치 또는 랜덤 액세스 메모리 장치(130)와 인터액션을 수행하고 있지 않은 다른 중앙 처리 장치(110(1), ..., 110(n))의 초기화 어드레스 범위(AR)로의 액세스를 차단할 수 있다.
상술한 바와 같이, 트래픽 인터리버(133)는 중앙 처리 장치(110(1), ..., 110(n))로부터 초기화 어드레스 범위(AR) 및 초기화 값(VAL)을 나타내는 초기화 정보를 수신하고, 상기 초기화 정보에 기초하여 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))를 결정하며, 초기화 대상 메모리(132(1), ..., 132(k))에 초기화 값(VAL)으로 이루어진 초기화 데이터(IDA)를 기 설정된 단위로 전송함으로써 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))를 초기화시키고, 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))가 초기화되면 중앙 처리 장치(110(1), ..., 110(n))에 초기화 완료 신호를 전송하는 방식으로 초기화 대상 메모리(132(1), ..., 132(k))에 대한 초기화 동작을 수행할 수 있다. 그 결과, 중앙 처리 장치(110(1), ..., 110(n)), 트래픽 인터리버(133) 및 메모리 컨트롤러들(134(1), ..., 134(j))를 포함하는 시스템 온-칩은 초기화 대상 메모리(132(1), ..., 132(k))에 대한 초기화 동작을 수행함에 있어 버스 트래픽 및/또는 중앙 처리 장치(110(1), ..., 110(n))의 부하가 불필요하게 증가하는 것을 방지할 수 있다. 다시 말하면, 트래픽 인터리버(133)가 빈번하게 수행되고 같은 값이 반복적으로 기록되는 일반적인 작업인 초기화 동작(예를 들어, memset()과 같은 함수 등)을 주도적으로 수행하기 때문에, 중앙 처리 장치(110(1), ..., 110(n)), 트래픽 인터리버(133) 및 메모리 컨트롤러들(134(1), ..., 134(j))을 포함하는 시스템 온-칩은 버스 트래픽 및/또는 중앙 처리 장치(110(1), ..., 110(n))의 부하를 감소시킬 수 있고, 그에 따라, 랜덤 액세스 메모리 장치(130)와 인터액션을 수행하고 있지 않는 다른 중앙 처리 장치(110(1), ..., 110(n)) 또는 기능 장치들이 사용할 수 있는 버스 대역폭을 증가시킬 수 있다. 그 결과, 랜덤 액세스 메모리 장치(130)를 포함하는 전자 기기의 안정성과 성능이 향상될 수 있고 소모 전력은 크게 감소될 수 있다.
도 13은 도 11의 시스템 온-칩에 포함된 메모리 컨트롤러가 동작하는 일 예를 나타내는 순서도이고, 도 14는 도 11의 시스템 온-칩에 포함된 중앙 처리 장치가 동작하는 일 예를 나타내는 순서도이며, 도 15는 도 11의 시스템 온-칩에 의해 초기화 대상 메모리에 대한 초기화 동작이 수행되는 일 예를 나타내는 도면이다.
도 13 내지 도 15를 참조하면, 트래픽 인터리버(133)와 중앙 처리 장치(110(1), ..., 110(n))가 인터액션하여 초기화 대상 메모리(132(1), ..., 132(k))에 대한 초기화 동작이 수행되는 것이 도시되어 있다. 우선, 트래픽 인터리버(133)의 동작을 살펴보면, 트래픽 인터리버(133)는 중앙 처리 장치(110(1), ..., 110(n))로부터 초기화 어드레스 범위(AR) 및 초기화 값(VAL)을 나타내는 초기화 정보를 수신(S310)한 후, 초기화 어드레스 범위(AR) 및 초기화 값(VAL)을 나타내는 초기화 정보에 기초하여 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))를 결정(S320)(즉, FA로 표시)할 수 있다. 이후, 트래픽 인터리버(133)는 초기화 대상 메모리(132(1), ..., 132(k))를 제어하는 메모리 컨트롤러(134(1), ..., 134(j))에 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k)) 및 초기화 값(VAL)을 나타내는 로컬 초기화 정보를 제공(S330)할 수 있다. 이 때, 트래픽 인터리버(133)는 메모리 컨트롤러들(134(1), ..., 134(j)) 각각이 관리하는 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k)) 별로 구분(즉, MAR(1), ..., MAR(j)로 표시)하여, 상기 로컬 초기화 정보를 메모리 컨트롤러들(134(1), ..., 134(j))에 제공할 수 있다. 이에, 메모리 컨트롤러(134(1), ..., 134(j))는 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k)) 및 초기화 값(VAL)을 나타내는 로컬 초기화 정보를 기초로 초기화 대상 메모리(132(1), ..., 132(k))에 초기화 데이터(IDA)를 전송하여 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))를 초기화(즉, FB, FC로 표시)시킨다. 이 때, 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))가 모두 초기화 값(VAL)으로 기록(즉, FB, FC로 표시)되면, 메모리 컨트롤러(134(1), ..., 134(j))는 로컬 초기화 완료 신호(CS(1), ..., CS(k))를 트래픽 인터리버(133)에 전송한다. 즉, 트래픽 인터리버(133)는, 메모리 컨트롤러(134(1), ..., 134(j))로부터 로컬 초기화 완료 신호(CS(1), ..., CS(k))를 수신(S340)한 후, 중앙 처리 장치(110(1), ..., 110(n))에 초기화 완료 신호(FCS)를 전송(S350)할 수 있다. 즉, 트래픽 인터리버(133)는, 초기화 대상 메모리(132(1), ..., 132(k))의 로컬 초기화 어드레스 범위(SAR(1), ..., SAR(k))가 모두 초기화 값(VAL)으로 기록되었는지 확인(즉, FD로 표시)한 이후에 중앙 처리 장치(110(1), ..., 110(n))에 초기화 완료 신호(FCS)를 전송할 수 있다. 한편, 중앙 처리 장치(110(1), ..., 110(n))의 동작을 살펴보면, 중앙 처리 장치(110(1), ..., 110(n))는 트래픽 인터리버(133)에 초기화 어드레스 범위(AR) 및 초기화 값(VAL)을 나타내는 초기화 정보를 전송(S410)할 수 있다. 이 때, 중앙 처리 장치(110(1), ..., 110(n))는 랜덤 액세스 메모리 장치(130)의 초기화 어드레스 범위(AR)가 초기화 값(VAL)으로 기록되는 초기화 동작이 완료될 때까지 랜덤 액세스 메모리 장치(130)와 더 이상 인터액션을 수행하지 않는다. 따라서, 중앙 처리 장치(110(1), ..., 110(n))로부터 트래픽 인터리버(133)에 초기화 어드레스 범위(AR) 및 초기화 값(VAL)을 나타내는 초기화 정보가 전송된 후, 랜덤 액세스 메모리 장치(130)의 초기화 어드레스 범위(AR)가 초기화 값(VAL)으로 기록되는 초기화 동작이 완료될 때까지, 중앙 처리 장치(110(1), ..., 110(n))와 랜덤 액세스 메모리 장치(130) 사이에는 상기 초기화 동작을 위한 버스 점유가 발생하지 않는다. 이후, 중앙 처리 장치(110(1), ..., 110(n))가 트래픽 인터리버(133)로부터 초기화 완료 신호(FCS)를 수신(S420)하면, 중앙 처리 장치(110(1), ..., 110(n))의 내부 캐시에 저장된 데이터가 더 이상 유효하지 않기 때문에, 중앙 처리 장치(110(1), ..., 110(n))는 자신의 내부 캐시를 초기화(S430)(즉, FE로 표시)시킬 수 있다.
도 16은 도 11의 시스템 온-칩에 의해 기능 장치의 초기화 어드레스 범위로의 액세스 요청이 처리되는 일 예를 나타내는 순서도이고, 도 17은 도 11의 시스템 온-칩에 의해 기능 장치의 초기화 어드레스 범위로의 액세스 요청이 처리되는 일 예를 나타내는 도면이다.
도 16 및 도 17을 참조하면, 랜덤 액세스 메모리 장치(130) 내에서 초기화 동작이 수행되는 동안에는 기능 장치들(120(1), ..., 120(m)) 또는 랜덤 액세스 메모리 장치(130)와 인터액션을 수행하고 있지 않은 다른 중앙 처리 장치(110(1), ..., 110(n))의 초기화 어드레스 범위(AR)로의 액세스가 차단될 수 있다. 구체적으로, 랜덤 액세스 메모리 장치(130)는 중앙 처리 장치(110(1), ..., 110(n))로부터 초기화 어드레스 범위(AR) 및 초기화 값(VAL)을 나타내는 초기화 정보를 수신(S510)하면, 외부 장치(즉, 기능 장치들(120(1), ..., 120(m)) 또는 랜덤 액세스 메모리 장치(130)와 인터액션을 수행하고 있지 않은 다른 중앙 처리 장치(110(1), ..., 110(n))의 초기화 어드레스 범위(AR)로의 액세스 요청(ACS(1), ..., ACS(4))에 대한 처리를 보류(S520)시킬 수 있다. 따라서, 도 17에 도시된 바와 같이, 랜덤 액세스 메모리 장치(130)는 외부 장치의 초기화 어드레스 범위(AR)로의 액세스 요청(ACS(1), ..., ACS(4))에 대한 처리 보류를 결정(즉, BA로 표시)한 후, 외부 장치로부터 초기화 어드레스 범위(AR)로의 액세스 요청(ACS(1), ..., ACS(4))을 수신할 뿐, 외부 장치에 액세스 요청 응답(RACS(1), ..., RACS(4))을 전송하지 않는다. 이후, 랜덤 액세스 메모리 장치(130)는 초기화 어드레스 범위(AR) 및 초기화 값(VAL)을 나타내는 초기화 정보에 기초하여 초기화 대상 메모리를 초기화(S530)한 후, 외부 장치의 초기화 어드레스 범위(AR)로의 액세스 요청(ACS(1), ..., ACS(4))에 대한 처리를 재개(S540)시킬 수 있다. 따라서, 도 17에 도시된 바와 같이, 랜덤 액세스 메모리 장치(130)는 외부 장치의 초기화 어드레스 범위(AR)로의 액세스 요청(ACS(1), ..., ACS(4))에 대한 처리 재개를 결정(즉, BB로 표시)한 후, 외부 장치에 액세스 요청 응답(RACS(1), ..., RACS(4))을 전송함으로써, 외부 장치의 초기화 어드레스 범위(AR)로의 액세스 요청(ACS(1), ..., ACS(4))을 순서대로 처리할 수 있다. 다만, 도 17에는 외부 장치로부터 초기화 어드레스 범위(AR)로의 액세스 요청(ACS(1), ..., ACS(4))이 수신된 순서로 외부 장치에 액세스 요청 응답(RACS(1), ..., RACS(4))을 전송하는 것으로 도시되어 있으나, 실시예에 따라, 외부 장치로부터 초기화 어드레스 범위(AR)로의 액세스 요청(ACS(1), ..., ACS(4))이 수신된 순서와 관계없이 외부 장치에 액세스 요청 응답(RACS(1), ..., RACS(4))을 전송할 수 있다. 한편, 초기화 대상 메모리의 초기화가 완료되는 경우 중앙 처리 장치(110(1), ..., 110(n))의 내부 캐시에 저장된 데이터는 더 이상 유효하지 않기 때문에, 랜덤 액세스 메모리 장치(130)는 중앙 처리 장치(110(1), ..., 110(n))에 초기화 완료 신호(FCS)를 전송함으로써, 중앙 처리 장치(110(1), ..., 110(n))로 하여금 자신의 내부 캐시를 초기화하도록 할 수 있다.
도 18은 본 발명의 실시예들에 따른 컴퓨팅 시스템을 나타내는 블록도이다.
도 18을 참조하면, 컴퓨팅 시스템(500)은 프로세서(510), 입출력 허브(520), 입출력 컨트롤러 허브(530), 랜덤 액세스 메모리 장치(540)들 및 그래픽 카드(550)를 포함할 수 있다. 실시예에 따라, 컴퓨팅 시스템(500)은 개인용 컴퓨터(personal computer), 서버 컴퓨터(server computer), 워크스테이션(workstation), 노트북(laptop) 등과 같은 임의의 컴퓨팅 시스템일 수 있다.
프로세서(510)는 특정 계산들 또는 태스크들을 수행할 수 있다. 예를 들어, 프로세서(510)는 마이크로프로세서 또는 중앙 처리 장치일 수 있다. 실시예에 따라, 프로세서(510)는 하나의 프로세서 코어(processor core)를 포함하거나, 복수의 프로세서 코어들을 포함할 수 있다. 예를 들어, 프로세서(510)는 듀얼 코어, 쿼드 코어, 헥사 코어 등의 멀티 코어를 포함할 수 있다. 한편, 도 18에는 하나의 프로세서(510)가 도시되어 있으나, 컴퓨팅 시스템(500)은 복수의 프로세서(510)들을 포함할 수 있다. 프로세서(510)는 내부 캐시를 포함할 수 있다. 실시예에 따라, 프로세서(510)는 외부 캐시를 더 포함할 수도 있다. 프로세서(510)는 메모리 제어 신호를 생성함으로써 랜덤 액세스 메모리 장치(540)와 인터액션을 수행할 수 있다. 랜덤 액세스 메모리 장치(540)는 적어도 하나 이상의 메모리 컨트롤러를 포함할 수 있다. 실시예에 따라, 상기 메모리 컨트롤러는 프로세서(510)에 구현될 수도 있다. 이 경우, 프로세서(510)에 포함된 메모리 컨트롤러는 집적 메모리 컨트롤러(integrated memory controller; IMC)라고 명명될 수 있다. 실시예에 따라, 상기 메모리 컨트롤러는 입출력 허브(520) 내에 위치할 수도 있다. 이 경우, 상기 메모리 컨트롤러를 포함하는 입출력 허브(520)는 메모리 컨트롤러 허브(memory controller hub; MCH)라고 명명될 수 있다. 한편, 랜덤 액세스 메모리 장치(540)는 프로세서(510)로부터 초기화 어드레스 범위 및 초기화 값을 나타내는 초기화 정보를 수신하고, 상기 초기화 정보에 기초하여 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 결정하며, 초기화 대상 메모리에 초기화 값(예를 들어, 이진 값 0 또는 1)으로 이루어진 초기화 데이터를 기 설정된 단위로 전송함으로써 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 초기화시키고, 초기화 대상 메모리의 로컬 초기화 어드레스 범위가 초기화되면 프로세서(510)에 초기화 완료 신호를 전송하는 방식으로 초기화 대상 메모리에 대한 초기화 동작을 수행할 수 있다. 그 결과, 랜덤 액세스 메모리 장치(540)는 초기화 대상 메모리에 대한 초기화 동작을 수행함에 있어 버스 트래픽 및/또는 프로세서(510)의 부하가 불필요하게 증가하는 것을 방지할 수 있다. 이에, 컴퓨팅 시스템(500)은 랜덤 액세스 메모리 장치(540) 내에서 초기화 대상 메모리에 대한 초기화 동작이 수행되더라도, 프로세서(510)와 기능 장치들 사이의 인터액션을 가능하게 하고, 프로세서(510)와 기능 장치들이 사용할 수 있는 버스 대역폭을 충분히 확보할 수 있다. 이를 위해, 랜덤 액세스 메모리 장치(540)는 상술한 동작을 주도적으로 수행하는 메모리 컨트롤러 또는 트래픽 인터리버를 포함할 수 있다. 또한, 랜덤 액세스 메모리 장치(540)의 메모리 컨트롤러 및/또는 트래픽 인터리버는 중앙 처리 장치 즉, 프로세서(510)와 시스템 온-칩으로 구현될 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
입출력 허브(520)는 그래픽 카드(550)와 같은 장치들과 프로세서(510) 사이의 데이터 전송을 관리할 수 있다. 입출력 허브(520)는 다양한 방식의 인터페이스를 통하여 프로세서(510)에 연결될 수 있다. 예를 들어, 입출력 허브(520)와 프로세서(510)는 프론트 사이드 버스(Front Side Bus; FSB), 시스템 버스(System Bus), 하이퍼트랜스포트(HyperTransport), 라이트닝 데이터 트랜스포트(Lightning Data Transport; LDT), 퀵패스 인터커넥트(QuickPath Interconnect; QPI), 공통 시스템 인터페이스(Common System Interface; CSI) 등의 다양한 표준의 인터페이스로 연결될 수 있다. 또한, 입출력 허브(520)는 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 허브(520)는 가속 그래픽 포트(Accelerated Graphics Port; AGP) 인터페이스, 주변 구성요소 인터페이스-익스프레스(Peripheral Component Interface-Express; PCIe), 통신 스트리밍 구조(Communications Streaming Architecture; CSA) 인터페이스 등을 제공할 수 있다. 도 18에는 하나의 입출력 허브(520)가 도시되어 있으나, 컴퓨팅 시스템(500)은 복수의 입출력 허브들을 포함할 수 있다. 그래픽 카드(550)는 AGP 또는 PCIe를 통하여 입출력 허브(520)와 연결될 수 있다. 그래픽 카드(550)는 영상을 표시하기 위한 디스플레이 장치(미도시)를 제어할 수 있다. 그래픽 카드(550)는 이미지 데이터 처리를 위한 내부 프로세서 등을 포함할 수 있다. 실시예에 따라, 입출력 허브(520)는 입출력 허브(520)의 외부에 위치한 그래픽 카드(550)를 대신하여 내부에 그래픽 장치를 포함할 수 있다. 입출력 허브(520)에 포함된 그래픽 장치는 집적 그래픽(integrated graphics)이라고 명명될 수 있다. 입출력 컨트롤러 허브(530)는 다양한 시스템 인터페이스들이 효율적으로 동작하도록 데이터 버퍼링 및 인터페이스 중재를 수행할 수 있다. 입출력 컨트롤러 허브(530)는 내부 버스를 통하여 입출력 허브(520)와 연결될 수 있다. 예를 들어, 입출력 허브(520)와 입출력 컨트롤러 허브(530)는 다이렉트 미디어 인터페이스(Direct Media Interface; DMI), 허브 인터페이스, 엔터프라이즈 사우스브릿지 인터페이스(Enterprise Southbridge Interface; ESI), PCIe 등을 통하여 서로 연결될 수 있다. 입출력 컨트롤러 허브(530)는 주변 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 컨트롤러 허브(530)는 범용 직렬 버스(Universal Serial Bus; USB) 포트, 직렬 ATA(Serial Advanced Technology Attachment; SATA) 포트, 범용 입출력(General Purpose Input/Output; GPIO), 로우 핀 카운트(Low Pin Count; LPC) 버스, 직렬 주변 인터페이스(Serial Peripheral Interface; SPI), PCI, PCIe 등을 제공할 수 있다.
본 발명은 다양한 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 스마트패드, 태블릿PC, 피디에이(personal digital assistants; PDA), 피엠피(portable multimedia player; PMP), 디지털 카메라, 캠코더, 컴퓨터, 노트북, 디지털 TV, MP3 플레이어, 휴대용 게임 콘솔, 네비게이션 시스템 등에 이용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 전자 기기 110: 중앙 처리 장치
120: 기능 장치 130: 랜덤 액세스 메모리 장치
131: 메모리 컨트롤러 132: 랜덤 액세스 메모리
133: 트래픽 인터리버 140: 파워 서플라이
500: 컴퓨팅 시스템 510: 프로세서
520: 입출력 허브 530: 입출력 컨트롤러 허브
540: 랜덤 메모리 장치들 550: 그래픽 카드

Claims (20)

  1. 적어도 하나 이상의 중앙 처리 장치; 및
    상기 중앙 처리 장치로부터 초기화 어드레스 범위 및 초기화 값을 나타내는 초기화 정보를 수신하고, 상기 초기화 정보에 기초하여 적어도 하나 이상의 초기화 대상 메모리 및 상기 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 결정하며, 상기 초기화 대상 메모리에 상기 초기화 값으로 이루어진 초기화 데이터를 기 설정된 단위로 전송함으로써 상기 초기화 대상 메모리의 상기 로컬 초기화 어드레스 범위를 초기화시키는 메모리 컨트롤러를 포함하는 시스템 온-칩.
  2. 제 1 항에 있어서, 상기 기 설정된 단위는 상기 로컬 초기화 어드레스 범위보다 작게 설정되고, 상기 메모리 컨트롤러는 상기 초기화 대상 메모리에 상기 초기화 데이터를 반복적으로 전송하는 시스템 온-칩.
  3. 제 1 항에 있어서, 상기 기 설정된 단위는 상기 로컬 초기화 어드레스 범위로 설정되고, 상기 메모리 컨트롤러는 상기 초기화 대상 메모리에 상기 초기화 데이터를 한 번에 전송하는 시스템 온-칩.
  4. 제 1 항에 있어서, 상기 초기화 대상 메모리의 상기 로컬 초기화 어드레스 범위가 초기화되어 로컬 초기화 완료 신호가 상기 초기화 대상 메모리로부터 모두 수신되면, 상기 메모리 컨트롤러는 상기 중앙 처리 장치에 초기화 완료 신호를 전송하는 시스템 온-칩.
  5. 제 4 항에 있어서, 상기 초기화 완료 신호가 상기 메모리 컨트롤러로부터 수신되면, 상기 중앙 처리 장치는 내부 캐시를 초기화시키는 시스템 온-칩.
  6. 제 1 항에 있어서, 상기 초기화 정보가 상기 중앙 처리 장치로부터 수신되면, 상기 메모리 컨트롤러는 외부 장치의 상기 초기화 어드레스 범위로의 액세스 요청에 대한 처리를 보류시키는 시스템 온-칩.
  7. 제 6 항에 있어서, 상기 초기화 대상 메모리의 상기 로컬 초기화 어드레스 범위가 초기화되어 로컬 초기화 완료 신호가 상기 초기화 대상 메모리로부터 모두 수신되면, 상기 메모리 컨트롤러는 상기 액세스 요청에 대한 상기 처리를 재개시키는 시스템 온-칩.
  8. 적어도 하나 이상의 중앙 처리 장치;
    상기 중앙 처리 장치로부터 초기화 어드레스 범위 및 초기화 값을 나타내는 초기화 정보를 수신하고, 상기 초기화 정보에 기초하여 적어도 하나 이상의 초기화 대상 메모리 및 상기 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 결정하며, 상기 초기화 대상 메모리의 상기 로컬 초기화 어드레스 범위 및 상기 초기화 값을 나타내는 로컬 초기화 정보를 생성하는 트래픽 인터리버; 및
    적어도 하나 이상의 랜덤 액세스 메모리를 포함하는 랜덤 액세스 메모리 그룹들 각각을 제어하되, 상기 트래픽 인터리버로부터 상기 로컬 초기화 정보를 수신하고, 상기 로컬 초기화 정보에 기초하여 상기 초기화 대상 메모리에 상기 초기화 값으로 이루어진 초기화 데이터를 기 설정된 단위로 전송함으로써 상기 초기화 대상 메모리의 상기 로컬 초기화 어드레스 범위를 초기화시키는 메모리 컨트롤러들을 포함하는 시스템 온-칩.
  9. 제 8 항에 있어서, 상기 기 설정된 단위는 상기 로컬 초기화 어드레스 범위보다 작게 설정되고, 상기 메모리 컨트롤러들은 상기 초기화 대상 메모리에 상기 초기화 데이터를 반복적으로 전송하는 시스템 온-칩.
  10. 제 8 항에 있어서, 상기 기 설정된 단위는 상기 로컬 초기화 어드레스 범위로 설정되고, 상기 메모리 컨트롤러들은 상기 초기화 대상 메모리에 상기 초기화 데이터를 한 번에 전송하는 시스템 온-칩.
  11. 제 8 항에 있어서, 상기 초기화 대상 메모리의 상기 로컬 초기화 어드레스 범위가 초기화되어 로컬 초기화 완료 신호가 상기 초기화 대상 메모리로부터 상기 메모리 컨트롤러를 거쳐 모두 수신되면, 상기 트래픽 인터리버는 상기 중앙 처리 장치에 초기화 완료 신호를 전송하는 시스템 온-칩.
  12. 제 11 항에 있어서, 상기 초기화 완료 신호가 상기 트래픽 인터리버로부터 수신되면, 상기 중앙 처리 장치는 내부 캐시를 초기화시키는 시스템 온-칩.
  13. 제 8 항에 있어서, 상기 초기화 정보가 상기 중앙 처리 장치로부터 수신되면, 상기 트래픽 인터리버는 외부 장치의 상기 초기화 어드레스 범위로의 액세스 요청에 대한 처리를 보류시키는 시스템 온-칩.
  14. 제 13 항에 있어서, 상기 초기화 대상 메모리의 상기 로컬 초기화 어드레스 범위가 초기화되어 로컬 초기화 완료 신호가 상기 초기화 대상 메모리로부터 상기 메모리 컨트롤러를 거쳐 모두 수신되면, 상기 트래픽 인터리버는 상기 액세스 요청에 대한 상기 처리를 재개시키는 시스템 온-칩.
  15. 초기화 어드레스 범위 및 초기화 값을 나타내는 초기화 정보를 수신하고, 상기 초기화 정보에 기초하여 적어도 하나 이상의 초기화 대상 메모리의 로컬 초기화 어드레스 범위를 결정하며, 상기 초기화 대상 메모리에 상기 초기화 값으로 이루어진 초기화 데이터를 기 설정된 단위로 전송함으로써 상기 초기화 대상 메모리의 상기 로컬 초기화 어드레스 범위를 초기화시키는 랜덤 액세스 메모리 장치; 및
    상기 랜덤 액세스 메모리 장치를 제어하되, 상기 랜덤 액세스 메모리 장치의 상기 초기화 어드레스 범위를 초기화시키기 위한 상기 초기화 정보를 상기 랜덤 액세스 메모리 장치에 제공하는 적어도 하나 이상의 중앙 처리 장치를 포함하는 전자 기기.
  16. 제 15 항에 있어서, 상기 기 설정된 단위는 상기 로컬 초기화 어드레스 범위보다 작게 설정되고, 상기 초기화 데이터는 상기 초기화 대상 메모리에 반복적으로 전송되는 전자 기기.
  17. 제 15 항에 있어서, 상기 기 설정된 단위는 상기 로컬 초기화 어드레스 범위로 설정되고, 상기 초기화 데이터는 상기 초기화 대상 메모리에 한 번에 전송되는 전자 기기.
  18. 제 15 항에 있어서, 상기 초기화 대상 메모리의 상기 로컬 초기화 어드레스 범위가 모두 초기화되면, 상기 랜덤 액세스 메모리 장치는 상기 중앙 처리 장치에 초기화 완료 신호를 전송하는 전자 기기.
  19. 제 18 항에 있어서, 상기 초기화 완료 신호가 상기 랜덤 액세스 메모리 장치로부터 수신되면, 상기 중앙 처리 장치는 내부 캐시를 초기화시키는 전자 기기.
  20. 제 15 항에 있어서, 상기 초기화 정보가 상기 중앙 처리 장치로부터 수신되면, 상기 랜덤 액세스 메모리 장치는 상기 중앙 처리 장치의 상기 초기화 어드레스 범위로의 액세스 요청에 대한 처리를 보류시키고, 상기 초기화 대상 메모리의 상기 로컬 초기화 어드레스 범위가 모두 초기화되면, 상기 랜덤 액세스 메모리 장치는 상기 액세스 요청에 대한 상기 처리를 재개시키는 전자 기기.
KR1020150048921A 2015-04-07 2015-04-07 시스템 온-칩 및 이를 포함하는 전자 기기 Ceased KR20160120004A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150048921A KR20160120004A (ko) 2015-04-07 2015-04-07 시스템 온-칩 및 이를 포함하는 전자 기기
US14/995,804 US10409722B2 (en) 2015-04-07 2016-01-14 System on-chip and electronic device including the same
CN201610195645.4A CN106055516B (zh) 2015-04-07 2016-03-31 片上系统和包括其的电子装置以及将存储器初始化的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150048921A KR20160120004A (ko) 2015-04-07 2015-04-07 시스템 온-칩 및 이를 포함하는 전자 기기

Publications (1)

Publication Number Publication Date
KR20160120004A true KR20160120004A (ko) 2016-10-17

Family

ID=57111379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150048921A Ceased KR20160120004A (ko) 2015-04-07 2015-04-07 시스템 온-칩 및 이를 포함하는 전자 기기

Country Status (3)

Country Link
US (1) US10409722B2 (ko)
KR (1) KR20160120004A (ko)
CN (1) CN106055516B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190133175A (ko) * 2017-03-31 2019-12-02 암, 리미티드 스토리지 디바이스의 초기화
KR20220090928A (ko) * 2020-12-23 2022-06-30 삼성전자주식회사 시스템 온 칩 테스트 방법 및 시스템 온 칩 테스트 시스템

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111209232B (zh) 2018-11-21 2022-04-22 昆仑芯(北京)科技有限公司 访问静态随机存取存储器的方法、装置、设备和存储介质
CN112069112B (zh) * 2020-09-04 2022-08-19 龙芯中科技术股份有限公司 Uart控制器配置方法和系统

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5878240A (en) * 1995-05-11 1999-03-02 Lucent Technologies, Inc. System and method for providing high speed memory access in a multiprocessor, multimemory environment
JP3821911B2 (ja) 1997-05-02 2006-09-13 富士通株式会社 メモリ初期化制御方式
JPH11259356A (ja) 1998-03-06 1999-09-24 Fujitsu Ltd メモリ初期化装置
US6154821A (en) 1998-03-10 2000-11-28 Rambus Inc. Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain
JP2001175496A (ja) 1999-12-16 2001-06-29 Nec Shizuoka Ltd メモリ制御回路
US6857041B2 (en) * 2002-03-29 2005-02-15 Intel Corporation Method and apparatus providing an interface to allow physical memory to be initialized using firmware/hardware methods
KR100585136B1 (ko) 2004-03-04 2006-05-30 삼성전자주식회사 메모리 시스템의 데이터 채널 초기화 방법
US7143220B2 (en) * 2004-03-10 2006-11-28 Intel Corporation Apparatus and method for granting concurrent ownership to support heterogeneous agents in on-chip busses having different grant-to-valid latencies
JP2006021407A (ja) * 2004-07-07 2006-01-26 Konica Minolta Business Technologies Inc 画像形成装置および画像形成装置の制御方法
US7210030B2 (en) * 2004-07-22 2007-04-24 International Business Machines Corporation Programmable memory initialization system and method
KR100564635B1 (ko) 2004-10-25 2006-03-28 삼성전자주식회사 메모리 모듈 내에서의 인터페이스 타이밍을 제어하는메모리 시스템 및 그 방법
US7464243B2 (en) 2004-12-21 2008-12-09 Cisco Technology, Inc. Method and apparatus for arbitrarily initializing a portion of memory
US7290094B2 (en) * 2005-05-17 2007-10-30 International Business Machines Corporation Processor, data processing system, and method for initializing a memory block to an initialization value without a cache first obtaining a data valid copy
WO2008016081A1 (en) * 2006-08-04 2008-02-07 Panasonic Corporation Memory controller, nonvolatile memory device, access device, and nonvolatile memory system
US7809885B2 (en) * 2006-09-29 2010-10-05 Voom Technologies, Inc. Scalable hard-drive replicator
US8271604B2 (en) * 2006-12-19 2012-09-18 International Business Machines Corporation Initializing shared memories for sharing endpoints across a plurality of root complexes
US8006032B2 (en) 2007-08-22 2011-08-23 Globalfoundries Inc. Optimal solution to control data channels
US20090089515A1 (en) * 2007-10-02 2009-04-02 Qualcomm Incorporated Memory Controller for Performing Memory Block Initialization and Copy
JP4901968B2 (ja) * 2010-03-01 2012-03-21 株式会社東芝 半導体記憶装置
EP2579159B1 (en) 2010-05-27 2015-05-06 Fujitsu Limited Memory system, memory device, and memory interface device
US8856482B2 (en) * 2011-03-11 2014-10-07 Micron Technology, Inc. Systems, devices, memory controllers, and methods for memory initialization
CN102567245B (zh) * 2011-12-27 2014-10-01 深圳国微技术有限公司 用于soc芯片系统的存储控制器及其实现方法
US9607714B2 (en) * 2012-12-26 2017-03-28 Nvidia Corporation Hardware command training for memory using write leveling mechanism
US9575884B2 (en) * 2013-05-13 2017-02-21 Qualcomm Incorporated System and method for high performance and low cost flash translation layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190133175A (ko) * 2017-03-31 2019-12-02 암, 리미티드 스토리지 디바이스의 초기화
KR20220090928A (ko) * 2020-12-23 2022-06-30 삼성전자주식회사 시스템 온 칩 테스트 방법 및 시스템 온 칩 테스트 시스템

Also Published As

Publication number Publication date
CN106055516B (zh) 2021-08-27
US10409722B2 (en) 2019-09-10
US20160299842A1 (en) 2016-10-13
CN106055516A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
US12518818B2 (en) Method of performing internal processing operation of memory device
KR102401271B1 (ko) 메모리 시스템 및 그 동작 방법
KR102238652B1 (ko) 데이터 저장 장치, 이의 작동 방법, 및 이를 포함하는 데이터 처리 시스템의 작동 방법
US9472258B2 (en) Method of operating memory device and method of operating memory system including the same
US9772803B2 (en) Semiconductor memory device and memory system
US9336851B2 (en) Memory device and method of refreshing in a memory device
JP5537533B2 (ja) ハードウェアのダイナミックなキャッシュパワー管理
US10976933B2 (en) Storage device, storage system and method of operating the same
US11631448B1 (en) Memory device performing refresh operation and method of operating the same
US20130111102A1 (en) Semiconductor memory devices
US20170194045A1 (en) Semiconductor memory devices and memory systems including the same
US20140237177A1 (en) Memory module and memory system having the same
US9064603B1 (en) Semiconductor memory device and memory system including the same
US9449673B2 (en) Memory device and memory system having the same
US10445261B2 (en) System memory having point-to-point link that transports compressed traffic
CN106055516B (zh) 片上系统和包括其的电子装置以及将存储器初始化的方法
US20160314758A1 (en) UEFI Virtual Video Controller
US20180052787A1 (en) Memory system supporting an offset command
US10853255B2 (en) Apparatus and method of optimizing memory transactions to persistent memory using an architectural data mover
US12093528B2 (en) System and method for managing data access in distributed systems
US20170075571A1 (en) Memory device and control method thereof
CN121100327A (zh) 用于存储器设备的灵活元数据区
US20140331006A1 (en) Semiconductor memory devices
US8006029B2 (en) DDR flash implementation with direct register access to legacy flash functions
US12494239B2 (en) Apparatuses and methods for providing command having on-the-fly (OTF) latency to memory

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150407

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200316

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150407

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211111

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20220210

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20211111

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I