KR20170000215A - 발광소자 및 그 제조방법 - Google Patents

발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20170000215A
KR20170000215A KR1020150089161A KR20150089161A KR20170000215A KR 20170000215 A KR20170000215 A KR 20170000215A KR 1020150089161 A KR1020150089161 A KR 1020150089161A KR 20150089161 A KR20150089161 A KR 20150089161A KR 20170000215 A KR20170000215 A KR 20170000215A
Authority
KR
South Korea
Prior art keywords
type dopant
layer
barrier layer
concentration
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020150089161A
Other languages
English (en)
Other versions
KR102340717B1 (ko
Inventor
강현오
최명재
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150089161A priority Critical patent/KR102340717B1/ko
Publication of KR20170000215A publication Critical patent/KR20170000215A/ko
Application granted granted Critical
Publication of KR102340717B1 publication Critical patent/KR102340717B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L33/06—
    • H01L33/14—
    • H01L2924/12041—

Landscapes

  • Led Devices (AREA)

Abstract

실시 예는 제1반도체층; 제1반도체층상에 배치되고 적어도 하나 이상의 우물층 및 장벽층을 포함하는 활성층; 및 활성층상에 배치되는 제2반도체층;을 포함하고, 상기 장벽층은 n형 도펀트 및 p형 도펀트를 포함하는 발광소자 및 그 제조방법을 개시한다.

Description

발광소자 및 그 제조방법{Light Emitting Device and Method for the same}
본 발명은 발광소자 및 그 제조방법에 관한 것이다.
발광소자(Light Emitting Device, LED)는 전기에너지를 빛 에너지로 변환하는 화합물 반도체 소자로서, 화합물반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
질화물반도체 발광소자는 형광등, 백열등 등 기존의 광원에 비해 저소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 갖고 있다. 따라서, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
GaN 계열의 발광소자는 InGaN 양자우물구조 내부에 울자이트(Wurzite) 구조의 대칭성과 격자 상수 부정합에 의한 스트레인(strain)에 의해 매우 강한 압전 전기장(piezoelectric field)이 존재한다. 이러한 압전 전기장에 의해 전자와 정공의 파동함수가 서로 반대 방향으로 편향되어 내부 양자 효율(IQE)이 감소하는 문제가 있다.
또한, 발광소자에 인가되는 전류 밀도가 높아질수록 내부양자효율이 감소하는 드루프 현상(Efficiency Droop)이 발생한다.
실시 예는 내부양자효율 및 드루프 현상이 개선된 발광소자를 제공한다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 일 실시 예에 따른 발광소자는, 제1반도체층; 제1반도체층상에 배치되고 적어도 하나 이상의 우물층 및 장벽층을 포함하는 활성층; 및 활성층상에 배치되는 제2반도체층;을 포함하고, 상기 장벽층은 n형 도펀트 및 p형 도펀트를 포함한다.
상기 p형 도펀트의 도핑농도는 상기 n형 도펀트의 도핑농도보다 높을 수 있다.
상기 P형 도펀트의 도핑농도와 n형 도펀트의 도핑농도는 성장방향으로 변화할 수 있다.
상기 p형 도펀트의 도핑농도는 성장방향으로 제1지점에서 제1피크를 갖고, 상기 n형 도펀트의 도핑농도는 성장방향으로 제2지점에서 제2피크를 가질 수 있다.
상기 제1피크의 도핑 농도는 상기 제2피크의 도핑 농도보다 높을 수 있다.
상기 제1피크는 성장방향으로 제2피크보다 전단에 배치될 수 있다.
상기 P형 도펀트의 도핑농도와 n형 도펀트의 도핑농도는 성장방향으로 역전 구간을 가질 수 있다.
상기 P형 도펀트의 도핑 변위는 5×1019 cm- 3이상 9×1020 cm- 3이하일 수 있다.
상기 n형 도펀트의 도핑 변위는 5×1018cm-3 이상 9×1019cm-3 이하일 수 있다.
상기 p형 도펀트는 Mg, Zn, Ca, Sr, 및 Ba으로 이루어진 그룹에서 선택된 어느 하나 이상이고, 상기 n형 도펀트는 Si, Ge, Sn, Se, 및 Te로 이루어진 그룹에서 선택된 어느 하나 이상일 수 있다.
상기 우물층과 장벽층 사이에 배치되는 확산방지층을 포함할 수 있다.
상기 확산방지층은 GaN 또는 AlGaN을 포함할 수 있다.
본 발명의 일 실시 예에 따른 발광소자 제조방법은, 제1반도체층을 형성하는 단계; 상기 제1반도체층 상에 우물층과 장벽층을 적층하여 활성층을 형성하는 단계; 및 상기 활성층상에 제2반도체층을 형성하는 단계를 포함하고, 상기 활성층을 형성하는 단계는, 상기 장벽층 형성시 p형 도펀트와 n형 도펀트를 도핑할 수 있다.
상기 활성층을 형성하는 단계에서, 상기 장벽층의 도핑 초기 단계에서는 p형 도펀트의 도핑농도가 상기 n형 도펀트의 도핑농도보다 높도록 제어할 수 있다.
상기 활성층을 형성하는 단계에서, 상기 장벽층의 도핑 종료 단계에서는 n형 도펀트의 도핑농도가 상기 p형 도펀트의 도핑농도보다 높도록 제어할 수 있다.
본 발명의 다양한 특징과 그에 따른 장점과 효과는 아래의 구체적인 실시형태를 참조하여 보다 상세하게 이해될 수 있을 것이다.
실시 예에 따르면, 내부양자효율 및 드루프 현상이 개선된 발광소자를 제조할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 발광소자의 개념도이고,
도 2는 장벽층에 p형 도펀트와 n형 도펀트가 도핑되어 에너지 밴드가 평탄해지는 과정을 설명하기 위한 도면이고,
도 3은 장벽층내의 p형 도펀트와 n형 도펀트의 농도를 보여주는 그래프이고,
도 4는 장벽층에 도펀트가 도핑되지 않는 발광소자의 에너지 밴드 다이어그램이고,
도 5는 도 4의 P1 부분 확대도이고,
도 6은 본 발명의 일 실시 예에 따른 발광소자의 에너지 밴드 다이어 그램이고,
도 7은 도 6의 P2 부분 확대도이고,
도 8은 도 4의 발광소자의 내부양자효율과 실시 예에 따른 발광소자의 내부양자효율을 측정한 그래프이고,
도 9는 장벽층에 n형 도펀트만이 도핑된 발광소자의 에너지 밴드 다이어그램이고,
도 10은 장벽층에 p형 도펀트만이 도핑된 발광소자의 에너지 밴드 다이어그램이고,
도 11은 장벽층에 n형 도펀트의 농도를 임계 범위를 초과하여 도핑한 발광소자의 에너지 밴드 다이어그램이고,
도 12는 장벽층에 n형 도펀트의 농도를 임계 범위 미만으로 도핑한 발광소자의 에너지 밴드 다이어그램이고,
도 13은 장벽층에 p형 도펀트의 농도를 임계 범위를 초과하여 도핑한 발광소자의 에너지 밴드 다이어그램이고,
도 14는 장벽층에 p형 도펀트의 농도를 임계 범위 미만으로 도핑한 발광소자의 에너지 밴드 다이어그램이고,
도 15는 본 발명의 일 실시 예에 따른 발광소자 제조방법의 흐름도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예를 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명 실시 예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 실시 예의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 실시 예의 권리 범위를 벗어나지 않으면서 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있고, 유사하게 제 1 구성 요소도 제 2 구성 요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명 실시 예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 첨부된 도면을 참조하여 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 발광소자의 개념도이다.
도 1을 참고하면, 본 발명의 실시 예에 따른 발광소자(100)는, 제1반도체층(130)과, 제1반도체층(130)상에 배치되고, 우물층(141)과 장벽층(142)을 포함하는 활성층(140)과, 활성층(140)상에 형성되는 제2반도체층(160)을 포함한다.
기판(110)은 전도성 기판 또는 절연성 기판을 포함할 수 있다. 기판(110)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼일 수 있다. 기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1반도체층(130)과 기판(110) 사이에는 버퍼층(120)이 배치될 수 있다. 버퍼층(120)은 기판(110) 상에 구비된 발광 구조물과 기판(110)의 격자 부정합을 완화할 수 있다.
버퍼층(120)은 Ⅲ족과 Ⅴ족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나를 포함할 수 있다. 버퍼층(120)에는 도펀트가 도핑될 수도 있으나, 이에 한정하지 않는다.
버퍼층(120)은 기판(110) 상에 단결정으로 성장할 수 있으며, 단결정으로 성장한 버퍼층(120)은 버퍼층(120)상에 성장하는 제1반도체층(130)의 결정성을 향상시킬 수 있다.
기판(110) 상에 구비되는 발광 구조물은 제1반도체층(130), 활성층(140), 및 제2반도체층(160)을 포함한다. 일반적으로 상기와 같은 발광 구조물은 기판(110)을 절단하여 복수 개로 분리될 수 있다.
제1반도체층(130)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체일 수 있으며, 제1반도체층(130)에 제1도펀트가 도핑될 수 있다. 제1반도체층(130)은 Inx1Aly1Ga1 -x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1반도체층(130)은 n형 반도체층일 수 있다.
활성층(140)은 제1반도체층(130)을 통해서 주입되는 전자(또는 정공)과 제2반도체층(160)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(140)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다. 본 실시 예에서 발광 파장에는 제한이 없다.
활성층(140)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(140)의 구조는 이에 한정하지 않는다.
활성층(140)은 복수 개의 우물층(141) 및 장벽층(142)이 교대로 배치되는 구조를 가질 수 있다. 우물층(141)과 장벽층(142)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가질 수 있고, 장벽층(142)의 에너지 밴드갭은 우물층(141)의 에너지 밴드갭보다 클 수 있다.
장벽층(142)은 p형 도펀트와 n형 도펀트를 포함한다. P형 도펀트는 Mg, Zn, Ca, Sr, 및 Ba으로 이루어진 그룹에서 선택된 어느 하나 이상일 수 있고, n형 도펀트는 Si, Ge, Sn, Se, 및 Te로 이루어진 그룹에서 선택된 어느 하나 이상일 수 있다. 활성층(140)이 복수 개의 우물층(141)과 장벽층(142)을 포함하는 경우 적어도 하나 이상의 장벽층(142)은 p형 도펀트와 n형 도펀트를 포함할 수 있다. 따라서, 실시 예에 따른 장벽층(142)은 P/N 접합 장벽층(P/N junction barrier)일 수 있다.
제2반도체층(160)은 활성층(140) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2반도체층(160)에 제2도펀트가 도핑될 수 있다. 제2반도체층(160)은 Inx5Aly2Ga1 -x5- y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2반도체층(160)은 p형 반도체층일 수 있다.
활성층(140)과 제2반도체층(160) 사이에는 전자 차단층(EBL, 150)이 배치될 수 있다. 전자 차단층(150)은 제1반도체층(130)에서 공급된 전자가 제2반도체층(160)으로 빠져나가는 흐름을 차단하여, 활성층(140) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다. 전자 차단층(150)의 에너지 밴드갭은 활성층(140) 및/또는 제2반도체층(160)의 에너지 밴드갭보다 클 수 있다.
전자 차단층(150)은 Inx1Aly1Ga1 -x1- y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, InGaN, InAlGaN 등에서 선택될 수 있으나 이에 한정하지 않는다.
제1전극(180)은 일부가 노출된 제1반도체층(130)상에 형성될 수 있다. 또한, 제2반도체층(160)상에는 제2전극(170)이 형성될 수 있다. 제1전극(180)과 제2전극(190)은 다양한 금속 및 투명전극이 모두 적용될 수 있다. 제1전극(170)과 제2전극(170)은 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속 중 어느 하나를 포함할 수 있다. 필요에 따라 오믹 전극층을 더 포함할 수 있다.
도 2는 장벽층에 p형 도펀트와 n형 도펀트가 도핑되어 에너지 밴드가 평탄해지는 과정을 설명하기 위한 도면이고, 도 3은 장벽층내의 p형 도펀트와 n형 도펀트의 농도를 보여주는 그래프이다.
도 2의 (a)를 참고하면, 활성층 성장시 장벽층(142)의 에너지 밴드(S)는 성장방향으로 갈수록 높아질 수 있다. 이때, 장벽층(142)에 n형 도펀트가 도핑되면 에너지 밴드의 양끝단(142a, 142b)을 상승시킬 수 있다. 또한, 도 2의 (b)를 참고하면, 장벽층(142)에 p형 도펀트가 도핑되면 장벽층(142)의 에너지 밴드를 전체적으로 높일 수 있다. 따라서, n형 도펀트와 p형 도펀트를 적절히 제어하는 경우 도 2의 (c)와 같이 장벽층(142)의 평탄도를 제어할 수 있다.
도 3을 참고하면, 우물층(141)과 장벽층(142) 사이에는 확산방지층(143)이 배치될 수 있다. 확산방지층(143)은 장벽층(142)에 도핑된 p형 도펀트 및/또는 n형 도펀트가 우물층(141)으로 확산되는 것을 방지한다. 따라서, 우물층(141)의 결정성을 향상시킬 수 있다. 확산방지층(143)은 GaN 또는 AlGaN을 포함할 수 있으나, 반드시 이에 한정하지는 않는다.
장벽층(142)의 성장시 p형 도펀트와 n형 도펀트를 동시에 도핑할 수 있다. 따라서, P형 도펀트와 n형 도펀트의 도핑 농도는 성장방향(D)으로 연속적으로 변화할 수 있다. 여기서 성장방향(D)이란 장벽층(142)의 두께 방향 또는 n 반도체층에서 p반도체층 방향일 수 있다.
이때, p형 도펀트 농도의 제1피크(K1) 전까지의 구간을 제1구간(B1)으로 정의할 수 있고, p형 도펀트 농도의 피크(K1)에서 n형 도펀트 농도의 제2피크(K2) 사이의 구간을 제2구간(B2)으로 정의할 수 있고, n형 도펀트 농도의 제2피크(K2) 이후의 구간을 제3구간(B3)으로 정의할 수 있다.
제1구간(B1)에서는 p형 도펀트의 도핑 농도가 n형 도펀트의 도핑 농도보다 높을 수 있다. 도 3에서는 p형 도펀트로 Mg를 예시하였고, n형 도펀트로 Si를 예시하였으나 이에 한정하지 않는다.
p형 도펀트의 초기 도핑 농도는 약 5×1019 cm-3일 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 p형 도펀트의 초기 도핑 농도는 5×1019 cm-3의 90%이상 110%이하 일 수 있다.
n형 도펀트의 초기 도핑 농도는 약 5×1018 cm-3일 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 n형 도펀트의 도핑 농도는 5×1018cm-3의 90%이상 110%이하 일 수 있다.
제1구간(B1)에서 p형 도펀트의 도핑 농도는 상대적으로 급격히 증가할 수 있다. 이에 비해 n형 도펀트는 상대적으로 완만한 기울기를 갖도록 도핑될 수 있다.
p형 도펀트의 도핑농도는 성장방향(D)으로 갈수록 점차 증가하여 제1지점에서 제1피크(K1)를 갖는다. n형 도펀트의 도핑농도는 제2지점에서 제2피크(K2)를 갖는다.
p형 도펀트의 제1피크(K1)는 약 9×1020cm-3으로 고농도를 가질 수 있다. p형 도펀트의 제1피크(K1)는 9×1020cm-3의 90%이상 110%이하 일 수 있다. n형 도펀트의 제2피크(K2)는 9×1019cm-3로 p형 도펀트의 피크 농도보다 작을 수 있다. n형 도펀트의 제2피크(K3)는 9×1019cm-3의 90%이상 110%이하 일 수 있다.
제1피크(K1)는 성장방향(D)으로 전방에 배치되고, 제2피크(K2)는 성장방향(D)으로 후방에 배치될 수 있다. 즉, 성장방향(D)으로 제1피크(K1)는 제1구간(B1)에 인접한 우물층(141)에 가까이 배치될 수 있다. 이러한 구성은 도 2와 같이 성장방향(D)으로 장벽층(142)의 에너지 밴드(S)가 상승하는 경우에 유리할 수 있다. 즉, p형 도펀트는 장벽층(142)의 성장 초기에 도핑되어 에너지 밴드를 상승시킴으로써 에너지 밴드의 평탄화에 기여할 수 있다. 그러나, 장벽층(142)의 에너지 밴드가 성장방향(D)으로 감소하는 구조의 경우에는 제1피크(K1)가 제1피크(K2) 보다 후방에 배치될 수 있다.
제1피크(K1)는 성장방향(D)으로 장벽층(142) 두께의 15~25% 구간에 배치되고, 제2피크(K2)는 장벽층(142) 두께의 75~85% 구간에 배치될 수 있다. 제1피크(K1) 및/또는 제2피크(K2)가 이 구간을 벗어나게 되면, 제1피크(K1)와 제2피크(K2)의 간격이 너무 멀어지거나 가까워져 충분한 평탄도를 유지하기 어려울 수 있다.
장벽층(142)의 에너지 밴드가 성장방향(D)으로 감소하는 구조의 경우에는 제2피크(K2)가 성장방향(D)으로 장벽층(142) 두께의 15~25% 구간에 배치되고, 제1피크(K1)가 장벽층(142) 두께의 75~85% 구간에 배치될 수 있다
제2구간(B2)에서 p형 도펀트의 농도는 감소하고, n형 도펀트의 농도는 증가한다. 따라서, 제2구간(B2)에서 p형 도펀트와 n형 도펀트의 도핑 농도가 역전되는 구간을 갖는다. 제2구간(B2)은 제1피크(K1)와 제2피크(k2) 사이의 구간이므로 장벽층(142)에서 도펀트의 농도가 가장 높은 구간일 수 있다.
제3구간(B3)에서 p형 도펀트의 농도와 n형 도펀트의 농도는 감소한다. 성장 종료시 p형 도펀트의 농도는 약 5×1019cm-3일 수 있고, n형 도펀트의 농도는 약 5×1018cm-3일 수 있다. 성장 종료시 p형 도펀트의 농도는 약 5×1019cm-3의 90%이상 110%이하일 수 있고, n형 도펀트의 농도는 약 5×1018cm-3의 90%이상 110%이하 일 수 있다.
따라서, 성장방향(D)으로 p형 도펀트의 도핑 농도 변위는 5×1019 cm- 3이상 9×1020 cm-3이하일 수 있고, n형 도펀트의 도핑 농도 변위는 5×1018cm-3 이상 9×1019cm- 3이하일 수 있다.
도 4는 장벽층(142)에 도펀트가 도핑되지 않는 발광소자의 에너지 밴드 다이어그램이고, 도 5는 도 4의 P1 부분 확대도이고, 도 6은 본 발명의 일 실시 예에 따른 발광소자의 에너지 밴드 다이어 그램이고, 도 7은 도 6의 P2 부분 확대도이다.
도 4와 도 5를 참고하면, 장벽층(142)에 도펀트가 도핑되지 않은 경우 성장방향(D)으로 갈수록 단일 장벽층(142)내에서 에너지 밴드는 점차 높아지고, 우물층(141)의 에너지 밴드는 낮아짐을 알 수 있다. 즉, 장벽층(142)과 우물층(141)은 좌우 비대칭 형상을 갖게 된다.
전자(electron)의 파동함수(f1)는 성장방향(D)으로 이동하고 정공(hole)의 파동함수(f2)는 성장방향(D)과 반대방향으로 이동하였음을 알 수 있다. 이는 압전 전기장(piezoelectric field)이 전자와 정공의 파동함수를 서로 반대방향으로 편향시켰기 때문이다. 압전 전기장(piezoelectric field)은 격자 상수 부정합에 의해 야기될 수 있다. 활성층 내에서 발광 재결합 효율은 두 파동함수가 중첩되는 면적에 비례하므로 파동함수의 중첩 영역이 감소하여 내부 양자 효율은 감소한다.
이에 반해, 도 6을 참고하면 실시 예에 따른 발광소자는 성장방향(D)으로 갈수록 장벽층(142)의 에너지 밴드는 상대적으로 평탄해지고, 우물층(141)의 에너지 밴드 역시 상대적으로 평탄해졌음을 알 수 있다. 이는 장벽층(142)에 p형 도펀트와 n형 도펀트가 도핑되어 에너지 밴드의 왜곡 현상이 개선되었기 때문이다.
도 7을 참고하면, 전자(electron)의 파동함수(f1)와 정공(hole)의 파동함수(f2)의 피크가 인접하게 되어 중첩면적이 커졌음을 알 수 있다. 따라서, 내부 양자 효율이 개선될 수 있다. 또한, 우물층(141)의 에너지 밴드갭(Ec와 Ev의 거리)이 상대적으로 작아지기 때문에 전자와 정공의 결합 효율을 개선할 수 있다.
도 8을 참고하면, 도펀트가 도핑되지 않은 종래 발광소자에 비해 실시 예에 따른 발광소자는 내부양자효율(IQE)이 약 4% 개선되었음을 알 수 있다. 종래 발광소자의 경우 전류 밀도가 증가할수록 효율이 급격히 감소하는데 반해, 실시 예에 따른 발광소자는 전류 밀도가 높아져도 상대적으로 감소폭이 적어 드루프 현상이 개선되었음을 알 수 있다.
도 9는 장벽층에 n형 도펀트만이 도핑된 발광소자의 에너지 밴드 다이어그램이고, 도 10은 장벽층에 p형 도펀트만이 도핑된 발광소자의 에너지 밴드 다이어그램이다.
도 9를 참고하면, 일부 구간(P3)의 장벽층(142)에 n형 도펀트를 도핑한 경우 장벽층(142)의 전도대의 에너지 밴드(Ec)가 휘어진 것을 알 수 있다. 따라서, 휘어진 양끝단에서 유효 배리어 높이(Effective Barrier Height)가 커져 정공 및/또는 전자의 주입 효율이 감소하는 문제가 있다.
도 10을 참고하면, 일부 구간(P4)의 장벽층(142)에 p형 도펀트를 도핑한 경우 전체적으로 에너지 밴드가 높아진 것을 알 수 있다. 이러한 밴드 오프셋 현상에 의해 정공의 유효 배리어 높이(Effective Barrier Height)가 낮아져 정공의 주입 효율은 개선될 수 있으나, 반대로 전자의 유효 배리어 높이가 커져 전자의 주입효율이 감소하는 문제가 있다.
도 11은 장벽층에 n형 도펀트의 농도를 임계 범위를 초과하여 도핑한 발광소자의 에너지 밴드 다이어그램이고, 도 12는 장벽층에 n형 도펀트의 농도를 임계 범위 미만으로 도핑한 발광소자의 에너지 밴드 다이어그램이다.
도 11을 참고하면, 일부 구간(P5)에서 p형 도펀트는 실시 예의 p형 도펀트 농도를 만족하도록 장벽층(142)에 도핑하고, n형 도펀트는 피크 농도가 9×1019cm-3의 110%를 초과하도록 도핑하였다. 그 결과, 장벽층(142)의 양끝단이 벤딩되었음을 알 수 있다.
도 12를 참고하면, 일부 구간(P6)에서 p형 도펀트는 실시 예의 p형 도펀트 농도를 만족하도록 도핑하고 n형 도펀트의 피크 농도가 5×1018cm-3의 90% 미만이 되도록 도핑하였다. 그 결과 전체적인 에너지 밴드가 상승하였을 뿐 에너지 밴드는 평탄해지지 않음을 알 수 있다.
도 13은 장벽층에 p형 도펀트의 농도를 임계 범위를 초과하여 도핑한 발광소자의 에너지 밴드 다이어그램이고, 도 14는 장벽층에 p형 도펀트의 농도를 임계 범위 미만으로 도핑한 발광소자의 에너지 밴드 다이어그램이다.
도 13을 참고하면, 일부 구간(P7)에서 n형 도펀트는 실시 예의 n형 도펀트 농도를 만족하도록 장벽층(142)에 도핑하고, p형 도펀트의 피크 농도가 9×1020cm-3의 110%를 초과하도록 도핑하였다. 그 결과, p형 도펀트의 농도가 높아 에너지 밴드가 전체적으로 상승하였음을 알 수 있다. 전도대 에너지 밴드(Ec)는 평탄성이 상대적으로 양호해졌으나, 가전자대 에너지 밴드(Ev)의 평탄성은 저하되었음을 알 수 있다.
도 14를 참고하면, 일부 구간(P8)에서 p형 도펀트는 실시 예의 n형 도펀트 농도를 만족하도록 도핑하고, p형 도펀트의 피크 농도가 5×1019cm-3의 90% 미만이 되도록 도핑하였다. 그 결과 전체적인 에너지 밴드는 소폭 감소하였고, 전도대 에너지 밴드(Ec)의 평탄도가 저하되었을 알 수 있다. 이는 상대적으로 n형 도펀트의 농도가 많기 때문인 것으로 판단된다.
도 15는 본 발명의 일 실시 예에 따른 발광소자 제조방법의 흐름도이다.
도 15를 참고하면, 본 발명의 일 실시 예에 따른 발광소자 제조방법은, 제1반도체층을 형성하는 단계(S10), 제1반도체층 상에 우물층과 장벽층을 적층하여 활성층을 형성하는 단계(S20), 및 활성층상에 제2반도체층을 형성하는 단계(S30)를 포함한다.
제1반도체층, 우물층 및 제2반도체층의 형성방법은 공지의 방법이 모두 적용될 수 있다. 실시 예에서는 활성층의 형성 단계 중 장벽층을 형성하는 방법을 구체적으로 설명한다.
도 2를 참고하면, 도핑 초기 단계(B1)는 p형 도펀트의 도핑농도가 n형 도펀트의 도핑농도보다 높도록 도핑한다. p형 도펀트의 초기 도핑 농도는 약 5×1019 cm-3일 수 있고, n형 도펀트의 초기 도핑 농도는 약 5×1018 cm-3일 수 있다.
도핑 중간 단계(B2)에서는 p형 도펀트의 도핑농도가 제1시점에서 제1피크(K1)를 갖도록 제어한다. n형 도펀트의 도핑농도는 제2시점에서 제2피크(K2)를 갖도록 제어한다. p형 도펀트의 제1피크(K1)는 약 9×1020cm-3으로 고농도를 가질 수 있다. n형 도펀트의 제2피크(K2)는 9×1019cm-3로 p형 도펀트의 피크 농도보다 작을 수 있다.
도핑 종료 단계(B3)는 p형 도펀트의 농도와 n형 도펀트의 농도가 감소하도록 제어한다. p형 도펀트의 농도는 제1시점 이후부터 감소하도록 제어하고, n형 도펀트의 농도는 제2시점 이후부터 감소하도록 제어할 수 있다. 따라서, 제2시점은 제1시점보다 느릴 수 있다.
성장 종료시 p형 도펀트의 농도는 약 5×1019cm-3의 90%이상 110%이하일 수 있고, n형 도펀트의 농도는 약 5×1018cm-3의 90%이상 110%이하 일 수 있다.
실시 예의 발광 소자는 도광판, 프리즘 시트, 확산 시트 등의 광학 부재를 더 포함하여 이루어져 백라이트 유닛으로 기능할 수 있다. 또한, 실시 예의 발광 소자는 표시 장치, 조명 장치, 지시 장치에 더 적용될 수 있다.
이 때, 표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출한다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치된다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치된다.
그리고, 조명 장치는 기판과 실시 예의 발광 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 더욱이 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다.
이상에서 설명한 본 발명 실시 예는 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 실시 예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명 실시 예가 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
130: 제1반도체층
140: 활성층
141: 우물층
142: 장벽층

Claims (16)

  1. 제1반도체층;
    제1반도체층상에 배치되고 적어도 하나 이상의 우물층 및 장벽층을 포함하는 활성층; 및
    활성층상에 배치되는 제2반도체층;을 포함하고,
    상기 장벽층은 n형 도펀트 및 p형 도펀트를 포함하는 발광소자.
  2. 제1항에 있어서,
    상기 p형 도펀트의 도핑농도는 상기 n형 도펀트의 도핑농도보다 높은 발광소자.
  3. 제1항에 있어서,
    상기 p형 도펀트의 도핑농도와 n형 도펀트의 도핑농도는 성장방향으로 변화하는 발광소자.
  4. 제1항에 있어서,
    상기 p형 도펀트의 도핑농도는 성장방향으로 제1지점에서 제1피크를 갖고, 상기 n형 도펀트의 도핑농도는 성장방향으로 제2지점에서 제2피크를 갖는 발광소자.
  5. 제4항에 있어서,
    상기 제1피크의 도핑 농도는 상기 제2피크의 도핑 농도보다 높은 발광소자.
  6. 제4항에 있어서,
    상기 제1피크는 성장방향으로 제2피크보다 전단에 배치되는 발광소자.
  7. 제1항에 있어서,
    상기 p형 도펀트의 도핑농도와 n형 도펀트의 도핑농도는 성장방향으로 역전 구간을 갖는 발광소자.
  8. 제1항에 있어서,
    상기 p형 도펀트의 도핑 변위는 성장 방향으로 5×1019 cm- 3이상 9×1020 cm- 3이하인 발광소자.
  9. 제1항에 있어서,
    상기 n형 도펀트의 도핑 변위는 성장방향으로 5×1018cm-3 이상 9×1019cm-3 이하인 발광소자.
  10. 제1항에 있어서,
    상기 p형 도펀트는 Mg, Zn, Ca, Sr, 및 Ba으로 이루어진 그룹에서 선택된 어느 하나 이상이고,
    상기 n형 도펀트는 Si, Ge, Sn, Se, 및 Te로 이루어진 그룹에서 선택된 어느 하나 이상인 발광소자.
  11. 제1항에 있어서,
    상기 우물층과 장벽층 사이에 배치되는 확산방지층을 포함하는 발광소자.
  12. 제11항에 있어서,
    상기 확산방지층은 GaN 또는 AlGaN을 포함하는 발광소자.
  13. 제1반도체층을 형성하는 단계;
    상기 제1반도체층 상에 우물층과 장벽층을 적층하여 활성층을 형성하는 단계; 및
    상기 활성층상에 제2반도체층을 형성하는 단계를 포함하고,
    상기 활성층을 형성하는 단계는,
    상기 장벽층 형성시 p형 도펀트와 n형 도펀트를 도포하는 발광소자 제조방법.
  14. 제13항에 있어서,
    상기 활성층을 형성하는 단계에서,
    상기 장벽층의 도핑 초기 단계에서는 p형 도펀트의 도핑농도가 상기 n형 도펀트의 도핑농도보다 높도록 제어하는 발광소자 제조방법.
  15. 제14항에 있어서,
    상기 활성층을 형성하는 단계에서,
    상기 p형 도펀트와 n형 도펀트의 농도가 점차 증가시키다가 소정 시점 이후부터 감소하도록 제어하는 발광소자 제조방법.
  16. 제15항에 있어서,
    상기 활성층을 형성하는 단계에서,
    상기 p형 도펀트의 농도는 제1시점부터 감소하도록 제어하고, 상기 n형 도펀트의 농도는 제2시점부터 감소하도록 제어하고,
    상기 제2시점은 상기 제1시점보다 느린 발광소자 제조방법.
KR1020150089161A 2015-06-23 2015-06-23 발광소자 및 그 제조방법 Expired - Fee Related KR102340717B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150089161A KR102340717B1 (ko) 2015-06-23 2015-06-23 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150089161A KR102340717B1 (ko) 2015-06-23 2015-06-23 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170000215A true KR20170000215A (ko) 2017-01-02
KR102340717B1 KR102340717B1 (ko) 2021-12-17

Family

ID=57810533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150089161A Expired - Fee Related KR102340717B1 (ko) 2015-06-23 2015-06-23 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102340717B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019132490A1 (ko) * 2017-12-27 2019-07-04 엘지이노텍 주식회사 반도체소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100066767A (ko) * 2008-12-10 2010-06-18 삼성엘이디 주식회사 질화물 반도체 소자
KR20130053169A (ko) * 2011-11-15 2013-05-23 엘지이노텍 주식회사 발광 소자
KR20130131116A (ko) * 2012-05-23 2013-12-03 엘지이노텍 주식회사 발광소자
JP2015023238A (ja) * 2013-07-23 2015-02-02 ウシオ電機株式会社 窒化物半導体発光素子及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100066767A (ko) * 2008-12-10 2010-06-18 삼성엘이디 주식회사 질화물 반도체 소자
KR20130053169A (ko) * 2011-11-15 2013-05-23 엘지이노텍 주식회사 발광 소자
KR20130131116A (ko) * 2012-05-23 2013-12-03 엘지이노텍 주식회사 발광소자
JP2015023238A (ja) * 2013-07-23 2015-02-02 ウシオ電機株式会社 窒化物半導体発光素子及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019132490A1 (ko) * 2017-12-27 2019-07-04 엘지이노텍 주식회사 반도체소자
KR20190079142A (ko) * 2017-12-27 2019-07-05 엘지이노텍 주식회사 반도체소자 및 반도체소자 패키지
US11621369B2 (en) 2017-12-27 2023-04-04 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR102340717B1 (ko) 2021-12-17

Similar Documents

Publication Publication Date Title
US7291865B2 (en) Light-emitting semiconductor device
US7977134B2 (en) Nitride-based semiconductor light emitting diode and method of manufacturing the same
KR102322841B1 (ko) 발광소자 및 이를 포함하는 발광소자 어레이
KR101007087B1 (ko) 발광소자 및 그 제조방법
KR101646664B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
US20130228747A1 (en) Nitride semiconductor light emitting device
US20130015465A1 (en) Nitride semiconductor light-emitting device
KR20130042784A (ko) 질화물 반도체 발광소자
KR20120040550A (ko) 반도체 발광소자 및 그 제조방법
KR20090027329A (ko) 수직구조 반도체 발광소자 및 그 제조 방법
KR20120111364A (ko) 발광 소자 및 발광 소자 패키지
KR20110042560A (ko) 발광소자, 발광소자 제조방법 및 발광소자 패키지
KR100982988B1 (ko) 수직구조 반도체 발광소자 및 그 제조방법
KR20130027302A (ko) 발광소자
KR101011757B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
US20090008624A1 (en) Optoelectronic device
US8203170B2 (en) Nitride semiconductor light emitting diode
KR20140013249A (ko) 자외선 발광 소자 및 발광 소자 패키지
KR20130075321A (ko) 발광소자
KR102340717B1 (ko) 발광소자 및 그 제조방법
US10290766B2 (en) Light emitting device
KR20120088986A (ko) 발광소자 및 발광소자 패키지
KR100631970B1 (ko) 플립칩용 질화물 반도체 발광소자
KR102427280B1 (ko) 발광소자 및 이를 포함하는 발광소자 어레이 모듈
KR20100133157A (ko) 반도체 발광소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20241215

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

H13 Ip right lapsed

Free format text: ST27 STATUS EVENT CODE: N-4-6-H10-H13-OTH-PC1903 (AS PROVIDED BY THE NATIONAL OFFICE); TERMINATION CATEGORY : DEFAULT_OF_REGISTRATION_FEE

Effective date: 20241215

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20241215