KR20170015209A - 영상 기반 웨이퍼 노치 위치 측정 - Google Patents

영상 기반 웨이퍼 노치 위치 측정 Download PDF

Info

Publication number
KR20170015209A
KR20170015209A KR1020160095905A KR20160095905A KR20170015209A KR 20170015209 A KR20170015209 A KR 20170015209A KR 1020160095905 A KR1020160095905 A KR 1020160095905A KR 20160095905 A KR20160095905 A KR 20160095905A KR 20170015209 A KR20170015209 A KR 20170015209A
Authority
KR
South Korea
Prior art keywords
wafer
edge position
edge
image
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020160095905A
Other languages
English (en)
Other versions
KR102662003B1 (ko
Inventor
구스타보 쥐. 프랑켄
브랜든 센
피터 사울라드
주오지 첸
리차드 케이. 라이온스
크리스찬 디피에트로
크리스토퍼 엠. 바틀레트
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/813,948 external-priority patent/US9831110B2/en
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20170015209A publication Critical patent/KR20170015209A/ko
Application granted granted Critical
Publication of KR102662003B1 publication Critical patent/KR102662003B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/50—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for positioning, orientation or alignment
    • H10P72/53—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for positioning, orientation or alignment using optical controlling means
    • H01L21/682—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8803—Visual inspection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/70—Determining position or orientation of objects or cameras
    • G06T7/73—Determining position or orientation of objects or cameras using feature-based methods
    • H01L21/67259—
    • H01L21/67703—
    • H01L21/681—
    • H01L22/12—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0466—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0606—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/30—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations
    • H10P72/32—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations between different workstations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/50—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for positioning, orientation or alignment
    • H10P72/57—Mask-wafer alignment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S901/00—Robots
    • Y10S901/02—Arm motion controller
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S901/00—Robots
    • Y10S901/46—Sensing device
    • Y10S901/47—Optical

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Analytical Chemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Quality & Reliability (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

웨이퍼 정렬 시스템은 페데스탈 상에 위치된 웨이퍼의 이미지를 캡처하는 이미지 캡처 디바이스를 포함한다. 이미지 분석 모듈은 웨이퍼의 에지 및 웨이퍼의 에지에 형성된 노치를 검출하도록 이미지를 분석하고, 노치의 위치에 기초하여 웨이퍼의 에지에 대응하는 제 1 에지 위치 및 제 2 에지 위치를 계산한다. 오프셋 계산 모듈은 제 1 에지 위치 및 제 2 에지 위치에 기초하여 웨이퍼의 각 오프셋을 계산한다. 시스템 제어 모듈은 각 오프셋에 기초하여 페데스탈로부터 프로세스 셀로 웨이퍼의 이송을 제어한다.

Description

영상 기반 웨이퍼 노치 위치 측정{VISION-BASED WAFER NOTCH POSITION MEASUREMENT}
본 개시는 기판 프로세싱 시스템들, 보다 구체적으로 기판 프로세싱 시스템에서 반도체 웨이퍼를 포지셔닝하기 위한 시스템들 및 방법들에 관한 것이다.
본 명세서에 제공된 배경기술 설명은 일반적으로 본 개시의 맥락을 제공하기 위한 것이다. 본 발명자들의 성과로서 본 배경기술 섹션에 기술되는 정도의 성과 및 출원시 종래 기술로서 인정되지 않을 수도 있는 기술의 양태들은 본 개시에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
기판 프로세싱 시스템들은 반도체 웨이퍼들과 같은 기판들의 에칭 및/또는 다른 처리를 수행하도록 사용될 수도 있다. 기판 상에서 수행될 수도 있는 예시적인 프로세싱은 이로 제한되는 것은 아니지만, PECVD (plasma enhanced chemical vapor deposition) 프로세스, CEPVD (chemically enhanced plasma vapor deposition) 프로세스, 스퍼터링 PVD (physical vapor deposition) 프로세스, 이온 주입 프로세스, 및/또는 다른 에칭 (예를 들어, 화학적 에칭, 플라즈마 에칭, 반응성 이온 에칭, 등), 증착, 및 세정 프로세스들을 포함한다. 기판은 기판 프로세싱 시스템들의 프로세싱 챔버 내의 페데스탈과 같은 웨이퍼 행렬 기판 상에 배치될 수도 있다. 단지 예를 들면, 에칭 동안, 하나 이상의 전구체들을 포함하는 가스 혼합물은 프로세싱 챔버 내로 도입되고 기판을 에칭하도록 플라즈마가 스트라이킹된다.
로드록 (예를 들어, 인바운드 로드록 또는 아웃바웃드 로드록) 또는 다른 이송 툴이 대기 분위기에서 진공 분위기로 (즉, 프로세싱 챔버의 외부로부터 프로세싱 챔버 내로) 또는 그 반대로, 반도체 웨이퍼들을 이송하도록 사용될 수도 있다. 로드록 자체가 페데스탈을 포함하는 진공 챔버를 포함할 수도 있다. 웨이퍼는 페데스탈 상에 배치된다 (그리고 페데스탈로 그리고 페데스탈로부터 이송됨). 예를 들면, 웨이퍼는 증착, 에칭, 등을 위해 페데스탈로부터 기판 프로세싱 시스템들 내 프로세싱 챔버의 도금 셀 또는 다른 프로세스 셀로 이송될 수도 있다. 페데스탈은 로드록과 프로세스 셀 사이에서 웨이퍼를 이송하도록 사용된 로봇 (예를 들어, 로봇의 엔드 이펙터) 상으로 그리고 이로부터 웨이퍼를 리프팅한다.
웨이퍼 정렬 시스템은 페데스탈 상에 위치된 웨이퍼의 이미지를 캡처하는 이미지 캡처 디바이스를 포함한다. 이미지 분석 모듈은 웨이퍼의 에지 및 웨이퍼의 에지에 형성된 노치를 검출하도록 이미지를 분석하고, 노치의 위치에 기초하여 웨이퍼의 에지에 대응하는 제 1 에지 위치 및 제 2 에지 위치를 계산한다. 오프셋 계산 모듈은 제 1 에지 위치 및 제 2 에지 위치에 기초하여 웨이퍼의 각도 오프셋 (angular offset) 을 계산한다. 시스템 제어 모듈은 각도 오프셋에 기초하여 페데스탈로부터 프로세스 셀로 웨이퍼의 이송을 제어한다.
웨이퍼 정렬 방법은, 페데스탈 상에 위치된 웨이퍼의 이미지를 캡처하는 단계, 웨이퍼의 에지 및 웨이퍼의 에지 내에 형성된 노치를 검출하도록 이미지를 분석하는 단계, 노치의 위치에 기초하여, 웨이퍼의 에지에 대응하는 제 1 에지 위치 및 제 2 에지 위치를 계산하는 단계, 제 1 에지 위치 및 제 2 에지 위치에 기초하여 웨이퍼의 각도 오프셋을 계산하는 단계, 및 각도 오프셋에 기초하여 페데스탈로부터 프로세스 셀로 웨이퍼의 이송을 제어하는 단계를 포함한다.
본 개시의 추가 적용가능 영역들은 상세한 기술, 청구항들 및 도면들로부터 명백해질 것이다. 상세한 기술 및 구체적인 예들은 단지 예시를 목적으로 의도되고, 본 개시의 범위를 제한하는 것으로 의도되지 않았다.
본 개시는 상세한 기술 및 첨부된 도면들로부터 보다 완전히 이해될 것이다.
도 1은 본 개시의 원리들에 따른 예시적인 기판 프로세싱 시스템들의 기능적 블록도이다.
도 2a는 본 개시의 원리들에 따른 기판 프로세싱 툴의 예의 기능적 블록도이다.
도 2b는 예시적인 로드록이다.
도 3a는 본 개시의 원리들에 따른 예시적인 로드록 및 카메라이다.
도 3b는 본 개시의 원리들에 따른 예시적인 로드록 및 카메라의 또 다른 도면이다.
도 3c는 본 개시의 원리들에 따라 캡처된 웨이퍼의 예시적인 이미지이다.
도 4는 본 개시의 원리들에 따른 예시적인 웨이퍼 정렬 방법의 단계들을 예시한다.
도 5는 본 개시의 원리들에 따른 예시적인 웨이퍼 정렬 시스템의 기능적 블록도이다.
도 6a는 본 개시의 원리들에 따른 테스트 웨이퍼의 예시적인 캘리브레이팅된 이미지이다.
도 6b는 본 개시의 원리들에 따라 오정렬된 웨이퍼의 예시적인 이미지이다.
도 6c는 본 개시의 원리들에 따라 캘리브레이팅된 이미지 및 오정렬된 웨이퍼의 이미지의 예시적인 비교예이다.
도면들에서, 참조 번호들은 유사하고 그리고/또는 동일한 엘리먼트들을 식별하기 위해 재사용될 수도 있다.
관련 출원들의 교차 참조
본 출원은 대리인 관리 번호가 3645-1US이고, 2015년 7월 30일 출원된 미국 특허 출원번호 제 14/813,895 호와 관련된다. 상기 참조된 출원의 전체 개시는 본 명세서에 참조로서 인용되었다.
반도체 웨이퍼 (예를 들어, 300 ㎜ 웨이퍼) 는 프로세싱 챔버 내외로 이송되도록 로드록의 페데스탈 상에 위치된다. 웨이퍼는 로봇 또는 다른 툴을 사용하여 웨이퍼의 정확한 캡처 및/또는 이송을 허용하도록 페데스탈 상에 정렬된다. 웨이퍼의 정렬은 웨이퍼의 외측 에지에 형성된 노치를 사용하여 달성된다. (예를 들어, 페데스탈을 포함하는 회전 척을 사용하여) 웨이퍼가 회전됨에 따라, 다양한 타입들의 웨이퍼 정렬기들이 페데스탈에 대한 노치의 위치를 검출하도록 사용될 수도 있다. 예를 들면, 센서는 웨이퍼가 척을 사용하여 느리게 회전하기 때문에 노치를 검출할 수도 있다. 노치 위치 및 웨이퍼 오프셋은 검출된 노치에 기초하여 계산되고 로봇으로 제공된다.
본 개시의 원리들에 따른 웨이퍼 정렬 시스템들 및 방법들은 페데스탈 상의 정지된 웨이퍼의 이미지를 캡처하도록 이미지 캡처 디바이스 (예를 들어, 카메라) 를 구현한다. 특히, 카메라는 노치를 포함하는 웨이퍼의 에지의 이미지를 캡처한다. 이미지 분석 모듈은 노치를 위치시키기 위해 캡처된 이미지 및 노치에 대한 웨이퍼의 위치들을 분석한다. 오프셋 계산 모듈은 노치의 위치 및 웨이퍼의 에지 위치들을 사용하여, 목표된 위치에 대한 웨이퍼의 각도 오프셋을 계산한다. 예를 들면, 목표된 위치는 캘리브레이팅된 기준 위치에 대응할 수도 있다.
이제 도 1을 참조하면, RF 플라즈마를 사용하여 에칭을 수행하기 위한 기판 프로세싱 시스템들 (100) 의 예가 도시된다. 기판 프로세싱 시스템들 (100) 은 기판 프로세싱 챔버 (102) 의 다른 컴포넌트들을 둘러싸고 RF 플라즈마를 담는 기판 프로세싱 챔버 (102) 를 포함한다. 기판 프로세싱 챔버 (102) 는 상부 전극 (104) 및 하부 전극 (107) 을 포함하는 페데스탈 (106) 을 포함한다. 에지 커플링 링 (103) 은 페데스탈 (106) 에 의해 지지되고, 기판 (108) 둘레에 배치된다. 하나 이상의 액추에이터들 (105) 은 에지 커플링 링 (103) 을 이동시키도록 사용될 수도 있다. 동작 동안, 기판 (108) 은 상부 전극 (104) 과 하부 전극 (107) 사이의 페데스탈 (106) 상에 배치된다.
단지 예를 들면, 상부 전극 (104) 은 프로세스 가스들을 도입하고 분배하는 샤워헤드 (109) 를 포함할 수도 있다. 샤워헤드 (109) 는 프로세싱 챔버의 상단 표면에 연결된 일 단부를 포함하는 스템부를 포함할 수도 있다. 베이스부는 일반적으로 실린더형이고 프로세싱 챔버의 상단 표면으로부터 이격된 위치에서 스템부의 반대편 단부로부터 방사상 외측으로 연장한다. 샤워헤드의 베이스부의 기판 대면 표면 또는 대면 플레이트는 복수의 홀들을 포함하고, 이를 통해 프로세스 가스 또는 퍼지 가스가 흐른다. 대안적으로, 상부 전극 (104) 은 도전 플레이트를 포함할 수도 있고 프로세스 가스들은 또 다른 방식으로 도입될 수도 있다. 하부 전극 (107) 은 비도전성 페데스탈 내에 배치될 수도 있다. 대안적으로, 페데스탈 (106) 은 하부 전극 (107) 으로서 기능하는 도전 플레이트를 포함하는 정전 척을 포함할 수도 있다.
RF 생성 시스템 (110) 은 RF 전압을 생성하고, 상부 전극 (104) 및 하부 전극 (107) 중 하나에 RF 전압을 출력한다. 상부 전극 (104) 및 하부 전극 (107) 중 다른 하나는 DC 접지될 수도 있고, 또는 AC 접지될 수도 있고, 또는 플로팅할 수도 있다. 단지 예를 들면, RF 생성 시스템 (110) 은, 상부 전극 (104) 또는 하부 전극 (107) 으로 매칭 및 분배 네트워크 (112) 에 의해 피딩되는 RF 전압을 생성하는 RF 전압 생성기를 포함할 수도 있다. 다른 예들에서, 플라즈마는 유도적으로 또는 리모트로 생성될 수도 있다.
가스 전달 시스템 (130) 은 하나 이상의 가스 소스들 (132-1, 132-2, ..., 및 132-N) (집합적으로 가스 소스들 (132)) 을 포함하고, 여기서 N은 0보다 큰 정수이다. 가스 소스들은 하나 이상의 전구체들 및 이들의 혼합물들을 공급한다. 가스 소스들은 또한 퍼지 가스를 공급할 수도 있다. 기화된 전구체가 또한 사용될 수도 있다. 가스 소스들은 (132) 은 밸브들 (134-1, 134-2, ..., 및 134-N) (집합적으로 밸브들 (134)) 및 질량 유량 제어기들 (136-1, 136-2, ..., 및 136-N) (집합적으로 질량 유량 제어기들 (136)) 에 의해 매니폴드 (140) 에 연결된다. 매니폴드 (140) 의 출력은 기판 프로세싱 챔버 (102) 로 피딩된다. 단지 예를 들면, 매니폴드 (140) 의 출력은 샤워헤드 (109) 로 피딩된다.
히터 (142) 는 페데스탈 (106) 내에 배치된 히터 코일 (미도시) 에 연결될 수도 있다. 히터 (142) 는 페데스탈 (106) 및 기판 (108) 의 온도를 제어하도록 사용될 수도 있다. 밸브 (150) 및 펌프 (152) 는 기판 프로세싱 챔버 (102) 로부터 반응물질들을 배출하도록 사용될 수도 있다. 제어기 (160) 는 기판 프로세싱 시스템들 (100) 의 컴포넌트들을 제어하도록 사용될 수도 있다. 제어기 (160) 는 또한 에지 커플링 링 (103) 의 하나 이상의 부분들의 위치를 조정하기 위해 액추에이터 (105) 를 제어하도록 사용될 수도 있다.
로봇 (170) 은 페데스탈 (106) 상으로 기판들을 전달하고 페데스탈 (106) 로부터 기판들을 제거하도록 사용될 수도 있다. 예를 들면, 본 개시의 원리들에 따라 로봇 (170) 은 페데스탈 (106) 과 로드록 (172) 사이에서 기판들을 이송할 수도 있다.
이제 도 2a를 참조하면, 비한정적인 예시적인 기판 프로세싱 툴 (200) (예를 들어, 기판 프로세싱 시스템들 (100) 내에서 구현될 때) 은 이송 핸들링 챔버 (220) 및 각각 하나 이상의 프로세싱 챔버들을 갖는 복수의 반응기들을 포함한다. 기판 (225) 은 FOUP (front opening unified pod) 과 같은 카세트 및/또는 포드 (223) 로부터 기판 프로세싱 툴 (200) 로 들어간다. 로봇 (224) 은 기판 (225) 을 핸들링하기 위한 하나 이상의 엔드 이펙터들을 포함한다. 이송 핸들링 챔버 (220) 의 압력은 대기압에 있을 수도 있다. 대안적으로, 이송 핸들링 챔버 (220) 는 (슬롯 밸브들로서 작동하는 포트들을 사용하여) 진공 압력에 있을 수도 있다.
로봇 (224) 은 카세트 및/또는 포드로부터 로드록 (230) 으로 기판들 (225) 을 이동시킨다. 예를 들면, 기판 (225) 은 포트 (232) (또는 분리 밸브) 를 통해 로드록 (230) 으로 들어가고 로드록 페데스탈 (233) 상에 배치된다. 이송 핸들링 챔버 (220) 로의 포트 (232) 는 폐쇄되고 로드록 (230) 은 이송에 적절한 압력으로 펌핑다운된다. 이어서 포트 (234) 가 개방되고 프로세싱 핸들링 챔버 (235) 내의 (또한 하나 이상의 엔드 이펙터들을 갖는) 또 다른 로봇 (236) 은 선택된 반응기들 (240-1, 240-2, 및 240-3 (집합적으로 반응기들 (240)) 에 대응하는 포트들 (237-1, 237-2, 237-3 (집합적으로 포트들 (237)) 중 하나를 통해 기판들을 배치한다. 로드록 (230) 이 복수의 페데스탈들 및 연관된 포트들을 갖는 것으로 도시되지만, 실시예들에서 로드록 (230) 은 단일 페데스탈 및 각각의 포트들만을 포함할 수도 있다. 단지 예를 들면, 또 다른 예시적인 로드록 구성이 도 2b에 도시된다.
기판 인덱싱 메커니즘 (242) 은 기판 프로세싱 챔버들에 대해 기판들을 더 위치시키도록 사용될 수도 있다. 일부 예들에서, 기판 인덱싱 메커니즘 (242) 은 스핀들 (244) 및 이송 플레이트들 (246) 을 포함한다.
일부 예들에서, 반응기들 (240) 의 프로세싱 챔버들 또는 스테이션들 중 적어도 하나는, 재료 증착 또는 에칭과 같은 반도체 프로세싱 동작들을 다른 스테이션들과 순차적으로 또는 동시에 수행할 수 있다. 일부 예들에서, 적어도 하나 이상의 스테이션들이 RF-기반 반도체 프로세싱 동작들을 수행할 수도 있다.
기판은 기판 인덱싱 메커니즘 (242) 을 사용하여 반응기 (240) 내 일 스테이션으로부터 다음 스테이션으로 이동된다. 반응기들 (240) 의 하나 이상의 스테이션들은 단지 예를 들면, RF 플라즈마 증착, 에칭, 또는 기판 프로세싱 툴 (200) 의 특정한 구현예에 따른 다른 프로세스 단계들을 수행할 수도 있다. 사용 동안, 기판들은 하나 이상의 반응기들 (240) 로 이동되고, 프로세싱되고 이어서 리턴된다. 이해될 수 있는 바와 같이, 기판 각각의 핸들링 시간을 감소시키는 것은 생산성 및 쓰루풋을 개선한다.
본 개시의 원리들에 따라 로봇들 (224 및 236) 은, 제어기 (예를 들어, 도 1에 도시된 바와 같은 제어기 (160)) 의 가이드 하에서 로드록 (230) 으로 그리고 로드록 (230) 으로부터 기판들을 이송한다. 특히, 기판 (즉, 웨이퍼) 각각은 로드록 (230) 의 페데스탈 (233) 에 대한 웨이퍼의 위치의 결정 (예를 들어, 정렬) 을 용이하게 하는 노치를 포함한다. 웨이퍼의 위치의 정확한 결정은 결국 웨이퍼의 정확한 캡처, 회수 및 이송을 용이하게 한다 (예를 들어, 로드록 (230) 으로부터 반응기들 (240) 로의 이송을 위해 로봇 (236) 에 의한 웨이퍼의 캡처).
이제 도 3a, 도 3b, 및 도 3c를 참조하면, 본 개시의 원리들에 따라 웨이퍼 (308) 의 위치를 검출하도록 예시적인 로드록 (300) 및 카메라 (304) 가 배치된다. 로드록 (300) 의 구성은 도 2b에 도시된 예시적인 로드록에 대응하지만, 로드록 (300) 은 도 2a의 로드록 (230) 과 유사한 구성 또는 임의의 다른 구성을 가질 수도 있다. 웨이퍼 (308) 는 로드록 (300) 내 페데스탈 (312) (예를 들어, 냉각 페데스탈) 상에 배치된다 (예를 들어, 로봇 또는 다른 적절한 툴에 의해 배치되는 것과 같이). 카메라 (304) 는 (예를 들어, 상향으로 향하는 카메라 (304) 의 렌즈를 사용하여) 웨이퍼 (308) 의 일부의 이미지를 캡처하도록 위치된다. 예를 들면, 카메라 (304) 는 (예를 들어, 석영 또는 다른 타입의 윈도우 (316) 를 포함하는 어퍼처를 통해) 웨이퍼 (308) 의 에지 (314) 의 이미지를 캡처한다. 웨이퍼 (308) 의 에지는, 도 3c에 도시된 바와 같은 카메라 (304) 의 시야 (328) 를 비추기 위한 (예를 들어, 웨이퍼 (308) 의 에지를 지나 그리고 카메라 (304) 를 향해 또 다른 윈도우 (324) 를 통해 하향으로 투사된 LED 또는 다른 광원 (320) 을 사용하는) 역광일 수도 있다.
도 3c에 도시된 바와 같이, 카메라 (304) 에 의해 캡처된 예시적인 이미지 (332) 는 카메라 (304) 의 시야 (328) 내 웨이퍼 (308) 의 에지 (314) 를 포함한다. 카메라 (304) (및/또는 도 1에 도시된 제어기 (160), 또는 이하에 보다 상세히 기술된 바와 같은 또 다른 디바이스 또는 모듈) 는 웨이퍼 (308) 의 에지 (314) 및 웨이퍼 (308) 의 에지 (314) 내에 형성된 노치 (336) 의 위치를 결정하기 위해 캡처된 이미지 (332) 를 분석한다. 예를 들면, 카메라 (304) 는 노치 (336) (즉, 노치 프로파일) 의 곡률을 검출함으로써 노치 (336) 를 식별하고 위치를 결정하도록 구성될 수도 있다.
카메라 (304) 의 시야 (328) 는 좌표 시스템에 대해 고정 (즉, 일정) 될 수도 있다. 예를 들면, 좌표 시스템은 시야 (328) 내 복수의 X, Y 위치들에 대응할 수도 있고, 여기서 0, 0 위치 (340) 는 시야 (328) 의 중심점에 대응한다. 카메라 (304) 는 노치 (336) 의 검출된 위치에 따라 대상 로케이터 박스 (object locator box) (344) 를 위치시킨다. 예를 들면, 대상 로케이터 박스 (344) 는 (예를 들어, 검출된 노치 프로파일에 따라) 검출된 노치 (336) 상에 중심을 둔 위치 X, Y로 래치 (latch) 되도록 캘리브레이팅될 수도 있다. 에지 로케이터 박스들 (348 및 352) 은 대상 로케이터 박스 (344) 의 X, Y 위치에 대해, 각각 X1, Y1 및 X2, Y2에 위치된다. 즉, 대상 로케이터 박스 (344) 의 X, Y 위치 및 웨이퍼 (308) 의 공지의 곡률에 기초하여 (예를 들어, 웨이퍼 (308) 의 공지의 직경에 기초하여), 위치들 X1, Y1 및 X2, Y2는 웨이퍼 (308) 의 에지 (314) 를 따라 대상 로케이터 박스 (344) 의 X, Y 위치로부터 (반대 방향으로) 고정된 거리에 위치된다. 단지 예를 들면, 에지 로케이터 박스들 (348 및 352) 은 정확도를 최대화하기 위해 여전히 시야 (328) 내에 있는 동안 가능한 한 대상 로케이터 박스 (344) 로부터 멀리 위치될 수도 있다.
예를 들면, 최적으로 (예를 들어, 목표된 공차 내) 위치된 테스트 웨이퍼를 사용하는 최초 캘리브레이션 동안, 대상 로케이터 박스 (344) 는 테스트 웨이퍼의 노치 둘레로 인출될 수도 있다. 즉, 테스트 웨이퍼는, 테스트 웨이퍼의 위치가 카메라 (304) 의 시야 (328) 의 0, 0 위치에 가능한 한 가깝게 대응하도록 위치된다. 이러한 방식으로, 캘리브레이션 동안 대상 로케이터 박스 (344) 의 X, Y 위치는 테스트 웨이퍼의 노치의 위치에 바로 대응한다. 이에 따라 대상 로케이터 박스 (344) 가 위치되어, 에지 로케이터 박스들 (348 및 352) 의 X3, Y3 및 X4, Y4 위치들은 테스트 웨이퍼의 에지를 따라 카메라 (304) 의시야 (328) 내의 X, Y 위치로부터 고정된 거리로 선택된다. 예를 들면, 테스트 웨이퍼에 대해, X3, Y3는 (X-A), (Y+B) 에 대응할 수도 있고, 한편 X4, Y4는 (X+C), (Y-D) 에 대응할 수도 있다.
웨이퍼 (308) 의 노치 (336) 에 적용된 대상 로케이터 박스 (344) 를 사용하여, 카메라 (304) 는 위치들 (X-A), (Y+B) 및 (X+C), (Y-D) 가 테스트 웨이퍼에 대해 대상 로케이터 박스 (344) 로부터의 거리와 동일한 대상 로케이터 박스 (344) 로부터의 거리들에 에지 로케이터 박스들 (348 및 352) 을 위치시킨다. 그러나, 에지 로케이터 박스들 (348 및 352) 은 웨이퍼 (308) 의 에지 (314) 를 따라 위치되도록 조정될 수도 있다. 즉, 웨이퍼 (308) 의 오정렬 (예를 들어, 측방향 오프셋 및/또는 각도 오프셋) 은 웨이퍼 (308) 의 에지 (314) 로 하여금 테스트 웨이퍼의 에지와 상이한 경로를 따르게 할 수도 있다. 따라서, 에지 로케이터 박스들 (348 및 352) 이 대상 로케이터 박스 (344) 로부터 동일한 거리에 위치되는 동안, 웨이퍼 (308) 의 실제 대응하는 X1, Y1 및 X2, Y2 위치들은 테스트 웨이퍼의 X3, Y3 및 X4, Y4 위치들에 대해 시프팅될 수도 있다.
웨이퍼 (308) 의 X1, Y1 및 X2, Y2 위치들은 X, Y 위치로부터 공지의 거리들 및 카메라 (304) 에 의해 검출된 웨이퍼 (308) 의 에지 (314) 에 기초하여 계산될 수 있다. 카메라 (304) 는 X1, Y1 및 X2, Y2 위치들을 X3, Y3 및 X4, Y4 위치들에 각각 비교하여, 테스트 웨이퍼와 비교하여 웨이퍼 (308) 의 측방향 및 각도 오프셋을 계산한다. 보정 값이 측방향 및 각도 오프셋에 기초하여 계산되고 이에 따라 웨이퍼 (308) 의 위치를 조정하도록 사용된다.
이제 도 4를 참조하면, 본 개시의 원리들에 따른 예시적인 웨이퍼 정렬 방법 (400) 이 404에서 시작된다. 방법 (400) 은 이하에 기술된 바와 같이 도 1 내지 도 3c의 다양한 컴포넌트들을 사용하여 구현되었다. 408에서, 웨이퍼는 로드록 (예를 들어, 도 3a 및 도 3b의 로드록 (300)) 상에 위치된다. 웨이퍼는 제어기 (160) 의 제어 하에 로봇 (224) 을 사용하여 로드록으로 이송될 수도 있다. 예를 들면, 웨이퍼는 상승된 (업 (up)) 위치의 냉각 페데스탈 상에 위치된다. 412에서, 제어기 또는 제어 모듈 (예를 들어, 제어기 (160)) 은 웨이퍼의 위치의 측정을 수행하도록 (예를 들어, 도 3a 및 도 3b의 카메라 (304)) 에 인스트럭션을 제공한다. 예를 들면, 제어기 (160) 는 메시지를 생성하고 메시지를 카메라 (304) 로 송신하는 시스템 소프트웨어 또는 펌웨어를 구현할 수도 있다. 단지 예를 들면, 메시지는 Ethernet 메시지에 대응할 수도 있다.
416에서, 카메라 (304) 는 상기 기술된 바와 같이 도 3c의 웨이퍼의 이미지 (예를 들어, 노치를 포함하는 웨이퍼의 에지) 를 캡처한다. 420에서, 카메라 (304) 는 대상 로케이터 박스 (344) 및 에지 로케이터 박스들 (348 및 352) 을 구현하는 것을 포함하여, 웨이퍼의 에지 및 노치를 검출하고 위치를 결정하기 위해 이미지를 프로세싱하고 분석한다. 424에서, 카메라 (304) 는 (예를 들어, 대상 로케이터 박스 (344) 및 에지 로케이터 박스들 (348 및 352) 의 위치들에 기초하여) 웨이퍼의 각도 오프셋 및/또는 측방향 오프셋을 계산한다. 428에서, 카메라 (304) 는 (예를 들어, Ethernet 메시지를 통해) 제어기 (160) 로 계산된 각도 오프셋 및/또는 측방향 오프셋을 제공한다.
카메라 (304) 에 의해 수행되는 것으로 기술되었지만, 420, 424, 및 428 중 하나 이상은 제어기 (160) 또는 또 다른 컴포넌트에 의해 수행될 수도 있다. 예를 들면, 카메라 (304) 는 이미지를 캡처할 수도 있고 그러나 나중에 분석 및 오프셋들의 계산을 위해 이미지를 제어기 (160) 로 제공할 수도 있고, 또는 카메라는 이미지를 캡처하고 분석할 수도 있고 오프셋들의 계산을 위해 대상 로케이터 박스 (344) 및 에지 로케이터 박스들 (348 및 352) 의 위치들을 제어기 (160) 로 제공할 수도 있다.
432에서, 도금 로봇 (예를 들어, 로봇 (236)) 은 로드록 (300) 으로부터 웨이퍼를 회수한다. 예를 들면, 로드록 (300) 의 냉각 페데스탈은 로봇 (236) 이 웨이퍼를 회수하기 전에 하강될 수도 있다. 436에서, 프로세스 셀 (예를 들어, 웨이퍼의 목적지 챔버의 도금 셀) 의 로딩 위치는 계산된 각도 오프셋 및/또는 측방향 오프셋에 기초하여 조정된다. 예를 들면, 제어기 (160) 는 카메라 (304) 또는 제어기 (160) 에 의해 계산된 바와 같이 예상된 각도 오프셋을 보상하기 위해 프로세스 셀의 로딩 위치를 제어한다 (예를 들어, 시스템 소프트웨어/펌웨어 구현). 440에서, 로봇 (236) 은 프로세스 셀로 웨이퍼를 이송한다. 방법 (400) 은 444에서 종료된다.
이제 도 5를 참조하면, 본 개시의 원리들에 따른 간략화된 예시적인 웨이퍼 정렬 시스템 (500) 이 도시된다. 웨이퍼 정렬 시스템은 (단지 예를 들면, 카메라 (304) 및 제어기 (160) 에 대응하는) 카메라 (504) 및 제어기 (508) 를 포함한다. 카메라 (504) 는 이미지 캡처 모듈 (512) 을 포함하고 선택가능하게 이미지 분석 모듈 (516) 및 오프셋 계산 모듈 (520) 을 포함한다. 이미지 캡처 모듈 (512) 은 도 1 내지 도 4에 기술된 바와 같이 웨이퍼 (예를 들어, 웨이퍼의 에지 및 노치) 의 이미지 캡처를 제어한다. 예를 들면, 이미지 캡처 모듈 (512) 은, 웨이퍼가 로드록 상에 위치될 때 웨이퍼의 이미지의 캡처를 개시하도록 제어기 (508) 로부터의 명령에 응답한다.
이미지 캡처 모듈 (512) 은 이미지 분석 모듈 (516) 로 캡처된 이미지를 제공한다. 도시된 바와 같이, 이미지 분석 모듈 (516) 은 카메라 (504), 제어기 (508), 또는 시스템 (500) 의 또 다른 제어기 또는 모듈 내에 위치될 수도 있다. 이미지 분석 모듈 (516) 은 웨이퍼의 에지 및 노치를 검출하고 대상 로케이터 박스 (344) 및 에지 로케이터 박스들 (348 및 352) 의 위치들을 계산하도록 이미지를 분석한다. 이미지 분석 모듈 (516) 은 계산된 위치들 및 계산된 기준 위치들 (즉, 캘리브레이팅된 위치들) 을 사용하여 각도 오프셋 (및/또는 측방향 오프셋) 을 계산하는 오프셋 계산 모듈 (520) 에 계산된 위치들을 제공한다. 도시된 바와 같이, 오프셋 계산 모듈 (520) 은 카메라 (504), 제어기 (508), 또는 시스템 (500) 의 또 다른 제어기 또는 모듈 내에 위치될 수도 있다.
계산된 오프셋 (또는 오프셋들) 은 제어기 (508) 의 시스템 제어 모듈 (524) 로 제공된다. 단일 모듈로서 도시되었지만, 시스템 제어 모듈 (524) 은, 도금 로봇들의 제어, 프로세스 셀 로딩 위치들의 제어, 등과 같은 기판 프로세싱 시스템들의 제어와 관련된 하나 이상의 모듈들을 나타낼 수도 있다. 본 예의 목적들을 위해, 시스템 제어 모듈 (524) 은 로드록으로부터 웨이퍼를 회수하도록, 계산된 오프셋에 따라 프로세스 셀의 로딩 위치 (즉, 회전 배향) 를 조정하도록, 그리고 프로세스 셀 상에 웨이퍼를 배치하기 위해 로봇을 제어하도록 도금 로봇을 제어한다. 실시예들에서, 부가적인 정렬기 또는 (예를 들어, 프론트 엔드 모듈의) 다른 컴포넌트가 웨이퍼가 로드록 내로 배치되기 전에 노치를 정렬시키도록 제어될 수도 있다.
이제 도 6a, 도 6b, 및 도 6c를 참조하면, 테스트 웨이퍼의 예시적인 캘리브레이팅된 이미지, 오정렬된 웨이퍼의 예시적인 이미지, 및 캘리브레이팅된 이미지와 오정렬된 웨이퍼의 이미지의 예시적인 비교가 각각 도시된다. 도 6a는 노치 (604) 를 갖는 테스트 웨이퍼 (600) 를 도시한다. 노치 (604) 는 (예를 들어, 캘리브레이팅된 테스트 웨이퍼에 대해, 페데스탈의 중심점에 대응할 수도 있는, 테스트 웨이퍼 (600) 의 중심점 (612) 에 대해) 축 (608) 과 정렬된다. 이미지는, 예를 들면, 실시예들에서 상기 기술된 바와 같은 X2, Y2 및 X3, Y3에 대응하는, 계산된 위치들 A 및 B (즉, 캘리브레이팅된 위치들) 를 포함한다.
반대로, 도 6b에 도시된 바와 같은 웨이퍼 (620) 의 이미지는 (예를 들어, 웨이퍼 (620) 의 중심점 (632) 에 대해) 축 (628) 과 정렬된 노치 (624) 를 갖는다. 웨이퍼 (620) 는 페데스탈 상에 적절히 정렬되지 않고, 따라서 축 (628) 은 테스트 웨이퍼 (600) 의 축 (608) 에 대해 회전된다. 이미지는, 예를 들면, 실시예들에서 상기 기술된 바와 같은 X1, Y1 및 X2, Y2에 대응하는 계산된 위치들 C 및 D를 포함한다.
도 6c는 축 (608) 과 축 (628) 사이의 각도 오프셋 a3을 예시하는 캘리브레이팅된 테스트 웨이퍼 (600) 의 이미지 위에 놓인 웨이퍼 (620) 의 이미지를 도시한다. 도 1 내지 도 5에서 상기 기술된 바와 같이 본 개시의 시스템들 및 방법들은 테스트 웨이퍼 (600) 의 캘리브레이팅된 위치들 A 및 B과 웨이퍼 (620) 의 계산된 위치들 C 및 D 사이의 비교에 기초하여 각도 오프셋 a3을 계산한다.
전술한 기술은 본질적으로 단순히 예시적이고 어떠한 방식으로도 본 개시, 이의 애플리케이션, 또는 용도를 제한하도록 의도되지 않는다. 본 개시의 광범위한 교시들은 다양한 형태들로 구현될 수 있다. 따라서, 본 개시는 특별한 예들을 포함하지만, 본 개시의 진정한 범위는 다른 수정들이 도면들, 명세서, 및 이하의 청구항들을 연구함으로써 명백해질 것이기 때문에 그렇게 제한되지 않아야 한다. 본 명세서에서 사용된 바와 같이, 구 A, B, 및 C 중 적어도 하나는 비배타적인 논리 OR를 사용하여, 논리적으로 (A 또는 B 또는 C) 를 의미하는 것으로 해석되어야 하고, "적어도 하나의 A, 적어도 하나의 B, 및 적어도 하나의 C"를 의미하도록 해석되지 않아야 한다. 방법 내에서 하나 이상의 단계들은 본 개시의 원리를 변경하지 않고 다른 순서로 (또는 동시에) 실행될 수도 있다는 것이 이해되어야 한다.
본 명세서에서, 이하의 정의들을 포함하여, 용어 '제어기'는 용어 '회로'와 교체될 수도 있다. 용어 '제어기'는 ASIC (Application Specific Integrated Circuit); 디지털, 아날로그, 또는 혼합된 아날로그/디지털 개별 회로; 디지털, 아날로그, 또는 혼합된 아날로그/디지털 집적 회로; 조합형 논리 회로; FPGA (field programmable gate array); 코드를 실행하는 (공유된, 전용, 또는 그룹) 프로세서 회로; 프로세서 회로에 의해 실행된 코드를 저장하는 (공유된, 전용, 또는 그룹) 메모리 회로; 기술된 기능을 제공하는 다른 적합한 하드웨어 컴포넌트들; 또는 시스템-온-칩과 같은, 상기한 것들의 일부 또는 전부의 조합을 지칭할 수도 있고, 이의 일부일 수도 있고, 또는 이를 포함할 수도 있다.
제어기는 하나 이상의 인터페이스 회로들을 포함할 수도 있다. 일부 예들에서, 인터페이스 회로들은 LAN (local area network), 인터넷, WAN (wide area network), 또는 이들의 조합들에 접속된 유선 인터페이스 또는 무선 인터페이스를 포함할 수도 있다. 본 개시의 임의의 주어진 제어기의 기능은 인터페이스 회로들을 통해 접속된 복수의 제어기들 중에 분배될 수도 있다. 예를 들어, 복수의 제어기들은 로드 밸런싱을 허용할 수도 있다. 추가의 예에서, 서버 (또한 원격 또는 클라우드로 공지됨) 제어기는 클라이언트 제어기를 대신하여, 일부 기능을 달성할 수도 있다.
상기에 사용된 바와 같이, 용어 코드는 소프트웨어, 펌웨어, 및/또는 마이크로코드를 포함할 수도 있고, 프로그램들, 루틴들, 함수들, 클래스들, 데이터 구조체들, 및/또는 객체들을 지칭할 수도 있다. 용어 공유된 프로세서 회로는 복수의 제어기들로부터의 일부 또는 모든 코드를 실행하는 단일 프로세서 회로를 포괄한다. 용어 그룹 프로세서 회로는 추가적인 프로세서 회로들과 조합하여, 하나 이상의 제어기들로부터의 일부 또는 모든 코드를 실행하는 프로세서 회로를 포괄한다. 복수의 프로세서 회로들에 대한 참조들은 개별 다이 상의 복수의 프로세서 회로들, 단일 다이 상의 복수의 프로세서 회로들, 단일 프로세서 회로의 복수의 코어들, 단일 프로세서 회로의 복수의 쓰레드들, 또는 상기한 것들의 조합을 포괄한다. 용어 공유된 메모리 회로는 복수의 제어기들로부터의 일부 또는 모든 코드를 저장하는 단일 메모리 회로를 포괄한다. 용어 그룹 메모리 회로는 추가적인 메모리들과 조합하여, 하나 이상의 제어기들로부터의 일부 또는 모든 코드를 저장하는 메모리 회로를 포괄한다.
용어 메모리는 용어 컴퓨터 판독가능 매체의 서브세트이다. 본 명세서에서 사용된 바와 같이, 용어 컴퓨터 판독가능 매체는 매체를 통해 (예를 들어, 반송파 상에서) 전파되는 일시적인 전자 신호 및 전자기 신호는 포괄하지 않는다; 따라서 용어 컴퓨터 판독가능 매체는 유형이고 비일시적인 것으로 간주될 수도 있다. 비일시적인, 유형의 컴퓨터 판독가능 매체의 비제한적인 예들은 (플래시 메모리 회로, EPROM (erasable programmable read-only memory) 회로 또는 마스크 ROM 회로와 같은) 비휘발성 메모리 회로들, (SRAM (static random access memory) 회로 또는 DRAM (dynamic random access memory) 회로와 같은) 휘발성 메모리, (아날로그 자기 테이프 또는 디지털 자기 테이프 또는 하드 디스크 드라이브와 같은) 자기 저장 매체 및 (CD, DVD, 또는 Blu-ray Disc와 같은) 광학 저장 매체이다.
본 명세서에 기술된 장치들 및 방법들은 컴퓨터 프로그램들로 구체화된 하나 이상의 특정한 기능들을 실행하도록 범용 컴퓨터를 구성함으로써 생성된 특수 목적 컴퓨터에 의해 부분적으로 또는 완전히 구현될 수도 있다. 상기 기술된 기능 블록들 및 플로우 차트 엘리먼트들은, 숙련된 기술자 또는 프로그래머의 일상적인 작업에 의해 컴퓨터 프로그램들로 변환될 수 있는 소프트웨어 명세들로서 기능한다.
컴퓨터 프로그램들은 적어도 하나의 비일시적인, 유형의 컴퓨터 판독가능 매체 상에 저장된, 프로세서 실행가능 인스트럭션들을 포함한다. 컴퓨터 프로그램들은 또한 저장된 데이터를 포함하거나 저장된 데이터에 의존할 수도 있다. 컴퓨터 프로그램들은 특수 목적 컴퓨터의 하드웨어와 상호작용하는 BIOS (basic input/output system), 특수 목적 컴퓨터의 특정한 디바이스들과 상호작용하는 디바이스 드라이버들, 하나 이상의 운영 체제들, 사용자 애플리케이션들, 백그라운드 서비스들, 백그라운드 애플리케이션들, 등을 포괄할 수도 있다.
컴퓨터 프로그램들은: (i) HTML (hypertext markup language) 또는 XML (extensible markup language) 과 같은 파싱될 기술형 텍스트; (ii) 어셈블리 코드; (iii) 컴파일러에 의해 소스 코드로부터 생성된 객체 코드; (iv) 인터프리터에 의해 실행하기 위한 소스 코드; (v) JIT 컴파일러 (just-in-time compiler) 에 의한 컴파일 및 실행을 위한 소스 코드, 등을 포함할 수도 있다. 단지 예로서, 소스 코드는 C, C++, C#, Objective-C, Haskell, Go, SQL, Lisp, Java®, Fortran, Perl, Pascal, Curl, OCaml, Javascript®, HTML5, Ada, ASP (active server pages), PHP, Scala, Eiffel, Smalltalk, Erlang, Ruby, Flash®, Visual Basic®, Lua, 또는 Python®을 포함하는 언어들로부터의 신택스를 사용하여 작성될 수도 있다.
청구항들에 언급된 어떠한 엘리먼트도, 엘리먼트가 "을 위한 수단"이라는 구 또는 방법 청구항의 경우에, "을 위한 동작" 또는 "을 위한 단계"라는 구를 사용하여 명시적으로 언급되지 않는 한, 35 U.S.C. §112(f)의 의미 내에서 기능식 (means-plus-function) 엘리먼트로서 의도되지 않는다.
일부 구현예들에서, 제어기는 상술한 예들의 일부일 수도 있는 시스템의 일부일 수 있다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치에 통합될 수도 있다. 전자장치들은 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부품들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴들 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그램될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSP), ASIC (application specific integrated circuit) 으로서 규정되는 칩들 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 산화물들, 실리콘, 이산화 실리콘, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어에 의해서 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해서 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안에 수행될 프로세스 단계들 각각에 대한 파라미터들을 특정한, 데이터의 형태의 인스트럭션들을 수신한다. 이 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성된 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서, 상술한 바와 같이, 제어기는 예를 들어 서로 네트워킹되어서 함께 공통 목적을 위해서, 예를 들어 본 명세서에 기술된 프로세스들 및 제어들을 위해서 협력하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는, (예를 들어, 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 수 있다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (physical vapor deposition) 챔버 또는 모듈, CVD (chemical vapor deposition) 챔버 또는 모듈, ALD (atomic layer deposition) 챔버 또는 모듈, ALE (atomic layer etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기 또는 툴들 중 하나 이상과 통신할 수도 있다.

Claims (20)

  1. 페데스탈 상에 위치된 웨이퍼의 이미지를 캡처하는 이미지 캡처 디바이스;
    상기 웨이퍼의 에지 및 상기 웨이퍼의 상기 에지에 형성된 노치를 검출하도록 상기 이미지를 분석하고, 그리고 상기 노치의 위치에 기초하여, 상기 웨이퍼의 상기 에지에 대응하는 제 1 에지 위치 및 제 2 에지 위치를 계산하는, 이미지 분석 모듈;
    상기 제 1 에지 위치 및 상기 제 2 에지 위치에 기초하여 상기 웨이퍼의 각도 오프셋 (angular offset) 을 계산하는 오프셋 계산 모듈; 및
    상기 각도 오프셋에 기초하여 상기 페데스탈로부터 프로세스 셀로 상기 웨이퍼의 이송을 제어하는 시스템 제어 모듈을 포함하는, 웨이퍼 정렬 시스템.
  2. 제 1 항에 있어서,
    상기 제 1 에지 위치 및 상기 제 2 에지 위치는 상기 노치의 상기 위치로부터 미리 결정된 거리인, 웨이퍼 정렬 시스템.
  3. 제 1 항에 있어서,
    상기 각도 오프셋을 계산하기 위해, 상기 오프셋 계산 모듈은 상기 제 1 에지 위치 및 상기 제 2 에지 위치를 제 3 에지 위치 및 제 4 에지 위치와 비교하는, 웨이퍼 정렬 시스템.
  4. 제 3 항에 있어서,
    상기 각도 오프셋은 상기 제 1 에지 위치와 상기 제 3 에지 위치 간의 차 및 상기 제 2 에지 위치와 상기 제 4 에지 위치 간의 차에 대응하는, 웨이퍼 정렬 시스템.
  5. 제 3 항에 있어서,
    상기 제 3 에지 위치 및 상기 제 4 에지 위치는 테스트 웨이퍼의 에지에 대응하는, 웨이퍼 정렬 시스템.
  6. 제 5 항에 있어서,
    상기 이미지 분석 모듈은, 상기 테스트 웨이퍼가 상기 페데스탈 상의 기준 위치에 배치되는 동안, 캡처된 이미지를 사용하여 상기 제 3 에지 위치 및 상기 제 4 에지 위치를 계산하는, 웨이퍼 정렬 시스템.
  7. 제 5 항에 있어서,
    상기 제 1 에지 위치, 상기 제 2 에지 위치, 상기 제 3 에지 위치, 및 상기 제 4 에지 위치 각각은 상기 이미지 캡처 디바이스의 시야 (field of view) 내 좌표들에 대응하는, 웨이퍼 정렬 시스템.
  8. 제 5 항에 있어서,
    상기 이미지 캡처 디바이스 반대편의 상기 웨이퍼의 측면 상에 배치된 광원을 더 포함하고, 상기 광원은 상기 이미지 캡처 디바이스를 향해 상기 웨이퍼를 지나서 광을 투사하도록 배치되는, 웨이퍼 정렬 시스템.
  9. 제 8 항에 있어서,
    상기 광원은 상기 이미지 캡처 디바이스의 시야를 비추도록 (illuminate) 배치되는, 웨이퍼 정렬 시스템.
  10. 제 1 항에 있어서,
    상기 시스템 제어 모듈은 상기 웨이퍼를 상기 프로세스 셀로 이송하기 전에 상기 각도 오프셋에 기초하여 상기 프로세스 셀의 로딩 위치를 조정하는, 웨이퍼 정렬 시스템.
  11. 페데스탈 상에 위치된 웨이퍼의 이미지를 캡처하는 단계;
    상기 웨이퍼의 에지 및 상기 웨이퍼의 상기 에지 내에 형성된 노치를 검출하도록 상기 이미지를 분석하는 단계;
    상기 노치의 위치에 기초하여, 상기 웨이퍼의 에지에 대응하는 제 1 에지 위치 및 제 2 에지 위치를 계산하는 단계;
    상기 제 1 에지 위치 및 상기 제 2 에지 위치에 기초하여 상기 웨이퍼의 각도 오프셋을 계산하는 단계; 및
    상기 각도 오프셋에 기초하여 상기 페데스탈로부터 프로세스 셀로 상기 웨이퍼의 이송을 제어하는 단계를 포함하는, 웨이퍼 정렬 방법.
  12. 제 11 항에 있어서,
    상기 제 1 에지 위치 및 상기 제 2 에지 위치는 상기 노치의 상기 위치로부터 미리 결정된 거리인, 웨이퍼 정렬 방법.
  13. 제 11 항에 있어서,
    상기 각도 오프셋을 계산하는 단계는 상기 제 1 에지 위치 및 상기 제 2 에지 위치를 제 3 에지 위치 및 제 4 에지 위치와 비교하는 단계를 포함하는, 웨이퍼 정렬 방법.
  14. 제 13 항에 있어서,
    상기 각도 오프셋은 상기 제 1 에지 위치와 상기 제 3 에지 위치 간의 차 및 상기 제 2 에지 위치와 상기 제 4 에지 위치 간의 차에 대응하는, 웨이퍼 정렬 방법.
  15. 제 13 항에 있어서,
    상기 제 3 에지 위치 및 상기 제 4 에지 위치는 테스트 웨이퍼의 에지에 대응하는, 웨이퍼 정렬 방법.
  16. 제 15 항에 있어서,
    상기 테스트 웨이퍼가 상기 페데스탈 상의 기준 위치에 배치되는 동안 캡처된 이미지를 사용하여 상기 제 3 에지 위치 및 상기 제 4 에지 위치를 계산하는 단계를 더 포함하는, 웨이퍼 정렬 방법.
  17. 제 15 항에 있어서,
    상기 제 1 에지 위치, 상기 제 2 에지 위치, 상기 제 3 에지 위치, 및 상기 제 4 에지 위치 각각은 상기 이미지 캡처 디바이스의 시야 내의 좌표들에 대응하는, 웨이퍼 정렬 방법.
  18. 제 15 항에 있어서,
    상기 이미지 캡처 디바이스 반대편의 상기 웨이퍼의 측면 상에 배치된 광원을 사용하여, 상기 이미지 캡처 디바이스를 향해 상기 웨이퍼를 지나 광을 투사하는 단계를 더 포함하는, 웨이퍼 정렬 방법.
  19. 제 18 항에 있어서,
    상기 광원은 상기 이미지 캡처 디바이스의 시야를 비추도록 배치되는, 웨이퍼 정렬 방법.
  20. 제 11 항에 있어서,
    상기 웨이퍼를 상기 프로세스 셀로 이송하기 전에 상기 각도 오프셋에 기초하여 상기 프로세스 셀의 로딩 위치를 조정하는 단계를 더 포함하는, 웨이퍼 정렬 방법.
KR1020160095905A 2015-07-30 2016-07-28 영상 기반 웨이퍼 노치 위치 측정 Active KR102662003B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/813,948 US9831110B2 (en) 2015-07-30 2015-07-30 Vision-based wafer notch position measurement
US14/813,948 2015-07-30

Publications (2)

Publication Number Publication Date
KR20170015209A true KR20170015209A (ko) 2017-02-08
KR102662003B1 KR102662003B1 (ko) 2024-04-29

Family

ID=58161295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160095905A Active KR102662003B1 (ko) 2015-07-30 2016-07-28 영상 기반 웨이퍼 노치 위치 측정

Country Status (2)

Country Link
KR (1) KR102662003B1 (ko)
CN (2) CN106409741B (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018143631A1 (ko) 2017-02-02 2018-08-09 주식회사 케이티 액세스 제어 방법 및 장치
US10665490B2 (en) 2018-07-04 2020-05-26 Samsung Electronics Co., Ltd. Apparatus and methods for edge ring replacement, inspection and alignment using image sensors
KR20210031805A (ko) * 2019-09-13 2021-03-23 브룩스 오토메이션 인코퍼레이티드 기판 정렬을 위한 방법 및 장치
KR20210134828A (ko) * 2019-03-29 2021-11-10 램 리써치 코포레이션 인덱싱된 (indexed) 멀티-스테이션 프로세싱 챔버들 내에서 웨이퍼 배치 보정
WO2022220920A1 (en) * 2021-04-15 2022-10-20 Jnk Tech Substrate inspection system and method of use thereof
KR20220143165A (ko) * 2017-12-06 2022-10-24 램 리써치 코포레이션 웨이퍼를 스핀하는 프로세스 모듈의 스테이션에 대한 자동-캘리브레이션
US11840762B2 (en) 2021-04-15 2023-12-12 Jnk Tech Substrate inspection system and a method of use thereof
CN117259144A (zh) * 2023-11-20 2023-12-22 常州铭赛机器人科技股份有限公司 晶圆围坝涂胶控制方法、设备及其介质
US12341040B2 (en) 2019-07-26 2025-06-24 Lam Research Corporation Integrated adaptive positioning systems and routines for automated wafer-handling robot teach and health check

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10338006B2 (en) * 2017-06-15 2019-07-02 Asm Technology Singapore Pte Ltd Method and apparatus for aligning and inspecting electronic components
CN111146102A (zh) * 2018-11-02 2020-05-12 睿励科学仪器（上海）有限公司 用于测量晶片的设备和方法
CN112683323B (zh) * 2020-12-27 2024-01-12 富联裕展科技(深圳)有限公司 检测装置、控制系统及控制方法
CN114293250B (zh) * 2021-12-29 2023-01-06 西安奕斯伟材料科技有限公司 对硅片位置进行调准的系统、方法及外延设备
CN114322853B (zh) * 2021-12-31 2023-07-25 上海果纳半导体技术有限公司 气浮平台动态水平度检测方法及应用该方法的晶圆传输系统
CN115241095B (zh) * 2022-07-29 2025-08-26 北京北方华创微电子装备有限公司 晶圆位置异常检测系统、方法及半导体设备
CN115881568B (zh) * 2022-11-24 2026-03-27 苏州华兴源创科技股份有限公司 晶圆定位的补偿值测算方法、装置及晶圆定位补偿系统
GB2633768A (en) * 2023-09-19 2025-03-26 Diodes Inc Semiconductor manufacturing tool alignment device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100405398B1 (ko) * 1995-07-14 2004-03-30 가부시키가이샤 니콘 기판의위치결정방법
KR20060088817A (ko) * 2005-01-28 2006-08-07 가부시키가이샤 이빔 기판처리장치 및 기판처리방법
KR20070048650A (ko) * 2004-08-31 2007-05-09 가부시키가이샤 니콘 위치 맞춤 방법, 처리 시스템, 기판의 투입 재현성 계측방법, 위치 계측 방법, 노광 방법, 기판 처리 장치, 계측방법 및 계측 장치
KR20140065376A (ko) * 2011-02-25 2014-05-29 가부시키가이샤 니콘 관찰 장치, 검사 장치, 반도체 장치의 제조 방법, 및 기판 지지 부재

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905850A (en) * 1996-06-28 1999-05-18 Lam Research Corporation Method and apparatus for positioning substrates
US7008802B2 (en) * 2001-05-29 2006-03-07 Asm America, Inc. Method and apparatus to correct water drift
CN1260800C (zh) * 2001-09-19 2006-06-21 奥林巴斯光学工业株式会社 半导体晶片检查设备
US7233841B2 (en) * 2002-04-19 2007-06-19 Applied Materials, Inc. Vision system
US6900877B2 (en) * 2002-06-12 2005-05-31 Asm American, Inc. Semiconductor wafer position shift measurement and correction
JP2005268530A (ja) * 2004-03-18 2005-09-29 Olympus Corp 半導体ウエハのアライメント装置
CN101154610B (zh) * 2006-09-25 2010-05-12 北京北方微电子基地设备工艺研究中心有限责任公司 搬运校准装置及应用该装置的晶片传输系统
JP4530011B2 (ja) * 2007-09-12 2010-08-25 富士ゼロックス株式会社 位置計測システム
JP2012209571A (ja) * 2012-06-15 2012-10-25 Tokyo Seimitsu Co Ltd ウェーハのエッジ検出装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100405398B1 (ko) * 1995-07-14 2004-03-30 가부시키가이샤 니콘 기판의위치결정방법
KR20070048650A (ko) * 2004-08-31 2007-05-09 가부시키가이샤 니콘 위치 맞춤 방법, 처리 시스템, 기판의 투입 재현성 계측방법, 위치 계측 방법, 노광 방법, 기판 처리 장치, 계측방법 및 계측 장치
KR20060088817A (ko) * 2005-01-28 2006-08-07 가부시키가이샤 이빔 기판처리장치 및 기판처리방법
KR20140065376A (ko) * 2011-02-25 2014-05-29 가부시키가이샤 니콘 관찰 장치, 검사 장치, 반도체 장치의 제조 방법, 및 기판 지지 부재

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018143631A1 (ko) 2017-02-02 2018-08-09 주식회사 케이티 액세스 제어 방법 및 장치
KR20230038598A (ko) * 2017-12-06 2023-03-20 램 리써치 코포레이션 웨이퍼를 스핀하는 프로세스 모듈의 스테이션에 대한 자동-캘리브레이션
KR20220143165A (ko) * 2017-12-06 2022-10-24 램 리써치 코포레이션 웨이퍼를 스핀하는 프로세스 모듈의 스테이션에 대한 자동-캘리브레이션
US10665490B2 (en) 2018-07-04 2020-05-26 Samsung Electronics Co., Ltd. Apparatus and methods for edge ring replacement, inspection and alignment using image sensors
KR20210134828A (ko) * 2019-03-29 2021-11-10 램 리써치 코포레이션 인덱싱된 (indexed) 멀티-스테이션 프로세싱 챔버들 내에서 웨이퍼 배치 보정
US12341040B2 (en) 2019-07-26 2025-06-24 Lam Research Corporation Integrated adaptive positioning systems and routines for automated wafer-handling robot teach and health check
KR20210031805A (ko) * 2019-09-13 2021-03-23 브룩스 오토메이션 인코퍼레이티드 기판 정렬을 위한 방법 및 장치
KR20230167765A (ko) * 2021-04-15 2023-12-11 제이엔케이 테크 기판 검사 시스템 및 그의 사용 방법
US11508590B2 (en) 2021-04-15 2022-11-22 Jnk Tech Substrate inspection system and method of use thereof
US11840762B2 (en) 2021-04-15 2023-12-12 Jnk Tech Substrate inspection system and a method of use thereof
US11901202B2 (en) 2021-04-15 2024-02-13 Jnk Tech Substrate inspection system and method of use thereof
US11987884B2 (en) 2021-04-15 2024-05-21 Jnk Tech Glass and wafer inspection system and a method of use thereof
US12258665B2 (en) 2021-04-15 2025-03-25 Jnk Tech Substrate inspection system and a method of use thereof
US12322616B2 (en) 2021-04-15 2025-06-03 Jnk Tech Substrate inspection system and method of use thereof
WO2022220920A1 (en) * 2021-04-15 2022-10-20 Jnk Tech Substrate inspection system and method of use thereof
CN117259144A (zh) * 2023-11-20 2023-12-22 常州铭赛机器人科技股份有限公司 晶圆围坝涂胶控制方法、设备及其介质
CN117259144B (zh) * 2023-11-20 2024-03-12 常州铭赛机器人科技股份有限公司 晶圆围坝涂胶控制方法、设备及其介质

Also Published As

Publication number Publication date
CN114914184B (zh) 2025-10-24
CN106409741B (zh) 2022-04-19
CN106409741A (zh) 2017-02-15
CN114914184A (zh) 2022-08-16
KR102662003B1 (ko) 2024-04-29

Similar Documents

Publication Publication Date Title
KR102662003B1 (ko) 영상 기반 웨이퍼 노치 위치 측정
US9831110B2 (en) Vision-based wafer notch position measurement
US12489006B2 (en) Auto-calibration to a station of a process module that spins a wafer
CN109983569B (zh) 使用环动态对准数据的边缘环居中方法
TW201834139A (zh) 具有小間隙之銷升降器組件
TW201740501A (zh) 晶圓傳送用的晶圓升降環系統
KR20230145013A (ko) 깨끗한/더러운 기판 핸들링을 위한 엔드 이펙터 어셈블리
KR102888626B1 (ko) 자동화된 회전 사전 정렬을 사용한 에지 링 이송
JP7608471B2 (ja) 基板処理システムのための高精度エッジリングのセンタリング
US20240203703A1 (en) Shadow ring alignment for substrate support
TWI879762B (zh) 基板處理系統之高精度邊緣環定心
WO2023081106A1 (en) Pin lift hard stop
TW202527606A (zh) 基板處理系統之高精度邊緣環定心

Legal Events

Date Code Title Description
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PX0901 Re-examination

St.27 status event code: A-2-3-E10-E12-rex-PX0901

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000