KR20170091627A - 무선 주파수 애플리케이션들을 위한 구조체 - Google Patents

무선 주파수 애플리케이션들을 위한 구조체 Download PDF

Info

Publication number
KR20170091627A
KR20170091627A KR1020177015538A KR20177015538A KR20170091627A KR 20170091627 A KR20170091627 A KR 20170091627A KR 1020177015538 A KR1020177015538 A KR 1020177015538A KR 20177015538 A KR20177015538 A KR 20177015538A KR 20170091627 A KR20170091627 A KR 20170091627A
Authority
KR
South Korea
Prior art keywords
radio frequency
frequency applications
layer
trapping layer
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020177015538A
Other languages
English (en)
Other versions
KR102395398B1 (ko
Inventor
올레그 코논추크
디디에 랑드뤼
크리스토프 피게
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20170091627A publication Critical patent/KR20170091627A/ko
Application granted granted Critical
Publication of KR102395398B1 publication Critical patent/KR102395398B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L21/02378—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/03—Constructional details, e.g. casings, housings
    • H01L21/02381—
    • H01L21/02529—
    • H01L21/02532—
    • H01L21/0262—
    • H01L21/76254—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/64—Carriers or collectors
    • H01M4/66—Selection of materials
    • H01M4/663—Selection of materials containing carbon or carbonaceous materials as conductive part, e.g. graphite, carbon fibres
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2904—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/03—Gettering within semiconductor bodies within silicon bodies
    • H10P36/07—Gettering within semiconductor bodies within silicon bodies of silicon-on-insulator structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1918—Preparing SOI wafers using bonding including charge trapping layers, e.g. polycrystalline materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/6903—Inorganic materials containing silicon
    • H10P14/6905—Inorganic materials containing silicon being a silicon carbide or silicon carbonitride and not containing oxygen, e.g. SiC or SiC:H
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/019—Manufacture or treatment of isolation regions comprising dielectric materials using epitaxial passivated integrated circuit [EPIC] processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Micromachines (AREA)

Abstract

본 발명은, 반도체 지지 기판(2); 지지 기판(2) 상에 배열되는 트래핑 층(3)을 포함하고, 트래핑 층(3)은 미리 결정된 결함 밀도보다 큰 결함 밀도를 포함하는 것을 특징으로 하고; 미리 결정된 결함 밀도는, 그 결함 밀도 위에서 트래핑 층(3)의 전기 저항률이 온도 범위 [-20 ℃; +120 ℃]에 걸쳐 10 kohm.cm 이상인 결함 밀도인, 무선 주파수 애플리케이션들을 위한 구조체(1)에 관한 것이다.

Description

무선 주파수 애플리케이션들을 위한 구조체{STRUCTURE FOR RADIOFREQUENCY APPLICATIONS}
본 발명은 집적된 무선 주파수 디바이스들의 분야에 관한 것이다.
집적 디바이스들은 통상적으로, 주로 이들의 제조를 위한 매체로 기능하는 웨이퍼들의 형태로 기판들 상에 생성된다. 그러나, 집적 레벨 및 이러한 디바이스들의 예상되는 성능들에서의 상승은 이들의 성능들과 이들이 형성되는 기판의 특성들 사이의 더 증가하는 연관성을 도출한다. 이는 특히, 대략 3 kHz 내지 300 GHz의 주파수를 갖는 신호들을 프로세싱하는, 더 상세하게는 전기통신 분야(셀룰러 전화, Wi-Fi, 블루투스 등)에 적용되는 무선 주파수(RF) 디바이스들의 경우이다.
디바이스/기판 커플링의 일례로서, 디바이스들을 통해 전파되는 고주파 신호들로부터 발신되는 전자기장들은 기판에 깊이 침투하여 기판에 위치된 임의의 전하 캐리어들과 상호작용한다. 이는 신호의 비선형 왜곡(고조파), 삽입 손실에 의한 신호 에너지의 일부의 불필요한 소비 및 컴포넌트들 간의 가능한 영향들의 문제들을 초래한다.
따라서, RF 디바이스들은, 삽입 손실들, 이웃 디바이스들 사이의 혼선들 및 고조파를 생성하는 비선형 왜곡 현상을 제한하기 위해, 이들의 아키텍처 및 생산 프로세스들, 그리고 이들이 제조되는 기판의 능력 둘 모두에 의해 지배되는 특성들을 나타낸다.
"멀티미디어" 애플리케이션들에 의해 생성되는 데이터 수요가 폭발적으로 늘어남에 따라, 모바일 전화 표준들(2G, 3G, LTE, LTE-A 등)에서의 변화는 마찬가지로 RF 컴포넌트들에 대해 점점 더 엄격한 규격들을 부과한다. 이러한 컴포넌트들의 RF 성능들은 통상적으로 -20 ℃ 내지 +120 ℃에서 보장될 필요가 있는데, 이는 기판의 전기 특성들이 이러한 온도 범위 내에서 안정됨을 의미한다.
무선 주파수 디바이스들, 예를 들어, 전력 증폭기들에 추가로 스위치들, 안테나 어댑터들은 상이한 유형들의 기판 상에서 생성될 수 있다.
통상적으로 SOS로 지칭되는 실리콘 온 사파이어(Silicon on sapphire) 기판들이 공지되어 있고, 여기서 실리콘의 표면층에서 마이크로전자 기술들을 사용하여 생성되는 컴포넌트들은, 온도-독립적인 사파이어 기판의 절연 특성들로 인해 유리하다. 예를 들어, 이러한 유형의 기판 상에 제조되는 안테나 스위치들 및 전력 증폭기들은 매우 양호한 장점 요인들을 나타내지만, 솔루션의 전반적 비용으로 인해 틈새 애플리케이션들에 대해 주로 사용된다.
지지 기판, 지지 기판에 배열되는 트래핑 층, 트래핑 층 상에 배열되는 유전체층 및 유전체층 상에 배열되는 반도체층을 포함하는 고저항률 실리콘에 기초한 기판들이 또한 공지되어 있다. 지지 기판은 통상적으로 1 kOhm.cm 초과의 저항률을 갖는다. 트래핑 층은 도핑되지 않은 다결정 실리콘을 포함할 수 있다. 최신 기술에 따른 고저항률 지지 기판과 트래핑 층의 조합은 앞서 언급된 디바이스/기판 커플링을 감소시키는 것을 가능하게 하여, RF 디바이스들의 양호한 성능을 보장한다. 이와 관련하여, 당업자들은, Woodhead Publishing으로부터 Oleg Kononchuk 및 Bich-Yen Nguyen의 "Silicon-on-insulator (SOI) Technology, manufacture and applications", points 10.7 및 10.8에서, 종래 기술에서 공지된 고저항률 반도체 기판 상에 제조되는 RF 디바이스들의 성능들에 대한 검토를 발견할 것이다.
그럼에도 불구하고, 이러한 기판들은 예를 들어, 대략 80 ℃를 초과하는 국부 가열이 발생하는 경우, 기판에서의 열 캐리어들의 생성으로 인해 이러한 기판들의 저항률이 감소하는 것과 같이 가장 엄격한 규격들을 충족시키지 못하고, 디바이스/기판 커플링이 다시 한번 신호의 감쇠 및 왜곡, 및 컴포넌트들 간의 간섭에 대한 주요 기여자가 된다. 성능에서의 악화들은 또한 온도가 0 ℃ 미만으로 내려가는 경우 관측된다.
따라서, 본 발명의 목적은 무선 주파수 애플리케이션들에 대한 적절한 구조체를 제공하여 종래 기술의 결점들을 해결하는 것이다. 본 발명의 목적은 특히 사용 온도들의 범위에서 무선 주파수 성능들을 전달하는 집적 구조체를 제공하는 것이다.
본 발명은 무선 주파수 애플리케이션들을 위한 구조체에 관한 것이고, 이 구조체는,
반도체 지지 기판;
지지 기판 상에 배열되는 트래핑 층을 포함하고,
본 발명에 따르면, 트래핑 층은 미리 결정된 결함 밀도보다 큰 결함 밀도를 포함한다는 점에서 현저하고; 상기 미리 결정된 결함 밀도는, 상기 트래핑 층의 전기 저항률이 온도 범위 [-20 ℃; +120 ℃]에 걸쳐 10 kohm.cm 이상인 결함 밀도이다.
따라서, 본 발명에 따른 무선 주파수 애플리케이션들을 위한 구조체는 온도 안정적 전기 특성들을 나타내어, 사용 온도들의 범위 내에서 RF 성능들의 양호한 안정성 및 반복성을 보장한다.
별개로 또는 조합하여 취해진, 본 발명의 유리한 특성들에 따르면,
트래핑 층은 20 ℃에서, 10 kOhm.cm 초과, 바람직하게는 50 kOhm.cm초과의 저항률을 갖는다.
트래핑 층과 지지 기판 사이의 열 팽창 계수에서의 차이는 100 ℃ 내지 1200 ℃에서 5 ppm/K 미만이다.
트래핑 층은 20 nm 미만, 바람직하게는 10 nm 미만인 크기의 마이크로구조체들을 포함한다.
트래핑 층은 다공성 또는 다결정 재료를 포함한다.
트래핑 층은 1 내지 20%의 탄소를 포함하는 다결정 실리콘을 포함한다.
트래핑 층의 두께는 10 내지 50 μm, 바람직하게는 20 내지 30 μm이다.
지지 기판은 하기 그룹, 즉, 실리콘, 실리콘 게르마늄 및 실리콘 카바이드로부터 선택되는 재료들 중 적어도 하나를 포함한다.
지지 기판의 저항률은 10 내지 2000 Ohm.cm이다.
별개로 또는 조합하여 취해진, 본 발명의 다른 유리한 특성들에 따르면,
트래핑 층 상에 활성층이 배열된다.
활성층은 직접 결합에 의해 트래핑 층에 전달된다.
활성층은 반도체 재료로 형성된다.
활성층은 압전 재료(piezoelectric material)로 형성된다.
활성층의 두께는 10 내지 50 μm에 포함된다.
트래핑 층과 활성층 사이에 유전체층이 배열된다.
유전체층은 직접 결합에 의해 트래핑 층에 전달된다.
유전체층은 10 nm 내지 6 μm이다.
단독으로 또는 조합하여 취해진, 본 발명의 다른 유리한 특성들에 따르면, 활성층에 또는 활성층 상에 적어도 하나의 마이크로전자 디바이스가 존재하고;
마이크로전자 디바이스는 스위칭 회로 또는 안테나 적응(antenna adaptation circuit) 회로 또는 심지어 무선 주파수 전력 증폭 회로(radiofrequency power amplification circuit)이다.
마이크로전자 디바이스는 복수의 능동 컴포넌트들 및 복수의 수동 컴포넌트들을 포함한다.
마이크로전자 디바이스는 옴-접촉 마이크로스위치 및 용량성 마이크로스위치로 이루어진 하나의 MEMS 스위칭 엘리먼트 및 적어도 하나의 제어 엘리먼트를 포함한다.
마이크로전자 디바이스는 체적 또는 표면 음파 전파에 의해 동작하는 무선 주파수 필터이다.
본 발명의 추가적인 특성들 및 이점들은 첨부된 도면들을 참조하여 이루어지는 본 발명의 하기 상세한 설명으로부터 명백해질 것이다.
도 1은 기판 및 트래핑 층을 포함하는, 본 발명에 따른 무선 주파수 애플리케이션들을 위한 구조체를 표현한다.
도 2는 최신 기술에 따른 구조체들 및 본 발명에 따른 구조체의 저항률의 비교 곡선들을 도시한다.
도 3a 및 도 3b는 활성층을 더 포함하는 본 발명에 따른 무선 주파수 애플리케이션들을 위한 구조체를 각각 표현한다.
도 4a 및 도 4b는 마이크로전자 디바이스를 더 포함하는 본 발명에 따른 무선 주파수 애플리케이션들을 위한 구조체를 각각 표현한다.
본 발명에 따른 무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11)는 반도체 지지 기판(supporting substrate)(2)을 포함한다. 지지 기판(2)은 마이크로전자, 광학, 광전자, 광전지 산업에서 통상적으로 사용되는 재료들로 형성된다. 특히, 지지 기판(2)은 하기 그룹, 즉, 실리콘, 실리콘 게르마늄(silicon germanium) 및 실리콘 카바이드(silicon carbide) 등으로부터 선택되는 적어도 하나의 재료를 포함할 수 있다. 지지 기판의 저항률(resistivity)은 1 내지 10,000 ohm.cm일 수 있고, 10 내지 2,000 ohm.cm인 것이 유리하다.
무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11)는 또한 도 1, 도 3 및 도 4에 예시된 바와 같이 지지 기판(2) 상에 배열되는 트래핑 층(trapping layer)(3)을 포함한다. 트래핑 층은 미리 결정된 결함 밀도(defect density)보다 큰 결함 밀도를 포함하고; 미리 결정된 결함 밀도는, 트래핑 층의 전기 저항률은 온도 범위 [-20 ℃; +120 ℃]에 걸쳐 10 kohm.cm 이상인 결함 밀도이다.
결함들의 수 또는 결함 밀도는 투과 전자 현미경(transmission electron microscopy,TEM)을 포함하는 상이한 방법들을 사용하여 결정될 수 있다. 이렇게 결함 밀도가 알려지면, 트래핑 층(3)의 전기 저항률은 상이한 온도들에서 측정될 수 있다. 예를 들어, 미리 결정된 결함 밀도는 1019 내지 1021 cm-3일 수 있다(예를 들어, 다결정 실리콘(polycrystalline silicon)으로 형성된 트래핑 층의 경우).
높은 저항률과 상관되는 트래핑 층(3)의 적절한 결함 밀도(본 발명에 따른 상기 미리 결정된 결함 밀도)의 경우, 층(3)의 전도 메커니즘은 홉핑 전도 영역(hopping conductivity regime)에 의해 지배된다. 이는, 온도 범위 [-20 ℃; +120 ℃] 내에서 10 kohm.cm의 임계치보다 높은 저항률 레벨을 유지하는 것을 가능하게 한다. 당업자는 문헌 "N.F.Mott, Phil. Mag, 19, 835, 1969"에서 전기 전도를 홉핑하는 제시을 접할 것이다.
제한적이기를 원함이 없이 "결함"은 다결정 재료들의 입자 경계들, 다공성 재료들의 빈 영역들(empty areas in porous materials), 간극들(gaps), 내포물들( inclusions) 등을 의미한다.
유리하게는, 트래핑 층(3)은 20 nm 미만의 마이크로구조체들을 포함하고; 바람직하게는 마이크로구조체들은 심지어 10 nm 미만인 크기를 갖는다. "마이크로구조체들"은 특히, 입자들로 또한 지칭되는 다결정 재료들에 대한 미결정(crystallite)들을 의미한다.
따라서, 트래핑 층(3)의 마이크로구조체들이 더 작을수록, 트래핑 층(3)의 결함 밀도는 더 크다.
유리하게는, 트래핑 층(3)은 또한 주위 온도에서 10 kohm.cm 초과의 저항률을 갖고; 바람직하게는 50 kohm.cm 초과의 저항률을 갖는다.
트래핑 층(3)의 전술된 물리적 특성들(마이크로구조체) 및 전기적 특성들(저항률)은 트래핑 층(3)에서 홉핑 전도 메커니즘을 보장하여, 낮은 레벨의 온도 의존성을 나타내고; 마찬가지로, 트래핑 층(3)의 저항률은 최신 기술의 층들에 비해 낮은 온도 의존성을 나타내어, 전체 의도된 온도 범위에 걸쳐 10 kohm.cm 초과의 레벨을 유지한다.
트래핑 층(3)의 두께는 10 내지 50 mm일 수 있고, 바람직하게는, 20 내지 30 mm이다. 트래핑 층(3)의 두께는, 구조체(1 ,1') 상에 제조된 컴포넌트들로부터 발신되는 RF 신호들이 하부의 지지 기판(2)에 도달함이 없이 트래핑 층(3)에서 지배적으로 침투하여 전파되게 한다. 따라서, 지지 기판(2) 및 트래핑 층(3) 조립체의 전기적 특성들은 본질적으로 트래핑 층(3)의 특성들에 의해 지정된다. 결과적으로, 지지 기판(2)의 저항률에 대해 부여되는 더 적은 요건들이 존재한다. 실리콘 기판들의 경우, 매우 높은 저항률(>1000 ohm.cm 및 최대 20 kohm.cm)을 갖는 기판들보다 10-1000 ohm.cm의 범위 내의 저항률을 갖는 기판들의 비용 및 이용가능성이 더 우호적이다.
트래핑 층(3)은 또한 100 ℃ 내지 1200 ℃에서 지지 기판(2)에 대해 열 팽창 계수에서 작은 차이를 가져서, 유리하게는 5 ppm/K 미만의 차이를 갖는다. 실제로, 트래핑 층(3) 상단 상에서 RF 컴포넌트들의 후속 제조는 일반적으로, 850 ℃를 초과하는 또는 심지어 1100 ℃를 초과하는 온도, 예를 들어 1200 ℃의 온도에서의 열처리 단계들을 요구한다. 이러한 온도에서 그리고 대략 수십 마이크론의 트래핑 층(3)의 두께에 있어서, 트래핑 층(3)과 지지 기판(2) 사이의 열 팽창 계수에서의 과도한 차이는 후속 제조 프로세싱과 양립할 수 없거나 심지어 기판을 파손하기 쉬운 변형들을 초래할 수 있다. 5 ppm/K 미만인 트래핑 층(3)과 지지 기판(2) 사이의 열 팽창 계수에서의 차이는 구조체의 파손의 위험을 회피한다.
트래핑 층(3)은 유리하게는 다공성(porous) 또는 다결정(polycrystalline) 재료로 이루어진다. 제 1 비제한적인 예에 따르면, 지지 기판(2)은 실리콘 기판이고, 트래핑 층(3)은, 20 nm 미만의 크기의 마이크로구조체들을 포함하고, 50% 초과의 다공성 및 30 mm의 두께를 갖는 다공성 실리콘 층이다. 다공성 실리콘 층의 형성은 유리하게는 하기 단계들을 포함한다.
지지 기판 상의 에피택시(epitaxy)에 의한 도핑된 실리콘 p(예를 들어, 붕소) 층의 형성단계, (여기서 상기 형성은 900 ℃ 내지 1200 ℃의 온도에서 전구체들로서 트리클로로실란(trichlorosiliane) 및 디보란(B2H6)에 의한 기상 증착 방법(vapour deposition method)에 의해 수행된다.) 후속적으로, 전기화학적 애노다이징(electrochemical anodizing)단계를 포함한다.
마이크로구조체들의 크기는 전체 온도 범위 [-20 ℃; 120 ℃]에 걸쳐 안정된, 10 kohm.cm 초과의 저항률을 트래핑 층(3)에 부여한다. 트래핑 층(3)의 기공은 고온 열처리 단계(통상적으로 최대 1100 ℃) 동안 영향받지 않는데: 이는, 층(3)의 입자들의 크기가 상기 층(3)의 저항률을 지배하여, 층(3)의 전기적 특성들은 컴포넌트들의 생산을 위한 열처리 이후에도 불변으로 남아 있기 때문이다.
제 2 비제한적인 예에 따르면, 지지 기판(2)은 실리콘 기판이고, 트래핑 층(3)은, 20 nm 미만, 바람직하게는 10 nm 미만의 입자들을 포함하고, 10 내지 50 μm, 예를 들어, 30 μm의 두께를 갖는 다결정 실리콘 층이다. 지지 기판(2)과 트래핑 층(3) 사이의 열 팽창 계수에서의 차이는 5 ppm/K 미만이고, 기판의 파손을 초래할 수 있는 기판의 임의의 과도한 변형을 방지한다. 트래핑 층(3)은 또한 주변 온도에서 50 kOhm.cm 초과의 저항률을 갖는다.
(RF 컴포넌트들의 후속 제조에 요구되는) 고온 열처리의 적용에 후속하여 트래핑 층(3)이 자신의 물리적 특성들(마이크로구조체들)을 유지하도록 허용하기 위해, 다결정 실리콘 층은 유리하게는 1 내지 20 %, 예를 들어 5 % 함량의 탄소를 포함한다. 이러한 트래핑 층(3)의 생성은 기상 화학 증착 방법들(vapour-phase chemical deposition methods)의 사용을 요구한다. 이러한 경우, 층 형성 온도는 700 ℃ 초과, 바람직하게는 900 ℃ 초과 및 더 바람직하게는 1100 내지 1200 ℃이어야 한다. 탄소(C) 전구체들은 메틸실란(SiH3CH3), 메탄(CH4), 에탄(C2H6), 프로판(C3H8), 부탄(C4H10) 및 메틸트리클로로실란(SiCH3C13) 중에서 선택된 엘리먼트들(elements) 중 적어도 하나를 포함할 수 있다. 실리콘(Si) 전구체들은 실란(SiH4), 디실란(Si2H6), 디클로로실란(
Figure pct00001
), 트리클로로실란(SiHC13) 및 테트라클로로실란(SiC14) 중에서 선택된 엘리먼트들 중 적어도 하나를 포함할 수 있다.
폴리실리콘 층의 탄소 도핑(Carbon doping )은 850℃ 를 초과하는(예를 들어 1200 ℃) 온도 증가를 포함하는 열 어닐링(thermal annealing) 동안 입자 크기의 안정화를 허용한다. 실제로, 이러한 탄소 도핑이 없다면, 폴리실리콘 트래핑 층(3)의 입자들은 재구성되고 크기에서 증가를 겪으며; 이는 트래핑 층(3)의 저항률에서의 급격한 감소 및 이의 전기적 특성들에서의 악화를 초래한다.
탄소 도핑이 폴리실리콘 트래핑 층(3)으로 도입되는 경우, 탄소 원자들은 입자 경계들에 집중되고, 850 ℃ 초과의 온도 증가를 포함하는 열 어닐링 동안 입자들의 임의의 재구성을 동결(freeze)시킨다. 결과적으로, 컴포넌트들의 생산을 위한 열처리 단계들은 트래핑 층(3)의 물리적 및 전기적 특성들에 영향을 미치지 않는다.
도 2는 온도 범위 [20 ℃ - 140 ℃]에 걸쳐 시뮬레이션된 본 발명에 따른 트래핑 층(3)의 저항률(곡선 C)을 예시하며: 상기 층(3)의 저항률은 적어도, 의도된 온도 범위의 상한에 대응하는 120 ℃까지 10 kohm.cm 초과임이 주목될 것이다. 비교에서, 최신 기술의 구조체들의 시뮬레이션된 저항률(곡선들 A 및 B)은 120 ℃에서 10 kohm.cm보다 훨씬 낮은 값들을 나타내며, 이는 LTE(Long Term Evolution) 모바일 전화 표준들의 엄격한 규격들을 충족하기에 충분한 RF 성능들을 허용하지 않는다. 본 발명에 따른 RF 애플리케이션들을 위한 구조체(1, 1', 11)은, 구조체 부분에 대해, 사용 범위 내에서 온도 변화들에 둔감한 안정된 성능을 보장할 것이다.
본 발명의 제 1 실시예에 따르면, 무선 주파수 애플리케이션들을 위한 구조체(1)는, 지지 기판(2) 및 트래핑 층(3)을 포함하는, 마이크로전자 프로세스들과 호환가능한 치수들을 갖는, 예를 들어 200 mm 또는 300 mm 직경의 웨이퍼(wafer)의 형태를 채택할 수 있다. 트래핑 층(3)은 앞서 언급된 제1 또는 제 2 예에 따라 생성될 수 있지만, 그럼에도 불구하고 이러한 제조 예들은 포괄적이 아니다.
도 3a에 예시된 본 발명의 제 2 실시예에 따르면, 무선 주파수 애플리케이션들을 위한 구조체는 웨이퍼의 형태를 채택할 수 있고, RF 컴포넌트들을 생성하는 것이 가능한 트래핑 층(3) 상에 배열되는 활성층(5)을 더 포함할 수 있다. 활성층(5)은 유리하게는 반도체 재료들 및/또는 압전 재료들로 이루어질 수 있다. 유리하게는, 그러나 제한적이지 않게, 활성층(5)은 실리콘, 실리콘 카바이드, 실리콘 게르마늄, 리튬 니오베이트(lithium niobate) , 리튬 탄탈레이트(lithium tantalate), 석영 및 알루미늄 나이트라이드(aluminium nitride)로부터의 재료들 중 적어도 하나를 포함한다. 활성층(5)의 두께는 제조될 컴포넌트들에 따라 수 나노미터(예를 들어, 10 nm) 내지 수십 마이크론(예를 들어, 50 mm)으로 상이할 수 있다.
예를 들어, 활성층(5)은 당업자에게 널리 공지된 박층 전달 방법들(methods of transferring thin layers) 중 하나를 사용하여, 트래핑 층(3)을 포함하는 지지 기판(2)에 전달되며, 여기서:
도우너 기판(donor substrate)에 수소 및/또는 헬륨의 가벼운 이온들을 주입하고, 예를 들어 지지 기판(2) 상에 차례로 배열된 트래핑 층(3)에 이러한 도우너 기판을 분자 접착에 의해 결합하는 Smart Cut™ 방법; 후속적으로 분리 단계는 이온 주입 깊이에 의해 정의되는 취약 평면의 레벨에서 도우너 기판의 표면 미세 층(활성층)의 분리를 허용한다. 마지막으로, 고온 열처리를 포함할 수 있는 마감 단계들은 요구되는 결정 및 표면 품질을 활성층(5)에 부여한다. 이러한 방법은 예를 들어, 실리콘 층들에 대해 수 나노미터 내지 대략 1.5 mm 두께의 얇은 활성층들을 제조하기에 특히 적합하다.
- 에피택시 단계가 Smart Cut 방법에 후속되어, 특히 더 얇은 활성층들, 예를 들어, 수십 nm 내지 20 mm 두께의 활성층들을 획득하는 것을 가능하게 한다.
- 직접 결합 뿐만 아니라 기계적, 화학적 및/또는 화학적 기계적 방법들; 이 방법들은, 지지 기판(2) 상에 차례로 배열된 트래핑 층(3) 상에 분자 접착에 의해 도우너 기판을 조립하는 것, 및 예를 들어 그라인딩에 의해 및 CMP(화학적 기계적 연마)에 의해 도우너 기판을 원하는 활성층 두께까지 얇게 하는 것을 수반한다. 이러한 방법들은 예를 들어, 수 마이크론 내지 수십 마이크론 및 최대 수백 마이크론의 두꺼운 층들을 전달하는데 특히 적합하다.
도 3b에 예시된 제 2 실시예의 변화예에 따르면, 무선 주파수 애플리케이션들을 위한 구조체(1')는 또한 활성층(5)과 트래핑 층(3) 사이에 배열된 유전체층(4)을 포함할 수 있다. 유리하게는, 그러나 제한적이지 않게, 유전체층(4)은 실리콘 디옥사이드, 실리콘 나이트라이드 및 알루미늄 옥사이드 등으로부터의 재료들 중 적어도 하나를 포함할 것이다. 그 두께는 10 nm 내지 6 mm로 상이할 수 있다.
유전체층(4)은 활성층(5)을 트래핑 층(3)에 전달하기 전의 도우너 기판 상에서 또는 트래핑 층(3) 상에서 열 산화에 의해 또는 LPCVD 또는 PECVF 또는 HPD의 증착에 의해 획득된다.
도 4a에 예시된 제 3 실시예에 따르면, 무선 주파수 애플리케이션들을 위한 구조체(11)는 또한 활성층(5)의 또는 활성층(5) 상의 마이크로전자 디바이스(6)로 이루어지거나 이를 포함할 수 있고, 여기서 활성층(5)은 유전체층(4) 상에 또는 트래핑 층(3) 상에 직접 배열된다. 마이크로전자 디바이스(6)는 실리콘 마이크로전자 기술들을 사용하여 생성되는 스위칭 회로, 적응 또는 튜너 회로(adaptation or tuner circuit) 또는 심지어 전력 증폭 회로(power amplifier circuit)일 수 있다. 실리콘 활성층(5)은 통상적으로 50 nm 내지 180 nm, 예를 들어 145 nm의 두께를 갖고, 하부 유전체층(4)은 50 nm 내지 400 nm, 예를 들어, 200 nm의 두께를 갖고; 트래핑 층(3)은 유전체층(4)과 지지 기판(2) 사이에 배열된다. 활성층(5)에 및 활성층(5) 상에 생성되는 마이크로전자 디바이스(6)는 (MOS, 바이폴라 유형 등의) 복수의 능동 컴포넌트들(active components) 및 (커패시턴스, 인덕턴스, 저항기, 공진기 및 필터 유형 등의) 복수의 수동 컴포넌트들(passive components)을 포함한다. 마이크로전자 컴포넌트들의 제조는, 통상적으로 950 내지 1100 ℃ 또는 실제로는 그 초과의 고온에서의 열처리를 포함하는 몇몇 단계들을 수행하는 것을 요구한다. 앞서 언급된 제 1 및 제 2 예들에서 설명된 트래핑 층들(3)은 이러한 열처리 후에도 자신들의 물리적 및 전기적 특성들을 유지한다.
이러한 실시예의 변화예에서, 마이크로전자 디바이스(6)는 초기에 SOI(silicon on insulator)-유형의 기판 상에 생성될 수 있고, 후속적으로, 당업자에게 공지된 층 전달 방법을 사용하여, 지지 기판(2) 상에 배열된 트래핑 층(3)을 포함하는 본 발명에 따른 구조체(1)에 전달될 수 있다. 이러한 경우, 도 4b에 예시된 바와 같이, 구조체(11)는, 그 위에 트래핑 층(3)이 배열되는 지지 기판(2)을 포함하고; 트래핑 층(3) 상단 상에 마이크로전자 디바이스(6)의 컴포넌트들의 층이 나타나고; 금속 상호접속층들 및 유전체들의 소위 "백 엔드(back end)"가 트래핑 층(3) 상단 상에 배열되고, 부분적으로는 활성층에 생성되는 소위 "프론트 엔드"(실리콘) 자체는 "백 엔드" 부분의 상단 상에 있다. 마지막으로, 활성층(5) 및 선택적으로 유전체층(4')이 또한 상단 상에 위치된다.
두가지 상황 모두에서, 디바이스들(6)에서 전파되도록 의도되고 트래핑 층(3)으로 침투할 고주파수 신호들로부터 유도된 전자기장들은, 트래핑 층(3)의 10 kohm.cm 초과의 저항률로 인해 그리고 또한 전체 사용 온도 범위 [-20 ℃; 120 ℃]에 걸쳐 오직 작은 손실들(삽입 손실들) 및 간섭들(혼선, 고조파)만을 겪을 것이다.
제 4 실시예에 따르면, 무선 주파수 애플리케이션들을 위한 구조체(11)는, 옴-접촉 마이크로스위치(ohmic-contact microswitch) 및 용량성 마이크로스위치로 이루어진 MEMS(microelectromechanical systems) 스위칭 엘리먼트 및 적어도 하나의 제어 엘리먼트를 특징으로 하는 마이크로전자 디바이스(6)로 이루어지거나 이를 포함할 수 있다.
MEMS의 제조는 실리콘의 활성층(5) 아래의 유전체층(4)의 존재에 의해 용이해질 수 있다. 따라서, 본 발명에 따른 구조체(11)는 예를들어, 20 nm 내지 1000 nm, 유리하게는, 400 nm 두께의 하부 유전체층(4)에 추가로, 20 nm 내지 2000 nm, 유리하게는 145 nm 두께의 실리콘으로 형성된 실리콘 활성층(5)을 포함할 수 있고, 트래핑 층(3)은 유전체층(4)과 지지 기판(2) 사이에 배열된다. MEMS 부품의 제조는 후속적으로 표면 마이크로머시닝 방법들에 기초하여 이루어져서, 특히 실리콘의 활성층(5)에서 빔 또는 이동가능한 멤브레인의 방출을 허용한다.
대안적으로 및 당업자들에게 널리 공지된 바와 같이, MEMS 부품은 복수의 층들(전극, 유전체, 희생층(a sacrificial layer) 및 활성층을 포함함)의 연속적인 증착에 의해 그리고 이러한 상이한 층들 상에 모티프(motif)들을 생성하는 것에 의해 트래핑 층(3) 상에 직접 생성될 수 있다.
MEMS 부품 전에 통상적으로 수행되는 제어 엘리먼트(들)(예를 들어 CMOS)를 제조하기 위해 사용되는 마이크로전자 방법들은 이전 실시예에서와 같이 고온에서의 열처리의 적용을 요구한다. 본 발명에 따른 트래핑 층(3)이 이러한 유형의 처리 동안 어떠한 물리적 및 전기적 변화들도 겪지 않는다는 사실은 매우 유리하다.
제 3 실시예와 동일한 방식으로, 이러한 디바이스에서 전파되는 고주파수 신호들은 트래핑 층(3)에 침투하는 전자기장들을 생성한다. 손실들(삽입 손실들), 왜곡들(고조파) 및 다른 간섭들(혼선 등)은, 디바이스(6)의 사용을 위한 전체 의도된 온도 범위에 걸쳐 트래핑 층(3)의 10 kohm.cm에서의 더 높은 저항률로 인해 적을 것이다.
제 5 실시예에 따르면, 무선 주파수 애플리케이션들을 위한 구조체(11)는 (BAW[Bulk Acoustic Wave]로 지칭되는) 체적 음파 전파(volume sound wave propagation)에 의해 동작하는 무선 주파수 필터를 특징으로 하는 마이크로전자 디바이스(6)로 이루어지거나 이를 포함할 수 있다.
FBAR(thin-Film Bulk Acoustic Resonator) 유형의 BAW 필터의 제조는 압전 재료로 형성되는 활성층(5)을 요구하고, 여기서 음파는 2개의 주변 전극들 사이에 제한될 것이다. 따라서, 본 발명에 따른 구조체(11)는 1 내지 6 mm 두께의 유전체층(4)(예를 들어, 실리콘 옥사이드로 이루어짐)에 추가로, 예를 들어, 50 nm 내지 1 mm, 유리하게는 100 nm 두께의 알루미늄 나이트라이드로 형성된 활성층(5)을 포함할 수 있고, 트래핑 층(3)은 유전체층(4)과 지지 기판(2) 사이에 배열된다. 절연 캐비티들은 필터의 능동 영역들, 즉 음파들이 전파될 영역들 아래에 배열된다.
또한 BAW 필터의 제조는 RF 신호가 적용될 전극들을 증착하는 것을 수반하는 단계들을 요구한다.
본 발명에 따른 구조체는 한편으로는 절연 캐비티들의 깊이를 제한할 수 있게 하며, 절연 캐비티들의 절연 기능은 기판과 관련하여 트래핑 층(3)의 10 kohm.cm 초과의 저항률에 의해 전체 의도된 온도 범위에 걸쳐 덜 중요하게 되고; 이는 이러한 디바이스들의 제조 프로세스의 간소화, 유연성 및 견고성 측면에서 이점이다. 또한, 본 발명에 따른 구조체(11)는, 특히 선형성의 관점에서, 디바이스(6)의 사용을 위한 전체 의도된 온도 범위에 걸쳐 필터들의 더 양호한 성능들을 획득하는 것을 가능하게 한다.
이러한 제 5 실시예의 변형예에서, 마이크로전자 디바이스(6)는 (SAW[Surface Acoustic Wave]로 지칭되는) 표면 음파 전파(surface sound wave propagation)에 의해 동작하는 무선 주파수 필터를 포함한다.
SAW 필터의 제조는 압전 재료로 형성된 활성층(5)을 요구하며, 그 표면 상에는 빗 모양의 전극들의 어레이가 생성될 것이고, 음파는 이러한 전극들 사이에서 전파되도록 의도된다. 따라서, 본 발명에 따른 구조체(11)는 예를 들어, 200 nm 내지 20 mm, 유리하게는 0.6 mm 두께의 리튬 탄탈레이트로 형성된 활성층(5)을 포함할 수 있고, 트래핑 층(3)은 활성층(5)과 지지 기판(2) 사이에 배열된다. 유전체층(4)은 선택적으로 활성층(5)과 트래핑 층(3) 사이에 추가될 수 있다.
본 발명에 따른 구조체(11)는, 특히 삽입 손실들 및 선형성의 관점에서, 디바이스(6)의 사용을 위한 전체 의도된 온도 범위에 걸쳐 더 양호한 필터 성능들을 획득하는 것을 가능하게 한다.
본 발명에 따른 무선 주파수 애플리케이션들을 위한 구조체들(1, 1', 11)은 앞서 언급된 실시예들로 제한되지 않는다. 이들은, 고주파수 신호들이 전파되고 지지 기판(2)에서 바람직하지 않은 손실들 또는 간섭들을 경험하기 쉬운 임의의 애플리케이션에 대해 적합한데, 이는, 지지 기판(2) 상에 배열된 트래핑 층(3)의 물리적 및 전기적 특성들이 사용 온도 범위 내에서, 즉, [-20 ℃; 120 ℃]에서 안정된 양호한 RF 특성들(손실들, 비선형성 및 다른 간섭들을 제한함)을 구조체(1, 1', 11)에 부여하기 때문이다.

Claims (19)

  1. 무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11)로서,
    반도체 지지 기판(2);
    상기 지지 기판(2) 상에 배열되는 트래핑 층(3);을 포함하고,
    상기 트래핑 층(3)은 미리 결정된 결함 밀도보다 큰 결함 밀도를 포함하고, 상기 미리 결정된 결함 밀도는, 상기 트래핑 층(3)의 전기 저항률이 온도 범위 [-20 ℃; +120 ℃]에 걸쳐 10 kohm.cm 이상인 결함 밀도인,
    무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11).
  2. 제 1 항에 있어서,
    상기 트래핑 층(3)은 20 ℃에서, 10 kOhm.cm 초과, 바람직하게는 50 kOhm.cm 초과의 저항률을 갖는,
    무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11).
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 트래핑 층(3)과 상기 지지 기판(2) 사이의 열 팽창 계수에서의 차이는 100 ℃ 내지 1200 ℃에서 5 ppm/K 미만인,
    무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11).
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 트래핑 층(3)은 20 nm 미만, 바람직하게는 10 nm 미만인 크기의 마이크로구조체들을 포함하는,
    무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11).
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 트래핑 층(3)은 다공성 또는 다결정 재료를 포함하는,
    무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11).
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 트래핑 층(3)은 1 내지 20%의 탄소를 포함하는 다결정 실리콘을 포함하는,
    무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11).
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 트래핑 층(3)의 두께는 10 내지 50 μm, 바람직하게는 20 내지 30 μm인,
    무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11).
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 지지 기판(2)은 실리콘, 실리콘 게르마늄 및 실리콘 카바이드로부터 선택되는 재료들 중 적어도 하나를 포함하는,
    무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11).
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 지지 기판(2)의 저항률은 10 내지 2000 Ohm.cm인,
    무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11).
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 트래핑 층(3) 상에 활성층(5)이 배열되는,
    무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11).
  11. 제 10 항에 있어서,
    상기 활성층(5)은 반도체 재료로 형성되는,
    무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11).
  12. 제 10 항에 있어서,
    상기 활성층(5)은 압전 재료(piezoelectric material)로 형성되는,
    무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11).
  13. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 활성층(5)의 두께는 10 내지 50 μm인,
    무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11).
  14. 제 10 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 트래핑 층(3)과 상기 활성층(5) 사이에 유전체층(4)이 배열되는,
    무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11).
  15. 제 14 항에 있어서,
    상기 유전체층(4)은 10 nm 내지 6 μm인,
    무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11).
  16. 제 10 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 활성층(5)에 또는 상기 활성층(5) 상에 적어도 하나의 마이크로전자 디바이스가 존재하고, 상기 마이크로전자 디바이스는 스위칭 회로 또는 안테나 적응 회로(antenna adaptation circuit) 또는 무선 주파수 전력 증폭 회로(radiofrequency power amplification circuit)인,
    무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11).
  17. 제 10 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 활성층(5)에 또는 상기 활성층(5) 상에 적어도 하나의 마이크로전자 디바이스가 존재하고, 상기 마이크로전자 디바이스는 복수의 능동 컴포넌트들(active components) 및 복수의 수동 컴포넌트들(passive components)을 포함하는,
    무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11).
  18. 제 10 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 활성층(5)에 또는 상기 활성층(5) 상에 적어도 하나의 마이크로전자 디바이스가 존재하고, 상기 마이크로전자 디바이스는 옴-접촉 마이크로스위치(ohmic-contact microswitch) 또는 용량성 마이크로스위치로 이루어진 하나의 MEMS 스위칭 엘리먼트 및 적어도 하나의 제어 엘리먼트를 포함하는,
    무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11).
  19. 제 10 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 활성층(5)에 또는 상기 활성층(5) 상에 적어도 하나의 마이크로전자 디바이스가 존재하고, 상기 마이크로전자 디바이스는 체적 또는 표면 음파 전파( surface sound wave propagation)에 의해 동작하는 무선 주파수 필터인,
    무선 주파수 애플리케이션들을 위한 구조체(1, 1', 11).
KR1020177015538A 2014-12-04 2015-09-17 무선 주파수 애플리케이션들을 위한 구조체 Active KR102395398B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1402801A FR3029682B1 (fr) 2014-12-04 2014-12-04 Substrat semi-conducteur haute resistivite et son procede de fabrication
FR1402801 2014-12-04
PCT/FR2015/052494 WO2016087728A1 (fr) 2014-12-04 2015-09-17 Structure pour applications radiofréquences

Publications (2)

Publication Number Publication Date
KR20170091627A true KR20170091627A (ko) 2017-08-09
KR102395398B1 KR102395398B1 (ko) 2022-05-10

Family

ID=53039463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177015538A Active KR102395398B1 (ko) 2014-12-04 2015-09-17 무선 주파수 애플리케이션들을 위한 구조체

Country Status (8)

Country Link
US (1) US10250282B2 (ko)
EP (2) EP3872839A1 (ko)
JP (1) JP6612872B2 (ko)
KR (1) KR102395398B1 (ko)
CN (1) CN107004572B (ko)
FR (1) FR3029682B1 (ko)
SG (1) SG11201704516QA (ko)
WO (1) WO2016087728A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210020024A (ko) * 2018-06-14 2021-02-23 신에쯔 한도타이 가부시키가이샤 첩합soi웨이퍼의 제조방법 및 첩합soi웨이퍼
KR20210027261A (ko) * 2018-07-05 2021-03-10 소이텍 집적 무선 주파수 디바이스를 위한 기판 및 이를 제조하기 위한 방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3037438B1 (fr) 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
US10523178B2 (en) 2015-08-25 2019-12-31 Avago Technologies International Sales Pte. Limited Surface acoustic wave (SAW) resonator
US10530327B2 (en) * 2015-08-25 2020-01-07 Avago Technologies International Sales Pte. Limited Surface acoustic wave (SAW) resonator
US10541667B2 (en) * 2015-08-25 2020-01-21 Avago Technologies International Sales Pte. Limited Surface acoustic wave (SAW) resonator having trap-rich region
US10181428B2 (en) * 2015-08-28 2019-01-15 Skyworks Solutions, Inc. Silicon on porous silicon
EP3144958B1 (en) 2015-09-17 2021-03-17 Soitec Structure for radiofrequency applications and process for manufacturing such a structure
JP6947158B2 (ja) * 2016-02-25 2021-10-13 日本ゼオン株式会社 熱伝導シートおよびその製造方法、ならびに放熱装置
FR3053532B1 (fr) * 2016-06-30 2018-11-16 Soitec Structure hybride pour dispositif a ondes acoustiques de surface
FR3058561B1 (fr) 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
FR3062238A1 (fr) 2017-01-26 2018-07-27 Soitec Support pour une structure semi-conductrice
FR3062517B1 (fr) 2017-02-02 2019-03-15 Soitec Structure pour application radiofrequence
US10784348B2 (en) 2017-03-23 2020-09-22 Qualcomm Incorporated Porous semiconductor handle substrate
US11063117B2 (en) * 2017-04-20 2021-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure having carrier-trapping layers with different grain sizes
FR3067517B1 (fr) 2017-06-13 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Substrat soi compatible avec les technologies rfsoi et fdsoi
FR3079662B1 (fr) * 2018-03-30 2020-02-28 Soitec Substrat pour applications radiofrequences et procede de fabrication associe
FR3098642B1 (fr) * 2019-07-12 2021-06-11 Soitec Silicon On Insulator procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges
WO2021015816A1 (en) * 2019-07-19 2021-01-28 Iqe Plc Semiconductor material having tunable permittivity and tunable thermal conductivity
CN113629182A (zh) * 2020-05-08 2021-11-09 济南晶正电子科技有限公司 一种tc-saw复合衬底及其制备方法
CN111884616B (zh) * 2020-07-23 2021-04-13 中国科学院上海微系统与信息技术研究所 一种衬底基板/压电材料薄膜结构及其制备方法和应用
US20220116014A1 (en) * 2020-10-13 2022-04-14 RF360 Europe GmbH Surface acoustic wave (saw) device with high permittivity dielectric for intermodulation distortion improvement
CN112260660B (zh) * 2020-10-21 2023-03-03 济南晶正电子科技有限公司 一种复合基底、复合薄膜及其制备方法
FR3117668B1 (fr) * 2020-12-16 2022-12-23 Commissariat Energie Atomique Structure amelioree de substrat rf et procede de realisation
CN112750686B (zh) * 2020-12-30 2021-12-07 济南晶正电子科技有限公司 一种多层衬底、电子元器件及多层衬底制备方法
JP2023054965A (ja) * 2021-10-05 2023-04-17 信越半導体株式会社 シリコンウエーハ及びｓｏｉウエーハ並びにそれらの製造方法
FR3136325B1 (fr) * 2022-06-02 2025-10-03 Soitec Silicon On Insulator Dispositif a ondes elastiques de surface
EP4533661A1 (fr) * 2022-06-02 2025-04-09 Soitec Procédé de fabrication d'un dispositif à ondes élastiques de surface

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637883A (en) * 1995-02-27 1997-06-10 The United States Of America As Represented By The Secretary Of The Navy Optically addressed spatial light modulator using an intrinsic semiconductor active material and high resistivity cladding layers
KR20060118437A (ko) * 2003-09-26 2006-11-23 위니베르시트카솔리끄드루뱅 저항손을 감소시키는 다층 반도체 구조의 제조 방법
KR20130137013A (ko) * 2010-12-24 2013-12-13 아이오 세미컨덕터, 인코포레이티드 반도체 소자들을 위한 트랩 리치 층
KR20140027153A (ko) * 2011-03-22 2014-03-06 소이텍 무선 주파수 응용들을 위한 절연체 위 반도체형 기판의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4983010B2 (ja) * 2005-11-30 2012-07-25 富士通株式会社 圧電素子及びその製造方法
JP2009231376A (ja) * 2008-03-19 2009-10-08 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法
US8536021B2 (en) * 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
KR101876579B1 (ko) * 2012-09-13 2018-07-10 매그나칩 반도체 유한회사 전력용 반도체 소자 및 그 소자의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637883A (en) * 1995-02-27 1997-06-10 The United States Of America As Represented By The Secretary Of The Navy Optically addressed spatial light modulator using an intrinsic semiconductor active material and high resistivity cladding layers
KR20060118437A (ko) * 2003-09-26 2006-11-23 위니베르시트카솔리끄드루뱅 저항손을 감소시키는 다층 반도체 구조의 제조 방법
KR20130137013A (ko) * 2010-12-24 2013-12-13 아이오 세미컨덕터, 인코포레이티드 반도체 소자들을 위한 트랩 리치 층
KR20140027153A (ko) * 2011-03-22 2014-03-06 소이텍 무선 주파수 응용들을 위한 절연체 위 반도체형 기판의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210020024A (ko) * 2018-06-14 2021-02-23 신에쯔 한도타이 가부시키가이샤 첩합soi웨이퍼의 제조방법 및 첩합soi웨이퍼
KR20210027261A (ko) * 2018-07-05 2021-03-10 소이텍 집적 무선 주파수 디바이스를 위한 기판 및 이를 제조하기 위한 방법

Also Published As

Publication number Publication date
EP3227905B1 (fr) 2021-08-18
EP3872839A1 (fr) 2021-09-01
FR3029682A1 (fr) 2016-06-10
FR3029682B1 (fr) 2017-12-29
US10250282B2 (en) 2019-04-02
EP3227905A1 (fr) 2017-10-11
SG11201704516QA (en) 2017-07-28
JP2018501651A (ja) 2018-01-18
CN107004572B (zh) 2020-05-22
WO2016087728A1 (fr) 2016-06-09
US20170331501A1 (en) 2017-11-16
JP6612872B2 (ja) 2019-11-27
KR102395398B1 (ko) 2022-05-10
CN107004572A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
KR102395398B1 (ko) 무선 주파수 애플리케이션들을 위한 구조체
JP2018501651A5 (ko)
CN106575637B (zh) 用于射频应用的结构
JP7053502B2 (ja) 無線周波数用途のための構造
US20200336127A1 (en) Hybrid structure for a surface acoustic wave device
US12418120B2 (en) Structure for radio frequency applications
TWI849089B (zh) 供無線射頻應用之包含埋置多孔層之半導體結構
US20210183691A1 (en) Substrate for an integrated radiofrequency device, and process for manufacturing same
JP2021520755A (ja) フィルムバルク音響波共振器およびその製造方法
TW202006896A (zh) 集成射頻元件用底材及其製作方法

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 4