KR20170093370A - 데이터 저장 장치 - Google Patents

데이터 저장 장치 Download PDF

Info

Publication number
KR20170093370A
KR20170093370A KR1020160014674A KR20160014674A KR20170093370A KR 20170093370 A KR20170093370 A KR 20170093370A KR 1020160014674 A KR1020160014674 A KR 1020160014674A KR 20160014674 A KR20160014674 A KR 20160014674A KR 20170093370 A KR20170093370 A KR 20170093370A
Authority
KR
South Korea
Prior art keywords
operation information
controller
memory device
reliability
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020160014674A
Other languages
English (en)
Other versions
KR102504763B1 (ko
Inventor
김지열
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160014674A priority Critical patent/KR102504763B1/ko
Priority to US15/202,777 priority patent/US10013190B2/en
Priority to CN201610671981.1A priority patent/CN107045484B/zh
Publication of KR20170093370A publication Critical patent/KR20170093370A/ko
Application granted granted Critical
Publication of KR102504763B1 publication Critical patent/KR102504763B1/ko
Assigned to 미미르아이피 엘엘씨 reassignment 미미르아이피 엘엘씨 권리의 전부이전등록 Assignors: 에스케이하이닉스 주식회사
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Probability & Statistics with Applications (AREA)

Abstract

데이터 저장 장치는 원시 동작 정보가 저장된 동작 정보 영역을 포함하고, 상기 원시 동작 정보를 사용하여 제1 초기화 동작을 수행하도록 구성된 비휘발성 메모리 장치 및 상기 원시 동작 정보에 대해 관리 동작을 수행하도록 구성된 컨트롤러를 포함하되, 상기 동작 정보 영역은 상기 관리 동작이 수행되기 전까지 변경 금지된다.

Description

데이터 저장 장치{DATA STORAGE DEVICE}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 데이터 저장 장치에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 비휘발성 메모리 장치의 동작 정보에 대해 신뢰성 관리 동작을 수행하는 데이터 저장 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 원시 동작 정보가 저장된 동작 정보 영역을 포함하고, 상기 원시 동작 정보를 사용하여 제1 초기화 동작을 수행하도록 구성된 비휘발성 메모리 장치 및 상기 원시 동작 정보에 대해 관리 동작을 수행하도록 구성된 컨트롤러를 포함하되, 상기 동작 정보 영역은 상기 관리 동작이 수행되기 전까지 변경 금지될 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 컨트롤러 및 상기 컨트롤러의 제어에 따라 제1 초기화 동작 또는 제2 초기화 동작을 수행하도록 구성된 비휘발성 메모리 장치를 포함하되, 상기 제1 초기화 동작은 상기 비휘발성 메모리 장치에 의해 신뢰성이 점검된 동작 정보에 근거하여 수행되고, 상기 제2 초기화 동작은 상기 컨트롤러에 의해 신뢰성이 점검된 동작 정보에 근거하여 수행될 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 컨트롤러 및 원시 동작 정보가 저장된 동작 정보 영역을 포함하고, 상기 컨트롤러의 제어에 따라 제1 초기화 동작 또는 제2 초기화 동작을 수행하도록 구성된 비휘발성 메모리 장치를 포함하되, 상기 제1 초기화 동작은 상기 원시 동작 정보에 근거하여 수행되고, 상기 제2 초기화 동작은 상기 컨트롤러의 관리 동작을 통해 관리된 동작 정보에 근거하여 수행될 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 비휘발성 메모리 장치의 동작 정보에 대해 신뢰성 관리 동작을 수행할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 신뢰성 관리 동작을 통해 증가된 가용 메모리 용량을 제공할 수 있다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도,
도2는 도1의 비휘발성 메모리 장치의 세부적인 구성을 예시적으로 도시한 블록도,
도3은 도1의 비휘발성 메모리 장치의 제1 초기화 동작이 수행되는 방법을 예시적으로 도시하는 도면,
도4는 도1의 컨트롤러가 신뢰성 관리 동작을 수행하는 방법을 예시적으로 도시하는 도면,
도5는 도1의 컨트롤러가 신뢰성 관리 동작을 수행하는 방법을 예시적으로 도시하는 도면,
도6은 도1의 비휘발성 메모리 장치의 제2 초기화 동작이 수행되는 방법을 예시적으로 도시하는 도면,
도7은 도1의 원시 동작 정보가 저장된 동작 정보 영역 및 관리된 동작 정보가 저장된 메모리 영역을 예시적으로 도시하는 도면,
도8은 본 발명의 실시 예에 따른 SSD를 도시하는 블록도,
도9는 본 발명의 실시 예에 따른 데이터 저장 장치가 적용된 데이터 처리 시스템을 도시하는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)를 도시한 블록도이다.
도1을 참조하면, 데이터 저장 장치(10)는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치(10)는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다.
데이터 저장 장치(10)는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
데이터 저장 장치(10)는 컨트롤러(100) 및 비휘발성 메모리 장치들(200A, 200B)을 포함할 수 있다.
컨트롤러(100)는 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 컨트롤러(100)는 외부 장치로부터 전송된 라이트 요청에 응답하여 비휘발성 메모리 장치들(200A, 200B)에 데이터를 저장하고, 외부 장치로부터 전송된 리드 요청에 응답하여 비휘발성 메모리 장치들(200A, 200B)에 저장된 데이터를 리드하여 외부 장치로 출력할 수 있다. 도1은 2개의 비휘발성 메모리 장치들(200A, 200B)을 도시하나, 본 발명의 실시 예는 이에 제한되지 않는다.
컨트롤러(100)는 비휘발성 메모리 장치(200A)의 동작 정보 영역(261A)에 저장된 원시 동작 정보(ROP1)에 대해 신뢰성 관리 동작을 수행할 수 있다. 구체적으로, 우선, 컨트롤러(100)는 원시 동작 정보(ROP1)에 근거하여 관리된 동작 정보(COP1)를 생성할 수 있다. 컨트롤러(100)는, 예를 들어, 원시 동작 정보(ROP1)를 ECC 알고리즘에 따라 인코딩함으로써 관리된 동작 정보(COP1)를 생성할 수 있다. 컨트롤러(100)는, 필요 시, 관리된 동작 정보(COP1)에 대해 신뢰성을 점검할 수 있다. 컨트롤러(100)는, 예를 들어, 관리된 동작 정보(COP1)를 ECC 알고리즘에 따라 디코딩함으로써 신뢰성을 점검할 수 있다.
컨트롤러(100)는 관리된 동작 정보(COP1)를 비휘발성 메모리 장치(200B)에 저장할 수 있다. 도1은 비휘발성 메모리 장치(200A)에 대응하는 관리된 동작 정보(COP1)가 비휘발성 메모리 장치(200B)에 저장되는 것으로 도시하나, 실시 예에 따라, 관리된 동작 정보(COP1)는 비휘발성 메모리 장치(200A)에 저장될 수도 있다. 한편, 도1은 비휘발성 메모리 장치(200A)의 원시 동작 정보(ROP1)에 대해서만 신뢰성 관리 동작이 수행되는 것으로 도시하나, 실시 예에 따라, 비휘발성 메모리 장치(200B)의 원시 동작 정보(ROP2)에 대해서도 신뢰성 관리 동작은 수행될 수 있다.
실시 예에 따라, 컨트롤러(100)는 비휘발성 메모리 장치(200B)에 대한 동작 성능을 향상시키기 위해서, 가비지 컬렉션 동작, 웨어 레벨링 동작, 리드 리클레임 동작 및 백업 동작과 같은 백그라운드 동작들을 수행할 수 있다. 컨트롤러(100)는 비휘발성 메모리 장치(200B)에 저장된 관리된 동작 정보(COP1)에 대해서도, 다른 데이터와 마찬가지로 백그라운드 동작을 수행할 수 있고, 백그라운드 동작은 관리된 동작 정보(COP1)에 대해 신뢰성을 점검하는 단계를 포함할 수 있다. 즉, 신뢰성 관리 동작은 백그라운드 동작의 일부로서 수행될 수 있다.
동작 정보 영역(261A)은 컨트롤러(100)의 신뢰성 관리 동작이 수행되기 전까지 소거 등의 변경이 금지되고, 신뢰성 관리 동작이 수행된 이후부터 변경 가능한 영역일 수 있다. 컨트롤러(100)는 신뢰성 관리 동작을 개시한 때부터 원시 동작 정보(ROP1)에 대한 신뢰성을 책임질 수 있기 때문에, 신뢰성 관리 동작을 수행한 이후, 필요에 따라, 동작 정보 영역(261A)을 소거하고 가용 메모리 영역으로 편입시킬 수 있다. 즉, 신뢰성 관리 동작이 수행됨으로써 비휘발성 메모리 장치(261A)의 가용 메모리 용량은 증가될 수 있다.
실시 예에 따라, 관리된 동작 정보(COP1)가 저장되는 메모리 영역(262B)의 데이터 밀도는 동작 정보 영역(261A)의 데이터 밀도보다 높을 수 있다. 이러한 경우, 신뢰성 관리 동작이 수행됨으로써 비휘발성 메모리 장치들(200A, 200B) 전체의 가용 메모리 용량은 증가될 수 있다.
컨트롤러(100)는 비휘발성 메모리 장치(200A)가 제1 초기화 동작 또는 제2 초기화 동작을 통해 초기화되도록 제어할 수 있다. 후술될 바와 같이, 제1 초기화 동작은 동작 정보 영역(261A)으로부터 리드된 원시 동작 정보(ROP1)에 근거하여 수행되고, 제2 초기화 동작은 컨트롤러(100)의 신뢰성 관리 동작을 통해 관리된 동작 정보(COP1)에 근거하여 수행될 수 있다. 다른 말로 하면, 제1 초기화 동작은 비휘발성 메모리 장치(200A)에 의해 신뢰성이 점검된 동작 정보에 근거하여 수행되고, 제2 초기화 동작은 컨트롤러(100)에 의해 신뢰성이 점검된 동작 정보에 근거하여 수행될 수 있다.
컨트롤러(100)는 신뢰성 관리 동작을 수행하기 이전에는 비휘발성 메모리 장치(200A)가 제1 초기화 동작을 수행하도록 제어할 수 있다. 즉, 신뢰성 관리 동작이 수행되기 이전에는, 비휘발성 메모리 장치(200A)는 스스로 원시 동작 정보(ROP1)에 대한 신뢰성을 점검함으로써 제1 초기화 동작을 수행할 수 있다. 컨트롤러(100)는 신뢰성 관리 동작을 수행한 이후에는 비휘발성 메모리 장치(200A)가 제2 초기화 동작을 수행하도록 제어할 수 있다. 즉, 신뢰성 관리 동작이 수행된 이후에는, 비휘발성 메모리 장치(200A)는 컨트롤러(100)가 신뢰성을 점검하여 전송해준 관리된 동작 정보(COP1)에 근거하여 제2 초기화 동작을 수행할 수 있다. 특히, 컨트롤러(100)가 신뢰성 관리 동작을 수행한 이후에 동작 정보 영역(261A)을 소거하여 가용 메모리 영역으로 편입시킨 경우에는, 비휘발성 메모리 장치(200A)는 더 이상 제1 초기화 동작을 통해 초기화될 수 없고, 제2 초기화 동작을 통해서만 초기화될 수 있을 것이다.
컨트롤러(100)는 비휘발성 메모리 장치(200A)를 제어하는 방식과 동일하게 비휘발성 메모리 장치(200B)를 제어할 수 있다. 컨트롤러는 비휘발성 메모리 장치들(200A, 200B)이 각각 서로 다른 초기화 동작을 통해 초기화되도록 제어할 수 있다. 예를 들어, 컨트롤러는 관리된 동작 정보(COP1)에 근거하여 제2 초기화 동작을 수행하도록 비휘발성 메모리 장치(200A)를 제어하고, 원시 동작 정보(ROP2)에 근거하여 제1 초기화 동작을 수행하도록 비휘발성 메모리 장치(200B)를 제어할 수 있다.
실시 예에 따라, 컨트롤러(100)의 신뢰성 점검의 성능은 비휘발성 메모리 장치들(200A, 200B) 각각의 신뢰성 점검의 성능보다 뛰어날 수 있다. 예를 들어, 컨트롤러(100)는 비휘발성 메모리 장치(200A)보다 우수한 에러 검출 및 정정 능력을 가질 수 있다. 따라서, 원시 동작 정보(ROP1)는 컨트롤러(100)의 신뢰성 관리 동작을 통해 보다 안전하게 관리될 수 있다.
비휘발성 메모리 장치들(200A, 200B) 각각은 컨트롤러(100)의 제어에 따라, 컨트롤러(100)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(100)로 전송할 수 있다.
비휘발성 메모리 장치들(200A, 200B)은 원시 동작 정보(ROP1, ROP2)가 저장된 동작 정보 영역들(261A, 261B)을 각각 포함할 수 있다. 예를 들어, 원시 동작 정보(ROP1)는 비휘발성 메모리 장치(200A)의 동작에 필요한 파라미터 및 옵션 정보를 포함할 수 있다. 원시 동작 정보(ROP1)는 비휘발성 메모리 장치를 테스트한 결과에 따라 생성되는 불량 메모리 영역 및 이를 대체하기 위한 리페어 메모리 영역에 대한 정보를 포함할 수 있다. 원시 동작 정보(ROP1)는 비휘발성 메모리 장치(200A)가 제조될 때 생성되고 동작 정보 영역(261A)에 저장될 수 있다. 원시 동작 정보(ROP1)는 비휘발성 메모리 장치(200A)의 동작을 위해 반드시 필요한 데이터이므로, 동작 정보 영역(261A)은 기본적으로 컨트롤러(100)에 의한 변경이 금지되고, 신뢰성의 극대화를 위해 낮은 데이터 밀도를 가질 수 있다.
비휘발성 메모리 장치들(200A, 200B) 각각은 컨트롤러(100)의 제어에 따라, 제1 초기화 동작 또는 제2 초기화 동작을 수행할 수 있다. 예를 들어, 비휘발성 메모리 장치(200A)는 동작 정보 영역(261A)으로부터 원시 동작 정보(ROP1)를 리드하고 리드된 동작 정보에 대해 신뢰성 점검하고 신뢰성 점검된 동작 정보를 셋팅함으로써 제1 초기화 동작을 수행할 수 있다. 그리고, 비휘발성 메모리 장치(200A)는 컨트롤러(100)로부터 신뢰성 관리 동작에 따라 관리된 동작 정보(COP1)를 전송받고 전송된 동작 정보를 셋팅함으로써 제2 초기화 동작을 수행할 수 있다.
비휘발성 메모리 장치는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
도2는 도1의 비휘발성 메모리 장치(200A)의 세부적인 구성을 예시적으로 도시한 블록도이다. 도1의 비휘발성 메모리 장치(200B)는 비휘발성 메모리 장치(200A)와 실질적으로 동일하게 구성되고 동작할 수 있다.
도2를 참조하면, 비휘발성 메모리 장치(200A)는 제어 로직(210), 전압 공급부(220), 인터페이스부(230), 어드레스 디코더(240), 데이터 입출력부(250) 및 메모리 영역(260)을 포함할 수 있다.
제어 로직(210)은 컨트롤러(100)의 제어에 따라 비휘발성 메모리 장치(200A)의 제반 동작들을 제어할 수 있다. 제어 로직(210)은 컨트롤러(100)로부터 전송된 커맨드를 인터페이스부(230)부터 전송받고, 커맨드에 응답하여 제어 신호들을 비휘발성 메모리 장치(200A)의 내부 유닛들로 전송할 수 있다. 제어 로직(210)은 컨트롤러(100)의 제어에 따라 제1 초기화 동작 또는 제2 초기화 동작을 수행할 수 있다.
제어 로직(210)은 동작 정보 영역(261A)으로부터 원시 동작 정보(ROP1)를 리드하고, 리드된 동작 정보에 대해 신뢰성을 점검하고, 신뢰성 점검된 동작 정보를 내부 레지스터에 셋팅함으로써, 제1 초기화 동작을 수행할 수 있다.
제어 로직(210)은 신뢰성 점검부를 포함할 수 있다. 신뢰성 점검부는 동작 정보 영역(261A)으로부터 리드된 동작 정보에 대해 신뢰성을 점검할 수 있다. 신뢰성 점검은, 예를 들어, 과반수 체크 및/또는 순환 중복 검사 등을 통해 수행될 수 있다.
전압 공급부(220)는 제어 로직(210)의 제어에 따라, 비휘발성 메모리 장치(200A)의 제반 동작에 필요한 다양한 동작 전압들을 생성할 수 있다. 전압 공급부(220)는, 예를 들어, 소거 동작에 필요한 소거 전압을 메모리 영역으로 공급할 수 있다. 전압 공급부(220)는, 예를 들어, 라이트 또는 리드 동작들에서 사용될 다양한 전압들을 어드레스 디코더(240)로 공급할 수 있다.
인터페이스부(230)는 컨트롤러(100)와 커맨드 및 어드레스를 포함한 각종 제어 신호들 및 데이터를 주고 받을 수 있다. 인터페이스부(230)는 입력된 각종 제어 신호들 및 데이터를 비휘발성 메모리 장치(200A)의 내부 유닛들로 전송할 수 있다.
어드레스 디코더(240)는 메모리 영역(260)에서 액세스될 부분을 선택하기 위해 어드레스를 디코딩할 수 있다. 어드레스 디코더(240)는 디코딩 결과에 따라 워드라인들(WL)을 선택적으로 구동하고, 비트라인들(BL)을 선택적으로 구동하도록 데이터 입출력부(250)를 제어할 수 있다.
데이터 입출력부(250)는 인터페이스부(230)로부터 전송된 데이터를 비트라인들(BL)을 통해 메모리 영역으로 전송할 수 있다. 데이터 입출력부(250)는 메모리 영역(260)으로부터 비트라인들(BL)을 통해 리드된 데이터를 인터페이스부(230)로 전송할 수 있다. 데이터 입출력부(250)는 메모리 영역(260)에 포함된 메모리 셀이 리드 전압에 응답하여 온/오프됨에 따라 형성된 커런트를 센싱하고, 센싱 결과에 따라 메모리 셀로부터 리드된 데이터를 획득할 수 있다.
메모리 영역(260)은 워드라인들(WL)을 통해 어드레스 디코더(240)와 연결될 수 있고, 비트라인들(BL)을 통해 데이터 입출력부(250)와 연결될 수 있다. 메모리 영역(260)은 워드라인들(WL)과 비트라인들(BL)이 교차하는 영역에 각각 배치되고 데이터가 저장되는 복수의 메모리 셀들을 포함할 수 있다. 메모리 영역(260)은 2차원 또는 3차원 구조의 메모리 셀 어레이를 포함할 수 있다.
메모리 영역(260)은 가용 메모리 영역(262A) 및 동작 정보 영역(261A)을 포함할 수 있다. 가용 메모리 영역(262A)은 복수의 메모리 블록들(BLK0~BLKn)을 포함할 수 있다. 메모리 블록은, 예를 들어, 소거 동작이 수행되는 단위일 수 있다. 동작 정보 영역(261A) 원시 관리 정보가 저장되는 영역일 수 있다. 동작 정보 영역(261A)은, 예를 들어, 하나 이상의 메모리 블록들을 포함할 수 있다.
도3은 도1의 비휘발성 메모리 장치(200A)의 제1 초기화 동작이 수행되는 방법을 예시적으로 도시하는 도면이다. 비휘발성 메모리 장치(200A)는 컨트롤러(100)의 제어에 따라 제1 초기화 동작을 수행할 수 있다. 컨트롤러(100)는, 예를 들어, 파워 온 시 또는 호스트의 요청에 의해서, 초기화 커맨드/신호를 통해 제1 초기화 동작을 제어할 수 있다.
도3을 참조하면, 단계(S11)에서, 비휘발성 메모리 장치(200A)는 동작 정보 영역(261A)으로부터 원시 동작 정보(ROP1)를 리드할 수 있다.
단계(S12)에서, 비휘발성 메모리 장치(200A)는 리드된 동작 정보에 대해 신뢰성을 점검할 수 있다.
단계(S13)에서, 비휘발성 메모리 장치(200A)는 신뢰성 점검이 통과된 동작 정보를 내부의 레지스터(222)에 셋팅할 수 있다.
정리하면, 제1 초기화 동작은 비휘발성 메모리 장치에 의해 신뢰성이 점검된 동작 정보에 근거하여 수행될 수 있다.
도4는 도1의 컨트롤러(100)가 신뢰성 관리 동작을 수행하는 방법을 예시적으로 도시하는 도면이다.
도4를 참조하면, 우선, 단계(S21)에서 컨트롤러(100)는 비휘발성 메모리 장치(200A)가 원시 동작 정보(ROP1)를 리드하고 컨트롤러(100)로 전송하도록 제어할 수 있다.
또는, 실시 예에 따라, 컨트롤러(100)는 단계들(S22~S24)에 도시된 바와 같이, 원시 동작 정보(ROP1)를 처리하고 컨트롤러(100)로 전송하도록 제어할 수 있다. 구체적으로, 단계(S22)에서, 비휘발성 메모리 장치(200A)는 컨트롤러(100)의 제어에 따라 동작 정보 영역(261A)으로부터 원시 동작 정보(ROP1)를 리드할 수 있다. 단계(S23)에서, 비휘발성 메모리 장치(200A)는 리드된 동작 정보에 대해 신뢰성을 점검할 수 있다. 단계(S24)에서, 비휘발성 메모리 장치(200A)는 신뢰성 점검된 동작 정보를 컨트롤러(100)로 전송할 수 있다.
단계(S25)에서, 컨트롤러(100)는 전송된 동작 정보에 근거하여 관리된 동작 정보(COP1)를 생성할 수 있다. 컨트롤러(100)는, 예를 들어, 전송된 동작 정보를 인코딩부(110)를 통해 ECC 알고리즘에 따라 인코딩함으로써 관리된 동작 정보(COP1)를 생성할 수 있다.
단계(S26)에서, 컨트롤러(100)는 관리된 동작 정보(COP1)를 비휘발성 메모리 장치(200B)의 메모리 영역(262B)에 저장할 수 있다.
실시 예에 따라, 컨트롤러(100)는 신뢰성 관리 동작을 수행한 이후, 동작 정보 영역(261A)을 소거하고 가용 메모리 영역으로 편입시킬 수 있다.
도5는 도1의 컨트롤러(100)가 신뢰성 관리 동작을 수행하는 방법을 예시적으로 도시하는 도면이다. 컨트롤러(100)는, 예를 들어, 가비지 컬렉션 동작, 웨어 레벨링 동작, 리드 리클레임 동작 및 백업 동작과 같은 백그라운드 동작의 일부로서, 비휘발성 메모리 장치(200B)에 저장된 관리된 동작 정보(COP1)에 대해 신뢰성 관리 동작을 수행할 수 있다.
단계(S31)에서, 컨트롤러(100)는 비휘발성 메모리 장치(200B)로부터 관리된 동작 정보(COP1)를 리드할 수 있다.
단계(S32)에서, 컨트롤러(100)는 관리된 동작 정보(COP1)에 대해 신뢰성을 점검할 수 있다. 컨트롤러(100)는, 예를 들어, 관리된 동작 정보(COP1)를 디코딩부(120)를 통해 ECC 알고리즘에 따라 디코딩함으로써 신뢰성을 점검할 수 있다. 컨트롤러(100)는 관리된 동작 정보(COP1)에서 에러를 검출하고 정정함으로써 신뢰성 점검된 동작 정보(COP11)를 생성할 수 있다.
단계(S33)에서, 컨트롤러(100)는 신뢰성 점검된 동작 정보(COP11)를 비휘발성 메모리 장치(200B)에 새롭게 저장할 수 있다. 예를 들어, 컨트롤러(100)는 관리된 동작 정보(COP1)의 신뢰성이 좋지 않을 때, 즉, 에러 발생률이 높을 때, 에러가 정정된 동작 정보(COP11)를 새롭게 저장할 수 있다.
실시 예에 따라, 컨트롤러(100)는 비휘발성 메모리 장치(200B)에 저장된 동작 정보(COP1)에 대해 신뢰성이 아직 보장된다면, 새로 저장하는 대신 저장된 동작 정보(COP1)를 그대로 유지할 수도 있을 것이다.
도6은 도1의 비휘발성 메모리 장치(200B)의 제2 초기화 동작이 수행되는 방법을 예시적으로 도시하는 도면이다.
단계(S41)에서, 컨트롤러(100)는 비휘발성 메모리 장치(200B)로부터 관리된 동작 정보(COP1)를 리드할 수 있다.
단계(S42)에서, 컨트롤러(100)는 관리된 동작 정보(COP1)에 대해 신뢰성을 점검할 수 있다. 컨트롤러(100)는, 예를 들어, 관리된 동작 정보(COP1)를 디코딩부(120)를 통해 ECC 알고리즘에 따라 디코딩함으로써 신뢰성을 점검할 수 있다. 컨트롤러(100)는 관리된 동작 정보(COP1)에서 에러를 검출하고 정정함으로써 신뢰성 점검된 동작 정보(COP11)를 생성할 수 있다.
단계(S43)에서, 컨트롤러(100)는 신뢰성 점검된 동작 정보(COP11)를 비휘발성 메모리 장치(200A)로 전송할 수 있다. 컨트롤러(100)는 비휘발성 메모리 장치(200A)로 신뢰성 점검된 동작 정보(COP11)와, 제2 초기화 동작을 제어하기 위한 초기화 커맨드/신호를 함께 전송할 수 있다.
단계에서, 비휘발성 메모리 장치(200A)는 컨트롤러(100)로부터 전송된 동작 정보(COP11)를 내부의 레지스터(222)에 셋팅할 수 있다.
도7은 도1의 원시 동작 정보(ROP1)가 저장된 동작 정보 영역(261A) 및 관리된 동작 정보(COP1)가 저장된 메모리 영역(262B)을 예시적으로 도시하는 도면이다. 동작 정보 영역(261A) 및 메모리 영역(262B) 각각은, 예를 들어, 메모리 블록일 수 있다.
상술한 바와 같이, 원시 동작 정보(ROP1)는 비휘발성 메모리 장치(200A)의 동작에 반드시 필요한 데이터이므로, 비휘발성 메모리 장치(200A) 차원에서 신뢰성을 보장하기 위한 다양한 방안들이 마련될 수 있다. 예를 들어, 원시 동작 정보(ROP1)는 신뢰성 점검부(211)에 의해 신뢰성이 점검될 수 있고, 동작 정보 영역(261A)은 컨트롤러(100)에 의한 소거 등의 변경이 기본적으로 금지될 수 있다.
뿐만 아니라, 도7을 참조하면, 동작 정보 영역(261A)은 낮은 데이터 밀도를 가질 수 있다. 동작 정보 영역(261A)에서 일정 부분 영역(P11)만이 원시 동작 정보(ROP1)를 저장하기 위해서 사용되고, 나머지 영역(P12)은 데이터를 저장하지 않거나 더미 데이터를 저장할 수 있다. 이러한 경우, 나머지 영역(P12)에 기인하여 원시 동작 정보(ROP1)로 미치는 영향은 고려될 필요가 없기 때문에, 원시 동작 정보(ROP1)는 보다 안전하게 동작 정보 영역(261A)에서 유지될 수 있다.
반면에, 메모리 영역(262B)은 동작 정보 영역(261A)보다 높은 데이터 밀도를 가질 수 있다. 메모리 영역(262B)은 관리된 동작 정보(COP1)뿐만 아니라 다른 의미있는 데이터를 저장하기 위해서 모두 사용될 수 있다. 이는, 관리된 동작 정보(COP1)는 보다 높은 신뢰성 보장 능력을 가진 컨트롤러(100)에 의해 관리되므로, 원시 동작 정보(ROP1)만큼 신뢰성이 극대화되지 않아도 충분할 수 있기 때문이다.
결과적으로, 신뢰성 관리 동작이 수행된 후 비효율적으로 사용되던 동작 정보 영역(261A)이 소거되고 가용 메모리 영역으로 편입될 때, 비휘발성 메모리 장치들(200A, 200B)의 전체 가용 메모리 용량은 증가될 수 있다.
도8은 본 발명의 실시 예에 따른 SSD(1000)를 도시하는 블록도이다.
SSD(1000)는 컨트롤러(1100)와 저장 매체(1200)를 포함할 수 있다.
컨트롤러(1100)는 호스트 장치(1500)와 저장 매체(1200) 사이의 데이터 교환을 제어할 수 있다. 컨트롤러(1100)는 프로세서(1110), 램(1120), 롬(1130), ECC부(1140), 호스트 인터페이스(1150) 및 저장 매체 인터페이스(1160)를 포함할 수 있다.
컨트롤러(1100)는 도1에 도시된 컨트롤러(100)와 실질적으로 유사하게 동작할 수 있다. 컨트롤러(1100)는 비휘발성 메모리 장치들(NVM0~NVMn)의 원시 동작 정보에 대해 신뢰성 관리 동작을 수행할 수 있다. 컨트롤러(1100)는 신뢰성 관리 동작을 수행한 이후부터 동작 정보 영역을 소거하고 가용 메모리 영역으로 편입시킬 수 있다. 또한, 컨트롤러(1100)는 제1 초기화 동작 또는 제2 초기화 동작을 수행하도록 비휘발성 메모리 장치들(NVM0~NVMn)을 제어할 수 있다. 컨트롤러는 신뢰성 관리 동작을 통해 관리된 동작 정보를 전송함으로써 제2 초기화 동작을 수행하도록 비휘발성 메모리 장치들(NVM0~NVMn)을 제어할 수 있다.
프로세서(1110)는 컨트롤러(1100)의 제반 동작을 제어할 수 있다. 프로세서(1110)는 호스트 장치(1500)의 데이터 처리 요청에 따라 저장 매체(1200)에 데이터를 저장하고, 저장 매체(1200)로부터 저장된 데이터를 리드할 수 있다. 프로세서(1110)는 저장 매체(1200)를 효율적으로 관리하기 위해서, 머지 동작 및 웨어 레벨링 동작 등과 같은 SSD(1000)의 내부 동작을 제어할 수 있다.
램(1120)은 프로세서(1110)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 램(1120)은 호스트 인터페이스(1150)로부터 전송된 데이터를 저장 매체(1200)에 전달하기 전에 임시 저장할 수 있고. 저장 매체(1200)로부터 전송된 데이터를 호스트 장치(1500)로 전달하기 전에 임시 저장할 수 있다.
롬(1130)은 프로세서(1110)에 의해 리드되는 프로그램 코드를 저장할 수 있다. 프로그램 코드는 프로세서(1110)가 컨트롤러(1100)의 내부 유닛들을 제어하기 위해서 프로세서(1110)에 의해 처리되는 명령들을 포함할 수 있다.
ECC부(1140)는 저장 매체(1200)에 저장될 데이터를 인코딩하고, 저장 매체(1200)로부터 리드된 데이터를 디코딩할 수 있다. ECC부(1140)는 ECC 알고리즘에 따라 데이터에 발생된 에러를 검출하고 정정할 수 있다.
호스트 인터페이스(1150)는 호스트 장치(1500)와 데이터 처리 요청 및 데이터 등을 교환할 수 있다.
저장 매체 인터페이스(1160)는 저장 매체(1200)로 제어 신호 및 데이터를 전송할 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)로부터 데이터를 전송받을 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)와 복수의 채널들(CH0~CHn)을 통해 연결될 수 있다.
저장 매체(1200)는 복수의 비휘발성 메모리 장치들(NVM0~NVMn)을 포함할 수 있다. 복수의 비휘발성 메모리 장치들(NVM0~NVMn) 각각은 컨트롤러(1100)의 제어에 따라 라이트 동작 및 리드 동작을 수행할 수 있다. 복수의 비휘발성 메모리 장치들(NVM0~NVMn) 각각은 도1에 도시된 비휘발성 메모리 장치(200A)와 같이, 컨트롤러(1100)의 제어에 따라 제1 초기화 동작 또는 제2 초기화 동작을 수행할 수 있다.
도9는 본 발명의 실시 예에 따른 데이터 저장 장치(10)가 적용된 데이터 처리 시스템(2000)을 도시하는 블록도이다.
데이터 처리 시스템(2000)은 컴퓨터, 랩탑, 넷북, 스마트폰, 디지털 TV, 디지털 카메라, 네비게이션 등을 포함할 수 있다. 데이터 처리 시스템(2000)은 메인 프로세서(2100), 메인 메모리 장치(2200), 데이터 저장 장치(2300) 및 입출력 장치(2400)를 포함할 수 있다. 데이터 처리 시스템(2000)의 내부 유닛들은 시스템 버스(2500)를 통해서 데이터 및 제어 신호 등을 주고받을 수 있다.
메인 프로세서(2100)는 데이터 처리 시스템(2000)의 제반 동작을 제어할 수 있다. 메인 프로세서(2100)는, 예를 들어, 마이크로프로세서와 같은 중앙 처리 장치일 수 있다. 메인 프로세서(2100)는 운영 체제, 애플리케이션 및 장치 드라이버 등의 소프트웨어들을 메인 메모리 장치(2200) 상에서 수행할 수 있다.
메인 메모리 장치(2200)는 메인 프로세서(2100)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 메인 메모리 장치(2200)는 데이터 저장 장치(2300) 및 입출력 장치(2400)로 전송될 데이터를 임시 저장할 수 있다.
데이터 저장 장치(2300)는 컨트롤러(2310) 및 저장 매체(2320)를 포함할 수 있다. 데이터 저장 장치(2300)는 도1의 데이터 저장 장치(10)와 실질적으로 유사하게 구성되고 동작할 수 있다.
입출력 장치(2400)는 사용자로부터 데이터 처리 시스템(2000)을 제어하기 위한 명령을 입력받거나 처리된 결과를 사용자에게 제공하는 등 사용자와 정보를 교환할 수 있는 키보드, 스캐너, 터치스크린, 스크린 모니터, 프린터 및 마우스 등을 포함할 수 있다.
실시 예에 따라, 데이터 처리 시스템(2000)은 LAN(Local Area Network), WAN(Wide Area Network) 및 무선 네트워크 등의 네트워크(2600)를 통해 적어도 하나의 서버(2700)와 통신할 수 있다. 데이터 처리 시스템(2000)은 네트워크(2600)에 접속하기 위해서 네트워크 인터페이스(미도시)를 포함할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치
100: 컨트롤러, 200A, 200B: 비휘발성 메모리 장치들
261A, 261B, 262B: 동작 정보 영역들

Claims (26)

  1. 원시 동작 정보가 저장된 동작 정보 영역을 포함하고, 상기 원시 동작 정보를 사용하여 제1 초기화 동작을 수행하도록 구성된 비휘발성 메모리 장치; 및
    상기 원시 동작 정보에 대해 관리 동작을 수행하도록 구성된 컨트롤러를 포함하되,
    상기 동작 정보 영역은 상기 관리 동작이 수행되기 전까지 변경 금지되는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 비휘발성 메모리 장치는, 상기 동작 정보 영역으로부터 상기 원시 동작 정보를 리드하고, 리드된 동작 정보에 대해 신뢰성을 점검하고, 신뢰성 점검된 동작 정보를 셋팅함으로써, 상기 제1 초기화 동작을 수행하는 데이터 저장 장치.
  3. 제1항에 있어서,
    상기 컨트롤러는 상기 관리 동작을 수행한 이후, 상기 동작 정보 영역을 소거하고 가용 메모리 영역으로 편입시키는 데이터 저장 장치.
  4. 제1항에 있어서,
    상기 컨트롤러는, 상기 비휘발성 메모리 장치가 상기 원시 동작 정보를 사용하지 않고, 상기 관리 동작을 통해 관리된 동작 정보를 사용하여 제2 초기화 동작을 수행하도록 제어하는 데이터 저장 장치.
  5. 제4항에 있어서,
    상기 비휘발성 메모리 장치는, 상기 동작 정보 영역으로부터 상기 원시 동작 정보를 리드하고, 리드된 동작 정보에 대해 신뢰성을 점검하고, 신뢰성 점검된 동작 정보를 상기 컨트롤러로 전송하고,
    상기 컨트롤러는 비휘발성 메모리 장치로부터 전송된 동작 정보를 ECC 알고리즘에 따라 인코딩함으로써 상기 관리된 동작 정보를 생성하는 데이터 저장 장치.
  6. 제4항에 있어서,
    다른 비휘발성 메모리 장치를 더 포함하되,
    상기 컨트롤러는 상기 비휘발성 메모리 장치들 중 적어도 하나에 포함된 메모리 영역에 상기 관리된 동작 정보를 저장하는 데이터 저장 장치.
  7. 제6항에 있어서,
    상기 메모리 영역의 데이터 밀도는 상기 동작 정보 영역의 데이터 밀도보다 높은 데이터 저장 장치.
  8. 제4항에 있어서,
    상기 컨트롤러는 상기 관리 동작을 수행할 때, 상기 관리된 동작 정보를 상기 ECC 알고리즘에 따라 디코딩함으로써 신뢰성을 점검하는 데이터 저장 장치.
  9. 컨트롤러; 및
    상기 컨트롤러의 제어에 따라 제1 초기화 동작 또는 제2 초기화 동작을 수행하도록 구성된 비휘발성 메모리 장치를 포함하되,
    상기 제1 초기화 동작은 상기 비휘발성 메모리 장치에 의해 신뢰성이 점검된 동작 정보에 근거하여 수행되고, 상기 제2 초기화 동작은 상기 컨트롤러에 의해 신뢰성이 점검된 동작 정보에 근거하여 수행되는 데이터 저장 장치.
  10. 제9항에 있어서,
    상기 비휘발성 메모리 장치는, 원시 동작 정보가 저장된 동작 정보 영역을 포함하고, 상기 동작 정보 영역으로부터 상기 원시 동작 정보를 리드하고, 리드된 동작 정보에 대해 신뢰성을 점검하고, 신뢰성 점검된 동작 정보를 셋팅함으로써, 상기 제1 초기화 동작을 수행하는 데이터 저장 장치.
  11. 제9항에 있어서,
    상기 비휘발성 메모리 장치는, 원시 동작 정보가 저장된 동작 정보 영역을 포함하고,
    상기 컨트롤러는 상기 원시 동작 정보에 근거하여 관리 동작을 수행하고, 관리된 동작 정보를 생성하는 데이터 저장 장치.
  12. 제11항에 있어서,
    상기 비휘발성 메모리 장치는, 상기 동작 정보 영역으로부터 상기 원시 동작 정보를 리드하고, 리드된 동작 정보에 대해 신뢰성을 점검하고, 신뢰성 점검된 동작 정보를 상기 컨트롤러로 전송하고,
    상기 컨트롤러는 비휘발성 메모리 장치로부터 전송된 동작 정보를 ECC 알고리즘에 따라 인코딩함으로써 상기 관리된 동작 정보를 생성하는 데이터 저장 장치.
  13. 제11항에 있어서,
    다른 비휘발성 메모리 장치를 더 포함하되,
    상기 컨트롤러는 상기 비휘발성 메모리 장치들 중 적어도 하나의 메모리 영역에 상기 관리된 동작 정보를 저장하는 데이터 저장 장치.
  14. 제13항에 있어서,
    상기 메모리 영역의 데이터 밀도는 상기 동작 정보 영역의 데이터 밀도보다 높은 데이터 저장 장치.
  15. 제11항에 있어서,
    상기 컨트롤러는 상기 관리 동작을 수행할 때, 상기 관리된 동작 정보에 대해 신뢰성을 점검하는 데이터 저장 장치.
  16. 제15항에 있어서,
    상기 컨트롤러는 신뢰성 점검된 동작 정보를 상기 비휘발성 메모리 장치로 전송하고,
    상기 비휘발성 메모리 장치는 상기 컨트롤러로부터 전송된 동작 정보를 셋팅함으로써, 상기 제2 초기화 동작을 수행하는 데이터 저장 장치.
  17. 제11항에 있어서,
    상기 컨트롤러는 상기 관리 동작을 수행한 이후, 상기 동작 정보 영역을 소거하고 가용 메모리 영역으로 편입시키는 데이터 저장 장치.
  18. 제11항에 있어서,
    상기 컨트롤러는 상기 관리 동작을 수행한 이후, 상기 비휘발성 메모리 장치가 상기 제2 초기화 동작을 통해 초기되도록 제어하는 데이터 저장 장치.
  19. 컨트롤러; 및
    원시 동작 정보가 저장된 동작 정보 영역을 포함하고, 상기 컨트롤러의 제어에 따라 제1 초기화 동작 또는 제2 초기화 동작을 수행하도록 구성된 비휘발성 메모리 장치를 포함하되,
    상기 제1 초기화 동작은 상기 원시 동작 정보에 근거하여 수행되고, 상기 제2 초기화 동작은 상기 컨트롤러의 관리 동작을 통해 관리된 동작 정보에 근거하여 수행되는 데이터 저장 장치.
  20. 제19항에 있어서,
    상기 비휘발성 메모리 장치는, 상기 동작 정보 영역으로부터 상기 원시 동작 정보를 리드하고, 리드된 동작 정보에 대해 신뢰성을 점검하고, 신뢰성 점검된 동작 정보를 셋팅함으로써, 상기 제1 초기화 동작을 수행하는 데이터 저장 장치.
  21. 제19항에 있어서,
    상기 비휘발성 메모리 장치는, 상기 동작 정보 영역으로부터 상기 원시 동작 정보를 리드하고, 리드된 동작 정보에 대해 신뢰성을 점검하고, 신뢰성 점검된 동작 정보를 상기 컨트롤러로 전송하고,
    상기 컨트롤러는 비휘발성 메모리 장치로부터 전송된 동작 정보를 ECC 알고리즘에 따라 인코딩함으로써 상기 관리된 동작 정보를 생성하는 데이터 저장 장치.
  22. 제19항에 있어서,
    다른 비휘발성 메모리 장치를 더 포함하되,
    상기 컨트롤러는 상기 비휘발성 메모리 장치들 중 적어도 하나의 메모리 영역에 상기 관리된 동작 정보를 저장하는 데이터 저장 장치.
  23. 제22항에 있어서,
    상기 메모리 영역의 데이터 밀도는 상기 동작 정보 영역의 데이터 밀도보다 높은 데이터 저장 장치.
  24. 제19항에 있어서,
    상기 컨트롤러는 상기 관리 동작을 수행할 때, 상기 관리된 동작 정보를 ECC 알고리즘에 따라 디코딩함으로써 신뢰성을 점검하는 데이터 저장 장치.
  25. 제24항에 있어서,
    상기 컨트롤러는 신뢰성 점검된 동작 정보를 상기 비휘발성 메모리 장치로 전송하고,
    상기 비휘발성 메모리 장치는 상기 컨트롤러로부터 전송된 동작 정보를 셋팅함으로써, 상기 제2 초기화 동작을 수행하는 데이터 저장 장치.
  26. 제19항에 있어서,
    상기 컨트롤러는 상기 관리 동작을 수행한 이후, 상기 동작 정보 영역을 소거하고 가용 메모리 영역으로 편입시키는 데이터 저장 장치.
KR1020160014674A 2016-02-05 2016-02-05 데이터 저장 장치 Active KR102504763B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160014674A KR102504763B1 (ko) 2016-02-05 2016-02-05 데이터 저장 장치
US15/202,777 US10013190B2 (en) 2016-02-05 2016-07-06 Data storage device
CN201610671981.1A CN107045484B (zh) 2016-02-05 2016-08-15 数据存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160014674A KR102504763B1 (ko) 2016-02-05 2016-02-05 데이터 저장 장치

Publications (2)

Publication Number Publication Date
KR20170093370A true KR20170093370A (ko) 2017-08-16
KR102504763B1 KR102504763B1 (ko) 2023-03-02

Family

ID=59498227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160014674A Active KR102504763B1 (ko) 2016-02-05 2016-02-05 데이터 저장 장치

Country Status (3)

Country Link
US (1) US10013190B2 (ko)
KR (1) KR102504763B1 (ko)
CN (1) CN107045484B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180106495A (ko) * 2017-03-20 2018-10-01 에스케이하이닉스 주식회사 반도체장치
CN108259229B (zh) * 2017-12-25 2021-03-23 新华三技术有限公司 一种设备管理方法、装置及系统
KR102671597B1 (ko) 2019-07-31 2024-06-03 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 초기화 제어 방법
US11056200B2 (en) 2019-07-31 2021-07-06 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of controlling initialization of the same
US12481558B2 (en) 2023-11-15 2025-11-25 Sk Hynix Nand Product Solutions Corp. Flexible raid parity application for memory management

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085464A (ja) * 2003-09-10 2005-03-31 Hewlett-Packard Development Co Lp 誤り訂正符号化を有する磁気メモリ
JP2011233207A (ja) * 2010-04-28 2011-11-17 Univ Of Tokyo データ入出力制御装置および半導体記憶装置システム
KR20130087935A (ko) * 2012-01-30 2013-08-07 삼성전자주식회사 메모리, 메모리 시스템, 및 메모리에 대한 에러 검출/정정 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200604934A (en) * 2004-07-16 2006-02-01 Benq Corp Firmware management system and method thereof
US8051270B2 (en) * 2005-05-23 2011-11-01 Panasonic Corporation Memory controller, nonvolatile storage device, nonvolatile storage system, and memory control method
JP2009026296A (ja) * 2007-06-21 2009-02-05 Toshiba Corp 電子デバイス、メモリデバイス、ホスト装置
US8818948B2 (en) * 2011-04-06 2014-08-26 Unisys Corporation Dynamic disk redistribution
KR20130070927A (ko) 2011-12-20 2013-06-28 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그 동작 방법
US20130346735A1 (en) * 2012-06-21 2013-12-26 Ati Technologies Ulc Enhanced system management bus
US20140258628A1 (en) * 2013-03-11 2014-09-11 Lsi Corporation System, method and computer-readable medium for managing a cache store to achieve improved cache ramp-up across system reboots
CN104516688A (zh) * 2015-01-21 2015-04-15 成都市智讯联创科技有限责任公司 基于tf卡阵列的高速大容量存储技术和设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085464A (ja) * 2003-09-10 2005-03-31 Hewlett-Packard Development Co Lp 誤り訂正符号化を有する磁気メモリ
JP2011233207A (ja) * 2010-04-28 2011-11-17 Univ Of Tokyo データ入出力制御装置および半導体記憶装置システム
KR20130087935A (ko) * 2012-01-30 2013-08-07 삼성전자주식회사 메모리, 메모리 시스템, 및 메모리에 대한 에러 검출/정정 방법

Also Published As

Publication number Publication date
CN107045484A (zh) 2017-08-15
KR102504763B1 (ko) 2023-03-02
US10013190B2 (en) 2018-07-03
CN107045484B (zh) 2020-08-25
US20170228176A1 (en) 2017-08-10

Similar Documents

Publication Publication Date Title
US9940045B2 (en) Address mapping table recovery upon power failure
US9817749B2 (en) Apparatus and method of offloading processing from a data storage device to a host device
US9898363B2 (en) Data storage device and operating method thereof
US10268540B2 (en) Data storage device and operating method thereof
KR102571747B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US10621087B2 (en) Operating method of data storage device
US9785550B1 (en) Data storage device and operating method thereof
US10083114B2 (en) Data storage device and operating method thereof
US11184033B2 (en) Data storage device
US20190079830A1 (en) Data storage device and operating method thereof
US20160179596A1 (en) Operating method of data storage device
KR102504763B1 (ko) 데이터 저장 장치
US20170357461A1 (en) Data storage device and operating method thereof
US10191790B2 (en) Data storage device and error recovery method thereof
US10248503B2 (en) Data storage device and operating method thereof
US10152372B2 (en) Data storage device and operating method thereof
US10776008B2 (en) Memory system and operating method thereof
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
US9852067B2 (en) Data storage device and operating method thereof
US10628067B2 (en) Memory system and operating method thereof
KR20150122493A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170045406A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10186324B2 (en) Nonvolatile memory device, memory system including thereof and operating method thereof

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 4