KR20170097828A - 요철 패턴을 갖는 활성층을 포함하는 홀 센서 및 이의 제조방법 - Google Patents

요철 패턴을 갖는 활성층을 포함하는 홀 센서 및 이의 제조방법 Download PDF

Info

Publication number
KR20170097828A
KR20170097828A KR1020160019243A KR20160019243A KR20170097828A KR 20170097828 A KR20170097828 A KR 20170097828A KR 1020160019243 A KR1020160019243 A KR 1020160019243A KR 20160019243 A KR20160019243 A KR 20160019243A KR 20170097828 A KR20170097828 A KR 20170097828A
Authority
KR
South Korea
Prior art keywords
metal layer
pattern portion
convex pattern
concavo
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020160019243A
Other languages
English (en)
Inventor
김성우
이종화
조광철
Original Assignee
나노스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나노스 주식회사 filed Critical 나노스 주식회사
Priority to KR1020160019243A priority Critical patent/KR20170097828A/ko
Publication of KR20170097828A publication Critical patent/KR20170097828A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07Hall effect devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/142Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage using Hall-effect devices
    • G01D5/145Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage using Hall-effect devices influenced by the relative movement between the Hall device and magnetic fields
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/0052Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
    • H01L43/04
    • H01L43/065
    • H01L43/12

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)

Abstract

요철 패턴을 갖는 활성층을 포함하는 홀 센서 및 이의 제조방법이 제공된다. 구체적으로 상기 홀 센서는, 반도체 기판 상에 제1 축 및 제2 축이 수직으로 교차된 십자 형태의 감지부 및 상기 감지부와 일체로 형성되며 상기 감지부의 4개의 끝단에 연결하여 위치하는 요철 패턴부를 포함하는 활성층을 배치하고, 상기 요철 패턴부의 표면 및 상기 반도체 기판 상에 상기 제1 축 방향의 요철 패턴부의 끝단에 서로 대향하여 위치하는 제1 금속층 및 제2 금속층과, 상기 제2 축의 방향의 요철 패턴부의 끝단에 서로 대향하여 위치하는 제3 금속층 및 제4 금속층으로 이루어진 전극부를 배치한 구조로, 전극부에 대한 활성층의 접촉면적을 넓혀 접촉 저항을 감소시킴으로써, 센서의 감도를 높일 수 있다.

Description

요철 패턴을 갖는 활성층을 포함하는 홀 센서 및 이의 제조방법{HALL SENSOR COMPRISING ACTIVE LAYER WITH CONCAVE AND CONVEX PATTERN AND METHOD OF FABRICATING THE HALL SENSOR}
본 발명은 홀 센서에 관한 것으로, 보다 상세하게는 전극과의 접촉성이 향상된 요철 패턴을 갖는 활성층을 구비한 홀 센서 및 이의 제조방법에 관한 것이다.
홀 센서(hall sensor)는 홀 효과를 이용하여 자계나 전류를 측정ㆍ검출하는 소자를 말하는 것으로, 모터의 회전 제어, 근접 스위치 또는 휴대기기에 내장되는 디바이스 용도로 활용되고 있다. 일반적으로, 홀 효과(hall effect)는 도체 또는 반도체를 통해 흐르는 전류의 방향에 대해 수직한 방향으로 자기장이 위치될 때 전류와 자기장에 각각 수직한 방향으로 발생하는 전압 차이(홀 전압)를 이용하여 자기장의 세기를 측정하는 소자이다.
도 4를 참조하면, 일반적으로 홀 센서 제조시, 기판(10) 상에 화합물 반도체의 단결정을 성장시켜 이를 노광, 현상 및 에칭 등의 공정을 통해 패턴을 갖는 활성층(20)을 형성한 후, 상기 활성층(20) 상에 원하는 패턴 구조를 갖는 금속전극(30)을 배치한다. 이 때, 대략 십자형 구조를 가지는 활성층의 말단부는 직선 형상의 변을 이룬다. 이를 통해 전극과 활성층의 전기적 접촉은 달성되는 구조가 이루어진다. 다만, 전극과 활성층 사이에는 오믹 접촉에 따른 접촉저항이 발생된다. 접촉저항은 접촉부위의 면적이 작을수록 큰 값을 가지는 특징을 가진다. 따라서, 접촉저항을 감소시키기 위해서는 가급적 넓은 접촉면적을 가질 것이 요구된다. 그러나, 종래 기술에 따르면 활성층 말단부는 대략 직선의 변을 이루며, 접촉면적을 향상시키는데 한계를 가진다.
활성층과 전극 사이의 접촉저항이 높은 경우, 정전압 모드에서 활성층으로 공급되는 전류량은 감소하는 특징이 있다. 전류량이 감소하는 경우, 자계의 변화에 따라 발생되는 활성층의 출력 전압차는 감소한다. 이는 홀 센서의 감도를 저하시키는 일 요인이 된다.
또한, 높은 접촉저항은 활성층에서 발생되는 출력전압을 감소시키는 일 요인이 된다. 즉, 활성층에서 발생된 전압은 접촉부위에서 강하되고, 출력전압을 발생시키는 양 전극 사이의 전압차를 감소시킨다. 이 또한, 홀 센서의 감도를 저하시키는 요인으로 작용한다.
상술한 문제점을 해결하기 위하여, 본 발명은 전극과의 접촉성을 개선할 수 있는 활성층을 포함하는 홀 센서 및 이의 제조방법을 제공하는 데에 있다.
상기 과제를 해결하기 위하여 본 발명의 일 측면은, 반도체 기판 상에 배치된, 제1 축 및 제2 축이 수직으로 교차된 십자형태의 감지부 및 상기 감지부와 일체로 형성되며 상기 감지부의 4개의 끝단에 연결하여 위치하는 요철 패턴부를 포함하는 활성층 및 상기 요철 패턴부의 표면 및 상기 반도체 기판 상에 배치된 전극부를 포함하며, 상기 전극부는 상기 제1 축 방향의 요철 패턴부의 끝단에 서로 대향하여 위치하는 제1 금속층 및 제2 금속층과, 상기 제2 축의 방향의 요철 패턴부의 끝단에 서로 대향하여 위치하는 제3 금속층 및 제4 금속층으로 이루어지며, 상기 요철 패턴부 형상의 적어도 하나의 변은 복수의 오목부와 복수의 볼록부가 교대로 배열된 요철 구조를 포함하는 것을 특징으로 하는 홀 센서를 제공할 수 있다.
상기 활성층은 n형 불순물로 도핑된 화합물 반도체를 포함할 수 있다.
상기 요철 패턴부는 상기 제1 축 방향으로 신장된 제1 요철 패턴부 및 상기 제2 축 방향으로 신장된 제2 요철 패턴부를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 요철 패턴부의 폭은 상기 감지부의 상기 제1 축 방향으로 신장된 부분의 폭과 동일할 수 있고, 상기 제2 요철 패턴부의 폭은 상기 감지부의 상기 제2 축 방향으로 신장된 부분의 폭과 동일할 수 있다.
본 발명의 다른 실시예에서, 상기 제1 요철 패턴부는 상기 감지부로부터 상기 전극부의 형상을 따라 신장되어, 상기 제1 요철 패턴부의 최대폭은 상기 감지부의 상기 제1 축 방향으로 신장된 부분의 최대폭보다 큰 것일 수 있다. 또한, 상기 제2 요철 패턴부는 상기 감지부로부터 상기 전극부의 형상을 따라 신장되어, 상기 제2 요철 패턴부의 최대폭은 상기 감지부의 상기 제2 축 방향으로 신장된 부분의 최대폭보다 큰 것일 수 있다.
상기 제1 요철 패턴부의 표면 및 상기 반도체 기판 상에 배치되는 상기 제1 금속층 및 상기 제2 금속층은 상기 홀 센서의 전원을 공급하는 전원입력 전극으로 사용되고, 상기 제2 요철 패턴부의 표면 및 상기 반도체 기판 상에 배치되는 상기 제3 금속층 및 상기 제4 금속층은 상기 홀 센서에서 생성된 홀 전압을 측정하는 홀 전압출력 전극으로 사용되는 것일 수 있다.
각각의 상기 제1 금속층 내지 상기 제4 금속층은, 상기 요철 패턴부의 표면 및 상기 반도체 기판 상에 배치된 오믹(ohmic)금속층 및 상기 오믹금속층 상부에 배치된 금속배선층이 순차적으로 적층된 구조를 갖는 것일 수 있다.
상기 전극부 형상의 적어도 하나의 변은 상기 반도체 기판의 외주면을 따라 형성된 것일 수 있다.
본 발명의 다른 측면은, 반도체 기판 상에 박막 형태의 활성층을 형성하는 단계, 상기 활성층을, 제1 축 및 제2 축이 수직으로 교차된 십자형태의 감지부 및 상기 감지부와 일체로 형성되며 상기 감지부의 4개의 끝단에 위치되는 요철 패턴부 포함하는 구조를 갖도록 식각하는 단계 및 상기 요철 패턴부의 표면 및 상기 반도체 기판 상에 전극부를 형성하는 단계를 포함하며, 상기 전극부는, 상기 제1 축 방향의 요철 패턴부의 끝단에 서로 대향하여 위치하는 제1 금속층 및 제2 금속층과, 상기 제2 축 방향의 요철 패턴부의 끝단에 서로 대향하여 위치하는 제3 금속층 및 제4 금속층으로 이루어진 것이며, 상기 요철 패턴부 형상의 적어도 하나의 변은 복수의 오목부와 복수의 볼록부가 교대로 배열된 요철 구조를 포함하는 것을 특징으로 하는 홀 센서의 제조방법을 제공할 수 있다.
본 발명의 일 실시예에서, 이온 주입법을 이용하여 상기 활성층을 n형 불순물로 도핑시키는 단계를 더 포함할 수 있다.
상기 활성층을 식각하는 단계는 습식식각을 이용하여 수행할 수 있으며, 각각의 상기 제1 금속층 내지 상기 제4 금속층은 상기 요철 패턴부의 표면 및 상기 반도체 기판 상에 배치된 오믹(ohmic)금속층 및 상기 오믹금속층 상부에 배치된 금속배선층을 순차적으로 적층시켜 형성하는 것일 수 있다.
상기 전극부를 형성하는 단계는, 금속 리프트 오프(lift off) 공정 또는 금속 도금 공정을 이용하여 수행할 수 있다.
본 발명의 홀 센서는 요철 패턴을 갖는 활성층을 구비함으로써 상기 활성층과 접촉되는 전극부와의 접촉성을 향상시킬 수 있다.
이에, 기존 홀 센서에 비해 전기적 연결이 우수하며 접촉 저항의 감소로 센서의 성능이 향상될 수 있다. 접촉 저항이 감소되는 경우, 입력단에서 정전압 모드로 홀 센서를 구동할 경우, 활성층에 상대적으로 높은 전류를 공급할 수 있으며, 이를 통해 자계의 변화에 따른 높은 출력전압차를 얻을 수 있다. 또한, 본 발명에서는 활성층의 출력단과 전극부와의 접촉저항이 감소된다. 이를 통해 출력단에서 발생되는 전압의 강하는 방지되고, 높은 감도를 달성할 수 있다.
다만, 발명의 효과는 상기에서 언급한 효과로 제한되지 아니하며, 언급되지 않은 또 다른 효과들을 하기의 기재로부터 당업자에게 명확히 이해될 수 있을 것이다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 홀 센서의 제조방법을 설명하기 위한 모식도이다.
도 2a 내지 도 2b는 본 발명의 다른 실시예에 따른 홀 센서의 제조방법을 설명하기 위한 모식도이다.
도 3은 본 발명의 일 실시예에 따른 홀 센서를 모식화한 측면도이다.
도 4는 종래의 홀 센서의 구조를 나타낸 모식도이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다. 본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시 예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다. 명세서 전체에 걸쳐서 동일한 참고번호들은 동일한 구성요소들을 나타낸다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 또는 축소된 것일 수 있다. 명세서 전체에 걸쳐서 동일한 참고번호들은 동일한 구성요소들을 나타낸다.
본 발명의 일 측면은, 전극과의 접촉성을 향상시킬 수 있는 요철 패턴을 구비한 활성층을 포함하는 홀 센서의 제조방법을 제공할 수 있다. 구체적으로 상기 홀 센서의 제조방법은, 1) 반도체 기판 상에 박막 형태의 활성층을 형성하는 단계, 2) 상기 활성층을 제1 축 및 제2 축이 수직으로 교차된 십자형태의 감지부 및 상기 감지부와 일체로 형성되며 상기 감지부의 4개의 끝단에 위치되는 요철 패턴부 포함하는 구조를 갖도록 식각하는 단계 및 3) 상기 요철 패턴부의 표면 및 상기 반도체 기판 상에 전극부를 형성하는 단계를 포함할 수 있다. 여기서, 상기 전극부는, 상기 제1 축 방향의 요철 패턴부의 끝단에 서로 대향하여 위치하는 제1 금속층 및 제2 금속층과, 상기 제2 축 방향의 요철 패턴부의 끝단에 서로 대향하여 위치하는 제3 금속층 및 제4 금속층으로 이루어질 수 있으며, 상기 요철 패턴부 형상의 적어도 하나의 변은 복수의 오목부와 복수의 볼록부가 교대로 배열된 요철 구조를 포함하는 것일 수 있다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 홀 센서의 제조방법을 설명하기 위한 모식도이다.
도 1a를 참조하면, 반도체 기판(100)을 준비하여 상기 반도체 기판(100) 상에 박막 형태의 활성층(200)을 형성할 수 있다. 상기 반도체 기판(100)은 화합물 반도체 물질을 포함하는 기판을 의미하는 것으로, 반절연성일 수 있다. 실시예에 따라, 상기 반도체 기판(100)은 기판 그 자체 또는 실리콘(Si), 갈륨비소(GaAs), 갈륨인(GaP) 또는 인듐인(InP) 등과 같은 별도의 기판 상에 화합물 반도체 박막층을 형성시킨 구조일 수 있다. 구체적으로, 상기 반도체 기판(100)은 갈륨(Ga), 인듐(In), 알루미늄(Al), 비소(As), 인(P) 및 안티모니(Sb) 중에서 선택되는 하나 이상의 물질이 혼합된 화합물을 포함하는 것일 수 있다.
실시예에 따라, 상기 반도체 기판(100) 상에 상기 활성층(200)을 형성하기 이전에 버퍼층(미도시)을 형성할 수 있다. 상기 버퍼층은 상기 반도체 기판(100)과 상기 활성층(200) 사이의 격자 부정합 또는 전위 등의 결함 발생을 완화하기 위해 배치하는 것으로, 통상의 버퍼층으로 사용되는 물질을 형성할 수 있다. 구체적으로 예를 들어, 상기 버퍼층은 도핑되지 않은, 실리콘(Si), 탄화규소(SiC), 산화아연(ZnO), 갈륨비소(GaAs), 질화갈륨(GaN) 또는 질화알루미늄(AIN) 등일 수 있으나, 이에 한정되지는 않는다.
상기 반도체 기판(100) 상에 형성되는 활성층(200)은 전하(carrier)가 이동하는 동작층으로 기능하며, 전자 이동도가 우수한 화합물 반도체로 이루어진 물질층일 수 있다. 구체적으로, 상기 활성층(200)은 갈륨(Ga), 인듐(In), 비소(As) 및 안티모니(Sb) 중에서 선택되는 하나 이상의 물질이 혼합된 화합물을 포함하는 것일 수 있다. 상기 반도체 기판(100) 상에 상기 활성층(200)을 형성하는 것은, 통상의 반도체 증착방법을 통해 수행할 수 있다. 구체적으로 예를 들어, 상기 활성층(200)은 유기금속 화학기상증착법(metal organic chemical vapor deposition, MOCVD), 분자선 성장법(molecular beam epitaxy, MBE), 전자빔 증착법(electron beam deposition) 또는 스퍼터링법(sputtering) 등의 방법을 이용할 수 있으나, 이에 한정되지는 않는다.
본 발명의 일 실시예에서, 이온 주입법(ion implantation)을 이용하여 상기 활성층(200)을 n형 불순물로 도핑시키는 단계를 더 포함할 수 있다. 이에, 상기 활성층(200)은 도핑된 도전형 반도체층으로 형성될 수 있다. 상기 활성층(200)의 도핑을 통해 상기 활성층(200)의 저항을 제어할 수 있으며, 제조하고자 하는 홀 센서의 저항값에 따라 n형 불순물의 농도를 조절하여 첨가할 수 있다. 구체적으로 예를 들어, 상기 n형 불순물은 실리콘(Si), 주석(Sn), 세릴륨(Se), 텔레늄(Te), 또는 저마늄(Ge) 등일 수 있으나, 이에 국한되지는 않는다. 일반적으로, 이온주입법은 도핑시키고자 하는 불순물의 이온화를 통해 이를 가속시켜 타겟 대상의 표면에 강제 주입시키는 기술로써, 기존의 대표적인 불순물 주입기술인 열확산법보다 저온 공정이 가능하고 불순물의 양을 제어하기에 용이하며, 불순물을 균일하게 분포시킬 수 있는 효과를 나타낼 수 있다.
그런 다음, 도 1b에 도시된 구조와 같은 형태로 상기 활성층(200)을 식각할 수 있다. 구체적으로, 상기 활성층(200)을 제1 축 및 제2 축이 수직으로 교차된 십자형태의 감지부(210) 및 상기 감지부(210)와 일체로 형성되며 상기 감지부(210)의 4개의 끝단에 위치되는 요철 패턴부(231, 233)를 포함하는 구조를 갖도록 식각할 수 있다. 상기 감지부(210)의 제1 축 및 제2 축의 폭 및 길이는 제조하고자 하는 홀 센서의 특성에 따라 용이하게 조절될 수 있다.
상세하게는, 상기 박막 형태의 활성층(200)을 식각하는 단계는 습식식각, 건식식각, 또는 습식식각과 건식식각을 혼용하여 수행하는 것일 수 있다.
습식 식각은 인산과 과산화수소수의 혼합액에 약 30초~120초간 처리하거나 염산과 인산 혼합액에 30초~120초간 처리할 수 있다.
구체적으로, 도 1b와 같이, 상기 감지부(210)는 십자형상을 가지며, 상기 감지부(210)에 일체의 형상으로 연결된, 상기 요철 패턴부(231, 222)는 상기 제1 축 방향으로 신장된 제1 요철 패턴부(231) 및 상기 제2 축 방향으로 신장된 제2 요철 패턴부(233)를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 축 방향으로 신장된 가상의 전극부 형성라인 상에 배치된 2개의 상기 제1 요철 패턴부(231)의 폭은 상기 감지부(210)의 상기 제1 축 방향으로 신장된 부분의 폭과 동일한 것일 수 있다. 또한, 상기 제2 축 방향으로 신장된 가상의 전극부 형성라인 상에 배치된 2개의 상기 제2 요철 패턴부(233)의 폭은 상기 감지부(210)의 상기 제2 축 방향으로 신장된 부분의 폭과 동일한 것일 수 있다. 이를 통해, 본 발명의 홀 센서의 제조방법은 소자의 특성에 맞게 요구되는 활성층의 구조 및 크기를 유지하면서도 활성층과 금속전극과의 접촉계면에서의 접촉성을 용이하게 증가시키는 효과를 가질 수 있다.
이 후, 도 1c를 참조하면, 상기 요철 패턴부(231, 233)의 표면 및 상기 반도체 기판(100) 상에 전극부(303)를 형성할 수 있다. 구체적으로, 상기 전극부(303)는 상기 제1 축 방향에 배치된 제1 요철 패턴부(231)의 끝단에 서로 대향하여 위치되도록 제1 금속층 및 제2 금속층을 형성하고, 상기 제2 축 방향에 배치된 제2 요철 패턴부(233)의 끝단에 서로 대향하여 위치되도록 제3 금속층 및 제4 금속층을 형성하는 것일 수 있다. 여기서, 상기 요철 패턴부(230)의 표면은 식각에 의해 표면에 노출된 모든 영역을 의미할 수 있으며, 상세하게는, 상기 요철 패턴부(231, 233)의 상부 및 측면을 의미할 수 있다. 즉, 상기 전극부(303)는 상기 요철 패턴부(231, 233)의 상부 및 측면과 접촉되어 상기 요철 패턴부(231, 233)를 둘러싸며 형성하는 것일 수 있다.
본 발명의 일 실시예에서, 상기 제1 요철 패턴부(231)의 표면에 배치되는 상기 제1 금속층 및 상기 제2 금속층은 상기 홀 센서의 전원을 공급하는 전원입력 전극으로 사용되고, 상기 제2 요철 패턴부(233)의 표면에 배치되는 상기 제3 금속층 및 상기 제4 금속층은 상기 홀 센서에서 생성된 홀 전압을 측정하는 홀 전압출력 전극으로 사용되는 것일 수 있다.
또한, 각각의 상기 제1 금속층 내지 상기 제4 금속층은, 상기 요철 패턴부(231, 233)의 표면 및 상기 반도체 기판(100) 상에 배치된 오믹(ohmic)금속층(310) 및 상기 오믹금속층(310) 상부에 배치된 금속배선층(330)을 순차적으로 적층시켜 형성할 수 있다. 즉, 상기 활성층(200)의 감지부(210)의 4개의 끝단부에 연결된 4개의 영역으로 나눠진 각각의 요철 패턴부(231, 233)의 표면에는 상기 오믹금속층(310) 및 상기 금속배선층(330)이 순차적으로 적층된 구조를 갖는 금속층(제1금속층 내지 제4 금속층 중의 어느 하나의 금속층)을 형성할 수 있다.
구체적으로, 상기 오믹금속층(310)은 상기 활성층(200)과 상기 오믹금속층(310) 상에 배치되는 상기 금속배선층(330)과의 연결시 생성되는 저항을 최소화하기 위해 배치하는 것일 수 있다. 상기 오믹금속층(310)은 상기 활성층(200)을 구성하는 물질에 대하여 오믹컨택(ohmic contact)인 물질을 포함하는 것으로, 상기 활성층(200)의 물질에 따라 통상의 오믹컨택을 위해 사용하는 금속물질을 적용할 수 있고, 실시예에 따라 단층 또는 다층 구조일 수 있다. 예를 들어, 상기 오믹금속층(310)은 티타늄(Ti), 금(Au), 저마늄(Ge), 니켈(Ni) 및 백금(Pt) 중에서 선택되는 적어도 어느 하나의 금속을 포함할 수 있으며, 본 발명의 일 실시예에서, 상기 오믹금속층(310)은 Au/Ge/Ni/Au/Ti로 이루어진 다층일 수 있다.
상기 금속배선층(330)은 상기 홀 센서의 조립 공정시 금속 와이어(wire)와의 결합을 위해 배치하는 것일 수 있다. 상기 금속배선층(330)은 상기 오믹금속층(310) 상에 형성하는 것으로, 통상의 금속배선층으로 사용되는 금속을 모두 사용할 수 있다. 예를 들어, 상기 금속배선층(330)은 티타늄(Ti), 금(Au), 알루미늄(Al), 구리(Cu), 백금(Pt), 텅스텐(W) 중에서 선택되는 적어도 어느 하나의 금속을 포함할 수 있으며, 본 발명의 일 실시예에서, 상기 금속배선층(330)은 Ti/Pt/Au/Ti로 이루어진 다층일 수 있다.
상기 요철 패턴부(230)의 표면 및 상기 반도체 기판(100) 상에 상기 전극부(303)를 형성하는 단계는, 금속 리프트 오프(lift off) 공정 또는 금속 도금 공정을 이용하여 수행할 수 있다.
상기 금속 리프트 오프(metal lift off) 공정은 선택적으로 금속층을 도포하는 방법으로, 상기 요철 패턴부(231, 233)의 표면 및 상기 반도체 기판(100) 상에 마스크패턴을 배치한 후, 금속층을 도포하고 상기 마스크패턴을 제거하여 상기 요철 패턴부(231, 233)의 표면 및 상기 반도체 기판(100) 상에 상기 오믹금속층(310) 또는 상기 금속배선층(330)이 순차적으로 적층된 구조의 금속층이 형성되도록 할 수 있다. 상기 금속 도금 공정도 통상의 도금 공정을 이용하여 수행하는 것으로, 상기 요철 패턴부(231, 233)의 표면 및 상기 반도체 기판(100) 상에 금속층을 도금시킬 수 있다.
상기 전극부(303) 형상의 적어도 하나의 변은 개별적인 홀 소자를 정의하는 상기 반도체 기판(100)의 외주면을 따라 형성된 것일 수 있다. 이는, 상기 전극부(303) 형성시 상기 활성층(200)의 요철 패턴부(231, 233)를 둘러싸기에 용이한 구조로, 전술된 구조를 갖는 전극부(303)가 형성될 가상 라인을 통해 상기 요철 패턴부(231, 233)를 형성하는 공정의 편의성도 확보할 수 있다. 본 발명의 일 실시예에서, 상기 전극부(303)인 제1 금속층 내지 제4 금속층의 대략의 형상은 오각형의 구조를 가질 수 있다.
도 2a 내지 도 2b는 본 발명의 다른 실시예에 따른 홀 센서의 제조방법을 설명하기 위해 나타낸 모식도이다.
도 2a를 참조하면, 전술된 도 1a와 같이 반도체 기판(100) 상에 박막 형태의 활성층(200)을 형성한 다음, 도 2a에 도시된 구조로 상기 활성층(200)을 식각할 수 있다. 구체적으로, 상기 도 2a에 도시된 식각된 상기 활성층(200)은, 제1 축 및 제2 축이 수직으로 교차된 십자형태의 감지부(220) 및 상기 감지부(220)와 일체로 형성되며 상기 감지부(220)의 4개의 끝단에 위치되는 요철 패턴부(241, 243)를 포함하는 구조를 갖는 것일 수 있다. 구체적으로, 상기 요철 패턴부(241, 243)는 상기 감지부(220)와 일체로 형성되며, 추후 형성할 전극부 형상의 가상 라인을 따라 신장되어 형성된 형상의 적어도 하나의 변에 요철 패턴을 형성한 것일 수 있다. 이에, 상기 제1 요철 패턴부(241)의 최대폭은 상기 감지부(220)의 상기 제1 축 방향으로 신장된 부분의 최대폭보다 큰 것일 수 있다. 또한, 상기 제2 요철 패턴부(243)는 상기 감지부(220)와 일체로 형성되며, 추후 형성할 전극부 형상의 가상 라인을 따라 신장되어 형성된 형상의 적어도 하나의 변에 요철 패턴을 형성한 것일 수 있다. 이에, 상기 제2 요철 패턴부(243)의 최대폭은 상기 감지부(220)의 상기 제2 축 방향으로 신장된 부분의 최대폭보다 큰 것일 수 있다. 이를 통해, 상기 전극부(303)와 상기 요철 패턴부(241, 243)와의 접촉면적이 증가하고, 전기적인 연결도 원활해질 수 있다.
이 후, 도 2b를 참조하면, 상기 요철 패턴부(241, 243)의 표면 및 상기 반도체 기판(100) 상부에 전극부(303)를 형성할 수 있다. 구체적으로, 상기 전극부(303)는 상기 제1 축 방향의 끝단에 배치된 각각의 제1 요철 패턴부(241)의 표면을 둘러싸며 각각 제1 금속층 및 제2 금속층을 형성할 수 있으며, 상기 제2 축 방향의 끝단에 배치된 2개의 제2 요철 패턴부(243)의 표면을 둘러싸며 각각 제3 금속층 및 제4 금속층을 형성하는 것일 수 있다. 본 발명의 일 실시예에서, 상기 제1 요철 패턴부(241)의 표면 및 상기 반도체 기판(100) 상에 배치되는 상기 제1 금속층 및 상기 제2 금속층은, 상기 제1 금속층 및 상기 제2 금속층은 상기 홀 센서의 전원을 공급하는 전원입력 전극으로 사용되고, 상기 제2 요철 패턴부(243)의 표면에 배치되는 상기 제3 금속층 및 상기 제4 금속층은, 상기 홀 센서에서 생성된 홀 전압을 측정하는 홀 전압출력 전극으로 사용되는 것일 수 있다.
도 3은 본 발명의 일 실시예에 따른 홀 센서의 활성층 및 전극부의 측면도이다. 구체적으로, 도 3은 상기 도 1c의 A-A'영역의 측면도를 나타낸 것이다.
도 3을 참조하면, 전극부(300)가 요철 패턴부를 갖는 활성층(200)과 반도체 기판(100) 상에 접촉하여 배치하고 있으며, 상기 요철 패턴부를 통해 접촉면적이 넓어진 활성층(200)에 의해 상기 전극부(300)와의 접촉성이 향상된 것을 확인할 수 있다. 이를 통해, 상기 활성층(200)과 상기 전극부(300)의 접촉 저항이 감소되면서, 출력전극에서 발생하는 전압의 강하가 방지됨에 따라 높은 감도를 갖는 홀 센서를 구현할 수 있다.
본 발명의 다른 측면은, 상술한 요철 패턴을 갖는 활성층을 포함하는 홀 센서의 제조방법"에 의해 제조된 홀 센서를 제공할 수 있다.
상기 홀 센서는 상술한 홀 센서의 제조방법에 의해 제조된 것이므로, 상기 홀 센서에 관해서는 상기 홀 센서의 제조방법의 항목에서 설명한 바와 동일 할 수 있어, 상술한 설명을 원용하여 상세한 설명은 생략하도록 하고, 이하에서는 상기 홀 센서의 특이적인 구성에 대해서 설명할 수 있다.
구체적으로, 도 1c를 참조하면, 본 발명의 일 실시예에 따른 상기 홀 센서는 반도체 기판(100) 상에 배치되되, 제1 축 및 제2 축이 수직으로 교차된 십자형태의 감지부(210) 및 상기 감지부(210)와 일체로 형성되며 상기 감지부(210)의 4개의 끝단에 위치하는 요철 패턴부(231, 233)를 포함하는 구조를 갖는 활성층(200) 및 상기 요철 패턴부(231, 233)의 표면 및 상기 반도체 기판(100) 상에 배치된 전극부(301)를 포함하고, 상기 전극부(301)는 상기 제1 축 방향의 요철 패턴부의 끝단에 서로 대향하여 위치하는 제1 금속층 및 제2 금속층과, 상기 제2 축 방향의 요철 패턴부의 끝단에 서로 대향하여 위치하는 제3 금속층 및 제4 금속층으로 이루어진 것일 수 있으며, 상기 요철 패턴부 형상의 적어도 하나의 변은 복수의 오목부와 복수의 볼록부가 교대로 배열된 요철 구조를 포함하는 것일 수 있다.
상기 활성층(200)은 상기 홀 센서에서 전하가 이동하는 동작층으로 화합물 반도체층으로 이루어지며, 상기 활성층(200)에 상기 전극부(303)에 의해 공급된 전류가 흐르고 상기 전류에 대하여 수직한 방향으로 자장이 가해지면 상기 활성층(200) 내에 홀 전압이 생성되어, 상기 전극부(303)의 홀 전압출력 전극을 통해 감지된 자장의 세기에 따른 전압 변화를 출력하여 센싱 기능을 수행하는 것일 수 있다. 본 발명의 일 실시예에서, 상기 활성층(200)은 n형 불순물로 도핑된 화합물 반도체를 포함하는 것일 수 있다. 구체적으로, 상기 활성층(200)의 제1 축 방향으로 신장된 제1 요철 패턴부(231)와 상기 제2 축 방향으로 신장된 제2 요철 패턴부(233)로 구분되며, 상기 제1 요철 패턴부(231)의 표면 및 상기 반도체 기판(100) 상에 배치되는 상기 제1 금속층 및 상기 제2 금속층은 상호 연결되어 상기 홀 센서를 여기(excitation)시켜 구동하기 위한 전원을 인가받는 전원입력 전극으로 사용될 수 있다. 또한, 상기 제2 요철 패턴부(233)의 표면 및 상기 반도체 기판(100) 상에 배치되는 상기 제3 금속층 및 상기 제4 금속층은 상호 연결되어 상기 홀 센서가 구동되고 상기 홀 센서에 감지되는 자장 세기에 따라 상기 활성층(200) 상에 생성되는 홀 전압의 변화를 측정하는 홀 전압출력 전극으로 사용되는 것일 수 있다. 각각의 상기 제1 금속층 내지 상기 제 4금속층은, 상기 요철 패턴부(231, 233)의 표면 및 상기 반도체 기판 상에 배치된 오믹(ohmic)금속층(310) 및 상기 오믹금속층(310) 상부에 배치된 금속배선층(330)이 순차적으로 적층된 구조를 갖는 것일 수 있다.
상기와 같이, 본 발명의 홀 센서는 전극부와의 접촉성을 향상시키기 위해 요철 패턴 구조를 구비한 활성층을 포함함으로써, 활성층 및 전극부의 연결성이 높아짐에 따라 접촉 저항을 낮춰 센서의 효율을 향상시킬 수 있어, 관련 분야에 적극 활용될 수 있을 것으로 기대된다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
100: 반도체 기판 200: 활성층
210, 220: 활성층의 감지부 230, 240: 활성층의 요철 패턴부
231, 241: 제1 접촉부 233, 243: 제2 접촉부
301, 303: 전극부 310: 오믹금속층
330: 금속배선층

Claims (15)

  1. 반도체 기판 상에 배치된, 제1 축 및 제2 축이 수직으로 교차된 십자 형태의 감지부 및 상기 감지부와 일체로 형성되며 상기 감지부의 4개의 끝단에 연결하여 위치하는 요철 패턴부를 포함하는 활성층; 및
    상기 요철 패턴부의 표면 및 상기 반도체 기판 상에 배치된 전극부를 포함하고,
    상기 전극부는 상기 제1 축 방향의 요철 패턴부의 끝단에 서로 대향하여 위치하는 제1 금속층 및 제2 금속층과, 상기 제2 축의 방향의 요철 패턴부의 끝단에 서로 대향하여 위치하는 제3 금속층 및 제4 금속층으로 이루어지며,
    상기 요철 패턴부 형상의 적어도 하나의 변은 복수의 오목부와 복수의 볼록부가 교대로 배열된 요철 구조를 포함하는 것을 특징으로 하는 홀 센서.
  2. 제1항에 있어서,
    상기 활성층은 n형 불순물로 도핑된 화합물 반도체를 포함하는 것을 특징으로 하는 홀 센서.
  3. 제1항에 있어서, 상기 요철 패턴부는
    상기 제1 축 방향으로 신장된 제1 요철 패턴부; 및
    상기 제2 축 방향으로 신장된 제2 요철 패턴부를 포함하는 것을 특징으로 하는 홀 센서.
  4. 제3항에 있어서,
    상기 제1 요철 패턴부의 폭은 상기 감지부의 상기 제1 축 방향으로 신장된 부분의 폭과 동일한 것을 특징으로 하는 홀 센서.
  5. 제3항에 있어서,
    상기 제2 요철 패턴부의 폭은 상기 감지부의 상기 제2 축 방향으로 신장된 부분의 폭과 동일한 것을 특징으로 하는 홀 센서.
  6. 제3항에 있어서,
    상기 제 1 요철 패턴부는 상기 감지부로부터 상기 전극부의 형상을 따라 신장되어 상기 제1 요철 패턴부의 최대폭은 상기 감지부의 상기 제1 축 방향으로 신장된 부분의 최대폭보다 큰 것을 특징으로 하는 홀 센서.
  7. 제3항에 있어서,
    상기 제 2 요철 패턴부는 상기 감지부로부터 상기 전극부의 형상을 따라 신장되어 상기 제2 요철 패턴부의 최대폭은 상기 감지부의 상기 제2 축 방향으로 신장된 부분의 최대폭보다 큰 것을 특징으로 하는 홀 센서.
  8. 제3항에 있어서,
    상기 제1 요철 패턴부의 표면 및 상기 반도체 기판 상에 배치되는 상기 제1 금속층 및 상기 제2 금속층은 상기 홀 센서의 전원을 공급하는 전원입력 전극으로 사용되고,
    상기 제2 요철 패턴부의 표면 및 상기 반도체 기판 상에 배치되는 상기 제3 금속층 및 상기 제4 금속층은 상기 홀 센서에서 생성된 홀 전압을 측정하는 홀 전압출력 전극으로 사용되는 것을 특징으로 하는 홀 센서.
  9. 제1항에 있어서,
    각각의 상기 제1 금속층 내지 상기 제 4금속층은,
    상기 요철 패턴부의 표면 및 상기 반도체 기판 상에 배치된 오믹(ohmic)금속층; 및
    상기 오믹금속층 상부에 배치된 금속배선층이 순차적으로 적층된 구조를 갖는 것을 특징으로 하는 홀 센서.
  10. 제1항에 있어서,
    상기 전극부 형상의 적어도 하나의 변은 상기 반도체 기판의 외주면을 따라 형성된 것을 특징으로 하는 홀 센서.
  11. 반도체 기판 상에 박막 형태의 활성층을 형성하는 단계;
    상기 활성층을, 제1 축 및 제2 축이 수직으로 교차된 십자형태의 감지부 및 상기 감지부와 일체로 형성되며 상기 감지부의 4개의 끝단에 위치되는 요철 패턴부를 포함하는 구조를 갖도록 식각하는 단계; 및
    상기 요철 패턴부의 표면 및 상기 반도체 기판 상에 전극부를 형성하는 단계를 포함하며,
    상기 전극부는, 상기 제1 축 방향의 요철 패턴부의 끝단에 서로 대향하여 위치하는 제1 금속층 및 제2 금속층과, 상기 제2 축 방향의 요철 패턴부의 끝단에 서로 대향하여 위치하는 제3 금속층 및 제4 금속층으로 이루어진 것이며,
    상기 요철 패턴부 형상의 적어도 하나의 변은 복수의 오목부와 복수의 볼록부가 교대로 배열된 요철 구조를 포함하는 것을 특징으로 하는 홀 센서의 제조방법.
  12. 제11항에 있어서,
    이온 주입법을 이용하여 상기 활성층을 n형 불순물로 도핑시키는 단계를 더 포함하는 것을 특징으로 하는 홀 센서의 제조방법.
  13. 제11항에 있어서,
    상기 활성층을 식각하는 단계는, 습식식각, 건식식각, 또는 습식식각과 건식식각을 혼용하여 수행하는 것을 특징으로 하는 홀 센서의 제조방법.
  14. 제11항에 있어서,
    각각의 상기 제1 금속층 내지 상기 제 4금속층은,
    상기 요철 패턴부의 표면 및 상기 반도체 기판 상에 배치된 오믹(ohmic)금속층; 및
    상기 오믹금속층 상부에 배치된 금속배선층을 순차적으로 적층시켜 형성하는 것을 특징으로 하는 홀 센서의 제조방법.
  15. 제11항에 있어서,
    상기 전극부를 형성하는 단계는,
    금속 리프트 오프(lift off) 공정 또는 금속 도금 공정을 이용하여 수행하는 것을 특징으로 하는 홀 센서의 제조방법.
KR1020160019243A 2016-02-18 2016-02-18 요철 패턴을 갖는 활성층을 포함하는 홀 센서 및 이의 제조방법 Ceased KR20170097828A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160019243A KR20170097828A (ko) 2016-02-18 2016-02-18 요철 패턴을 갖는 활성층을 포함하는 홀 센서 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160019243A KR20170097828A (ko) 2016-02-18 2016-02-18 요철 패턴을 갖는 활성층을 포함하는 홀 센서 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20170097828A true KR20170097828A (ko) 2017-08-29

Family

ID=59760084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160019243A Ceased KR20170097828A (ko) 2016-02-18 2016-02-18 요철 패턴을 갖는 활성층을 포함하는 홀 센서 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20170097828A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020180977A1 (en) * 2019-03-04 2020-09-10 University Of Maryland, College Park Systems, devices, and methods for resistance metrology using graphene with superconducting components
KR20210069421A (ko) 2019-12-03 2021-06-11 엘지전자 주식회사 식기 세척기 및 식기 세척기의 제어 방법
KR20230106960A (ko) * 2022-01-07 2023-07-14 한국과학기술원 금속과 실리콘 접합 구조를 적용한 자기장 센서
US12142182B2 (en) 2022-01-04 2024-11-12 Samsung Display Co., Ltd. Display device and driving method of display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020180977A1 (en) * 2019-03-04 2020-09-10 University Of Maryland, College Park Systems, devices, and methods for resistance metrology using graphene with superconducting components
US11867775B2 (en) 2019-03-04 2024-01-09 Government Of The United States Of America Systems, devices, and methods for resistance metrology using graphene with superconducting components
KR20210069421A (ko) 2019-12-03 2021-06-11 엘지전자 주식회사 식기 세척기 및 식기 세척기의 제어 방법
US12142182B2 (en) 2022-01-04 2024-11-12 Samsung Display Co., Ltd. Display device and driving method of display device
KR20230106960A (ko) * 2022-01-07 2023-07-14 한국과학기술원 금속과 실리콘 접합 구조를 적용한 자기장 센서
US12416690B2 (en) 2022-01-07 2025-09-16 Korea Advanced Institute Of Science And Technology Magnetic sensor using metal and silicon junction structure

Similar Documents

Publication Publication Date Title
KR100576872B1 (ko) 정전기 방전 방지기능을 갖는 질화물 반도체 발광소자
US9136432B2 (en) High efficiency light emitting diode
US9000476B2 (en) Optoelectronic component
US9099614B2 (en) Semiconductor light emitting element
WO2007021069A1 (en) Light emitting diode employing an array of nanorods and method of fabricating the same
KR20170097828A (ko) 요철 패턴을 갖는 활성층을 포함하는 홀 센서 및 이의 제조방법
JP3706458B2 (ja) 半導体発光素子
CN111710729B (zh) 齐纳二极管及其制造方法
CN113224153A (zh) 高电子迁移率晶体管及其制作方法
JP6204131B2 (ja) 発光素子及びその製造方法
KR20030036032A (ko) 3 내지 5족 화합물 반도체 및 반도체 장치
US11715766B2 (en) Stacked high barrier III-V power semiconductor diode
US7435605B2 (en) Method for fabricating a component having an electrical contact region
KR101786207B1 (ko) 접촉면적이 확장된 활성층을 포함하는 홀 센서 및 이의 제조방법
KR20050031720A (ko) 질화물 반도체 발광 소자 및 그 제조 방법
US20150263229A1 (en) Semiconductor light-emitting device and method of manufacturing the same
CN221176251U (zh) 发光二极管
KR20200016585A (ko) 실리콘카바이드 파워반도체 및 그 제조방법
KR101067938B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
TW201145610A (en) Semiconductor diode and method for manufacturing a semiconductor diode
JP2003133561A (ja) 3−5族化合物半導体および半導体装置
JP4572430B2 (ja) オーミック電極の形成方法
JP4110417B2 (ja) 面発光型装置及びその製造方法
JP4066886B2 (ja) ショットキ障壁を有する半導体素子及びその製造方法
JP2583793B2 (ja) 半導体基板

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160218

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170322

Patent event code: PE09021S01D

PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20180130

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20170322

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I