KR20170098367A - 지지 기판 및 이를 사용한 반도체 패키지의 제조방법 - Google Patents

지지 기판 및 이를 사용한 반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR20170098367A
KR20170098367A KR1020160019771A KR20160019771A KR20170098367A KR 20170098367 A KR20170098367 A KR 20170098367A KR 1020160019771 A KR1020160019771 A KR 1020160019771A KR 20160019771 A KR20160019771 A KR 20160019771A KR 20170098367 A KR20170098367 A KR 20170098367A
Authority
KR
South Korea
Prior art keywords
plate
inorganic material
material layer
thermal expansion
expansion coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020160019771A
Other languages
English (en)
Other versions
KR102466362B1 (ko
Inventor
최윤석
김일호
김창호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160019771A priority Critical patent/KR102466362B1/ko
Priority to US15/345,534 priority patent/US9947554B2/en
Priority to CN201710041269.8A priority patent/CN107104070B/zh
Publication of KR20170098367A publication Critical patent/KR20170098367A/ko
Application granted granted Critical
Publication of KR102466362B1 publication Critical patent/KR102466362B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H01L23/3735—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B32B17/10—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin
    • H01L21/471—
    • H01L23/142—
    • H01L23/147—
    • H01L23/3121—
    • H01L23/3675—
    • H01L23/4926—
    • H01L23/4985—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7412—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support the auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7424—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self-supporting substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/744—Details of chemical or physical process used for separating the auxiliary support from a device or a wafer
    • H10P72/7442—Separation by peeling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 지지 기판 및 이를 사용한 반도체 패키지의 제조방법을 제공한다. 지지 기판은 제1 플레이트; 상기 제1 플레이트 상의 제2 플레이트; 및 상기 제1 플레이트 및 상기 제2 플레이트 사이에 개재된 접착층을 포함할 수 있다. 상기 접착층은 상기 제1 플레이트 및 상기 제2 플레이트보다 높은 열팽창계수를 가질 수 있다. 반도체 패키지의 제조에서, 상기 지지 기판에 의해 몰딩막의 휨이 방지될 수 있다.

Description

지지 기판 및 이를 사용한 반도체 패키지의 제조방법{A support substrate and a method of manufacturing semiconductor packages using the same}
본 발명은 반도체 패키지에 관한 것으로, 보다 구체적으로는 반도체 패키지 제조 공정에 사용되는 지지 기판에 관한 것이다.
반도체 패키지의 제조에 있어, 기판 상에 반도체 칩을 플립 칩(flip-chip) 본딩하는 방법이 사용되고 있다. 플립 칩(flip-chip) 실장된 반도체 칩은 그 전면적에 I/O를 배열할 수 있어 마이크로프로세서, CPU 칩셋 등과 같이 많은 수의 I/O를 필요로 하는 전자 제품에 적용하기 용이할 수 있다. 더불어, 플립 칩 실장된 반도체칩은 짧은 전기적인 접속 길이를 가져, 우수한 전기적, 기계적 특성을 나타낼 수 있다. 반도체 패키지의 제조 과정에서, 반도체 패키지의 휨(warpage)이 발생하는 문제가 제기되고 있다.
본 발명이 해결하고자 하는 일 과제는 휨 현상이 개선된 반도체 패키지 및 그 제조 방법을 제공하는 것에 있다.
본 발명이 해결하고자 하는 다른 과제는 향상된 수율의 반도체 패키지의 제조 방법을 제공하는 것에 있다.
본 발명은 지지 기판 및 이를 사용한 반도체 패키지의 제조방법에 관한 것이다. 본 발명의 개념에 따른 지지 기판은 제1 플레이트; 상기 제1 플레이트 상의 제2 플레이트; 및 상기 제1 플레이트 및 상기 제2 플레이트 사이에 개재된 접착층을 포함하되, 상기 접착층은 상기 제1 플레이트 및 상기 제2 플레이트보다 높은 열팽창계수를 가질 수 있다.
실시예들에 따르면, 상기 제1 플레이트는 상기 제2 플레이트보다 높은 열팽창계수를 가지며, 상기 제1 플레이트는 상기 제2 플레이트와 동일한 두께를 가질 수 있다.
실시예들에 따르면, 상기 제1 플레이트는 상기 제2 플레이트보다 높은 열팽창계수를 가지며, 상기 제1 플레이트는 상기 제2 플레이트보다 더 얇은 두께를 가질 수 있다.
실시예들에 따르면, 상기 제1 플레이트, 상기 접착층, 및 상기 제2 플레이트의 두께들의 합은 0.7mm 내지 1.5mm일 수 있다.
실시예들에 따르면, 상기 제1 플레이트는 상기 제2 플레이트보다 얇을 수 있다.
실시예들에 따르면, 상기 제1 플레이트는 상기 제2 플레이트와 동일한 열팽창계수를 가질 수 있다.
본 발명에 따른 지지 기판은 제1 무기물층; 상기 제1 무기물층 상에 제공되는 폴리머층; 및 상기 폴리머층 상의 제2 무기물층을 포함하되, 상기 폴리머층은 상기 제1 무기물층 및 상기 제2 무기물층보다 높은 열 팽창계수를 가질 수 있다.
실시예들에 따르면, 상기 제1 무기물층은 상기 제2 무기물층보다 높은 열팽창계수를 가질 수 있다.
실시예들에 따르면, 상기 제1 무기물층은 상기 제2 무기물층과 다른 두께를 가질 수 있다.
실시예들에 따르면, 상기 제1 무기물층은 상기 제2 무기물층과 동일한 두께를 가질 수 있다.
실시예들에 따르면, 상기 제2 무기물층을 구성하는 원소들 중에서 적어도 하나는 상기 제1 무기물층을 구성하는 원소들과 다를 수 있다.
실시예들에 따르면, 상기 제2 무기물층을 구성하는 원소들은 상기 제1 무기물층을 구성하는 원소들과 동일하되, 상기 제2 무기물층의 조성비는 상기 제1 무기물층의 조성비와 다를 수 있다.
실시예들에 따르면, 제1 무기물층은 상기 제2 무기물층보다 얇은 두께를 가지되, 상기 제1 무기물층은 상기 제1 무기물층과 동일한 원소들을 포함하며, 상기 제1 무기물층의 조성비는 상기 제2 무기물층의 조성비와 동일할 수 있다.
본 발명에 따른 반도체 패키지 제조방법은 적층된 제1 플레이트, 접착층, 및 제2 플레이트를 포함하는 지지 기판을 제공하는 것; 상기 지지 기판 상에 반도체칩을 배치하는 것; 상기 지지 기판 상에 상기 반도체칩을 덮는 몰딩막을 형성하는 것; 및 상기 지지 기판을 제거하여, 상기 반도체칩의 하면을 노출시키는 것을 포함하되, 상기 접착층은 상기 제1 플레이트 및 상기 제2 플레이트보다 높은 열팽창계수를 가질 수 있다.
실시예들에 따르면, 상기 제1 플레이트는 상기 제2 플레이트보다 높은 열팽창계수를 가질 수 있다.
실시예들에 따르면, 상기 지지 기판은 상기 반도체칩을 향하는 상면 및 상기 상면과 대향되는 하면을 가지고, 상기 접착층은 상기 지지 기판의 상기 상면보다 상기 하면에 더 인접하여 제공될 수 있다.
실시예들에 따르면, 상기 제1 플레이트는 상기 제2 플레이트와 동일한 두께를 가질 수 있다.
실시예들에 따르면, 상기 반도체칩의 상기 하면 상에 기판을 형성하는 것을 더 포함하되, 상기 기판은 절연 패턴들 및 상기 절연 패턴들 사이의 도전 패턴을 포함할 수 있다.
실시예들에 따르면, 상기 몰딩막을 형성하는 것은: 상기 지지 기판 상에 몰딩 물질을 공급하여, 상기 반도체칩을 덮는 것; 및 상기 몰딩 물질을 경화시키는 것을 포함할 수 있다.
본 발명의 개념에 따르면, 지지 기판은 적층된 제1 플레이트, 접착층, 및 제2 플레이트를 포함할 수 있다. 제1 플레이트 및 제2 플레이트의 열팽창계수들 또는 두께들이 조절될 수 있다. 플레이트들의 열팽창계수의 조절은 플레이트들을 구성하는 원소들의 종류 및 조성비를 제어하여 수행될 수 있다. 몰딩막의 경화 과정에서, 몰딩막 및 반도체칩의 열팽창계수 차이에 의한 스트레스는 제1 플레이트, 몰딩막, 또는 제2 플레이트 사이의 열팽창계수의 차이에 의한 스트레스에 의해 상쇄될 수 있다. 이에 따라, 몰딩막의 휨이 방지/감소될 수 있다.
본 발명의 보다 완전한 이해와 도움을 위해, 참조가 아래의 설명에 첨부도면과 함께 주어져 있고 참조번호가 이래에 나타나 있다.
도 1은 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 2a 내지 도 2e는 실시예들에 따른 반도체 패키지의 제조 과정을 도시한 단면도이다.
도 3a는 실시예들에 따른 지지 기판을 도시한 단면도이다.
도 3b는 도 3a의 지지 기판을 사용한 반도체 패키지의 제조의 일 단계을 도시한 것으로, 몰딩막의 경화 과정에 대응된다.
도 4a는 실시예들에 따른 지지 기판을 도시한 단면도이다.
도 4b는 도 4a의 지지 기판을 사용한 반도체 패키지의 제조에서 몰딩막의 경화 과정을 도시하였다.
도 5a는 실시예들에 따른 지지 기판을 도시한 단면도이다.
도 5b는 도 5a의 지지 기판을 사용한 반도체 패키지의 제조에서 몰딩막의 경화 과정을 도시하였다.
도 6a는 실시예들에 따른 지지 기판을 도시한 단면도이다.
도 6b는 도 6a의 지지 기판을 사용한 반도체 패키지의 제조에서 몰딩막의 경화 과정을 도시하였다.
도 7a는 실시예들에 따른 지지 기판을 도시한 단면도이다.
도 7b는 도 7a의 지지 기판을 사용한 반도체 패키지의 제조에서 몰딩막의 경화 과정을 도시하였다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은, 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 당해 기술분야에서 통상의 기술을 가진 자는 본 발명의 개념이 어떤 적합한 환경에서 수행될 수 있다는 것을 이해할 것이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 ‘포함한다(comprises)’ 및/또는 ‘포함하는(comprising)’은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 어떤 막(또는 층)이 다른 막(또는 층) 또는 기판상에 있다고 언급되는 경우에 그것은 다른 막(또는 층) 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막(또는 층)이 개재될 수도 있다.
본 명세서의 다양한 실시 예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막(또는 층)을 다른 영역 또는 막(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에의 제1막질로 언급된 막질이 다른 실시 예에서는 제2막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시예도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다
본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 본 발명의 개념에 따른 지지 기판 및 이를 사용한 반도체 패키지의 제조를 설명한다.
도 1은 실시예들에 따른 지지 기판을 도시한 단면도이다.
도 1을 참조하면, 지지 기판(100)은 제1 플레이트(110), 접착층(120), 및 제2 플레이트(130)를 포함할 수 있다. 제1 플레이트(110)는 대략 3ppm/℃ 내지 대략 8.7ppm/℃의 열팽창계수(coefficient of expansion, CTE)를 가질 수 있다. 제1 플레이트(110)는 무기물, 예를 들어, 단결정 실리콘 또는 유리(예를 들어, 석영)를 포함할 수 있다. 제1 플레이트(110)가 유리를 포함하는 경우, 제1 플레이트(110)는 제1 알칼리계 금속 산화물을 더 포함할 수 있다. 알칼리계 금속은 제1 족 원소 또는 제2 족 원소를 의미할 수 있다. 예를 들어, 제1 알칼리계 금속 산화물은 나트륨 산화물, 마그네슘 산화물, 또는 칼슘 산화물 등을 포함할 수 있다. 제1 알칼리계 금속 산화물의 종류 또는 그 조성비를 제어하여, 제1 플레이트(110)의 열팽창계수가 조절될 수 있다.
접착층(120)이 제1 플레이트(110) 상에 배치될 수 있다. 접착층(120)은 제1 플레이트(110)보다 높은 열팽창계수를 가질 수 있다. 예를 들어, 접착층(120)은 대략 9 ppm/℃ 내지 대략 30ppm/℃의 열팽창계수를 가질 수 있다. 이 때, 접착층(120)의 열팽창계수는 유리전이온도(Tg) 이하에서의 열팽창계수(α1)를 의미한다. 접착층(120)은 폴리머, 예를 들어, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리이미드, 폴리아미드, 폴리아미드이미드, 폴리아세탈, 폴리카보네이트, 폴리에테르설폰, 폴리페닐렌설피드, 폴리페닐렌에테르, 폴리에테르케톤, 폴리아릴레이트, 폴리에테르아미드, 폴리에테르이미드, 또는 폴리에테르설폰을 포함할 수 있다.
제2 플레이트(130)가 접착층(120) 상에 배치될 수 있다. 제2 플레이트(130)는 접착층(120)에 의해 제1 플레이트(110)에 부착될 수 있다. 제2 플레이트(130)의 열팽창계수는 접착층(120)의 열팽창계수 및 제1 플레이트(110)의 열팽창계수보다 낮을 수 있다. 제2 플레이트(130)는 대략 3ppm/℃ 내지 대략 8.7ppm/℃의 열팽창계수를 가질 수 있다. 제2 플레이트(130)는 무기물을 포함할 수 있다. 일 예로, 제2 플레이트(130)는 단결정 실리콘을 포함할 수 있다. 다른 예로, 제2 플레이트(130)는 유리를 포함할 수 있다. 제2 플레이트(130)가 유리를 포함하는 경우, 제2 플레이트(130)는 제2 알칼리계 금속 산화물을 더 포함할 수 있다. 제2 알칼리계 금속 산화물은 제1 족 원소의 산화물 또는 제2 족 원소의 산화물을 의미할 수 있다. 제2 플레이트(130)를 구성하는 원소들의 종류 또는 그 조성비를 제어하여, 제2 플레이트(130)의 열팽창계수가 제1 플레이트(110)의 열팽창계수보다 더 낮은 값을 가지도록 조절될 수 있다. 일 예로, 제2 플레이트(130)를 구성하는 원소들 중에서 적어도 하나는 제1 플레이트(110)를 구성하는 원소들과 다를 수 있다. 다른 예로, 제2 플레이트(130)를 구성하는 원소들은 제1 플레이트(110)를 구성하는 원소들과 동일하나, 그 조성비가 제1 플레이트(110)를 구성하는 원소들의 의 조성비와 다를 수 있다. 제2 플레이트(130)의 두께(T2)는 제1 플레이트(110)의 두께(T1)와 실질적으로 동일할 수 있다. 이하, 본 명세서에서 두께가 동일하다는 것은 공정상 발생할 수 있는 오차 범위를 포함한다.
도 2a 내지 도 2e는 실시예들에 따른 반도체 패키지의 제조 과정을 도시한 단면도이다. 이하 앞서 설명한 바와 중복되는 내용은 생략한다.
도 2a를 참조하면, 제1 플레이트(110), 접착층(120), 및 제2 플레이트(130)를 포함하는 지지 기판(100)이 준비될 수 있다. 지지 기판(100)은 도 1에서 설명한 지지 기판(100)일 수 있다. 접착 패턴(150)이 제2 플레이트(130) 상에 제공될 수 있다. 접착 패턴(150)은 폴리머를 포함할 수 있다. 반도체칩들(200)이 지지 기판(100) 상에 배치될 수 있다. 반도체칩들(200)은 서로 옆으로 이격될 수 있다. 반도체칩들(200)은 접착 패턴(150)에 의해 제2 플레이트(130)에 부착될 수 있다. 반도체칩들(200)의 칩 패드들(201)은 지지 기판(100)을 향할 수 있다. 반도체칩들(200)은 실리콘을 포함할 수 있다.
도 2b를 참조하면, 지지 기판(100) 상에 반도체칩들(200)을 덮는 몰딩막(300)이 형성될 수 있다. 예를 들어, 몰딩 물질이 지지 기판(100) 상에 공급되어, 반도체칩들(200)을 덮을 수 있다. 몰딩 물질은 에폭시계 몰딩 컴파운드(EMC)를 포함할 수 있다. 몰딩 물질이 경화되어, 몰딩막(300)이 형성될 수 있다. 이하에서, 몰딩막(300)의 경화/열팽창계수는 몰딩 물질의 경화/열팽창계수를 의미한다. 몰딩막(300)은 반도체칩들(200)보다 높은 열팽창계수를 가질 수 있다. 몰딩막(300)은 150℃ 내지 200℃의 챔버(미도시) 내에 제공된 후, 상온(25℃)으로 냉각되어 경화될 수 있다. 몰딩막(300)의 경화 과정에서, 반도체칩들(200) 및 몰딩막(300)의 열팽창계수의 차이(CTE mismatch)에 의해 몰딩막(300)에 스트레스가 가해질 수 있다. 상세하게, 몰딩막(300)이 150℃ 내지 200℃에서 상온(25℃)으로 냉각되는 과정에서 몰딩막(300)에 스트레스가 발생할 수 있다. 지지 기판(100)이 생략되었다면, 몰딩막(300)의 휨(warpage)이 점선으로 도시한 바와 같은 오목한 모양(concave-shape)으로 발생할 수 있다. 예를 들어, 몰딩막(300)의 휨은 몰딩막(300)의 엣지 부분이 그 중심 부분보다 위를 향하도록 발생할 수 있다. 이하, 본 명세서에서 몰딩막(300)의 경화 과정에 발생하는 열팽창계수 차이에 의한 스트레스/휨(warpage)은 몰딩막(300)의 경화 과정 중 냉각 과정에서 발생하는 스트레스/휨을 의미할 수 있다. 제1 플레이트(110) 및 접착층(120)은 제2 플레이트(130)보다 높은 열팽창계수를 가질 수 있다. 몰딩막(300)의 경화 과정에서 제1 플레이트(110)와 제2 플레이트(130), 그리고 접착층(120)과 제2 플레이트(130)의 열팽창계수의 차이에 의해 지지 기판(100)에 스트레스가 가해질 수 있다. 지지 기판(100)의 스트레스는 지지 기판(100)에 몰딩막(300)에 대한 안티-휨(anti-warpage)을 유도할 수 있다. 본 명세서에서 지지 기판(100)의 안티-휨이란 몰딩막(300)의 경화 과정에서 몰딩막(300)의 휨이 없었다면 지지 기판(100)에 발생할 수 있는 가상적인 휨을 의미하며, 제조 과정에서 관찰되거나 나타나지 않을 수 있다. 지지 기판(100)의 안티-휨은 점선으로 도시한 바와 같은 볼록한 모양(convex shape)일 수 있다. 예를 들어, 지지 기판(100)은 안티-휨은 지지 기판(100)의 엣지 부분이 그 중심 부분보다 아래를 향하도록 가해지는 힘일 수 있다. 지지 기판(100)의 안티-휨은 몰딩막(300)의 휨과 반대 방향으로 작용하며, 실질적으로 동일한 세기를 가질 수 있다. 제1 플레이트(110), 접착층(120), 또는 제2 플레이트(130)의 열팽창계수들을 조절하여, 지지 기판(100)의 안티-휨의 세기가 조절될 수 있다. 플레이트들(110, 120)의 열팽창계수의 조절은 플레이트들(110, 120)을 구성하는 원소들의 종류 및 조성비를 제어하여 수행될 수 있다. 몰딩막(300)의 경화 과정에서, 몰딩막(300)의 휨은 지지 기판(100)의 안티-휨과 상쇄될 수 있다. 따라서, 경화된 후, 몰딩막(300)은 편평할 수 있다. 예를 들어, 몰딩막(300)의 하면에서 최고 높이 및 최저 높이의 차이는 50μm보다 작을 수 있다. 제1 플레이트(110) 및 접착층(120)이 생략된 경우, 지지 기판(100)의 안티-휨은 몰딩막(300)의 휨을 상쇄하기에 부족할 수 있다.
도 2c를 참조하면, 지지 기판(도 2b에서 100) 및 접착 패턴(도 2b에서 150)이 제거되어, 반도체칩들(200)의 하면들(200b) 및 몰딩막(300)의 하면(300b)이 노출될 수 있다.
도 2d 및 도 2e를 차례로 참조하면, 기판(400)이 반도체칩들(200)의 하면들(200b) 및 몰딩막(300)의 하면(300b) 상에 형성될 수 있다. 기판(400)은 절연 패턴들(410) 및 도전 패턴(420)을 포함할 수 있다. 도전 패턴(420)은 절연 패턴들(410) 사이에 제공되며, 반도체칩들(200)의 칩 패드들(201)과 접속할 수 있다. 본 명세서에서 접속한다는 것은 직접적인 접속 또는 다른 구성요소를 통한 간접적인 접속을 포함한다. 외부 단자(450)가 기판(400)의 하면 상에 형성되어, 도전 패턴(420)과 접속할 수 있다. 외부 단자(450)는 솔더볼의 형상을 가질 수 있다. 기판(400)이 일점 쇄선으로 도시된 바와 같이 쏘잉되어, 도 2e의 반도체 패키지들(1)이 서로 분리될 수 있다. 몰딩막(300)의 휨이 발생하면, 휨이 발생한 위치에 배치된 반도체칩들(200)은 손상될 수 있다. 손상된 반도체칩들(200)을 포함하는 반도체 패키지들(1)은 쏘잉 공정 후, 폐기될 수 있다. 실시예들에 따르면, 몰딩막(300)의 휨이 방지되어, 반도체 패키지들(1)은 높은 수율로 제조될 수 있다.
도 3a는 실시예들에 따른 지지 기판을 도시한 단면도이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 3a를 참조하면, 지지 기판(101)은 적층된 제1 플레이트(110), 접착층(120), 및 제2 플레이트(130)를 포함할 수 있다. 지지 기판(101)은 상면(101a) 및 하면(101b)을 가질 수 있다. 지지 기판(101)의 상면(101a)은 제2 플레이트(130)와 인접하며, 하면(101b)은 상면(101a)과 대향될 수 있다. 제1 플레이트(110), 접착층(120), 및 제2 플레이트(130)는 도 1의 예들에서 설명한 바와 동일한 물질을 포함할 수 있다.
제1 플레이트(110)는 제2 플레이트(130)와 동일하거나 더 높은 열팽창계수를 가질 수 있다. 제1 플레이트(110)가 제2 플레이트(130)와 동일한 열팽창계수를 가지는 경우, 제1 플레이트(110)는 제2 플레이트(130)와 동일한 원소를 포함하며, 동일한 조성비를 가질 수 있다. 제1 플레이트(110)가 제2 플레이트(130)보다 큰 열팽창계수를 가지는 경우, 제1 플레이트(110)는 제2 플레이트(130)와 다른 원소를 포함하거나, 다른 조성비를 가질 수 있다. 제1 플레이트(110)의 두께(T1)는 제2 플레이트(130)의 두께(T2)보다 더 얇을 수 있다.
접착층(120)은 제1 플레이트(110) 및 제2 플레이트(130)보다 높은 열팽창계수를 가질 수 있다. 접착층(120)은 지지 기판(101)의 상면(101a)보다 지지 기판(101)의 하면(101b)에 더 인접하여 배치될 수 있다. 제1 플레이트(110)의 두께(T1), 접착층(120)의 두께(T3), 및 제2 플레이트(130)의 두께(T2)의 합은 대략 0.7mm 내지 1.5mm일 수 있다.
도 3b는 도 3a의 지지 기판을 사용한 반도체 패키지의 제조의 일 단계을 도시한 것으로, 몰딩막의 경화 과정에 대응된다.
도 3b를 참조하면, 반도체칩들(200) 및 몰딩막(300)이 지지 기판(101) 상에 형성될 수 있다. 이 때, 도 3a에서 설명한 지지 기판(101)이 사용될 수 있다. 몰딩막(300)은 반도체칩들(200)보다 높은 열팽창계수를 가질 수 있다. 몰딩막(300)의 경화 과정에서, 몰딩막(300)의 휨이 점선으로 도시한 바와 같은 오목한 모양으로 발생할 수 있다.
접착층(120)은 제1 플레이트(110) 및 제2 플레이트(130)보다 높은 열팽창계수를 가질 수 있다. 접착층(120)이 지지 기판(101)의 상면(101a)보다 하면(101b)에 인접하여 배치될 수 있다. 지지 기판(101)의 하부의 평균 열팽창계수는 지지 기판(101)의 상부의 평균 열팽창계수보다 클 수 있다. 여기에서, 지지 기판(101)의 상부 및 하부는 지지 기판(101)의 상면(101a) 및 하면(101b)의 중점들을 잇는 선을 기준으로 판단한다. 몰딩막(300)의 경화 과정에서 지지 기판(101)의 하부와 상부의 열팽창계수의 차이에 의해 지지 기판(101)은 점선으로 도시한 바와 같은 볼록한 모양의 안티-휨을 가질 수 있다. 지지 기판(101)의 안티-휨은 몰딩막(300)의 휨의 방향과 반대 방향으로 작용하며, 실질적으로 동일한 세기를 가질 수 있다. 제1 플레이트(110), 접착층(120), 또는 제2 플레이트(130)의 열팽창계수들 또는 두께들(T1, T2, T3)을 조절하여, 지지 기판(101)의 안티-휨의 세기가 조절될 수 있다. 몰딩막(300)의 휨은 지지 기판(101)의 안티-휨과 상쇄되어, 몰딩막(300)은 편평할 수 있다.
다시 도 2c 내지 도 2e를 차례로 참조하면, 지지 기판(101)이 제거되고, 반도체칩들(200)의 하면들(200b) 및 몰딩막(300)의 하면(300b)이 노출될 수 있다. 기판(400)이 반도체칩들(200)의 하면들(200b) 및 몰딩막(300)의 하면(300b) 상에 형성될 수 있다. 기판(400)이 쏘잉되어, 반도체 패키지들(1)이 제조될 수 있다.
도 4a는 실시예들에 따른 지지 기판을 도시한 단면도이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 4a를 참조하면, 지지 기판(102)은 적층된 제1 플레이트(110), 접착층(120), 및 제2 플레이트(130)를 포함할 수 있다. 제1 플레이트(110)는 제2 플레이트(130)보다 높은 열팽창계수를 가질 수 있다. 제1 플레이트(110)의 두께(T1)는 제2 플레이트(130)의 두께(T2)보다 더 두꺼울 수 있다.
접착층(120)의 두께(T3)는 제1 플레이트(110)의 두께(T1) 및 제2 플레이트(130)의 두께(T2)에 비해 과도하게 작을 수 있다. 접착층(120)은 제1 플레이트(110)보다 높은 열팽창계수를 가질 수 있다. 그러나, 접착층(120)은 도 3a의 접착층(120)보다 제1 플레이트(110)와 열팽창계수의 차이가 크지 않을 수 있다. 따라서, 지지 기판(101)의 하부의 평균 열팽창계수는 지지 기판(101)의 상부의 평균 열팽창계수보다 클 수 있다. 제1 플레이트(110)의 두께(T1), 접착층(120)의 두께(T3), 및 제2 플레이트(130)의 두께(T2)의 합은 1.5mm보다 클 수 있다. 제1 플레이트(110), 접착층(120), 및 제2 플레이트(130)는 도 1의 예들에서 설명한 바와 동일한 물질을 포함할 수 있다.
도 4b는 도 4a의 지지 기판을 사용한 반도체 패키지의 제조에서 몰딩막의 경화 과정을 도시하였다.
도 4b를 참조하면, 반도체칩들(200) 및 몰딩막(300)이 지지 기판(102) 상에 형성될 수 있다. 이 때, 도 4a에서 설명한 지지 기판(102)이 사용될 수 있다. 몰딩막(300)은 반도체칩들(200)보다 높은 열팽창계수를 가질 수 있다. 몰딩막(300)의 경화 과정에서, 몰딩막(300)의 휨이 점선으로 도시한 바와 같은 오목한 모양으로 발생할 수 있다.
몰딩막(300)의 경화 과정에서, 제1 플레이트(110), 접착층(120), 및 제2 플레이트(130)의 열팽창계수 차이에 의해, 지지 기판(105)에 몰딩막(300)에 대한 안티-휨이 유도될 수 있다. 제1 플레이트(110), 접착층(120), 또는 제2 플레이트(130)의 열팽창계수들 또는 두께들(T1, T2, T3)을 조절하여, 지지 기판(101)의 안티-휨의 방향이 조절될 수 있다. 지지 기판(101)의 하부의 평균 열팽창계수는 지지 기판(101)의 상부의 평균 열팽창계수보다 클 수 있다. 지지 기판(102)의 안티-휨이 점선으로 도시한 바와 같이 볼록한 모양으로 유도될 수 있다. 몰딩막(300)의 휨은 지지 기판(102)의 안티-휨과 상쇄되어, 몰딩막(300)의 휨이 방지/감소할 수 있다.
도 5a는 실시예들에 따른 지지 기판을 도시한 단면도이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 5a를 참조하면, 지지 기판(103)은 적층된 제1 플레이트(110), 접착층(120), 및 제2 플레이트(130)를 포함할 수 있다. 제2 플레이트(130)는 제1 플레이트(110)보다 높은 열팽창계수를 가질 수 있다. 제2 플레이트(130)을 구성하는 무기물은 제1 플레이트(110)을 구성하는 무기물과 원소 종류 또는 조성비가 다를 수 있다. 제2 플레이트(130)의 두께(T2)는 제1 플레이트(110)의 두께(T1)와 실질적으로 동일할 수 있다. 접착층(120)은 제1 플레이트(110) 및 제2 플레이트(130)보다 높은 열팽창계수를 가질 수 있다. 접착층(120)은 폴리머를 포함할 수 있다.
도 5b는 도 5a의 지지 기판을 사용한 반도체 패키지의 제조에서 몰딩막의 경화 과정을 도시하였다.
도 5b를 참조하면, 반도체칩들(200) 및 몰딩막(300)이 도 5a에서 설명한 지지 기판(103) 상에 형성될 수 있다. 몰딩막(300)의 경화 과정에서, 반도체칩들(200) 및 몰딩막(300)의 열팽창 계수의 차이에 의해 몰딩막(300)의 휨이 점선으로 도시한 바와 같은 볼록한 모양으로 발생할 수 있다.
접착층(120) 및 제2 플레이트(130)는 제1 플레이트(110)보다 높은 열팽창계수를 가질 수 있다. 몰딩막(300)의 경화 과정에서 제1 플레이트(110), 접착층(120), 및 제2 플레이트(130)의 열팽창계수 차이에 의해 지지 기판(103)의 안티-휨이 점선으로 도시한 바와 같이 오목한 모양으로 유도될 수 있다. 지지 기판(103)의 안티-휨은 몰딩막(300)의 휨의 방향과 반대 방향으로 작용하며, 실질적으로 동일한 세기를 가질 수 있다. 몰딩막(300)의 휨은 지지 기판(103)의 안티-휨과 상쇄되어, 몰딩막(300)은 편평할 수 있다.
도 6a는 실시예들에 따른 지지 기판을 도시한 단면도이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 6a를 참조하면, 지지 기판(104)은 적층된 제1 플레이트(110), 접착층(120), 및 제2 플레이트(130)를 포함할 수 있다. 제1 플레이트(110), 접착층(120), 및 제2 플레이트(130)는 도 1의 예들에서 설명한 바와 동일한 물질을 포함할 수 있다.
제2 플레이트(130)는 제1 플레이트(110)와 동일하거나 더 높은 열팽창계수를 가질 수 있다. 접착층(120)은 제1 플레이트(110) 및 제2 플레이트(130)보다 높은 열팽창계수를 가질 수 있다.
제2 플레이트(130)의 두께(T2)는 제1 플레이트(110)의 두께(T1)보다 얇을 수 있다. 제1 플레이트(110)의 두께(T1), 접착층(120)의 두께(T3), 및 제2 플레이트(130)의 두께(T2)의 합은 대략 0.7mm 내지 1.5mm일 수 있다. 접착층(120)은 지지 기판(104)의 하면(104b)보다 지지 기판(104)의 상면(104a)에 더 인접하여 배치될 수 있다.
도 6b는 도 6a의 지지 기판을 사용한 반도체 패키지의 제조에서 몰딩막의 경화 과정을 도시하였다.
도 6b를 참조하면, 반도체칩들(200) 및 몰딩막(300)이 지지 기판(104) 상에 형성될 수 있다. 이 때, 도 6a에서 설명한 지지 기판(104)이 사용될 수 있다. 몰딩막(300)의 경화 과정에서, 몰딩막(300)의 휨이 점선으로 도시한 바와 같은 볼록한 모양으로 발생할 수 있다.
제1 플레이트(110), 접착층(120), 및 제2 플레이트(130)의 열팽창계수 차이에 의해, 지지 기판(104)에 몰딩막(300)에 대한 안티-휨이 유도될 수 있다. 이 때, 접착층(120)이 지지 기판(104)의 안티-휨의 방향에 미치는 영향이 클 수 있다. 접착층(120)은 제1 플레이트(110) 및 제2 플레이트(130)보다 높은 열팽창계수를 가질 수 있다. 접착층(120)은 지지 기판(104)의 하면(104b)보다 지지 기판(104)의 상면(104a)에 더 인접하여 배치될 수 있다. 따라서, 지지 기판(104)의 하부의 평균 열팽창계수가 지지 기판(104)의 상부의 평균 열팽창계수보다 클 수 있다. 지지 기판(100)의 안티-휨은 점선으로 도시한 바와 같이 오목한 모양으로 유도될 수 있다. 몰딩막(300)의 휨은 지지 기판(104)의 안티-휨과 상쇄되어, 몰딩막(300)의 휨이 방지/감소할 수 있다.
도 7a는 실시예들에 따른 지지 기판을 도시한 단면도이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 7a를 참조하면, 지지 기판(105)은 적층된 제1 플레이트(110), 접착층(120), 및 제2 플레이트(130)를 포함할 수 있다. 제1 플레이트(110), 접착층(120), 및 제2 플레이트(130)는 도 1의 예들에서 설명한 바와 동일한 물질을 포함할 수 있다. 제1 플레이트(110)의 두께(T1), 접착층(120)의 두께(T3), 및 제2 플레이트(130)의 두께(T2)의 합은 1.5mm보다 클 수 있다.
제2 플레이트(130)의 두께(T2)는 제1 플레이트(110)의 두께(T1)보다 두꺼울 수 있다. 제2 플레이트(130)는 제1 플레이트(110)와 동일하거나 더 높은 열팽창계수를 가질 수 있다.
접착층(120)의 두께(T3)는 제1 플레이트(110)의 두께(T1) 및 제2 플레이트(130)의 두께(T2)에 비해 과도하게 작을 수 있다. 접착층(120)은 제1 플레이트(110)보다 높은 열팽창계수를 가질 수 있다. 그러나, 접착층(120)은 도 6a의 접착층(120)보다 제1 플레이트(110)와 열팽창계수의 차이가 크지 않을 수 있다. 지지 기판(104)의 하부의 평균 열팽창계수가 지지 기판(104)의 상부의 평균 열팽창계수보다 클 수 있다.
도 7b는 도 7a의 지지 기판을 사용한 반도체 패키지의 제조에서 몰딩막의 경화 과정을 도시하였다.
도 7b를 참조하면, 반도체칩들(200) 및 몰딩막(300)이 지지 기판(105) 상에 형성될 수 있다. 몰딩막(300)의 경화 과정에서, 몰딩막(300)의 휨이 점선으로 도시한 바와 같은 볼록한 모양으로 발생할 수 있다.
몰딩막(300)의 경화 과정에서, 제1 플레이트(110), 접착층(120), 및 제2 플레이트(130)의 열팽창계수 차이에 의해, 지지 기판(105)에 몰딩막(300)에 대한 안티-휨이 유도될 수 있다. 이 때, 제1 플레이트(110)가 접착층(120)보다 지지 기판(104)의 안티-휨의 방향에 미치는 영향이 클 수 있다. 지지 기판(104)의 하부의 평균 열팽창계수가 지지 기판(104)의 상부의 평균 열팽창계수보다 클 수 있다. 지지 기판(105)의 안티-휨은 점선으로 도시한 바와 같이 오목한 모양으로 유도될 수 있다. 몰딩막(300)의 휨은 지지 기판(105)의 안티-휨과 상쇄되어, 몰딩막(300)의 휨이 방지/감소할 수 있다.

Claims (19)

  1. 제1 플레이트;
    상기 제1 플레이트 상의 제2 플레이트; 및
    상기 제1 플레이트 및 상기 제2 플레이트 사이에 개재된 접착층을 포함하되,
    상기 접착층은 상기 제1 플레이트 및 상기 제2 플레이트보다 높은 열팽창계수를 갖는 지지 기판.
  2. 제1 항에 있어서,
    상기 제1 플레이트는 상기 제2 플레이트보다 높은 열팽창계수를 가지며,
    상기 제1 플레이트는 상기 제2 플레이트와 동일한 두께를 갖는 지지 기판.
  3. 제1 항에 있어서,
    상기 제1 플레이트는 상기 제2 플레이트보다 높은 열팽창계수를 가지며,
    상기 제1 플레이트는 상기 제2 플레이트보다 더 얇은 두께를 갖는 지지 기판.
  4. 제3 항에 있어서,
    상기 제1 플레이트, 상기 접착층, 및 상기 제2 플레이트의 두께들의 합은 0.7mm 내지 1.5mm인 지지 기판.
  5. 제1 항에 있어서,
    상기 제1 플레이트는 상기 제2 플레이트보다 얇은 지지 기판.
  6. 제5 항에 있어서,
    상기 제1 플레이트는 상기 제2 플레이트와 동일한 열팽창계수를 가지는 지지 기판.
  7. 제1 무기물층;
    상기 제1 무기물층 상에 제공되는 폴리머층; 및
    상기 폴리머층 상의 제2 무기물층을 포함하되,
    상기 폴리머층은 상기 제1 무기물층 및 상기 제2 무기물층보다 높은 열 팽창계수를 갖는 지지 기판.
  8. 제7 항에 있어서,
    상기 제1 무기물층은 상기 제2 무기물층보다 높은 열팽창계수를 갖는 지지 기판.
  9. 제8 항에 있어서,
    상기 제1 무기물층은 상기 제2 무기물층과 다른 두께를 갖는 지지 기판.
  10. 제7 항에 있어서,
    상기 제1 무기물층은 상기 제2 무기물층과 동일한 두께를 갖는 지지 기판.
  11. 제10 항에 있어서,
    상기 제2 무기물층을 구성하는 원소들 중에서 적어도 하나는 상기 제1 무기물층을 구성하는 원소들과 다른 지지 기판.
  12. 제10 항에 있어서,
    상기 제2 무기물층을 구성하는 원소들은 상기 제1 무기물층을 구성하는 원소들과 동일하되, 상기 제2 무기물층의 조성비는 상기 제1 무기물층의 조성비와 다른 지지 기판.
  13. 제12 항에 있어서,
    제1 무기물층은 상기 제2 무기물층보다 얇은 두께를 가지되,
    상기 제1 무기물층은 상기 제1 무기물층과 동일한 원소들을 포함하며, 상기 제1 무기물층의 조성비는 상기 제2 무기물층의 조성비와 동일한 지지 기판.
  14. 적층된 제1 플레이트, 접착층, 및 제2 플레이트를 포함하는 지지 기판을 제공하는 것;
    상기 지지 기판 상에 반도체칩을 배치하는 것;
    상기 지지 기판 상에 상기 반도체칩을 덮는 몰딩막을 형성하는 것; 및
    상기 지지 기판을 제거하여, 상기 반도체칩의 하면을 노출시키는 것을 포함하되,
    상기 접착층은 상기 제1 플레이트 및 상기 제2 플레이트보다 높은 열팽창계수를 갖는 반도체 패키지 제조방법.
  15. 제14 항에 있어서,
    상기 제1 플레이트는 상기 제2 플레이트보다 높은 열팽창계수를 갖는 반도체 패키지 제조방법.
  16. 제15 항에 있어서,
    상기 지지 기판은 상기 반도체칩을 향하는 상면 및 상기 상면과 대향되는 하면을 가지고,
    상기 접착층은 상기 지지 기판의 상기 상면보다 상기 하면에 더 인접하여 제공되는 반도체 패키지 제조방법.
  17. 제14 항에 있어서,
    상기 제1 플레이트는 상기 제2 플레이트와 동일한 두께를 갖는 반도체 패키지 제조방법.
  18. 제14 항에 있어서,
    상기 반도체칩의 상기 하면 상에 기판을 형성하는 것을 더 포함하되,
    상기 기판은 절연 패턴들 및 상기 절연 패턴들 사이의 도전 패턴을 포함하는 반도체 패키지 제조방법.
  19. 제14 항에 있어서,
    상기 몰딩막을 형성하는 것은:
    상기 지지 기판 상에 몰딩 물질을 공급하여, 상기 반도체칩을 덮는 것; 및
    상기 몰딩 물질을 경화시키는 것을 포함하는 반도체 패키지 제조방법.
KR1020160019771A 2016-02-19 2016-02-19 지지 기판 및 이를 사용한 반도체 패키지의 제조방법 Active KR102466362B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160019771A KR102466362B1 (ko) 2016-02-19 2016-02-19 지지 기판 및 이를 사용한 반도체 패키지의 제조방법
US15/345,534 US9947554B2 (en) 2016-02-19 2016-11-08 Support substrate and a method of manufacturing a semiconductor package using the same
CN201710041269.8A CN107104070B (zh) 2016-02-19 2017-01-20 支撑基底以及使用支撑基底制造半导体封装件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160019771A KR102466362B1 (ko) 2016-02-19 2016-02-19 지지 기판 및 이를 사용한 반도체 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20170098367A true KR20170098367A (ko) 2017-08-30
KR102466362B1 KR102466362B1 (ko) 2022-11-15

Family

ID=59631178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160019771A Active KR102466362B1 (ko) 2016-02-19 2016-02-19 지지 기판 및 이를 사용한 반도체 패키지의 제조방법

Country Status (3)

Country Link
US (1) US9947554B2 (ko)
KR (1) KR102466362B1 (ko)
CN (1) CN107104070B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200046265A (ko) * 2018-10-24 2020-05-07 삼성전자주식회사 캐리어 기판 및 이를 이용한 패키징 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393701B2 (en) 2019-08-12 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Anisotropic carrier for high aspect ratio fanout
KR102767982B1 (ko) * 2019-10-15 2025-02-14 에스케이하이닉스 주식회사 웨이퍼 지지 구조체
CN111508902B (zh) * 2020-04-26 2021-09-10 全球能源互联网研究院有限公司 一种绝缘结构、包覆芯片周缘的绝缘件及其制备方法
TW202143401A (zh) * 2020-05-08 2021-11-16 力成科技股份有限公司 半導體封裝方法及其結構
CN113436979B (zh) * 2021-06-15 2024-02-27 矽磐微电子(重庆)有限公司 半导体封装方法
TWI769109B (zh) * 2021-11-05 2022-06-21 友達光電股份有限公司 封裝結構及其製造方法
CN116525551A (zh) * 2022-01-24 2023-08-01 群创光电股份有限公司 电子元件的封装结构的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090179317A1 (en) * 2008-01-11 2009-07-16 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US20100201462A1 (en) * 2002-03-18 2010-08-12 Qualcomm Incorporated Flexible interconnect cable for an electronic assembly
US20140226290A1 (en) * 2011-09-30 2014-08-14 Kyocera Corporation Wiring substrate, component embedded substrate, and package structure
US20160104620A1 (en) * 2014-10-08 2016-04-14 Toyota Jidosha Kabushiki Kaisha Method for manufacturing substrate

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011108A1 (en) 2001-07-12 2003-01-16 Matthies Dennis L. Assembly display modules
JP3888302B2 (ja) 2002-12-24 2007-02-28 カシオ計算機株式会社 半導体装置
KR100906047B1 (ko) * 2005-03-14 2009-07-03 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
WO2008120705A1 (ja) * 2007-03-29 2008-10-09 Nec Corporation 半導体装置
KR100878408B1 (ko) 2007-07-04 2009-01-13 삼성전기주식회사 웨이퍼 레벨 디바이스 패키징 방법
JP5091696B2 (ja) 2008-01-26 2012-12-05 株式会社フジクラ 半導体パッケージの製造方法
JP2011222946A (ja) * 2010-03-26 2011-11-04 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
US20140329083A1 (en) 2010-04-06 2014-11-06 Lg Hausys, Ltd. Adhesive film for touch panel and touch panel
KR101156896B1 (ko) * 2010-07-09 2012-06-21 삼성전기주식회사 반도체 패키지 기판 및 그 제조방법
KR101679657B1 (ko) 2010-09-29 2016-11-25 삼성전자주식회사 유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조
KR101393701B1 (ko) 2012-11-29 2014-05-13 서울과학기술대학교 산학협력단 웨이퍼의 휨 발생 방지와 방열기능을 부여하는 팬 아웃 웨이퍼 레벨 패키징 공정
KR101393700B1 (ko) 2012-11-29 2014-05-13 서울과학기술대학교 산학협력단 웨이퍼의 휨 발생 방지 기능을 강화시킨 팬 아웃 웨이퍼 레벨 패키징 공정
KR101494814B1 (ko) 2013-04-15 2015-02-23 앰코 테크놀로지 코리아 주식회사 팬 아웃 반도체 패키지 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100201462A1 (en) * 2002-03-18 2010-08-12 Qualcomm Incorporated Flexible interconnect cable for an electronic assembly
US20090179317A1 (en) * 2008-01-11 2009-07-16 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US20140226290A1 (en) * 2011-09-30 2014-08-14 Kyocera Corporation Wiring substrate, component embedded substrate, and package structure
US20160104620A1 (en) * 2014-10-08 2016-04-14 Toyota Jidosha Kabushiki Kaisha Method for manufacturing substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200046265A (ko) * 2018-10-24 2020-05-07 삼성전자주식회사 캐리어 기판 및 이를 이용한 패키징 방법

Also Published As

Publication number Publication date
US20170243763A1 (en) 2017-08-24
US9947554B2 (en) 2018-04-17
KR102466362B1 (ko) 2022-11-15
CN107104070B (zh) 2020-11-17
CN107104070A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
KR102466362B1 (ko) 지지 기판 및 이를 사용한 반도체 패키지의 제조방법
US7973398B2 (en) Embedded chip package structure with chip support protruding section
KR100907232B1 (ko) 반도체 장치 및 그 제조 방법
TWI605528B (zh) 包封晶粒、含有包封晶粒之微電子封裝體以及用於製造該微電子封裝體之方法（二）
US9451700B2 (en) Method for producing multi-layer substrate and multi-layer substrate
CN102549785B (zh) 发光装置
KR102180746B1 (ko) 반도체 패키지 구조 및 그 제조 방법
US9799626B2 (en) Semiconductor packages and other circuit modules with porous and non-porous stabilizing layers
US10090276B2 (en) Semiconductor package to reduce warping
US7663248B2 (en) Flip-chip component
US11562969B2 (en) Semiconductor device package including reinforced structure
US7105920B2 (en) Substrate design to improve chip package reliability
KR100652442B1 (ko) 반도체 칩 및 그 제조 방법
US7998834B2 (en) Substrate level bonding method and substrate level package
US20130119540A1 (en) Semiconductor package and method for manufacturing the same
CN113628981A (zh) 半导体封装方法及其结构
TWI902086B (zh) 扇出型封裝體的製備方法
US20250062185A1 (en) Electronic package and manufacturing method thereof
TWI819456B (zh) 複合層電路元件及其製作方法
TWI875268B (zh) 複合封裝基板
US20080191319A1 (en) Semiconductor chip suppressing a void during a die attaching process and semiconductor package including the same
Justin et al. Evaluation of support wafer system for thin wafer handling
KR100401148B1 (ko) 반도체 패키지 제조용 부재
JP2006165275A (ja) 半導体装置及びその製造方法
KR20260030277A (ko) 반도체 장치용 캐리어 어셈블리

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 4

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000