KR20170109183A - 디스플레이 장치 및 그 제조방법 - Google Patents

디스플레이 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20170109183A
KR20170109183A KR1020160032923A KR20160032923A KR20170109183A KR 20170109183 A KR20170109183 A KR 20170109183A KR 1020160032923 A KR1020160032923 A KR 1020160032923A KR 20160032923 A KR20160032923 A KR 20160032923A KR 20170109183 A KR20170109183 A KR 20170109183A
Authority
KR
South Korea
Prior art keywords
barrier rib
light emitting
flexible substrate
emitting diode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020160032923A
Other languages
English (en)
Other versions
KR102537440B1 (ko
Inventor
권재중
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160032923A priority Critical patent/KR102537440B1/ko
Priority to US15/461,695 priority patent/US9985012B2/en
Publication of KR20170109183A publication Critical patent/KR20170109183A/ko
Application granted granted Critical
Publication of KR102537440B1 publication Critical patent/KR102537440B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H01L33/00—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional [2D] radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional [2D] radiating surfaces
    • H05B33/20—Light sources with substantially two-dimensional [2D] radiating surfaces characterised by the chemical or physical composition or the arrangement of the material in which the electroluminescent material is embedded
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional [2D] radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional [2D] radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H01L2924/12041—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 제조 공정이 단순하고 광효율이 향상된 디스플레이 장치 및 그 제조방법을 위하여, 요철부를 포함하며 신축성을 갖는, 플렉서블 기판 상기 요철부 내에 배치되는 발광 다이오드(LED) 및 상기 발광 다이오드를 둘러싸도록 배치되는 격벽 패턴을 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치 및 그 제조방법{Display apparatus and manufacturing the same}
본 발명은 디스플레이 장치 및 그 제조방법에 관한 것으로서, 더 상세하게는 제조 공정이 단순하고 광효율이 향상된 디스플레이 장치 및 그 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode, LED)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 등의 빛의 형태로 변환시키는 소자로서, 가정용 가전제품, 리모콘, 전광판, 각종 자동화 기기 등에 사용되고 있다. 소형의 핸드 헬드 전자 디바이스부터 대형 표시장치까지 전자 디바이스의 광범위한 분야에서 발광 다이오드를 활용하는 등 발광 다이오드의 사용 영역이 점차 넓어지고 있다.
그러나 이러한 발광 다이오드(LED)를 활용하는 종래의 디스플레이 장치 및 그 제조방법은, 발광 다이오드(LED)의 광 추출 효율을 향상시키기 위해 기판 상에 별도의 리소그라피(lithography) 공정을 통한 패터닝 단계를 거쳐 제조 과정이 복잡해진다는 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 제조 공정이 단순하고 광효율이 향상된 디스플레이 장치 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 요철부를 포함하며 제1 연신율을 갖는, 플렉서블 기판; 상기 요철부 내에 배치되는 발광 다이오드(LED); 및 상기 발광 다이오드를 둘러싸도록 배치되며 상기 제1 연신율 보다 작은 제2 연신율을 갖는 격벽 패턴;을 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 따르면, 상기 요철부는 중앙부가 오목하게 함몰된 형상을 가지며, 상기 발광 다이오드는 상기 요철부의 중앙부에 배치될 수 있다.
본 실시예에 따르면, 상기 격벽 패턴은 상기 요철부 내에 배치될 수 있다.
본 실시예에 따르면, 상기 격벽 패턴은 상기 발광 다이오드를 둘러싸는 폐곡선 또는 폐다각형의 형상을 가질 수 있다.
본 실시예에 따르면, 상기 기판 상에 배치되며, 상기 발광 다이오드와 전기적으로 연결되는 박막 트랜지스터를 더 구비하고, 상기 박막 트랜지스터는 상기 격벽 패턴이 둘러싼 영역에 대응하는 위치에 배치될 수 있다.
본 실시예에 따르면, 상기 격벽 패턴은 상기 요철부의 경계에 배치될 수 있다.
본 실시예에 따르면, 상기 기판 상에 배치되며, 상기 발광 다이오드와 전기적으로 연결되는 박막 트랜지스터를 더 구비하고, 상기 박막 트랜지스터는 상기 발광 다이오드와 대응하도록 상기 기판과 상기 발광 다이오드 사이에 개재될 수 있다.
본 실시예에 따르면, 상기 격벽 패턴은 금속 또는 고분자 물질을 포함할 수 있다.
본 발명의 다른 일 관점에 따르면, 신축성을 갖는 기판에 물리적인 힘을 가해 늘이는 단계; 늘어난 기판 상에 복수개의 발광 다이오드(LED)들을 실장시키는 단계; 복수개의 발광 다이오드들을 각각 둘러싸도록 복수개의 격벽 패턴들을 형성하는 단계; 및 기판에 가해진 물리적인 힘을 제거하여 기판을 수축시키는 단계;를 포함하는, 디스플레이 장치의 제조방법이 제공된다.
본 실시예에 따르면, 상기 기판을 수축시키는 단계는, 복수개의 발광 다이오드들이 각각 내부에 안착된 복수개의 요철부들을 형성하는 단계일 수 있다.
본 실시예에 따르면, 복수개의 격벽 패턴들은 각각 복수개의 요철부들 내에 형성될 수 있다.
본 실시예에 따르면, 복수개의 격벽 패턴들은 발광 다이오드를 둘러싸는 폐곡선 또는 폐다각형으로 형성될 수 있다.
본 실시예에 따르면, 기판 상에 배치되며, 복수개의 발광 다이오드들과 각각 전기적으로 연결되는 복수개의 박막 트랜지스터들을 형성하는 단계를 더 포함하고, 상기 복수개의 박막 트랜지스터들을 형성하는 단계에서, 복수개의 박막 트랜지스터들은 복수개의 격벽 패턴들이 각각 둘러싼 영역에 대응하는 위치에 형성될 수 있다.
본 실시예에 따르면, 복수개의 격벽 패턴들은 각각 복수개의 요철부들의 경계부에 형성될 수 있다.
본 실시예에 따르면, 상기 복수개의 격벽 패턴들을 형성하는 단계에서, 복수개의 격벽 패턴들은 서로 소정 간격 이격되어 형성될 수 있다.
본 실시예에 따르면, 상기 기판에 물리적인 힘을 가해 늘이는 단계는, 제1 축 및 제1 축과 교차하는 제2 축이 연장되는 방향으로 힘을 가해 기판을 늘이는 단계일 수 있다.
본 실시예에 따르면, 상기 기판에 물리적인 힘을 가해 늘이는 단계는, 제1 축과 제2 축에 동일하거나 또는 서로 다른 힘을 가해 기판을 늘이는 단계일 수 있다.
본 실시예에 따르면, 상기 복수개의 격벽 패턴들을 형성하는 단계에서, 격벽 패턴은 플렉서블 기판보다 연신율이 낮은 물질로 형성될 수 있다.
본 실시예에 따르면, 상기 복수개의 격벽 패턴들을 형성하는 단계에서, 격벽 패턴은 금속 또는 고분자 물질을 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 제조 공정이 단순하고 광효율이 향상된 디스플레이 장치 및 그 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 2a는 도 1의 디스플레이 장치에서 X1부분을 확대하여 도시한 평면도이다.
도 2b는 도 2a의 디스플레이 장치를 A-A 선을 따라 취한 단면을 개략적으로 도시한 단면도이다.
도 3은 도 2a의 디스플레이 장치를 A-A 선을 따라 취한 단면을 개략적으로 도시한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 5a는 도 4의 디스플레이 장치에서 X2부분을 확대하여 도시한 평면도이다.
도 5b는 도 5a의 디스플레이 장치를 B-B 선을 따라 취한 단면을 개략적으로 도시한 단면도이다.
도 6는 도 5a의 디스플레이 장치를 B-B 선을 따라 취한 단면을 개략적으로 도시한 단면도이다.
도 7a, 도 7b 내지 도 10a, 도 10b는 도 2a 및 도 2b에 도시된 디스플레이 장치의 제조 공정을 개략적으로 도시한 평면도들 및 단면도들이다.
도 11a, 도 11b 내지 도 14a, 도 14b는 도 5a 및 도 5b에 도시된 디스플레이 장치의 제조 공정을 개략적으로 도시한 평면도들 및 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 개략적으로 도시하는 평면도이다.
도 1을 참조하면, 본 실시예에 따른 디스플레이 장치(1)는 표시부(110) 및 드라이버(120)를 포함할 수 있다. 표시부(110)는 기판 상에 매트릭스 형태로 배열된 복수의 픽셀(P)들을 포함할 수 있다. 드라이버(120)는 픽셀(P)에 연결된 스캔선으로 스캔 신호를 인가하는 스캔 드라이버 및 데이터선으로 데이터 신호를 인가하는 데이터 드라이버를 포함할 수 있다. 드라이버(120)는 픽셀(P)들이 배열된 표시부(110) 주변인 기판의 비표시부에 배치될 수 있다. 드라이버(120)는 집적 회로 칩의 형태로 형성되어 표시부(110)가 형성된 기판 위에 직접 장착되거나, 연성인쇄회로필름(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 기판에 부착되거나, 기판에 직접 형성될 수도 있다.
도 2a는 도 1의 디스플레이 장치에서 X1부분을 확대하여 도시한 평면도이고, 도 2b는 도 2a의 디스플레이 장치를 A-A 선을 따라 취한 단면을 개략적으로 도시한 단면도이다.
도 2a 및 도 2b를 함께 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(1)는 요철부(100a)를 포함하는 플렉서블 기판(100), 플렉서블 기판(100) 상에 배치된 격벽 패턴(200) 및 발광 다이오드(LED, 300)를 구비한다.
플렉서블 기판(100)은 신축성을 가지며, 내열성 및 내구성이 우수한 플라스틱재로 형성될 수 있다. 예컨대, 플렉서블 기판(100)은 폴리에테르술폰(PES, polyethersulfone), 폴리아크릴레이트(PA, polyacrylate), 폴리에테르 이미드(PEI,polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyelene terepthalate), 폴리페닐렌설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(PAR, polyarylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(cellulosetriacetate), 셀룰로오스 아세테이트 프로피오네이트(CAP, cellulose acetate propionate), 폴리아릴렌에테르술폰(poly(aryleneether sulfone)), 실리콘, PDMS, copolymer 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함할 수 있다.
발광 다이오드(300)는 플렉서블 기판(100) 상에 배치될 수 있다. 여기서 발광 다이오드(300) 가 플렉서블 기판(100) 상에 배치된다고 함은, 플렉서블 기판(100) 상에 발광 다이오드(300) 가 직접 배치되는 경우뿐만 아니라, 플렉서블 기판(100) 상이 각종 층들이 형성되고 그러한 층들 상에 발광 다이오드(300) 가 배치되는 경우를 포함하는 것을 물론이다. 예컨대, 플렉서블 기판(100) 상에 박막 트랜지스터(TFT)가 배치되고, 평탄화막이 이러한 박막 트랜지스터(TFT)를 덮도록 하며, 발광 다이오드는 이러한 평탄화막 상에 위치하도록 할 수도 있다. 도 2a 및 도 2b에서는 설명의 편의상 플렉서블 기판(100) 상에 직접 발광 다이오드(300)가 위치하는 것으로 도시하였으며, 이하의 설명에서도 편의상 그와 같이 설명한다.
본 실시예에서, 플렉서블 기판(100)은 요철부(100a)를 포함할 수 있다. 이하에서는 설명의 편의를 위해 하나의 요철부(100a)를 중심으로 설명하겠으나, 도 2a 및 도 2b에 도시된 것과 같이 플렉서블 기판(100)은 복수개의 요철부들을 포함할 수 있다.
본 실시예에서, 요철부(100a)는 중앙부가 오목하게 함몰된 형상을 가질 수 있다. 이때 요철부(100a)가 중앙부가 오목하게 함몰된 형상을 갖는다고 함은 중앙부를 둘러싸는 주변부의 높이가 중앙부의 높이보다 높게 형성되는 것을 의미한다. 따라서 다시 말해, 플렉서블 기판(100)은 중앙부가 함몰된 오목부를 포함한다고 할 수 있다. 이러한 형태는 예컨대 플렉서블 기판(100)이 전체적으로 엠보싱 형상을 갖거나, 요철부(100a)가 중앙부가 오목한 그릇(bowl)의 형상을 갖는 것으로 이해될 수 있다. 도 2a에서는 요철부(100a)가 사각형의 형태를 갖는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않으며 다각형, 원형, 타원형, 원뿔형 등의 다양한 형상으로 형성될 수 있다.
격벽 패턴(200)은 플렉서블 기판(100)의 요철부(100a) 내에 배치될 수 있다. 요철부(100a)는 중앙부가 오목하게 함몰된 오목부 형상을 가지며, 따라서 격벽 패턴(200)은 이러한 오목부 내에 위치하는 것으로 이해될 수 있다. 격벽 패턴(200)은 발광 다이오드(300)의 주변부에 배치될 수 있으며, 도 2a에 도시된 것과 같이 발광 다이오드(300)를 둘러싸도록 배치될 수 있다. 격벽 패턴(200)이 발광 다이오드(300)의 주변부에 배치된다는 것은 발광 다이오드(300)가 위치한 요철부(100a) 내에서 발광 다이오드(300)와 소정 간격 이격되어 인접하여 배치되는 것으로 이해될 수 있다.
격벽 패턴(200)은 플렉서블 기판(100)보다 연신율이 낮은 물질로 형성될 수 있다. 격벽 패턴(200)은 예컨대 금속 또는 고분자 물질로 형성될 수 있다. 물론 이 경우에도 격벽 패턴(200)을 형성하는 금속 또는 고분자 물질은 플렉서블 기판(100)을 형성하는 플라스틱재 보다 낮은 연신율을 가져야 한다. 격벽 패턴(200)이 플렉서블 기판(100)에 비해 낮은 연신율을 갖는다는 것은 플렉서블 기판(100)에 비해 격벽 패턴(200)이 상대적으로 리지드(rigid)한 성질을 갖는 것으로 이해될 수 있다.
본 실시예에서, 격벽 패턴(200)은 발광 다이오드(300)를 둘러싸는 폐곡선 또는 폐다각형 형상을 가질 수 있다. 격벽 패턴(200)을 기준으로 하였을 때, 격벽 패턴(200) 내측(200a)에 위치한 플렉서블 기판(100)의 연신율과 격벽 패턴(200) 외측(200b)에 위치한 플렉서블 기판(100)의 연신율은 상이할 수 있다. 즉, 격벽 패턴(200)의 내측(200a)에 위치한 플렉서블 기판(100)의 연신율이 격벽 패턴(200) 외측(200b)에 위치한 플렉서블 기판(100)의 연신율 보다 큰 값을 가질 수 있다. 후술할 제조 공정에서 자세히 설명하겠지만, 폐곡선 또는 폐다각형으로 형성된 격벽 패턴(200)이 격벽 패턴(200) 내측(200a)에 위치한 플렉서블 기판(100)이 연신된 상태를 유지하도록 하는 역할을 하기 때문이다.
이에 따라, 격벽 패턴(200)의 내측(200a)과 외측(200b)의 형상이 다르게 형성될 수 있다. 도 2b에 도시된 것과 같이, 격벽 패턴(200)의 내측(200a)은 대체적으로 평탄한 상태를 유지하는 반면, 격벽 패턴(200)의 외측(200b)은 상부 방향(+z 방향)으로 솟은 것과 같은 형태를 가질 수 있다.
발광 다이오드(300)는 플렉서블 기판(100)의 요철부(100a) 내에 배치될 수 있으며, 구체적으로 플렉서블 기판(100)의 요철부(100a) 내에 위치한 격벽 패턴(200)의 내측(200a)에 배치될 수 있다. 즉, 발광 다이오드(300)는 플렉서블 기판(100)의 요철부(100a)의 중앙부에 위치할 수 있으며 이러한 발광 다이오드(300)의 사방을 둘러싸도록 격벽 패턴(200)이 배치될 수 있다.
도 2b를 참조하면, 요철부(100a)의 최상부의 높이(h1)는 격벽 패턴(200)의 높이(h2) 보다 높게 형성될 수 있다. 상술한 것과 같이 도 2a 및 도 2b에서는 발광 다이오드(300)가 플렉서블 기판(100) 상에 직접 배치된 것으로 도시되어 있어, 발광 다이오드(300)의 높이가 격벽 패턴(200)의 높이(h2)와 유사한 것으로 도시되어 있으나, 대체적으로 플렉서블 기판(100)과 발광 다이오드(300) 사이에 소자들과 이를 포함한 층들이 형성되고 그 위에 발광 다이오드(300)가 배치되기 때문에 격벽 패턴(200)의 높이(h2)는 발광 다이오드(300)에서 발광하는 광의 진행방향에 거의 영향을 주지 않는다.
이와 같이 본 실시예에 따른 디스플레이 장치(1)에서는 플렉서블 기판(100) 상에 형성되는 별도의 반사 구조물 없이도 요철부(100a)를 갖는 플렉서블 기판(100)의 구조를 통해 발광 다이오드(300)에서 방출된 광의 효율을 증대시킬 수 있다.
도 3은 도 2a의 디스플레이 장치(1)를 A-A 선을 따라 취한 단면을 개략적으로 도시한 단면도이다.
도 3을 참조하면, 각 픽셀(P)은 발광 다이오드(LED, 300) 및 발광 다이오드(300)에 연결된 픽셀 회로를 포함할 수 있다. 픽셀 회로는 적어도 하나의 트랜지스터(TFT) 및 적어도 하나의 커패시터를 포함할 수 있다. 픽셀 회로는 서로 교차하는 스캔선 및 데이터선과 각각 연결된다. 도 3에서는 픽셀(P) 당 하나의 트랜지스터(TFT)만을 도시하였다.
플렉서블 기판(100)은 자체적으로 요철부(100a)를 갖도록 형성될 수 있다. 플렉서블 기판(100)이 요철부(100a)를 갖는다 함은, 플렉서블 기판(100) 상에 층들이 형성되고 그 층들이 패터닝되어 요철부(100a)를 갖는 것이 아니라, 플렉서블 기판(100) 자체가 요철부(100a)를 갖는 것을 의미할 수 있다. 요철부(100a)는 중앙부가 오목하게 함몰된 형상을 가질 수 있다. 이때 요철부(100a)가 중앙부가 오목하게 함몰된 형상을 갖는다고 함은 중앙부를 둘러싸는 주변부의 높이가 중앙부의 높이보다 높게 형성되는 것을 의미한다.
플렉서블 기판(100) 상에는 격벽 패턴(200)이 배치될 수 있다. 격벽 패턴(200)은 플렉서블 기판(100)의 요철부(100a) 내에 배치될 수 있다. 플렉서블 기판(100)의 요철부(100a)는 격벽 패턴(200)을 기준으로 격벽 패턴(200)의 내측(200a)과 격벽 패턴(200)의 외측(200b)을 포함할 수 있다. 격벽 패턴(200)의 내측(200a)은 대체적으로 평탄한 형태를 가질 수 있으며, 격벽 패턴(200)의 외측(200b)은 상부 방향(+z 방향)으로 돌출된 형상을 가질 수 있다.
플렉서블 기판(100) 상에는 버퍼층(111)이 구비될 수 있고, 버퍼층(111) 상에 박막 트랜지스터(TFT) 및 발광 다이오드(300)가 구비될 수 있다.
버퍼층(111)은 플렉서블 기판(100)을 통해 불순 원소가 침투하는 것을 차단하고, 표면을 평탄화하는 기능을 수행하며 실리콘질화물(SiNx) 및/또는 실리콘산화물(SiOx)과 같은 무기물로 단층 또는 복수층으로 형성될 수 있다.
박막 트랜지스터(TFT)는 활성층(210), 게이트 전극(220), 소스 전극(230a) 및 드레인 전극(230b)을 포함한다. 활성층(210)은 반도체 물질을 포함할 수 있고, 소스 영역, 드레인 영역 및 소스 영역과 드레인 영역 사이의 채널 영역을 갖는다. 게이트 전극(220)은 채널 영역에 대응하게 활성층(210) 상에 형성된다. 소스 전극(230a) 및 드레인 전극(230b) 활성층(210)의 소스 영역과 드레인 영역에 각각 전기적으로 연결된다.
활성층(210)과 게이트 전극(220) 사이에는 게이트 절연막으로서 무기 절연 물질로 형성된 제1 절연층(113)이 배치된다. 게이트 전극(220)과 소스 전극(230a)/드레인 전극(230b) 사이에는 층간 절연막으로서 제2 절연층(115)이 배치된다. 소스 전극(230a)/드레인 전극(230b) 상에는 평탄화막으로서 제3 절연층(117)이 배치된다. 제2 절연층(115) 및 제3 절연층(117)은 유기 절연 물질, 또는 무기 절연 물질로 형성될 수 있으며, 유기 절연 물질과 무기 절연 물질을 교번하여 형성할 수도 있다.
도 3에서 박막 트랜지스터(TFT)는 게이트 전극이 활성층의 상부에 배치된 탑 게이트 타입(top gate type)을 예시하였지만, 본 발명은 이에 제한되지 않으며, 게이트 전극은 활성층의 하부에 배치될 수도 있다.
본 실시예에서, 박막 트랜지스터(TFT)는 격벽 패턴(200)의 내측(200a)에 대응하는 영역에 배치될 수 있다. 상술한 것과 같이 격벽 패턴(200)의 내측(200a)은 대체로 평탄한 형태를 갖는바, 박막 트랜지스터(TFT)와 같은 회로의 소자들은 이와 같은 격벽 패턴(200)의 내측(200a)에 대응하는 영역에 위치할 수 있다.
또한 본 실시예에서, 버퍼층(111)을 비롯하여 플렉서블 기판(100) 상에 배치되는 제1 절연층(113), 제2 절연층(115), 제3 절연층(117)은 플렉서블 기판(100)의 요철부(100a)의 표면의 형상을 따라 구비될 수 있다. 따라서 제3 절연층(117)의 상부면은 플렉서블 기판(100)의 요철부(100a) 표면의 형상을 따라 형성될 수 있다. 이러한 형상을 이용하면 화소 영역을 정의하는 화소정의막(PDL)과 같은 층을 형성하는 공정이 생략될 수 있어 공정이 더욱 간소해질 수 있다.
격벽 패턴(200)의 내측(200a)에 대응하는 영역에는 제3 절연층(117) 상면을 따라 제1 전극(510)이 배치될 수 있다. 제1 전극(510)은 제3 절연층(117)에 형성된 비아홀을 통해 트랜지스터(TFT)의 소스 전극(230a) 또는 드레인 전극(230b)과 전기적으로 연결된다. 도 3에서는 제1 전극(510)이 드레인 전극(230b)과 전기적으로 연결되어 있다.
플렉서블 기판(100)의 요철부(100a) 중 상측으로 최대로 돌출된 영역에 대응하는 제3 절연층(117)의 상부에는 제2 전극(530)과 전기적으로 연결되는 도전층(550)이 배치된다.
본 실시예에서, 플렉서블 기판(100)을 비롯하여, 제1 절연층(113), 제2 절연층(115), 제3 절연층(117) 중 적어도 일부는 광 반사 물질, 또는 광 산란 물질을 포함할 수 있다. 특히 플렉서블 기판(100) 또는 발광 다이오드(300)에서 발광된 빛이 직접 반사되는 제3 절연층(117)은 가시광(예를 들어, 380nm 내지 750nm 파장 범위의 광)에 대해 반투명 또는 불투명한 절연 물질을 포함할 수 있다.
플렉서블 기판(100)을 비롯하여, 제1 절연층(113), 제2 절연층(115), 제3 절연층(117) 중 적어도 일부는 예컨대, 폴리카보네이트(PC), 폴리에틸렌테레프탈레이트(PET), 폴리에테르설폰, 폴리비닐부티랄, 폴리페닐렌에테르, 폴리아미드, 폴리에테르이미드, 노보넨계(norbornene system) 수지, 메타크릴 수지, 환상 폴리올레핀계 등의 열가소성 수지, 에폭시 수지, 페놀 수지, 우레탄 수지, 아크릴수지, 비닐 에스테르 수지, 이미드계 수지, 우레탄계 수지, 우레아(urea)수지, 멜라민(melamine) 수지 등의 열경화성 수지, 혹은 폴리스티렌, 폴리아크릴로니트릴, 폴리카보네이트 등의 유기 절연 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다. 제1 절연층(113), 제2 절연층(115), 제3 절연층(117) 중 적어도 일부는 SiOx, SiNx, SiNxOy, AlOx, TiOx, TaOx, ZnOx 등의 무기산화물, 무기질화물 등의 무기 절연 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다. 다른 실시예에서 플렉서블 기판(100)을 비롯하여, 제1 절연층(113), 제2 절연층(115), 제3 절연층(117) 중 적어도 일부는 고반사율을 갖는 분산된 브래그 반사체(DBR) 또는 금속으로 형성된 미러 반사체일 수 있다.
플렉서블 기판(100)의 요철부(100a) 내에는 발광 다이오드(300)가 배치된다. 발광 다이오드(300)는 마이크로 LED일 수 있다. 여기서 마이크로는 1 내지 100 ㎛ 의 크기를 가리킬 수 있으나, 본 발명의 실시예들은 이에 제한되지 않고, 그보다 더 크거나 더 작은 크기의 발광 다이오드에도 적용될 수 있다. 발광 다이오드(300)는 개별적으로 또는 복수 개가 이송 기구에 의해 웨이퍼 상에서 픽업(pick up)되어 플렉서블 기판(100)에 전사됨으로써 플렉서블 기판(100) 의 요철부(100a)에 수용될 수 있다. 일 실시예에서, 발광 다이오드(300)는 제1 전극(510)이 형성된 후 플렉서블 기판(100)의 요철부(100a)에 수용될 수 있다. 다른 실시예에서, 도전층(550)이 추가 형성된 후, 플렉서블 기판(100)에 전사됨으로써 플렉서블 기판(100)의 요철부(100a)에 수용될 수 있다. 발광 다이오드(300)는 적색, 녹색, 청색, 백색 LED 또는 UV LED일 수 있다.
발광 다이오드(300)는 p-n 다이오드(380), 제1 컨택 전극(310) 및 제2 컨택 전극(390)을 포함할 수 있다. 제1 컨택 전극(310) 및/또는 제2 컨택 전극(390)은 하나 이상의 층을 포함할 수 있으며, 금속, 전도성 산화물 및 전도성 중합체들을 포함한 다양한 전도성 재료로 형성될 수 있다. 제1 컨택 전극(310) 및 제2 컨택 전극(390)은 반사층, 예를 들어, 은(silver) 층을 선택적으로 포함할 수 있다. 제1 컨택 전극(310)은 제1 전극(510)과 전기적으로 연결되고, 제2 컨택 전극(390)은 제2 전극(530)과 전기적으로 연결된다. p-n 다이오드(380)는 하부의 p-도핑층(330), 하나 이상의 양자 우물 층(350) 및 상부의 n-도핑층(370)을 포함할 수 있다. 다른 실시예에서, 상부 도핑층(370)이 p-도핑층이 되고, 하부 도핑층(330)이 n-도핑층이 될 수 있다. p-n 다이오드(380)는 직선형 측벽, 또는 위에서 아래 또는 아래에서 위로 테이퍼진 측벽을 가질 수 있다.
제1 전극(510)은 반사 전극으로 구성될 수 있고, 하나 또는 하나 이상의 층을 포함할 수 있다. 예를 들어, 제1 전극(510)은 알루미늄, 몰리브덴, 티타늄, 티타늄과 텅스턴, 은, 또는 금, 또는 그것의 합금과 같은 금속을 포함할 수 있다. 제1 전극(510)은 ITO, IZO, ZnO, 또는 In2O3 등의 투명 도전성 산화물(TCO), 카본 나노 튜브 필름 또는 투명한 도전성 폴리머와 같은 도전성 물질을 포함하는 투명 도전층, 및 반사층을 포함할 수 있다. 일 실시예에서, 제1 전극(510)은 상부 및 하부 투명 도전층과 그 사이의 반사층을 포함하는 3중층일 수 있다. 제2 전극(530)은 투명 또는 반투명 전극으로 구성될 수 있다. 예를 들어, 제2 전극(530)은 전술된 투명 도전성 물질로 형성될 수 있고, Ag, Al, Mg, Li, Ca, Cu, LiF/Ca, LiF/Al, MgAg 및 CaAg에서 선택된 하나 이상의 물질을 포함할 수 있다.
패시베이션층(520)은 플렉서블 기판(100)의 요철부(100a) 내에 대응하는 영역에 위치한 발광 다이오드(300)를 둘러싼다. 패시베이션층(520)의 일부는 요철부(100a)에 매립되어 발광 다이오드(300) 사이의 공간을 채움으로써, 요철부(100a) 및 제1 전극(510)을 커버한다.
패시베이션층(520)은 유기 절연 물질로 형성될 수 있다. 예를 들어, 패시베이션층(520)은 아크릴, 폴리(메틸 메타크릴레이트)(PMMA), 벤조사이클로부텐(BCB), 폴리이미드, 아크릴레이트, 에폭시 및 폴리에스테르 등으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 패시베이션층(520)은 발광 다이오드(300)의 상부, 예컨대 제2 컨택 전극(390)은 커버하지 않는 높이로 형성되어, 제2 컨택 전극(390)은 노출된다. 패시베이션층(520) 상부에는 발광 다이오드(300)의 노출된 제2 컨택 전극(390) 및 도전층(550)과 전기적으로 연결되는 제2 전극(530)이 형성된다.
도 3에서는 수직형 마이크로 LED를 예로서 도시하였으나, 본 발명의 실시예는 이에 한정되지 않고, 제1 컨택 전극과 제2 컨택 전극이 같은 방향을 향해 배치되는 플립형 마이크로 LED, 수평형 마이크로 LED 등일 수 있다. 이 경우, 제1 전극 및 제2 전극의 위치는 제1 컨택 전극 및 제2 컨택 전극의 위치에 대응하게 배치될 수 있다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치(2)를 개략적으로 도시하는 평면도이다.
도 4를 참조하면, 본 실시예에 따른 디스플레이 장치(2)는 표시부(110) 및 드라이버(120)를 포함할 수 있다. 표시부(110)는 기판 상에 매트릭스 형태로 배열된 복수의 픽셀(P)들을 포함할 수 있다. 드라이버(120)는 픽셀(P)에 연결된 스캔선으로 스캔 신호를 인가하는 스캔 드라이버 및 데이터선으로 데이터 신호를 인가하는 데이터 드라이버를 포함할 수 있다. 드라이버(120)는 픽셀(P)들이 배열된 표시부(110) 주변인 기판의 비표시부에 배치될 수 있다. 드라이버(120)는 집적 회로 칩의 형태로 형성되어 표시부(110)가 형성된 기판 위에 직접 장착되거나, 연성인쇄회로필름(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 기판에 부착되거나, 기판에 직접 형성될 수도 있다.도 5a는 도 1의 디스플레이 장치에서 X2부분을 확대하여 도시한 평면도이고, 도 5b는 도 5a의 디스플레이 장치를 B-B 선을 따라 취한 단면을 개략적으로 도시한 단면도이다.
도 5a 및 도 5b를 함께 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(2)는 플렉서블 기판(100), 플렉서블 기판(100) 상에 배치된 격벽 패턴(200) 및 발광 다이오드(LED, 300)를 구비한다. 본 실시예에 따른 디스플레이 장치(2)에서는 전술한 디스플레이 장치(1)의 경우와는 달리 격벽 패턴(200)이 폐곡선 또는 폐다각형이 아닌 서로 이격되어 배치된 형상을 갖는다.
플렉서블 기판(100)은 신축성을 가지며, 내열성 및 내구성이 우수한 플라스틱재로 형성될 수 있다.
발광 다이오드(300)는 플렉서블 기판(100) 상에 배치될 수 있다. 여기서 발광 다이오드(300)가 플렉서블 기판(100) 상에 배치된다고 함은, 플렉서블 기판(100) 상에 발광 다이오드(300)가 직접 배치되는 경우뿐만 아니라, 플렉서블 기판(100) 상이 각종 층들이 형성되고 그러한 층들 상에 발광 다이오드(300)가 배치되는 경우를 포함하는 것을 물론이다. 예컨대, 플렉서블 기판(100) 상에 박막 트랜지스터(TFT)가 배치되고, 평탄화막이 이러한 박막 트랜지스터(TFT)를 덮도록 하며, 발광 다이오다는 이러한 평탄화막 상에 위치하도록 할 수도 있다. 도 5a 및 도 5b에서는 설명의 편의상 플렉서블 기판(100) 상에 직접 발광 다이오드(300)가 위치하는 것으로 도시하였으며, 이하의 설명에서도 편의상 그와 같이 설명한다.
본 실시예에서, 플렉서블 기판(100)은 요철부(100a)를 포함할 수 있다. 이하에서는 설명의 편의를 위해 하나의 요철부(100a)를 중심으로 설명하겠으나, 도 5a 및 도 5b에 도시된 것과 같이 플렉서블 기판(100)은 복수개의 요철부(100a)들을 포함할 수 있다.
본 실시예에서, 요철부(100a)는 중앙부가 오목하게 함몰된 형상을 가질 수 있다. 이때 요철부(100a)가 중앙부가 오목하게 함몰된 형상을 갖는다고 함은 중앙부를 둘러싸는 사방의 높이가 중앙부의 높이보다 높게 형성되는 것을 의미한다. 따라서 다시 말해, 플렉서블 기판(100)은 요철을 갖도록 형성된 오목부를 포함한다고 할 수 있다. 이러한 형태는 예컨대 플렉서블 기판(100)이 전체적으로 엠보싱 형상을 갖거나, 요철부(100a)가 중앙부가 오목한 그릇(bowl)의 형태를 갖는 것으로 이해될 수 있다. 도 5a에서는 요철부(100a)가 사각형의 형태를 갖는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않으며 다각형, 원형, 타원형, 원뿔형 등의 다양한 형상으로 형성될 수 있다.
격벽 패턴(200)은 플렉서블 기판(100)의 요철부(100a)의 경계에 배치될 수 있다. 요철부(100a)는 중앙부가 오목하게 함몰되며, 중앙부에서 멀어질수록 상측 방향(+z 방향)으로 돌출된 형태를 가질 수 있다. 본 실시예에서 격벽 패턴(200)은 요철부(100a)에서 최대로 돌출된 부분에 대응하는 위치에 배치될 수 있다. 이러한 격벽 패턴(200)은 발광 다이오드(300)를 둘러싸도록 배치될 수 있다. 본 실시예에서, 격벽 패턴(200)은 발광 다이오드(300)의 주변부에 배치될 수 있으며, 이와 같이 발광 다이오드(300)의 주변부에 배치된다는 것은 발광 다이오드(300)가 위치한 요철부(100a) 내에서 발광 다이오드(300)와 소정 간격으로 이격되어 배치되는 것으로 이해될 수 있다. 격벽 패턴(200)이 이격되는 정도는 제조 과정에서 형성되는 격벽 패턴(200)의 크기나 간격에 따라 변형될 수 있다. 따라서 격벽 패턴(200)끼리 인접하게 배치될 수도 있고, 끝단이 서로 접하도록 배치될 수도 있다.
상술한 것과 같이 격벽 패턴(200)은 플렉서블 기판(100)의 요철부(100a)의 경계, 다시 말해 플렉서블 기판(100)의 요철부(100a)에 있어서 발광 다이오드(300)가 위치한 방향으로 가장 돌출된 부분에 배치될 수 있다. 이러한 격벽 패턴(200)은 플렉서블 기판(100)보다 연신율이 낮은 물질로 형성될 수 있다. 격벽 패턴(200)은 예컨대 금속 또는 고분자 물질로 형성될 수 있다. 물론 이 경우에도 격벽 패턴(200)을 형성하는 금속 또는 고분자 물질은 플렉서블 기판(100)을 형성하는 플라스틱재 보다 낮은 연신율을 가져야 한다. 격벽 패턴(200)이 플렉서블 기판(100)에 비해 낮은 연신율을 갖는다는 것은 플렉서블 기판(100)에 비해 격벽 패턴(200)이 상대적으로 리지드(rigid)한 성질을 갖는 것으로 이해될 수 있다.
발광 다이오드(300)는 플렉서블 기판(100)의 요철부(100a) 내에 배치될 수 있다. 일 실시예에서, 발광 다이오드(300)는 플렉서블 기판(100)의 요철부(100a)의 중앙부에 위치할 수 있으며 이러한 발광 다이오드(300)의 사방을 둘러싸도록 격벽 패턴(200)이 배치될 수 있다.
이와 같이 본 실시예에 따른 디스플레이 장치에서는 플렉서블 기판(100) 상에 형성되는 별도의 반사 구조물 없이도 요철부(100a)를 갖는 플렉서블 기판(100)의 구조를 통해 발광 다이오드(300)에서 방출된 광의 효율을 증대시킬 수 있다.
도 6는 도 5a의 디스플레이 장치를 B-B 선을 따라 취한 단면을 개략적으로 도시한 단면도이다.
도 6를 참조하면, 각 픽셀(P)은 발광 다이오드(LED, 300) 및 발광 다이오드(300)에 연결된 픽셀 회로를 포함할 수 있다. 도 6에 도시된 디스플레이 장치(2)는 플렉서블 기판(100) 상에 배치된 격벽 패턴(200)의 위치에서 전술한 도 3의 디스플레이 장치(1)와 차이가 있는바, 이를 제외한 구성 요소들은 일부 중복 설명하지 않고 전술한 도 3의 설명을 원용한다.
플렉서블 기판(100)은 자체적으로 요철부(100a)를 갖도록 형성될 수 있다. 플렉서블 기판(100)이 요철부(100a)를 갖는다 함은, 플렉서블 기판(100) 상에 층들이 형성되고 그 층들이 패터닝되어 요철부(100a)를 갖는 것이 아니라, 플렉서블 기판(100) 자체가 요철부(100a)를 갖는 것을 의미할 수 있다. 요철부(100a)는 중앙부가 오목하게 함몰된 형상을 가질 수 있다. 이때 요철부(100a)가 중앙부가 오목하게 함몰된 형상을 갖는다고 함은 중앙부를 둘러싸는 사방의 높이가 중앙부의 높이보다 높게 형성되는 것을 의미한다. 다시 말해, 발광 다이오드(300)가 위치하는 부분 보다 발광 다이오드(300)가 위치한 영역의 주변부의 높이가 더 높게 형성될 수 있다.
플렉서블 기판(100) 상에 격벽 패턴(200)이 배치될 수 있다. 격벽 패턴(200)은 플렉서블 기판(100)의 요철부(100a)에 있어서 발광 다이오드(300)가 위치한 방향으로 가장 돌출된 부분에 배치될 수 있다. 이는 플렉서블 기판(100)에서 격벽 패턴(200)이 위치한 부분이 가장 변형율이 크다는 것을 의미할 수 있다. 플렉서블 기판(100)의 요철부(100a)에 있어서, 격벽 패턴(200)에 대응하는 부분은 상부 방향(+z 방향)으로 돌출된 형상을 가질 수 있다. 따라서 격벽 패턴(200)에서 멀어질수록 플렉서블 기판(100)의 요철부(100a)는 점점 완만한 형상을 갖게 되며, 요철부(100a)의 중앙부는 대체적으로 평탄한 형상을 갖는다.
플렉서블 기판(100) 상에는 버퍼층(111)이 구비될 수 있고, 버퍼층(111) 상에 박막 트랜지스터(TFT) 및 발광 다이오드(300)가 구비될 수 있다.
박막 트랜지스터(TFT)는 활성층(210), 게이트 전극(220), 소스 전극(230a) 및 드레인 전극(230b)을 포함한다. 활성층(210)은 반도체 물질을 포함할 수 있고, 소스 영역, 드레인 영역 및 소스 영역과 드레인 영역 사이의 채널 영역을 갖는다. 게이트 전극(220)은 채널 영역에 대응하게 활성층(210) 상에 형성된다. 소스 전극(230a) 및 드레인 전극(230b) 활성층(210)의 소스 영역과 드레인 영역에 각각 전기적으로 연결된다.
활성층(210)과 게이트 전극(220) 사이에는 게이트 절연막으로서 무기 절연 물질로 형성된 제1 절연층(113)이 배치된다. 게이트 전극(220)과 소스 전극(230a)/드레인 전극(230b) 사이에는 층간 절연막으로서 제2 절연층(115)이 배치된다. 소스 전극(230a)/드레인 전극(230b) 상에는 평탄화막으로서 제3 절연층(117)이 배치된다. 제2 절연층(115) 및 제3 절연층(117)은 유기 절연 물질, 또는 무기 절연 물질로 형성될 수 있으며, 유기 절연 물질과 무기 절연 물질을 교번하여 형성할 수도 있다.
도 6에서 박막 트랜지스터(TFT)는 게이트 전극이 활성층의 상부에 배치된 탑 게이트 타입(top gate type)을 예시하였지만, 본 발명은 이에 제한되지 않으며, 게이트 전극은 활성층의 하부에 배치될 수도 있다.
본 실시예에서, 박막 트랜지스터(TFT)는 플렉서블 기판(100)의 요철부(100a)의 내측(200a)에 대응하는 영역에 배치될 수 있다. 도 6를 참조하면, 박막 트랜지스터(TFT)는 플렉서블 기판(100)의 요철부(100a) 중 대체로 평탄하게 구비된 부분에 대응하도록 배치될 수 있다. 박막 트랜지스터(TFT)와 같은 회로 소자들은 플렉서블 기판(100)의 요철부(100a) 중에서도 격벽 패턴(200)이 배치된 부분과 같이 돌출된 부분에는 안정적으로 형성되기 어렵고, 작동하는 과정에서도 불량이 발생할 확률이 높기 때문이다. 따라서 본 실시예에 따른 디스플레이 장치의 신뢰성을 위해서 박막 트랜지스터는 플렉서블 기판(100) 중 요철부(100a) 사이의 영역에 대응하도록 위치할 수 있다.
또한 본 실시예에서, 버퍼층(111)을 비롯하여 플렉서블 기판(100) 상에 배치되는 제1 절연층(113), 제2 절연층(115), 제3 절연층(117)은 플렉서블 기판(100)의 요철부(100a)의 표면의 형상을 따라 구비될 수 있다. 따라서 제3 절연층(117)의 상부면은 플렉서블 기판(100)의 요철부(100a) 표면의 형상을 따라 형성될 수 있다. 이러한 형상을 이용하면 화소 영역을 정의하는 화소정의막(PDL)과 같은 층을 형성하는 단계가 생략될 수 있어 공정이 더욱 간소해질 수 있다.
격벽 패턴(200)의 내측(200a)에 대응하는 영역에는 제3 절연층(117) 상면을 따라 제1 전극(510)이 배치될 수 있다. 제1 전극(510)은 제3 절연층(117)에 형성된 비아홀을 통해 트랜지스터(TFT)의 소스 전극(230a) 또는 드레인 전극(230b)과 전기적으로 연결된다. 도 3에서는 제1 전극(510)이 드레인 전극(230b)과 전기적으로 연결되어 있다.
플렉서블 기판(100)의 요철부(100a) 중 상부로 최대로 돌출된 영역, 즉 격벽 패턴(200)이 위치한 영역에 대응하는 제3 절연층(117)의 상부에는 제2 전극(530)과 전기적으로 연결되는 도전층(550)이 배치된다.
본 실시예에서, 플렉서블 기판(100)을 비롯하여, 제1 절연층(113), 제2 절연층(115), 제3 절연층(117) 중 적어도 일부는 광 반사 물질, 또는 광 산란 물질을 포함할 수 있다. 특히 플렉서블 기판(100) 또는 발광 다이오드(300)에서 발광된 빛이 직접 반사되는 제3 절연층(117)은 가시광(예를 들어, 380nm 내지 750nm 파장 범위의 광)에 대해 반투명 또는 불투명한 절연 물질을 포함할 수 있다. 플렉서블 기판(100)을 비롯하여, 제1 절연층(113), 제2 절연층(115), 제3 절연층(117) 중 적어도 일부는 예컨대, 폴리카보네이트(PC), 폴리에틸렌테레프탈레이트(PET), 폴리에테르설폰, 폴리비닐부티랄, 폴리페닐렌에테르, 폴리아미드, 폴리에테르이미드, 노보넨계(norbornene system) 수지, 메타크릴 수지, 환상 폴리올레핀계 등의 열가소성 수지, 에폭시 수지, 페놀 수지, 우레탄 수지, 아크릴수지, 비닐 에스테르 수지, 이미드계 수지, 우레탄계 수지, 우레아(urea)수지, 멜라민(melamine) 수지 등의 열경화성 수지, 혹은 폴리스티렌, 폴리아크릴로니트릴, 폴리카보네이트 등의 유기 절연 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다. 제1 절연층(113), 제2 절연층(115), 제3 절연층(117) 중 적어도 일부는 SiOx, SiNx, SiNxOy, AlOx, TiOx, TaOx, ZnOx 등의 무기산화물, 무기질화물 등의 무기 절연 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다. 다른 실시예에서 플렉서블 기판(100)을 비롯하여, 제1 절연층(113), 제2 절연층(115), 제3 절연층(117) 중 적어도 일부는 고반사율을 갖는 분산된 브래그 반사체(DBR) 또는 금속으로 형성된 미러 반사체일 수 있다.
플렉서블 기판(100)의 요철부(100a) 내에는 발광 다이오드(300)가 배치된다. 발광 다이오드(300)는 마이크로 LED일 수 있다. 여기서 마이크로는 1 내지 100 ㎛ 의 크기를 가리킬 수 있으나, 본 발명의 실시예들은 이에 제한되지 않고, 그보다 더 크거나 더 작은 크기의 발광 다이오드에도 적용될 수 있다. 발광 다이오드(300)는 적색, 녹색, 청색, 백색 LED 또는 UV LED일 수 있다.
지금까지는 디스플레이 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 디스플레이 장치를 이용한 디스플레이 장치의 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.
도 7a, 도 7b 내지 도 10a, 도 10b는 도 2a 및 도 2b에 도시된 디스플레이 장치(1) 의 제조 공정을 개략적으로 도시한 평면도들 및 단면도들이다.
도 7a 및 도 7b를 함께 참조하면, 먼저 신축성을 갖는 플렉서블 기판(100)을 준비하는 단계를 거친다. 플렉서블 기판(100) 은 예컨대, 폴리에테르술폰(PES, polyethersulfone), 폴리아크릴레이트(PA, polyacrylate), 폴리에테르 이미드(PEI,polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyelene terepthalate), 폴리페닐렌설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(PAR, polyarylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(cellulosetriacetate), 셀룰로오스 아세테이트 프로피오네이트(CAP, cellulose acetate propionate), 폴리아릴렌에테르술폰(poly(aryleneether sulfone)), 실리콘, PDMS, copolymer 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함할 수 있다.
도 7a에서는 플렉서블 기판(100)이 정사각형으로 도시되어 있으나, 본 발명은 이에 한정되지 않고, 플렉서블 기판(100)의 형태는 직사각형, 직사각형이 아닌 다각형, 원형, 타원형 등으로 다양하게 형성될 수 있다.
전술한 디스플레이 장치(1)에서 서술한 플렉서블 기판(100)은 본 제조방법의 설명에서 서술하는 플렉서블 기판(100) 자체일 수도 있고, 플렉서블 기판(100)의 일부일 수도 있다.
도 8a 및 도 8b를 함께 참조하면, 신축성을 갖는 플렉서블 기판(100')에 물리적인 힘을 가해 늘리는 단계를 거친다. 플렉서블 기판(100')은 신축성을 갖는 소재로 형성되기 때문에, 물리적인 힘을 가해 플렉서블 기판(100')의 면적을 늘릴 수 있다. 도 8a에서는 정사각형의 플렉서블 기판(100')을 예시로 도시하고 있으며, 가로축(X축), 세로축(Y축)을 기준으로 좌, 우, 상, 하 방향으로 플렉서블 기판(100')에 물리적인 힘을 가한다.
다른 실시예로, 가로축 또는 세로축의 일 축 방향으로만 힘을 가할 수도 있다. 또 다른 실시예로, 가로축과 세로축에 가하는 힘의 크기를 달리하여 일 축 방향으로 더 많이 늘어나도록 할 수도 있다.
이 경우 연신된 플렉서블 기판(100')의 면적을 유지하기 위해 플렉서블 기판(100') 상에 후술할 각종 소자들을 형성하는 동안 플렉서블 기판(100')이 다시 수축하지 않도록 지속적으로 물리적인 힘을 가하도록 해야 한다.
도 9a 및 도 9b를 함께 참조하면, 늘어난 플렉서블 기판(100') 상에 복수개의 격벽 패턴(200)들을 형성하는 단계를 거친다. 또한 늘어난 플렉서블 기판(100') 상에 복수개의 발광 다이오드(300)들을 배치되는 단계를 거친다. 전술한 도 3의 실시예에 경우에는 플렉서블 기판(100') 상에 복수개의 격벽 패턴(200)들이 먼저 패터닝된 후, 플렉서블 기판(100') 상에 각종 층들이 형성되고, 그 후에 복수개의 발광 다이오드(300)들이 실장될 수 있다. 경우에 따라서 플렉서블 기판(100') 상에 발광 다이오드(300)들이 먼저 형성될 수도 있고, 복수개의 격벽 패턴(200)들이 먼저 형성될 수도 있다.
도 9a 및 도 9b, 도 10a 및 도 10b에서는 늘어난 플렉서블 기판(100') 상에 복수개의 격벽 패턴(200)들 및 복수개의 발광 다이오드(300)들이 형성된 후, 늘어난 플렉서블 기판(100')을 수축시켜 플렉서블 기판(100)에 요철부(100a)를 형성하는 것으로 도시되어 있으나, 다른 실시예로 늘어난 플렉서블 기판(100') 상에 복수개의 격벽 패턴(200)들 만을 형성한 후, 플렉서블 기판(100')을 수축시킬 수 있다. 그 후 플렉서블 기판(100) 상에 각종 층들이나 박막 트랜지스터(TFT) 등의 회로 소자들 및 복수개의 발광 다이오드(300)들을 형성할 수도 있다.
또한 도 3을 함께 참조하면, 플렉서블 기판(100) 상에 복수개의 발광 다이오드(300)들과 각각 전기적으로 연결되는 박막 트랜지스터(TFT)들을 형성하는 단계를 더 포함할 수 있다. 이러한 복수개의 박막 트랜지스터(TFT)들은 각각 복수개의 격벽 패턴(200)들의 내측(200a)과 대응하도록 배치될 수 있다. 이는 각각 복수개의 격벽 패턴(200)들의 내측(200a)이 플렉서블 기판(100)의 변형률이 적어 박막 트랜지스터(TFT) 등의 소자들은 안정적으로 형성할 수 있게 하기 위함이다.
본 실시예에서 복수개의 격벽 패턴(200)들에 의해 도 10a 및 도 10b에 도시된 플렉서블 기판(100)에 복수개의 요철부(100a)가 정의될 수 있다. 결국, 도 10a 및 도 10b를 참조하면, 복수개의 격벽 패턴(200)들은 각각 복수개의 요철부(100a)들 내에 형성되는 것으로 이해될 수 있다. 복수개의 격벽 패턴(200)들은 복수개의 발광 다이오드(300)들을 각각 둘러싸는 폐곡선 또는 폐다각형의 형상으로 형성될 수 있다.
이러한 격벽 패턴(200)들은 플렉서블 기판(100)보다 연신율이 낮은 물질로 형성될 수 있다. 격벽 패턴(200)들은 예컨대 금속 또는 고분자 물질로 형성될 수 있다. 물론 이 경우에도 격벽 패턴(200)들을 형성하는 금속 또는 고분자 물질은 플렉서블 기판(100)을 형성하는 플라스틱재 보다 낮은 연신율을 가져야 한다. 격벽 패턴(200)들이 플렉서블 기판(100)에 비해 낮은 연신율을 갖는다는 것은 플렉서블 기판(100)에 비해 격벽 패턴(200)들이 상대적으로 리지드(rigid)한 성질을 갖는 것으로 이해될 수 있다.
도 10a 및 도 10b를 함께 참조하면, 늘어난 플렉서블 기판(100')에 가해졌던 물리적인 힘을 제거하여 플렉서블 기판(100)을 수축시키는 단계를 거칠 수 있다. 이때 플렉서블 기판(100)은 복수개의 격벽 패턴(200)들이 형성된 부분은 수축하지 않는다. 즉, 플렉서블 기판(100)이 수축되더라도 복수개의 격벽 패턴(200)들에 의해 정의된 각각의 복수개의 격벽 패턴(200)들의 내측(200a) 부분은 플렉서블 기판(100)이 늘어난 상태로 유지된다. 이는 플렉서블 기판(100) 보다 상대적으로 연신율이 적은 복수개의 격벽 패턴(200)들이 플렉서블 기판(100)이 늘어난 상태를 유지시키기 때문이다.
이에 따라, 복수개의 격벽 패턴(200)들의 내측(200a)과 외측(200b)의 형상이 다르게 형성될 수 있다. 도 10b에 도시된 것과 같이, 각각의 격벽 패턴(200)들의 내측(200a)은 대체적으로 평탄한 상태를 유지하는 반면, 격벽 패턴(200)들의 외측(200b)은 상부 방향(+z 방향)으로 솟은 것과 같은 형태를 가질 수 있다.
발광 다이오드(300)는 플렉서블 기판(100)의 요철부(100a) 내에 배치될 수 있으며, 구체적으로 플렉서블 기판(100)의 요철부(100a) 내에 위치한 격벽 패턴(200)들의 내측(200a)에 대응하도록 배치될 수 있다. 즉, 발광 다이오드(300)는 플렉서블 기판(100)의 요철부(100a)의 중앙부에 위치할 수 있으며 이러한 발광 다이오드(300)의 사방을 둘러싸도록 격벽 패턴(200)들이 배치될 수 있다.
요철부(100a)의 최상부의 높이(h1)는 격벽 패턴(200)들의 높이(h2) 보다 높게 형성될 수 있다. 상술한 것과 같이 도 10a 및 도 10b에서는 발광 다이오드(300)가 플렉서블 기판(100) 상에 직접 배치된 것으로 도시되어 있어, 발광 다이오드(300)의 높이가 격벽 패턴(200)들의 높이(h2)와 유사한 것으로 도시되어 있으나, 대체적으로 플렉서블 기판(100)과 발광 다이오드(300) 사이에 소자들과 이를 포함한 층들이 형성되고 그 위에 발광 다이오드(300)가 배치되기 때문에 격벽 패턴(200)들의 높이(h2)는 발광 다이오드(300)에서 발광하는 광의 진행방향에 거의 영향을 주지 않는다.
도 11a, 도 11b 내지 도 14a, 도 14b는 도 5a 및 도 5b에 도시된 디스플레이 장치의 제조 공정을 개략적으로 도시한 평면도들 및 단면도들이다.
도 11a, 도 11b 및 도 12a, 도 12b를 참조하면, 신축성을 갖는 플렉서블 기판(100)을 준비한 후, 플렉서블 기판(100)에 물리적인 힘을 가해 늘리는 단계를 거칠 수 있다. 이는 전술한 도 7a, 도 7b 및 도 8a, 도 8b의 설명과 동일한 바 중복 설명은 생략한다.
그 후 도 13a, 도 13b 및 도 14a 및 도 14b를 함께 참조하면, 플렉서블 기판(100') 상에 복수개의 격벽 패턴(200)들 복수개의 발광 다이오드(300)들을 형성한 후, 플렉서블 기판(100)에 가해진 물리적인 힘을 제거하여 플렉서블 기판(100)을 수축시킴으로써 플렉서블 기판(100)에 복수개의 요철부(100a)들을 형성한다. 이때 플렉서블 기판(100') 상에 격벽 패턴(200)들을 형성한 후 발광 다이오드(300)들을 형성할 수도 있고, 발광 다이오드(300)들을 형성한 후 격벽 패턴(200)들을 형성할 수도 있다. 본 실시예에서는 도 6에 도시된 것과 같이 격벽 패턴(200)들을 형성한 후 발광 다이오드(300)들을 형성하는 경우에 대하여 설명한다.
본 실시예에서 복수개의 요철부(100a)들 각각은 화소로 정의될 수 있고, 복수개의 격벽 패턴(200)들은 이러한 복수개의 요철부(100a)들 간의 경계부에 형성될 수 있다. 따라서 도 13a 및 도 14a를 참조하면, 복수개의 격벽 패턴(200)들은 직선의 바(bar) 형태로 형성되나, 이에 한정되지 않고 다양한 형태로 길이 및 너비 등을 변형할 수 있다.
또한 복수개의 격벽 패턴(200)들은 서로 소정 간격 이격되어 형성될 수 있다. 이 경우 도 13a 및 도 14a를 함께 참조하면, 수축된 플렉서블 기판(100) 상에 위치한 복수개의 격벽 패턴(200)들 사이의 간격은 수축되기 전에 플렉서블 기판(100') 상에 형성된 복수개의 격벽 패턴(200)들 사이의 간격보다 작을 수 있다. 이는 수축 전 플렉서블 기판(100') 상에 형성된 복수개의 격벽 패턴(200)들이 플렉서블 기판(100)에 가해진 물리적 힘을 제거하여 수축시킴으로써 복수개의 격벽 패턴(200)들 간의 간격이 처음 형성했을 시 보다 줄어들 수 있다. 도 14a에는 수축된 플렉서블 기판(100) 상에 배치된 복수개의 격벽 패턴(200)들이 여전히 소정 간격으로 이격되어 위치한 것으로 도시되어 있으나, 복수개의 격벽 패턴(200)들의 길이나 형태 등에 따라서 각각의 복수개의 격벽 패턴(200)들은 서로 접할 수도 있다.
이러한 격벽 패턴(200)들은 플렉서블 기판(100)보다 연신율이 낮은 물질로 형성될 수 있다. 격벽 패턴(200)들은 예컨대 금속 또는 고분자 물질로 형성될 수 있다. 물론 이 경우에도 격벽 패턴(200)들을 형성하는 금속 또는 고분자 물질은 플렉서블 기판(100)을 형성하는 플라스틱재 보다 낮은 연신율을 가져야 한다. 격벽 패턴(200)들이 플렉서블 기판(100)에 비해 낮은 연신율을 갖는다는 것은 플렉서블 기판(100)에 비해 격벽 패턴(200)들이 상대적으로 리지드(rigid)한 성질을 갖는 것으로 이해될 수 있다.
이와 같이 본 실시예에 따른 디스플레이 장치의 제조방법에 의해 제조된 디스플레이 장치에서는 플렉서블 기판(100) 상에 형성되는 별도의 반사 구조물 없이도 요철부(100a)를 갖는 플렉서블 기판(100)의 구조를 통해 발광 다이오드(300)에서 방출된 광의 효율을 증대시킬 수 있다.이와 같이 본 실시예에 따른 디스플레이 장치에서는 플렉서블 기판(100) 상에 형성되는 별도의 반사 구조물 없이도 요철부(100a)를 갖는 플렉서블 기판(100)의 구조를 통해 발광 다이오드(300)에서 방출된 광의 효율을 증대시킬 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1, 2: 디스플레이 장치
100a: 요철부
100, 100': 플렉서블 기판
111: 버퍼층
113: 제1 절연층
115: 제2 절연층
117: 제3 절연층
200: 격벽 패턴
300: 발광 다이오드
510: 제1 전극
520: 패시베이션층
530: 제2 전극
550: 도전층

Claims (19)

  1. 요철부를 포함하며 제1 연신율을 갖는, 플렉서블 기판;
    상기 요철부 내에 배치되는 발광 다이오드(LED); 및
    상기 발광 다이오드와 소정 간격 이격되어 주변부에 배치되며 상기 제1 연신율 보다 작은 제2 연신율을 갖는, 격벽 패턴;
    을 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 요철부는 중앙부가 오목하게 함몰된 형상을 가지며, 상기 발광 다이오드는 상기 요철부의 중앙부에 배치되는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 격벽 패턴은 상기 요철부 내에 배치되는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 격벽 패턴은 상기 발광 다이오드를 둘러싸는 폐곡선 또는 폐다각형의 형상을 갖는, 디스플레이 장치.
  5. 제3항에 있어서,
    상기 기판 상에 배치되며, 상기 발광 다이오드와 전기적으로 연결되는 박막 트랜지스터를 더 구비하고,
    상기 박막 트랜지스터는 상기 격벽 패턴이 둘러싼 영역에 대응하는 위치에 배치되는, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 격벽 패턴은 상기 요철부에 있어서 상기 발광 다이오드가 위치한 방향으로 돌출된 부분에 대응하도록 배치되는, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 기판 상에 배치되며, 상기 발광 다이오드와 전기적으로 연결되는 박막 트랜지스터를 더 구비하고,
    상기 박막 트랜지스터는 상기 발광 다이오드와 대응하도록 상기 기판과 상기 발광 다이오드 사이에 개재되는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 격벽 패턴은 금속 또는 고분자 물질을 포함하는, 디스플레이 장치.
  9. 신축성을 갖는 기판에 물리적인 힘을 가해 늘리는 단계;
    늘어난 기판 상에 복수개의 발광 다이오드(LED)들을 실장시키는 단계;
    복수개의 발광 다이오드들을 각각 둘러싸도록 복수개의 격벽 패턴들을 형성하는 단계; 및
    기판에 가해진 물리적인 힘을 제거하여 기판을 수축시키는 단계;
    를 포함하는, 디스플레이 장치의 제조방법.
  10. 제9항에 있어서,
    상기 기판을 수축시키는 단계는, 복수개의 발광 다이오드들이 각각 내부에 안착된 복수개의 요철부들을 형성하는 단계인, 디스플레이 장치의 제조방법.
  11. 제10항에 있어서,
    복수개의 격벽 패턴들은 각각 복수개의 요철부들 내에 형성되는, 디스플레이 장치의 제조방법.
  12. 제11항에 있어서,
    복수개의 격벽 패턴들은 복수개의 발광 다이오드들을 각각 둘러싸는 폐곡선 또는 폐다각형으로 형성되는, 디스플레이 장치의 제조방법.
  13. 제11항에 있어서,
    기판 상에 배치되며, 복수개의 발광 다이오드들과 각각 전기적으로 연결되는 복수개의 박막 트랜지스터들을 형성하는 단계를 더 포함하고,
    상기 복수개의 박막 트랜지스터들을 형성하는 단계에서, 복수개의 박막 트랜지스터들은 복수개의 격벽 패턴들이 각각 둘러싼 영역에 대응하는 위치에 형성되는, 디스플레이 장치
  14. 제10항에 있어서,
    복수개의 격벽 패턴들은 각각 복수개의 요철부들의 경계부에 형성되는, 디스플레이 장치의 제조방법.
  15. 제14항에 있어서,
    상기 복수개의 격벽 패턴들을 형성하는 단계에서, 복수개의 격벽 패턴들은 서로 소정 간격 이격되어 형성되는, 디스플레이 장치의 제조방법.
  16. 제9항에 있어서,
    상기 기판에 물리적인 힘을 가해 늘이는 단계는, 제1 축 및 제1 축과 교차하는 제2 축이 연장되는 방향으로 힘을 가해 기판을 늘이는 단계인, 디스플레이 장치의 제조방법.
  17. 제16항에 있어서,
    상기 기판에 물리적인 힘을 가해 늘이는 단계는, 제1 축과 제2 축에 동일하거나 또는 서로 다른 힘을 가해 기판을 늘이는 단계인, 디스플레이 장치의 제조방법.
  18. 제9항에 있어서,
    상기 복수개의 격벽 패턴들을 형성하는 단계에서, 격벽 패턴은 플렉서블 기판보다 연신율이 낮은 물질로 형성되는, 디스플레이 장치의 제조방법.
  19. 제18항에 있어서,
    상기 복수개의 격벽 패턴들을 형성하는 단계에서, 격벽 패턴은 금속 또는 고분자 물질을 포함하는, 디스플레이 장치의 제조방법.
KR1020160032923A 2016-03-18 2016-03-18 디스플레이 장치 및 그 제조방법 Active KR102537440B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160032923A KR102537440B1 (ko) 2016-03-18 2016-03-18 디스플레이 장치 및 그 제조방법
US15/461,695 US9985012B2 (en) 2016-03-18 2017-03-17 Display apparatus and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160032923A KR102537440B1 (ko) 2016-03-18 2016-03-18 디스플레이 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170109183A true KR20170109183A (ko) 2017-09-28
KR102537440B1 KR102537440B1 (ko) 2023-05-30

Family

ID=59855905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160032923A Active KR102537440B1 (ko) 2016-03-18 2016-03-18 디스플레이 장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US9985012B2 (ko)
KR (1) KR102537440B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916592B2 (en) 2018-05-03 2021-02-09 Samsung Display Co., Ltd. Organic light-emitting diode display device
US12224307B2 (en) 2019-04-24 2025-02-11 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102610028B1 (ko) * 2016-04-12 2023-12-06 삼성디스플레이 주식회사 디스플레이 장치
US10340256B2 (en) * 2016-09-14 2019-07-02 Innolux Corporation Display devices
CN107170773B (zh) * 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
EP3561368A4 (en) * 2017-11-28 2020-01-22 LG Chem, Ltd. Lighting module comprising color conversion film
KR102605339B1 (ko) * 2018-07-18 2023-11-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
CN110112142B (zh) * 2019-04-29 2021-05-07 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法、显示面板及电子装置
US11088234B2 (en) 2019-04-29 2021-08-10 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof, and display panel
US11011572B2 (en) * 2019-05-10 2021-05-18 Innolux Corporation Laminated structures and electronic devices
CN110518118B (zh) * 2019-08-08 2021-05-28 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
JP7311362B2 (ja) * 2019-08-29 2023-07-19 株式会社ジャパンディスプレイ 表示装置
CN110571234B (zh) * 2019-09-29 2022-04-12 京东方科技集团股份有限公司 一种背板、显示面板以及异常发光二极管的修复方法
US20230335542A1 (en) * 2020-09-14 2023-10-19 Kyocera Corporation Display device and method for manufacturing display device
EP4376086A4 (en) * 2021-07-22 2025-07-09 Lg Electronics Inc DISPLAY DEVICE COMPRISING A SEMICONDUCTOR LIGHT-EMITTING ELEMENT
KR20230110415A (ko) * 2022-01-14 2023-07-24 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN114914189B (zh) * 2022-04-29 2025-08-26 湖北长江新型显示产业创新中心有限公司 一种转移基板、转移方法、显示基板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080000426A (ko) * 2006-06-27 2008-01-02 엘지.필립스 엘시디 주식회사 유기전계발광소자 및 그 제조방법
KR20100024751A (ko) * 2008-08-26 2010-03-08 삼성전자주식회사 액정표시장치 및 그 제조방법
JP2014011448A (ja) * 2012-07-02 2014-01-20 Kowadenki Co Ltd 照明装置
WO2015178028A1 (ja) * 2014-05-23 2015-11-26 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル及び有機ｅｌ表示装置
JP2015232660A (ja) * 2014-06-10 2015-12-24 株式会社Ｊｏｌｅｄ 表示装置の製造方法及び表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1157421A1 (en) 1999-02-05 2001-11-28 Alien Technology Corporation Apparatuses and methods for forming assemblies
KR100519592B1 (ko) 2003-07-07 2005-10-10 서울반도체 주식회사 발광 다이오드 표시 장치
US7717589B2 (en) * 2003-11-25 2010-05-18 Panasonic Electric Works Co., Ltd. Light emitting device using light emitting diode chip
KR101103674B1 (ko) * 2010-06-01 2012-01-11 엘지이노텍 주식회사 발광 소자
US9178123B2 (en) 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
CN104235641B (zh) * 2013-06-09 2016-04-06 四川新力光源股份有限公司 超薄式led光引擎
KR102177214B1 (ko) 2014-03-17 2020-11-11 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080000426A (ko) * 2006-06-27 2008-01-02 엘지.필립스 엘시디 주식회사 유기전계발광소자 및 그 제조방법
KR20100024751A (ko) * 2008-08-26 2010-03-08 삼성전자주식회사 액정표시장치 및 그 제조방법
JP2014011448A (ja) * 2012-07-02 2014-01-20 Kowadenki Co Ltd 照明装置
WO2015178028A1 (ja) * 2014-05-23 2015-11-26 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル及び有機ｅｌ表示装置
JP2015232660A (ja) * 2014-06-10 2015-12-24 株式会社Ｊｏｌｅｄ 表示装置の製造方法及び表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916592B2 (en) 2018-05-03 2021-02-09 Samsung Display Co., Ltd. Organic light-emitting diode display device
US12224307B2 (en) 2019-04-24 2025-02-11 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Also Published As

Publication number Publication date
US20170271312A1 (en) 2017-09-21
KR102537440B1 (ko) 2023-05-30
US9985012B2 (en) 2018-05-29

Similar Documents

Publication Publication Date Title
KR102537440B1 (ko) 디스플레이 장치 및 그 제조방법
US12022679B2 (en) Display apparatus and method of manufacturing the display apparatus
US20220376033A1 (en) Organic light-emitting diode display and method of manufacturing the same
US10741791B2 (en) Display apparatus
KR102661474B1 (ko) 디스플레이 장치
KR102814723B1 (ko) 표시 장치
KR102576997B1 (ko) 디스플레이 장치 및 제조 방법
KR102465382B1 (ko) 표시장치 및 표시장치의 제조방법
CN105810711A (zh) 有机发光显示装置及其制造方法
CN111755481A (zh) 柔性显示装置
KR102602157B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102495844B1 (ko) 디스플레이 장치
KR102595920B1 (ko) 표시 장치
US20170277302A1 (en) Touch panel and method for fabricating the same
KR20170026958A (ko) 표시장치
CN107369717B (zh) 薄膜晶体管及其光电装置
US10288785B2 (en) Method of manufacturing color filter substrate and method of manufacturing display device by using the same
CN106191767A (zh) 沉积用掩模、沉积用掩模框架组件及其制造方法
US20160126506A1 (en) Method of manufacturing organic light-emitting display apparatus
US20230024691A1 (en) Display device
KR20240018126A (ko) 표시 장치 및 표시 장치의 제조 방법
CN219592987U (zh) 显示装置
KR20260007424A (ko) 표시 장치
KR20230021055A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160318

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210217

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20160318

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220729

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230227

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230523

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230524

End annual number: 3

Start annual number: 1

PG1601 Publication of registration