KR20170124769A - 전자 소자 모듈 및 그 제조 방법 - Google Patents

전자 소자 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20170124769A
KR20170124769A KR1020160054584A KR20160054584A KR20170124769A KR 20170124769 A KR20170124769 A KR 20170124769A KR 1020160054584 A KR1020160054584 A KR 1020160054584A KR 20160054584 A KR20160054584 A KR 20160054584A KR 20170124769 A KR20170124769 A KR 20170124769A
Authority
KR
South Korea
Prior art keywords
substrate
sealing portion
forming
electronic
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020160054584A
Other languages
English (en)
Inventor
정철환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160054584A priority Critical patent/KR20170124769A/ko
Publication of KR20170124769A publication Critical patent/KR20170124769A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H01L23/525—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
    • H01L23/3128—
    • H01L23/481—
    • H01L23/49—
    • H01L23/5384—
    • H01L23/5389—
    • H01L24/19—
    • H01L24/20—
    • H01L25/0652—
    • H01L25/0655—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 기판의 양면에 전자 부품들을 실장하여 집적도를 높일 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다. 이를 위한 본 발명의 실시예에 따른 전자 소자 모듈 제조 방법은, 기판을 준비하는 단계, 상기 기판의 일면에 전자 소자들을 실장하는 단계, 상기 기판의 일면에 접속 도체를 형성하는 단계, 및 상기 전자 소자들과 상기 접속 도체를 매립하는 밀봉부를 형성하는 단계를 포함할 수 있다.

Description

전자 소자 모듈 및 그 제조 방법{ELECTRIC COMPONENT MODULE AND MANUFACTURING METHOD THREROF}
본 발명은 전자 소자 모듈 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 기판의 양면에 전자 부품들을 실장하여 집적도를 높일 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다.
최근 전자제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 제품에 실장되는 전자 소자들의 소형화 및 경량화가 지속적으로 요구되고 있다.
이러한 전자 소자들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구된다.
한편, 소형이면서도 고성능을 갖는 전자 소자 모듈을 제조하기 위해, 기판의 양면에 전자 부품을 실장하는 구조도 개발되고 있는 추세이다.
그런데 이처럼 기판의 양면에 전자 부품을 실장하는 경우, 기판에 외부 접속단자를 형성하기 어렵다는 문제가 있다.
즉, 기판의 양면에 실장된 전자 부품이 실장되므로, 외부 접속 단자가 형성될 위치가 명확하지 않으며, 이에 따라, 외부 접속 단자를 보다 용이하게 형성할 수 있는 양면 실장형의 전자 소자 모듈과 이를 용이하게 제조할 수 있는 제조 방법이 요구되고 있다.
본 발명의 목적은 기판의 양면에 전자 제품을 실장할 수 있는 양면 실장형 전자 소자 모듈을 제공하는 데에 있다.
또한 본 발명의 다른 목적은 양면 실장형 전자 소자 모듈을 용이하게 제조할 수 있는 제조 방법을 제공하는 데에 있다.
본 발명의 실시예에 따른 전자 소자 모듈은, 기판, 상기 기판의 일면에 실장되는 전자 소자, 상기 전자 소자를 매립하며 상기 기판의 일면에 형성되는 밀봉부, 및 상기 밀봉부를 관통하며 일단이 상기 기판에 연결되는 접속 도체를 포함할 수 있다.
또한 본 발명의 실시예에 따른 전자 소자 모듈 제조 방법은, 기판을 준비하는 단계, 상기 기판의 일면에 전자 소자들을 실장하는 단계, 상기 기판의 일면에 접속 도체를 형성하는 단계, 및 상기 전자 소자들과 상기 접속 도체를 매립하는 밀봉부를 형성하는 단계를 포함할 수 있다.
본 발명에 따른 전자 소자 모듈은 마스크층을 이용하여 접속 도체를 형성한다. 따라서 원하는 위치에 자유롭게 접속 도체를 형성할 수 있으며, 이에 제조가 매우 용이하다는 이점이 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도.
도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도.
도 3a 내지 도 3k는 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 더하여 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도이다. 또한 도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 전자 소자 모듈(100)는 전자 소자(1), 기판(10), 및 밀봉부(30)를 포함하여 구성될 수 있다.
전자 소자(1)는 수동 소자(1a)와 능동 소자(1b)와 같은 다양한 소자들을 포함하며, 기판 상에 실장될 수 있는 소자들이라면 모두 전자 소자(1)로 이용될 수 있다.
이러한 전자 소자(1)는 후술되는 기판(10)의 상면과 하면에 모두 실장될 수 있다. 도 1에서는 기판(10)의 상면에 능동 소자(1b)와 수동 소자(1a)가 함께 실장되고, 하면에 수동 소자(1a)만 실장되는 경우를 예로 들었다. 그러나 본 발명은 이에 한정되지 않으며, 전자 소자들(1)의 크기나 형상, 그리고 전자 소자 모듈(100)의 설계에 따라 기판(10)의 양면에서 다양한 형태로 전자 소자들(1)이 배치될 수 있다.
기판(10)은 양면에 각각 적어도 하나의 전자 소자(1)가 실장된다. 기판(10)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다. 또한 기판(10)의 양면에는 전자 소자(1)를 실장하기 위한 실장용 전극(13)이나 도시하지는 않았지만 실장용 전극들(13) 상호간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다.
이러한 본 실시예에 따른 기판(10)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(15)이 형성될 수 있다.
또한, 본 실시예에 따른 기판(10)은 양면에 형성되는 실장용 전극(13)과 기판(10)의 내부에 형성되는 회로 패턴(15)들을 전기적으로 연결하는 도전성 비아(14)를 포함할 수 있다.
더하여 본 실시예에 따른 기판(10)은 기판(10)의 내부에 전자 소자들(1)을 내장할 수 있는 캐비티(cavity, 도시되지 않음)가 형성될 수도 있다.
또한 본 실시예에 따른 기판(10)은 하면에 외부 접속용 패드(16)가 형성될 수 있다. 외부 접속용 패드(16)는 후술되는 접속 도체(20)와 전기적으로 연결되기 위해 구비되며, 접속 도체(20)를 통해 외부 접속 단자(28)와 연결된다.
따라서, 외부 접속용 패드(16)는 기판(10)의 하면 중, 접속 도체(25)와 대면하는 위치에 형성될 수 있으며, 필요에 따라 다수개가 다양한 형태로 배치될 수 있다.
한편, 기판(10)의 적어도 어느 한 면에는 전해 도금에 이용되는 도금선(미도시)이 형성될 수 있다. 도금선은 후술되는 접속 도체(20)를 전해 도금으로 형성하는 과정에서 이용될 수 있다.
도금선은 후술되는 접속 도체(20)를 형성하기 위해 이용되며 이에 대해서는 후술되는 제조 방법에서 보다 상세하게 설명하기로 한다.
도금선은 각 외부 접속용 전극(16)에서 선형으로 일정 거리 연장되는 배선 패턴의 형태로 형성될 수 있다. 이때, 각 도금선들은 기판(10)의 외부 방향을 향하도록 배치될 수 있으나, 이에 한정되는 것은 아니다.
밀봉부(30)는 기판(10)의 상면에 형성되는 제1 밀봉부(31)와, 기판(10)의 하면에 형성되는 제2 밀봉부(35)를 포함할 수 있다.
밀봉부(30)는 기판(10)의 양면에 실장된 전자 소자들(1)을 밀봉한다. 또한 기판(10)에 실장된 전자 소자들(1) 사이에 충진됨으로써, 전자 소자들(1) 상호 간의 전기적인 단락이 발생되는 것을 방지하고, 전자 소자들(1)의 외부를 둘러싸며 전자 소자(1)를 기판 상에 고정시켜 외부의 충격으로부터 전자 소자들(1)을 안전하게 보호한다.
본 실시예에 따른 밀봉부(30)는 EMC(Epoxy Molding Compound)와 같이 수지재를 포함하는 절연성의 재료로 형성된다. 그러나 이에 한정되는 것은 아니다.
본 실시예에 따른 제1 밀봉부(31)는 기판(10)의 일면 전체를 덮는 형태로 형성된다. 또한 본 실시예에서는 모든 전자 소자들(1)이 제1 밀봉부(31)의 내부에 완전히 매립되는 경우를 예로 들고 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 밀봉부(31)의 내부에 매립되는 전자 소자들(1) 중 적어도 하나는 일부가 제1 밀봉부(31)의 외부로 노출되도록 구성하는 등 다양한 응용이 가능하다.
이러한 본 실시예에 따른 제1 밀봉부(31)는 상면에 전자 소자들(1)이 실장된 기판(10)을 금형(도시되지 않음)에 안치하고, 금형 내부에 성형수지를 주입하여 형성할 수 있다. 그러나 이에 한정되는 것은 않는다.
제2 밀봉부(35)는 기판(10)의 하면에 형성되며, 내부에 적어도 하나의 접속 도체(20)가 형성된다.
제2 밀봉부(35)는 제1 밀봉부(31)와 마찬가지로 전자 소자들(1)을 모두 매립하는 형태로 형성될 수 있으나, 전자 소자들(1)의 일부가 외부로 노출되는 형태로 형성하는 것도 가능하다.
제2 밀봉부(35)는 제1 밀봉부(31)와 마찬가지로 성형수지를 주입하는 몰딩 방식으로 형성될 수 있다. 즉, 하면에 전자 소자들(1)과 접속 도체(20)가 실장된 기판(10)을 금형(도시되지 않음)에 안치하고, 금형 내부에 성형 수지를 주입하여 형성할 수 있다. 그러나 이에 한정되는 것은 않는다.
접속 도체(20)는 기판(10)의 외부 접속용 전극(16)에 접합되는 형태로 배치되며, 일단은 기판(10)과 접합되고 외부 단자(28)와 연결된다. 따라서 접속 도체(20)는 밀봉부(30)를 관통하는 형태로 밀봉부(30) 내에 형성된다.
접속 도체(20)는 도전성 재질로 형성될 수 있으며 구리나, 금, 은, 알루미늄 또는 이들의 합금으로 형성될 수 있다.
본 실시예에 따른 접속 도체(20)는 전극들(13, 16)과 동일한 재질로 형성될 수 있다. 구체적으로, 접속 도체(20)는 접속 도체(20)가 연결되는 외부 접속용 전극(16)와 동일한 재질로 형성된다.
따라서 외부 접속용 전극(16)이 구리(Cu)로 형성되는 경우, 접속 도체(20)도 구리(Cu)로 형성되어 접속 도체(20)와 외부 접속용 전극(16)는 동일한 재질로 이루어진 일체로 형성된다.
이 경우, 외부 접속용 전극(16)과 접속 도체(20) 사이에 니켈(Ni)이나 금(Au)과 같은 별도의 이종 금속이 개재되지 않으므로 상호 간의 결합 신뢰도를 높일 수 있다.
본 실시예에 따른 접속 도체(20)는 원기둥 형태로 형성될 수 있다. 그러나 이에 한정되지 않으며, 원뿔 형태로 형성하는 등 필요에 따라 다양한 형상으로 변형될 수 있다.
접속 도체(20)의 타단에는 외부 단자(28)가 접합될 수 있다. 외부 단자(28)는 전자 소자 모듈(100)과, 전자 소자 모듈(100)이 실장되는 메인 기판(도시되지 않음)을 전기적, 물리적으로 연결한다. 이러한 외부 단자(28)는 패드 형태로 형성될 수 있으나 이에 한정되지 않으며 범프나 솔더 볼 등과 같은 다양한 형태로 형성될 수 있다.
본 실시예에서는 접속 도체(20)가 제2 밀봉부(35)에만 형성되는 경우를 예로 들고 있다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니며 필요에 따라 제1 밀봉부(31) 내에 형성하는 것도 가능하다.
접속 도체(20)는 기판(10)과 외부 단자(28)를 연결하기 한다. 따라서 접속 도체(20)는 외부 단자(28)나 기판(10)의 외부 접속용 전극(16) 에 대응하는 크기로 형성될 수 있다.
본 실시예에 따른 접속 도체(20)는 도금을 통해 형성될 수 있다. 그러나 이에 한정되지 않으며, 도전성 페이스트를 이용하는 등 다양한 변형이 가능하다.
이상에서 설명한 본 실시예에 따른 전자 소자 모듈(100)은 기판(10)의 양면에 전자 소자들(1)이 실장된다. 또한 기판(10)의 하부면에 배치되는 접속 도체(20)에 의해 기판(10)과 외부 접속 단자(28)가 전기적으로 연결된다.
이에 따라, 하나의 기판(10)에 다수의 전자 소자들(1)을 실장할 수 있으므로 소자의 집적도를 높일 수 있다.
또한 본 실시예에 따른 전자 소자 모듈(100)은 기판(10)의 양면에 전자 소자들(1)이 실장되더라도 제1, 제2 밀봉부(30)에 의해 모두 봉지된다. 이에 전자 소자 모듈(100)이 다른 메인 기판에 실장되는 과정에서 가해지는 고열로 인해 전자 소자들(1)이 기판(10)으로부터 분리되더라도, 밀봉부(30)에 의해 움직임이 고정된다.
따라서, 전자 소자들과 기판 사이의 접합 신뢰도를 높일 수 있다.
다음으로, 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명한다. 도 3 내지 도 3i는 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도이다.
먼저 도 3a에 도시된 바와 같이 기판(10)을 준비하는 단계가 수행된다. 전술한 바와 같이 기판(10)은 다층 기판일 수 있으며, 양면에 실장용 전극(13)이 형성될 수 있다. 또한 하면에는 외부 접속용 패드(16)가 형성될 수 있다.
특히, 본 단계에서 준비되는 기판(10)은 동일한 실장 영역(A)이 다수개 반복적으로 배치된 기판으로, 넓은 면적을 갖는 사각 형상이거나 긴 스트립(strip) 형태의 기판일 수 있다.
이러한 기판(10)은 다수의 개별 모듈을 동시에 제조하기 형성하기 위한 것으로, 기판(11) 상에는 다수의 개별 모듈 실장 영역(A)이 구분되어 있으며, 이러한 다수의 개별 모듈 실장 영역(A)별로 전자 소자 모듈이 제조될 수 있다.
이어서, 도 3b에 도시된 바와 같이 기판(10)의 일면 즉 상면에 전자 소자들(1)을 실장하는 단계가 수행된다. 본 단계는 기판(10)의 일면에 형성된 실장용 전극(13) 상에 스크린 프린팅 방식 등을 통해 솔더 페이스트(solder paste)를 인쇄하고, 그 위에 전자 소자들(1)을 안착시킨 후, 열을 가하여 솔더 페이스트를 경화시키는 과정을 통해 수행될 수 있다.
이때, 각각의 개별 모듈 실장 영역(A)에는 동일한 전자 소자들(1)이 동일한 배치를 따라 실장될 수 있다.
이어서 도 3c에 도시된 바와 같이 전자 소자들(1)을 밀봉하며 기판(10)의 일면 상에 제1 밀봉부(31)를 형성하는 단계가 수행된다. 본 단계는 전술한 바와 같이 금형 내에 전자 소자(1)가 실장된 기판(10)을 배치한 후, 금형 내부에 성형수지를 주입하여 형성할 수 있다. 제1 밀봉부(31)가 형성됨에 따라, 기판(10)의 일면 즉 상면에 실장된 전자 소자들(1)은 제1 밀봉부(31)에 의해 외부로부터 보호될 수 있다.
한편, 본 실시예에 따른 제1 밀봉부(31)는 기판(10) 상에서 여러 개별 모듈 실장 영역(A)들을 모두 덮는 일체형으로 형성된다. 그러나 이에 한정되는 것은 아니며, 필요에 따라 제1 밀봉부(31)를 개별 모듈 실장 영역(A)별로 각각 분리하여 서로 독립적으로 형성하는 것도 가능하다.
이어서, 도 3d에 도시된 바와 같이 제1 밀봉부(31)가 형성된 기판(10)의 타면 즉 하면 상에 솔더 페이스트(P)를 인쇄하는 단계가 수행된다. 이때, 솔더 페이스트(P)는 외부 접속용 패드(16)를 제외한 실장용 전극(13) 상에만 인쇄된다.
다음으로, 도 3e에 도시된 바와 같이, 솔더 페이스트(P)가 인쇄되어 있는 기판(10)의 타면에 전자 소자들(1)을 실장하는 단계가 수행된다.
본 단계는 먼저 실장용 전극(13) 상에 전자 소자들(1)을 안착시키는 과정이 수행되고, 이어서 열을 가하여 솔더 페이스트(도 3d의 P)를 경화시키는 과정이 수행된다.
이 과정을 통해 솔더 페이스트(P)는 용융 및 경화되며, 이에 기판(10)의 하면에 안착된 전자 소자들(1) 은 기판(10)에 견고하게 고정 접합되어 기판(10)과 전기적, 물리적으로 연결된다.
이어서, 도 3f에 도시된 바와 같이, 기판(10)의 타면에 마스크층(70)을 형성한다. 마스크층(70)은 접속 도체(20)를 형성하기 위한 것이며, 예를 들어 감광막(Photo resist)으로 형성될 수 있다.
이때, 마스크층(70)은 접속 도체(20)의 길이와 대응하는 두께로 형성된다.
이어서, 마스크층(70)을 의 특정 부분을 노광한 후, 현상(develop)하는 포토리소그래피(Photolithography) 공정을 수행한다.
이에 따라 도 3g에 도시된 바와 같이, 접속 도체(도 1의 20)가 형성될 위치에 관통 구멍(37)이 형성된다.
이어서, 도 3h에 도시된 바와 같이, 관통 구멍(37)의 내부를 도전성 재질로 채워 접속 도체(20)를 형성한다.
본 단계는 관통 구멍(37) 내에 도전성 페이스트를 채운 후, 이를 경화시켜 접속 도체(20)를 완성할 수 있다. 또한 기판(10)에 형성된 도금선을 이용하여 전해 도금으로 관통 구멍(37) 내부를 도금하여 접속 도체(20)를 형성하는 것도 가능하다.
이어서, 도 3i에 도시된 바와 같이, 마스크층(70)을 제거한다. 이에 따라 기판(10)의 하부에는 기판(10)에 실장된 접속 도체들(20)과 전자 소자들(1)이 노출된다.
다음으로, 도 3j에 도시된 바와 같이 기판(10)의 하부면에 제2 밀봉부(35)를 형성하는 단계가 수행된다. 본 단계는 제1 밀봉부(31)와 마찬가지로, 하부면에 전자 소자(1)와 접속 도체(20)가 실장된 기판(10)을 금형 내에 배치한 후, 금형 내부에 성형수지를 주입하여 형성할 수 있다.
제2 밀봉부(35)에 의해, 기판(10)의 하면에 실장된 전자 소자들(1)과 접속 도체들(20)은 제2 밀봉부(35)의 내부에 매립된다.
여기서, 식각이나 연마 등의 방법을 통해 제2 밀봉부(35)와 접속 도체들(20)을 부분적으로 제거하여 제2 밀봉부(35)의 높이를 조절할 수 있다.
이후 제2 밀봉부(35)의 외부로 노출된 접속 도체(20) 단면에 솔더류를 추가로 올려 셋트 보드에 장착하기 쉽도록 할 수도 있다.(하기의 외부 접속 단자와 동일합니다)
또한 본 실시예에 따른 제2 밀봉부(35)는 개별 모듈 실장 영역(A)들을 모두 덮는 일체형으로 형성된다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니며, 개별 모듈 실장 영역(A) 별로 각각 분리되어 독립적으로 형성하는 것도 가능하다.
이어서, 메인 기판에 장착하기 쉽도록 도 3k에 도시된 바와 같이 접속 도체(20)의 하부면에 외부 접속 단자들(28)을 형성한다. 그리고 밀봉부(30)가 형성된 기판(10)을 절단하여 개별 전자 소자 모듈(100)을 형성한다. 외부 접속 단자들(28)은 솔더류를 이용하여 형성할 수 있으나 이에 한정되는 것은 아니다.
이 단계는 블레이드(80)를 이용하여 개별 모듈 실장 실장 영역(도 3j의 A)의 경계를 따라 밀봉부(30)가 형성된 기판(10)을 절단함에 따라 이루어질 수 있다.
이상과 같은 단계들을 통해 제조되는 본 실시예에 따른 전자 소자 모듈(100)은 마스크층을 이용하여 접속 도체를 형성한다. 따라서 원하는 위치에 자유롭게 접속 도체를 형성할 수 있으며, 이에 제조가 매우 용이하다는 이점이 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
1: 전자 소자
10: 기판
13: 실장용 전극
20: 접속 도체
28: 외부 접속 단자
30: 밀봉부
31: 제1 밀봉부
35: 제2 밀봉부
100: 전자 소자 모듈

Claims (9)

  1. 기판;
    상기 기판의 일면에 실장되는 전자 소자;
    상기 전자 소자를 매립하며 상기 기판의 일면에 형성되는 밀봉부; 및
    상기 밀봉부를 관통하며 일단이 상기 기판에 연결되는 접속 도체;
    를 포함하는 전자 소자 모듈.
  2. 제1항에 있어서,
    상기 접속 도체의 타단에 접합되며, 상기 밀봉부의 외부에 배치되는 외부 접속 단자를 더 포함하는 전자 소자 모듈.
  3. 제1항에 있어서,
    상기 기판의 타면에 실장되는 전자 소자와, 상기 기판의 타면에 형성되는 밀봉부를 더 포함하는 전자 소자 모듈.
  4. 기판을 준비하는 단계;
    상기 기판의 일면에 전자 소자들을 실장하는 단계;
    상기 기판의 일면에 접속 도체를 형성하는 단계; 및
    상기 전자 소자들과 상기 접속 도체를 매립하는 밀봉부를 형성하는 단계;
    를 포함하는 전자 소자 모듈 제조 방법.
  5. 제4항에 있어서, 상기 접속 도체를 형성하는 단계는,
    상기 기판의 하면에 마스크층을 형성하는 단계;
    상기 마스크층에 관통 구멍을 형성하는 단계;
    상기 관통 구멍 내에 상기 접속 도체를 형성하는 단계; 및
    상기 마스크층을 제거하는 단계;
    를 포함하는 전자 소자 모듈 제조 방법.
  6. 제5항에 있어서, 상기 밀봉부를 형성하는 단계 이후,
    상기 접속 도체의 하단에 외부 접속 단자를 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
  7. 제5항에 있어서, 상기 관통 구멍 내에 상기 접속 도체를 형성하는 단계는,
    상기 기판에 형성된 도금선을 이용하여 도금 방식으로 상기 관통 구멍을 채우며 상기 접속 도체를 형성하는 단계인 전자 소자 모듈 제조 방법.
  8. 제5항에 있어서, 상기 관통 구멍 내에 상기 접속 도체를 형성하는 단계는,
    상기 관통 구멍 내에 도전성 페이스트를 채운 후, 상기 도전성 페이스트를 경화시켜 상기 접속 도체를 형성하는 단계인 전자 소자 모듈 제조 방법.
  9. 제4항에 있어서,
    상기 기판의 타면에 전자 소자들을 실장하는 단계;
    상기 기판의 타면에 실장된 상기 전자 소자들을 매립하는 밀봉부를 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
KR1020160054584A 2016-05-03 2016-05-03 전자 소자 모듈 및 그 제조 방법 Ceased KR20170124769A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160054584A KR20170124769A (ko) 2016-05-03 2016-05-03 전자 소자 모듈 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160054584A KR20170124769A (ko) 2016-05-03 2016-05-03 전자 소자 모듈 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20170124769A true KR20170124769A (ko) 2017-11-13

Family

ID=60386165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160054584A Ceased KR20170124769A (ko) 2016-05-03 2016-05-03 전자 소자 모듈 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20170124769A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200090718A (ko) * 2018-07-24 2020-07-29 삼성전기주식회사 전자 소자 모듈
CN113921404A (zh) * 2021-09-24 2022-01-11 青岛歌尔微电子研究院有限公司 一种系统级封装结构的封装方法
US11252812B2 (en) 2018-07-24 2022-02-15 Samsung Electro-Mechanics Co., Ltd. Electronic device module
CN116190325A (zh) * 2023-02-13 2023-05-30 环旭(深圳)电子科创有限公司 电子封装模块及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200090718A (ko) * 2018-07-24 2020-07-29 삼성전기주식회사 전자 소자 모듈
US11252812B2 (en) 2018-07-24 2022-02-15 Samsung Electro-Mechanics Co., Ltd. Electronic device module
CN113921404A (zh) * 2021-09-24 2022-01-11 青岛歌尔微电子研究院有限公司 一种系统级封装结构的封装方法
CN116190325A (zh) * 2023-02-13 2023-05-30 环旭(深圳)电子科创有限公司 电子封装模块及其制造方法

Similar Documents

Publication Publication Date Title
US6020629A (en) Stacked semiconductor package and method of fabrication
KR101994715B1 (ko) 전자 소자 모듈 제조 방법
US20150062854A1 (en) Electronic component module and method of manufacturing the same
KR20150053579A (ko) 전자 소자 모듈 및 그 제조 방법
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
TWI907467B (zh) 具有堆疊被動組件的多層半導體封裝及其形成方法
US9585260B2 (en) Electronic component module and manufacturing method thereof
KR101477392B1 (ko) 전자 소자 모듈
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
US10667419B2 (en) Manufacturing method of an electronic component module
TWI663663B (zh) 電子封裝構件及其製作方法
US9929116B2 (en) Electronic device module and method of manufacturing the same
US10219380B2 (en) Electronic device module and manufacturing method thereof
KR20160010246A (ko) 전자 소자 모듈 및 그 제조 방법
KR101548801B1 (ko) 전자 소자 모듈 및 그 제조 방법
US10356911B2 (en) Electronic device module and method of manufacturing the same
KR20170008048A (ko) 전자 소자 모듈 및 그 제조 방법
KR101681400B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20110080491A (ko) 반도체 칩 패키지 제조방법
KR20150000174A (ko) 전자 소자 모듈 및 그 제조 방법
KR101922873B1 (ko) 전자 소자 모듈 제조 방법
KR101983175B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20160059755A (ko) 전자 소자 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000