KR20170136614A - 콘덴서 및 그 제조 방법 - Google Patents

콘덴서 및 그 제조 방법 Download PDF

Info

Publication number
KR20170136614A
KR20170136614A KR1020177032719A KR20177032719A KR20170136614A KR 20170136614 A KR20170136614 A KR 20170136614A KR 1020177032719 A KR1020177032719 A KR 1020177032719A KR 20177032719 A KR20177032719 A KR 20177032719A KR 20170136614 A KR20170136614 A KR 20170136614A
Authority
KR
South Korea
Prior art keywords
capacitor
dielectric layer
upper electrode
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020177032719A
Other languages
English (en)
Inventor
고이찌 간료
노리유끼 이노우에
히로마사 사에끼
다께오 아라까와
가즈오 하또리
켄 이또
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20170136614A publication Critical patent/KR20170136614A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0032—Processes of manufacture formation of the dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0036—Formation of the solid electrolyte layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H01G9/012—Terminals specially adapted for solid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/26—Structural combinations of electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices with each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/712—Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/022—Electrolytes; Absorbents
    • H01G9/025—Solid electrolytes
    • H01G9/028—Organic semiconducting electrolytes, e.g. TCNQ

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Ceramic Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 다공부를 갖는 도전성 금속 기재와, 다공부 위에 위치하는 유전체층과, 유전체층 위에 위치하는 상부 전극을 갖고 이루어지고, 한쪽의 주면측에만 정전 용량 형성부를 갖는 콘덴서를 제공한다.

Description

콘덴서 및 그 제조 방법
본 발명은 콘덴서 및 그 제조 방법에 관한 것이다.
최근, 전자 기기의 고밀도 실장화에 수반하여, 보다 고정전 용량을 갖는 콘덴서가 요구되고 있다. 이와 같은 콘덴서로서, 예를 들어 특허문헌 1에는, 밸브 작용 금속을 포함하는 양극 기체의 표면에 유전체 산화 피막층을 갖고, 유전체 산화 피막층 위에 고체 전해질층, 또한 도전체층이 형성된 단판 콘덴서 소자를 적층한 적층형 고체 전해 콘덴서가 개시되어 있다. 또한, 콘덴서의 제조 방법으로서, 특허문헌 2에는, 밸브 작용 금속을 포함하는 다공질의 양극체를 소정의 간격으로 연속하여 형성한 후프 형상으로 하고, 이 양극체의 표면에 유전체 산화 피막층을 형성하고, 계속해서 이 유전체 산화 피막층 위에 고체 전해질층을 형성한 후, 이 고체 전해질층 위에 카본과 은 페인트를 포함하는 음극층을 형성하여 콘덴서 소자를 제작하는 고체 전해 콘덴서의 제조 방법이 개시되어 있다.
일본 특허 공개 제2010-28139호 공보 일본 특허 공개 제2002-15957호 공보
특허문헌 1의 콘덴서는, 양극 기판의 주위를 덮도록 유전체 산화 피막층, 고체 전해질층 및 전극층이 형성된 구조로 되어 있고, 양극 기판의 2개의 주면 및 4개의 측면 중, 1개의 측면을 제외한 5면에 상기의 층을 형성할 필요가 있기 때문에, 제조 방법이 곤란해진다.
마찬가지로, 특허문헌 2의 콘덴서 제조 방법도, 양극체로서의 판의 5면에 유전체층 및 전극층을 형성할 필요가 있고, 1면을 비노출, 5면을 노출 상태로 하기 위해, 소체를 빗살 형상으로 연결시킨 구조체로서 가공할 필요가 있다. 이 경우, 빗살 형상은 평판과 비교하여 취급이 어렵고, 또한, 빗살의 창살부(빗살을 연결하는 부분)가 필요로 되어, 취득 개수도 적어진다.
본 발명의 목적은, 제조가 용이하고, 또한 기판의 단위 면적당의 취득 개수를 많게 할 수 있는 콘덴서 및 그 제조 방법을 제공하는 것에 있다.
본 발명자들은, 상기 문제를 해소하기 위해 예의 검토한 결과, 콘덴서에 있어서, 도전성 금속 기재의 한쪽의 주면 위에만 정전 용량 형성부를 형성함으로써, 예를 들어 유전체층을 형성함으로써, 보다 용이하고 또한 효율적으로 콘덴서를 제조하는 것이 가능해지는 것을 발견하였다.
본 발명의 제1 요지에 따르면,
다공부를 갖는 도전성 금속 기재와,
다공부 위에 위치하는 유전체층과,
유전체층 위에 위치하는 상부 전극을 갖고 이루어지고,
한쪽의 주면측에만 정전 용량 형성부를 갖는 콘덴서가 제공된다.
본 발명의 제2 요지에 따르면,
다공 금속층을 갖는 도전성 기판을 준비하고,
상기 도전성 기판의 한쪽의 주면에 있어서,
상기 다공 금속층을 분단하는 홈부를 형성하여, 복수의 다공부를 형성하고,
상기 다공부를 덮도록 유전체층을 형성하고,
상기 유전체층 위에 상부 전극을 형성하는 것을 포함하는 콘덴서의 제조 방법이 제공된다.
본 발명에 따르면, 콘덴서의 측면에, 유전체층, 전극 등을 형성할 필요가 없고, 제조 시에 기재의 측면을 노출시킬 필요가 없으므로, 종래와 같이 기재를 빗살형상으로 할 필요가 없어, 제조가 용이하고, 또한 기재의 단위 면적당의 소자의 취득 개수가 많아진다.
도 1의 (a)는 본 발명의 하나의 실시 형태에 있어서의 콘덴서(1)의 개략 단면도이고, 도 1의 (b)는 콘덴서(1)의 도전성 금속 기판의 개략 평면도이다.
도 2의 (a)는 도 1의 콘덴서의 고공극률부의 확대도이고, 도 2의 (b)는 고공극률부에 있어서의 층 구조를 모식적으로 도시하는 도면이다.
도 3은 도 1에 도시한 콘덴서(1)의 제조 방법을 설명하는 도면이다. 도 3의 (a)는 집합 기판의 개략 사시도이고, 도 3의 (b)는 x-x선을 따른 개략 단면도이다.
도 4는 도 3에 이어지는 공정을 설명하는 도면이다. 도 4의 (a)는 집합 기판의 개략 사시도이고, 도 4의 (b)는 x-x선을 따른 개략 단면도이다.
도 5는 도 4에 이어지는 공정을 설명하는 도면이다. 도 5의 (a)는 집합 기판의 개략 사시도이고, 도 5의 (b)는 x-x선을 따른 개략 단면도이다.
도 6은 도 5에 이어지는 공정을 설명하는 도면이다. 도 6의 (a)는 집합 기판의 개략 사시도이고, 도 6의 (b)는 x-x선을 따른 개략 단면도이다.
도 7은 도 6에 이어지는 공정을 설명하는 도면이다. 도 7의 (a)는 집합 기판의 개략 사시도이고, 도 7의 (b)는 x-x선을 따른 개략 단면도이다.
도 8은 도 7에 이어지는 공정을 설명하는 도면이다. 도 8의 (a)는 집합 기판의 개략 사시도이고, 도 8의 (b)는 x-x선을 따른 개략 단면도이다.
도 9는 실시예 1의 콘덴서의 개략 단면도이다.
도 10은 실시예 3의 콘덴서의 개략 단면도이다.
도 11은 실시예 4의 콘덴서의 개략 단면도이다.
본 발명의 콘덴서에 대하여, 이하, 도면을 참조하면서 상세하게 설명한다. 단, 본 실시 형태의 콘덴서 및 각 구성 요소의 형상 및 배치 등은, 도시하는 예에 한정되지 않는다.
본 실시 형태의 콘덴서(1)의 개략 단면도를 도 1의 (a)에 도시하고, 도전성 금속 기재(2)의 개략 평면도를 도 1의 (b)에 도시한다. 또한, 도전성 금속 기재(2)의 고공극률부(12)의 확대 개략 단면도를 도 2의 (a)에 도시하고, 고공극률부(12), 유전체층(4) 및 상부 전극(6)의 층 구조를 도 2의 (b)에 모식적으로 도시한다.
도 1의 (a), 도 1의 (b), 도 2의 (a) 및 도 2의 (b)에 도시된 바와 같이, 본 실시 형태의 콘덴서(1)는, 대략 직육면체 형상을 갖고 있고, 개략적으로는, 도전성 금속 기재(2)와, 도전성 금속 기재(2) 위에 형성된 유전체층(4)과, 유전체층(4) 위에 형성된 상부 전극(6)을 갖고 이루어진다. 도전성 금속 기재(2)는 한쪽의 주면측에 상대적으로 공극률이 높은 고공극률부(12)와, 상대적으로 공극률이 낮은 저공극률부(14)를 갖는다. 고공극률부(12)는 도전성 금속 기재(2)의 제1 면의 중앙부에 위치하고, 그 주위에는, 저공극률부(14)가 위치하고 있다. 즉, 저공극률부(14)는 고공극률부(12)를 둘러싸고 있다. 고공극률부(12)는 다공 구조를 갖고 있고, 즉, 본 발명의 다공부에 상당한다. 또한, 도전성 금속 기재(2)는 다른 쪽의 주면측에 지지부(10)를 갖는다. 즉, 고공극률부(12) 및 저공극률부(14)는 도전성 금속 기재(2)의 제1 면을 구성하고, 지지부(10)는 도전성 금속 기재(2)의 제2 면을 구성한다. 제1 면은 상기 한쪽의 주면이고, 제2 면은 상기 다른 쪽의 주면이다. 제2 면은 제1 면과 반대측의 면이다. 도 1의 (a)에 있어서, 제1 면은 도전성 금속 기재(2)의 상면이고, 제2 면은 도전성 금속 기재(2)의 하면이다. 콘덴서(1)의 말단부에 있어서, 유전체층(4)과 상부 전극(6) 사이에는 절연부(16)가 존재한다. 콘덴서(1)는 상부 전극(6) 위에 제1 외부 전극(18) 및 도전성 금속 기재(2)의 지지부(10)측의 주면 위에 제2 외부 전극(20)을 구비한다. 본 실시 형태의 콘덴서(1)에 있어서, 제1 외부 전극(18)과 상부 전극(6)은 전기적으로 접속되어 있고, 제2 외부 전극(20)과 도전성 금속 기재(2)는 전기적으로 접속되어 있다. 상부 전극(6)과, 도전성 금속 기재(2)의 고공극률부(12)는 유전체층(4)을 개재하여 대향하여 정전 용량 형성부를 형성하고, 상부 전극(6)과 도전성 기재(2)에 통전하면, 유전체층(4)에 전하를 축적할 수 있다.
상기 도전성 금속 기재(2)를 구성하는 재료로서는, 금속이면 특별히 한정되지 않지만, 예를 들어 알루미늄, 탄탈륨, 니켈, 구리, 티타늄, 니오븀 및 철, 그리고 스테인리스, 두랄루민 등의 합금 등을 들 수 있다. 바람직하게는, 도전성 금속 기재(2)를 구성하는 재료는 알루미늄이다.
상기 도전성 금속 기재(2)는 한쪽의 주면측에 고공극률부(12) 및 저공극률부(14), 그리고 다른 주면측에 지지부(10)를 갖는다.
본 명세서에 있어서, 「공극률」이란, 도전성 금속 기재에 있어서 공극이 차지하는 비율을 말한다. 당해 공극률은 하기와 같이 하여 측정할 수 있다. 또한, 상기 다공부의 공극은, 콘덴서를 제작하는 프로세스에 있어서, 최종적으로 유전체층 및 상부 전극 등으로 충전될 수 있지만, 상기 「공극률」은, 이와 같이 충전된 물질은 고려하지 않고, 충전된 개소도 공극으로 간주하여 산출한다.
먼저, 다공 금속 기재를, 수렴 이온빔(FIB : Focused Ion Beam) 가공으로 60㎚ 이하의 두께의 박편으로 가공한다. 이 박편 시료의 소정의 영역(3㎛×3㎛)을 투과형 전자 현미경(TEM : Transmission Electron Microscope)을 사용하여 촬영한다. 얻어진 화상을 화상 해석함으로써, 다공 금속 기재의 금속이 존재하는 면적을 구한다. 그리고, 하기 등식으로부터 공극률을 계산할 수 있다.
공극률=((측정 면적-기재의 금속이 존재하는 면적)/측정 면적)×100
본 명세서에 있어서, 「고공극률부」란, 도전성 금속 기재의 지지부 및 저공극률부보다도 공극률이 높은 부분을 의미한다.
상기 고공극률부(12)는 다공 구조를 갖는다. 다공 구조를 갖는 고공극률부(12)는 도전성 금속 기재의 비표면적을 크게 하여, 콘덴서의 정전 용량을 보다 크게 한다.
고공극률부의 공극률은, 비표면적을 크게 하여, 콘덴서의 정전 용량을 보다 크게 하는 관점에서, 바람직하게는 20％ 이상, 보다 바람직하게는 30％ 이상, 보다 더 바람직하게는 35％ 이상일 수 있다. 또한, 기계적 강도를 확보하는 관점에서, 90％ 이하가 바람직하고, 80％ 이하가 보다 바람직하다.
고공극률부는 특별히 한정되지 않지만, 바람직하게는 30배 이상 10,000배 이하, 보다 바람직하게는 50배 이상 5,000배 이하, 예를 들어 300배 이상 600배 이하의 확면율을 갖는다. 여기에, 확면율이란, 단위 투영 면적당의 표면적을 의미한다. 단위 투영 면적당의 표면적은, BET 비표면적 측정 장치를 사용하여, 액체 질소 온도에 있어서의 질소의 흡착량으로부터 구할 수 있다.
본 명세서에 있어서, 「저공극률부」란, 고공극률부와 비교하여, 공극률이 낮은 부분을 의미한다. 바람직하게는, 저공극률부의 공극률은, 고공극률부의 공극률보다도 낮고, 지지부의 공극률 이상이다.
저공극률부의 공극률은 바람직하게는 20％ 이하, 보다 바람직하게는 10％ 이하이다. 또한, 저공극률부는 공극률이 0％이어도 된다. 즉, 저공극률부는 다공 구조를 갖고 있어도 되지만, 갖고 있지 않아도 된다. 저공극률부의 공극률이 낮을수록, 콘덴서의 기계적 강도가 향상된다.
또한, 저공극률부는, 본 발명에 있어서 필수 구성 요소가 아니며, 존재하지 않아도 된다. 예를 들어, 도 1의 (a)에 있어서 저공극률부(14)가 존재하지 않고, 지지부(10)가 상방에 노출되어 있어도 된다.
본 실시 형태에 있어서는, 도전성 금속 기재는, 한쪽의 주면에 고공극률부 및 그 주위에 존재하는 저공극률부를 포함하지만, 본 발명은 이것에 한정되지 않는다. 즉, 고공극률부 및 저공극률부의 존재 위치, 설치수, 크기, 형상, 양자의 비율 등은 특별히 한정되지 않는다. 예를 들어, 도전성 금속 기재의 한쪽의 주면은 고공극률부만을 포함해도 된다. 또한, 도전성 금속 기재의 양쪽 주면에, 고공극률부가 존재해도 된다. 또한, 고공극률부와 저공극률부의 비율을 조정함으로써, 콘덴서의 정전 용량을 제어할 수 있다.
상기 고공극률부(12)의 두께는 특별히 한정되지 않고, 목적에 따라서 적절히 선택할 수 있고, 예를 들어 10㎛ 이상 1000㎛ 이하, 바람직하게는 30㎛ 이상이며, 300㎛ 이하, 바람직하게는 150㎛ 이하, 보다 바람직하게는 80㎛ 이하, 더욱 바람직하게는 40㎛ 이하여도 된다.
도전성 금속 기재의 지지부의 공극률은, 지지체로서의 기능을 발휘하기 위해 보다 작은 것이 바람직하고, 구체적으로는 10％ 이하인 것이 바람직하고, 실질적으로 공극이 존재하지 않는 것이 보다 바람직하다.
상기 지지부(10)의 두께는 특별히 한정되지 않지만, 콘덴서의 기계적 강도를 높이기 위해, 10㎛ 이상인 것이 바람직하고, 예를 들어 100㎛ 이상 또는 500㎛ 이상일 수 있다. 또한, 콘덴서의 저배화의 관점에서는 1000㎛ 이하인 것이 바람직하고, 예를 들어 500㎛ 이하, 바람직하게는 100㎛ 이하, 보다 바람직하게는 50㎛ 이하, 더욱 바람직하게는 30㎛ 이하일 수 있다.
도전성 금속 기재(2)의 두께는 특별히 한정되지 않지만, 목적에 따라서 적절히 선택할 수 있고, 예를 들어 200㎛ 이하, 바람직하게는 80㎛ 이하, 더욱 바람직하게는 40㎛ 이하이고, 하한은 30㎛ 이상이 바람직하다.
도전성 금속 기재(2)의 제조 방법은 특별히 한정되지 않는다. 예를 들어, 도전성 금속 기재(2)는 적당한 금속 재료를, 다공 구조를 형성하는 방법, 다공 구조를 찌부러뜨리는(메우는) 방법, 또는 다공 구조 부분을 제거하는 방법, 혹은 이들을 조합한 방법에 의해 처리함으로써 제조할 수 있다.
도전성 금속 기재를 제조하기 위한 금속 재료는, 다공질 금속 재료(예를 들어, 에치드박) 또는 다공 구조를 갖지 않는 금속 재료(예를 들어, 금속박), 혹은 이들 재료를 조합한 재료일 수 있다. 조합하는 방법은 특별히 한정되지 않고, 예를 들어, 용접 또는 도전성 접착재 등에 의해 접합하는 방법을 들 수 있다.
다공 구조를 형성하는 방법으로서는 특별히 한정되지 않지만, 예를 들어 에칭 처리를 들 수 있다.
다공 구조를 찌부러뜨리는(메우는) 방법으로서는 특별히 한정되지 않지만, 예를 들어 레이저 조사 등에 의해 금속을 용융시켜 구멍을 찌부러뜨리는 방법, 혹은, 금형 가공, 프레스 가공에 의해 압축하여 구멍을 찌부러뜨리는 방법을 들 수 있다. 상기 레이저로서는 특별히 한정되지 않지만, CO2 레이저, YAG 레이저, 엑시머 레이저, 및 펨토초 레이저, 피코초 레이저 및 나노초 레이저 등의 전고체 펄스 레이저를 들 수 있다. 보다 정밀하게 형상 및 공극률을 제어할 수 있기 때문에, 펨토초 레이저, 피코초 레이저 및 나노초 레이저 등의 전고체 펄스 레이저가 바람직하다.
다공 구조 부분을 제거하는 방법으로서는 특별히 한정되지 않지만, 예를 들어 다이서 가공이나, 레이저 어블레이션 가공을 들 수 있다. 레이저 어블레이션에 바람직한 레이저로서는, 펨토초 레이저, 피코초 레이저 및 나노초 레이저 등의 전고체 펄스 레이저를 들 수 있다. 이들 레이저를 사용함으로써, 보다 상세하게 형상 및 공극률을 제어할 수 있다.
하나의 방법에 있어서, 도전성 금속 기재(2)는 다공질 금속 재료를 준비하고, 이 다공질 금속 기재의 지지부(10) 및 저공극률부(14)에 대응하는 개소의 구멍을 찌부러뜨림(메움)으로써 제조할 수 있다.
지지부(10) 및 저공극률부(14)는 동시에 형성할 필요는 없고, 별개로 형성해도 된다. 예를 들어, 먼저, 다공 금속 기재의 지지부(10)에 대응하는 개소를 처리하여, 지지부(10)를 형성하고, 계속해서, 저공극률부(14)에 대응하는 개소를 처리하여, 저공극률부(14)를 형성해도 된다.
다른 방법에 있어서, 도전성 금속 기재(2)는 다공 구조를 갖지 않는 금속 기재(예를 들어, 금속박)의 고공극률부에 대응하는 개소를 처리하여, 다공 구조를 형성함으로써 제조할 수 있다.
또 다른 방법에 있어서, 저공극률부(14)를 갖지 않는 도전성 금속 기재(2)는 다공질 금속 재료의 지지부(10)에 대응하는 개소의 구멍을 찌부러뜨리고, 계속해서, 저공극률부(14)에 대응하는 개소를 제거함으로써 제조할 수 있다.
본 실시 형태의 콘덴서(1)에 있어서, 고공극률부(12) 및 저공극률부(14) 위에는, 유전체층(4)이 형성되어 있다.
상기 유전체층(4)을 형성하는 재료는, 절연성이면 특별히 한정되지 않지만, 바람직하게는 AlOx(예를 들어, Al2O3), SiOx(예를 들어, SiO2), AlTiOx, SiTiOx, HfOx, TaOx, ZrOx, HfSiOx, ZrSiOx, TiZrOx, TiZrWOx, TiOx, SrTiOx, PbTiOx, BaTiOx, BaSrTiOx, BaCaTiOx, SiAlOx 등의 금속 산화물; AlNx, SiNx, AlScNx 등의 금속 질화물; 또는 AlOxNy, SiOxNy, HfSiOxNy, SiCxOyNz 등의 금속 산질화물을 들 수 있고, AlOx, SiOx, SiOxNy, HfSiOx가 바람직하다. 또한, 상기 식은 단순히 재료의 구성을 표현하는 것이며, 조성을 한정하는 것은 아니다. 즉, O 및 N에 붙여진 x, y 및 z는 0보다 큰 임의의 값이어도 되고, 금속 원소를 포함하는 각 원소의 존재 비율은 임의이다.
유전체층의 두께는 특별히 한정되지 않지만, 예를 들어 5㎚ 이상 100㎚ 이하가 바람직하고, 10㎚ 이상 50㎚ 이하가 보다 바람직하다. 유전체층의 두께를 5㎚ 이상으로 함으로써, 절연성을 높일 수 있어, 누설 전류를 작게 하는 것이 가능해진다. 또한, 유전체층의 두께를 100㎚ 이하로 함으로써, 보다 큰 정전 용량을 얻는 것이 가능해진다.
상기 유전체층은, 바람직하게는 기상법, 예를 들어 진공 증착법, 화학 증착(CVD : Chemical Vapor Deposition)법, 스퍼터법, 원자층 퇴적(ALD : Atomic Layer Deposition)법, 펄스 레이저 퇴적법(PLD : Pulsed Laser Deposition) 등에 의해 형성된다. 다공 부재의 세공의 세부에까지 보다 균질하고 치밀한 막을 형성할 수 있기 때문에, ALD법이 보다 바람직하다.
본 실시 형태의 콘덴서(1)에 있어서, 유전체층(4)의 말단부에는, 절연부(16)가 설치되어 있다. 절연부(16)를 설치함으로써, 그 위에 설치되는 상부 전극(6)과 도전성 금속 기재(2) 사이에서의 단락(쇼트)을 방지할 수 있다.
또한, 본 실시 형태에 있어서는, 절연부(16)는 저공극률부(14) 위의 전체에 존재하지만, 이것에 한정되지 않고, 저공극률부(14)의 일부에만 존재해도 되고, 또한, 저공극률부를 초과하여, 고공극률부 위에까지 존재해도 된다.
또한, 본 실시 형태에 있어서는, 절연부(16)는 유전체층(4)과 상부 전극(6) 사이에 위치하고 있지만, 이것에 한정되지 않는다. 절연부(16)는 도전성 금속 기재(2)와 상부 전극(6) 사이에 위치하고 있으면 되고, 예를 들어 저공극률부(14)와 유전체층(4) 사이, 또는, 저공극률부(14)가 존재하지 않는 경우, 지지부(10)와 유전체층(4) 사이에 위치하고 있어도 된다.
절연부(16)를 형성하는 재료는, 절연성이면 특별히 한정되지 않지만, 후에 원자층 퇴적법을 이용하는 경우, 내열성을 갖는 수지가 바람직하다. 절연부(16)를 형성하는 절연성 재료로서는, 각종 유리 재료, 세라믹 재료, 폴리이미드 수지, 불소 수지가 바람직하다.
절연부(16)의 두께는 특별히 한정되지 않지만, 단부면 방전을 보다 확실하게 방지하는 관점에서, 1㎛ 이상인 것이 바람직하고, 예를 들어 3㎛ 이상 또는 5㎛ 이상인 것이 보다 바람직하다. 또한, 콘덴서의 저배화의 관점에서는, 100㎛ 이하인 것이 바람직하고, 예를 들어 50㎛ 이하, 바람직하게는 20㎛ 이하, 보다 바람직하게는 10㎛ 이하일 수 있다. 또한, 절연체부의 두께는 콘덴서 단부에 있어서의 두께를 의미한다.
절연부(16)의 폭은 특별히 한정되지 않지만, 예를 들어 제조 공정에 있어서의 정전 용량 형성부 또는 절연부에서의 크랙의 발생을 억제하는 관점에서, 바람직하게는 3㎛ 이상, 보다 바람직하게는 5㎛ 이상, 더욱 바람직하게는 10㎛ 이상일 수 있다. 또한, 보다 정전 용량을 크게 하는 관점에서는, 절연부(16)의 폭은, 바람직하게는 100㎛ 이하, 보다 바람직하게는 50㎛ 이하일 수 있다. 또한, 절연체부의 폭은, 콘덴서 단부로부터의 콘덴서 중앙 방향으로의 폭, 예를 들어 도 1의 단면도에 있어서의, 콘덴서 단부로부터 유전체층(4)과의 접촉 개소까지의 최대의 거리를 의미한다.
또한, 본 발명의 콘덴서에 있어서, 절연부(16)는 필수 요소는 아니고, 존재하지 않아도 된다.
본 실시 형태의 콘덴서(1)에 있어서, 상기 유전체층(4) 및 절연부(16) 위에는, 상부 전극(6)이 형성되어 있다.
상기 상부 전극(6)을 구성하는 재료는, 도전성이면 특별히 한정되지 않지만, Ni, Cu, Al, W, Ti, Ag, Au, Pt, Zn, Sn, Pb, Fe, Cr, Mo, Ru, Pd, Ta 및 그들의 합금, 예를 들어 CuNi, AuNi, AuSn, 및 TiN, TiAlN, TiON, TiAlON, TaN 등의 금속 산화물, 금속 산질화물, 도전성 고분자(예를 들어, PEDOT(폴리(3,4-에틸렌디옥시티오펜)), 폴리피롤, 폴리아닐린) 등을 들 수 있고, TiN, TiON이 바람직하다.
상부 전극의 두께는 특별히 한정되지 않지만, 예를 들어 3㎚ 이상이 바람직하고, 10㎚ 이상이 보다 바람직하다. 상부 전극의 두께를 3㎚ 이상으로 함으로써, 상부 전극 자체의 저항을 작게 할 수 있다.
상부 전극은 ALD법에 의해 형성해도 된다. ALD법을 사용함으로써, 콘덴서의 정전 용량을 보다 크게 할 수 있다. 다른 방법으로서, 유전체층을 피복하여, 다공 금속 기재의 세공을 실질적으로 메울 수 있는, 화학 증착(CVD : Chemical Vapor Deposition)법, 도금, 바이어스 스퍼터, Sol-Gel법, 도전성 고분자 충전 등의 방법에 의해, 상부 전극을 형성해도 된다. 바람직하게는, 유전체층 위에 ALD법에 의해 도전성막을 형성하고, 그 위로부터 다른 방법에 의해, 도전성 물질, 바람직하게는 보다 전기 저항이 작은 물질로 세공을 충전하여 상부 전극을 형성해도 된다. 이와 같은 구성으로 함으로써, 효율적으로 보다 높은 정전 용량 밀도 및 낮은 등가 직렬 저항(ESR : Equivalent Series Resistance)을 얻을 수 있다.
또한, 상부 전극을 형성한 후, 상부 전극이 콘덴서 전극으로서의 충분한 도전성을 갖고 있지 않은 경우에는, 스퍼터법, 증착, 도금 등의 방법에 의해, 상부 전극의 표면에 추가로 Al, Cu, Ni 등을 포함하는 인출 전극층을 형성해도 된다.
본 실시 형태에 있어서, 상부 전극(6) 위에는 제1 외부 전극(18)이 형성되어 있다.
본 실시 형태에 있어서, 도전성 금속 기재(2)의 지지부(10)측의 주표면 위에는, 제2 외부 전극(20)이 형성되어 있다.
상기 제1 및 제2 외부 전극(18, 20)을 구성하는 재료는 특별히 한정되지 않지만, 예를 들어 Au, Pb, Ag, Sn, Ni, Cu 등의 금속 및 합금, 그리고 도전성 고분자 등을 들 수 있다.
밀착성, 납땜성, 땜납 침식성, 도전성, 와이어 본딩성, 레이저 내성 등을 고려하여, 도전성 금속 기재(2)를 구성하는 재료가 알루미늄인 경우에는, 제1 및 제2 외부 전극(18, 20)을 구성하는 재료는 Cu, Ti/Al, Ni/Au, Ti/Cu, Cu/Ni/Au, Ni/Sn, Cu/Ni/Sn이 바람직하다(여기에서, 예를 들어 Ti/Al은 Ti 피막을 형성한 위에 Al 피막이 형성되어 있는 것을 나타냄). 도전성 금속 기재(2)를 구성하는 재료가 구리인 경우에는, 제1 및 제2 외부 전극(18, 20)을 구성하는 재료는 Al, Ti/Al, Ni/Cu가 바람직하다. 또한, 도전성 금속 기재(2)를 구성하는 재료가 니켈인 경우에는, 제1 및 제2 외부 전극(18, 20)을 구성하는 재료는 Al, Ti/Al, Cu, Au, Sn이 바람직하다.
외부 전극의 형성 방법은 특별히 한정되지 않고, 예를 들어 CVD법, 전해 도금, 무전해 도금, 증착, 스퍼터법, 도전성 페이스트의 베이킹 등을 사용할 수 있고, 전해 도금, 무전해 도금, 증착, 스퍼터법 등이 바람직하다.
또한, 상기 제1 외부 전극(18) 및 제2 외부 전극(20)은 콘덴서의 상면 및 하면의 전체에 설치하고 있지만, 이것에 한정되지 않고, 각 면의 일부에만 임의의 형상 및 크기로 형성할 수 있다. 또한, 상기 제1 외부 전극(18) 및 제2 외부 전극(20)은 필수 요소가 아니고, 존재하지 않아도 된다. 이 경우, 상부 전극(6)이 제1 외부 전극으로서도 기능하고, 지지부(10)가 제2 외부 전극으로서도 기능한다. 즉, 상부 전극(6)과 지지부(10)가 한 쌍의 전극으로서 기능해도 된다. 이 경우, 상부 전극(6)이 애노드로서 기능하고, 지지부(10)가 캐소드로서 기능해도 된다. 혹은, 상부 전극(6)이 캐소드로서 기능하고, 지지부(10)가 애노드로서 기능 해도 된다.
본 실시 형태에 있어서, 콘덴서의 말단부(바람직하게는 주변부)의 두께는, 중앙부의 두께와 동일하거나, 혹은 그것보다도 작고, 바람직하게는 동일하다. 말단부는, 적층하는 층의 수가 많고, 또한, 절단에 의한 버어 등의 발생에 의한 두께의 변화도 발생하기 쉬우므로, 두께의 변동이 커질 수 있다. 따라서, 말단부의 두께를 작게 함으로써, 콘덴서의 외형 사이즈(특히 두께)에의 영향을 작게 할 수 있다.
본 발명의 콘덴서는, 저배화에 유리하고, 콘덴서의 두께는 특별히 한정되지 않지만, 예를 들어 100㎛ 이하, 바람직하게는 50㎛ 이하로 할 수 있다.
본 실시 형태에 있어서, 콘덴서는 대략 직육면체 형상이지만, 본 발명은 이것에 한정되지 않는다. 본 발명의 콘덴서는 임의의 형상으로 할 수 있고, 예를 들어 평면 형상이 원 형상, 타원 형상, 또한 라운딩 처리된 사각형 등이어도 된다.
이상, 본 실시 형태의 콘덴서(1)에 대하여 설명하였지만, 본 발명의 콘덴서는 다양한 개변이 가능하다.
예를 들어, 각 층의 사이에, 층간의 밀착성을 높이는 위한 층, 또는, 각 층간의 성분의 확산을 방지하기 위한 버퍼층 등을 갖고 있어도 된다. 또한, 콘덴서의 측면 등에, 보호층을 갖고 있어도 된다.
또한, 상기 실시 형태에 있어서는, 콘덴서의 말단부는, 도전성 금속 기재(2), 유전체층(4), 절연부(16), 상부 전극(6)의 순으로 설치되어 있지만, 본 발명은 이것에 한정되지 않는다. 예를 들어, 그 설치순은, 절연부(16)가 상부 전극(6)과 도전성 금속 기재(2) 사이에 위치하는 한 특별히 한정되지 않고, 예를 들어, 도전성 금속 기재(2), 절연부(16), 유전체층(4), 상부 전극(6)의 순으로 설치 해도 된다. 콘덴서의 말단부에 있어서의 도전성 금속 기재(2)는 고공극률부(12), 저공극률부(14) 또는 지지부(10) 중 어느 것, 혹은 이들의 조합이어도 된다. 예를 들어, 콘덴서의 말단부에 있어서, 지지부(10), 저공극률부(14), 절연부(16), 유전체층(4), 상부 전극(6)의 순, 지지부(10), 저공극률부(14), 유전체층(4), 절연부(16), 상부 전극(6)의 순, 지지부(10), 절연부(16), 유전체층(4), 상부 전극(6)의 순, 지지부(10), 유전체층(4), 절연부(16), 상부 전극(6)의 순으로 설치해도 된다.
또한, 상기 실시 형태의 콘덴서(1)는 콘덴서의 연부에까지 상부 전극 및 외부 전극이 존재하지만, 본 발명은 이것에 한정되지 않는다. 하나의 형태에 있어서, 상부 전극(바람직하게는, 상부 전극 및 제1 외부 전극)은 콘덴서의 연부로부터 이격하여 설치된다. 이와 같이 설치함으로써 단부면 방전을 방지할 수 있다. 즉, 상부 전극은 다공부 모두를 덮도록 형성되어 있지 않아도 되고, 상부 전극은 고공극률부만을 덮도록 형성되어 있어도 된다.
본 발명의 콘덴서는 구성이 심플하기 때문에 제조가 용이하다. 특히, 종래와 같이 기재의 5개의 면을 노출시키고, 1개의 면을 노출시키지 않도록 하여 가공할 필요가 없다. 따라서, 기판을 빗살 형상으로 할 필요가 없고, 1개의 의사 집합 기판으로서 제조할 수 있으므로, 제조 중의 취급이 용이하고, 또한 기판의 단위 면적당의 취득 개수도 많아진다. 또한, 본 발명의 콘덴서는, 필수 요소가 한쪽의 주면에만 다공부를 갖는 도전성 금속 기재와, 다공부 위에 위치하는 유전체층과, 유전체층 위에 위치하는 상부 전극만이므로, 적층하는 층의 수를 적게 할 수 있어, 저배화, 소형화가 용이하다. 또한, 본 발명의 콘덴서는, 외부 전극을 콘덴서의 주표면에 형성할 수 있으므로, 전극 면적을 크게 할 수 있다. 또한, 외부 전극과 유전체층까지의 도통로의 길이가 짧아, 저항을 작게 할 수 있는 점에서도 유리하다.
본 발명의 콘덴서는, 회로 기판에의 내장용 부품으로서 적합하게 사용할 수 있다. 본 발명의 콘덴서는, 전극이 콘덴서의 주표면에 있어, 큰 전극 면적을 확보할 수 있으므로, 회로 기판에의 내장용 부품으로서 사용한 경우, 전기 접속을 위한 레이저 천공 가공이 용이해진다.
본 발명의 콘덴서는,
한쪽의 주면에 다공 금속층을 갖는 판 형상의 도전성 기판을 준비하고,
상기 다공 금속층을 분단하는 홈부를 형성하여, 복수의 다공부를 형성하고,
상기 다공부를 덮도록 유전체층을 형성하고,
상기 유전체층 위에 상부 전극을 형성하는 것을 포함하는 방법에 의해 제조할 수 있다.
이하에, 도면을 참조하여, 상기한 실시 형태의 콘덴서(1)의 제조 프로세스를 구체적으로 설명한다. 또한, 도 3∼도 8에 있어서, (a)는 콘덴서 소체의 집합 기판의 사시도를 모식적으로 도시하고, (b)는 집합 기판의 x-x선을 따른 단면도를 모식적으로 도시한다.
도 3에 도시된 바와 같이, 먼저, 도전성 기판(22)을 준비한다. 도전성 기판(22)을 구성하는 재료로서는, 예를 들어 알루미늄, 탄탈륨, 니켈, 구리, 티타늄, 니오븀 및 철, 그리고 스테인리스, 두랄루민 등의 합금 등을 들 수 있다. 바람직하게는, 도전성 금속 기판(22)을 구성하는 재료는 알루미늄이다. 도전성 기판(22)은 한쪽의 주면측에 다공 금속층(24)을 갖고, 다른 주면측에 지지층(26)을 갖는다. 즉, 도전성 기판(22)의 일면은 다공 금속층(24)을 포함하고, 도전성 기판(22)의 상기 일면과 반대측의 면은 지지층(26)을 포함하고 있다. 다공 금속층(24)의 공극률은 지지층(26)의 공극률보다도 크다. 또한, 다공 금속층(24)의 확면율은, 지지층(26)의 확면율보다도 크다. 즉, 다공 금속층(24)은 지지층(26)보다도 비표면적이 크다.
다음에, 도 4에 도시된 바와 같이, 다공 금속층(24)의 일부의 영역의 구멍을 찌부러뜨려, 홈부(28)를 형성하여, 다공 금속층을 분단한다. 분단된 다공 금속층은 고공극률부(12)에 대응한다. 홈부는 고공극률부(12)끼리의 사이에 형성되며, 홈부의 저면은 다공 금속층(24)을 찌부러뜨림으로써 형성된 저공극률부(14)를 포함한다. 홈부의 형성 방법은, 상기한 구멍을 찌부러뜨리는 방법으로서 기재한 것을 사용할 수 있다. 즉, 홈부의 형성 방법은, 금형 가공, 프레스 가공에 의해 압축하여 찌부러뜨리는 방법, 레이저 등으로 금속을 용융시켜 구멍을 찌부러뜨리는 방법을 사용할 수 있다. 또한, 다른 형태에 있어서, 다공 금속층(24)의 일부를 제거하여 홈부를 형성하는 경우에는, 다이서, 레이저 등으로 제거하는 방법을 사용할 수 있다.
다음에, 도 5에 도시된 바와 같이, 상기에서 얻어진 기판 위에, 기상법, 바람직하게는 ALD법에 의해, 유전체층(30)을 형성한다.
다음에, 도 6에 도시된 바와 같이, 홈부(28)에 절연부(32)를 형성한다. 절연부(32)의 형성 방법은, 홈부(28)에, 에어식 디스펜서, 제트 디스펜서, 잉크젯, 스크린 인쇄, 정전 도포 방법 등을 사용하여 절연성 재료(예를 들어 수지)를 홈부(28)에 충전 혹은 홈부(28)의 저면에 도포함으로써 행할 수 있다. 절연성 재료의 충전은, 홈부의 깊이 도중까지의 충전이 바람직하다. 이와 같이 충전량을 조정함으로써, 도포량의 변동이 발생한 경우라도, 홈부로부터 절연 재료가 흘러넘치는 것을 방지하여, 두께 변동을 방지할 수 있다.
다음에, 도 7에 도시된 바와 같이, 상기에서 얻어진 기판 위 전체에, 상부 전극(34)을 형성한다. 상부 전극(34)은 ALD법, CVD법, 도금, 바이어스 스퍼터, Sol-Gel법, 도전성 고분자 충전 등의 방법에 의해 형성할 수 있다. 또한, 이들 방법은 조합하여 사용할 수 있다. 예를 들어, 먼저 ALD법에 의해 도전성막을 형성하고, 그 위로부터 다른 방법에 의해 세공을 충전하여 상부 전극을 형성해도 된다.
다음에, 도 8에 도시된 바와 같이, 상기에서 얻어진 기판 전체에, 외부 전극(36)을 형성한다. 외부 전극의 형성 방법으로서는 특별히 한정되지 않지만, 예를 들어 스퍼터법, 증착, 전해 도금, 무전해 도금 등을 들 수 있다. 도 8에서는, 다공부의 구멍은 외부 전극(36)에 의해 충전되어 있지만, 구멍의 일부 또는 전부는 공극 상태 그대로여도 된다.
상기에서 얻어진 기판을, 도 8에 도시한 y-y선을 따라서 절단함으로써, 본 발명의 콘덴서를 얻을 수 있다. 절단 방법은 특별히 한정되지 않지만, 예를 들어 레이저에 의한 절단, 금형에 의한 펀칭 가공, 다이서, 초경날, 슬리터, 피나클날에 의한 커트 등의 단독 및 조합에 의해 절단할 수 있다. 또한, 이 절단에 의해 외부 전극(36)도 분단되어, 제1 외부 전극과 제2 외부 전극이 형성된다.
또한, 본 발명의 콘덴서는, 절연부 및 외부 전극은 임의의 요소이므로, 이들이 존재하지 않는 경우, 본 발명의 콘덴서 제조 방법은, 당연히, 절연부 및 외부 전극의 형성 공정을 포함하지 않는다.
도 3∼도 8로부터 명백해지는 바와 같이, 본 발명의 콘덴서의 제조 방법에 의하면, 제2 외부 전극의 형성 이외는 도전성 기판의 편면만을 가공함으로써 제조할 수 있다. 따라서, 도전성 기판을 빗살 형상으로 할 필요는 없고, 집합 기판 형상으로 할 수 있으므로, 제조 시의 취급이 용이하고, 또한, 기판의 단위 면적당의 콘덴서의 취득 개수가 많아진다.
이상, 본 발명의 콘덴서 및 그 제조 방법을, 상기 실시 형태의 콘덴서(1)에 대하여 설명하였지만, 본 발명은 이것에 한정되는 것은 아니고, 다양한 개변이 가능하다.
실시예
(실시예 1)
도전성 기판으로서, 두께 80㎛, 편측의 면만 60㎛의 두께의 다공 금속층이 형성된, 확면율 약 200배의 시판되고 있는 알루미늄 전해 콘덴서용 알루미늄 에치드박을 준비하였다(도 3에 대응). 즉, 본 실시예에서는, 지지층 및 다공 금속층은 알루미늄으로 형성되어 있다. 상기 알루미늄 에치드박을, 나노초 펄스 파이버 레이저 장치를 사용하여 처리하여, 다공 금속층의 일부를 제거하여, 홈부를 형성하였다(도 4에 대응 : 단, 저공극률부(14)는 레이저에 의해 제거되어 실질적으로 존재하지 않음).
다음에, 원자층 퇴적법에 의해, 20㎚의 AlOx의 성막을 행하여, 유전체층을 형성하였다(도 5에 대응). 계속해서, 홈 내에 폴리이미드 수지를, 에어식 디스펜서 장치를 사용하여, 홈부의 깊이 20㎛를 남기고 충전하여, 절연부(두께 40㎛)를 형성하였다(도 6에 대응).
계속해서, 기판 위 전체에, 원자층 퇴적법을 사용하여, 상부 전극으로서 TiN막을 형성하였다(도 7에 대응). 다음에, 도금의 전처리로서, 얻어진 기판의 하면(지지부측)을 징케이트 처리하고, 계속해서, 무전해 Ni 도금을 형성하였다. 계속해서, 무전해 도금법에 의해, 기판 전체를 Cu 도금하여, 제1 및 제2 외부 전극을 형성하였다(도 8에 대응).
얻어진 기판은, 복수의 콘덴서가 존재한 집합 기판으로 되어 있고, 이것을 홈부의 중심부(도 8의 y-y선에 대응)를, 나노초 펄스 파이버 레이저 장치를 사용하여 커트함으로써, 도 9에 도시한 바와 같은 개별의 콘덴서를 얻었다. 얻어진 콘덴서의 크기는, 높이 치수가 97㎛, 폭 및 길이 치수가 0.7㎜이었다.
(실시예 2)
홈부의 형성을 금형으로 압축함으로써 형성한 것 이외는, 실시예 1과 마찬가지로 하여, 도 1에 도시된 콘덴서를 제작하였다. 실시예 2의 콘덴서는, 홈부를, 다공 금속층을 압축함으로써 형성하고 있으므로, 홈부에 대응하는 개소에, 저공극률부가 존재한다.
(실시예 3)
절연부를 형성하고, 계속해서, 유전체층을 형성한 것 이외는, 실시예 1과 마찬가지로 하여, 도 10에 도시된 콘덴서를 제작하였다. 실시예 3의 콘덴서는, 콘덴서 말단부에 있어서, 지지부, 절연부, 유전체층, 상부 전극의 순으로 적층되어 있다.
(실시예 4)
절연부를 형성하고, 계속해서, 유전체층을 형성한 것 이외는, 실시예 2와 마찬가지로 하여, 도 11에 도시된 콘덴서를 제작하였다. 실시예 4의 콘덴서는, 콘덴서 말단부에 있어서, 지지부, 저공극률부, 절연부, 유전체층, 상부 전극의 순으로 적층되어 있다.
(실시예 5∼13)
도전성 기판으로서, 두께 30㎛, 편측의 면에 20㎛의 두께의 다공 금속층이 형성된, 확면율 약 200배의 시판되고 있는 알루미늄 전해 콘덴서용 알루미늄 에치드박을 준비하였다. 즉, 본 실시예에서는, 지지층 및 다공 금속층은 알루미늄으로 형성되어 있다. 상기 알루미늄 에치드박을, 나노초 펄스 파이버 레이저 장치를 사용하여 어블레이션 처리하여, 다공 금속층의 일부를 제거하여, 홈부를 형성하였다(단, 저공극률부는 레이저에 의해 제거되어 실질적으로 존재하지 않음). 형성한 홈부의 폭(절연부의 폭)은 개편화 후에 3㎛, 5㎛ 또는 10㎛로 되도록 조정하여, 3종의 집합 기판을 얻었다.
계속해서, 각종 집합 기판의 홈 내에 폴리이미드 수지를, 에어식 디스펜서 장치를 사용하여, 절연층을 형성하였다. 절연층의 두께를, 3㎛, 5㎛ 또는 10㎛로 되도록 도포하여, 상기의 3종의 집합 기판에 대하여, 각각 3종의 집합 기판을 얻었다(합계 9종).
다음에, 원자층 퇴적법에 의해, 20㎚의 AlOx의 성막을 행하여, 유전체층을 형성하였다. 계속해서, 기판 위 전체에, 원자층 퇴적법을 사용하여, 상부 전극으로서 TiN막을 형성하였다.
다음에, 도금의 전처리로서, 얻어진 기판의 하면(지지부측)을 징케이트 처리하고, 계속해서, 무전해 도금법에 의해, 상부 전극 위에 막 두께 5㎛의 Ni 피막, 또한 그 위에 막 두께 3㎛의 Sn 피막을 형성하여, 제1 및 제2 외부 전극을 형성하였다.
얻어진 기판은, 복수의 콘덴서가 존재한 집합 기판으로 되어 있고, 이것을, 홈부의 중심부를 나노초 펄스 파이버 레이저 장치를 사용하여 커트함으로써, 도 10에 도시한 바와 같은 구조를 갖는 실시예 5∼13의 시료(콘덴서)를 얻었다. 얻어진 콘덴서의 크기는, 높이 치수가 47㎛, 폭 및 길이 치수가 0.7㎜이었다.
(평가)
ㆍ공극률
상기에서 얻어진 실시예 5∼13의 각 시료로부터 임의로 2개를 추출하고, 도전성 금속 기재의 공극률을 다음과 같이 하여 측정하였다.
먼저, FIB(Focused Ion Beam; 집속 이온빔) 장치(세이코 인스트루먼츠사제, SMI 3050SE)를 사용하고, FIB 픽업법에 의해 도전성 금속 기재의 고공극률부의 대략 중앙부를 가공하여, 두께가 약 50㎚로 되도록 박편화함으로써, 측정 시료를 제작하였다. 또한, 박편화할 때에 생성되는 FIB 대미지층은, Ar 이온 밀링 장치(GATAN사제, PIPS model691)를 사용하여 제거하였다.
계속해서, 주사 투과 전자 현미경(니혼덴시사제 JEM-2200FS)을 사용하고, 세로 : 3㎛, 가로 : 3㎛를 촬상 영역으로 하고, 각 시료의 임의의 5개소에 대하여 촬상하였다. 그리고, 이 촬상된 화상을 해석하여, Al의 존재 영역의 면적(이하, 「존재 면적」이라 함) a1을 구하고, 이 존재 면적 a1과 측정 면적 a2(=3㎛×3㎛)로부터 수학식 1에 기초하여, 고공극률부의 영역의 개별 공극률 x를 산출하였다.
Figure pct00001
그리고, 5개소의 개별 공극률 x의 평균값을 구하고, 또한 시료 2개의 평균을 구하고, 이 평균값을 각 시료의 고공극부의 공극률로 하였다. 결과를 표 1에 나타낸다.
ㆍ양품률
실시예 5∼13의 각 시료 100개에 대하여, 콘덴서의 단자간에 DC1V의 직류 전압을 인가하고, 쇼트의 유무를 확인하고, 쇼트가 발생하지 않은 시료를 양품으로 하여, 그 양품률을 구하였다. 결과를 표 1에 나타낸다.
ㆍ절연 파괴 전압
실시예 5∼13의 각 시료 5개에 대하여, 콘덴서의 단자간에 인가되는 직류 전압을 서서히 승압시켜, 시료에 흐르는 전류가 1㎃를 초과하였을 때의 전압, 즉 절연 파괴 전압을 측정하였다. 시료 5개의 평균을 구하고, 이 평균값을 각 시료의 절연 파괴 전압으로 하였다. 결과를 표 1에 나타낸다.
Figure pct00002
상기의 결과로부터, 절연부를 도전성 금속 기재와 상부 전극 사이에 형성함으로써, 양품률을 높일 수 있고, 또한, 도전성 금속 기재와 상부 전극 사이의 절연성을 높일 수 있는 것이 확인되었다. 또한, 절연부의 폭 치수를 5㎛ 이상으로 함으로써, 양품률을 높일 수 있는 것이 확인되었다. 또한, 절연부의 두께 치수를 5㎛ 이상으로 함으로써, 도전성 금속 기재와 상부 전극 사이의 절연성을 높일 수 있는 것이 확인되었다.
본 발명의 콘덴서는, 매우 안정적이며 신뢰성이 높으므로, 다양한 전자 기기에 적합하게 사용된다. 본 발명의 콘덴서는, 기판 위에 실장되어 전자 부품으로서 사용된다. 혹은, 본 발명의 콘덴서는, 기판이나 인터포저 내에 매립되어 전자 부품으로서 사용된다.
1 : 콘덴서
2 : 도전성 금속 기재
4 : 유전체층
6 : 상부 전극
10 : 지지부
12 : 고공극률부
14 : 저공극률부
16 : 절연부
18 : 제1 외부 전극
20 : 제2 외부 전극
22 : 도전성 기판
24 : 다공 금속층
26 : 지지층
28 : 홈부
30 : 유전체층
32 : 절연부
34 : 상부 전극
36 : 외부 전극

Claims (10)

  1. 다공부를 갖는 도전성 금속 기재와,
    다공부 위에 위치하는 유전체층과,
    유전체층 위에 위치하는 상부 전극을 갖고 이루어지고,
    한쪽의 주면측에만 정전 용량 형성부를 갖는 콘덴서.
  2. 제1항에 있어서,
    한쪽의 주면에만 다공부를 갖는 도전성 금속 기재와,
    다공부 위에 위치하는 유전체층과,
    유전체층 위에 위치하는 상부 전극을 갖고 이루어지는 것을 특징으로 하는 콘덴서.
  3. 제1항 또는 제2항에 있어서,
    유전체층이 원자층 퇴적법에 의해 형성되어 있는 것을 특징으로 하는 콘덴서.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상부 전극이 원자층 퇴적법에 의해 형성되어 있는 것을 특징으로 하는 콘덴서.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    도전성 금속 기재는 다공부보다도 공극률이 낮은 저공극률부를 갖는 콘덴서.
  6. 제1항 내지 제5항 중 어느 한 한에 있어서,
    상부 전극이 콘덴서의 연부(緣部)로부터 이격되어 있는 것을 특징으로 하는 콘덴서.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    콘덴서의 말단부에 있어서, 도전성 금속 기재와 상부 전극 사이의 어느 것의 개소에, 절연부가 존재하는 것을 특징으로 하는 콘덴서.
  8. 제7항에 있어서,
    콘덴서의 말단부에 있어서, 도전성 금속 기재, 유전체층, 절연부 및 상부 전극이, 이 순서로 배치되어 있는 것을 특징으로 하는 콘덴서.
  9. 제7항에 있어서,
    콘덴서의 말단부에 있어서, 도전성 금속 기재, 절연부, 유전체층 및 상부 전극이, 이 순서로 배치되어 있는 것을 특징으로 하는 콘덴서.
  10. 다공 금속층을 갖는 도전성 기판을 준비하고,
    상기 도전성 기판의 한쪽의 주면에 있어서,
    상기 다공 금속층을 분단하는 홈부를 형성하여, 복수의 다공부를 형성하고,
    상기 다공부를 덮도록 유전체층을 형성하고,
    상기 유전체층 위에 상부 전극을 형성하는 것을 포함하는 콘덴서의 제조 방법.
KR1020177032719A 2015-05-12 2016-04-28 콘덴서 및 그 제조 방법 Ceased KR20170136614A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-097538 2015-05-12
JP2015097538 2015-05-12
PCT/JP2016/063418 WO2016181865A1 (ja) 2015-05-12 2016-04-28 コンデンサおよびその製造方法

Publications (1)

Publication Number Publication Date
KR20170136614A true KR20170136614A (ko) 2017-12-11

Family

ID=57248008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177032719A Ceased KR20170136614A (ko) 2015-05-12 2016-04-28 콘덴서 및 그 제조 방법

Country Status (7)

Country Link
US (1) US20180047517A1 (ko)
EP (1) EP3297008A4 (ko)
JP (1) JPWO2016181865A1 (ko)
KR (1) KR20170136614A (ko)
CN (1) CN107533918A (ko)
TW (1) TWI616912B (ko)
WO (1) WO2016181865A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI698892B (zh) 2017-03-24 2020-07-11 日商村田製作所股份有限公司 電容器
KR101973438B1 (ko) * 2017-07-19 2019-04-29 삼성전기주식회사 커패시터 부품
KR102460748B1 (ko) * 2017-09-21 2022-10-31 삼성전기주식회사 커패시터 부품
JP7151764B2 (ja) * 2018-06-11 2022-10-12 株式会社村田製作所 コンデンサアレイ、複合電子部品、コンデンサアレイの製造方法、及び、複合電子部品の製造方法
US11222754B2 (en) * 2018-11-19 2022-01-11 KYOCERA AVX Components Corporation Solid electrolytic capacitor for a tantalum embedded microchip
CN114365249B (zh) 2019-08-27 2024-06-25 株式会社村田制作所 电容器、连接结构和电容器的制造方法
CN115769322A (zh) * 2020-07-07 2023-03-07 松下知识产权经营株式会社 固体电解电容器元件和固体电解电容器及其制造方法
CN113436889A (zh) * 2021-04-28 2021-09-24 西安交通大学 一种固态铝电解电容器阴极导电薄膜及其制备方法和应用

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7398762B2 (en) * 2001-12-18 2008-07-15 Ford Global Technologies, Llc Vehicle control system
CA2557796C (en) * 2004-03-17 2012-10-23 Dsm Ip Assets B.V. Polymerization catalyst comprising an amidine ligand
EP1774548A1 (en) * 2004-07-23 2007-04-18 Sundew Technologies, LLP Capacitors with high energy storage density and low esr
JP4461386B2 (ja) * 2005-10-31 2010-05-12 Ｔｄｋ株式会社 薄膜デバイスおよびその製造方法
US7745281B2 (en) * 2007-03-07 2010-06-29 Kemet Electronics Corporation Thin solid electrolytic capacitor embeddable in a substrate
JP2009081429A (ja) * 2007-09-05 2009-04-16 Tosoh Corp 高誘電体薄膜コンデンサ及びその製造方法
US20090122460A1 (en) * 2007-11-12 2009-05-14 Alexander Gschwandtner Semiconductor Device and Method for Producing the Same
JP2009267232A (ja) * 2008-04-28 2009-11-12 Shin Etsu Polymer Co Ltd コンデンサ及びその製造方法
JP5294900B2 (ja) * 2009-01-23 2013-09-18 三洋電機株式会社 固体電解コンデンサ
US8912522B2 (en) * 2009-08-26 2014-12-16 University Of Maryland Nanodevice arrays for electrical energy storage, capture and management and method for their formation
JP2012043960A (ja) * 2010-08-19 2012-03-01 Panasonic Corp 電解コンデンサの製造方法および電解コンデンサ
DE102010063718A1 (de) * 2010-12-21 2012-06-21 Siemens Aktiengesellschaft Dielektrische Schicht für ein elektrisches Bauelement, elektrisches Bauelement mit dielektrischer Schicht und Verfahren zum Herstellen eines elektrischen Bauelements mit dielektrischer Schicht
WO2012144316A1 (ja) * 2011-04-20 2012-10-26 株式会社村田製作所 固体電解コンデンサの製造方法および固体電解コンデンサ

Also Published As

Publication number Publication date
US20180047517A1 (en) 2018-02-15
WO2016181865A1 (ja) 2016-11-17
CN107533918A (zh) 2018-01-02
EP3297008A1 (en) 2018-03-21
EP3297008A4 (en) 2018-11-21
JPWO2016181865A1 (ja) 2018-03-15
TW201703077A (zh) 2017-01-16
TWI616912B (zh) 2018-03-01

Similar Documents

Publication Publication Date Title
KR101887793B1 (ko) 콘덴서
KR101906693B1 (ko) 콘덴서
KR20170136614A (ko) 콘덴서 및 그 제조 방법
JP6558439B2 (ja) コンデンサおよびその製造方法
JP2018082013A (ja) コンデンサ及びコンデンサの製造方法
WO2017014020A1 (ja) コンデンサおよびその製造方法
TWI612544B (zh) 電容器及電子零件
US9865400B2 (en) Capacitor
US20180114640A1 (en) Capacitor
US11114242B2 (en) Capacitor having an oxide film on a surface of a conductive metal base material
TWI621222B (zh) Capacitor film

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20171110

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190717

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20200106

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20190717

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I