KR20170141673A - 대면적 다단 나노구조의 제조 - Google Patents

대면적 다단 나노구조의 제조 Download PDF

Info

Publication number
KR20170141673A
KR20170141673A KR1020177029825A KR20177029825A KR20170141673A KR 20170141673 A KR20170141673 A KR 20170141673A KR 1020177029825 A KR1020177029825 A KR 1020177029825A KR 20177029825 A KR20177029825 A KR 20177029825A KR 20170141673 A KR20170141673 A KR 20170141673A
Authority
KR
South Korea
Prior art keywords
mask
layer
resist
metal
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020177029825A
Other languages
English (en)
Other versions
KR102329363B1 (ko
Inventor
시들가타 브이. 스레니바산
프라빈 조셉
오바디아 아벳
미셸 그리가스
아킬라 말라바라푸
파라스 어제이
Original Assignee
보드 오브 레젼츠, 더 유니버시티 오브 텍사스 시스템
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보드 오브 레젼츠, 더 유니버시티 오브 텍사스 시스템 filed Critical 보드 오브 레젼츠, 더 유니버시티 오브 텍사스 시스템
Publication of KR20170141673A publication Critical patent/KR20170141673A/ko
Application granted granted Critical
Publication of KR102329363B1 publication Critical patent/KR102329363B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1847—Manufacturing methods
    • G02B5/1857—Manufacturing methods using exposure or etching means, e.g. holography, photolithography, exposure to electron or ion beams
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/124—Geodesic lenses or integrated gratings
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H01L21/0274—
    • H01L21/2855—
    • H01L21/30604—
    • H01L21/3081—
    • H01L21/3086—
    • H01L21/31144—
    • H01L21/76224—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0215—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned selective metal deposition simultaneously on gate electrodes and the source regions or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/44—Physical vapour deposition [PVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/692—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/695—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2041—Photolithographic processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6339—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE or pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Abstract

다양한 단면 지오메트리의 자기정렬 나노스케일 구조를 제조 및 복제하는 방법들. 이 방법들은 단일한 리소그래피 단계를 사용하여 공정의 정렬과 오버레이 필요성을 완전히 제거함으로써 0에 가까운 오버레이 오류를 가능하게 한다. 또한 이 방법들을 사용하여 마스터 템플릿, 복제 템플릿, 그리고 나노각인 기반의 패턴 복제를 위한 다양한 형상의 자기정렬 나노스케일 다단/다고도 패턴을 제조하는 기법들이 개발되었다. 뿐만 아니라, 템플릿들은 희생 폴리머 레지스트에 복수의 단을 패터닝하는 데 사용될 수 있고, 단지 한 패터닝 단계를 사용하여 다양한 기판들에 완성된 대면적 나노전자 및 나노광학 소자를 형성할 수 있는 단들의 패턴 전사를 달성한다.

Description

대면적 다단 나노구조의 제조
관련 출원과의 상호참조(Cross-reference to related application)
본원은 그 전체로서 이 명세서에 참고로 포함된 2015년 4월 20일자의 미국 가출원 일련번호 제62/149,784호, "나노각인 리소그래피를 사용한 자기정렬 다단 나노구조의 제조 방법(Methods of Making Self-Aligned Multi-Tier Nanostructures Using Nanoimprint Lithography)"에 대한 우선권을 주장한다.
미국정부의 이해관계(Government interests)
본 발명은 미국국립과학재단(National Science Foundation)에서 수상한 승인번호 제EEC 1160494호에 의한 미국정부 지원으로 이뤄졌다. 미국정부는 본 발명에 대해 어떤 권리를 가진다.
기술분야
본 발명은 일반적으로 나노각인 리소그래피(nanoimprint lithography)에 관한 것으로, 더 상세히는 공정에서의 정렬(alignment)이나 오버레이(overlay)의 필요 없이 단일한 리소그래피 단계를 사용하는 다단(multi-tier) 나노구조(nanostructure)의 제조에 관한 것이다.
나노각인 리소그래피는 서브-10nm 특성 해상도를 나타내는 고생산성, 저원가의 리소그래피 기술로 광학 리소그래피(optical lithography; 사진식각법)의 잠재적인 후계자의 하나로 널리 받아들여지고 있다. 현재로서 다단 나노구조는 중간 단계의 나노스케일(nanoscale)의 정렬과 오버레이 단계를 포함하는 복수의 리소그래피 단계들로만 이뤄질 수 있다. 발전하는 기술 노드(node)들에 수반되는 임계치수(critical dimension)의 스케일다운(scale down)에 따라 나노스케일의 정렬과 오버레이는 점점 더 어려워지고 있다. 고밀도(high density) 다단(multi-level) 나노전자(nanoelectronic) 회로를 패터닝(patterning)하는 데 사용될 나노각인 리소그래피를 위해 이 어려움이 해결되어야 할 요구가 있다.
이와 같이, 임계치수의 지속적인 축소에 부응하기 위해 중간 정렬 또는 오버레이 단계들을 사용하지 않고 복수 단(level 또는 tier)의 나노스케일 구조의 패터닝을 가능하게 하는 기술에 대한 요구가 있다.
본 발명의 일 실시예에서, 자기정렬 나노스케일 다단 템플릿(template)을 제조하는 방법은 웨이퍼(wafer) 상에 식각 저지(etch stop) 재질의 층(layer)을 스퍼터링 증착(sputtering)시키는 단계를 구비한다. 방법은 식각 저지 재질의 층 상에 템플릿 재질의 층을 적층(deposit)하는 단계를 더 구비한다. 방법은 템플릿 재질 상에 레지스트(resist)를 패터닝하는 단계를 추가적으로 구비한다. 또한 방법은 레지스트를 마스크로 사용하여 템플릿 재질의 제1 단 식각(first level etch)을 수행하는 단계를 더 구비한다. 추가적으로 방법은 템플릿 재질 상의 레지스트를 제거하고 스페이서(spacer) 재질을 적층하는 단계를 구비한다. 이에 더하여 방법은 스페이서 재질을 이방성 식각(anisotropic etching)하여 측벽 스페이서를 한정(define)하는 단계를 구비한다. 방법은 측벽 스페이서를 마스크로 사용하여 식각 저지 층에 도달하기까지 템플릿 재질의 제2 단 식각을 수행하는 단계를 더 구비한다. 방법은 템플릿 재질이 자기정렬 다단 형상부(feature)를 드러내도록 측벽 스페이서를 제거하는 단계를 추가적으로 구비한다.
본 발명의 다른 실시예에서, 자기정렬 튜브(tube) 구조를 제조하는 방법은 기판 상에 레지스트 필라(pillar)들을 패터닝하는 단계를 구비한다. 방법은 기판과 레지스트 필라 상에 스페이서 재질을 적층하는 단계를 더 구비한다. 방법은 스페이서 재질이 레지스트 필라 둘레에 고리(ring) 형으로 측벽 스페이서를 형성하도록 이방성 식각을 수행하는 단계를 추가적으로 구비한다. 또한 방법은 고리형 측벽 스페이서 내의 레지스트 코어(core)를 제거하는 단계를 구비한다. 추가적으로 방법은 고리형 측벽 스페이서를 마스크로 사용하여 식각을 수행함으로써 자기정렬 튜브 구조를 형성하는 단계를 구비한다.
본 발명의 또 다른 실시예에서, 나노각인 리소그래피를 사용하는 다단 구조의 패턴 전사(pattern transfer) 방법은 다단 나노각인 템플릿을 사용하여 다단 레지스트 패턴을 나노각인하는 단계를 구비하는데, 다단 레지스트 패턴은 기판 재질 상에 위치(reside on)하는 경질 마스크(hard mask) 상에 위치한다. 방법은 다단 레지스트 패턴의 잔류 층을 제거하는 단계를 더 구비한다. 방법은 다단 레지스트 패턴을 식각 마스크로 사용하여 경질 마스크를 식각하는 단계를 추가적으로 구비한다. 또한 방법은 다단 레지스트 패턴과 경질 마스크를 함께 식각 마스크로 사용하여 기판 재질을 식각해 들어가는 단계를 구비한다. 추가적으로 방법은 다단 레지스트 패턴의 하부 단(lower level)을 식각하여 좁은 단일층의 레지스트 패턴을 남기는 단계를 구비한다. 이에 더하여 방법은 단일층의 레지스트 패턴을 식각 마스크로 사용하여 경질 마스크를 식각하는 단계를 구비한다. 방법은 단일층의 레지스트 패턴과 경질 마스크의 잔류 부분을 함께 식각 마스크로 사용하여 기판 재질을 더 깊게 식각하는 단계를 더 구비한다. 방법은 단일층의 레지스트 패턴과 경질 마스크의 잔류 부분을 제거함으로써 기판 재질에 다단 복제(replica) 구조를 형성하는 단계를 추가적으로 구비한다.
본 발명의 또 다른 실시예에서, 비대칭 나노구조를 형성하는 방법은 기저의(underlying) 기판 상에 레지스트 패턴을 형성하는 폴리머(polymer) 레지스트 내에 격자구조(grating structure)를 형성하는 단계를 구비한다. 방법은 하부 기판 상에 레지스트 패턴을 전사(transfer)하는 단계를 더 구비한다. 방법은 레지스트 패턴을 박리(stripping)시키는 단계를 추가적으로 구비한다. 또한 방법은 제1 금속을 어떤 각도로 기화 증착(evaporating)시켜 격자구조 상에 경사진 제1 금속의 마스크를 형성하는 단계를 구비한다. 추가적으로, 방법은 제1 금속을 식각하여 제1 금속의 임계치수를 형성하거나 제1 금속이 기화 증착된 반대방향으로 제1 금속의 경사 식각을 수행하는 단계를 구비한다. 이에 더하여, 방법은 제1 금속을 마스크로 사용하여 기판이 제2 단의 격자 특성을 형성하도록 식각하는 단계를 포함한다. 방법은 제1 금속의 잔류 부분을 제거하여 다단 비대칭 나노구조를 노출시키는 단계를 더 포함한다.
본 발명의 다른 실시예에서, 좌우대칭 다단 구조를 제조하는 방법은 기판 재질 상에 2연쌍(pair)의 격자구조를 패터닝하는 단계를 구비한다. 방법은 레지스트 마스크를 사용하여 패터닝된(patterned) 2연쌍의 격자구조를 기판 재질 상에 전사시키는 단계를 더 구비한다. 방법은 레지스트 마스크를 제거하는 단계를 추가적으로 구비한다. 또한 방법은 스페이서 재질을 적층하여 2연쌍의 격자 구조의 빈 공간을 채우는 단계를 구비한다. 추가적으로 방법은 스페이서 재질을 이방성으로(anisotropically) 식각하여 2연쌍의 격자 구조의 외측 모서리(outer edge)에 측벽 스페이서를 한정(define)하는 단계를 구비한다. 이에 더하여 방법은 측벽 스페이서를 식각 마스크로 사용하여 기판 재질을 식각함으로써 제2 하부 단을 형성하는 단계를 구비한다. 방법은 스페이서 재질을 제거하여 좌우대칭 다단 구조를 드러내는 단계를 더 구비한다.
이하의 본 발명의 상세한 설명을 더 잘 이해할 수 있도록 이상에서 본 발명의 하나 이상의 실시예의 특징과 이점들을 다소 일반적으로 개괄하였다. 본 발명 청구항들의 주제를 형성할 본 발명의 추가적 특징과 이점들을 이하에 설명할 것이다.
다음 도면들을 참조하여 이하의 상세한 설명을 고려하면 본 발명이 더 잘 이해될 것인데, 도면에서:
도 1은 본 발명의 일 실시예에 따라 각인 리소그래피를 사용하여 나노스케일 형상을 패터닝하는 방법의 흐름도;
도 2a-2d는 본 발명의 일 실시예에 따라 도 1에 기재된 단계들을 사용하여 나노스케일 형상을 패터닝하는 과정을 보이는 단면도들;
도 3은 본 발명의 일 실시예에 따라 리소그래피와 측벽 스페이서를 사용하여 자기정렬 대칭 나노스케일 다단 각인 템플릿을 제조하는 방법을 보이는 흐름도;
도 4a-4f는 본 발명의 일 실시예에 따라 도 3에 기재된 단계들을 사용하여 자기정렬 대칭 나노스케일 다단 각인 템플릿을 제조하는 과정을 도시한 단면도들;
도 5는 본 발명의 일 실시예에 따른 다양한 응용에서의 예시적 나노스케일 비원형 관심 형상들을 보이는 단면도들;
도 6은 본 발명의 일 실시예에 따라 Ar/Cl2 식각 화학반응을 사용하여 한정된 질화티탄 측벽 스페이서를 도시하는 주사전자현미경(scanning electron microscope; SEM) 현미경사진;
도 7은 본 발명의 일 실시예에 따라 정렬과 오버레이 단계들이 전혀 없이 단일한 리소그래피 단계를 사용하여 형성한 서브-100nm 자기정렬 대칭 다단 구조를 보이는 SEM 현미경사진;
도 8은 본 발명의 일 실시예에 따라 자기정렬 실리콘 튜브 구조를 나노스케일로 제조하는 방법의 흐름도;
도 9a-9f는 본 발명의 일 실시예에 따라 도 8에 기재된 단계들을 사용하여 자기정렬 실리콘 튜브 구조를 나노스케일로 제조하는 과정을 보이는 단면도들;
도 10은 본 발명의 일 실시예에 따른 방법 800을 사용하여 형성된 실리콘 튜브의 주사전자현미경(SEM) 현미경사진;
도 11은 본 발명의 일 실시예에 따라 실리콘의 건식 식각에 의해 실리콘 튜브 캐패시터를 제조하는 방법을 보이는 흐름도;
도 12a-12d는 도 11은 본 발명의 일 실시예에 따라 도 11에 기재된 단계들을 사용하여 실리콘을 건식 식각에 의해 실리콘 튜브 캐패시터를 제조하는 과정을 보이는 단면도들;
도 13은 본 발명의 일 실시예에 따라 다단 구조를 기판 재질에 패턴 전사하는 방법을 보이는 흐름도;
도 14a-14h는 본 발명의 일 실시예에 따라 도 13에 기재된 단계들을 사용하여 다단 구조를 기판 재질에 패턴 전사하는 과정을 보이는 단면도들;
도 15는 본 발명의 일 실시예에 따라 다단 비대칭 나노구조를 형성하는 방법을 보이는 흐름도;
도 16a-16j는 본 발명의 일 실시예에 따라 도 15에 기재된 단계들을 사용하여 다단 비대칭 나노구조를 제조하는 과정을 보이는 단면도들;
도 17은 본 발명의 일 실시예에 따라 금속의 경사 RIE가 반대방향에서 수행되는 도 15의 단계(1504)의 대안을 보이는 단면도;
도 18은 본 발명의 일 실시예에 따라, 격자의 양 모서리에서 경사 마스크의 두께가 다르지만 현저하지는 않은 것을 보이는 SEM 현미경사진;
도 19는 본 발명에 의해 가능해진 다단 비대칭 나노필라를 보이는 사시도;
도 20은 본 발명의 일 실시예에 따라 WGP 지오메트리의 유전 알고리즘 기반 최적화 기법의 개략을 보이는 흐름도;
도 21은 본 발명의 일 실시예에 따라 비대칭 다단 와이어 그리드 편광기를 형성하는 방법을 보이는 흐름도;
도 22a-22g는 본 발명의 일 실시예에 따라 도 21에 기재된 방법을 사용하여 비대칭 다단 와이어 그리드 편광기를 형성하는 과정을 보이는 단면도들;
도 23은 본 발명의 일 실시예에 따라 자기정렬 다단 나노각인 템플릿을 사용한 각인에 의해 완성된 NMOS MOSFET 어레이를 제조하는 방법을 보이는 흐름도;
도 24a-24h는 본 발명의 일 실시예에 따라 도 23에 기재된 단계들을 사용하여 자기정렬 다단 나노각인 템플릿을 사용한 각인에 의해 완성된 NMOS MOSFET 어레이를 제조하는 과정을 보이는 단면도들;
도 25a-25b는 본 발명의 일 실시예에 따라 쇼트 채널 소자에 적합한 저농도 도핑된 소스/드레인 영역을 가지는 예시적 자기정렬 NMOS MOSFET 어레이를 형성하는 방법의 흐름도;
도 26a-26p는 본 발명의 일 실시예에 따라 도 25a-25b에 기재된 단계들을 사용하여 쇼트 채널 소자에 적합한 저농도 도핑된 소스/드레인 영역을 가지는 예시적 자기정렬 NMOS MOSFET 어레이를 형성하는 과정을 보이는 단면도들;
도 27a는 본 발명의 일 실시예에 따라 p형 도펀트 주입의 제1 리소그래피 단계를 보이는 도면;
도 27b는 본 발명의 일 실시예에 따라 n형 도펀트 주입의 제2 리소그래피 단계를 보이는 도면;
도 28은 본 발명의 일 실시예에 따라 좌우대칭 구조를 제조하는 방법을 보이는 흐름도;
도 29a-29f는 본 발명의 일 실시예에 따라 도28에 기재된 단계들을 사용하여 좌우대칭 구조를 제조하는 과정을 보이는 단면도들;
도 30은 본 발명의 일 실시예에 따라 역상의 나노각인 복제 템플릿을 제조하는 방법을 보이는 흐름도; 그리고
도 31a-31f는 본 발명의 일 실시예에 따라 도 30에 기재된 방법을 사용하여 역상의 나노각인 복제 템플릿을 제조하는 과정을 보이는 단면도들이다.
본 발명은 정렬(alignment)과 오버레이(overlay) 단계들을 생략하면서 다단(multi-tier) 나노각인(nanoimprint) 리소그래피(lithography) 템플릿(template)의 제조를 가능하게 한다. 특히 본 발명의 원리들은 어떤 정렬이나 오버레이 단계들의 필요성을 생략하면서 고해상도(서브-50nm) 다단 나노각인 템플릿(multi-tier nanoimprint template)을 제조하는 신규한 제조 공정을 개시한다.
와이어 그리드 편광기(wire grid polarizers; WGP)는 예를 들어 편광 빔 스플리터(polarizing beam splitter), 적외선(IR) 센서용 필터, 액정 표시(liquid crystal display; LCD) 프로젝터, 자동차의 헤드업 디스플레이(heads-up display), 헤드 마운티드 디스플레이(head mounted display), 그리고 편광 선글라스의 렌즈 등 여러 가지 나노광학(nanophotonic) 응용을 가능하게 하는 핵심 소자이다. 격자 피치(grating pitch), 작동주기(duty cycle), 그리고 금속 형상비(metal aspect ratio)와 두께 등의 인자가 WGP의 전사 및 소광비(消光比)(transmission and extinction ratio)에 영향을 미친다. 본 발명은 나노-격자 피치를 유지 또는 개선하면서 기존의 것보다 더 큰 금속 두께를 가지는 WGP의 제조를 가능하게 한다.
일 실시예에서, 본 발명은 나노스케일(nanoscale) 형상을 패터닝(patterning)하는 데 나노각인(nanoimprint) 리소그래피를 사용한다. 제트 앤 플래쉬 각인 리소그래피(Jet and Flash Imprint Lithography; J-FIL)로 알려진 예시적 각인 리소그래피 기법을 다음에 설명한다. J-FIL의 독특한 특징은 복제(replicate)될 템플릿 내의 패턴 밀도 변화에 맞추도록 적응형(adaptive) 재질의 증착(deposition)을 가능하게 하는 목표 레지스트 공급 접근방법(targeted resist dispense approach)을 사용한다는 것이다. 이는 낮은 점도의 레지스트 조성과 조합되어 높은 생산성(throughput)의 공정을 가능하게 한다.
나노스케일 형상을 패터닝하는 데 각인 리소그래피를 사용하는 공정을 도 1 및 도 2a 내지 도 2d를 참조하여 이하에 설명한다. 도 1은 본 발명의 일 실시예에 따라 나노스케일 형상을 패터닝하는 데 각인 리소그래피를 사용하는 방법(100)을 도시한 흐름도이다. 도 1은, 본 발명의 일 실시예에 따라 도 1에 기재된 단계들을 사용하여 나노스케일 형상을 패터닝하는 과정의 단면도들인 도 2a-2d와 관련하여 설명될 것이다.
도 1의 단계 101에서 UV 경화성 모노머 레지스트 액(201)이 웨이퍼(wafer; 202)의 표면(202) 상에 도 2a에 도시된 바와 같은 잉크젯 공급기로 도포 (dispense)된다.
단계 102에서, 도포된 레지스트의 양(amount)은 도 2b에 도시된 바와 같은 템플릿(205) 상의 형상부(features)의 공간(volume)에 따라 동시에 맞추어진다(tailored).
단계 103에서, 필드(field)로 불리는 마스크(205)의 패터닝된(patterned) 영역이 액적(liquid drop; 201)에 접촉하여 도 2c에 도시된 바와 같이 레지스트가 모세관 작용(capillary action)에 의해 마스크(205)의 식각(etch)된 영역에 채워진다.
단계 104에서, 도 2c에 도시된 바와 같이 전면 경화 단계(blanket cure step)의 UV 복사(206)에 의해 중합(polymerize)된다.
단계 105에서 도 2d에 도시된 바와 같이 레지스트(201)에 마스크 패턴의 역상(inverse tone)을 남기고 마스크(205)가 웨이퍼에서 분리된다.
6 picoliter 이하의 액적 부피(drop volume)를 갖는 액적을 수천 개 포함하는 그리드(grid)를 도포하고 개선된 액적 배치 최적화에 의해 2초 미만의 각인(imprinting) 시간이 가능해진다.
전술한 바와 같이, 본 발명은 측벽 증착 기반 패터닝과 RIE(Reactive Ion Etching; 반응성 이온 식각법)와 연계된 J-FIL을 사용하는 기법을 사용한다. 이하에 이러한 기법을 도 3 및 도 4a 내지 도 4f를 참조하여 설명한다. 도 3은 본 발명의 일 실시예에 따라 리소그래피와 측벽 스페이서(sidewall spacer)를 사용하여 자기정렬(self-aligned) 대칭 나노스케일 다단 각인 템플릿을 제조하는 방법(300)의 흐름도이다. 도 3은, 본 발명의 일 실시예에 따라 도 3에 기재된 단계들을 사용하여 자기정렬 대칭 나노스케일 다단 각인 템플릿을 제조하는 과정의 단면도들인 도 4a 내지 도 4f와 연계하여 설명될 것이다.
도 3의 단계 301에서, 식각 저지 층(layer of an etch stop; 401)(예를 들어, SiO2, 인듐 주석 산화물(indium tin oxide; ITO) 같은 투명 도전성 산화물)이 기판 재질(402) 상에 스퍼터링 증착(sputter)된다. 일 실시예에서 기판 재질(402)은, 액체 레지스트를 중합하는 데 필요한 UV 광에 대해서 투명하기 때문에 용융실리카(fused silica)이다.
단계 302에서, SiO2 또는 실리콘 등의 템플릿 재질의 층(403)이 플라즈마 강화 화학적 기상 증착(plasma enhanced chemical vapor deposition) 등을 사용하여 식각 저지 층(401) 상에 증착된다. 일 실시예에서 템플릿 재질(403)은 285°C에서 식각 저지 층(401) 상에 증착된다.
단계 303에서, 레지스트(404)가 템플릿 재질(403) 상에서 다음 기법 중의 하나로 패터닝된다: 나노각인 리소그래피, 전자빔(electron beam) 리소그래피, 사진식각법(photolithography). 단계 301 내지 단계 303을 실시한 결과적인 구조는 도 4a에 도시되어 있다.
단계 304에서, Ar/02 RIE 화학반응을 사용하여 패터닝된 레지스트(404)의 잔여층(residual layer)을 식각한 다음, 레지스트(404)를 마스크로 사용하여 템플릿 재질(403)의 제1 단 식각이 도 4b에 도시된 바와 같이 수행된다. 일 실시예에서, 템플릿 재질(403)이 SiO2인 경우 이는 CHF3/Ar/CF4 RIE 화학반응을 사용하여 식각된다.
단계 305에서, 표준 피라니아(piranha) 용액(H202 + H2S04) 세척(clean)을 사용하여 레지스트 마스크(404)를 제거한 다음, 템플릿 재질(403) 상에 도 4c에 도시된 바와 같이 SiO2 또는 질화티탄(titanium nitride; TiN) 등의 스페이서 재질(405)을 증착한다.
단계 306에서, 스페이서 재질(405)이 이방성으로(anisotropically) 식각되어 도 4d에 도시된 바와 같은 측벽 스페이서(406)를 형성(define)한다. 일 실시예에서, 스페이서 재질(405)이 TiN인 경우, Cl2/Ar RIE 화학반응이 이 단계에 사용된다.
단계 307에서, 측벽 스페이서(406)를 식각 마스크로 사용하여 도 4e에 도시된 바와 같이 템플릿 재질(403)의 제2 단 식각이 수행된다. 일 실시예에서, CHF3/02 RIE 화학반응이 이 단계에 사용된다.
단계 308에서, 피라니아 용액 세척을 사용하여 측벽 스페이서(406)가 제거됨으로써 도 4f에 도시된 바와 같이 템플릿 재질(403)의 자기정렬 대칭 다단 SiO2 형상부(self-aligned symmetric multi-tier silicon dioxide feature)(407)들이 드러난다. 이와 같은 자기정렬 다단 형상부는 다단 격자(grating), 다단 트렌치(trench), 다단 원통, 다단 구멍, 튜브(tube) 구조, 성형된(shaped) 다단 필라(pillar), 성형된 다단 구멍 및 성형된 튜브 구조를 포함할 수 있다. 일 실시예에서, 성형된 구조는 도 5에 도시된 바와 같이 타원형, 삼각형, 사변형(quadrilateral), 마름모꼴(diamond), 다각형, 성형(star shaped) 또는 지그재그 형(serpentine)을 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 다양한 응용에서 관심의 대상이 되는 예시적인 나노스케일 비원형 단면 형상들을 도시한다.
다양한 나노 소자의 응용에 있어서, 예리한 모서리를 가지는 나노구조를 고속(저비용)으로 제조하는 것이 중요하다. 이는 광학, 자기학, 그리고 생체의학(biomedical) 재질의 나노스케일 현상을 이용하는 소자들을 포함한다. 나노광학의 영역에서는, 도 5에 도시된 바와 같은 삼각형 구조나 타원형 구조 등의 예시적으로 성형된 구조가 바람직하다. 자기학 분야에서는, 도 5에 도시된 바와 같은 예시적 단면 형상의 구조를 사용하여 멀티 비트 자기 랜덤 액세스 메모리(multi-bit magnetic random access memory)가 구현될 수 있다. 생체의학 영역에서는, 표적 진단(targeted diagnostics) 및 약물투여(drug delivery)에 형상 제어(shape controlled) 나노입자(nanoparticle)를 제조할 수 있는 능력이 관심 분야이다. 도 5에 도시된 바와 같은 지그재그 구조는 나노전자(nanoelectronics) 및 재료 연구에 매우 중요하다.
도 6은 본 발명의 일 실시예에 따라 Ar/Cl2 식각 화학반응을 사용하여 특정된 질화티탄 측벽 스페이서(406)를 보여주는 주사전자현미경(scanning electron microscope; SEM) 현미경사진이다.
도 7은 본 발명의 일 실시예에 따라 정렬 및 오버레이 단계들을 완전히 생략하고 단일한 리소그래피 단계를 사용하여 형성한 서브-100nm 자기정렬 대칭 다단 구조를 보이는 SEM 현미경사진이다.
패터닝 기법의 응용들을 도 8, 도 9a 내지 도 9f, 도 10, 도 11 및 도 12a 내지 도 12h를 참조하여 이하에 설명한다.
도 8에서, 도 8은 본 발명의 일 실시예에 따라 자기정렬 실리콘 튜브 구조를 나노스케일로 제조하는 방법(800)의 흐름도이다. 도 8은, 본 발명의 일 실시예에 따라 도 8에 기재된 단계들을 사용하여 자기정렬 실리콘 튜브 구조를 나노스케일로 제조하는 과정을 단면도들로 도시한 도 9a 내지 도 9f와 연계하여 설명될 것이다.
도 8의 단계 801에서, 레지스트(901)가 도 9a에 도시된 바와 같이 실리콘 기판(902) 상에 도포(dispense)된다.
단계 802에서, 레지스트 필라(resist pillar; 904)들이 리소그래피를 사용하여 패터닝된다. 일 실시예에서 사용된 패터닝 공정은 나노각인 리소그래피로 나노각인 템플릿(903)은 도 9a에 도시되어 있다. 패터닝된 레지스트 필라(904)와 잔여 레지스트 층(905)은 도 9b에 도시되어 있다. 일 실시예에서, 레지스트 필라(904)의 단면은 비원형이다(예를 들어 타원형, 삼각형, 사변형, 마름모꼴, 다각형, 성형 및 지그재그 형 등).
단계 803에서, 잔여 층(905)이 Ar/02 RIE 화학반응을 사용하여 제거된 다음, 도 9c에 도시된 바와 같이 (예를 들어 SiO2 등의) 스페이서 재질(906)이 저온 원자층 증착(atomic layer deposition; ALD)된다. 일 실시예에서, 여기 사용된 폴리머 레지스트 재질(901)은 150°C의 유리전이온도(glass transition temperature(Tg)) 하에서 안정하다. 이 재질은 스페이서 재질(906)의 저온 원자층 증착에 이상적이다. 일 실시예에서, 스페이서 재질(906)은 레지스트 필라(904) 둘레의 SiO2가 될 수 있다. 이 공정에서 실리콘을 포함하는 전구체 가스(precursor gas)는 일반적으로 TDMAS로 불리는 트리스(디메틸아미노)실란(Tris(dimethylamino)silane)이다. 110°C로 유지되는 ALD 챔버(chamber)에 TDMAS를 증기와 교번(alternating)시킴으로써 도 9C에 도시된 바와 같이 레지스트 코어(resist core) 둘레에 균일하고 컨포멀(conformal)한 SiO2의 층이 형성된다.
단계 804에서, 스페이서 재질(906)의 이방성 식각(anisotropic etch)이 수행되어 도 9d에 도시된 바와 같은 고리(ring)형의 측벽 스페이서(907)가 한정된다. 일 실시예에서, 이 공정 단계는 CHF3/Ar/CF4 식각 화학반응을 사용하여 실행된다.
단계 805에서, 레지스트 코어(908)가 도 9e에 도시된 바와 같이 제거된다. 일 실시예에서, 노출된 레지스트 코어(908)는 표준 습식 피라니아 용액 베쓰(bath) 내에서 도 9e에 도시된 바와 같이 식각된다.
단계 806에서, 고리형 측벽 스페이서(907)를 마스크로 사용하여 반응성 이온 식각법(reactive ion etching; RIE) 식각이 수행됨으로써 도 9f에 도시된 바와 같은 실리콘 나노튜브를 형성한다. 일 실시예에서, 결과적인 실리콘 나노튜브의 단면은 비원형인 레지스트 필라(904)의 단면 형상에 대응하는 비원형 형상이다. 일 실시예에서, 고리형 SiO2 경질 마스크(hard mask)(907)를 사용하는 실리콘(902)의 식각은 HBr/Cl2 식각 화학반응을 사용하여 실행된다. 상기 식각 후, 잔여 SiO2 마스크(907)는 완충 산화물 부식액(buffered oxide etchant)을 사용한 습식 식각으로 제거될 수 있다. 이 단계는 원하는 나노스케일의 실리콘 튜브를 노출시킬 것이다. 본 발명의 일 실시예에 따라 방법 800의 사용을 나타내는 실리콘 튜브의 SEM 현미경사진이 도 10에 도시되어 있다.
휴대용 단말기(hand-held device), 태블릿 컴퓨터, 그리고 전기차 등의 응용분야에서는 에너지 저장 시스템이 상당한 중요성을 가진다. 배터리와 캐패시터가 이러한 응용분야에 주 에너지 원으로 항상 고려되는 두 갈래이다. 배터리는 높은 에너지 저장 밀도를 가지지만 매우 느린 충전/방전 속도를 가진다. 반면, 캐패시터는 배터리보다 더 많은 전력을 제공할 수 있지만 에너지 저장 밀도는 더 낮다. 울트라 캐패시터로 불리는 저장 장치의 중간 갈래는 캐패시터의 높은 전력 및 긴 라이프 사이클 시간들과 배터리의 에너지 저장 밀도를 조합한다.
평행판 캐패시터(parallel plate capacitor)의 캐패시턴스(capacitance)는 유전체(dielectric)로 분리된 두 판 간의 중첩된 표면적에 직접 비례한다.
금속 촉매 화학적 식각법(metal assisted chemical etching; MACE)을 사용하여 단위 투영 면적(unit projected area)에 대한 개별적인 나노와이어의 표면적을 증가시키면, 중첩부의 표면적이 증가하여 캐패시턴스를 증가시킴이 밝혀졌다. 튜브는 원통형 내부 표면의 추가에 따라 나노와이어보다 더 큰 표면적을 가진다. 그러므로 독립적인 튜브 캐패시터의 캐패시턴스는 동일한 높이의 독립적인 나노와이어 캐패시터보다 더 크다. 이러한 튜브 캐패시터를 제조하는 방법을 도 11 및 도 12a 내지 도 12d를 참조하여 이하에 설명한다.
도 11은 본 발명의 일 실시예에 따라 실리콘의 건식 식각(dry etching)으로 실리콘 튜브 캐패시터를 제조하는 방법(1100)의 흐름도이다. 도 11은, 본 발명의 일 실시예에 따라 도 11에 기재된 단계들을 사용하여 실리콘의 건식 식각으로 실리콘 튜브 캐패시터를 제조하는 과정의 단면도들인 도 12a 내지 도 12d와 연계하여 설명될 것이다.
도 11의 단계 1101에서, (예를 들어 실리콘 등의) 기판(1202) 상의 나노튜브 또는 “튜브”는 방법 800의 공정을 사용하여 도 12a에 도시된 바와 같이 제조된다.
단계 1102에서, 유전 재질 층(dielectric material layer)(1203)(예를 들어, 이산화하프늄, 산화알루미늄, SiO2, 이산화지르코늄, 규산하프늄(hafnium silicate), 규산지르코늄(zirconium silicate), 실리콘 옥시나이트라이드(silicon oxynitride) 등)이 도 12b에 도시된 바와 같이 튜브(1201)와 기판(1202) 상에 증착(예를 들어 원자층 증착(atomic layer deposition; ALD), 화학적 기상 증착(chemical vapor deposition; CVD) 또는 스퍼터링 증착 등을 통해 증착)된다.
단계 1103에서, 금속 층(1204)(예를 들어, 질화티탄(titanium nitride), 질화탄탈륨(tantalum nitride) 또는 니켈 등)이 도 12c에 도시된 바와 같이 유전 재질 층(1203) 상에 증착(예를 들어, 원자층 증착(ALD), 화학적 기상 증착(CVD) 또는 스퍼터링 증착 등을 통해 증착)된다.
단계 1104에서, 성능 특성화(performance characterization)를 가능하게 하기 위해 컨택(contact; 1205)(예를 들어, 알루미늄)이 도 12d에 도시된 바와 같이 기판의 배면 측에 스퍼터링 증착된다.
방법 1100을 이하에 좀 더 상세히 설명한다. 방법 1100에서, 실리콘에 식각되어 사전 제조된(prefabricated) 실리콘 나노튜브(1201)가 유전 재질(dielectric material; 1203)의 적층을 위해 ALD 챔버(chamber)로 투입된다. 유전 재질(1203)은 예를 들어 하이-k 유전체(high-k dielectric)인 이산화하프늄이 될 수 있다. 다른 실시예에서 유전 재질(1203)은 ALD, CVD 또는 스퍼터링으로 증착된 산화알루미늄, SiO2, 이산화지르코늄, 규산하프늄, 규산지르코늄, 또는 실리콘 옥시나이트라이드이다. 이 공정이 완료되면 금속-절연층-반도체(metal-insulator-semiconductor; MIS) 스택(stack)을 완성할 도전 재질(conductive material; 1204)이 증착되는데, 바람직하게는 실리콘 나노튜브(1201)의 내벽을 따라 컨포멀한 MIS 스택이 가능하도록 ALD를 사용한다. 일 실시예에서, 도전 재질(1204)은 질화티탄, 질화탄탈륨, 또는 니켈이다. 그 후, 특성화를 위해 웨이퍼(1202)의 하부에 배면 컨택 금속(1205)이 스퍼터링 증착될 수 있다. 일 실시예에서 배면 컨택 금속(1205)은 알루미늄일 수 있다.
금속 촉매 화학적 식각법(MACE)과 도전 재질 및 유전 재질을 사용하여 고 형상비(high aspect ratio) 실리콘 튜브 캐패시터 등의 실리콘 튜브 캐패시터를 제조하는 대체적인 방법을 이하에 설명한다. MACE는 귀금속(noble metal)과 실리콘 표면 간의 접촉부(interface)가 불산(플루오르화수소산; HF), 탈염수(deionized ("DI") water), 그리고 산화제(oxidant)(주로, H202)의 용액 내에서 우선적으로(preferentially) 식각되는 습식 식각 공정이다. 이는 형상부(feature)의 지오메트리가 패터닝된 귀금속의 형상뿐만 아니라 식각 중의 금속의 안정성(stability)에 의해서도 결정되는 이방성 식각으로 결과된다. Si 기판 표면 상의 실리콘(Si) 튜브의 외측에 귀금속을 증착함으로써 기저(base)의 Si 튜브 상에 금속 메쉬(metal mesh)를 형성하고, MACE의 수행으로 고 형상비의 Si 튜브 구조가 형성될 수 있다. 우선적 식각 메커니즘은 다음과 같다: (i) 귀금속이 산화제가 형성한 홀(hole)의 감소에 촉매 작용을 한다, (ii) 홀은 금속을 통해 금속과 접촉하는 실리콘 내로 주입된다, (iii) 실리콘이 산화된다, (iv) HF가 산화된 실리콘을 용해시킨다, 그리고 (v) 마지막으로 용해성 산출물들이 제거되고 공정이 반복되는 공간으로 금속이 이동된다. 이 고형상비 Si 나노튜브(1201)는 ALD 챔버에 투입되어 유전 재질(1203)이 증착된다. 방법 1100에 관련하여 전술한 바와 같이, 유전 재질(1203)은, 예를 들어, 하이-k 유전체인 이산화하프늄이 될 수 있다. 다른 실시예에서, 유전 재질(1203)은 ALD, CVD 또는 스퍼터링으로 증착된 산화알루미늄, SiO2, 이산화지르코늄, 규산하프늄, 규산지르코늄 또는 실리콘 옥시나이트라이드이다. 이 공정이 완료되면 도전 재질(1204)이 증착되어 MIS 스택을 완성하는데, 바람직하게는 원자층 증착을 사용하여 실리콘 나노튜브(1201)의 내벽을 따라 컨포멀한 MIS 스택이 가능하도록 한다. 일 실시예에서 도전 재질(1204)은 질화티탄, 질화탄탈륨, 또는 니켈이다. 특성화를 위해 배면 컨택 금속(1205)이 웨이퍼(1202)의 하부에 스퍼터링 증착될 수 있다. 일 실시예에서 배면 컨택 금속(1205)은 알루미늄일 수 있다.
다른 실시예에서, 산화알루미늄이 유전 재질(1203)로 사용될 수 있다. 이 공정이 완료되면 도전 재질(1204)이 증착되어 MIS 스택을 완성하는데, 바람직하게는 원자층 증착을 사용하여 실리콘 나노튜브(1201)의 내벽을 따라 컨포멀한 MIS 스택이 가능하도록 한다. 질화티탄이 도전 재질(1204)로 사용될 수 있다. 특성화를 위해 배면 컨택 금속(1205)이 웨이퍼(1202)의 하부에 스퍼터링 증착될 수 있다.
도 13은 본 발명의 일 실시예에 따라 다단(multi-tier) 구조를 기판 재질로 패턴 전사(pattern transfer)하는 방법(1300)의 흐름도이다. 도 13은, 본 발명의 일 실시예에 따라 도 13에 기재된 단계들을 사용하여 다단 구조를 기판 재질로 패턴 전사하는 공정의 단면도들인 도 14a 내지 도 14h와 연계하여 설명될 것이다.
도 13의 단계 1301에서, 다단 레지스트 패턴(1401)이 방법 300에서 전술한 바와 같은 다단 나노각인 템플릿을 사용하여 도 14a에 도시된 바와 같이 나노각인된다. 일 실시예에서, 다단 레지스트 패턴은 복제(replica) 템플릿 재질(1403) 상에 위치하는 경질 마스크(1402) 상에 위치한다.
단계 1302에서, 레지스트 잔여 층(1404)이 Ar/02 RIE 화학반응을 사용하여 도 14b에 도시된 바와 같이 제거된다.
단계 1303에서, 다단 레지스트 패턴(1401)이 하부의 경질 마스크(1402)(예를 들어, 크롬, 알루미늄 등)를 식각할 식각 마스크로 사용된다. 일 실시예에서 Cl2/02의 RIE 식각 화학반응이 단계 1303에 사용된다.
단계 1304에서, 레지스트(1401)와 경질 마스크(1402)가 함께, 복제 템플릿 재질(1403)을 식각해 들어가는 식각 마스크로서 기능하는데, 이는 일 실시예에서 도 14d에 도시된 바와 같은 용융 실리카이다. 일 실시예에 있어서, 이 단계의 식각 화학반응은 CF4/Ar/CHF3에 기반한 것이다.
단계 1305에서, Ar/02 RIE 화학반응이 하부의 레지스트 단을 식각하여 도 14e에 도시된 바와 같은 더 좁고 단일한 단(single tier)의 레지스트 패턴(1401)을 남기는 데 사용된다.
단계 1306에서, 레지스트(1401)를 식각 마스크로 사용하여 Cl2/02 RIE 화학반응으로 도 14f에 도시된 바와 같이 노출된 경질 마스크(1402)를 식각한다.
단계 1307에서, 잔여 레지스트(1401) 및 경질 마스크(1402) 조합을 식각 마스크로 사용하여 도 14g에 도시된 바와 같이 노출된 복제 템플릿 재질(1403)을 다시 식각한다. 그러면 템플릿 재질(1403) 상에 도 14g에 도시된 바와 같은 다단 패턴이 생성된다.
단계 1308에서, 잔여 레지스트 마스크(1401) 및 경질 마스크(1402) 재질을 복제 템플릿 재질(1403)과 양립가능한 적절한 습식 식각을 사용하여 제거함으로써 도 14h에 도시된 바와 같은 다단 나노각인 템플릿을 형성한다. 다른 실시예에서 템플릿 재질(1403)은 세 가지 재질의 스택(stack)일 수 있는데: 일 실시예에서 이는 용융 실리카(층)와, ITO 또는 질화규소 등과 같은 스퍼터링 증착된 식각 저지 층(etch stop)과, 그리고 식각 저지 층 상에 플라즈마 강화 화학적 기상 증착(plasma enhanced chemical vapor deposition; PECVD)을 사용하여 증착된 SiO2(층)로 구성된다.
다단 비대칭 나노구조의 제조에 대해, 본 발명은 용융 실리카에 다단 비대칭 나노구조를 제조하는 방법을 설명하는데, 이는 도 15 및 도 16a 내지 도 16j를 참조하여 이하에 설명할 바와 같이 폴리머 레지스트 상에 J-FIL 기법을 사용하여 상기 구조를 복제(replicate)할 각인 템플릿(imprint template)으로 이용될 수 있다. 도 15는 본 발명의 일 실시예를 따라 다단 비대칭 나노구조를 형성하는 방법(1500)의 흐름도이다. 도 15는, 본 발명의 일 실시예를 따라 도 15에 기재된 단계들을 사용하여 다단 비대칭 나노구조를 형성하는 과정을 보이는 단면도들인 도 16a 내지 도 16j와 연계하여 설명될 것이다.
도 15의 단계 1501에서, 도 16a에 도시된 바와 같이 격자 구조(grating structure)(1601)가 기판(1603)(예를 들어, 용융 실리카) 상에 리소그래피에 의해 레지스트 패턴(1602)을 형성한 레지스트에 생성된다.
단계 1502에서, CF4/Ar/CHF3의 RIE 화학반응에 의해 도 16b와 같이 레지스터 패턴(1602)이 하부의 용융 실리카 기판(1603)으로 전사된다.
단계 1503에서, 레지스트 패턴(1602)이 박리(strip)된다.
단계 1504에서, 제1 금속(1604)이 어떤 각도로 기화 증착(evaporate)되어 도 16c에 도시된 바와 같이 격자 형상부(grating feature)(제1 단) 상에 경사진 금속 식각 마스크를 형성한다. 일 실시예에서 금속(1604)은 크롬일 수 있다.
단계 1505에서, 금속(1604)의 수직 RIE가 다음으로 실행되어 도 16d에 도시된 바와 같이 마스크(1604)에 요구되는 임계치수(critical dimension; CD)를 한정(define)한다.
한 대체적인 실시예에서는, 금속(1604)의 수직 RIE를 수행하는 대신 도 17에 도시된 바와 같이 반대방향으로부터 경사 RIE가 수행될 수 있다.
도 17과 관련하여, 도 17은 본 발명의 일 실시예에 따라 반대방향으로부터 금속(1604)의 경사 RIE가 수행되는, 도 15의 단계 1504에 대한 대체안을 도시한다.
도 17에 도시된 바와 같이, 단계 1504에서 금속(1604)은 경사각(glancing angle) 또는 투영각(shadowing angle)으로 격자 형상부(제1 단) 상에 기화 증착된다. 한 예에서 금속(1604)은 크롬일 수 있다. 전술한 도 15의 단계 1505에 대체하여, 금속 마스크(1604)의 경사 RIE 식각이 수행된다. RIE 식각의 방향은 단계 1504에서 금속 적층된 방향과 반대이다. 이 경사 식각 기법은 경사 식각 진행 정면(angled etch progression front)을 형성하고, 이는 상부로부터의 수직 RIE와 반대로 경사 금속 마스크의 목표 CD를 더 용이하게 형성하도록 해준다. 본 발명의 일 실시예에 따른 도 18의 SEM 현미경사진에서 격자의 두 모서리에서 경사 마스크의 두께 차이가 현저하지 않으므로 이것은 중요하다. 경사 식각 공정은 경사 식각 진행 정면의 형성으로 격자의 두 모서리 간의 이 두께 차이를 과장(exaggerate)시킴으로써 금속 마스크 CD 형성(definition)을 더 잘 제어할 수 있게 해준다. 크롬이 금속 마스크(1604)로 사용된 실시예에서 경사 식각 단계에 사용된 RIE 화학반응은 Cl2/02이다. 식각된 금속을 마스크로 사용하여 용융 실리카의 RIE를 수행함으로써 후술할 도 15의 단계 1506에 도시된 바와 같은 단 2(level 2)를 형성한다.
다시 도 5로 돌아가, 단계 1506에서 식각된 금속(1604)을 마스크로 사용하여 (예를 들어 용융 실리카 등의) 기판(1603)의 RIE를 수행하여 도 16e에 도시된 바와 같은 격자 구조(1605)의 제2 단(level 2)을 형성한다.
단계 1507에서 잔류(remaining) 금속 마스크(1604)가 습식 식각 또는 RIE의 어느 하나를 사용하여 도 16f에 도시된 바와 같이 제거될 수 있다.
단계 1508에서, 제2 금속(1606)(예를 들어, 알루미늄, 크롬)이 제1 경사 금속 증착과 비교할 때 반대방향인 어떤 각도로 증착되어, 도 16g에 도시된 바와 같이 다음 단을 한정(define)할 식각 마스크로 기능할 수 있다. 일 실시예에서 제2 금속(1606)은 전자빔 기화 또는 스퍼터링으로 증착된다.
단계 1509에서, 제2 금속(1606)의 RIE가 수행되어 도 16h에 도시된 바와 같이 마스크의 임계치수를 한정한다. 일 실시예에서 제2 금속(1606)은 제1 금속(1604)과 다른 종류의 금속이다. 다른 실시예에서 제2 금속(1606)은 제1 금속(1604)과 같은 종류의 금속이다.
단계 1510에서, 식각된 금속(1606)이 마스크로 기능하여 격자의 RIE가 도시된 바와 같이 수행되어 도 16i에 도시된 바와 같이 제3 단의 격자 형상부(grating feature; 1607)를 한정한다. 일 실시예에서, 식각 시간이 단 3(level 3)을 단 2의 깊이와 다를 수 있는 원하는 깊이로 형성하도록 제어된다. 일 실시예에서, 수직 RIE를 실시하는 대신 경사 RIE 식각이 수행되어 금속 마스크(1606)의 임계치수를 한정할 수 있다.
단계 1511에서, 잔류 금속 마스크(1606)가 습식 식각 또는 RIE로 제거되어 도 16j에 도시된 바와 같은 다단 비대칭 나노구조(1608)를 노출시킨다. 일 실시예에서, 방법 1500은 격자 패턴 대신 필라 구조 상에 실행되어 흥미로운 나노광학 응용분야를 가질 수 있는 도 19에 도시된 구조를 형성할 수 있다. 도 19는 본 발명에 의해 가능해진 다단 비대칭 나노필라(nanopillar)를 도시한다.
편광기(polarizer)는 빛의 편광을 조작할 수 있는 광학 필터이다. 여기 설명된 비대칭 다단 나노구조의 잠재적 응용분야는 와이어 그리드 편광기(wire grid polarizer: WGP)이다. WGP는 편광 빔 스플리터(polarizing beam splitter), 적외선(IR) 센서용 필터, 액정(liquid crystal display; LCD) 프로젝터, 차량의 헤드업 디스플레이(heads-up display), 헤드 마운티드 디스플레이(head mounted display), 그리고 편광 선글래스용 렌즈 등의 나노광학 응용을 가능하게 하는 핵심 소자이다. 격자 피치(grating pitch), 작동주기(duty cycle), 그리고 금속 종횡비(metal aspect ratio)/두께 등의 기하학적 인자들이 WGP의 전사 및 콘트라스트 비(transmission and contrast ratio; ER)에 영향을 미치는 것이 밝혀졌다. 와이어 그리드 편광기의 성능은 두 인자들 - 콘트라스트 비(“소광비(extinction ratio; 消光比)로도 지칭)와 퍼센트 전송율(percentage transmission) - 로 정량화될 수 있다. 콘트라스트 비는 s-편광 대 p-편광으로 전사된 광출력(optical power)의 비율로 정의된다. 이는 이 편광기를 사용하여 달성할 수 있는 최대 콘트라스트의 지표이다. 퍼센트 전송율은 동일한 부분의 s 및 p 편광을 갖는 광이 편광기에 입사될 때 전사되는 광출력의 퍼센트로 정의된다. 이상적으로는 고 콘트라스트 비를 가지는 완전한 전사가 바람직하다. 불행히도 와이어 그리드 편광기는 p-편광은 전사시키면서 s-편광은 차단한다. 이것이 최대 전송율을 50%로 제한한다. 또한 표준 WGP에 대한 콘트라스트 비와 퍼센트 전송율은 완전히 분리된 양이 아니다. 콘트라스트 비를 개선하면 퍼센트 전송율이 저하되고 역도 마찬가지다. 이에 따라 고 콘트라스트와 함께 고 전송율을 달성하고자 하는 요구가 있다.
일 실시예에서, 유한 차분 시간영역법(finite difference time-domain; FDTD) 등의 연산 기법이 다단 단면 지오메트리를 가지는 WGP의 성능을 평가하는 것에 사용된다. 성능이 예외적이 아니라면 지오메트리는 최적화 계획(optimization scheme)에 기반한 유전 알고리즘(genetic algorithm)을 사용하여 최적화되고, 최적화된 지오메트리는 FDTD를 사용하여 평가된다.
일 실시예에서, WGP에 대한 주어진 지오메트리의 성능의 평가에 사용되는 단계들의 시퀀스(sequence)는 다음과 같다:
1. 지오메트리의 모델링: 모델의 크기와 재질들의 명시를 포함한다.
2. FDTD 시뮬레이션 영역의 설정: 시뮬레이션 시간, 공간적 크기(spatial extent), 메쉬 설정(mesh setting), 그리고 경계 조건(boundary condition)들의 명시를 포함한다.
3. 지표 변화가 큰 영역의 메쉬 세분화(refine).
4. 전자기 소스(electromagnetic source)의 정의(이 경우 WGP에 직교하게 전파되는 평면파): 진폭, 위상, 편광, 공간적 크기, 그리고 주파수 영역 특성의 명시를 포함한다.
5. 시뮬레이션 데이터를 기록할 감시 장치(monitor)의 한정: 데이터가 기록될 파장의 명시를 포함한다.
일 실시예에 있어서, 이들 단계들은 소프트웨어의 스크립팅(scripting) 능력에 의해 자동화될 수 있다. 콘트라스트 비와 퍼센트 전송율 역시 스크립트를 사용하여 감시 데이터로부터 추출될 수 있다. 이 연산 기법이 소정의 지오메트리를 평가하는 데 사용될 수 있는 한편, 각 설계에 최선의 성능을 제공하는 특정한 치수에 도달하는 데 역설계/역 최적화가 사용될 수 있다.
일 실시예에서, 유전 알고리즘(genetic algorithm; GA) 최적화 기법이 도 20에 도시된 바와 같이 최적화의 수행에 사용된다. 도 20은 본 발명의 일 실시예에 따라 WGP 지오메트리를 최적화하기 위한 최적화 기법에 기반한 유전 알고리즘의 개략을 도시한다.
도 20에서, 이와 같은 수행(exercise)의 산출물(output)은 최적 WGP 단면 프로파일(profile)의 기하학적 치수: 유리 격자의 높이, 유리 격자의 폭, 비대칭 단의 높이, 금속 격자의 높이, 금속 격자의 폭이다.
이와 같은 비대칭 다단 와이어 그리드 편광기의 제조 공정을 도 21 및 도 22a 내지 도 22g를 참조하여 이하에 설명한다. 도 21은 본 발명의 일 실시예에 따라 비대칭 다단 와이어 그리드 편광기를 형성하는 방법(2100)의 흐름도이다. 도 21은, 본 발명의 일 실시예에 따라 도 21에 기재된 단계들을 사용하여 비대칭 다단 와이어 그리드 편광기를 형성하는 과정을 도시한 단면도들인 도 22a 내지 도 22g와 연계하여 설명될 것이다.
도 21을 참조하면, 단계 2101에서, 도 22a에 도시된 바와 같이 리소그래피를 사용하여 격자 패턴이 레지스트(2201) 상에 한정(define)된다. 도 22a에 더 도시된 바와 같이, 레지스트(2201)는 기판(2202)(예를 들어, 용융 실리카) 상에 직접 형성된다. 일 실시예에서, 리소그래피 공정은 나노각인, 전자빔 리소그래피, 또는 사진식각법이다. 나노각인 리소그래피가 사용될 때, 잔여 레지스트 층(residual resist layer)은 Ar/02 RIE 화학반응을 사용하여 제거된다.
단계 2102에서, 잔류(remaining) 레지스트(2201)는 도 22b에 도시된 바와 같이 반응성 이온 식각(RIE) 공정의 수행으로 기판(2202)을 식각해 들어가는 데에 마스크로서 사용된다.
단계 2103에서, 레지스트 마스크(2201)와 유기 불순물들은 피라니아 세척(H202 + H2S04)의 수행으로 제거된다.
단계 2104에서 도 22c에 도시된 바와 같이 금속 마스크(2203)(예를 들어, 크롬)의 경사각을 가진 증착이 수행된다.
마스크(2203)가 경사각을 가지며 증착되고 나면, 단계 2105에서 수직 RIE 식각이 실행되어 도 22d에 도시된 바와 같이 식각 마스크의 임계치수를 한정한다. 일 실시예에서는, 수직 RIE 대신 금속 증착과 반대방향으로부터의 경사 RIE 식각 역시 수행되어 마스크의 임계치수를 한정할 수 있다. 일 실시예서는 이 공정에서 Cl2/02 RIE 화학반응이 사용된다.
단계 2106에서, 금속 마스크(2203)의 CD가 한정되고 나면, 용융 실리카(2202)가 식각되어 도 22e에 도시된 바와 같이 제2 단 격자 구조를 한정한다.
단계 2107에서, 도 22f와 같이 잔류 금속 마스크(2603)가 습식 공정 등으로 제거된다.
단계 2108에서, 도 22g에 도시된 바와 같이 와이어 그리드 편광기를 형성하는 금속(2204)이 용융 실리카(2202)의 두 단계(step) 상에 증착된다. 일 실시예에서, WGP 금속으로서 알루미늄이 사용된다. 일 실시예에서, 알루미늄은 도 22g에 도시된 바와 같이 반대방향으로부터의 경사각 증착(glancing angle deposition; GLAD)에 의해 증착된다. 일 실시예에서, 금속(2204)은 전자빔 기화 또는 스퍼터링으로 증착된다.
MOSFET 나노전자 소자의 제조에 대해서는, 본 발명의 원리를 사용하여 MOSFET 나노전자 소자를 제조하는 세 가지 다른 방법을 이하에 설명한다. 첫 번째 방법은 단일한 다단 각인 패터닝 단계를 사용하여 단순한 자기정렬 MOS MOSFET 어레이(array)의 형성하는 것이다. 채널 길이(channel length)의 스케일다운(scale down)에 따라 쇼트 채널 효과(short channel effect)가 평면 MOSFET를 지배하는데 이는 실질적으로 실리콘 표면 근방에 저농도 도핑 소스/드레인(lightly doped source/drain; LDD) 영역을 형성하고 고농도 도핑 소스/드레인 영역은 더 큰 깊이로 한정함으로써 해결된다. 여기에 설명되는 두 번째 방법은 쇼트 채널 소자에 적절한(practical) LDD를 가짐으로써 CMOS 스케일링(scaling)을 가능하게 하는 자기정렬 MOS MOSFET 어레이를 형성하는 방법이다. 세 번째 방법은 위 두 방법을 사진식각법(photolithography)과 연계하여 사용하는 CMOS MOSFET 어레이의 제조를 설명한다.
예시적인 자기정렬 샘플 NMOS MOSFET 어레이를 제조하는 실시예가 도 23 및 도 24a 내지 도 24h를 참조하여 이하에 설명된다. 이 공정의 실시가능성을 보여주기 위해 선택된 예시적 소자는 자기정렬 공면(coplanar) 금속-게이트 NMOS MOSFET 소자이다. 도 23은 본 발명의 일 실시예에 따라 자기정렬 다단 나노각인 템플릿을 사용한 각인에 의해 완성된 NMOS MOSFET 어레이를 제조하는 방법(2300)의 흐름도이다. 도 23은, 본 발명의 일 실시예에 따라 도 23에 기재된 단계들을 사용하여 자기정렬 다단 나노각인 템플릿을 사용한 각인에 의해 완성된 NMOS MOSFET 어레이를 제조하는 과정의 단면도들인 도 24a 내지 도 24h와 연계하여 설명될 것이다.
도 23의 단계 2301에서, 다단 각인 템플릿(2401)이 전술한 방법으로(또한 후술할 방법 3000에서 생성되는 것과 마찬가지로) 제조된다. 일 실시예에서, 템플릿(2401)은 도 24a에 도시된 바와 같이 재질 스택(material stack; 2402) 상에 각인된다. 일 실시예에서 재질 스택(2402)은 NMOS 소자의 형성에 필요한 기판(2403)(예를 들어, p-형 실리콘)과; 기판(2403) 상에 직접 형성된 얇은(thin) 게이트 산화물 층(2404)과; 게이트 산화물 층(2404) 상에 직접 형성된 두꺼운(thick) 경질 마스크 층(2405)과; 그리고 J-FIL의 드롭-온-디맨드(drop-on-demand) 기법을 사용하여 경질 마스크 층(2405) 상에 증착된 폴리머 각인 레지스트(polymer imprint resist)(2406)를 포함한다.
단계 2302에서, 레지스트 층(2406)이 템플릿(2401)으로 각인된다. 잔여 레지스트 층이 식각되어 도 24b에 도시된 바와 같은 결과적인 레지스트 구조(2407)가 얻어진다.
단계 2303에서, 레지스트 패턴(2407)이 RIE를 사용하여 경질 마스크 재질(2405) 상으로 전사됨으로써 도 24c에 도시된 바와 같은 패터닝된 경질 마스크 구조(2408)가 형성된다.
단계 2304에서, 게이트 산화물(2404)이 선택적 RIE를 사용하여 식각됨으로써 p-형 실리콘 기판(2403)이 노출된다. 다음 경질 마스크(2408)를 주입 마스크(implant mask)로 사용하여 이온 주입(ion-implantation)이 실행되어 도 24d에 도시된 바와 같이 p-형 기판(2403) 내에 n-도핑된 소스 및 드레인 영역(2409)이 형성된다.
단계 2305에서, 게이트 금속으로 기능할 금속 층(2410)이 도 24e에 도시된 바와 같이 스택 상에 증착된다.
단계 2306에서, 금속 층(2410)이 화학적 기계적 연마(chemical mechanical polishing; CMP)를 사용하여 평탄화(planarize)되어 패터닝된 경질 마스크(2408)의 최상층 표면을 노출시킨다. 또한 금속 층(2410)을 마스크로 하여 도 24f에 도시된 바와 같이 게이트 산화물(2404)이 노출(게이트 산화물 영역(2411))될 때까지 노출된 경질 마스크(2408)를 식각해 들어간다.
단계 2307에서, 금속 층(2410)은 잔류 경질 마스크(2408)가 노출될 때까지 화학적 기계적 연마(CMP)를 사용하여 더 평탄화됨으로써 도 24g에 도시된 바와 같은 게이트 금속(2412)과 소스/드레인 금속 컨택(2413, 2414)이 형성된다. 또한 잔류 금속 층(2408)과 금속 층(2412, 2413, 2414)을 식각 마스크로 사용하여 RIE가 수행됨으로써 이제 노출된 게이트 산화물 영역(2411)과 노출된 실리콘 기판(2403)을 식각해 들어가 도 24g에 도시된 바와 같은 분리 트렌치(isolation trench; 2415)를 형성한다.
단계 2308에서, 금속 층(2412, 2413, 2414)을 식각 마스크로 사용하여 게이트 산화물 층(2404)이 노출될 때까지 잔류 경질 마스크 층(2408)을 제거한다. 또한 필드 분리 산화물(field isolation oxide; 2416)의 증착 및 평탄화(예를 들어, CMP)를 금속 층(2412, 2413, 2414)이 노출될 때까지 수행함으로써 도 24h에 도시된 바와 같은 완성된 NMOS MOSFET를 형성한다.
이하에 쇼트 채널 소자에 적합한 저농도 소스/드레인 영역을 가지는 예시적인 자기정렬 NMOS MOSFET를 형성하는 방법을 설명한다. 도 25a 및 도 25b는 쇼트 채널 소자에 적합한 저농도 소스/드레인 영역을 가지는 예시적인 자기정렬 NMOS MOSFET 어레이를 형성하는 방법(2500)의 흐름도이다. 도 25a 및 도 25b는, 본 발명의 일 실시예에 따라 도 25a 및 도 25b에 기재된 단계들을 사용하여 쇼트 채널 소자에 적합한 저농도 소스/드레인 영역을 가지는 예시적인 자기정렬 NMOS MOSFET 어레이를 형성하는 과정의 단면들을 도시한 도 26a 내지 도 26p와 연계하여 설명될 것이다.
도 25a의 단계 2501에서, 다단 템플릿(2606)(후술할 방법 3000에서 생성되는 것과 같은)이, 일 실시예에서 도 26a에 도시된 바와 같이 p-형 실리콘 기판(2601)과, 기판(2601)의 상부에 직접 형성되는 얇은 하이-k 유전 게이트 산화물 층(2602)과, 질화물 또는 산화물이 될 수 있으며 하이-k 유전 게이트 산화물 층(2602)의 상부에 직접 형성되는 제1 경질 마스트 재질(2603)과, (제1 경질 마스크 재질과 다른) 질화물 또는 산화물이 될 수 있으며 제1 경질 마스크 재질(2603)의 상부에 직접 형성되는 제2 경질 마스크 재질(2604)과, 그리고 제2 경질 마스크(2604)의 상부에 직접 형성되는 폴리머 희생 레지스트(polymer sacrificial resist; 2605)를 포함하는 재질 스택 상에 적용된다(apply onto).
단계 2502에서, 레지스트(2605)가 경화되어 도 26b에 도시된 바와 같이 레지스트(2605) 내에 다단 구조(2607)가 형성된 다음 템플릿(2606)이 제거된다.
단계 2503에서, 도 26c에 도시된 바와 같이 레지스트(2605)의 잔여 레지스트 층이 RIE에 의해 제거된다.
단계 2504에서, 레지스트 패턴(2607)이 RIE에 의해 수행되는 대응 식각(matched etching)에 의해 하부의 두 경질 마스크 층(2603)에 전사된다. 패터닝된 레지스트(2607)의 위로부터 첫 번째 및 두 번째 단들이 층(2604)(따라서, 2608이 된다)으로 전사되고 패터닝된 레지스트(2607)로부터의 세 번째 단은 층(2603)(따라서, 2609가 된다)으로 전사된다. 이 대응 식각은 레지스트(2607)와 경질 마스크(2603, 2604)를 교대로 식각함으로써 한 번에 한 형상부(feature) 층씩 전사시키도록 실행될 수 있다. 상기 식각의 결과는 도 26d에 도시되어 있다.
단계 2505에서, 경질 마스크(2609)를 주입 마스크로 사용하여 저에너지 이온 주입(low energy ion implantation)을 실행함으로써 도 26e에 도시된 바와 같이 노출된 기판(2601)에 얕은(shallow) 저농도 도핑된 소스 및 드레인 영역(2610)을 형성한다.
단계 2506에서, 일 실시예에서 경질 마스크 재질(2603)과 동일한 재질의 얇은 층(2611)이 도 26f에 도시된 바와 같이 재질 스택 상에 전면 증착(blanket deposit)된다.
단계 2507에서, 재질(2611)이 도 26g에 도시된 바와 같이 한정된(defined) 측벽 스페이서(2612)로 전면 식각(blanket etch)된다.
단계 2508에서, 측벽 스페이서(2612)가 기존의 경질 마스크 재질(2609)과 함께, 노출된 기판(2601)의 고에너지 도핑의 주입 마스크로서 기능하여 도 26h에 도시된 바와 같은 더 깊은 고농도 n-도핑된 소스 및 드레인 영역(2613)을 형성한다.
단계 2509에서, 경질 마스크 재질(2608)을 식각 마스크로 하여 경질 마스크 재질(2609)(일 실시예에서 2609와 2612는 동일한 재질이다)을 식각하고 제거하여 도 26i에 도시된 바와 같이 잔류 경질 마스크(2614)를 한정한다.
도 25b의 단계 2510에서, 얇은 전이 금속 층(thin transition metal layer; 2615)이 도 26j에 도시된 바와 같이 재질 스택 상에 전면 증착된다. 일 실시예에서, 층(2615)은 티타늄일 수 있다.
단계 2511에서, 약간의 가열로 전이 금속 층(2615)이 노출된 도핑 실리콘 영역(2610)과 반응하여 도 26k에 도시된 바와 같은 낮은 저항의 컨택인 전이 금속 규화물(transition metal silicide; 2616)을 형성한다. 일 실시예에서, 전이 금속 층(2615)이 노출된 경질 마스크 층(2608 및 2614) 또는 노출된 게이트 산화물(2602)과 반응하지 않고 노출된 실리콘(2610)과만 반응함으로써 도 26k에 도시된 바와 같은 자기정렬 금속 규화물 또는 살리사이드(salicide; self-aligned silicide; 자기정렬 규화물)를 형성한다.
단계 2512에서, 미반응 전이 금속이 피라니아 세척 또는 적절한 건식 식각으로 식각 제거되고, 도 26l에 도시된 바와 같이 잔류 경질 마스크(2608)가 노출될 때까지 게이트 금속(2617)이 전면 증착 및 CMP에 의한 평탄화가 수행된다.
단계 2513에서, 게이트 금속(2617)을 식각 마스크로 사용하여, 노출된 경질 마스크(2608, 2614)가 식각되고 (그러면) 도 26m에 도시된 바와 같이 잔류 제2 금속 경질 마스크(2608)는 2618이 되고 잔류 제1 금속 경질 마스크(2609)는 2619가 된다. 게이트 금속(2617)을 계속 식각 마스크로 사용하여 RIE를 노출된 실리콘(2610) 내로 수행하여 도 26m에 도시된 바와 같은 분리 트렌치(isolation trench)(2620)를 형성한다.
단계 2514에서, 게이트 금속(2617)의 CMP를 실행하여 제2 재질 경질 마스크(2618)를 노출시키는데, 이는 이어서 게이트 금속(2617)을 마스크로 사용하여 도 26n에 도시된 바와 같이 식각 제거된다. 게이트 금속(2617)을 계속 식각 마스크로 사용하여 제1 재질 경질 마스크(2619) 역시 RIE로 식각되어 게이트 산화물을 노출시킨다. 이는 또한 도 26n에 도시된 바와 같은 최종적인 게이트(2621)와 S/D 컨택(2622)의 치수를 한정할 것이다.
단계 2515에서, 도 26o에 도시된 바와 같이 필드 분리 산화물(2623)이 재질 스택 상에 전면 증착된다.
단계 2516에서, 필드 산화물(2623)이 CMP에 의해 평탄화되어 금속 컨택(2621, 2622)을 노출시킴으로써 도 26p에 도시된 바와 같이 쇼트 채널 소자에 적합한 저농도 도핑 소스 및 드레인 영역을 가지는 자기정렬 MOS MOSFET가 형성된다.
도 25에서, 전술한 두 방법을 사진식각법(photolithography)과 연계하여 사용함으로써 MOSFET 소자를 제조하는 세 번째 방법에 관해서는, CMOS MOSFET 소자 어레이가 전술한 공정들에 약간의 수정을 함께 사용하여 제조될 수 있다. 단계 2504에서 두 경질 마스크 단(2608, 2609)을 형성하는 대응 식각 다음에, 도 27a에 도시된 바와 같이 구조의 전체 행(row)을 마스크 아웃 하도록(mask out) 광학 리소그래피(optical lithography; 사진식각법)가 실행된다. 도 27a는 본 발명의 일 실시예에 따라 p-형 도펀트 주입을 위한 제1 리소그래피 단계를 도시한다.
그 다음, 단계 2505가 실행되어 제1 도펀트(예를 들어, p-형 도펀트)를 주입한다. 이 시점에서 도 27a에 도시된 바와 같이 구조들의 교번하는 행들이 이온 주입으로부터 마스킹된다(masked). 단계 2505 다음에, 감광층(photoresist)이 박리되고 제2 광학 리소그래피 단계가 수행되어 도 27b에 도시된 바와 같이 이전에 p-도핑된 구조들을 마스크 아웃 한다. 도 27b는 본 발명의 일 실시예에 따라 n-형 도펀트 주입을 위한 제2 리소그래피 단계를 도시한다. 다음에, 도핑되지 않은 구조들 상에 대체 도펀트 형, 이 경우에는 n-형의 이온 주입이 실행된다. 그 다음에, 감광층이 제거되어 n-형과 p-형이 교호적으로 도핑된 행들의 구조가 드러난다.
이 공정 다음으로, 단계 2506이 실행되어 공정이 계속된다. 유사한 광학 리소그래피가 단계 2507 다음에 수행되어 고농도 도핑된 p-형 및 n-형 구조들과 이에 따른 소스 및 드레인 영역을 형성한다.
좌우대칭 다단 구조(Bilaterally symmetric multi-tier structure) 역시 이하에 도 28, 도 29a 내지 도 29f를 참조하여 설명할 바와 같이 본 발명의 원리를 사용하여 제조될 수 있다. 도 28은 (본 발명의)일 실시예에 따라 좌우대칭 구조를 제조하는 방법(2800)의 흐름도이다. 도 28은, 본 발명의 일 실시예에 따라 도 28에 기재된 단계들을 사용하여 좌우대칭 구조를 제조하는 과정을 도시한 단면도들인 도 29a 내지 도 29f와 연계하여 설명될 것이다.
도 28의 단계 2801을 참조하면, 도 29a에 도시된 바와 같이 2연쌍의 격자 구조(paired grating structure)가 레지스트(2901)에 패터닝된다. 일 실시예에서 2연쌍 격자 구조는 기판(2902)(예를 들어, 실리콘, 용융 실리카 등) 상의 나노각인 리소그래피, 전자빔 리소그래피, 또는 사진식각법 등을 사용하여 레지스트(2901)에 패터닝된다.
단계 2802에서, 레지스트 마스크(2901), RIE 등과 HBr/Cl2 화학반응을 사용하여 패턴이 실리콘 기판(2902) 상으로 전사된다.
단계 2803에서, 잔류 레지스트 마스크(2901)가 도 29b에 도시된 바와 같이 샘플의 습식 피라니아 처리 등으로 제거된다.
단계 2804에서, 측벽 스페이서의 컨포멀 층(2903)(예를 들어, SiO2, 질화티탄 등)이 ALD 등에 의해 도 29c에 도시된 바와 같이 2연쌍(pair) 내의 두 격자에 둘러싸인 거리가 채워지도록 증착된다. 즉 도 29C에 도시된 바와 같이 각 2연쌍 격자 구조의 빈 공간이 채워질 때까지 스페이서 재질(2903)이 증착된다.
단계 2805에서, 도 29d에 도시된 바와 같이 격자의 2연쌍 간에(2연쌍 자체의 내부는 제외하고) Si를 노출시키기 위해 Si02 막(2903)의 ALD에 의한 전면 식각이 수행된다. 일 실시예에서, 이 공정에 CF4/Ar/CHF3 식각 화학반응이 사용된다. 이 단계에서 Si 웨이퍼(2902) 내로 제2 단을 식각할 마스크로서의 스페이서 재질(2903)이 한정되었다.
단계 2806에서, 실리콘(2902)이 스페이서 재질(2903)을 마스크로 사용하여 RIE 등을 통해 도 29e에 도시된 바와 같이 식각된다. 일 실시예에서, 이 공정에 HBr/Cl2 식각 화학반응이 사용된다.
단계 2807에서, 식각 공정이 완료되면 잔류 SiO2 마스크(2903)가 습식 처리 등으로 제거된다. 이 공정은 도 29f에 도시된 바와 같은 최종 구조(좌우 대칭 다단 구조)를 노출시킨다. 일 실시예에서, 좌우대칭 다단 구조는 마스터 Si 나노각인 템플릿이다.
단계 2806에서 실행되는 식각 동안 노출된 최상층 단(top level) Si(2902)가 식각되기 시작한다. 부드러운 최상층 단 Si 표면을 보장하기 위해 초기 패터닝 단계 이전에 경질 마스크(예를 들어, SiO2)가 Si 기판(2902) 상에 증착될 수 있다. 일 실시예에서, 여기서 생성된 좌우대칭 구조는 마스터 Si 나노각인 템플릿으로 기능할 수 있다. 각 2연쌍 또는 좌우대칭 구조는 한 유닛(unit)으로 간주된다.
좌우대칭 다단 구조를 포함하는 마스터 템플릿은 이어서 전계효과 트랜지스터(field-effect transistor) 구조의 제조에 사용될 역상(inverse tone)의 나노각인 복제(replica) 템플릿을 생성하는데 사용될 수 있다. 역상의 나노각인 복제 템플릿을 제조하는 공정을 도 30 및 도 31a 내지 도 31f를 참조하여 이하에 설명한다.
도 30은 본 발명의 일 실시예에 따라 역상의 나노각인 복제 템플릿을 제조하는 방법(3000)의 흐름도이다. 도 30은, 본 발명의 일 실시예에 따라 도 30에 기재된 단계들을 사용하여 역상의 나노각인 복제 템플릿을 제조하는 과정의 단면도들인 도 31a 내지 도 31f와 연계하여 이하에 설명될 것이다.
도 30의 단계 3001에서, 마스터 템플릿은 나노각인 리소그래피를 사용하여 나노각인 레지스트(3101) 내에 역상의 좌우대칭 구조를 생성하는 데 사용된다. 일 실시예에서, 나노각인 레지스트(3101)는 역상 복제 템플릿 재질(3102) 상에 위치된다.
단계 3002에서, 패터닝된 레지스트(3101)의 잔여 레지스트 층이 제거되면 도 31a에 도시된 바와 같은 구조가 결과된다.
단계 3003에서, 도 31b에 도시된 바와 같이 RIE 등에 의해 역상 복제 템플릿(3102) 재질(예를 들어, 용융 실리카)로의 레지스트 구조의 패턴 전사가 수행된다.
단계 3004에서, 리소그래피 레지스트(3103)를 사용하여 리소그래피 단계가 수행되어 도 31c에 도시된 바와 같이 개별적인 2연쌍 구조 유닛(bilateral structure unit)들을 마스킹 한다(mask). 레지스트를 식각 마스크로 사용하여 RIE에 의한 제1 단 식각이 노출된 역상 복제 템플릿 재질(3102)에 실행된다. 식각 후에 잔류 레지스트는 박리된다.
단계 3005에서, 제2 리소그래피 단계가 수행되어 개별 2연쌍 구조 유닛과 제1 식각 단의 일부를 도 31d에 도시된 바와 같이 마스킹 한다. 레지스트를 식각 마스크로 사용하여 RIE에 의한 제2 단 식각이 노출된 역상 복제 템플릿 재질(3102)에 실행된다. 이 식각 후에 잔류 레지스트는 박리된다.
단계 3006에서, 제3 리소그래피 단계가 수행되어 도 31e에 도시된 바와 같이 개별 2연쌍 구조 유닛과, 이전 리소그래피 단계에서 제1 식각에 보호되었던 부분, 그리고 제2 단 식각의 부분을 리소그래피 레지스트(3103)를 사용하여 마스킹 하고, RIE을 사용하여 노출된 역상 복제 템플릿 재질(3102)에 제3 단 식각을 생성한다.
단계 3007에서, 잔류 레지스트(3103)가 제거되어 전계효과 트랜지스터의 패터닝에 사용될 역상 복제 템플릿(3104)이 도 31f와 같이 노출된다. 도 31f의 박스(3105)는 개별적인 전계효과 트랜지스터에 대응하는 각인 템플릿(3104) 부분을 도시한다. 좌우대칭 다단 구조가 자기정렬 기법을 사용하여 마스터 Si 템플릿에서 생성되었으므로, 개별 소자들 내의 오버레이 오류(overlay error)가 없다. 사진식각법(photolithography)은 개별적인 소자 구조를 서로 분리하는 데만 사용되었고, 이 공정에 필요한 정렬 능력은 개별 소자 내의 정렬 요구치에 비해 그리 까다롭지 않다.
이상에서 살핀 바와 같이, 본 발명의 방법은 단일한 패터닝 단계를 사용하여 다단(multilevel) 나노스케일 구조의 제조를 가능하게 한다. 다단 구조는 대칭형, 튜브형, 비대칭형 또는 좌우대칭형이 될 수 있다. 본 발명의 기법들은 나노스케일에서의 정렬과 오버레이의 필요성을 완전히 제거했다. 뿐만 아니라, 본 발명은 자기정렬 다단 나노각인 템플릿의 제조와 자기정렬 다단 나노각인 템플릿의 복제로 복제 템플릿의 형성을 가능하게 한다. 본 발명은 다단 나노스케일 형상부(feature)의 패턴 전사 방법을 개시한다. 추가적으로 본 발명은 대면적(large area) MIS Si 튜브 캐패시터, 대면적 비대칭 다단 와이어 그리드 편광기, 그리고 대면적 MOSFET 어레이의 세 가지 변형을, 모두 단일한 패터닝 단계로 제조하는 방법들을 개시한다.
이상에서 본 발명의 다양일 실시예들이 설명되었는데, 이는 예시의 목적으로 제공된 것이지 설명되었으나 본 발명을 포기(exhaustive)하거나 개시된 실시예로 제한하고자 하는 것이 아니다. 당업계의 통상의 기술을 가진 자에게는 기재된 실시예들의 범위와 원리를 벗어나지 않고도 여러 가지 변경과 변형이 자명할 것이다. 여기 사용된 용어들은 실시예들의 원리들을 가장 잘 설명하고, 시장에서 발견되는 기술의 실제적 응용이나 기술적 개선, 또는 당업계에 통상의 지식을 가진 타인들이 여기 개시된 실시예들을 이해할 수 있게 하도록 선택되었다.

Claims (40)

  1. 자기정렬 나노스케일 다단 템플릿(self-aligned nanoscale multi -tier template)의 제조 방법으로서, 상기 제조 방법은:
    식각 저지 층을 웨이퍼 상에 스퍼터링 증착하는 단계와;
    상기 식각 저지 층에 템플릿 재질의 층을 적층하는 단계와;
    상기 템플릿 재질 상에 레지스트를 패터닝하는 단계와;
    상기 레지스트를 마스크로 사용하여 상기 템플릿 재질의 제1 단 식각을 수행하는 단계와;
    상기 레지스트를 제거한 다음 상기 템플릿 재질 상에 스페이서 재질을 적층하는 단계와;
    상기 스페이서 재질을 이방성 식각하여 측벽 스페이서를 한정하는 단계와;
    상기 측벽 스페이서를 마스크로 사용하여 상기 식각 저지 층에 도달하기까지 상기 템플릿 재질의 제2 단 식각을 수행하는 단계와; 및
    상기 측벽 스페이서를 제거하여 상기 템플릿 재질에 자기정렬 다단 형상부를 드러내는 단계를
    포함하는 자기정렬 나노스케일 다단 템플릿의 제조 방법.
  2. 제 1항에 있어서,
    상기 템플릿 재질이 SiO2로 구성되고, 상기 스페이서 재질이 질화티탄으로 구성되며, 상기 식각 저지 층이 인듐주석산화물로 구성되는
    자기정렬 나노스케일 다단 템플릿의 제조 방법.
  3. 제 1항에 있어서,
    상기 템플릿 재질이 실리콘으로 구성되고, 상기 스페이서 재질이 SiO2로 구성되며, 상기 식각 저지 층이 SiO2로 구성되는
    자기정렬 나노스케일 다단 템플릿의 제조 방법.
  4. 제 1항에 있어서,
    상기 템플릿 재질 상의 상기 레지스트가 나노각인 리소그래피(nanoimprint lithography), 전자빔 리소그래피(electron beam lithography), 그리고 사진식각법(photolithography) 중의 하나를 사용하여 패터닝되는
    자기정렬 나노스케일 다단 템플릿의 제조 방법.
  5. 제 1항에 있어서,
    상기 자기정렬 다단 형상부가 마스터 템플릿에 대응하는
    자기정렬 나노스케일 다단 템플릿의 제조 방법.
  6. 제 1항에 있어서,
    상기 자기정렬 다단 형상부가 다단 격자, 다단 트렌치, 다단 원통, 다단 구멍, 튜브 구조, 성형된(shaped) 다단 필라, 성형된 다단 구멍, 그리고 성형된 튜브 구조 중의 하나로 구성되는
    자기정렬 나노스케일 다단 템플릿의 제조 방법.
  7. 제 6항에 있어서,
    상기 성형 다단 필라, 성형된 다단 구멍, 그리고 성형된 튜브 구조가 타원형, 삼각형, 사변형, 마름모꼴, 다각형, 성형(star shaped), 그리고 지그재그형 중의 하나의 단면을 가지는
    자기정렬 나노스케일 다단 템플릿의 제조 방법.
  8. 자기정렬 튜브 구조(self-aligned tube structure)의 제조 방법으로서, 상기 제조 방법은:
    기판 상에 레지스트 필라를 패터닝하는 단계와;
    상기 기판과 상기 레지스트 필라 상에 스페이서 재질을 증착하는 단계와;
    상기 스페이서 재질의 이방성 식각을 수행하여 상기 레지스트 필라 둘레의 고리 형상으로 측벽 스페이서를 한정하는 단계와;
    상기 고리형 측벽 스페이서 내의 레지스트 코어를 제거하는 단계와; 그리고
    상기 고리형 측벽 스페이서를 마스크로 사용하여 식각을 수행함으로써 자기정렬 튜브 구조를 형성하는 단계를
    포함하는 자기정렬 튜브 구조의 제조 방법.
  9. 제 8항에 있어서,
    상기 기판이 실리콘으로 구성되고, 상기 스페이서 재질이 SiO2로 구성되는
    자기정렬 튜브 구조의 제조 방법.
  10. 제 8항에 있어서,
    상기 레지스트 필라가 나노각인과 이에 이어지는 잔여 층 식각을 사용하여 상기 기판 상에 패터닝되는
    자기정렬 튜브 구조의 제조 방법.
  11. 제 8항에 있어서,
    상기 레지스트 필라의 단면이 비원형이고, 상기 자기정렬 튜브 구조의 단면이 이에 대응하는 비원형인
    자기정렬 튜브 구조의 제조 방법.
  12. 제 11항에 있어서,
    상기 비원형 단면이 타원형, 삼각형, 사변형, 마름모꼴, 다각형, 성형, 그리고 지그재그형 중의 하나인
    자기정렬 튜브 구조의 제조 방법.
  13. 제 8항에 있어서,
    상기 튜브 구조와 상기 기판 상에 유전 재질 층을 증착하는 단계와;
    상기 유전 재질 층 상에 금속 층을 증착하는 단계와; 및
    상기 기판의 배면에 컨택을 스퍼터링 증착시키는 단계를
    더 포함하는 자기정렬 튜브 구조의 제조 방법.
  14. 제 13항에 있어서,
    상기 튜브 구조 상에 금속 촉매 화학적 식각(metal assisted chemical etching; MACE)을 수행하여 고형상비(high aspect ratio) 실리콘 튜브 캐패시터를 형성하는
    자기정렬 튜브 구조의 제조 방법.
  15. 제 13항에 있어서,
    상기 유전 재질 층이 이산화하프늄, 산화알루미늄, SiO2, 이산화지르코늄, 규산하프늄, 규산지르코늄, 실리콘 옥시나이트라이드 중의 하나로 구성되고, 상기 금속 층이 질화티탄, 질화탄탈륨, 그리고 니켈 중의 하나로 구성되며, 상기 컨택이 알루미늄으로 구성되는
    자기정렬 튜브 구조의 제조 방법.
  16. 제 13항에 있어서,
    상기 유전 재질 층과 상기 금속 층이 원자층 증착, 화학적 기상 증착, 그리고 스퍼터링 증착 중의 하나를 사용하여 증착되는
    자기정렬 튜브 구조의 제조 방법.
  17. 나노각인 리소그래피를 사용한 다단 구조의 패턴 전사(pattern transfer of multi-tier structures using nanoimprint lithography) 방법으로서, 상기 방법은:
    다단 나노각인 템플릿을 사용하여 다단 레지스트 패턴을 나노각인하는 단계로, 상기 다단 레지스트 패턴이 기판 재질 상에 위치하는 경질 마스크 상에 위치하는 단계와;
    상기 다단 레지스트 패턴의 잔여 층을 제거하는 단계와;
    상기 다단 레지스트 패턴을 식각 마스크로 사용하여 상기 경질 마스크를 식각하는 단계와;
    상기 다단 레지스트 패턴과 상기 경질 마스크를 함께 식각 마스크로 사용하여 상기 기판 재질을 식각해 들어가는 단계와;
    상기 다단 레지스트 패턴의 하부 단을 식각하여 좁고 단일한 단의 레지스트 패턴을 남기는 단계와;
    상기 단일한 단의 레지스트 패턴을 식각 마스크로 사용하여 상기 경질 마스크를 식각하는 단계와;
    상기 단일한 단의 레지스트 패턴과 상기 경질 마스크의 남은 부분을 함께 식각 마스크로 사용하여 상기 기판 재질을 다시 한 번 식각해 들어가는 단계와; 및
    상기 단일한 단의 레지스트 패턴과 상기 경질 마스크의 남은 부분을 제거함으로써 상기 기판 재질 내에 다단 복제 구조를 형성하는 단계를
    포함하는 나노각인 리소그래피를 사용한 다단 구조의 패턴 전사 방법.
  18. 제 17항에 있어서,
    상기 기판이 나노각인 복제 템플릿으로 결과될 나노각인 재질로 구성되는
    나노각인 리소그래피를 사용한 다단 구조의 패턴 전사 방법.
  19. 다단 비대칭 나노구조의 제조 방법으로서, 상기 제조 방법은:
    폴리머 레지스트에 격자 구조를 생성함으로써 기저의 기판 상에 레지스트 패턴을 형성하는 단계와;
    상기 레지스트 패턴을 기저의 기판에 전사하는 단계와;
    상기 레지스트 패턴을 박리하는 단계와;
    제1 금속을 어떤 각도로 기화 증착시킴으로써 상기 격자 구조 상에 경사 제1 금속 마스크를 형성하는 단계와;
    상기 제1 금속을 식각하여 상기 제1 금속의 임계치수를 한정하거나 또는 상기 제1 금속의 상기 기화 증착의 반대방향에서 상기 제1 금속의 경사 식각을 수행하는 단계와;
    상기 제1 금속을 마스크로 사용하여 상기 기판을 식각함으로써 격자 형상부의 제2 단을 형성하는 단계와; 및
    상기 제1 금속의 잔류 부를 제거하여 다단 비대칭 나노구조를 노출시키는 단계를 포함하는 다단 비대칭 나노구조의 제조 방법.
  20. 제 19항에 있어서,
    상기 제1 금속이 크롬으로 구성되는
    다단 비대칭 나노구조의 제조 방법.
  21. 제 19항에 있어서,
    상기 기판 상의 상기 다단 비대칭 나노구조 상에 제2 금속을 입사각(glancing angle)으로 증착하는 단계를
    더 포함하는 다단 비대칭 나노구조의 제조 방법.
  22. 제 21항에 있어서,
    상기 제2 금속이 알루미늄으로 구성되는
    다단 비대칭 나노구조의 제조 방법.
  23. 제 21항에 있어서,
    상기 제2 금속이 전자빔 기화 증착과 스퍼터링 증착 중의 하나로 증착되는
    다단 비대칭 나노구조의 제조 방법.
  24. 제 19항에 있어서,
    상기 노출된 다단 비대칭 나노구조가 비대칭 다단 나노각인 템플릿인
    다단 비대칭 나노구조의 제조 방법.
  25. 제 24항에 있어서,
    상기 비대칭 다단 나노각인 템플릿과 나노각인 리소그래피를 사용하여 나노각인 레지스트에 비대칭 다단 구조를 생성하는 단계와; 및
    상기 비대칭 다단 구조 상에 제2 금속을 입사각으로 증착하는 단계를
    더 포함하는 다단 비대칭 나노구조의 제조 방법.
  26. 제 25항에 있어서,
    상기 제2 금속이 알루미늄으로 구성되는
    다단 비대칭 나노구조의 제조 방법.
  27. 제 25항에 있어서,
    상기 제2 금속이 전자빔 기화 증착과 스퍼터링 증착 중의 하나로 증착되는
    다단 비대칭 나노구조의 제조 방법.
  28. 제 19항에 있어서,
    상기 기판이 폴리이미드, 폴리카보네이트, 폴리에틸렌 테레프탈레이트, 그리고 유리 중의 하나로 구성되는
    다단 비대칭 나노구조의 제조 방법.
  29. 좌우대칭 다단 구조의 제조 방법으로서, 상기 방법은:
    기판 재질 상에 2연쌍의 격자 구조를 패터닝하는 단계와;
    레지스트 마스크를 사용하여 상기 기판 재질 상에 상기 패터닝된 2연쌍의 격자 구조를 전사하는 단계와;
    상기 레지스트 마스크를 제거하는 단계와;
    상기 2연쌍의 격자 구조들 간의 빈 공간이 채워질 때까지 스페이서 재질을 증착하는 단계와;
    상기 스페이서 재질을 이방성으로 식각하여 상기 2연쌍의 격자 구조의 두 외부 모서리 상에 측벽 스페이서를 한정하는 단계와;
    상기 측벽 스페이서를 식각 마스크로 사용하여 상기 기판 재질을 식각함으로써 제2 하부 단을 형성하는 단계와; 및
    상기 스페이서 재질을 제거하여 좌우대칭 다단 구조를 드러내는 단계를
    포함하는 좌우대칭 다단 구조의 제조 방법.
  30. 제 29항에 있어서,
    상기 2연쌍의 격자 구조가 나노각인 리소그래피, 전자빔 리소그래피, 그리고 사진식각법 중의 하나를 사용하여 패터닝되는
    좌우대칭 다단 구조의 제조 방법.
  31. 제 29항에 있어서,
    상기 기판이 실리콘으로 구성되고 상기 스페이서 재질이 SiO2로 구성되는
    좌우대칭 다단 구조의 제조 방법.
  32. 제 29항에 있어서,
    상기 기판이 용융 실리카로 구성되고 상기 스페이서 재질이 질화티탄로 구성되는
    좌우대칭 다단 구조의 제조 방법.
  33. 제 29항에 있어서,
    상기 좌우대칭 다단 구조가 마스터 나노각인 템플릿인
    좌우대칭 다단 구조의 제조 방법.
  34. 제 33항에 있어서,
    상기 마스터 나노각인 템플릿을 사용하여 상기 좌우대칭 다단 구조를 레지스트 층에 각인함으로써 템플릿 재질 상에 레지스트 구조를 형성하는 단계를
    더 포함하는 좌우대칭 다단 구조의 제조 방법.
  35. 제 34항에 있어서,
    잔여 상기 레지스트 층을 제거하고;
    상기 템플릿 재질로의 상기 레지스트 구조의 패턴 전사를 수행하고; 및
    복수의 리소그래피 단계들을 수행하여 개별 구조들을 분리하고 상기 개별 구조들 간에 단을 생성함으로써 복제 템플릿을 형성하는 단계를
    더 포함하는 좌우대칭 다단 구조의 제조 방법.
  36. 제 35항에 있어서,
    기판과, 상기 기판 상에 직접 형성된 게이트 산화물 층과, 상기 게이트 산화물 층 상에 직접 형성된 마스크 층과, 그리고 상기 마스크 층 상에 직접 형성된 레지스트를 구비하는 재질 스택의 레지스트 상에 상기 복제 템플릿을 사용하여 다단 레지스트 구조를 패터닝하는 단계와;
    상기 레지스트 구조를 상기 마스크 층 상에 전사함으로써 패터닝된 마스크 구조를 형성하는 단계와;
    상기 게이트 산화물을 식각하여 상기 기판을 노출시키는 단계와;
    상기 패터닝된 마스크 구조를 주입 마스크로 사용하여 상기 기판에 소스 및 드레인 영역을 형성하는 단계와;
    상기 재질 스택 상에 게이트 전극으로 기능할 금속 층을 증착하는 단계와;
    상기 패터닝된 마스크 구조의 표면이 노출되도록 상기 금속 층을 평탄화하는 단계와;
    상기 금속 층을 마스크로 사용하여 상시 게이트 산화물이 노출될 때까지 상기 패터닝된 마스크 구조를 식각하는 단계와;
    상기 패터닝된 마스크 구조의 잔류 부분이 노출되어 게이트 금속과 소스 및 드레인 금속 컨택을 형성할 때까지 상기 금속 층을 더 평탄화하는 단계와;
    상기 패터닝된 마스크 구조의 잔류 부분과, 상기 게이트 금속과, 그리고 상기 소스 및 드레인 금속 컨택들을 식각 마스크로 사용하여 상기 노출된 게이트 산화물과 상기 기판을 식각함으로써 분리 트렌치를 형성하는 단계와;
    상기 게이트 금속과 상기 소스 및 드레인 금속 컨택을 식각 마스크로 사용하여 상기 패터닝된 마스크 구조의 상기 잔류 부분을 상기 게이트 산화물이 노출될 때까지 제거하는 단계와; 및
    필드 분리 산화물을 증착하고, 상기 필드 분리 산화물을 상기 게이트 금속과 상기 소스 및 드레인 금속 컨택이 노출될 때까지 평탄화하는 단계를
    더 포함하는 좌우대칭 다단 구조의 제조 방법.
  37. 제 35항에 있어서,
    기판과, 상기 기판 상에 직접 형성된 게이트 산화물 층과, 상기 게이트 산화물 층에 직접 형성된 제1 재질의 마스크 층과, 상기 제1 재질의 마스크 층 상에 직접 형성된 제2 재질의 마스크 층과, 그리고 상기 제2 재질의 마스크 층 상에 직접 형성된 폴리머 레지스트를 구비한 재질 스택의 상기 폴리머 레지스트 상에 상기 복제 템플릿을 사용하여 나노각인 레지스트를 패터닝하는 단계와;
    상기 폴리머 레지스트가 경화된 후 상기 복제 템플릿을 제거하여 네거티브(negative) 다단 구조를 형성하는 단계와;
    상기 복제 템플릿을 제거한 다음 상기 폴리머 레지스트의 잔류 부분을 식각하는 단계와;
    대응 식각에 의해 상기 네거티브 다단 구조를 상기 제1 재질 및 제2 재질의 상기 마스크 층들에 전사함으로써 각각 제1 및 제2 경질 마스크를 형성하는 단계와;
    상기 제1 경질 마스크를 주입 마스크로 사용하여 이온 주입을 수행함으로써 상기 기판에 저농도 도핑된 소스 및 드레인 영역을 형성하는 단계와;
    상기 재질 스택 상에 재질의 전면 증착(blanket deposit)을 수행하는 단계와;
    상기 재질을 전면 식각(blanket etch)하여 측벽 스페이서를 한정하는 단계와;
    상기 측벽 스페이서를 주입 마스크로 사용하여 소스 및 드레인 영역을 형성하는 단계와;
    상기 제1 경질 마스크를 식각하여 제거하는 단계와;
    상기 재질 스택 상에 전이 금속 층의 전면 증착을 수행하는 단계와;
    상기 전이 금속 층을 어닐링(anneal)함으로써 상기 소스 및 드레인 영역에 전이 금속 규화물 또는 살리사이드(silicide)를 형성하는 단계와;
    상기 전이 금속 층을 식각하는 단계와;
    게이트 금속의 전면 증착을 수행하고, 상기 제2 경질 마스크의 잔류 부분이 노출될 때까지 상기 게이트 금속을 평탄화하는 단계와;
    상기 게이트 금속을 식각 마스크로 사용하여 상기 제2 및 노출된 제1 경질 마스크를 식각하는 단계와;
    상기 식각 마스크로 상기 게이트 금속을 사용하여 상기 기판 내로 식각해 들어감으로써 분리 트렌치를 형성하는 단계와;
    상기 게이트 금속의 평탄화를 수행하여 상기 게이트 금속을 식각 마스크로 사용하여 식각된 상기 제2 경질 마스크의 잔류 부분을 노출시키는 단계와;
    상기 게이트 금속을 식각 마스크로 사용하여 상기 제1 경질 마스크의 잔류 부분을 식각함으로써 상기 게이트 산화물 층을 노출시키는 단계와;
    상기 재질 스택 상에 전계 분리 산화물의 전면 증착을 수행하는 단계와; 및
    상기 전계 분리 산화물을 평탄화하여 금속 컨택을 노출시킴으로써 자기정렬 전계효과 트랜지스터를 형성하는 단계를
    더 포함하는 좌우대칭 다단 구조의 제조 방법.
  38. 제 37항에 있어서,
    상기 제1 재질의 상기 마스크 층이 상기 제2 재질의 상기 마스크 층과 다른 재질이며, 상기 제1 및 제2 재질이 질화물 또는 산화물로 구성되는
    좌우대칭 다단 구조의 제조 방법.
  39. 제 37항에 있어서,
    대응 식각에 의해 상기 다단 구조를 상기 제1 재질과 상기 제2 재질의 마스크 층 상으로 전사한 다음 구조의 전체 행을 마스크 아웃(mask out) 하도록 제1 리소그래피를 수행하는 단계와;
    상기 제1 경질 마스크를 주입 마스크로 사용한 상기 이온 주입의 수행으로 상기 기판 내에 상기 소스 및 드레인 영역을 형성한 다음 상기 폴리머 레지스트를 박리하는 단계와; 및
    상기 제1 경질 마스크를 주입 마스크로 사용한 상기 이온 주입의 수행으로 상기 기판에 소스 및 드레인 영역을 형성한 다음 이미 p-도핑된 구조를 마스크 아웃 하도록 제2 리소그래피를 수행하는 단계를
    더 포함하는 좌우대칭 다단 구조의 제조 방법.
  40. 제 37항에 있어서,
    상기 전이 금속 층이 티타늄으로 구성되는
    좌우대칭 다단 구조의 제조 방법.
KR1020177029825A 2015-04-20 2016-04-19 대면적 다단 나노구조의 제조 Active KR102329363B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562149784P 2015-04-20 2015-04-20
US62/149,784 2015-04-20
PCT/US2016/028302 WO2016172116A1 (en) 2015-04-20 2016-04-19 Fabricating large area multi-tier nanostructures

Publications (2)

Publication Number Publication Date
KR20170141673A true KR20170141673A (ko) 2017-12-26
KR102329363B1 KR102329363B1 (ko) 2021-11-19

Family

ID=57129449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177029825A Active KR102329363B1 (ko) 2015-04-20 2016-04-19 대면적 다단 나노구조의 제조

Country Status (4)

Country Link
US (3) US9941389B2 (ko)
JP (1) JP6580705B2 (ko)
KR (1) KR102329363B1 (ko)
WO (1) WO2016172116A1 (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019152362A1 (en) * 2018-01-30 2019-08-08 Lam Research Corporation Tin oxide mandrels in patterning
WO2020005487A1 (en) * 2018-06-26 2020-01-02 Lam Research Corporation Deposition tool and method for depositing metal oxide films on organic materials
US10546748B2 (en) 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
WO2020263757A1 (en) * 2019-06-27 2020-12-30 Lam Research Corporation Alternating etch and passivation process
US11031245B2 (en) 2016-06-28 2021-06-08 Lan Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US11088019B2 (en) 2017-02-13 2021-08-10 Lam Research Corporation Method to create air gaps
KR20230131104A (ko) * 2022-03-04 2023-09-12 창원대학교 산학협력단 고종횡비를 갖는 다단계 고분해능 나노패턴 및 그 제조방법
US11987876B2 (en) 2018-03-19 2024-05-21 Lam Research Corporation Chamfer-less via integration scheme
US12051589B2 (en) 2016-06-28 2024-07-30 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
WO2025179137A1 (en) * 2024-02-23 2025-08-28 Quantinuum Llc Apparatuses, systems, and methods for fabrication of three-level structures
US12584216B2 (en) 2021-04-21 2026-03-24 Lam Research Corporation Minimizing tin oxide chamber clean time

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8771529B1 (en) * 2010-09-30 2014-07-08 Seagate Technology Llc Method for imprint lithography
US10490414B2 (en) * 2016-06-28 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern transfer technique and method of manufacturing the same
IL307973A (en) 2016-09-21 2023-12-01 Molecular Imprints Inc Microlithographic fabrication of structures
US10872950B2 (en) * 2016-10-04 2020-12-22 Nanohenry Inc. Method for growing very thick thermal local silicon oxide structures and silicon oxide embedded spiral inductors
US10510828B2 (en) * 2016-10-04 2019-12-17 Nano Henry, Inc. Capacitor with high aspect radio silicon cores
KR102654870B1 (ko) * 2016-11-09 2024-04-05 삼성전자주식회사 3차원 영상 디스플레이용 백라이트 유닛 및 그 제조방법
JP2018125476A (ja) * 2017-02-03 2018-08-09 東芝メモリ株式会社 テンプレート、インプリント装置および半導体装置の製造方法
FI128410B (en) * 2017-06-02 2020-04-30 Dispelix Oy Method for producing a height modulated optical diffraction grating
WO2018225707A1 (ja) * 2017-06-09 2018-12-13 三井化学株式会社 微細凹凸パターン付き基板の製造方法、樹脂組成物および積層体
CN109103101B (zh) * 2017-06-21 2020-09-29 清华大学 纳米微结构的制备方法
CN109103090B (zh) * 2017-06-21 2020-12-04 清华大学 纳米带的制备方法
JP6957281B2 (ja) * 2017-09-12 2021-11-02 キオクシア株式会社 テンプレートの作製方法、および半導体装置の製造方法
CN116520644A (zh) * 2017-11-29 2023-08-01 应用材料公司 波导组合器的直接蚀刻制造的方法
US11067726B2 (en) * 2018-04-23 2021-07-20 Facebook Technologies, Llc Gratings with variable depths for waveguide displays
CN115503159B (zh) * 2018-05-30 2025-09-05 富士胶片株式会社 图案原盘、模具的制造方法及基体的制造方法
KR102650642B1 (ko) 2018-06-28 2024-03-21 어플라이드 머티어리얼스, 인코포레이티드 회절 격자들의 제조
US10649119B2 (en) 2018-07-16 2020-05-12 Facebook Technologies, Llc Duty cycle, depth, and surface energy control in nano fabrication
JP7027352B2 (ja) 2019-01-21 2022-03-01 株式会社東芝 コンデンサ
US11550083B2 (en) 2019-06-26 2023-01-10 Meta Platforms Technologies, Llc Techniques for manufacturing slanted structures
US11164956B2 (en) * 2019-08-23 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Capping layer for gate electrodes
CN110739270A (zh) * 2019-09-29 2020-01-31 云谷（固安）科技有限公司 一种显示面板及其制备方法
EP3882955A1 (en) * 2020-03-18 2021-09-22 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk Onderzoek TNO A method of manufacturing a semi-conducting thin film device
EP4147081B1 (en) * 2020-05-08 2025-06-11 Nil Technology ApS Methods for manufacturing multi-level structures
KR102873571B1 (ko) * 2020-07-09 2025-10-17 어플라이드 머티어리얼스, 인코포레이티드 나노구조 광학 디바이스들의 에어-갭 캡슐화
AU2021316022A1 (en) * 2020-07-29 2023-03-09 Board Of Regents, The University Of Texas System Nanofabrication of deterministic diagnostic devices
JP2022142518A (ja) * 2021-03-16 2022-09-30 キオクシア株式会社 テンプレート、マーク、及びテンプレートの製造方法
US20240280808A1 (en) * 2021-05-25 2024-08-22 Nippon Seiki Co., Ltd. Head-up display and method for designing head-up display
FR3127628A1 (fr) 2021-09-24 2023-03-31 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un moule pour nano-impression et moule associé
US20230120539A1 (en) * 2021-10-15 2023-04-20 Applied Materials, Inc. Metallized high-index blaze grating incoupler
CN115249615B (zh) * 2022-06-23 2025-03-28 中国电子科技集团公司第四十四研究所 一种消除线阵ccd光敏区台阶金属层残留的方法
EP4425532A1 (en) 2023-02-28 2024-09-04 AlixLabs AB Formation of an array of nanostructures
TW202548058A (zh) * 2024-02-21 2025-12-16 日商巴川集團股份有限公司 處理方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005530338A (ja) * 2002-06-18 2005-10-06 フリースケール セミコンダクター インコーポレイテッド 多段リソグラフィックテンプレート
US20100173494A1 (en) * 2007-06-09 2010-07-08 Rolith, Inc Method and apparatus for anisotropic etching
US20100215909A1 (en) * 2005-09-15 2010-08-26 Macdonald Susan S Photomask for the Fabrication of a Dual Damascene Structure and Method for Forming the Same
JP2011527839A (ja) * 2008-07-11 2011-11-04 アプライド マテリアルズ インコーポレイテッド 適応型の自己整合型ダブルパターニングのためのシーケンス内計測ベースのプロセス調整
WO2013137176A1 (ja) * 2012-03-12 2013-09-19 旭化成株式会社 モールド、レジスト積層体及びその製造方法並びに凹凸構造体
JP2014209509A (ja) * 2013-04-16 2014-11-06 大日本印刷株式会社 インプリントモールドの製造方法
US20150064912A1 (en) * 2013-08-30 2015-03-05 GlobalFoundries, Inc. Methods of forming integrated circuits and multiple critical dimension self-aligned double patterning processes

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045466B2 (en) * 2002-06-27 2006-05-16 Cornell Research Foundation, Inc. Three dimensional high aspect ratio micromachining
KR101243646B1 (ko) * 2004-09-21 2013-03-25 몰레큘러 임프린츠 인코퍼레이티드 인-시츄 홈 구조 형성 방법
US7202179B2 (en) 2004-12-22 2007-04-10 Hewlett-Packard Development Company, L.P. Method of forming at least one thin film device
WO2009078190A1 (ja) * 2007-12-17 2009-06-25 Toppan Printing Co., Ltd. パターン形成方法およびパターン形成体
US8084310B2 (en) * 2008-10-23 2011-12-27 Applied Materials, Inc. Self-aligned multi-patterning for advanced critical dimension contacts
JP5899931B2 (ja) * 2012-01-06 2016-04-06 大日本印刷株式会社 ナノインプリント用テンプレート及びその製造方法
TWI488238B (zh) * 2012-03-29 2015-06-11 力晶科技股份有限公司 一種半導體線路製程
US9171764B2 (en) * 2013-12-13 2015-10-27 GlobalFoundries, Inc. Methods for fabricating integrated circuits using self-aligned quadruple patterning

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005530338A (ja) * 2002-06-18 2005-10-06 フリースケール セミコンダクター インコーポレイテッド 多段リソグラフィックテンプレート
US20100215909A1 (en) * 2005-09-15 2010-08-26 Macdonald Susan S Photomask for the Fabrication of a Dual Damascene Structure and Method for Forming the Same
US20100173494A1 (en) * 2007-06-09 2010-07-08 Rolith, Inc Method and apparatus for anisotropic etching
JP2011527839A (ja) * 2008-07-11 2011-11-04 アプライド マテリアルズ インコーポレイテッド 適応型の自己整合型ダブルパターニングのためのシーケンス内計測ベースのプロセス調整
WO2013137176A1 (ja) * 2012-03-12 2013-09-19 旭化成株式会社 モールド、レジスト積層体及びその製造方法並びに凹凸構造体
JP2014209509A (ja) * 2013-04-16 2014-11-06 大日本印刷株式会社 インプリントモールドの製造方法
US20150064912A1 (en) * 2013-08-30 2015-03-05 GlobalFoundries, Inc. Methods of forming integrated circuits and multiple critical dimension self-aligned double patterning processes

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183383B2 (en) 2016-06-28 2021-11-23 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US12051589B2 (en) 2016-06-28 2024-07-30 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US11784047B2 (en) 2016-06-28 2023-10-10 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US11031245B2 (en) 2016-06-28 2021-06-08 Lan Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US12112980B2 (en) 2017-02-13 2024-10-08 Lam Research Corporation Method to create air gaps
US11637037B2 (en) 2017-02-13 2023-04-25 Lam Research Corporation Method to create air gaps
US11088019B2 (en) 2017-02-13 2021-08-10 Lam Research Corporation Method to create air gaps
US12094711B2 (en) 2017-02-17 2024-09-17 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
US11322351B2 (en) 2017-02-17 2022-05-03 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
US12437995B2 (en) 2017-02-17 2025-10-07 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
US12417916B2 (en) 2017-02-17 2025-09-16 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
US10546748B2 (en) 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
US11355353B2 (en) 2018-01-30 2022-06-07 Lam Research Corporation Tin oxide mandrels in patterning
US12183589B2 (en) 2018-01-30 2024-12-31 Lam Research Corporation Tin oxide mandrels in patterning
WO2019152362A1 (en) * 2018-01-30 2019-08-08 Lam Research Corporation Tin oxide mandrels in patterning
US11987876B2 (en) 2018-03-19 2024-05-21 Lam Research Corporation Chamfer-less via integration scheme
US12606905B2 (en) 2018-03-19 2026-04-21 Lam Research Corporation Chamfer-less via integration scheme
US11887846B2 (en) 2018-06-26 2024-01-30 Lam Research Corporation Deposition tool and method for depositing metal oxide films on organic materials
WO2020005487A1 (en) * 2018-06-26 2020-01-02 Lam Research Corporation Deposition tool and method for depositing metal oxide films on organic materials
CN112334598A (zh) * 2018-06-26 2021-02-05 朗姆研究公司 用于在有机材料上沉积金属氧化物膜的沉积工具和方法
US11848212B2 (en) 2019-06-27 2023-12-19 Lam Research Corporation Alternating etch and passivation process
WO2020263757A1 (en) * 2019-06-27 2020-12-30 Lam Research Corporation Alternating etch and passivation process
US12293919B2 (en) 2019-06-27 2025-05-06 Lam Research Corporation Alternating etch and passivation process
US11551938B2 (en) 2019-06-27 2023-01-10 Lam Research Corporation Alternating etch and passivation process
US12584216B2 (en) 2021-04-21 2026-03-24 Lam Research Corporation Minimizing tin oxide chamber clean time
KR20230131104A (ko) * 2022-03-04 2023-09-12 창원대학교 산학협력단 고종횡비를 갖는 다단계 고분해능 나노패턴 및 그 제조방법
WO2025179137A1 (en) * 2024-02-23 2025-08-28 Quantinuum Llc Apparatuses, systems, and methods for fabrication of three-level structures

Also Published As

Publication number Publication date
US9941389B2 (en) 2018-04-10
US9972698B1 (en) 2018-05-15
WO2016172116A1 (en) 2016-10-27
US9972699B1 (en) 2018-05-15
KR102329363B1 (ko) 2021-11-19
JP6580705B2 (ja) 2019-09-25
US20160308020A1 (en) 2016-10-20
JP2018513565A (ja) 2018-05-24

Similar Documents

Publication Publication Date Title
KR102329363B1 (ko) 대면적 다단 나노구조의 제조
US20220254644A1 (en) Pitch Reduction Technology Using Alternating Spacer Depositions During the Formation of a Semiconductor Device and Systems Including Same
CN101405216B (zh) 形貌引导的图案化
US7312158B2 (en) Method of forming pattern
CN103367258B (zh) 半导体线路结构及其制作工艺
TWI360161B (en) Pitch multiplication using self-assembling materia
US9087792B2 (en) Integration of dense and variable pitch fin structures
US7807578B2 (en) Frequency doubling using spacer mask
US8357618B2 (en) Frequency doubling using a photo-resist template mask
US7846849B2 (en) Frequency tripling using spacer mask having interposed regions
US20090017631A1 (en) Self-aligned pillar patterning using multiple spacer masks
TW200937573A (en) Methods for isolating portions of a loop of pitch-multiplied material and related structures
JP2005217402A (ja) 自動位置合わせされた整流素子を用いるナノメートルスケールのメモリデバイスおよびその作成方法
TW201234565A (en) Methods and apparatus for forming line and pillar structures for three dimensional memory arrays using double subtractive process and imprint lithography
KR20150064264A (ko) 나노 스케일 형상 구조 및 형성 방법
US20150031185A1 (en) Methods of fabricating semiconductor devices and semiconductor devices fabricated thereby
CN103489839B (zh) 硬掩模间隙壁结构及其制作方法
TW200908080A (en) Methods for forming patterns
CN103996604B (zh) 一种采用双侧墙工艺形成超低尺寸图形的方法
CN112447528A (zh) 集成电路的制作方法
Joseph et al. Fabrication of self-aligned multilevel nanostructures
Joseph Self-aligned integrated nanostructures fabricated by UV-nanoimprint lithography
CN103996602A (zh) 一种采用双侧墙工艺形成超低尺寸图形的方法
CN118119182B (zh) 一种垂直超薄沟道dram单元器件的制备方法
US20090130854A1 (en) Patterning structure and method for semiconductor devices

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 5

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000