KR20190108041A - 데시메이트된 위상 검출기 회로에 대한 시스템 및 방법 - Google Patents

데시메이트된 위상 검출기 회로에 대한 시스템 및 방법 Download PDF

Info

Publication number
KR20190108041A
KR20190108041A KR1020190008825A KR20190008825A KR20190108041A KR 20190108041 A KR20190108041 A KR 20190108041A KR 1020190008825 A KR1020190008825 A KR 1020190008825A KR 20190008825 A KR20190008825 A KR 20190008825A KR 20190108041 A KR20190108041 A KR 20190108041A
Authority
KR
South Korea
Prior art keywords
decimated
signal
counter
output
bbpd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020190008825A
Other languages
English (en)
Other versions
KR102764004B1 (ko
Inventor
발렌타인 아브람존
아미르해니 아미르
피. 아눕 호세
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Publication of KR20190108041A publication Critical patent/KR20190108041A/ko
Application granted granted Critical
Publication of KR102764004B1 publication Critical patent/KR102764004B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/16—Circuits for carrying over pulses between successive decades
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

데시메이트된 위상 검출기 회로에 대한 시스템 및 방법은 뱅뱅 위상 검출기(BBPD), 상기 BBPD의 업(UP) 출력에 연결된 업 롤링 카운터, 및 상기 BBPD의 다운(DOWN) 출력에 연결된 다운 롤링 카운터를 포함한다. 전하 펌프는 상기 업 롤링 카운터 및 상기 다운 롤링 카운터에 연결되고, 상기 업 롤링 카운터로부터 데시메이트된(decimated) 업 신호를 수신하도록 구성되며, 상기 다운 롤링 카운터로부터 데시메이트된 다운 신호를 수신하도록 구성된다. 상기 전하 펌프는 상기 수신된 데시메이트된 업 신호 및 데시메이트된 다운 신호에 따라 제어 전압을 제공하도록 구성된다.

Description

데시메이트된 위상 검출기 회로에 대한 시스템 및 방법{SYSTEM AND METHOD FOR A DECIMATED PHASE DETECTOR CIRCUIT}
본 발명은 데시메이트된 위상 검출기 회로에 대한 시스템 및 방법에 관한 것이다.
본 발명의 일부 실시예는 아날로그 클럭 데이터 복구 (clock data recovery, CDR) 신호에서 뱅뱅 위상 검출기에 관한 것이다.
직렬 링크는 채널을 통해 수신기에 연결된 송신기를 포함한다. 수신기는 입력 데이터의 위상에 정렬되는 클럭을 생성하도록 구성된 회로를 포함한다.
도 1은 국소적으로 생성된 클럭을 입력 데이터 신호에 정렬되도록 구성된 종래 CDR 회로를 나타낸다.
도 1을 참조하면, 종래 CDR 시스템(100)은 입력 데이터를 샘플링하고 샘플링된 데이터를 뱅뱅 위상 검출기(120)에게 제공하는 데이터 및 크로싱 슬라이서(110)를 포함한다. 뱅뱅 위상 검출기(120)는 전압 제어 발진기(voltage controlled oscillator, VCO)(130)에 의해 생성된 클럭의 위상이 입력 데이터에 정렬되어 있는지(예를 들어, 동위상인지) 여부를 결정한다. 뱅뱅 위상 검출기는 초기 위상 또는 후기 위상을 포함하거나, 또는 유용한 정보가 없는(예를 들어, 위상 정렬을 결정하기 위해 필요한 데이터 천이(transition)가 없는) 3가지 상태를 갖는다. 뱅뱅 위상 검출기(120)는 현재 상태에 기반하여 업(up) 또는 다운(down) 값을 출력한다. 업(up) 또는 다운(down) 신호는 VCO(130)의 제어 전압을 증가 또는 감소시키는 스위치를 활성화시키는 전하 펌프(140)에게 제공된다. 예를 들어, 전하 펌프(140)에서 업(up) 신호가 수신되면, 전하 펌프(140)는 VCO(130)의 제어 전압을 증가시키고, 생성된 클럭의 속도는 증가된다. 유사하게, 전하 펌프(140)에서 다운(down) 신호가 수신되면, 전하 펌프(140)는 VCO(130)의 제어 전압을 감소시키고, 생성된 클럭의 속도는 감소된다.
전하 펌프와 뱅뱅 위상 검출기를 사용하는 CDR은 많은 문제점을 갖고 있다. 예를 들어, 루프는 심볼간간섭(inter-symbol interference, ISI) 때문에 지터(jitter)를 필터링하는 낮은 대역폭을 가져야 하고, 루프는 큰 전하 펌프 커패시터(C) 또는 작은 전하 펌프 전류(Icp) 중 하나를 필요로 하며, 루프는 전하 펌프가 불일치(mismatch), 전하 주입(charge injection), 및 기타 비이상성(non-idealities)에 민감해지도록 할 수 있다. 또한, 고주파수, 특히 작은 전하 펌프 전류(Icp)(예를 들어, 전하 주입은 Icp를 압도할 수 있음)로 전하 펌프를 동작시키는 것은 어려울 수 있다.
따라서, 뱅뱅 위상 검출기로부터 업(up) 및 다운(down)의 수를 데시메이팅하는 방법이 필요하다. 뱅뱅 위상 검출기의 출력을 데시메이팅하는 종래 방법은 종종 정보를 폐기한다. 예를 들어, 일부 시스템은 뱅뱅 위상 검출기를 팩터(factor) N만큼 데시메이트한다(예를 들어, 모든 N번째 출력이 제공됨). 일부 시스템은 모든 업(up)을 더하고 일정 주기 동안 모든 다운(down)을 빼며 결과 신호를 출력함으로써 데시메이트한다. 그러나, 이 합산 방법은 발생된 다운(down) 보다 많은 업(up) 또는 발생된 업(up) 보다 많은 다운(down)을 폐기한다. 따라서, 보다 적은 전력 및 공간을 필요로 하고 뱅뱅 위상 검출기에 의해 출력되는 업(up) 및 다운(down)의 수의 충실도(fidelity)를 유지하는 개선된 시스템 및 방법이 요구된다.
상기 정보는 본 발명의 실시예의 배경에 대한 이해를 높이기 위한 것일 뿐이므로, 본 발명은 종래 기술을 형성하지 않는 정보를 포함할 수 있다.
보다 적은 전력 및 공간을 필요로 하고 뱅뱅 위상 검출기에 의해 출력되는 업(up) 및 다운(down)의 수의 충실도(fidelity)를 유지하는 데시메이트된 위상 검출기 회로에 대한 시스템 및 방법을 제공한다.
본 발명의 일부 실시예들은 데시메이트된 위상 검출기 회로에 대한 시스템 및 방법을 제공한다. 데시메이트된 검출기 회로는 뱅뱅 위상 검출기(BBPD), 상기 BBPD의 업(UP) 출력에 연결된 업 롤링 카운터, 및 상기 BBPD의 다운(DOWN) 출력에 연결된 다운 롤링 카운터를 포함한다. 데시메이트된 검출기 회로는 또한 상기 업 롤링 카운터 및 상기 다운 롤링 카운터에 연결되고, 상기 업 롤링 카운터로부터 데시메이트된(decimated) 업 신호를 수신하도록 구성되며, 상기 다운 롤링 카운터로부터 데시메이트된 다운 신호를 수신하도록 구성된 전하 펌프를 포함한다. 상기 전하 펌프는 상기 수신된 데시메이트된 업 신호 및 데시메이트된 다운 신호에 따라 제어 전압을 제공하도록 구성된다.
다양한 실시예에서, 상기 업 롤링 카운터는 상기 BBPD의 업 출력에 의해 업(UP)이 제공될 때마다 업 상태(UP state)를 증가시키도록 구성될 수 있고, 상기 다운 롤링 카운터는 상기 BBPD의 다운 출력에 의해 다운(DOWN)이 제공될 때마다 다운 상태(DOWN state)를 증가시키도록 구성될 수 있다.
다양한 실시예에서, 상기 업 롤링 카운터는 상기 업 롤링 카운터의 상기 업 상태가 0으로 롤 오버(roll over)될 때마다 상기 데시메이트된 업 신호를 출력하도록 구성될 수 있고, 상기 다운 롤링 카운터는 상기 다운 롤링 카운터의 상기 다운 상태가 0으로 롤 오버될 때마다 상기 데시메이트된 다운 신호를 출력하도록 구성될 수 있다.
다양한 실시예에서, 상기 업 롤링 카운터는 상기 BBPD의 상기 업 출력에 연결된 업 리플 카운터; 및 상기 업 리플 카운터의 출력에 연결된 업 폴링 에지 검출기를 포함할 수 있다. 다양한 실시예에서, 상기 업 폴링 에지 검출기는 상기 업 리플 카운터가 롤 오버할 때 상기 데시메이트된 업 신호를 출력하도록 구성될 수 있다.
다양한 실시예에서, 상기 다운 롤링 카운터는 상기 BBPD의 상기 다운 출력에 연결된 다운 리플 카운터; 및 상기 다운 리플 카운터의 출력에 연결된 다운 폴링 에지 검출기를 포함할 수 있다. 다양한 실시예에서, 상기 다운 폴링 에지 검출기는 상기 다운 리플 카운터가 롤 오버할 때 상기 데시메이트된 다운 신호를 출력하도록 구성될 수 있다.
다양한 실시예에서, 상기 BBPD는 이중 데이터 레이트 BBPD를 포함할 수 있고, 상기 업 리플 카운터 및 다운 리플 카운터는 이중 데이터 레이트 인터페이스를 포함할 수 있다.
다양한 실시예에서, 상기 전하 펌프는 전체 데시메이트된 업 신호에서 전체 데시메이트된 다운 신호를 뺀 값을 저장하도록 구성된 적분기일 수 있다.
다양한 실시예에서, 상기 업 롤링 카운터는 상기 BBPD로부터 수신된 매 2N번째 업 신호 후에 상기 데시메이트된 업 신호를 출력하도록 구성된 업 N-비트 롤링 카운터일 수 있고, 상기 다운 롤링 카운터는 상기 BBPD로부터 수신된 매 2N번째 다운 신호 후에 상기 데시메이트된 다운 신호를 출력하도록 구성된 다운 N-비트 롤링 카운터일 수 있다.
다양한 실시예에서, 상기 업 N-비트 롤링 카운터는 상기 BBPD로부터 수신된 매 네번째 업 신호 후에 상기 데시메이트된 업 신호를 출력하도록 구성된 업 2-비트 롤링 카운터일 수 있다.
다양한 실시예에서, 상기 다운 N-비트 롤링 카운터는 상기 BBPD로부터 수신된 매 네번째 다운 신호 후에 상기 데시메이트된 다운 신호를 출력하도록 구성된 다운 2-비트 롤링 카운터일 수 있다.
다양한 실시예에서, 상기 데시메이트된 위상 검출기 회로는 상기 제어 전압에 따라 클럭을 생성하도록 구성된 전압 제어 발진기를 더 포함할 수 있다.
다양한 실시예에서, 뱅뱅 위상 검출기를 데시메이팅하는 방법은 업 롤링 카운터에서, 뱅뱅 위상 검출기(BBPD)로부터 업(UP) 신호를 수신하고, 수신된 각각의 업 신호에 대한 업 상태(UP state)를 증가시키는 단계; 다운 롤링 카운터에서, 상기 BBPD로부터 다운(DOWN) 신호를 수신하고, 수신된 각각의 다운 신호에 대한 다운 상태(DOWN state)를 증가시키는 단계; 상기 업 롤링 카운터에 의해, 상기 업 롤링 카운터의 상기 업 상태가 0으로 롤 오버(roll over)될 때마다 데시메이트된(decimated) 업 신호를 제공하는 단계; 및 상기 다운 롤링 카운터에 의해, 상기 다운 롤링 카운터의 상기 다운 상태가 0으로 롤 오버될 때마다 데시메이트된 다운 신호를 제공하는 단계를 포함한다.
다양한 실시예에서, 상기 방법은 전하 펌프에서, 전체 데시메이트된 다운 신호를 뺀 전체 데시메이트된 업 신호를 적분하는 단계를 더 포함할 수 있다.
다양한 실시예에서, 상기 방법은 상기 전하 펌프에 의해, 상기 전체 데시메이트된 다운 신호를 뺀 상기 전체 데시메이트된 업 신호에 따라 제어 전압을 제공하는 단계를 더 포함할 수 있다.
다양한 실시예에서, 상기 제어 전압은 전압 제어 발진기에게 제공될 수 있다.
다양한 실시예에서, 상기 업 롤링 카운터는 상기 BBPD의 업 출력에 연결된 업 리플 카운터; 및 상기 업 리플 카운터의 출력에 연결된 업 폴링 에지 검출기를 포함할 수 있다.
다양한 실시예에서, 상기 업 폴링 에지 검출기는 상기 업 리플 카운터가 0으로 롤 오버할 때 상기 데시메이트된 업 신호를 출력하도록 구성될 수 있다.
다양한 실시예에서, 상기 다운 롤링 카운터는 상기 BBPD의 다운 출력에 연결된 다운 리플 카운터; 및 상기 다운 리플 카운터의 출력에 연결된 다운 폴링 에지 검출기를 포함할 수 있다.
다양한 실시예에서, 상기 다운 폴링 에지 검출기는 상기 다운 리플 카운터가 0으로 롤 오버할 때 상기 데시메이트된 다운 신호를 출력하도록 구성될 수 있다.
다양한 실시예에서, 상기 업 롤링 카운터는 상기 BBPD로부터 수신된 매 2N번째 업 신호 후에 상기 데시메이트된 업 신호를 출력하도록 구성된 업 N-비트 롤링 카운터일 수 있다.
다양한 실시예에서, 상기 다운 롤링 카운터는 상기 BBPD로부터 수신된 매 2N번째 다운 신호 후에 상기 데시메이트된 다운 신호를 출력하도록 구성된 다운 N-비트 롤링 카운터일 수 있다.
다양한 실시예에서, 뱅뱅 위상 검출기를 데시메이팅하는 방법은 업 롤링 카운터에서, 뱅뱅 위상 검출기(BBPD)로부터 수신된 업(UP) 신호에 기반하여 업 상태(UP state)를 증가시키는 단계; 다운 롤링 카운터에서, 상기 BBPD로부터 수신된 다운(DOWN) 신호에 기반하여 다운 상태(DOWN state)를 증가시키는 단계; 상기 업 롤링 카운터에 의해, 상기 업 롤링 카운터의 상기 업 상태가 0으로 롤 오버(roll over)될 때마다, 데시메이트된(decimated) 업 신호를 전하 펌프에게 제공하는 단계; 상기 다운 롤링 카운터에 의해, 상기 다운 롤링 카운터의 상기 다운 상태가 0으로 롤 오버될 때마다, 데시메이트된 다운 신호를 상기 전하 펌프에게 제공하는 단계; 및 상기 전하 펌프에서, 전체 데시메이트된 다운 신호를 뺀 전체 데시메이트된 업 신호를 적분하는 단계를 포함할 수 있다.
다양한 실시예에서, 상기 업 롤링 카운터는 상기 BBPD의 업 출력에 연결된 업 리플 카운터; 및 상기 업 리플 카운터의 출력에 연결된 업 폴링 에지 검출기를 포함할 수 있다. 다양한 실시예에서, 상기 업 폴링 에지 검출기는 상기 업 리플 카운터의 상기 업 상태가 롤 오버될 때 상기 데시메이트된 업 신호를 출력하도록 구성될 수 있다.
다양한 실시예에서, 상기 다운 롤링 카운터는 상기 BBPD의 다운 출력에 연결된 다운 리플 카운터; 및 상기 다운 리플 카운터의 출력에 연결된 다운 폴링 에지 검출기를 포함할 수 있다. 다양한 실시예에서, 상기 다운 폴링 에지 검출기는 상기 다운 리플 카운터의 다운 상태가 롤 오버될 때 상기 데시메이트된 다운 신호를 출력하도록 구성될 수 있다.
다양한 실시예에서, 상기 방법은 상기 전하 펌프에 의해, 상기 전체 데시메이트된 다운 신호를 뺀 상기 전체 데시메이트된 업 신호에 따라 제어 전압을 제공하는 단계를 더 포함할 수 있다.
다양한 실시예에서, 상기 업 롤링 카운터는 상기 BBPD로부터 수신된 매 2N번째 업 신호 후에 상기 데시메이트된 업 신호를 출력하도록 구성된 업 N-비트 롤링 카운터를 포함할 수 있다.
다양한 실시예에서, 상기 다운 롤링 카운터는 상기 BBPD로부터 수신된 매 2N번째 다운 신호 후에 상기 데시메이트된 다운 신호를 출력하도록 구성된 다운 N-비트 롤링 카운터를 포함할 수 있다.
본 발명의 실시예에 따르면, 보다 적은 전력 및 공간을 필요로 하고, 뱅뱅 위상 검출기에 의해 출력되는 업(up) 및 다운(down)의 수의 충실도(fidelity)를 유지할 수 있다.
도 1은 국소적으로 생성된 클럭을 입력 데이터 신호에 정렬되도록 구성된 종래 CDR 회로를 도시한다.
도 2a는 본 발명의 다양한 실시예에 따른 데시메이트된 BBPD 회로를 갖는 CDR을 도시한다.
도 2b는 본 발명의 다양한 실시예에 따른 도 2a의 롤링 카운터의 동작의 타이밍 다이어그램을 도시한다.
도 2c는 본 발명의 다양한 실시예에 따른 데시메이트된 BBPD의 동작의 흐름도를 도시한다.
도 3은 본 발명의 다양한 실시예에 따른 타이밍 다이어그램을 도시한다.
도 4는 여러가지 데시메이션(decimation) 기술을 사용하여 데시메이트되고 전하 펌프에 의해 적분된 BBPD의 업/다운 신호의 출력의 시뮬레이트된 도표(plot)를 도시한다.
도 5는 다양한 실시예에 따른 업 롤링 카운터 및 다운 롤링 카운터의 실시예를 도시한다.
도 6은 다양한 실시예에 따른 제1 롤링 카운터 스테이지(stage)에서의 이중 데이터 레이트(dual data rate, DDR) 인터페이스를 도시한다.
본 발명의 개념의 특징 및 이를 달성하는 방법은 상술한 실시 예 및 첨부된 도면의 상세한 설명을 참조하여 보다 용이하게 이해될 수 있다. 상술한 실시 예는 첨부된 도면을 참조하여 보다 상세하게 설명되었지만, 동일한 도면 부호는 동일한 구성 요소를 지칭한다. 그러나, 본 발명은 다양한 다른 형태로 구현될 수 있으며, 본 명세서에 도시된 실시 예에만 한정되는 것으로 해석되어서는 안 된다. 오히려, 이들 실시 예는 본 발명이 철저하고 완전하게 될 수 있도록 예로서 제공되며, 본 발명의 양상 및 특징을 당업자에게 충분히 전달될 것이다. 따라서, 본 발명의 실시 형태들의 양태 및 특징들의 완전한 이해를 위해 당업자에게 필요하지 않은 프로세스, 엘리먼트 및 기술은 설명되지 않을 수 있다. 특별히 언급하지 않는 한, 첨부된 도면 및 상세한 설명 전반에 걸쳐 동일한 참조 번호는 동일한 요소를 나타내며, 그에 대한 설명은 반복하지 않는다. 도면에서, 요소, 층 및 영역의 상대적 크기는 명확성을 위해 과장될 수 있다.
본 발명의 실시예들은 뱅뱅 위상 검출기(bang-bang phase detector, BBPD)의 출력을 데시메이팅(decimating)하는 시스템 및 방법을 포함한다. 다양한 실시예에서, 상기 시스템 및 방법은 데시메이트된 업(up) 및 다운(down) 신호를 적분하면서 BBPD 출력의 데시메이션(decimation)을 허용하여 표준 전하 펌프를 사용하는 동안 에러 누적이 없도록 한다(즉, 멀티 비트 DAC가 전하 펌프를 구동할 필요가 없음). 다양한 실시예에서, 제1 롤링 카운터는 BBPD에 의해 생성된 업 펄스(up pulses)의 수를 카운트(count)하는데 사용되고, 제2 롤링 카운터는 BBPD에 의해 생성된 다운 펄스(down pulses)의 수를 카운트하는데 사용된다. 롤링 카운터가 최대값에 도달하면, 롤링 카운터는 데시메이트된 출력을 전하 펌프에게 제공하고, 초기 0 카운트로 롤 오버(roll over)하며, 0부터 카운팅을 계속한다.
도 2a는 본 발명의 다양한 실시예에 따른 데시메이트된 BBPD 회로를 갖는 CDR을 도시한다. 도 2b는 본 발명의 다양한 실시예에 따른 도 2a의 롤링 카운터의 동작의 타이밍 다이어그램을 도시한다. 도 2c는 본 발명의 다양한 실시예에 따른 데시메이트된 BBPD의 동작의 흐름도를 도시한다.
도 2a 내지 도 2c를 참조하면, 다양한 실시예에서, CDR(200)은 정확한 데시메이션을 제공하기 위해 롤링 카운터와 데시메이트된 위상 검출기 회로를 포함한다. 다양한 실시예에서, CDR(200)은 입력 데이터를 수신하는 슬라이서(210), 입력 데이터의 위상을 현재 클럭(clock, CLK)과 비교하는 뱅뱅 위상 검출기(bang-bang phase detector, BBPD)(220), BBPD(220)의 각각의 업(UP) 출력을 카운팅하는 업 롤링 카운터(230), BBPD(220)의 각각의 다운(DOWN) 출력을 카운팅하는 다운 롤링 카운터(240), 전압 제어 발진기(voltage controlled oscillator, VCO)(260)가 클럭(CLK)을 생성하도록 제어 전압을 유지 및 변경하는 전하 펌프(250)를 포함한다. 다양한 실시예에서, 전하 펌프(250)는 적분기(예를 들어, VCO(260)를 제어하기 위한 전압을 유지하는 커패시터 기반 회로)를 포함한다.
다양한 실시예에서, 슬라이서(210)는 송신기로부터 데이터를 수신하고, BBPD(220)는 슬라이서(210) 출력에 기반하여(예를 들어, VCO(260)에 의해 생성된 클럭의 위상 정렬에 기반하여) 업(UP) 신호 및 다운(DOWN) 신호를 출력하거나 신호를 출력하지 않는다. 다양한 실시예에서, 업 롤링 카운터(230) 및 다운 롤링 카운터(240)는 전하 펌프(250)를 구동하도록 구성된 N-비트(예를 들어, 2-비트) 카운터이다. N-비트 카운터를 사용하여 BBPD(220)의 출력을 2N 만큼(예를 들어, 2-비트 카운터에 대해 4만큼) 데시메이션시킨다. 예를 들어, 도 2b를 참조하면, 타이밍 다이어그램은 2-비트 롤링 카운터를 사용할 때 예시적인 BBPD 출력 및 업 롤링 카운터(230), 다운 롤링 카운터(240), 및 전하 펌프 적분기의 대응하는 상태를 도시한다. 다양한 실시예에서, BBPD(220)는 VCO(260)가 클럭 속도(speed)를 증가시킬 때 업(UP)을 출력할 수 있고, VCO(260)가 클럭 속도(speed)를 감소시킬 때 다운(DOWN)을 출력할 수 있으며, 결정이 이루어지지 않을 때 둘 중 어느 신호도 출력하지 않을 수 있다(예를 들어, 신호를 출력하지 않을 수 있음)(S200). 다양한 실시예에서, 업 롤링 카운터(230) 및 다운 롤링 카운터(240)는 BBPD(220)에 의해 출력된 업 및 다운 신호의 수에 따라 업 및 다운 상태를 증가시키도록 구성된다(S210). 예를 들어, BBPD(220)에 의한 각각의 업(UP) 출력은 업 롤링 카운터(230)가 상태를 한번씩 증가시키는 결과를 가져온다. 유사하게, BBPD(220)에 의한 다운(DOWN) 출력은 다운 롤링 카운터(240)가 상태를 한번씩 증가시키는 결과를 가져온다. 업 롤링 카운터(230) 및 다운 롤링 카운터(240)는 2-비트 카운터이기 때문에, 업 롤링 카운터(230) 및 다운 롤링 카운터(240)는 자신의 상태가 0의 값으로 롤 오버되기 전에 3개의 업/3개의 다운까지 카운트 할 수 있다(예를 들어, 4번째 업 때, 롤링 카운터의 상태가 0으로 롤 오버됨). 롤 오버가 발생할 때마다, 업 롤링 카운터(230) 및 다운 롤링 카운터(240)는 데시메이트된 업/다운 신호를 전하 펌프(250)(예를 들어, 전하 펌프 적분기)에게 제공한다(S220). 전하 펌프(250)는 업/다운 신호의 수에 따라 제어 전압을 유지하고, VCO(260)의 클럭 출력을 변경하기 위해 VCO(260)에게 제어 전압을 제공한다(S230).
이 실시예에서, 업 롤링 카운터(230) 및 다운 롤링 카운터(240)는 2-비트 카운터이기 때문에, 전하 펌프(250)에게 제공된 각각의 데시메이트된 업 또는 다운 출력은 BBPD(220)로부터의 4개의 업/다운 출력과 동등한 효과를 갖는다. 예를 들어, 데시메이트되지 않은 BBPD(220)에서, 전하 펌프(250)는 커패시터 전류 Icp를 인가하거나 커패시터 전류 Icp를 제거함으로써 전하 펌프 적분기에서 제어 전압을 점진적으로 증가시킬 수 있다. 따라서, 다양한 실시예에서, Icp는 데시메이션(예를 들어, BBPD(220)가 4만큼 데시메이트되기 때문에 4의 팩터(factor))에 따라 증가되어야 한다. 다양한 다른 실시예에서, Icp는 동일할 수 있고, VCO(260)는 데시메이션을 설명하기 위해 증가된 감도(sensitivity)를 가질 수 있다(예를 들어, VCO(260)는 제어 전압의 변화에 따라 4배 더 민감할 수 있다). 유사하게, 3-비트 카운터가 2-비트 카운터 대신에 사용되면, BBPD(220)는 8만큼 데시메이트될 수 있고(예를 들어, 업 롤링 카운터(230)가 0으로 롤 오버하기 전에 8개의 업(UP)이 필요할 수 있음), 데시메이트된 업 및 다운 신호는 8개의 일반 BBPD 업/다운 신호와 동일하다.
도 2b에 도시된 바와 같이, BBPD(220)에 의해 네 번째 업(UP)이 TO에서 출력된 후, 업 롤링 카운터(230)는 0으로 롤 오버하고, 데시메이트된 업 펄스는 제공된다. 업(UP) 값이 누적될 때, 다운(DOWN) 값 또한 BBPD(220)에 의해 공급되어 다운 롤링 카운터(240)에 누적된다. BBPD(220)에 의해 네 번째 다운(DOWN)이 T1에서 출력되면, 다운 롤링 카운터(240)는 0으로 롤 오버하고, 데시메이트된 다운 펄스는 제공된다.
도 3은 본 발명의 다양한 실시예에 따른 타이밍 다이어그램을 도시한다.
도 3을 참조하면, 다양한 실시예에서, 데시메이트된 위상 검출기 회로에 대한 시스템은 BBPD(220)에 의해 제공된 업 및 다운의 합계(running sum)을 추적한다. 예를 들어, 전술한 바와 같이, 전하 펌프(250)는 적분기를 포함한다. 전하 펌프 적분기는 거친(coarse)(예를 들어, 데시메이트된) 업/다운 펄스를 포함하는 반면 업 롤링 카운터(230) 및 다운 롤링 카운터(240)는 미세한(fine) 업/다운 펄스를 포함한다. 예를 들어, T0에서, 업 롤링 카운터(230), 다운 롤링 카운터(240), 및 전하 펌프(250)는 각각 초기에는 0이다. 타이밍 다이어그램의 첫 번째 라인은 BBPD(220)의 풀-레이트 출력(full-rate output)을 포함한다. 풀-레이트 출력은 두 개의 초기 업(UP) 출력, 0 출력, 다운(DOWN) 출력, 네 개의 업 출력, 0 출력, 및 세 개의 다운 출력을 포함한다. 각각 업 및 다운 출력은 업 롤링 카운터(230) 및 다운 롤링 카운터(240)에 의해 추적된다. T1에서, BBPD(220)는 네 번째 업 출력을 출력하고, 업 롤링 카운터(230)는 0으로 롤 오버하며, 데시메이트된 업 펄스는 4의 값을 저장하는 전하 펌프 적분기에게 제공된다. T1 후에, BBPD(220)는 T2에서 네 번째 다운 출력이 수신될 때까지 계속해서 업, 0, 및 다운 출력을 출력한다. T2에서, 다운 롤링 카운터(240)는 0으로 롤 오버하고, 데시메이트된 다운 펄스는 전하 펌프 적분기에게 제공되며, 전하 펌프 적분기의 저장된 값은 다시 0으로 감소된다. 타이밍 다이어 그램의 맨 아래 라인은 상기 시스템이 업 롤링 카운터(230) 및 다운 롤링 카운터(240)와 전하 펌프 적분기 사이에 수신된 모든 업 및 다운 펄스에 대한 전체 계산을 어떻게 유지하는 지를 보여준다. 예를 들어, T0에서 누적 값은 0이다(예를 들어, 업 롤링 카운터(230), 다운 롤링 카운터(240), 전하 펌프 적분기는 각각 0임). T1에서, 업 롤링 카운터(230)는 0으로 롤 오버하고 다운 롤링 카운터(240)는 1이며 전하 펌프 적분기는 4이므로, 누적 값은 3이다(예를 들어, 0-1+4=3). T2에서, 업 롤링 카운터(230)는 2의 값을 가지고 다운 롤링 카운터(240) 및 전하 펌프 적분기는 모두 0이므로, 누적 값은 2이다(예를 들어, 2-0-0=2). 따라서, 임의의 주어진 시간에서, 업(UP) 신호의 수에서 다운(DOWN) 신호의 수를 뺀 합계(running sum)는 유지된다.
도 4는 여러가지 데시메이션(decimation) 기술을 사용하여 데시메이트된 BBPD의 적분된 업/다운 신호의 시뮬레이트된 도표(plot)를 도시한다.
도 4를 참조하면, BBPD의 적분된 업/다운 출력은 도시된다. 도표는 이상적인 데시메이트되지 않은(undecimated) 도표(400)를 포함한다. 다양한 실시예에서, 도표(400)는 제안된 데시메이트된 시스템 도표(410), 4만큼 심플 데시메이트 도표(420), 및 4에 대한 다수표(majority vote) 도표(430)를 포함한다. 도 4에 도시된 바와 같이, 제안된 데시메이트된 시스템 도표(410)는 이상적인 데시메이트되지 않은(undecimated) 도표(400)를 면멸히 추적하지만, 4만큼 심플 데시메이트 도표(420) 및 4에 대한 다수표(majority vote) 도표(430)는 거의 정확하지 않다.
도 5는 다양한 실시예에 따른 업 롤링 카운터 및 다운 롤링 카운터의 실시예를 도시한다.
도 5를 참조하면, 업 및 다운 롤링 카운터(500)는 리플 카운터를 사용하여 구현될 수 있다. 다양한 실시예에서, 리플 카운터의 사용은 롤링 카운터의 타이밍을 단순화시킬 수 있고, 롤링 카운터에 의해 소비되는 전력을 감소시킬 수 있다. 도시된 실시예에서, 시스템은 8만큼 데시메이트 동작을 구현하지만, 다양한 실시예에서, 리플 카운터는 N-비트 리플 카운터로서 구현될 수 있다. 도 5는 또한 BBPD로부터의 업(UP) 신호에 대한 리플 카운터의 동작을 나타내는 대응 타이밍 다이어그램을 포함한다. 시스템은 BBPD로부터의 다운(DOWN) 신호와 관련하여 유사하게 동작한다는 것으로 이해되어야 한다.
다양한 실시예에서, 업 리플 카운터(510)는 업(UP) 입력에 XOR 게이트(exclusive OR gate)(512) 및 3개의 플립플롭(flip-flop)(514, 516, 518)(예를 들어, 8만큼 데시메이트하기 위해 3비트까지 카운팅하는 플립플롭)을 포함한다. 유사하게, 다운 리플 카운터(520)는 다운(DOWN) 입력에 XOR 게이트(exclusive OR gate)(522) 및 3개의 플립플롭(524, 526, 528)을 포함한다. 업 및 다운 리플 카운터(510, 520)의 출력은 각각 리플 카운터(510, 520)가 0으로 롤 오버할 때(예를 들어, BBPD로부터의 8개의 업 또는 다운 신호 후에) 데시메이트된 업 및 다운 신호를 제공하도록 구성된 폴링 에지 검출기(530, 540)에 연결된다. 다양한 실시예에서, 폴링 에지 검출기(530, 540)는 리플 카운터 클럭(550)에 의해 생성된 데시메이트된 클럭을 제공받는다. 리플 카운터 클럭(550)은 저주파(lower frequency)를 동작시키는 입력 클럭에 기반하여 클럭을 출력하도록 구성될 수 있다. 예를 들어, 타이밍 다이어그램에 도시된 바와 같이, clk4는 입력 클럭(clk)의 주파수의 1/4에서 동작한다. 느린 클럭은 폴링 에지 검출기에서 플립플롭이 상태를 빠르게 업데이트하지 못하도록 한다.
다양한 실시예에서, 업 폴링 에지 검출기(530)는 두 개의 플립플롭(532, 534), 및 제1 플립플롭(532)의 출력에 연결된 인버터 및 제2 플립플롭(534)에 연결된 제2 출력을 갖는 AND 게이트(536)를 포함한다. 다양한 실시예에서, 다운 폴링 에지 검출기(540)는 또한 두 개의 플립플롭(542, 544), 및 제1 플립플롭(542)의 출력에 연결된 인버터 및 제2 플립플롭(544)에 연결된 제2 출력을 갖는 AND 게이트(546)를 포함한다. 폴링 에지 검출기(530, 540)는 리플 카운터가 롤 오버할 때마다 데시메이트된 업 또는 데시메이트된 다운 신호를 출력한다. 예를 들어, T0에서 타이밍 다이어그램을 참조하면, 업 리플 카운터(510)는 BBPD로부터의 업 신호(예를 들어, 업 상태를 증가시킴으로써)를 카운팅을 시작한다. 업 리플 카운터(510)에서 8개의 업(예를 들어, T1에서)이 수신된 후에, 업 폴링 에지 검출기(530)는 업 리플 카운터(510)가 롤 오버하는 것을 검출하고, 데시메이트된 업 신호는 출력된다.
도 6은 다양한 실시예에 따른 제1 롤링 카운터 스테이지(stage)에서의 이중 데이터 레이트(dual data rate, DDR) 인터페이스를 도시한다.
도 6을 참조하면, 다양한 실시예에서, 업 및 다운 리플 카운터는 DDR 업 및 다운을 수용하도록 변경될 수 있다. 예를 들어, DDR BBPD는 네 개의 출력, 홀수 업(UP_odd), 짝수 업(UP_even), 홀수 다운(DOWN_odd), 및 짝수 다운(DOWN_even)을 포함할 수 있다. 다양한 실시예에서, 업 및 다운 리플 카운터(예를 들어, 도 5의 업 및 다운 리플 카운터)는 홀수 업(UP_odd), 짝수 업(UP_even), 홀수 다운(DOWN_odd), 및 짝수 다운(DOWN_even) 입력을 갖도록 구성될 수 있다. 예를 들어, 제1 카운팅 스테이지(예를 들어, XOR 게이트(exclusive OR gate)(512, 522) 및 플립플롭(514, 524)는 XOR 게이트(exclusive OR gate)(610, 612) 및 플립플롭(620, 622)을 포함하고 상보 클럭에서 동작하는 두 개의 카운팅 스테이지로 대체될 수 있다. XOR 게이트 및 플립플롭은 상기와 동일한 방식으로 동작하고, 플립플롭(620, 622)의 각각의 출력은 초기 양 카운팅 스테이지로부터의 카운팅을 병합하는 XOR 게이트(630)에게 제공된다.
상술한 설명에서, 설명의 목적으로, 다양한 특정 실시 예들이 다양한 실시 예들의 완전한 이해를 제공하기 위해 설명되었다. 그러나, 다양한 실시 예가 이러한 특정 세부 사항 없이 또는 하나 이상의 등가의 구성없이 실시될 수 있음은 자명하다. 또한, 본 기술 분야의 통상의 기술자는 본 명세서에 기재된 2개 이상의 실시 예의 다양한 특징이 본 발명의 사상 또는 범위를 벗어나지 않으면서 임의의 적절한 방식으로 결합될 수 있다는 것을 이해할 것이다. 다른 예들에서, 공지된 구조들 및 장치들은 불필요하게 다양한 실시 예들을 모호하게 하는 것을 피하기 위해 블록도 형태로 도시된다.
요소, 층, 영역 또는 구성 요소가 다른 요소, 층, 영역 또는 구성 요소의 "위에", "연결되어" 또는 "결합된" 것으로 언급될 때, 이는 직접적으로 층, 영역, 또는 구성 요소에 배치, 연결 또는 결합될 수 있거나, 하나 이상의 개재 요소, 층, 영역 또는 구성 요소가 존재할 수 있다. 그러나 "직접 연결"은 중간 구성 요소 없이 다른 구성 요소를 직접 연결하거나 연결하는 하나의 구성 요소를 나타낸다. 한편, "사이", "바로 사이" 또는 "인접한" 및 "바로 인접한"과 같은 구성 요소 간의 관계를 설명하는 다른 표현도 유사하게 해석될 수 있다. 또한, 하나의 구성 요소 또는 층이 2개의 구성 요소 또는 층의 "사이에" 있는 것으로 언급될 때, 2개의 구성 요소 또는 층 사이의 유일한 구성 요소 또는 층일 수 있거나 하나 이상의 개입하는 구성 요소 또는 층이 또한 존재할 수 있다.
본 명세서에서 사용되는 용어는 특정 실시 예만을 설명하기 위한 것이며, 본 발명 내용을 제한하고자 하는 것은 아니다. 본 명세서에서 사용된 단수 형태 "하나" 및 "한"은 문맥에 달리 명시되지 않는 한 복수 형태를 포함하고자 한다. 본 명세서에서 사용되는 경우, "포함한다", "포함하는", "갖다", "갖는"이라는 용어는 명시된 특징, 정수, 단계, 동작, 요소 및/또는 구성 요소를 포함하지만, 하나 이상의 다른 특징, 정수, 단계, 동작, 요소 및/또는 구성 요소의 존재 또는 추가를 배제하지 않는다. 본 명세서에 사용된 바와 같이, "및/또는"이라는 용어는 하나 이상의 관련 열거된 항목의 임의 및 모든 조합을 포함한다.
본 명세서에서 사용된 용어 "실질적으로", "약", "대략" 및 유사한 용어는 근사 용어로서 사용되며 정도의 용어로서 사용되지 않으며, 측정되거나 계산된 고유의 편차를 설명하기 위한 것으로 당업자에 의해 인식될 수 있는 값이다. 본 명세서에서 사용된 "약" 또는 "대략"은 언급된 값을 포함하며 당해 분야의 당업자에 의해 결정된 특정 값에 대한 허용 편차를 의미한다. 예를 들어, "약"은 하나 이상의 표준 편차 내에서 또는 명시된 값의 ± 30 %, 20 %, 10 %, 5 % 이내를 의미 할 수 있습니다. 또한, 본 발명의 실시 형태를 설명할 때의 "할 수 있다"의 사용은 "본 발명의 하나 이상의 실시 형태"를 언급한다. 본 명세서에서 사용된 바와 같이, 용어 "사용하는", "사용하다" 및 "사용되는"의 용어는 "활용하다", "활용하는" 및 "활용되는"과 동의한 용어로 고려될 수 있다. 또한, "예시적인"이라는 용어는 예 또는 설명을 의미한다.
특정 실시 예가 다르게 구현될 수 있는 경우, 특정한 처리 순서가 설명된 순서와 다르게 수행될 수 있다. 예를 들어, 2개의 연속적으로 기술된 프로세스는 실질적으로 동시에 수행되거나 설명된 순서와 반대 순서로 수행 될 수 있다.
다양한 실시예는 실시예 및/또는 중간 구조의 개략도인 단면도를 참조하여 본 명세서에서 설명된다. 이와 같이, 예를 들어, 제조 기술 및/또는 허용 오차와 같은 결과로서 도면의 형상으로부터의 변형은 예상되어야 한다. 또한, 본 명세서에 기재된 특정 구조적 또는 기능적 설명은 본 발명의 개념에 따른 실시예를 설명할 목적으로만 설명된 것이다. 따라서, 본 명세서에 기재된 실시예는 도시된 특정 형상에 한정되는 것으로 해석되어서는 안되며, 예를 들어, 제조로부터 비롯되는 형상의 편차를 포함한다. 예를 들어, 직사각형으로 도시된 주입 영역은 전형적으로 주입된 영역에서부터 주입되지 않은 영역으로의 이원 변화라기보다는 둥근 또는 곡선의 특징 및/또는 모서리에서의 주입 농도의 기울기를 가질 것이다. 마찬가지로, 주입에 의해 형성된 매립 영역은 매립 영역과 주입이 일어나는 표면 사이의 영역에 일부 주입을 초래할 수 있다. 따라서, 도면에 도시된 영역들은 본질적으로 개략적이며, 그 형상들은 디바이스의 영역의 실제 형상을 예시하는 것이 아니며, 제한하려는 것도 아니다.
본 명세서에 설명된 본 발명의 실시예에 따른 전자 장치 또는 전기 장치 및/또는 임의의 다른 관련 장치 또는 구성 요소는 임의의 적합한 하드웨어, 펌웨어 (예를 들어, 주문형 집적 회로), 소프트웨어, 또는 소프트웨어, 펌웨어 및 하드웨어의 조합을 이용하여 구현될 수 있다. 예를 들어, 이들 장치의 다양한 구성 요소는 하나의 집적 회로(IC) 칩 상에 또는 개별 IC 칩 상에 형성될 수 있다. 또한, 이들 장치의 다양한 구성 요소는 가요성 인쇄 회로 필름, 테이프 캐리어 패키지(TCP), 인쇄 회로 기판 (PCB) 또는 하나의 기판 상에 구현될 수 있다. 또한, 이들 장치의 다양한 구성 요소는 하나 이상의 프로세서에서 실행되고, 하나 이상의 컴퓨팅 장치에서 실행되고, 컴퓨터 프로그램 명령을 실행하고, 여기에 설명된 다양한 기능을 수행하는 다른 시스템 구성 요소와 상호 작용하는 프로세스 또는 스레드(thread)일 수 있다. 컴퓨터 프로그램 명령은 예를 들어 랜덤 액세스 메모리(RAM)와 같은 표준 메모리 장치를 사용하는 컴퓨팅 장치에 구현될 수 있는 메모리에 저장된다. 컴퓨터 프로그램 명령은 또한 예를 들어 CD-ROM, 플래시 드라이브 등과 같은 일시적이지 않은 컴퓨터 판독 가능 매체에 저장될 수 있다. 또한, 당업자는 다양한 컴퓨팅 장치의 기능이 단일 컴퓨팅 장치에 결합되거나 통합될 수 있거나, 또는 특정 컴퓨팅 장치의 기능이 하나 이상의 다른 컴퓨팅 장치에 걸쳐 분산될 수 있음이 본 발명의 예시적인 실시 예의 정신 및 범위에 포함됨을 알 수 있을 것이다.
달리 정의되지 않는 한, 본 명세서에서 사용되는 모든 용어(기술 및 과학 용어 포함)는 본 명세서의 실시예가 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에 정의된 용어와 같은 용어는 관련 기술 및/또는 본 명세서와 관련하여 그 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 이상적이거나 지나치게 형식적인 의미로 해석되지 않아야 한다.
상기한 내용은 예시적인 실시 예를 설명하기 위한 것이며, 본 발명을 제한하는 것으로 해석되어서는 안 된다. 비록 몇몇 예시적인 실시 예가 설명되었지만, 당업자는 예시적인 실시 예의 신규한 교시 및 이점으로부터 실질적으로 벗어나지 않고도 예시적인 실시 예에서 많은 변형이 가능하다는 것을 용이하게 이해할 것이다. 따라서, 그러한 모든 수정은 청구항에 정의된 예시적인 실시 예들의 범위 내에 포함되도록 의도된다. 청구 범위에서, 수단-플러스-기능 절은 구조적 등가물뿐만 아니라 등가의 구조를 열거하여 여기에 설명된 구조를 포함하고자 한다. 따라서, 상기 설명은 예시적인 실시 예를 설명하기 위한 것이며, 기재된 특정 실시 예에 한정되는 것으로 해석되어서는 안되며, 기재된 예시적인 실시 예뿐만 아니라 다른 예시적인 실시 예에 대한 수정이 포함되는 것으로 이해되어야 한다. 첨부된 청구 범위의 범주 내에서. 본 발명의 개념은 다음의 청구 범위에 의해 정의되고, 청구 범위의 균등물도 포함된다.

Claims (20)

  1. 뱅뱅 위상 검출기(BBPD);
    상기 BBPD의 업(UP) 출력에 연결된 업 롤링 카운터;
    상기 BBPD의 다운(DOWN) 출력에 연결된 다운 롤링 카운터; 및
    상기 업 롤링 카운터 및 상기 다운 롤링 카운터에 연결되고, 상기 업 롤링 카운터로부터 데시메이트된(decimated) 업 신호를 수신하도록 구성되며, 상기 다운 롤링 카운터로부터 데시메이트된 다운 신호를 수신하도록 구성된 전하 펌프를 포함하고,
    상기 전하 펌프는 상기 수신된 데시메이트된 업 신호 및 데시메이트된 다운 신호에 따라 제어 전압을 제공하도록 구성된, 데시메이트된 위상 검출기 회로.
  2. 제1항에서,
    상기 업 롤링 카운터는 상기 BBPD의 업 출력에 의해 업(UP)이 제공될 때마다 업 상태(UP state)를 증가시키도록 구성되고, 상기 다운 롤링 카운터는 상기 BBPD의 다운 출력에 의해 다운(DOWN)이 제공될 때마다 다운 상태(DOWN state)를 증가시키도록 구성된, 데시메이트된 위상 검출기 회로.
  3. 제2항에서,
    상기 업 롤링 카운터는 상기 업 롤링 카운터의 상기 업 상태가 0으로 롤 오버(roll over)될 때마다 상기 데시메이트된 업 신호를 출력하도록 구성되고,
    상기 다운 롤링 카운터는 상기 다운 롤링 카운터의 상기 다운 상태가 0으로 롤 오버될 때마다 상기 데시메이트된 다운 신호를 출력하도록 구성된, 데시메이트된 위상 검출기 회로.
  4. 제3항에서,
    상기 업 롤링 카운터는
    상기 BBPD의 상기 업 출력에 연결된 업 리플 카운터; 및
    상기 업 리플 카운터의 출력에 연결된 업 폴링 에지 검출기를 포함하고, 상기 업 폴링 에지 검출기는 상기 업 리플 카운터가 롤 오버할 때 상기 데시메이트된 업 신호를 출력하도록 구성되며,
    상기 다운 롤링 카운터는
    상기 BBPD의 상기 다운 출력에 연결된 다운 리플 카운터; 및
    상기 다운 리플 카운터의 출력에 연결된 다운 폴링 에지 검출기를 포함하고, 상기 다운 폴링 에지 검출기는 상기 다운 리플 카운터가 롤 오버할 때 상기 데시메이트된 다운 신호를 출력하도록 구성된, 데시메이트된 위상 검출기 회로.
  5. 제4항에서,
    상기 BBPD는 이중 데이터 레이트 BBPD를 포함하고,
    상기 업 리플 카운터 및 다운 리플 카운터는 이중 데이터 레이트 인터페이스를 포함하는, 데시메이트된 위상 검출기 회로.
  6. 제1항에서,
    상기 전하 펌프는 전체 데시메이트된 업 신호에서 전체 데시메이트된 다운 신호를 뺀 값을 저장하도록 구성된 적분기를 포함하는, 데시메이트된 위상 검출기 회로.
  7. 제1항에서,
    상기 업 롤링 카운터는 상기 BBPD로부터 수신된 매 2N번째 업 신호 후에 상기 데시메이트된 업 신호를 출력하도록 구성된 업 N-비트 롤링 카운터를 포함하고,
    상기 다운 롤링 카운터는 상기 BBPD로부터 수신된 매 2N번째 다운 신호 후에 상기 데시메이트된 다운 신호를 출력하도록 구성된 다운 N-비트 롤링 카운터를 포함하는, 데시메이트된 위상 검출기 회로.
  8. 제7항에서,
    상기 업 N-비트 롤링 카운터는 상기 BBPD로부터 수신된 매 네번째 업 신호 후에 상기 데시메이트된 업 신호를 출력하도록 구성된 업 2-비트 롤링 카운터를 포함하고,
    상기 다운 N-비트 롤링 카운터는 상기 BBPD로부터 수신된 매 네번째 다운 신호 후에 상기 데시메이트된 다운 신호를 출력하도록 구성된 다운 2-비트 롤링 카운터를 포함하는, 데시메이트된 위상 검출기 회로.
  9. 제1항에서,
    상기 제어 전압에 따라 클럭을 생성하도록 구성된 전압 제어 발진기를 더 포함하는, 데시메이트된 위상 검출기 회로.
  10. 업 롤링 카운터에서, 뱅뱅 위상 검출기(BBPD)로부터 업(UP) 신호를 수신하고, 수신된 각각의 업 신호에 대한 업 상태(UP state)를 증가시키는 단계;
    다운 롤링 카운터에서, 상기 BBPD로부터 다운(DOWN) 신호를 수신하고, 수신된 각각의 다운 신호에 대한 다운 상태(DOWN state)를 증가시키는 단계;
    상기 업 롤링 카운터에 의해, 상기 업 롤링 카운터의 상기 업 상태가 0으로 롤 오버(roll over)될 때마다 데시메이트된(decimated) 업 신호를 제공하는 단계; 및
    상기 다운 롤링 카운터에 의해, 상기 다운 롤링 카운터의 상기 다운 상태가 0으로 롤 오버될 때마다 데시메이트된 다운 신호를 제공하는 단계를 포함하는, 뱅뱅 위상 검출기를 데시메이팅하는 방법.
  11. 제10항에서,
    전하 펌프에서, 전체 데시메이트된 다운 신호를 뺀 전체 데시메이트된 업 신호를 적분하는 단계를 더 포함하는, 뱅뱅 위상 검출기를 데시메이팅하는 방법.
  12. 제11항에서,
    상기 전하 펌프에 의해, 상기 전체 데시메이트된 다운 신호를 뺀 상기 전체 데시메이트된 업 신호에 따라 제어 전압을 제공하는 단계를 더 포함하는, 뱅뱅 위상 검출기를 데시메이팅하는 방법.
  13. 제12항에서,
    상기 제어 전압은 전압 제어 발진기에게 제공되는, 뱅뱅 위상 검출기를 데시메이팅하는 방법.
  14. 제10항에서,
    상기 업 롤링 카운터는
    상기 BBPD의 업 출력에 연결된 업 리플 카운터; 및
    상기 업 리플 카운터의 출력에 연결된 업 폴링 에지 검출기를 포함하고, 상기 업 폴링 에지 검출기는 상기 업 리플 카운터가 0으로 롤 오버할 때 상기 데시메이트된 업 신호를 출력하도록 구성되며,
    상기 다운 롤링 카운터는
    상기 BBPD의 다운 출력에 연결된 다운 리플 카운터; 및
    상기 다운 리플 카운터의 출력에 연결된 다운 폴링 에지 검출기를 포함하고, 상기 다운 폴링 에지 검출기는 상기 다운 리플 카운터가 0으로 롤 오버할 때 상기 데시메이트된 다운 신호를 출력하도록 구성된, 뱅뱅 위상 검출기를 데시메이팅하는 방법.
  15. 제10항에서,
    상기 업 롤링 카운터는 상기 BBPD로부터 수신된 매 2N번째 업 신호 후에 상기 데시메이트된 업 신호를 출력하도록 구성된 업 N-비트 롤링 카운터를 포함하고,
    상기 다운 롤링 카운터는 상기 BBPD로부터 수신된 매 2N번째 다운 신호 후에 상기 데시메이트된 다운 신호를 출력하도록 구성된 다운 N-비트 롤링 카운터를 포함하는, 뱅뱅 위상 검출기를 데시메이팅하는 방법.
  16. 업 롤링 카운터에서, 뱅뱅 위상 검출기(BBPD)로부터 수신된 업(UP) 신호에 기반하여 업 상태(UP state)를 증가시키는 단계;
    다운 롤링 카운터에서, 상기 BBPD로부터 수신된 다운(DOWN) 신호에 기반하여 다운 상태(DOWN state)를 증가시키는 단계;
    상기 업 롤링 카운터에 의해, 상기 업 롤링 카운터의 상기 업 상태가 0으로 롤 오버(roll over)될 때마다, 데시메이트된(decimated) 업 신호를 전하 펌프에게 제공하는 단계;
    상기 다운 롤링 카운터에 의해, 상기 다운 롤링 카운터의 상기 다운 상태가 0으로 롤 오버될 때마다, 데시메이트된 다운 신호를 상기 전하 펌프에게 제공하는 단계; 및
    상기 전하 펌프에서, 전체 데시메이트된 다운 신호를 뺀 전체 데시메이트된 업 신호를 적분하는 단계를 포함하는, 뱅뱅 위상 검출기를 데시메이팅하는 방법.
  17. 제16항에서,
    상기 업 롤링 카운터는
    상기 BBPD의 업 출력에 연결된 업 리플 카운터; 및
    상기 업 리플 카운터의 출력에 연결된 업 폴링 에지 검출기를 포함하고, 상기 업 폴링 에지 검출기는 상기 업 리플 카운터의 상기 업 상태가 롤 오버될 때 상기 데시메이트된 업 신호를 출력하도록 구성된, 뱅뱅 위상 검출기를 데시메이팅하는 방법.
  18. 제17항에서,
    상기 다운 롤링 카운터는
    상기 BBPD의 다운 출력에 연결된 다운 리플 카운터; 및
    상기 다운 리플 카운터의 출력에 연결된 다운 폴링 에지 검출기를 포함하고, 상기 다운 폴링 에지 검출기는 상기 다운 리플 카운터의 다운 상태가 롤 오버될 때 상기 데시메이트된 다운 신호를 출력하도록 구성된, 뱅뱅 위상 검출기를 데시메이팅하는 방법.
  19. 제16항에서,
    상기 전하 펌프에 의해, 상기 전체 데시메이트된 다운 신호를 뺀 상기 전체 데시메이트된 업 신호에 따라 제어 전압을 제공하는 단계를 더 포함하는, 뱅뱅 위상 검출기를 데시메이팅하는 방법.
  20. 제16항에서,
    상기 업 롤링 카운터는 상기 BBPD로부터 수신된 매 2N번째 업 신호 후에 상기 데시메이트된 업 신호를 출력하도록 구성된 업 N-비트 롤링 카운터를 포함하고,
    상기 다운 롤링 카운터는 상기 BBPD로부터 수신된 매 2N번째 다운 신호 후에 상기 데시메이트된 다운 신호를 출력하도록 구성된 다운 N-비트 롤링 카운터를 포함하는, 뱅뱅 위상 검출기를 데시메이팅하는 방법.
KR1020190008825A 2018-03-12 2019-01-23 데시메이트된 위상 검출기 회로에 대한 시스템 및 방법 Active KR102764004B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862641911P 2018-03-12 2018-03-12
US62/641,911 2018-03-12
US16/109,645 2018-08-22
US16/109,645 US10411593B1 (en) 2018-03-12 2018-08-22 Average and decimate operations for bang-bang phase detectors

Publications (2)

Publication Number Publication Date
KR20190108041A true KR20190108041A (ko) 2019-09-23
KR102764004B1 KR102764004B1 (ko) 2025-02-06

Family

ID=67843554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190008825A Active KR102764004B1 (ko) 2018-03-12 2019-01-23 데시메이트된 위상 검출기 회로에 대한 시스템 및 방법

Country Status (3)

Country Link
US (1) US10411593B1 (ko)
KR (1) KR102764004B1 (ko)
CN (1) CN110266307B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112187256B (zh) * 2019-07-04 2023-08-25 智原微电子(苏州)有限公司 时钟数据恢复装置及其操作方法
US11870880B2 (en) * 2022-01-31 2024-01-09 Samsung Display Co., Ltd. Clock data recovery (CDR) with multiple proportional path controls
US11949423B2 (en) * 2022-06-22 2024-04-02 Faraday Technology Corp. Clock and data recovery device with pulse filter and operation method thereof
CN116301196B (zh) * 2023-03-22 2026-03-24 群联电子股份有限公司 时钟控制电路模块、存储器存储装置及时钟控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11506884A (ja) * 1995-06-07 1999-06-15 アナログ・デバイセス・インコーポレーテッド 位相ロック・ループのためのデジタル制御発振器
US20100295586A1 (en) * 2009-05-20 2010-11-25 Xintronix Limited Pll integral control

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587496A (en) * 1984-09-12 1986-05-06 General Signal Corporation Fast acquisition phase-lock loop
US6310521B1 (en) * 1999-12-23 2001-10-30 Cypress Semiconductor Corp. Reference-free clock generation and data recovery PLL
US6630868B2 (en) 2000-07-10 2003-10-07 Silicon Laboratories, Inc. Digitally-synthesized loop filter circuit particularly useful for a phase locked loop
US7916780B2 (en) 2007-04-09 2011-03-29 Synerchip Co. Ltd Adaptive equalizer for use with clock and data recovery circuit of serial communication link
KR101199780B1 (ko) * 2010-06-11 2012-11-12 (주)에프씨아이 주파수 합성기의 주파수 보정 장치 및 그 방법
US8798217B2 (en) 2010-11-03 2014-08-05 Qualcomm Incorporated Method and digital circuit for recovering a clock and data from an input signal using a digital frequency detection
US9014322B2 (en) 2012-05-23 2015-04-21 Finisar Corporation Low power and compact area digital integrator for a digital phase detector
US9716582B2 (en) 2015-09-30 2017-07-25 Rambus Inc. Deserialized dual-loop clock radio and data recovery circuit
US9509319B1 (en) 2016-04-26 2016-11-29 Silab Tech Pvt. Ltd. Clock and data recovery circuit
CN106972857B (zh) * 2017-04-28 2023-03-21 深圳市国微电子有限公司 一种多环路自偏置锁相环电路及时钟产生器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11506884A (ja) * 1995-06-07 1999-06-15 アナログ・デバイセス・インコーポレーテッド 位相ロック・ループのためのデジタル制御発振器
US20100295586A1 (en) * 2009-05-20 2010-11-25 Xintronix Limited Pll integral control

Also Published As

Publication number Publication date
US20190280591A1 (en) 2019-09-12
KR102764004B1 (ko) 2025-02-06
US10411593B1 (en) 2019-09-10
CN110266307A (zh) 2019-09-20
CN110266307B (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
US8222936B2 (en) Phase and frequency detector with output proportional to frequency difference
KR20190108041A (ko) 데시메이트된 위상 검출기 회로에 대한 시스템 및 방법
US9853634B2 (en) Systems and methods of phase frequency detection with clock edge overriding reset, extending detection range, improvement of cycle slipping and/or other features
US8284887B2 (en) Clock data recovery circuit and multiplied-frequency clock generation circuit
JP3299636B2 (ja) ジッタが補償される低電力の位相ロック・ループとその方法
US8401140B2 (en) Phase/frequency detector for a phase-locked loop that samples on both rising and falling edges of a reference signal
US9632486B2 (en) Masking circuit and time-to-digital converter comprising the same
US6834093B1 (en) Frequency comparator circuit
US5818365A (en) Serial to parallel conversion with phase locked loop
US7459964B2 (en) Switched capacitor filter and feedback system
CN109478890B (zh) 用于时钟相位生成的方法和装置
US8502581B1 (en) Multi-phase digital phase-locked loop device for pixel clock reconstruction
KR100728301B1 (ko) 디지털로 제어 가능한 다중 위상 클럭 발생기
US6316982B1 (en) Digital clock with controllable phase skew
US6650146B2 (en) Digital frequency comparator
KR101000486B1 (ko) 지연고정 루프 기반의 주파수 체배기
CN107579736B (zh) 混合锁定检测器
CN114244350A (zh) 加速充电帮浦及锁相回路以及其操作方法
US6707319B2 (en) Frequency comparator with malfunction reduced and phase-locked state detecting circuit using the same
US20040223574A1 (en) Phase frequency detector used in digital PLL system
KR20200109481A (ko) 지연 없이 위상 주파수를 검출하는 장치
US11239849B2 (en) Locked loop circuit and method with multi-phase synchronization
CN113489488A (zh) 锁相检测电路
CN111835344A (zh) 锁相环电路及终端
JP2000278120A (ja) ミスロック防止機能を有するｄｌｌ回路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190123

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211221

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190123

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230824

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20240527

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250203

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration