KR20200020979A - 교체 가능한 메모리 - Google Patents

교체 가능한 메모리 Download PDF

Info

Publication number
KR20200020979A
KR20200020979A KR1020207004669A KR20207004669A KR20200020979A KR 20200020979 A KR20200020979 A KR 20200020979A KR 1020207004669 A KR1020207004669 A KR 1020207004669A KR 20207004669 A KR20207004669 A KR 20207004669A KR 20200020979 A KR20200020979 A KR 20200020979A
Authority
KR
South Korea
Prior art keywords
memory
controllers
replaceable
packages
replaceable unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020207004669A
Other languages
English (en)
Other versions
KR102179283B1 (ko
Inventor
아난다 씨에스 마헤시
그레고리 피. 쇼간
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20200020979A publication Critical patent/KR20200020979A/ko
Application granted granted Critical
Publication of KR102179283B1 publication Critical patent/KR102179283B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
    • G06F11/1662—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit the resynchronized component or unit being a persistent storage device
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G06F11/201—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media between storage system components
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2017—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where memory access, memory control or I/O control functionality is redundant
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2089—Redundant storage control functionality
    • G06F11/2092—Techniques of failing over between control units
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 교체 가능한 메모리를 포함하는 장치를 포함한다. 예시적인 장치는 제어기, 및 상기 제어기에 결합되고 복수의 메모리 다이를 포함하는 메모리 패키지를 포함할 수 있다. 상기 메모리 패키지와 상기 제어기 중 적어도 하나는 상기 장치의 동작을 유지하면서 상기 장치로부터 제거 가능하고 다른 교체 가능 유닛으로 교체 가능한 교체 가능 유닛일 수 있다.

Description

교체 가능한 메모리
본 발명은 일반적으로 반도체 메모리에 관한 것으로, 보다 상세하게는 교체 가능한 메모리에 관한 것이다.
메모리 디바이스는 일반적으로 컴퓨터 또는 다른 전자 디바이스에서 내부, 반도체, 집적 회로로서 제공된다. 휘발성 및 비-휘발성 메모리를 포함하여 많은 다른 유형의 메모리가 있다. 휘발성 메모리는 데이터를 유지하기 위해 전력을 요구할 수 있으며, 다른 것 중에서도 특히 랜덤 액세스 메모리(Random-Access Memory: RAM), 동적 랜덤 액세스 메모리(Dynamic Random Access Memory: DRAM) 및 동기 동적 랜덤 액세스 메모리(Synchronous Dynamic Random Access Memory: SDRAM)를 포함할 수 있다. 비-휘발성 메모리는 전력이 공급되지 않을 때 저장된 데이터를 유지함으로써 영구 데이터를 제공할 수 있으며, 다른 것 중에서도 특히 NAND 플래시 메모리, NOR 플래시 메모리, 판독 전용 메모리(Read Only Memory: ROM) 및 저항 가변 메모리, 예를 들어, 위상 변화 랜덤 액세스 메모리(phase change random access memory: PCRAM), 저항 랜덤 액세스 메모리(resistive random access memory: RRAM) 및 자기 랜덤 액세스 메모리(magnetic random access memory: MRAM)를 포함할 수 있다.
메모리 디바이스는 높은 메모리 밀도, 높은 신뢰성, 및 낮은 전력 소비를 요구하는 광범위한 전자 응용을 위한 휘발성 및 비-휘발성 메모리로서 이용될 수 있다. 비-휘발성 메모리는 다른 전자 디바이스들 중에서도 특히 예를 들어 개인용 컴퓨터, 휴대용 메모리 스틱, 솔리드 스테이트 드라이브(solid state drive: SSD), 개인 정보 단말기(personal digital assistant: PDA), 디지털 카메라, 휴대폰, 휴대용 음악 플레이어, 예를 들어, MP3 플레이어, 및 영화 플레이어에서 사용될 수 있다. 프로그램 코드, 사용자 데이터와 같은 데이터 및/또는 기본 입력/출력 시스템(BIOS)과 같은 시스템 데이터는 일반적으로 비-휘발성 메모리 디바이스에 저장된다.
메모리 디바이스는 다양한 메모리 구성 요소를 포함할 수 있으며, 하나 이상의 메모리 구성 요소의 장애는 종종 메모리 디바이스의 교체로 이어진다. 또한 디바이스 동작을 유지하면서 (예를 들어, 시스템을 전력 다운하지 않고) 다양한 메모리 구성 요소를 교체할 수는 없다.
도 1은 본 발명의 소정 개수의 실시형태에 따른 교체 가능 유닛을 포함하는 메모리 시스템을 포함하는 장치의 블록도;
도 2는 본 발명의 소정 개수의 실시형태에 따른 교체 가능 유닛을 포함하는 메모리 시스템을 포함하는 장치의 예를 도시하는 도면; 및
도 3은 본 발명의 소정 개수의 실시형태에 따른 교체 가능 유닛을 포함하는 메모리 시스템을 포함하는 장치의 예를 도시하는 도면.
본 발명은 교체 가능한 메모리를 포함하는 장치를 포함한다. 예시적인 장치는 제어기, 및 이 제어기에 결합되고 복수의 메모리 다이를 포함하는 메모리 패키지를 포함할 수 있다. 메모리 패키지와 제어기 중 적어도 하나는 장치의 동작을 유지하면서 장치로부터 제거 가능하고 다른 교체 가능 유닛으로 교체 가능한 교체 가능 유닛일 수 있다.
본 발명의 실시형태는 하나 이상의 구성 요소(예를 들어, 제어기, 메모리 패키지, 메모리 다이, 전력 공급원 등)의 장애로 인해 메모리 디바이스(예를 들어, SSD)를 교체할 필요성을 감소시키는 것과 같은 이익을 제공할 수 있다. 예를 들어, 일부 이전의 접근법에서, 여러 메모리 패키지(예를 들어, 칩) 및/또는 여러 메모리 다이를 포함할 수 있는 SSD는 단일 장애점(Single Point of Failure: SPOF)으로서 취급된다. 그리하여, 예를 들어, 단 하나의 패키지의 장애는 전체 SSD의 교체를 초래할 수 있다. 일부 이전의 접근법에서는, 하나 이상의 SSDS의 장애에도 불구하고 다수의 SSD를 포함하는 메모리 시스템이 여전히 사용될 수 있으나; 이러한 접근 방식은 시스템의 용량, 성능 및 안정성을 크게 저하시킬 수 있다. 예를 들어, 8 테라바이트(TB) 이상의 용량을 각각 갖는 다수의 SSD를 포함하는 시스템을 고려해 보자. 이 경우 단일 SSD 구성 요소(예를 들어, 패키지)의 장애로 SSD 자체를 교체해야 하는 경우 이러한 장애는 상당한 부담을 미칠 수 있다. 예를 들어, 시스템 용량이 줄어들 뿐만 아니라 시스템의 나머지 비-장애 SSD의 동작 부담이 증가할 수 있다. 일부 이전의 접근법에서, 특정 메모리 구성 요소(예를 들어, DRAM 칩)는 시스템을 셧다운하지 않고는; 즉 시스템의 동작을 중단시키지 않고는 교체 가능하지 않을 수 있다.
대조적으로, 본 발명의 소정 개수의 실시형태는 장치가 다양한 성분 구성 요소에 대한 SPOF를 포함하지 않도록 교체 가능 유닛으로서 다양한 메모리 구성 요소를 포함하는 장치를 포함할 수 있다. 예를 들어, 다양한 실시형태에서, 성분 구성 요소(예를 들어, 제어기, 패키지, 다이 등)는 시스템의 동작을 유지하면서 (예를 들어, 시스템을 전력 다운하지 않고) 교체될 수 있다.
본 명세서에 사용된, 교체 가능 유닛은 현장 교체 가능 유닛일 수 있다. 예를 들어, 교체 가능 유닛은 메모리 시스템 및/또는 성분 메모리 구성 요소에 대한 깊이 있는 지식이 없는 사람에 의해서도 쉽게 제거 가능하고 교체 가능할 수 있는 메모리 구성 요소(예를 들어, 메모리 패키지)를 포함할 수 있다. 예를 들어, 교체 가능 유닛은 시스템으로부터 전체 하위 조립품 또는 모듈(예를 들어, SSD)을 제거하지 않고 및/또는 시스템을 전력 다운하지 않고 "현장에서" 교체될 수 있는 NAND 패키지를 포함할 수 있다.
본 발명의 다음의 상세한 설명에서, 본 발명의 일부를 형성하고 본 발명의 하나 이상의 실시형태를 실시할 수 있는 방법을 예로서 도시하는 첨부 도면을 참조한다. 이들 실시형태는 이 기술 분야에 통상의 지식을 가진 자라면 본 발명의 실시형태를 실시할 수 있을 만큼 충분히 상세히 설명되며, 다른 실시형태도 이용될 수 있고, 프로세스, 전기적 및 구조적 변경이 본 발명의 범위를 벗어나지 않고 이루어질 수 있는 것으로 이해된다.
본 명세서에 사용된, 특히 도면의 참조 번호와 관련된 "N" 및 "M"과 같은 부호는 이렇게 지정된 특정 특징부가 소정 개수 포함될 수 있다는 것을 나타낸다. 또한, 본 명세서에서 사용된 용어는 특정 실시형태를 설명하기 위한 것일 뿐, 본 발명을 제한하려고 의도된 것이 아닌 것으로 이해된다. 본 명세서에 사용된, 단수 형태의 요소 및 "상기" 요소는 문맥 상 명백히 달리 지시되지 않는 한, 단수 및 복수의 요소를 모두 포함할 수 있다. 또한, "소정 개수의" 것(예를 들어, 소정 개수의 메모리 셀)이란 하나 이상의 이러한 것을 지칭할 수 있는 반면, "복수의"는 하나를 초과하는 것(예를 들어, 하나를 초과하는 메모리 셀)을 지칭하는 것으로 의도된다. 더욱이, "할 수 있는" 및 "할 수도 있는"이라는 단어는 본 명세서 전체에 걸쳐 의무적인 의미(예를 들어, ~하는데 요구되는의 의미)가 아니라 허용 가능한 의미(예를 들어, ~할 가능할 수 있는, ~할 가능성이 있는의 의미)로 사용된다.
본 명세서의 도면은 제1 숫자 또는 숫자들이 도면 번호에 대응하고 나머지 숫자는 도면에서 요소 또는 구성 요소를 식별하는 번호 매김 규칙을 따른다. 상이한 도면들 간에 유사한 요소 또는 구성 요소는 유사한 숫자를 사용함으로써 식별될 수 있다. 예를 들어, 110은 도 1에서 요소 "10"을 나타낼 수 있고, 유사한 요소는 도 2에서 210으로 나타낼 수 있다.
도 1은 호스트(102) 및 본 발명의 소정 개수의 실시형태에 따른 교체 가능 유닛을 포함하는 소정 개수의 메모리 시스템(110-1 ..., 110-N)을 포함하는 컴퓨팅 시스템(100) 형태의 장치의 블록도이다. 시스템(110-1, ..., 110-N)은 집합적으로 메모리 시스템(110)으로 지칭될 수 있다. 컴퓨팅 시스템(100)은 데이터 센터 또는 서버 시스템일 수 있지만, 실시형태는 이들로 제한되지 않는다.
호스트(102)는 메모리 시스템(110)에 액세스하고 이 메모리 시스템을 제어하는 다양한 다른 유형의 호스트 중에서 특히 개인용 랩탑 컴퓨터, 데스크탑 컴퓨터, 디지털 카메라, 휴대폰, 또는 메모리 카드 판독기, 저장 제어기, 저장 시스템과 같은 호스트 시스템일 수 있다. 호스트(102)는 시스템 마더보드 및/또는 백플레인을 포함할 수 있고, 소정 개수의 메모리 액세스 디바이스(예를 들어, 소정 개수의 프로세서)를 포함할 수 있다.
메모리 시스템(110)은 예를 들어 솔리드 스테이트 드라이브(SSD)일 수 있으며, 소정 개수의 제어기(112-1, ..., 112-N) 및 소정 개수의 메모리 패키지(114-1, ..., 114-N)를 포함할 수 있다. 본 명세서에 사용된, 메모리 시스템(110), 제어기(112) 및/또는 메모리 패키지(114)는 또한 개별적으로 "장치"로 고려될 수 있다. 소정 개수의 실시형태에서, 메모리 시스템(110)은 복수의 비-휘발성 패키지(예를 들어, NAND 플래시 메모리, 위상 변화 메모리 및/또는 RRAM을 포함하는 패키지) 및 예를 들어 메모리 버퍼로서 (예를 들어, DRAM 셀의 다이를 포함하는) 적어도 하나의 DRAM 패키지를 포함하는 저장 모듈일 수 있다. 비-휘발성 패키지는 저장 등급 메모리(storage class memory: SCM)일 수 있으나; 실시형태는 특정 유형의 비-휘발성 패키지로 제한되지 않는다.
메모리 패키지(114)는 시스템(100)을 위한 저장 볼륨으로 서빙(serve)할 수 있다. 메모리 패키지(114)는 복수의 메모리 다이(예를 들어, 2, 4, 8 및/또는 16개의 메모리 다이)를 포함할 수 있다. 패키지(114)의 성분 다이는 다양한 다른 다이 유형 중에서 특히 NAND 다이 및/또는 DRAM 다이일 수 있다. 소정 개수의 실시형태에서, 주어진 시스템(110)의 메모리 패키지(114) 및/또는 제어기(112)는 장치의 동작을 유지하면서 장치(예를 들어, 컴퓨팅 시스템(110))로부터 제거 가능하고 다른 교체 가능 유닛으로 교체 가능한 교체 가능 유닛일 수 있다.
컴퓨팅 시스템(100)은 호스트(102)가 메모리 시스템(110)에 액세스할 수 있게 하는 인터페이스를 포함할 수 있다. 인터페이스는, 패브릭을 통한 NVME(NVMe over Fabric: NVMeoF)를 포함하는 비-휘발성 메모리 익스프레스(Non-Volatile Memory Express: NVMe)와 같은 다양한 인터페이스 프로토콜과 호환될 수 있는 다른 커넥터 및 인터페이스 중에서 특히, 예를 들어, 직렬 고급 기술 부착형(Serial Advanced Technology Attachment: SATA), 주변 구성 요소 상호 연결 익스프레스(Peripheral Component Interconnect Express: PCIe) 또는 범용 직렬 버스(Universal Serial Bus: USB)일 수 있다. 일반적으로, 호스트(102)와 메모리 시스템(110)은 제어, 어드레스, 데이터 및 다른 신호를 전달하기 위한 호환 가능한 수용체를 갖는 인터페이스를 통해 서로 결합된다.
제어기(112)는 메모리 인터페이스(도 1에 도시되지 않음)를 통해 메모리 패키지(114)에 결합될 수 있다. 메모리 인터페이스는 다양한 표준을 지원하거나 및/또는 개방형 NAND 플래시 인터페이스(open NAND flash interface: ONFI) 사양과 같은 다양한 인터페이스 유형을 준수할 수 있다.
제어기(112)는 메모리 시스템들 각각의 복수의 제어기 중 하나의 제어기일 수 있다. 제어기(112)는 메모리 패키지(114)와 통신하며, 다른 동작들 중에서도 특히 데이터 판독, 기록 및 소거 동작을 제어할 수 있다. 소정 개수의 실시형태에서, 제어기(112) 각각은 교체 가능 유닛이어서, 복수의 제어기 중 하나 이상의 제어기에 장애가 발생 시, 이 장애에도 불구하고 장치의 동작이 유지되도록 복수의 제어기 중 장애 없는 제어기는 메모리 패키지를 계속 서빙하도록 구성된다.
메모리 패키지(114)는 메모리 시스템(110)의 복수의 메모리 패키지 중 하나일 수 있다. 소정 개수의 실시형태에서, 복수의 메모리 패키지 각각은 교체 가능 유닛이어서, 복수의 메모리 패키지 중 하나 이상의 메모리 패키지에 장애가 발생 시, 이 장애에도 불구하고 동일한 수의 장애 없는 메모리 패키지를 유지하도록 복수의 메모리 패키지 중 하나 이상의 메모리 패키지가 교체되도록 구성된다. 따라서, 패키지(114) 및/또는 제어기(112)는 시스템(110)이 SPOF가 아니도록 교체 가능하다. 소정 개수의 실시형태에서, 복수의 메모리 패키지에 저장된 데이터는 독립 노드의 중복 어레이(redundant array of independent node: RAIN), 독립 디스크의 중복 어레이(redundant array of independent disk: RAID) 및/또는 에러 정정 코딩(error correction coding: ECC)을 포함하는 다양한 데이터 보호 방식을 통해 보호될 수 있다.
도 2는 본 발명의 소정 개수의 실시형태에 따라 교체 가능 유닛을 포함하는 컴퓨팅 시스템(200) 형태의 장치의 예를 도시한다. 컴퓨팅 시스템(200)은 호스트(202) 및 메모리 시스템(210)을 포함한다. 호스트(202) 및 메모리 시스템(210)은 도 1과 관련하여 설명된 호스트(102) 및 메모리 시스템(110)과 유사할 수 있다. 소정 개수의 실시형태에서, 메모리 시스템(210)은 호스트(202)에 결합된 복수의 메모리 시스템 중 하나이다.
호스트(202)는, 예를 들어, NVMeoF를 포함하는 NVMe와 같은 인터페이스 프로토콜과 호환될 수 있는 버스(204)를 통해 메모리 시스템(210)에 결합된다.
소정 개수의 실시형태에서, RAID, RAIN 및/또는 ECC와 같은 데이터 보호 방식은 호스트(202)에 의해 제공될 수 있다. 예를 들어, 복수의 메모리 시스템이 호스트(202)에 결합될 때, 호스트(202)는 RAID 방식을 통해 복수의 메모리 시스템(210)에 걸쳐 데이터를 보호할 수 있다. 또한, 호스트(202)는 RAIN 및/또는 EC를 통해 시스템(210) 내의 메모리 패키지(214)에 걸쳐 데이터를 보호한다.
도 2에 도시된 바와 같이, 메모리 시스템(210)은 복수의 제어기(212-1 및 212-2)(예를 들어, 집합적으로 제어기(212)로 지칭됨), 및 이 제어기(212)에 결합된 복수의 메모리 패키지(214-1, 214-2, 214-3, 214-4, 214-5, 214-6, 214-7 및 214-8)(예를 들어, 집합적으로 메모리 패키지(214)라고 지칭함))를 포함할 수 있다. 소정 개수의 실시형태에서, 메모리 패키지(214) 중 적어도 하나는 복수의 메모리 다이를 포함할 수 있다.
소정 개수의 실시형태에서, 제어기(212)는 버스(213)를 통해 복수의 메모리 패키지에 결합될 수 있다. 일부 실시형태에서, 버스(213)는 ONFI 호환 버스일 수 있다. 또한, 제어기(212)는 RAIN과 EC 중 적어도 하나를 제공함으로써 복수의 메모리 패키지에 저장된 데이터를 보호하도록 구성될 수 있다.
소정 개수의 실시형태에서, 제어기(212)는 제어기 간 메시징 버스(215)를 통해 서로 결합된다. 그리하여, 제어기(212-1 및 212-2) 중 하나 또는 둘 모두는 메모리 시스템(210)을 서빙할 수 있다.
소정 개수의 실시형태에서, 메모리 패키지(214)는 비-휘발성 메모리 셀을 포함할 수 있는 비-휘발성 메모리(non-volatile memory: NVM) 패키지일 수 있다. 예를 들어, 메모리 패키지(214) 중 적어도 하나는 NAND 패키지일 수 있다.
소정 개수의 실시형태에서, 메모리 시스템(210)은 메모리 패키지(214)가 구현되는 하나 이상의 시스템 보드(211)(예를 들어, PCB)를 포함할 수 있다. 소정 개수의 시스템 보드의 예가 도 3에 도시되어 있다.
소정 개수의 실시형태에서, 메모리 패키지(214) 중 적어도 하나는 메모리 시스템(210)의 동작을 유지하면서 메모리 시스템(210)으로부터 제거 가능하고 다른 패키지(214)로 교체 가능한 교체 가능 유닛이다. 일부 실시형태에서, 메모리 패키지(214) 중 하나 이상의 메모리 패키지에 장애가 발생한 것에 응답하여 메모리 패키지(214) 중 하나 이상의 메모리 패키지는 교체 가능 유닛으로서 교체될 수 있다. 예를 들어, 도 2에서, 메모리 패키지(214-4)는 (예를 들어, 화살표(250)로 도시된 바와 같이) 다른 메모리 패키지(214-9)로 교체된 장애 있는 패키지를 나타낸다. 장애 있는 메모리 패키지(214-4)에 저장된 데이터는 제어기(212) 및/또는 호스트(202)에 의해 제공된 RAID, RAIN 및/또는 ECC를 통해 복구될 수 있다. 교체 후에 장애 있는 메모리 패키지(214-4)에 이전에 저장된 데이터는 교체 메모리 패키지(214-9)에 재기록될 수 있다.
소정 개수의 실시형태에서, 제어기(212) 중 적어도 하나는 메모리 시스템(210)의 동작을 유지하면서 메모리 시스템(210)으로부터 제거 가능하고 다른 교체 가능 유닛으로 교체 가능한 교체 가능 유닛이다. 일부 실시형태에서 제어기(212) 중 하나의 제어기에 장애가 발생한 것에 응답하여, 제어기(212) 중 장애 있는 제어기는 다른 교체 가능 유닛으로 교체될 수 있고, 이 장애에도 불구하고 동작이 유지되도록 제어기(212) 중 장애 없는 제어기는 메모리 패키지(214)를 계속 서빙하도록 구성될 수 있다. 예를 들어, 도 2에서, 제어기(212-2)는 (예를 들어, 화살표(252)로 도시된 바와 같이) 다른 제어기(212-3)로 교체된 장애 있는 제어기를 나타낸다. 제어기(212-2)를 교체할 때까지, 제어기(212-1)는 제어기(212-2) 대신에 메모리 패키지(214)를 계속 서빙할 수 있다. 그리하여, 메모리 시스템의 제어기(212)는 SPOF일 수 있는 것인 이전의 접근법에 비해 제어기(212-2)의 단독 장애점은 메모리 시스템(210)의 SPOF가 아닐 수 있다.
도 3은 본 발명의 소정 개수의 실시형태에 따른 교체 가능 유닛을 포함하는 컴퓨팅 시스템(300) 형태의 장치의 예를 도시한다. 컴퓨팅 시스템(300)은 호스트(302) 및 메모리 시스템(310)을 포함할 수 있다. 메모리 시스템(310)은 복수의 제어기(312-1 및 312-2)(예를 들어, 집합적으로 제어기(312)로 지칭됨), 제어기(312)에 결합된 복수의 시스템 보드(311-1 및 311-2)(예를 들어, 집합적으로 시스템 보드(311)로 지칭함)를 포함한다. 호스트(302)는 예를 들어, 버스(304)(예를 들어, NVMe 및/또는 NVMeoF 인터페이스와 호환되는 PCIe)를 통해 메모리 시스템(310)에 결합될 수 있고, 제어기(312)는 예를 들어 ONFI 호환 버스와 같은 버스(313)를 통해 메모리 패키지(314)에 결합될 수 있다. 복수의 제어기(312)는 제어기 간 메시징 버스와 같은 버스(315)를 통해 서로 결합될 수 있다.
소정 개수의 실시형태에서, 제어기(312)는 호스트(302)에 결합되고, 호스트(302)는 복수의 시스템 보드 중 장애 있는 시스템 보드에 저장된 데이터가 복구 가능하도록 시스템 보드(311)에 걸쳐 데이터를 보호하도록 제어기(312)를 제어하도록 구성될 수 있다. 예를 들어, 호스트(302)는 RAID 방식을 통해 시스템 보드(311)에 걸쳐 데이터를 보호할 수 있다.
도 3에 도시된 바와 같이, 시스템 보드(311)는 복수의 메모리 패키지(314-1, 314-2, 314-3, 314-4, 314-5, 314-6, 314-7, 및 314-8)(예를 들어, 집합적으로 메모리 패키지(314)로 지칭됨)를 포함한다. 예를 들어, 시스템 보드(311-1)는 메모리 패키지(314-1, 314-2, 314-3, 및 314-4)를 포함할 수 있고, 시스템 보드(311-2)는 메모리 패키지(314-5, 314-6, 314-7 및 314-8)를 포함할 수 있다.
소정 개수의 실시형태에서, 복수의 시스템 보드(311) 중 적어도 하나, 제어기(312) 중 적어도 하나, 및 메모리 패키지(314) 중 적어도 하나는 메모리 시스템(310)의 동작을 유지하면서 메모리 시스템(310)으로부터 제거 가능하고 다른 교체 가능 유닛으로 교체 가능한 교체 가능 유닛이다. 일부 실시형태에서, 교체 가능 유닛은 교체 가능 유닛에 장애가 발생한 것에 응답하여 메모리 시스템(310)으로부터 제거 가능하고 다른 교체 가능 유닛으로 교체 가능하여, 장애 있는 교체 가능 유닛의 교체한 후에, 메모리 시스템(310)은 다른 교체 가능 유닛과 함께 동작 가능하다. 예를 들어, 도 3에서, 시스템 보드(311-2)는 (예를 들어, 화살표(354)로 도시된 바와 같이) 장애 있는 시스템 보드가 다른 시스템 보드(311-3)로 교체되는 것을 나타낸다.
소정 개수의 실시형태에서, 시스템 보드(311) 중 장애 있는 시스템 보드에 위치된 장애 없는 메모리 패키지는 복수의 시스템 보드 중 장애 없는 시스템 보드에서 재사용 가능하다. 예를 들어, 메모리 패키지(314-5 및 314-6)는 장애 있는 시스템 보드(311-2)에 위치된 장애 없는 패키지가 (예를 들어, 화살표(356 및 358)로 도시된 바와 같이) 장애 없는 시스템 보드(311-1)에 위치되고 장애 있는 패키지를 나타내는 메모리 패키지(314-1 및 314-2)로 교체되는 것을 나타낸다. 다른 예로서, 메모리 패키지(314-7 및 314-8)는 장애 있는 시스템 보드(311-2)에 위치되고 (예를 들어, 화살표(360 및 362)로 도시된 바와 같이) 장애 있는 시스템 보드(311-2)로 교체되는 시스템 보드(311-3)에서 구현되는 장애 없는 메모리 패키지를 나타낸다.
소정 개수의 실시형태에서, 메모리 시스템(310)은 복수의 전력 공급원(316-1 및 316-2)을 포함할 수 있다. 복수의 전력 공급원(316) 중 적어도 하나는 메모리 시스템(310)으로부터 제거 가능하고 다른 교체 가능 유닛으로 교체 가능한 교체 가능 유닛일 수 있다. 복수의 전력 공급원을 구현하면, 예를 들어, 메모리 시스템(310)의 장애 있는 교체 가능 유닛을 교체할 때까지 메모리 시스템(310)의 동작을 유지하는 것과 같은 이익을 제공할 수 있다. 예를 들어, 전력 공급원(316-1)에 장애가 발생한 것에 응답하여, 이 장애에도 불구하고 전력 공급을 제공하기 위해 장애 없는 전력 공급원(316-2)은 메모리 시스템(310)을 계속 서빙(예를 들어, 메모리 시스템(310)에 전력을 공급)하도록 구성될 수 있다.
소정 개수의 실시형태에서, 메모리 시스템(310)은 각각의 구성 요소에 대해 적어도 2개의 교체 가능 유닛을 포함할 수 있다. 예를 들어, 메모리 시스템(310)은 도 3에 도시된 바와 같이 2개의 전력 공급원(316)을 포함할 수 있다. 유사하게, 구성 요소 중 다른 하나의 구성 요소에 장애가 발생한 것에 응답하여 구성 요소 중 하나가 메모리 시스템(310)을 서빙할 수 있도록 다양한 다른 시스템 구성 요소의 복제물이 메모리 시스템(310)에 포함될 수 있다.
특정 실시형태가 본 명세서에 예시되고 설명되었지만, 이 기술 분야에 통상의 지식을 가진 자라면 동일한 결과를 달성하도록 계산된 배열이 도시된 특정 실시형태를 대체할 수 있다는 것을 이해할 수 있을 것이다. 본 발명은 본 발명의 소정 개수의 실시형태의 적응 또는 변형을 포함하도록 의도된다. 상기 설명은 본 발명을 제한하려고 의도된 것이 아니라 본 발명을 예시하는 것으로 제시된 것으로 이해되어야 한다. 이 기술 분야에 통상의 지식을 가진 자라면 상기 설명을 읽을 때 상기 실시형태와 본 명세서에서 구체적으로 설명되지 않은 다른 실시형태를 조합하는 것은 명백할 것이다. 본 발명의 소정 개수의 실시형태의 범위는 상기 구조 및 방법이 사용되는 다른 응용을 포함한다. 그러므로, 본 발명의 소정 개수의 실시형태의 범위는 첨부된 청구범위에 부여되는 최대 균등 범위와 함께 첨부된 청구범위를 참조하여 결정되어야 한다.
전술한 상세한 설명에서, 일부 특징은 본 발명을 간결하게 설명하기 위해 단일 실시형태에서 함께 그룹화된다. 본 발명의 방법은 본 발명의 개시된 실시형태가 각 청구범위에 명시적으로 언급된 것보다 더 많은 특징을 사용해야 한다는 의도를 반영하는 것으로 해석되어서는 안 된다. 오히려, 다음의 청구범위가 반영하는 바와 같이, 본 발명의 주제는 단일의 개시된 실시형태의 모든 특징보다 더 적다. 따라서, 다음의 청구범위는 본 상세한 설명에 포함되며, 각 청구항은 별도의 실시형태로서 각자 존재한다.

Claims (20)

  1. 장치로서,
    제어기; 및
    상기 제어기에 결합된 메모리 패키지를 포함하되, 상기 메모리 패키지는 복수의 메모리 다이를 포함하고;
    상기 메모리 패키지와 상기 제어기 중 적어도 하나는 상기 장치의 동작을 유지하면서 상기 장치로부터 제거 가능하고 다른 교체 가능 유닛으로 교체 가능한 교체 가능 유닛인, 장치.
  2. 제1항에 있어서,
    상기 메모리 패키지는 상기 장치의 복수의 메모리 패키지 중 하나이고;
    상기 복수의 메모리 패키지 각각은 교체 가능 유닛이어서, 상기 복수의 메모리 패키지 중 하나 이상의 메모리 패키지에 장애가 발생 시, 상기 장애에도 불구하고 동일한 수의 장애 없는 메모리 패키지를 유지하도록 상기 복수의 메모리 패키지 중 상기 하나 이상의 메모리 패키지가 교체되는, 장치.
  3. 제1항에 있어서,
    상기 제어기는 상기 메모리 패키지에 결합된 상기 장치의 복수의 제어기 중 하나이고;
    상기 복수의 제어기 각각은 교체 가능 유닛이어서, 상기 복수의 제어기 중 하나 이상의 제어기에 장애가 발생 시, 상기 장애에도 불구하고 상기 장치의 동작이 유지되도록 상기 복수의 제어기 중 장애 없는 제어기는 상기 메모리 패키지를 계속 서빙하도록 구성되는, 장치.
  4. 장치로서,
    복수의 제어기; 및
    상기 복수의 제어기에 결합된 복수의 메모리 패키지를 포함하되;
    상기 복수의 메모리 패키지 중 적어도 하나는 복수의 메모리 다이를 포함하고;
    상기 복수의 메모리 패키지 중 적어도 하나 및 상기 복수의 제어기 중 적어도 하나는 상기 장치의 동작을 유지하면서 상기 장치로부터 제거 가능하고 다른 교체 가능 유닛으로 교체 가능한 교체 가능 유닛인, 장치.
  5. 제4항에 있어서, 상기 복수의 제어기 중 하나의 제어기에 장애가 발생한 것에 응답하여,
    상기 복수의 제어기 중 장애 있는 제어기는 다른 교체 가능 유닛으로 교체되고,
    상기 장애에도 불구하고 상기 동작이 유지되도록 상기 복수의 제어기 중 장애 없는 제어기는 상기 복수의 메모리 패키지를 계속 서빙하도록 구성되는, 장치.
  6. 제4항 또는 제5항에 있어서, 상기 복수의 제어기는 제어기 간 메시징 버스를 통해 서로 결합되는, 장치.
  7. 제4항 또는 제5항에 있어서, 상기 복수의 제어기는 상기 복수의 메모리 패키지에 결합되고, 비-휘발성 메모리 익스프레스(non-volatile memory express: NVMe) 인터페이스를 통해 상기 복수의 메모리 패키지를 서빙하도록 구성되는, 장치.
  8. 제4항 또는 제5항에 있어서, 상기 복수의 제어기는,
    독립 노드의 중복 어레이(redundant array of independent node: RAIN); 및
    에러 정정 코딩(error correction coding: ECC)
    중 적어도 하나를 제공함으로써 상기 복수의 메모리 패키지에 저장된 데이터를 보호하도록 구성되는, 장치.
  9. 제4항 또는 제5항에 있어서, 상기 메모리 패키지 각각은 NAND 플래시 메모리 패키지인, 장치.
  10. 장치로서,
    복수의 제어기; 및
    상기 복수의 제어기에 결합되고 복수의 메모리 패키지를 포함하는 복수의 시스템 보드를 포함하되;
    상기 복수의 시스템 보드 중 적어도 하나, 상기 복수의 제어기 중 적어도 하나, 및 상기 복수의 메모리 패키지 중 적어도 하나는 상기 장치의 동작을 유지하면서 상기 장치로부터 제거 가능하고 다른 교체 가능 유닛으로 교체 가능한 교체 가능 유닛인, 장치.
  11. 제10항에 있어서, 상기 교체 가능 유닛은 상기 장치로부터 제거 가능하고, 상기 교체 가능 유닛에 장애가 발생한 것에 응답하여 상기 다른 교체 가능 유닛으로 교체 가능하여, 장애 있는 교체 가능 유닛을 교체한 후에, 상기 장치는 상기 다른 교체 가능 유닛과 함께 동작 가능한, 장치.
  12. 제10항 또는 제11항에 있어서, 상기 복수의 시스템 보드 중 장애 있는 시스템 보드에 위치된 장애 없는 메모리 패키지는 상기 복수의 시스템 보드 중 장애 없는 시스템 보드에 재사용 가능한, 장치.
  13. 제10항 또는 제11항에 있어서, 상기 복수의 제어기는,
    독립 디스크의 중복 어레이(RAID);
    독립 노드의 중복 어레이(RAIN); 및
    에러 정정 코딩(ECC)
    중 적어도 하나를 통해 상기 복수의 메모리 패키지에 저장된 데이터를 보호하도록 구성된, 장치.
  14. 제10항 또는 제11항에 있어서, 상기 복수의 제어기는 호스트에 결합되고, 상기 호스트는 상기 복수의 시스템 보드 중 장애 있는 시스템 보드에 저장된 데이터가 복구 가능하도록 상기 복수의 시스템 보드에 걸쳐 데이터 보호 방식을 제공하도록 구성된, 장치.
  15. 장치로서,
    호스트;
    상기 호스트에 결합된 메모리 시스템을 포함하되, 상기 메모리 시스템은,
    복수의 제어기; 및
    버스를 통해 소정 개수의 제어기에 결합된 복수의 비-휘발성 메모리(NVM) 패키지를 포함하고;
    상기 메모리 시스템의 상기 복수의 NVM 패키지 중 적어도 하나는 상기 메모리 시스템의 동작을 유지하면서 상기 메모리 시스템으로부터 물리적으로 제거 가능하고 다른 NVM 패키지로 교체 가능한 교체 가능 유닛인, 장치.
  16. 제15항에 있어서, 상기 복수의 제어기 중 적어도 하나는 상기 메모리 시스템의 동작을 유지하면서 상기 장치로부터 제거 가능하고 다른 교체 가능 유닛으로 교체 가능한 교체 가능 유닛인, 장치.
  17. 제15항에 있어서, 상기 메모리 시스템은 복수의 전력 공급원을 포함하고, 상기 복수의 전력 공급원 중 적어도 하나는 상기 장치로부터 제거 가능하고 다른 교체 가능 유닛으로 교체 가능한 교체 가능 유닛인, 장치.
  18. 제15항 내지 제17항 중 어느 한 항에 있어서, 상기 메모리 시스템은 솔리드 스테이트 드라이브(solid state drive: SSD)인, 장치.
  19. 제15항 내지 제17항 중 어느 한 항에 있어서, 상기 복수의 메모리 패키지는 복수의 별개의 시스템 보드에 걸쳐 분산되고, 상기 시스템 보드들 중 적어도 하나는 상기 장치로부터 제거 가능하고 다른 교체 가능 유닛으로 교체 가능한 교체 가능 유닛인, 장치.
  20. 제15항 내지 제17항 중 어느 한 항에 있어서, 상기 호스트로부터 수신된 데이터는 상기 복수의 NVM 패키지 중 적어도 2개에 중복 저장되는, 장치.
KR1020207004669A 2017-08-08 2018-08-07 교체 가능한 메모리 Active KR102179283B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/671,774 US10489257B2 (en) 2017-08-08 2017-08-08 Replaceable memory
US15/671,774 2017-08-08
PCT/US2018/045572 WO2019032562A1 (en) 2017-08-08 2018-08-07 REPLACEABLE MEMORY

Publications (2)

Publication Number Publication Date
KR20200020979A true KR20200020979A (ko) 2020-02-26
KR102179283B1 KR102179283B1 (ko) 2020-11-18

Family

ID=65272706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207004669A Active KR102179283B1 (ko) 2017-08-08 2018-08-07 교체 가능한 메모리

Country Status (5)

Country Link
US (2) US10489257B2 (ko)
EP (1) EP3665686A4 (ko)
KR (1) KR102179283B1 (ko)
CN (1) CN110998737B (ko)
WO (1) WO2019032562A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770431B1 (en) * 2019-02-27 2020-09-08 Western Digital Technologies, Inc. Memory die layouts for failure protection in SSDs
US11778748B2 (en) * 2021-02-19 2023-10-03 Western Digital Technologies, Inc. Connector for printed circuit board (PCB) memory drive
US20240069721A1 (en) * 2022-08-31 2024-02-29 Micron Technology, Inc. Memory with switchable channels
JP2025035672A (ja) * 2023-09-04 2025-03-14 日立ヴァンタラ株式会社 ストレージシステム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8020035B2 (en) * 2008-07-30 2011-09-13 Hewlett-Packard Development Company, L.P. Expander circuit for a solid state persistent storage device that provides a plurality of interfaces to corresponding storage controllers
US20160071604A1 (en) * 2014-09-09 2016-03-10 Kabushiki Kaisha Toshiba Semiconductor memory device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361527B2 (ja) * 1995-01-11 2003-01-07 株式会社 日立製作所 メモリパッケージ、コンピュータシステム及びそれらの活線挿抜方法
US7293138B1 (en) * 2002-06-27 2007-11-06 Adaptec, Inc. Method and apparatus for raid on memory
US7251773B2 (en) * 2003-08-01 2007-07-31 Hewlett-Packard Development Company, L.P. Beacon to visually locate memory module
US9171585B2 (en) * 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8060774B2 (en) * 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US8949555B1 (en) 2007-08-30 2015-02-03 Virident Systems, Inc. Methods for sustained read and write performance with non-volatile memory
JP5136550B2 (ja) * 2007-06-01 2013-02-06 富士通株式会社 情報処理装置及び情報処理装置の再構成方法
US7865761B1 (en) 2007-06-28 2011-01-04 Emc Corporation Accessing multiple non-volatile semiconductor memory modules in an uneven manner
JP2011515727A (ja) 2008-02-12 2011-05-19 ネットアップ，インコーポレイテッド ハイブリッド媒体ストレージシステムアーキテクチャ
US7953709B2 (en) * 2008-03-27 2011-05-31 Emc Corporation Systems and methods for a read only mode for a portion of a storage system
US8650414B2 (en) * 2010-09-24 2014-02-11 Intel Corporation Logic device having status and control registers for recording the status and controlling the operation of memory slots such that each memory slot is identified using a bus address and port number
CN102332302A (zh) * 2011-07-19 2012-01-25 北京时代全芯科技有限公司 用于相变存储器的冗余替换方法和相变存储器
US8583868B2 (en) 2011-08-29 2013-11-12 International Business Machines Storage system cache using flash memory with direct block access
US9128662B2 (en) * 2011-12-23 2015-09-08 Novachips Canada Inc. Solid state drive memory system
US8929024B1 (en) 2012-03-26 2015-01-06 Amazon Technologies, Inc. Hard disk drive assembly with field-separable mechanical module and drive control
JP5586718B2 (ja) 2012-06-19 2014-09-10 株式会社東芝 制御プログラム、ホスト装置の制御方法、情報処理装置およびホスト装置
US8966322B2 (en) 2013-01-08 2015-02-24 International Business Machines Corporation Automated testing of hot swap scenarios of field replaceable units in a storage system
US9088303B2 (en) * 2013-02-28 2015-07-21 Micron Technology, Inc. Codewords that span pages of memory
US20150106660A1 (en) * 2013-10-16 2015-04-16 Lenovo (Singapore) Pte. Ltd. Controller access to host memory
US10223316B2 (en) * 2014-06-18 2019-03-05 Ngd Systems, Inc. Interface compatible with M.2 connector socket for ultra high capacity solid state drive
US20160065000A1 (en) * 2014-08-29 2016-03-03 Kabushiki Kaisha Toshiba Semiconductor device
US9684567B2 (en) * 2014-09-04 2017-06-20 International Business Machines Corporation Hypervisor agnostic interchangeable backup recovery and file level recovery from virtual disks
KR102268699B1 (ko) * 2015-06-29 2021-06-28 삼성전자주식회사 저장 장치의 동작 방법, 호스트 장치의 동작 방법, 그리고 저장 장치 및 호스트 장치를 포함하는 사용자 시스템의 동작 방법
CN109308097B (zh) * 2017-07-27 2021-10-15 伊姆西Ip控股有限责任公司 改进的存储设备托架系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8020035B2 (en) * 2008-07-30 2011-09-13 Hewlett-Packard Development Company, L.P. Expander circuit for a solid state persistent storage device that provides a plurality of interfaces to corresponding storage controllers
US20160071604A1 (en) * 2014-09-09 2016-03-10 Kabushiki Kaisha Toshiba Semiconductor memory device

Also Published As

Publication number Publication date
US10489257B2 (en) 2019-11-26
WO2019032562A1 (en) 2019-02-14
CN110998737A (zh) 2020-04-10
EP3665686A1 (en) 2020-06-17
US20200042414A1 (en) 2020-02-06
EP3665686A4 (en) 2021-05-12
KR102179283B1 (ko) 2020-11-18
US20190050305A1 (en) 2019-02-14
CN110998737B (zh) 2021-03-16
US11055189B2 (en) 2021-07-06

Similar Documents

Publication Publication Date Title
US8046628B2 (en) Failure recovery memory devices and methods
US20190034270A1 (en) Memory system having an error correction function and operating method of memory module and memory controller
KR102177421B1 (ko) 데이터 저장 시스템, 데이터 저장 장치 및 raid 컨트롤러
CN116783654A (zh) 自适应错误校正以提高系统存储器可靠性、可用性和可服务性（ras）
US8612836B2 (en) Non-volatile memory device with uncorrectable information region and operation method using the same
US9477549B2 (en) Methods, systems, and computer readable media for address and data integrity checking in flash memory operations
US20160018998A1 (en) Methods and Systems for Scalable Reliability Management of Non-Volatile Memory Modules
CN107037982B (zh) Raid-6数据存储装置以及包括其的数据处理系统
KR102179283B1 (ko) 교체 가능한 메모리
US9436563B2 (en) Memory system for mirroring data
KR20190117117A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102768318B1 (ko) 데이터 저장 장치의 에러 정정 코드 처리 방법
US20240411451A1 (en) Data stripe protection
US11984718B2 (en) Storage device including protection circuit for secondary power source and method of controlling secondary power source
US12602341B2 (en) Memory expander and computing system including the same
KR20200104791A (ko) Ssd에서의 결함 보호를 위한 메모리 다이 레이아웃
US10114694B2 (en) Method and controller for recovering data in event of program failure and storage system using the same
US20250328465A1 (en) Storage device and storage system including the same
KR101509183B1 (ko) 네트워크 직접 부착방식의 저장장치
TWI913465B (zh) 用於二次電源的具有保護電路的儲存裝置及控制二次電源的方法
CN117795466B (zh) 使用子命令的存取请求管理
KR20260049968A (ko) 동적 전력 제어를 위한 스토리지 시스템의 구동 방법 및 이를 수행하는 스토리지 시스템
JP2013020515A (ja) メモリ冗長化装置、メモリ冗長化方法、及びプログラム

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PA0302 Request for accelerated examination

St.27 status event code: A-1-2-D10-D17-exm-PA0302

St.27 status event code: A-1-2-D10-D16-exm-PA0302

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 6