KR20200023327A - 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 - Google Patents

반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 Download PDF

Info

Publication number
KR20200023327A
KR20200023327A KR1020200017882A KR20200017882A KR20200023327A KR 20200023327 A KR20200023327 A KR 20200023327A KR 1020200017882 A KR1020200017882 A KR 1020200017882A KR 20200017882 A KR20200017882 A KR 20200017882A KR 20200023327 A KR20200023327 A KR 20200023327A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
semiconductor light
semiconductor layer
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020200017882A
Other languages
English (en)
Other versions
KR102828048B1 (ko
Inventor
이원용
김점오
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020200017882A priority Critical patent/KR102828048B1/ko
Priority to EP20918527.1A priority patent/EP4105996A4/en
Priority to US17/799,817 priority patent/US20230078258A1/en
Priority to PCT/KR2020/002193 priority patent/WO2021162153A1/ko
Publication of KR20200023327A publication Critical patent/KR20200023327A/ko
Application granted granted Critical
Publication of KR102828048B1 publication Critical patent/KR102828048B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L27/156—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H01L21/76895—
    • H01L25/167—
    • H01L33/005—
    • H01L33/02—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01931—Manufacture or treatment of bond pads using blanket deposition
    • H10W72/01936—Manufacture or treatment of bond pads using blanket deposition in solid form, e.g. by using a powder or by laminating a foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H01L2224/0344—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 디스플레이 장치 및 이의 제조방법에 관한 것으로 특히, 수㎛ 내지 수십㎛ 크기의 반도체 발광소자를 이용한 디스플레이 장치 및 그 제조방법에 관한 것이다. 본 발명은 배선전극을 포함하는 기판, 상기 배선전극과 전기적으로 연결되는 복수의 반도체 발광소자들 및 상기 반도체 발광소자들 각각은, 측면에 형성되는 복수의 리세스부를 구비하는 것을 특징으로 하는 디스플레이 장치를 제공한다.

Description

반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법{DISPLAY DEVICE USING SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 디스플레이 장치 및 이의 제조방법에 관한 것으로 특히, 수㎛ 내지 수십㎛ 크기의 반도체 발광소자를 이용한 디스플레이 장치 및 그 제조방법에 관한 것이다.
최근에는 디스플레이 기술분야에서 대면적 디스플레이를 구현하기 위하여, 액정 디스플레이(LCD), 유기 발광 소자(OLED) 디스플레이, 그리고 마이크로 LED 디스플레이 등이 경쟁하고 있다.
한편, 디스플레이에 100 마이크론 이하의 직경 또는 단면적을 가지는 반도체 발광소자(마이크로 LED (uLED))를 사용하면 디스플레이가 편광판 등을 사용하여 빛을 흡수하지 않기 때문에 매우 높은 효율을 제공할 수 있다. 그러나 대형 디스플레이에는 수백만 개의 반도체 발광소자들을 필요로 하기 때문에 다른 기술에 비해 소자들을 전사하는 것이 어려운 단점이 있다.
전사공정으로 현재 개발되고 있는 기술은 픽앤플레이스(pick & place), 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 자가조립 등이 있다. 이 중에서, 자가조립 방식은 유체내에서 반도체 발광소자가 스스로 위치를 찾아가는 방식으로서, 대화면의 디스플레이 장치의 구현에 가장 유리한 방식이다.
최근에는 미국등록특허 제9,825,202에서 자가조립에 적합한 마이크로 LED 구조를 제시한 바 있으나, 아직 마이크로 LED의 자가조립을 통하여 디스플레이를 제조하는 기술에 대한 연구가 미비한 실정이다. 이에, 본 발명에서는 마이크로 LED가 자가조립될 수 있는 새로운 형태의 제조방법을 제시한다.
본 발명의 일 목적은 마이크로 크기의 반도체 발광소자를 사용한 대화면 디스플레이에서, 높은 신뢰성을 가지는 새로운 제조공정을 제공하는 것이다.
본 발명의 또 다른 일 목적은 반도체 발광소자를 조립 기판으로 자가조립할 때에, 전사 정밀도를 향상시킬 수 있는 제조공정을 제공하기 위한 것이다.
본 발명의 또 다른 일 목적은 자가 조립에 사용되는 반도체 발광소자의 광효율을 증가시키는 것이다.
상술한 목적을 달성하기 위하여, 본 발명은 배선전극을 포함하는 기판, 상기 배선전극과 전기적으로 연결되는 복수의 반도체 발광소자들 및 상기 반도체 발광소자들 각각은, 측면에 형성되는 복수의 리세스부를 구비하는 것을 특징으로 하는 디스플레이 장치를 제공한다.
일 실시 예에 있어서, 상기 반도체 발광소자들 각각은 제1도전형 반도체층, 상기 제1도전형 반도체층 상에 형성되는 활성층 및 상기 활성층 상에 형성되는 제2도전형 반도체층을 구비할 수 있다.
일 실시 예에 있어서, 상기 복수의 리세스부는 상기 활성층을 사이에 두고 형성될 수 있다.
일 실시 예에 있어서, 상기 반도체 발광소자들 각각은 상기 제1도전형 반도체층과 상기 활성층 사이에 배치되는 제1장벽층 및 상기 활성층 및 상기 제2도전형 반도체층 사이에 배치되는 제2장벽층을 구비할 수 있다.
일 실시 예에 있어서, 상기 복수의 리세스부는 상기 제1도전형 반도체층과 상기 활성층 사이에 형성되는 제1리세스부 및 상기 활성층 및 상기 제2도전형 반도체층 사이에 형성되는 제2리세스부를 포함할 수 있다.
일 실시 예에 있어서, 상기 제1리세스부의 내벽은 상기 제1도전형 반도체층의 일면, 상기 활성층의 일면 및 상기 제1장벽층의 측면으로 이루어질 수 있다.
일 실시 예에 있어서, 상기 제2리세스부의 내벽은 상기 제2도전형 반도체층의 일면, 상기 활성층의 일면 및 상기 제2장벽층의 측면으로 이루어질 수 있다.
일 실시 예에 있어서, 상기 제1 및 제2장벽층을 이루는 물질의 소정 용액에 대한 식각속도는, 상기 활성층, 상기 제1 및 제2도전형 반도체층을 이루는 물질의 상기 소정 용액에 대한 식각속도보다 빠를 수 있다.
일 실시 예에 있어서, 상기 제1 및 제2장벽층은 도판트가 도핑된 AlInP로 이루어지고, 상기 활성층, 상기 제1 및 제2도전형 반도체층은 도판트가 도핑된 AlGaInP로 이루어질 수 있다.
또한, 본 발명은 성장 기판 상에 제1도전형 반도체층, 제1장벽층, 활성층, 제2장벽층, 제2도전형 반도체층을 순서대로 적층하는 단계, 상기 제1도전형 반도체층의 일부가 외부로 노출되도록, 상기 제1도전형 반도체층 상에 적층된 층들의 일부를 식각하는 단계, 상기 제1 및 제2장벽층의 일부를 식각하여 리세스부를 형성하는 단계 및 상기 제1도전형 반도체층의 일부를 식각하여, 개별 반도체 발광소자를 형성하는 단계를 포함하는 디스플레이 장치의 제조 방법을 제공한다.
상기와 같은 구성의 본 발명에 의하면, 개별화소를 마이크로 발광 다이오드로 형성하는 디스플레이 장치에서, 다량의 반도체 발광소자를 한 번에 조립할 수 있다.
이와 같이, 본 발명에 따르면 작은 크기의 웨이퍼 상에서 반도체 발광소자를 다량으로 화소화시킨 후 대면적 기판으로 전사시키는 것이 가능하게 된다. 이를 통하여, 저렴한 비용으로 대면적의 디스플레이 장치를 제작하는 것이 가능하게 된다.
또한, 본 발명의 제조방법에 따르면, 용액 중에 자기장과 전기장을 이용하여 반도체 발광소자를 정위치에 동시 다발적으로 전사함으로, 부품의 크기나 개수, 전사 면적에 상관없이 저비용, 고효율, 고속 전사 구현이 가능하다.
나아가, 전기장에 의한 조립이기 때문에 별도의 추가적인 장치나 공정없이 선별적 전기적 인가를 통하여 선택적 조립이 가능하게 된다. 또한, 조립 기판을 챔버의 상측에 배치함으로 기판의 로딩 및 언로딩이 용이하며, loading, unloading을 용이하게 하고, 반도체 발광소자의 비특이적 결합이 방지될 수 있다.
또한, 본 발명에 따르면, 활성층 주변 측면 방향의 저항이 매우 커진다. 이에 따라, 반도체 발광소자의 측면방향으로 흐르는 캐리어가 감소하게 되며, 캐리어가 활성층이 있는 방향으로 집중된다. 결과적으로, Surface recombination이 감소하게 된다. 이를 통해, 본 발명은 반도체 발광소자의 광효율을 향상시킨다.
또한, 본 발명에 따르면, 상기 리세스부가 반도체 발광소자 측면에서 난반사를 유도하여 활성층에서 발광되어 반도체 발광소자의 측면으로 향하는 빛을 반도체 발광소자의 상측으로 반사시킨다. 이에 따라, 반도체 발광소자의 측면으로 방출되는 빛의 광량이 감소하면서, 반도체 발광소자의 광 효율이 증가할 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 디스플레이 장치의 A 부분의 부분 확대도이다.
도 3은 도 2의 반도체 발광소자의 확대도이다.
도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 확대도이다.
도 5a 내지 도 5e는 전술한 반도체 발광 소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이다.
도 7은 도 6의 자가조립 장치의 블록 다이어그램이다.
도 8a 내지 도 8e는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립하는 공정을 나타내는 개념도이다.
도 9는 도 8a 내지 도 8e의 반도체 발광소자를 설명하기 위한 개념도이다.
도 10은 반도체 발광소자의 광효율이 떨어지는 요인을 나타내는 개념도이다.
도 11은 본 발명의 일 실시 예에 따른 반도체 발광소자의 제조 방법을 나타내는 개념도이다.
도 12는 본 발명의 일 실시 예에 따른 반도체 발광소자의 단면도이다.
도 13은 본 발명의 일 실시 예에 따른 반도체 발광소자에서 캐리어의 흐름을 나타내는 개념도이다.
도 14는 본 발명의 다른 일 실시 예에 따른 반도체 발광소자의 제조 방법을 나타내는 개념도이다.
도 15는 본 발명의 다른 일 실시 예에 따른 반도체 발광소자의 단면도이다.
도 16은 본 발명의 다른 일 실시 예에 따른 반도체 발광소자의 제조 방법을 나타내는 개념도이다.
도 17은 본 발명의 다른 일 실시 예에 따른 반도체 발광소자의 단면도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 디지털 사이니지, 헤드 마운팅 디스플레이(HMD), 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이고, 도 2는 도 1의 디스플레이 장치의 A 부분의 부분 확대도이고, 도 3은 도 2의 반도체 발광소자의 확대도이며, 도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 확대도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 디스플레이 모듈(140)에서 출력될 수 있다. 상기 디스플레이 모듈의 테두리를 감싸는 폐루프 형태의 케이스(101)가 상기 디스플레이 장치의 베젤을 형성할 수 있다.
상기 디스플레이 모듈(140)은 영상이 표시되는 패널(141)을 구비하고, 상기 패널(141)은 마이크로 크기의 반도체 발광소자(150)와 상기 반도체 발광소자(150)가 장착되는 배선기판(110)을 구비할 수 있다.
상기 배선기판(110)에는 배선이 형성되어, 상기 반도체 발광소자(150)의 n형 전극(152) 및 p형 전극(156)과 연결될 수 있다. 이를 통하여, 상기 반도체 발광소자(150)는 자발광하는 개별화소로서 상기 배선기판(110) 상에 구비될 수 있다.
상기 패널(141)에 표시되는 영상은 시각 정보로서, 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 상기 배선을 통하여 독자적으로 제어됨에 의하여 구현된다.
본 발명에서는 전류를 빛으로 변환시키는 반도체 발광소자(150)의 일 종류로서 마이크로 LED(Light Emitting Diode)를 예시한다. 상기 마이크로 LED는 100마이크로 이하의 작은 크기로 형성되는 발광 다이오드가 될 수 있다. 상기 반도체 발광소자(150)는 청색, 적색 및 녹색이 발광영역에 각각 구비되어 이들의 조합에 의하여 단위 화소가 구현될 수 있다. 즉, 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미하며, 상기 단위 화소 내에 적어도 3개의 마이크로 LED가 구비될 수 있다.
보다 구체적으로, 도 3을 참조하면, 상기 반도체 발광 소자(150)는 수직형 구조가 될 수 있다.
예를 들어, 상기 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이러한 수직형 반도체 발광 소자는 p형 전극(156), p형 전극(156) 상에 형성된 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154)상에 형성된 n형 반도체층(153), 및 n형 반도체층(153) 상에 형성된 n형 전극(152)을 포함한다. 이 경우, 하부에 위치한 p형 전극(156)은 배선기판의 p전극과 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(152)은 반도체 발광소자의 상측에서 n전극과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(150)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다른 예로서 도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.
이러한 예로서, 상기 반도체 발광 소자(250)는 p형 전극(256), p형 전극(256)이 형성되는 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254) 상에 형성된 n형 반도체층(253), 및 n형 반도체층(253) 상에서 p형 전극(256)과 수평방향으로 이격 배치되는 n형 전극(252)을 포함한다. 이 경우, p형 전극(256)과 n형 전극(152)은 모두 반도체 발광소자의 하부에서 배선기판의 p전극 및 n전극과 전기적으로 연결될 수 있다.
상기 수직형 반도체 발광소자와 수평형 반도체 발광소자는 각각 녹색 반도체 발광소자, 청색 반도체 발광소자 또는 적색 반도체 발광소자가 될 수 있다. 녹색 반도체 발광소자와 청색 반도체 발광소자의 경우에 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 녹색이나 청색의 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다. 이러한 예로서, 상기 반도체 발광소자는 n-Gan, p-Gan, AlGaN, InGan 등 다양한 계층으로 형성되는 질화갈륨 박막이 될 수 있으며, 구체적으로 상기 p형 반도체층은 P-type GaN 이고, 상기 n형 반도체층은 N-type GaN 이 될 수 있다. 다만, 적색 반도체 발광소자의 경우에는, 상기 p형 반도체층은 P-type GaAs 이고, 상기 n형 반도체층은 N-type GaAs 가 될 수 있다.
또한, 상기 p형 반도체층은 p 전극 쪽은 Mg가 도핑된 P-type GaN 이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다. 이 경우에, 전술한 반도체 발광소자들은 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 도 1 내지 도 4를 참조하면, 상기 발광 다이오드가 매우 작기 때문에 상기 디스플레이 패널은 자발광하는 단위화소가 고정세로 배열될 수 있으며, 이를 통하여 고화질의 디스플레이 장치가 구현될 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 웨이퍼 상에서 성장되어, 메사 및 아이솔레이션을 통하여 형성된 반도체 발광소자가 개별 화소로 이용된다. 이 경우에, 마이크로 크기의 반도체 발광소자(150)는 웨이퍼에 상기 디스플레이 패널의 기판 상의 기설정된 위치로 전사되어야 한다. 이러한 전사기술로 픽앤플레이스(pick and place)가 있으나, 성공률이 낮고 매우 많은 시간이 요구된다. 다른 예로서, 스탬프나 롤을 이용하여 한 번에 여러개의 소자를 전사하는 기술이 있으나, 수율에 한계가 있어 대화면의 디스플레이에는 적합하지 않다. 본 발명에서는 이러한 문제를 해결할 수 있는 디스플레이 장치의 새로운 제조방법 및 제조장치를 제시한다.
이를 위하여, 이하, 먼저 디스플레이 장치의 새로운 제조방법에 대하여 살펴본다. 도 5a 내지 도 5e는 전술한 반도체 발광 소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
본 명세서에서는, 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다. 또한, 수평형 반도체 발광소자를 자가조립하는 방식에 대하여 예시하나, 이는 수직형 반도체 발광소자를 자가조립하는 방식에도 적용가능하다.
먼저, 제조방법에 의하면, 성장기판(159)에 제1도전형 반도체층(153), 활성층(154), 제2 도전형 반도체층(155)을 각각 성장시킨다(도 5a).
제1도전형 반도체층(153)이 성장하면, 다음은, 상기 제1도전형 반도체층(153) 상에 활성층(154)을 성장시키고, 다음으로 상기 활성층(154) 상에 제2도전형 반도체층(155)을 성장시킨다. 이와 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)을 순차적으로 성장시키면, 도 5a에 도시된 것과 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)이 적층 구조를 형성한다.
이 경우에, 상기 제1도전형 반도체층(153)은 p형 반도체층이 될 수 있으며, 상기 제2도전형 반도체층(155)은 n형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 n형이 되고 제2도전형이 p형이 되는 예시도 가능하다.
또한, 본 실시예에서는 상기 활성층이 존재하는 경우를 예시하나, 전술한 바와 같이 경우에 따라 상기 활성층이 없는 구조도 가능하다. 이러한 예로서, 상기 p형 반도체층은 Mg가 도핑된 P-type GaN 이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다.
성장기판(159)(웨이퍼)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 성장기판(159)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하여 예를 들어, 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있다.
다음으로, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)의 적어도 일부를 제거하여 복수의 반도체 발광소자를 형성한다(도 5b).
보다 구체적으로, 복수의 발광소자들이 발광 소자 어레이를 형성하도록, 아이솔레이션(isolation)을 수행한다. 즉, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)을 수직방향으로 식각하여 복수의 반도체 발광소자를 형성한다.
만약, 수평형 반도체 발광소자를 형성하는 경우라면, 상기 활성층(154) 및 제2 도전형 반도체층(155)은 수직방향으로 일부가 제거되어, 상기 제1도전형 반도체층(153)이 외부로 노출되는 메사 공정과, 이후에 제1도전형 반도체층을 식각하여 복수의 반도체 발광소자 어레이를 형성하는 아이솔레이션(isolation)이 수행될 수 있다.
다음으로, 상기 제2도전형 반도체층(155)의 일면 상에 제2도전형 전극(156, 또는 p형 전극)를 각각 형성한다(도 5c). 상기 제2도전형 전극(156)은 스퍼터링 등의 증착 방법으로 형성될 수 있으나, 본 발명은 반드시 이에 한정되는 것은 아니다. 다만, 상기 제1도전형 반도체층과 제2도전형 반도체층이 각각 n형 반도체층과 p형 반도체층인 경우에는, 상기 제2도전형 전극(156)은 n형 전극이 되는 것도 가능하다.
그 다음에, 상기 성장기판(159)을 제거하여 복수의 반도체 발광소자를 구비한다. 예를 들어, 성장기판(159)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다(도 5d).
이후에, 유체가 채워진 챔버에서 반도체 발광소자들(150)이 기판에 안착되는 단계가 진행된다(도 5e).
예를 들어, 유체가 채워진 챔버 속에 상기 반도체 발광소자들(150) 및 기판을 넣고 유동, 중력, 표면 장력 등을 이용하여 상기 반도체 발광소자들이 상기 기판(161)에 스스로 조립되도록 한다. 이 경우에, 상기 기판은 조립기판(161)이 될 수 있다.
다른 예로서, 상기 조립기판(161) 대신에 배선기판을 유체 챔버내에 넣어, 상기 반도체 발광소자들(150)이 배선기판에 바로 안착되는 것도 가능하다. 이 경우에, 상기 기판은 배선기판이 될 수 있다. 다만, 설명의 편의상, 본 발명에서는 기판이 조립기판(161)으로서 구비되어 반도체 발광소자들(1050)이 안착되는 것을 예시한다.
반도체 발광소자들(150)이 조립기판(161)에 안착하는 것이 용이하도록, 상기 조립기판(161)에는 상기 반도체 발광소자들(150)이 끼워지는 셀들(미도시)이 구비될 수 있다. 구체적으로, 상기 조립기판(161)에는 상기 반도체 발광소자들(150)이 배선전극에 얼라인되는 위치에 상기 반도체 발광소자들(150)이 안착되는 셀들이 형성된다. 상기 반도체 발광소자들(150)은 상기 유체 내에서 이동하다가, 상기 셀들에 조립된다.
상기 조립기판(161)에 복수의 반도체 발광소자들이 어레이된 후에, 상기 조립기판(161)의 반도체 발광소자들을 배선기판으로 전사하면, 대면적의 전사가 가능하게 된다. 따라서, 상기 조립기판(161)은 임시기판으로 지칭될 수 있다.
한편, 상기에서 설명된 자가조립 방법은 대화면 디스플레이의 제조에 적용하려면, 전사수율을 높여야만 한다. 본 발명에서는 전사수율을 높이기 위하여, 중력이나 마찰력의 영향을 최소화하고, 비특이적 결합을 막는 방법과 장치를 제안한다.
이 경우, 본 발명에 따른 디스플레이 장치는, 반도체 발광소자에 자성체를 배치시켜 자기력을 이용하여 반도체 발광소자를 이동시키고, 이동과정에서 전기장을 이용하여 상기 반도체 발광소자를 기설정된 위치에 안착시킨다. 이하에서는, 이러한 전사 방법과 장치에 대하여 첨부된 도면과 함께 보다 구체적으로 살펴본다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이고, 도 7은 도 6의 자가조립 장치의 블록 다이어그램이다. 또한, 도 8a 내지 도 8e는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립하는 공정을 나타내는 개념도이며, 도 9는 도 8a 내지 도 8e의 반도체 발광소자를 설명하기 위한 개념도이다.
도 6 및 도 7의 도시에 의하면, 본 발명의 자가조립 장치(160)는 유체 챔버(162), 자석(163) 및 위치 제어부(164)를 포함할 수 있다.
상기 유체 챔버(162)는 복수의 반도체 발광소자들을 수용하는 공간을 구비한다. 상기 공간에는 유체가 채워질 수 있으며, 상기 유체는 조립용액으로서 물 등을 포함할 수 있다. 따라서, 상기 유체 챔버(162)는 수조가 될 수 있으며, 오픈형으로 구성될 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 상기 유체 챔버(162)는 상기 공간이 닫힌 공간으로 이루어지는 클로즈형이 될 수 있다.
상기 유체 챔버(162)에는 기판(161)이 상기 반도체 발광소자들(150)이 조립되는 조립면이 아래를 향하도록 배치될 수 있다. 예를 들어, 상기 기판(161)은 이송부에 의하여 조립위치로 이송되며, 상기 이송부는 기판이 장착되는 스테이지(165)를 구비할 수 있다. 상기 스테이지(165)가 제어부에 의하여 위치조절되며, 이를 통하여 상기 기판(161)은 상기 조립위치로 이송될 수 있다.
이 때에, 상기 조립위치에서 상기 기판(161)의 조립면이 상기 유체 챔버(150)의 바닥을 향하게 된다. 도시에 의하면, 상기 기판(161)의 조립면은 상기 유체 챔버(162)내의 유체에 잠기도록 배치된다. 따라서, 상기 반도체 발광소자(150)는 상기 유체내에서 상기 조립면으로 이동하게 된다.
상기 기판(161)은 전기장 형성이 가능한 조립기판으로서, 베이스부(161a), 유전체층(161b) 및 복수의 전극들(161c)을 포함할 수 있다.
상기 베이스부(161a)는 절연성 있는 재질로 이루어지며, 상기 복수의 전극들(161c)은 상기 베이스부(161a)의 일면에 패턴된 박막 또는 후막 bi-planar 전극이 될 수 있다. 상기 전극(161c)은 예를 들어, Ti/Cu/Ti 의 적층, Ag 페이스트 및 ITO 등으로 형성될 수 있다.
상기 유전체층(161b)은, SiO2, SiNx, SiON, Al2O3, TiO2, HfO2 등의 무기 물질로 이루어질 있다. 이와 다르게, 유전체층(161b)은, 유기 절연체로서 단일층이거나 멀티층으로 구성될 수 있다. 유전체층(161b)의 두께는, 수십 nm~수μm의 두께로 이루어질 수 있다.
나아가, 본 발명에 따른 기판(161)은 격벽에 의하여 구획되는 복수의 셀들(161d)을 포함한다. 셀들(161d)은, 일방향을 따라 순차적으로 배치되며, 폴리머(polymer) 재질로 이루어질 수 있다. 또한, 셀들(161d)을 이루는 격벽(161e)은, 이웃하는 셀들(161d)과 공유되도록 이루어진다. 상기 격벽(161e)은 상기 베이스부(161a)에서 돌출되며, 상기 격벽(161e)에 의하여 상기 셀들(161d)이 일방향을 따라 순차적으로 배치될 수 있다. 보다 구체적으로, 상기 셀들(161d)은 열과 행 방향으로 각각 순차적으로 배치되며, 매트릭스 구조를 가질 수 있다.
셀들(161d)의 내부는, 도시와 같이, 반도체 발광소자(150)를 수용하는 홈을 구비하며, 상기 홈은 상기 격벽(161e)에 의하여 한정되는 공간이 될 수 있다. 상기 홈의 형상은 반도체 발광소자의 형상과 동일 또는 유사할 수 있다. 예를 들어, 반도체 발광소자가 사각형상인 경우, 홈은 사각형상일 수 있다. 또한, 비록 도시되지는 않았지만, 반도체 발광소자가 원형인 경우, 셀들 내부에 형성된 홈은, 원형으로 이루어질 수 있다. 나아가, 셀들 각각은, 단일의 반도체 발광소자를 수용하도록 이루어진다. 즉, 하나의 셀에는, 하나의 반도체 발광소자가 수용된다.
한편, 복수의 전극들(161c)은 각각의 셀들(161d)의 바닥에 배치되는 복수의 전극라인을 구비하며, 상기 복수의 전극라인은 이웃한 셀로 연장되도록 이루어질 수 있다.
상기 복수의 전극들(161c)은 상기 셀들(161d)의 하측에 배치되며, 서로 다른 극성이 각각 인가되어 상기 셀들(161d) 내에 전기장을 생성한다. 상기 전기장 형성을 위하여, 상기 복수의 전극들(161c)을 상기 유전체층이 덮으면서, 상기 유전체층이 상기 셀들(161d)의 바닥을 형성할 수 있다. 이런 구조에서, 각 셀들(161d)의 하측에서 한 쌍의 전극(161c)에 서로 다른 극성이 인가되면 전기장이 형성되고, 상기 전기장에 의하여 상기 셀들(161d) 내부로 상기 반도체 발광소자가 삽입될 수 있다.
상기 조립위치에서 상기 기판(161)의 전극들은 전원공급부(171)와 전기적으로 연결된다. 상기 전원공급부(171)는 상기 복수의 전극에 전원을 인가하여 상기 전기장을 생성하는 기능을 수행한다.
도시에 의하면, 상기 자가조립 장치는 상기 반도체 발광소자들에 자기력을 가하기 위한 자석(163)을 구비할 수 있다. 상기 자석(163)은 상기 유체 챔버(162)와 이격 배치되어 상기 반도체 발광소자들(150)에 자기력을 가하도록 이루어진다. 상기 자석(163)은 상기 기판(161)의 조립면의 반대면을 마주보도록 배치될 수 있으며, 상기 자석(163)과 연결되는 위치 제어부(164)에 의하여 상기 자석의 위치가 제어된다.
상기 자석(163)의 자기장에 의하여 상기 유체내에서 이동하도록, 상기 반도체 발광소자(1050)는 자성체를 구비할 수 있다.
도 9를 참조하면, 자성체를 구비하는 반도체 발광 소자는 제1도전형 전극(1052) 및 제2도전형 전극(1056), 상기 제1도전형 전극(1052)이 배치되는 제1도전형 반도체층(1053), 상기 제1도전형 반도체층(1052)과 오버랩되며, 상기 제2도전형 전극(1056)이 배치되는 제2도전형 반도체층(1055), 그리고 상기 제1 및 제2도전형 반도체층(1053, 1055) 사이에 배치되는 활성층(1054)을 포함할 수 있다.
여기에서, 제1도전형은 p형이고, 제2도전형은 n형으로 구성될 수 있으며, 그 반대로도 구성될 수 있다. 또한, 전술한 바와 같이 상기 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 본 발명에서, 상기 제1도전형 전극(1052)는 반도체 발광소자의 자가조립 등에 의하여, 반도체 발광소자가 배선기판에 조립된 이후에 생성될 수 있다. 또한, 본 발명에서, 상기 제2도전형 전극(1056)은 상기 자성체를 포함할 수 있다. 자성체는 자성을 띄는 금속을 의미할 수 있다. 상기 자성체는 Ni, SmCo 등이 될 수 있으며, 다른 예로서 Gd 계, La계 및 Mn계 중 적어도 하나에 대응되는 물질을 포함할 수 있다.
자성체는 입자 형태로 상기 제2도전형 전극(1056)에 구비될 수 있다. 또한, 이와 다르게, 자성체를 포함한 도전형 전극은, 도전형 전극의 일 레이어가 자성체로 이루어질 수 있다. 이러한 예로서, 도 9에 도시된 것과 같이, 반도체 발광소자(1050)의 제2도전형 전극(1056)은, 제1층(1056a) 및 제2층(1056b)을 포함할 수 있다. 여기에서, 제1층(1056a)은 자성체를 포함하도록 이루어질 수 있고, 제2층(1056b)는 자성체가 아닌 금속소재를 포함할 수 있다.
도시와 같이, 본 예시에서는 자성체를 포함하는 제1층(1056a)이, 제2도전형 반도체층(1055)과 맞닿도록 배치될 수 있다. 이 경우, 제1층(1056a)은, 제2층(1056b)과 제2도전형 반도체층(1055) 사이에 배치된다. 상기 제2층(1056b)은 배선기판의 제2전극과 연결되는 컨택 메탈이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 자성체는 상기 제1도전형 반도체층의 일면에 배치될 수 있다.
다시 도 6 및 도 7을 참조하면, 보다 구체적으로, 상기 자가조립 장치는 상기 유체 챔버의 상부에 x,y,z 축으로 자동 또는 수동으로 움직일 수 있는 자석 핸들러를 구비하거나, 상기 자석(163)을 회전시킬 수 있는 모터를 구비할 수 있다. 상기 자석 핸들러 및 모터는 상기 위치 제어부(164)를 구성할 수 있다. 이를 통하여, 상기 자석(163)은 상기 기판(161)과 수평한 방향, 시계방향 또는 반시계방향으로 회전하게 된다.
한편, 상기 유체 챔버(162)에는 광투과성의 바닥판(166)이 형성되고, 상기 반도체 발광소자들은 상기 바닥판(166)과 상기 기판(161)의 사이에 배치될 수 있다. 상기 바닥판(166)을 통하여 상기 유체 챔버(162)의 내부를 모니터링하도록, 이미지 센서(167)가 상기 바닥판(166)을 바라보도록 배치될 수 있다. 상기 이미지 센서(167)는 제어부(172)에 의하여 제어되며, 기판(161)의 조립면을 관찰할 수 있도록 inverted type 렌즈 및 CCD 등을 구비할 수 있다.
상기에서 설명한 자가조립 장치는 자기장과 전기장을 조합하여 이용하도록 이루어지며, 이를 이용하면, 상기 반도체 발광소자들이 상기 자석의 위치변화에 의하여 이동하는 과정에서 전기장에 의하여 상기 기판의 기설정된 위치에 안착될 수 있다. 이하, 상기에서 설명한 자기조립 장치를 이용한 조립과정에 대하여 보다 상세히 설명한다.
먼저, 도 5a 내지 도 5c에서 설명한 과정을 통하여 자성체를 구비하는 복수의 반도체 발광소자들(1050)을 형성한다. 이 경우에, 도 5c의 제2도전형 전극을 형성하는 과정에서, 자성체를 상기 반도체 발광소자에 증착할 수 있다.
다음으로, 기판(161)을 조립위치로 이송하고, 상기 반도체 발광소자들(1050)을 유체 챔버(162)에 투입한다(도 8a).
전술한 바와 같이, 상기 기판(161)의 조립위치는 상기 기판(161)의 상기 반도체 발광소자들(1050)이 조립되는 조립면이 아래를 향하도록 상기 유체 챔버(162)에 배치되는 위치가 될 수 있다.
이 경우에, 상기 반도체 발광소자들(1050) 중 일부는 유체 챔버(162)의 바닥에 가라앉고 일부는 유체 내에 부유할 수 있다. 상기 유체 챔버(162)에 광투과성의 바닥판(166)이 구비되고, 상기 반도체 발광소자들(1050) 중 일부는 바닥판(166)에 가라앉을 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 수직방향으로 떠오르도록 상기 반도체 발광소자들(1050)에 자기력을 가한다(도 8b).
상기 자가조립 장치의 자석(163)이 원위치에서 상기 기판(161)의 조립면의 반대면으로 이동하면, 상기 반도체 발광소자들(1050)은 상기 기판(161)을 향하여 상기 유체 내에서 떠오르게 된다. 상기 원위치는 상기 유체 챔버(162)로부터 벗어난 위치가 될 수 있다. 다른 예로서, 상기 자석(163)이 전자석으로 구성될 수 있다. 이 경우에는 전자석에 전기를 공급하여 초기 자기력을 생성하게 된다.
한편, 본 예시에서, 상기 자기력의 크기를 조절하면 상기 기판(161)의 조립면과 상기 반도체 발광소자들(1050)의 이격거리가 제어될 수 있다. 예를 들어, 상기 반도체 발광소자들(1050)의 무게, 부력 및 자기력을 이용하여 상기 이격거리를 제어한다. 상기 이격거리는 상기 기판의 최외각으로부터 수 밀리미터 내지 수십 마이크로미터가 될 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 일방향을 따라 이동하도록, 상기 반도체 발광소자들(1050)에 자기력을 가한다. 예를 들어, 상기 자석(163)을 상기 기판과 수평한 방향, 시계방향 또는 반시계방향으로 이동한다(도 8c). 이 경우에, 상기 반도체 발광소자들(1050)은 상기 자기력에 의하여 상기 기판(161)과 이격된 위치에서 상기 기판(161)과 수평한 방향으로 따라 이동하게 된다.
다음으로, 상기 반도체 발광소자들(1050)이 이동하는 과정에서 상기 기판(161)의 기설정된 위치에 안착되도록, 전기장을 가하여 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도하는 단계가 진행된다(도 8c). 예를 들어, 상기 반도체 발광소자들(1050)이 상기 기판(161)과 수평한 방향으로 따라 이동하는 도중에 상기 전기장에 의하여 상기 기판(161)과 수직한 방향으로 이동하여 상기 기판(161)의 기설정된 위치에 안착된다.
보다 구체적으로, 기판(161)의 bi-planar 전극에 전원을 공급하여 전기장을 생성하고, 이를 이용하여 기설정된 위치에서만 조립이 되도록 유도한게 된다. 즉 선택적으로 생성한 전기장을 이용하여, 반도체 발광소자들(1050)이 상기 기판(161)의 조립위치에 스스로 조립되도록 한다. 이를 위하여, 상기 기판(161)에는 상기 반도체 발광소자들(1050)이 끼워지는 셀들이 구비될 수 있다.
이후에, 상기 기판(161)의 언로딩 과정이 진행되며, 조립 공정이 완료된다. 상기 기판(161)이 조립 기판인 경우에, 전술한 바와 같이 어레인된 반도체 발광소자들을 배선기판으로 전사하여 디스플레이 장치를 구현하기 위한 후공정이 진행될 수 있다.
한편, 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도한 후에, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지도록 상기 자석(163)을 상기 기판(161)과 멀어지는 방향으로 이동시킬 수 있다(도 8d). 다른 예로서, 상기 자석(163)이 전자석인 경우에 전원공급을 중단하면, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지게 된다.
이후에, 상기 유체 챔버(162)의 바닥에 있는 반도체 발광소자들(1050)을 회수하면, 상기 회수된 반도체 발광소자들(1050)의 재사용이 가능하게 된다.
상기에서 설명된 자가조립 장치 및 방법은 fluidic assembly에서 조립 수율을 높이기 위해 자기장을 이용하여 먼거리의 부품들을 미리 정해진 조립 사이트 근처에 집중시키고, 조립 사이트에 별도 전기장을 인가하여 조립 사이트에만 선택적으로 부품이 조립되도록 한다. 이때 조립기판을 수조 상부에 위치시키고 조립면이 아래로 향하도록 하여 부품의 무게에 의한 중력 영향을 최소화하면서 비특이적 결합을 막아 불량을 제거한다. 즉, 전사수율을 높이기 위해 조립 기판을 상부에 위치시켜 중력이나 마찰력 영향을 최소화하며, 비특이적 결합을 막는다.
이상에서 살펴본 것과 같이, 상기와 같은 구성의 본 발명에 의하면, 개별화소를 반도체 발광소자로 형성하는 디스플레이 장치에서, 다량의 반도체 발광소자를 한번에 조립할 수 있다.
이와 같이, 본 발명에 따르면 작은 크기의 웨이퍼 상에서 반도체 발광소자를 다량으로 화소화시킨 후 대면적 기판으로 전사시키는 것이 가능하게 된다. 이를 통하여, 저렴한 비용으로 대면적의 디스플레이 장치를 제작하는 것이 가능하게 된다.
한편, 디스플레이 장치의 화질 향상을 위해 상술한 적색 반도체 발광소자의 크기를 줄이고자하는 시도가 계속되고 있다. 반도체 발광소자의 크기가 줄어들 경우, 반도체 발광소자의 측면에서 발생되는 Surface recombination 현상 및 반도체 발광소자의 측면으로 빠져나가는 빛의 광량이 광효율에 큰 영향을 주게된다.
먼저, 반도체 발광소자의 측면에서 발생되는 Surface recombination 현상에 대하여 구체적으로 설명한다.
도 10은 반도체 발광소자의 광효율이 떨어지는 요인을 나타내는 개념도이다.
도 10을 참조하면, 반도체 발광소자를 제조하기 위한 메사 공정 및 아이솔레이션 공정으로 인하여 반도체 발광소자의 측면에는 다량의 결함(d)이 발생된다. 반도체 발광소자에 전압이 인가되었을 때, 반도체 발광소자 내 일부 캐리어(본 명세서에서는 전자 및 정공을 모두 포함하는 용어를 캐리어라 칭함)가 상기 결함(d)으로 이동하며, 상기 결함(d)과 결합된다. 상기 결함(d)과 결합되는 캐리어(c)는 활성층에서 빛을 내는데 활용될 수 없기 때문에, 반도체 발광소자의 광효율이 감소하게 된다. 특히, 상술한 Surface recombination에 의한 광효율 감소는 반도체 발광소자의 크기가 작아질수록 커진다.
한편, 반도체 발광소자의 크기가 작아질수록 반도체 발광소자의 측면으로 방출되어 손실되는 빛의 광량이 반도체 발광소자의 광효율에 큰 영향을 주게된다.
본 발명은 반도체 발광소자의 광효율을 증가시키기 위한 구조를 제공한다. 본 발명에 따른 반도체 발광소자의 구조에 대하여 설명하기에 앞서, 반도체 발광소자의 제조방법에 대하여 설명한다.
이하, 반도체 발광소자를 형성하는 단계에 대하여 보다 구체적으로 설명한다.
도 11은 본 발명의 일 실시 예에 따른 반도체 발광소자의 제조 방법을 나타내는 개념도이다.
먼저, 성장 기판에 에피층을 형성하는 단계가 진행된다. 여기서, 성장 기판은 사파이어 기판 또는 GaAs 기판일 수 있다. 한편, 상기 에피층은 제1도전형 반도체층(610), 제1장벽층(641), 활성층(620), 제2장벽층(642) 및 제2도전형 반도체층(630)이 순서대로 적층된 층이다.
이후, 메사 공정을 통해, 제1도전형 반도체층(610)의 일부를 외부로 노출시킨다. 메사 공정시 제1장벽층(641), 활성층(620), 제2장벽층(642) 및 제2도전형 반도체층(630)의 일부가 식각된다.
메사 공정에 대하여 구체적으로 설명하면, 상기 에피층 상에 포토레지스트층(PR)을 적층한 후, 상기 포토레지스트층(PR)을 패터팅한다. 이후, 건식 식각을 통해 제1장벽층(641), 활성층(620), 제2장벽층(642) 및 제2도전형 반도체층(630)의 일부를 식각한다. 마지막으로, 패턴화된 포토레지스트층(PR)을 제거한다.
이후, 상기 제1 및 제2장벽층(641 및 642)을 에칭하는 단계가 진행된다. 구체적으로, 상기 제1 및 제2장벽층(641 및 642)을 에칭하는 단계는 메사 공정이 완료된 에피층을 에칭 용액에 침지시킴으로써 수행될 수 있다. 이때, 상기 제1 및 제2장벽층(641 및 642)이 상기 에칭 용액에 의해 식각되는 속도와 상기 활성층(620), 상기 제1 및 제2도전형 반도체층(610 및 630)이 상기 에칭 용액에 의해 식각되는 속도가 상이하다. 이로 인하여, 메사면에는 복수의 리세스부(641' 및 642')가 형성된다.
일 실시 예에 있어서, 상기 제1 및 제2장벽층(641 및 642)이 상기 에칭 용액에 의해 식각되는 속도가 상기 활성층(620), 상기 제1 및 제2도전형 반도체층(610 및 630)이 상기 에칭 용액에 의해 식각되는 속도보다 빠를 수 있다. 이 경우, 상기 제1 및 제2장벽층(641 및 642)이 상대적으로 빠르게 식각됨에 따라, 상기 제1도전형 반도체층(610)과 상기 활성층(620) 사이, 상기 활성층(620)과 상기 제2도전형 반도체층(630) 사이에 리세스부(641' 및 642')가 형성된다.
예를 들어, 상기 제1 및 제2도전형 반도체층(610 및 630)은 P-type AlGaInP 또는 N-type AlGaInP일 수 있으며, 상기 제1 및 제2도전형 반도체층(610 및 630) 각각은 서로 다른 타입의 도판트가 도핑된 상태일 수 있다. 한편, 상기 활성층(620) 또한 AlGaInP를 베이스 물질로 할 수 있다.
이와 달리, 상기 제1 및 제2장벽층(641 및 642)은 P-type AlInP 또는 N-type AlInP일 수 있다. 상기 제1 및 제2장벽층(641 및 642) 각각에 도핑되는 도판트의 타입은 인접한 도전형 반도체층에 도핑된 도판트의 타입과 일치한다. 구체적으로, 제1장벽층(641)에는 제1도전형 반도체층(610)과 동일한 타입의 도판트가 도핑되고, 제2장벽층(642)에는 제2도전형 반도체층(630)과 동일한 타입의 도판트가 도핑된다.
상기 에칭 용액이 불산 및 불화 암모늄의 혼합 용액일 경우, AlGaInP는 거의 식각되지 않지만, AlInP는 매우 빠른 속도로 식각된다. 상기 제1 및 제2장벽층(641 및 642)이 상대적으로 빠르게 식각됨에 따라, 상기 제1도전형 반도체층(610)과 상기 활성층(620) 사이, 상기 활성층(620)과 상기 제2도전형 반도체층(630) 사이에 리세스부(641' 및 642')가 형성된다.
이후, 아이솔레이션 공정을 통해, 성장 기판(S) 상에 개별 반도체 발광소자를 형성하는 단계가 진행된다. 이러한, 공정은 기 공지된 방법을 사용하므로, 구체적인 설명은 생략한다. 다만, 상술한 리세스부를 형성하는 과정은 메사 공정 직후가 아닌 아이솔레이션 공정 이후에 수행될 수 있다.
이하, 상술한 방식으로 제조된 반도체 발광소자의 구조에 대하여 구체적으로 설명한다.
도 12는 본 발명의 일 실시 예에 따른 반도체 발광소자의 단면도이고, 도 13은 본 발명의 일 실시 예에 따른 반도체 발광소자에서 캐리어의 흐름을 나타내는 개념도이다.
도 12를 참조하면, 본 발명에 따른 반도체 발광소자의 측면에는 복수의 리세스부(641' 및 642')가 형성된다.
반도체 발광소자들 각각은 제1도전형 반도체층(610), 상기 제1도전형 반도체층(610) 상에 형성되는 활성층(620) 및 상기 활성층(620) 상에 형성되는 제2도전형 반도체층(630)을 구비하며, 상기 제1도전형 반도체층(610)과 상기 활성층(620) 사이에는 제1장벽층(641)이 배치되고, 상기 활성층(620) 및 상기 제2도전형 반도체층(630) 사이에는 제2장벽층(642)이 배치된다.
상기 제1도전형 반도체층(610)과 상기 활성층(620) 사이, 상기 활성층(620)과 상기 제2도전형 반도체층(630) 사이에 리세스부(641' 및 642')가 형성된다. 이에 따라, 상기 리세스부는 상기 활성층(620)을 사이에 두고 형성된다.
상기 리세스부는 상기 제1도전형 반도체층(610)과 상기 활성층(620) 사이에 형성되는 제1리세스부(641') 및 상기 활성층(620) 및 상기 제2도전형 반도체층(630) 사이에 형성되는 제2리세스부(642')로 구분될 수 있다.
상기 제1리세스부(641')의 내벽은 상기 제1도전형 반도체층(610)의 일면, 상기 활성층(620)의 일면 및 상기 제1장벽층(641)의 측면으로 이루어지며, 상기 제2리세스부(642')의 내벽은 상기 제2도전형 반도체층(630)의 일면, 상기 활성층(620)의 일면 및 상기 제2장벽층(642)의 측면으로 이루어진다.
도 13을 참조하면, 활성층(620) 주변 측면 방향의 저항이 매우 커진다. 이에 따라, 반도체 발광소자의 측면방향으로 흐르는 캐리어가 감소하게 되며, 캐리어가 활성층(620)이 있는 방향으로 집중된다. 결과적으로, Surface recombination이 감소하게 된다. 이를 통해, 본 발명은 반도체 발광소자의 광효율을 향상시킨다.
한편, 본 발명에 따른 반도체 발광소자는 활성층(620) 주변이 아닌 다른 위치에 형성되는 리세스부를 구비할 수 있다. 이하, 반도체 발광소자를 형성하는 단계에 대하여 보다 구체적으로 설명한다.
도 14는 본 발명의 다른 일 실시 예에 따른 반도체 발광소자의 제조 방법을 나타내는 개념도이다.
먼저, 성장 기판에 에피층을 형성하는 단계가 진행된다. 여기서, 성장 기판은 사파이어 기판 또는 GaAs 기판일 수 있다. 한편, 상기 에피층은 제1도전형 반도체층(610), 활성층(620), 제2도전형 반도체층(630)이 순서대로 적층된 층이다.
여기서, 상기 제1도전형 반도체층(610)은 복수의 제1반도체층(611) 및 상기 제1반도체층(611)과 다른 소재로 이루어지는 복수의 제2반도체층(612)을 구비한다. 제1반도체층(611) 및 상기 제2반도체층(612)은 번갈아가며 적층된다.
이후, 아이솔레이션 공정 및 메사 공정을 통해, 성장 기판(S) 상에 개별 반도체 발광소자를 형성하는 단계가 진행된다. 이러한, 공정은 기 공지된 방법을 사용하므로, 구체적인 설명은 생략한다.
이후, 상기 제2반도체층(612)을 에칭하는 단계가 진행된다. 구체적으로, 제2반도체층(612)을 에칭하는 단계는 메사 공정 및 아이솔레이션 공정이 완료된 에피층을 에칭 용액에 침지시킴으로써 수행될 수 있다. 이때, 상기 제2반도체층(612)이 상기 에칭 용액에 의해 식각되는 속도와 상기 활성층(620), 상기 제1반도체층(611), 상기 제2도전형 반도체층(630)이 상기 에칭 용액에 의해 식각되는 속도가 상이하다. 이로 인하여, 제1도전형 반도체층(610)의 측면에는 복수의 리세스부(610')가 형성된다.
일 실시 예에 있어서, 상기 제2반도체층(612)이 상기 에칭 용액에 의해 식각되는 속도가 상기 활성층(620), 상기 제1반도체층(611) 및 상기 제2도전형 반도체층(630)이 상기 에칭 용액에 의해 식각되는 속도보다 빠를 수 있다. 이 경우, 상기 제2반도체층(612)이 상대적으로 빠르게 식각됨에 따라, 상기 제1반도체층(611) 사이에 리세스부(610')가 형성된다.
예를 들어, 상기 제1반도체층(611) 및 제2도전형 반도체층(630)은 P-type AlGaInP 또는 N-type AlGaInP일 수 있으며, 상기 제1반도체층(611) 및 제2도전형 반도체층(630) 각각은 서로 다른 타입의 도판트가 도핑된 상태일 수 있다. 한편, 상기 활성층(620) 또한 AlGaInP를 베이스 물질로 할 수 있다.
이와 달리, 상기 제2반도체층(612)은 P-type AlInP 또는 N-type AlInP일 수 있다. 상기 제2반도체층(612)에 도핑되는 도판트의 타입은 제1반도체층(611)에 도핑된 도판트의 타입과 일치한다.
상기 에칭 용액이 불산 및 불화 암모늄의 혼합 용액일 경우, AlGaInP는 거의 식각되지 않지만, AlInP는 매우 빠른 속도로 식각된다. 상기 제2반도체층(612)이 상대적으로 빠르게 식각됨에 따라, 상기 제1반도체층(611) 사이에 리세스부(610')가 형성된다.
이하, 상술한 방식으로 제조된 반도체 발광소자의 구조에 대하여 구체적으로 설명한다.
도 15는 본 발명의 다른 일 실시 예에 따른 반도체 발광소자의 단면도이다.
본 발명에 따른 반도체 발광소자의 측면에는 복수의 리세스부(610')가 형성된다.
반도체 발광소자들 각각은 제1도전형 반도체층(610), 상기 제1도전형 반도체층(610) 상에 형성되는 활성층(620) 및 상기 활성층(620) 상에 형성되는 제2도전형 반도체층(630)을 구비하며, 상기 제1도전형 반도체층(610)은 서로 번갈아 배치되는 제1 및 제2반도체층(611 및 612)을 구비한다.
상기 제1도전형 반도체층(610)은 복수의 제1반도체층(611) 및 복수의 제2반도체층(612)을 구비하는데, 상기 리세스부(610')는 상기 제1반도체층(611) 사이에 형성된다. 상기 리세스부(610')의 개수는 상기 제1도전형 반도체층(610)에 구비된 제2반도체층(612)의 개수와 동일하다.
상기 리세스부의 내벽은 상기 제1반도체층(611)의 일면, 상기 제2반도체층(612)의 측면으로 이루어진다.
상술한 구조에 따르면, 상기 리세스부가 반도체 발광소자 측면에서 난반사를 유도하여 활성층에서 발광되어 반도체 발광소자의 측면으로 향하는 빛을 반도체 발광소자의 상측으로 반사시킨다. 이에 따라, 반도체 발광소자의 측면으로 방출되는 빛의 광량이 감소하면서, 반도체 발광소자의 광 효율이 증가할 수 있다.
한편, 본 발명에 따른 반도체 발광소자는 측면 전체에 형성되는 리세스부를 구비할 수 있다. 이하, 반도체 발광소자를 형성하는 방법에 대하여 보다 구체적으로 설명한다.
도 16은 본 발명의 다른 일 실시 예에 따른 반도체 발광소자의 제조 방법을 나타내는 개념도이다.
먼저, 성장 기판에 에피층을 형성하는 단계가 진행된다. 여기서, 성장 기판은 사파이어 기판 또는 GaAs 기판일 수 있다. 한편, 상기 에피층은 제1도전형 반도체층(610), 제1장벽층(641), 활성층(620), 제2장벽층(642) 및 제2도전형 반도체층(630)이 순서대로 적층된 층이다.
여기서, 상기 제1도전형 반도체층(610)은 복수의 제1반도체층(611) 및 상기 제1반도체층(611)과 다른 소재로 이루어지는 복수의 제2반도체층(612)을 구비한다. 제1반도체층(611) 및 상기 제2반도체층(612)은 번갈아가며 적층된다.
이후, 메사 공정을 통해, 제1도전형 반도체층(610)의 일부를 외부로 노출시킨다. 메사 공정시 제1장벽층(641), 활성층(620), 제2장벽층(642) 및 제2도전형 반도체층(630)의 일부가 식각된다.
메사 공정에 대하여 구체적으로 설명하면, 상기 에피층 상에 포토레지스트층을 적층한 후, 상기 포토레지스트층을 패터팅한다. 이후, 건식 식각을 통해 제1장벽층(641), 활성층(620), 제2장벽층(642) 및 제2도전형 반도체층(630)의 일부를 식각한다. 마지막으로, 패턴화된 포토레지스트층을 제거한다.
이후, 아이솔레이션 공정을 통해, 성장 기판(S) 상에 개별 반도체 발광소자를 형성하는 단계가 진행된다. 이러한, 공정은 기 공지된 방법을 사용하므로, 구체적인 설명은 생략한다. 상기 아이솔레이션 공정을 수행함에 따라, 상기 제1도전형 반도체층(610)의 측면이 외부로 노출된다.
이후, 상기 제2반도체층(612), 제1 및 제2장벽층(641 및 642)을 에칭하는 단계가 진행된다. 구체적으로, 상기 제2반도체층(612), 제1 및 제2장벽층(641 및 642)을 에칭하는 단계는 메사 공정 및 아이솔레이션 공정이 완료된 에피층을 에칭 용액에 침지시킴으로써 수행될 수 있다. 이때, 제2반도체층(612), 상기 제1 및 제2장벽층(641 및 642)이 상기 에칭 용액에 의해 식각되는 속도와 상기 활성층(620), 상기 제1반도체층(611)이 상기 에칭 용액에 의해 식각되는 속도가 상이하다. 이로 인하여, 메사면 및 제1도전형 반도체층(610)의 측면에는 복수의 리세스부가 형성된다.
일 실시 예에 있어서, 상기 제2반도체층(612), 제1 및 제2장벽층(641 및 642)이 상기 에칭 용액에 의해 식각되는 속도가 상기 활성층(620), 제1반도체층(611) 및 상기 제2도전형 반도체층(630)이 상기 에칭 용액에 의해 식각되는 속도보다 빠를 수 있다. 이 경우, 제2반도체층(612), 상기 제1 및 제2장벽층(641 및 642)이 상대적으로 빠르게 식각됨에 따라, 상기 제1반도체층(611) 사이, 상기 제1도전형 반도체층(610)과 상기 활성층(620) 사이, 상기 활성층(620)과 상기 제2도전형 반도체층(630) 사이에 리세스부가 형성된다.
예를 들어, 상기 제1반도체층(611) 및 상기 제2도전형 반도체층(630)은 P-type AlGaInP 또는 N-type AlGaInP일 수 있으며, 상기 제1반도체층(611) 및 상기 제2도전형 반도체층(630) 각각은 서로 다른 타입의 도판트가 도핑된 상태일 수 있다. 한편, 상기 활성층(620) 또한 AlGaInP를 베이스 물질로 할 수 있다.
이와 달리, 상기 제2반도체층(612), 상기 제1 및 제2장벽층(641 및 642)은 P-type AlInP 또는 N-type AlInP일 수 있다.
상기 제2반도체층(612)에 도핑되는 도판트의 타입은 제1반도체층(611)에 도핑된 도판트의 타입과 일치한다. 상기 제1 및 제2장벽층(641 및 642) 각각에 도핑되는 도판트의 타입은 인접한 도전형 반도체층에 도핑된 도판트의 타입과 일치한다. 구체적으로, 제1장벽층(641)에는 제1도전형 반도체층(610)과 동일한 타입의 도판트가 도핑되고, 제2장벽층(642)에는 제2도전형 반도체층(630)과 동일한 타입의 도판트가 도핑된다.
상기 에칭 용액이 불산 및 불화 암모늄의 혼합 용액일 경우, AlGaInP는 거의 식각되지 않지만, AlInP는 매우 빠른 속도로 식각된다. 상기 제2반도체층(612), 상기 제1 및 제2장벽층(641 및 642)이 상대적으로 빠르게 식각됨에 따라, 상기 제1반도체층(611) 사이, 상기 제1도전형 반도체층(610)과 상기 활성층(620) 사이, 상기 활성층(620)과 상기 제2도전형 반도체층(630) 사이에 리세스부가 형성된다.
이하, 상술한 방식으로 제조된 반도체 발광소자의 구조에 대하여 구체적으로 설명한다.
도 17은 본 발명의 다른 일 실시 예에 따른 반도체 발광소자의 단면도이다.
본 발명에 따른 반도체 발광소자의 측면에는 복수의 리세스부가 형성된다.
반도체 발광소자들 각각은 제1도전형 반도체층(610), 상기 제1도전형 반도체층(610) 상에 형성되는 활성층(620) 및 상기 활성층(620) 상에 형성되는 제2도전형 반도체층(630)을 구비하며, 상기 제1도전형 반도체층(610)과 상기 활성층(620) 사이에는 제1장벽층(641)이 배치되고, 상기 활성층(620) 및 상기 제2도전형 반도체층(630) 사이에는 제2장벽층(642)이 배치된다. 한편, 상기 제1도전형 반도체층(610)은 서로 번갈아 배치되는 제1 및 제2반도체층(611 및 612)을 구비한다.
상기 제1도전형 반도체층(610)과 상기 활성층(620) 사이, 상기 활성층(620)과 상기 제2도전형 반도체층(630) 사이에 리세스부가 형성된다. 이에 따라, 상기 리세스부는 상기 활성층(620)을 사이에 두고 형성된다.
상기 리세스부는 상기 제1도전형 반도체층(610)과 상기 활성층(620) 사이에 형성되는 제1리세스부(641') 및 상기 활성층(620) 및 상기 제2도전형 반도체층(630) 사이에 형성되는 제2리세스부(642'), 상기 제1반도체층(611) 사이에 형성되는 제3리세스부(610')로 구분될 수 있다.
상기 제1리세스부(641')의 내벽은 상기 제1도전형 반도체층(610)의 일면, 상기 활성층(620)의 일면 및 상기 제1장벽층(641)의 측면으로 이루어지며, 상기 제2리세스부(642')의 내벽은 상기 제2도전형 반도체층(630)의 일면, 상기 활성층(620)의 일면 및 상기 제2장벽층(642)의 측면으로 이루어진다.
상기 제3리세스부(610')는 상기 제1반도체층(611) 사이에 형성된다. 상기 제3리세스부(610')의 개수는 상기 제1도전형 반도체층(610)에 구비된 제2반도체층(612)의 개수와 동일하다. 상기 제3리세스부(610')의 내벽은 상기 제1반도체층(611)의 일면, 상기 제2반도체층(612)의 측면으로 이루어진다.
상술한 구조에 따르면, 활성층(620) 주변 측면 방향의 저항이 매우 커진다. 이에 따라, 반도체 발광소자의 측면방향으로 흐르는 캐리어가 감소하게 되며, 캐리어가 활성층(620)이 있는 방향으로 집중된다. 결과적으로, 캐리어가 활성층(620) 측면에서 결합되는 현상(Surface recombination)이 감소하게 된다. 이를 통해, 본 발명은 적색 반도체 발광소자의 광효율을 향상시킨다.
또한, 상술한 구조에 따르면, 상기 리세스부가 반도체 발광소자 측면에서 난반사를 유도하여 활성층에서 발광되어 반도체 발광소자의 측면으로 향하는 빛을 반도체 발광소자의 상측으로 반사시킨다. 이에 따라, 반도체 발광소자의 측면으로 방출되는 빛의 광량이 감소하면서, 반도체 발광소자의 광 효율이 증가할 수 있다.

Claims (10)

  1. 배선전극을 포함하는 기판;
    상기 배선전극과 전기적으로 연결되는 복수의 반도체 발광소자들; 및
    상기 반도체 발광소자들 각각은,
    측면에 형성되는 복수의 리세스부를 구비하는 것을 특징으로 하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 반도체 발광소자들 각각은,
    제1도전형 반도체층;
    상기 제1도전형 반도체층 상에 형성되는 활성층; 및
    상기 활성층 상에 형성되는 제2도전형 반도체층을 구비하는 것을 특징으로 하는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 복수의 리세스부는 상기 활성층을 사이에 두고 형성되는 것을 특징으로 하는 디스플레이 장치.
  4. 제3항에 있어서,
    상기 반도체 발광소자들 각각은,
    상기 제1도전형 반도체층과 상기 활성층 사이에 배치되는 제1장벽층; 및
    상기 활성층 및 상기 제2도전형 반도체층 사이에 배치되는 제2장벽층을 구비하는 것을 특징으로 하는 디스플레이 장치.
  5. 제4항에 있어서,
    상기 복수의 리세스부는
    상기 제1도전형 반도체층과 상기 활성층 사이에 형성되는 제1리세스부; 및
    상기 활성층 및 상기 제2도전형 반도체층 사이에 형성되는 제2리세스부를 포함하는 것을 특징으로 하는 디스플레이 장치.
  6. 제5항에 있어서,
    상기 제1리세스부의 내벽은,
    상기 제1도전형 반도체층의 일면, 상기 활성층의 일면 및 상기 제1장벽층의 측면으로 이루어지는 것을 특징으로 하는 디스플레이 장치.
  7. 제5항에 있어서,
    상기 제2리세스부의 내벽은,
    상기 제2도전형 반도체층의 일면, 상기 활성층의 일면 및 상기 제2장벽층의 측면으로 이루어지는 것을 특징으로 하는 디스플레이 장치.
  8. 제5항에 있어서,
    상기 제1 및 제2장벽층을 이루는 물질의 소정 용액에 대한 식각속도는,
    상기 활성층, 상기 제1 및 제2도전형 반도체층을 이루는 물질의 상기 소정 용액에 대한 식각속도보다 빠른 것을 특징으로 하는 디스플레이 장치.
  9. 제8항에 있어서,
    상기 제1 및 제2장벽층은 도판트가 도핑된 AlInP로 이루어지고,
    상기 활성층, 상기 제1 및 제2도전형 반도체층은 도판트가 도핑된 AlGaInP로 이루어지는 것을 특징으로 하는 디스플레이 장치.
  10. 성장 기판 상에 제1도전형 반도체층, 제1장벽층, 활성층, 제2장벽층, 제2도전형 반도체층을 순서대로 적층하는 단계;
    상기 제1도전형 반도체층의 일부가 외부로 노출되도록, 상기 제1도전형 반도체층 상에 적층된 층들의 일부를 식각하는 단계;
    상기 제1 및 제2장벽층의 일부를 식각하여 리세스부를 형성하는 단계; 및
    상기 제1도전형 반도체층의 일부를 식각하여, 개별 반도체 발광소자를 형성하는 단계를 포함하는 디스플레이 장치의 제조 방법.
KR1020200017882A 2020-02-13 2020-02-13 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 Active KR102828048B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200017882A KR102828048B1 (ko) 2020-02-13 2020-02-13 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
EP20918527.1A EP4105996A4 (en) 2020-02-13 2020-02-17 DISPLAY DEVICE USING A LIGHT-EMITTING SEMICONDUCTOR COMPONENT AND METHOD FOR MANUFACTURING THE SAME
US17/799,817 US20230078258A1 (en) 2020-02-13 2020-02-17 Display device using semiconductor light-emitting element, and method for manufacturing same
PCT/KR2020/002193 WO2021162153A1 (ko) 2020-02-13 2020-02-17 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200017882A KR102828048B1 (ko) 2020-02-13 2020-02-13 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20200023327A true KR20200023327A (ko) 2020-03-04
KR102828048B1 KR102828048B1 (ko) 2025-07-03

Family

ID=69783537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200017882A Active KR102828048B1 (ko) 2020-02-13 2020-02-13 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Country Status (4)

Country Link
US (1) US20230078258A1 (ko)
EP (1) EP4105996A4 (ko)
KR (1) KR102828048B1 (ko)
WO (1) WO2021162153A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021246572A1 (ko) * 2020-06-05 2021-12-09 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 표시 장치
WO2023176994A1 (ko) * 2022-03-17 2023-09-21 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021162148A1 (ko) * 2020-02-13 2021-08-19 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017112490A1 (en) * 2015-12-22 2017-06-29 Sxaymiq Technologies Llc Led sidewall processing to mitigate non-radiative recombination

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015516B2 (en) * 2000-11-16 2006-03-21 Gelcore Llc Led packages having improved light extraction
JP4460473B2 (ja) * 2005-02-23 2010-05-12 シャープ株式会社 半導体レーザ装置の製造方法
KR100780175B1 (ko) * 2006-03-14 2007-11-27 삼성전기주식회사 발광 다이오드의 제조방법
KR100897871B1 (ko) * 2007-08-30 2009-05-15 서울옵토디바이스주식회사 발광 다이오드 및 그 제조방법
KR101030071B1 (ko) * 2009-05-15 2011-04-20 조선대학교산학협력단 반도체 발광소자 및 그 제조방법
US8664679B2 (en) * 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
JP2015028984A (ja) * 2013-07-30 2015-02-12 日亜化学工業株式会社 半導体発光素子
US10014424B2 (en) * 2014-03-13 2018-07-03 Raytheon Company Reduced junction area barrier-based photodetector
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US9865772B2 (en) * 2015-01-06 2018-01-09 Apple Inc. LED structures for reduced non-radiative sidewall recombination
KR102512027B1 (ko) * 2016-03-08 2023-03-21 엘지이노텍 주식회사 반도체 소자, 표시패널, 표시장치 및 표시패널 제조방법
KR102110871B1 (ko) * 2018-07-04 2020-05-14 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR102818698B1 (ko) * 2020-01-22 2025-06-10 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017112490A1 (en) * 2015-12-22 2017-06-29 Sxaymiq Technologies Llc Led sidewall processing to mitigate non-radiative recombination

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021246572A1 (ko) * 2020-06-05 2021-12-09 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 표시 장치
US12588319B2 (en) 2020-06-05 2026-03-24 Samsung Display Co., Ltd. Light-emitting device, manufacturing method therefor, and display apparatus
WO2023176994A1 (ko) * 2022-03-17 2023-09-21 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치

Also Published As

Publication number Publication date
KR102828048B1 (ko) 2025-07-03
WO2021162153A1 (ko) 2021-08-19
US20230078258A1 (en) 2023-03-16
EP4105996A1 (en) 2022-12-21
EP4105996A4 (en) 2024-04-17

Similar Documents

Publication Publication Date Title
US12456713B2 (en) Display apparatus using semiconductor light-emitting device
KR102162739B1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
KR102160048B1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
KR20200023316A (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR20200023319A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
US12308352B2 (en) Display device using micro led
KR20200026669A (ko) 반도체 발광소자의 자가조립 장치 및 방법
KR20190122118A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200021966A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
EP4030481B1 (en) Display device using semiconductor light-emitting diode
KR20200026683A (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
KR20190122117A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200014867A (ko) 반도체 발광소자의 자가조립 장치 및 방법
KR20200018521A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102190064B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200024177A (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
KR102828048B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102864620B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US12453215B2 (en) Display device having semiconductor light emitting diodes seated in a plurality of cells, and method for manufacturing the display device
KR20200026780A (ko) 반도체 발광소자 공급 장치 및 공급 방법
KR20200026838A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
US20230223383A1 (en) Display device manufacturing substrate, and method for manufacturing display device by using same
EP4105995B1 (en) Display device using semiconductor light emitting element, and method for manufacturing same
KR20200023318A (ko) 반도체 발광소자 회수 방법 및 이를 이용한 반도체 발광소자 회수 방법
KR20200026661A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000