KR20200025163A - 유기전계발광표시장치 및 이의 구동방법 - Google Patents

유기전계발광표시장치 및 이의 구동방법 Download PDF

Info

Publication number
KR20200025163A
KR20200025163A KR1020180102099A KR20180102099A KR20200025163A KR 20200025163 A KR20200025163 A KR 20200025163A KR 1020180102099 A KR1020180102099 A KR 1020180102099A KR 20180102099 A KR20180102099 A KR 20180102099A KR 20200025163 A KR20200025163 A KR 20200025163A
Authority
KR
South Korea
Prior art keywords
sensing
short
voltage
transistor
subpixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180102099A
Other languages
English (en)
Other versions
KR102395215B1 (ko
Inventor
박준민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180102099A priority Critical patent/KR102395215B1/ko
Publication of KR20200025163A publication Critical patent/KR20200025163A/ko
Application granted granted Critical
Publication of KR102395215B1 publication Critical patent/KR102395215B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 표시 패널, 데이터 구동부, 스캔 구동부, 쇼트 검출부 및 쇼트 판단부를 포함하는 유기전계발광표시장치를 제공한다. 표시 패널은 서브 픽셀을 갖는다. 데이터 구동부는 서브 픽셀에 데이터신호를 공급한다. 스캔 구동부는 서브 픽셀의 스위칭 트랜지스터를 제어하기 위한 스캔신호와 서브 픽셀의 센싱 트랜지스터를 제어하기 위한 센싱신호를 공급한다. 쇼트 검출부는 서브 픽셀의 구동 트랜지스터의 소오스노드의 전압을 센싱한다. 쇼트 판단부는 쇼트 검출부로부터 전달된 센싱값을 기반으로 스위칭 트랜지스터와 센싱 트랜지스터에 대한 쇼트 발생 유무를 판단한다.

Description

유기전계발광표시장치 및 이의 구동방법{Organic Light Emitting Display Device and Driving Method thereof}
본 발명은 유기전계발광표시장치 및 이의 구동방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기전계발광표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.
앞서 설명한 표시장치 중 유기전계발광표시장치에는 복수의 서브 픽셀을 포함하는 표시 패널과 표시 패널을 구동하는 구동부가 포함된다. 구동부에는 표시 패널에 스캔신호(또는 게이트신호)를 공급하는 스캔구동부 및 표시 패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다. 표시 패널은 매트릭스 형태 등으로 배치된 서브 픽셀들에 인가된 스캔신호 및 데이터신호 등을 기반으로 영상을 표시할 수 있다.
표시 패널은 기판 상에 도전층, 금속층 및 절연층 등을 증착하여 소자(전극 포함), 전원라인 및 신호라인 등의 구조물을 형성하는 공정 등을 통해 제작된다. 표시 패널을 제작하는 공정 중에는 이물이나 부산물 등이 생성될 수 있고 이들은 박막의 내부에 잔존하기도 한다. 이처럼, 공정 중에 발생하는 이물이나 부산물 등은 금속층 간에 예기치 않은 쇼트 불량을 야기하고 또한 생산 수율을 저하하므로 이들을 검출 및 리페어하는 방안이 필요하다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명은 표시 패널에 존재하는 트랜지스터들의 소오스/드레인 간의 쇼트를 검출 및 리페어하여 장치의 생산 수율과 표시품질을 향상하는 것이다.
상술한 과제 해결 수단으로 본 발명은 표시 패널, 데이터 구동부, 스캔 구동부, 쇼트 검출부 및 쇼트 판단부를 포함하는 유기전계발광표시장치를 제공한다. 표시 패널은 서브 픽셀을 갖는다. 데이터 구동부는 서브 픽셀에 데이터신호를 공급한다. 스캔 구동부는 서브 픽셀의 스위칭 트랜지스터를 제어하기 위한 스캔신호와 서브 픽셀의 센싱 트랜지스터를 제어하기 위한 센싱신호를 공급한다. 쇼트 검출부는 서브 픽셀의 구동 트랜지스터의 소오스노드의 전압을 센싱한다. 쇼트 판단부는 쇼트 검출부로부터 전달된 센싱값을 기반으로 스위칭 트랜지스터와 센싱 트랜지스터에 대한 쇼트 발생 유무를 판단한다.
쇼트 검출부는 서브 픽셀의 구동 트랜지스터의 소오스노드에 연결된 센싱라인을 통해 센싱을 위한 전압을 출력할 수 있다.
쇼트 판단부는 쇼트 검출부로부터 출력된 전압보다 높은 센싱값이 검출되면 쇼트로 판단할 수 있다.
쇼트 판단부는 쇼트 검출부와 연동에 따른 한 번의 센싱 동작으로 스위칭 트랜지스터와 센싱 트랜지스터에 대한 쇼트 발생 유무를 모두 판단할 수 있다.
쇼트 판단부는 쇼트 검출부로부터 출력된 전압보다 높은 제1전압값이 검출되면 스위칭 트랜지스터의 소오스/드레인 간에 쇼트가 발생한 것으로 판단할 수 있다.
쇼트 판단부는 쇼트 검출부로부터 출력된 전압보다 높고 제1전압값보다 높은 제2전압값이 검출되면 센싱 트랜지스터의 소오스/드레인 간에 쇼트가 발생한 것으로 판단할 수 있다.
쇼트 판단부는 쇼트 검출부로부터 출력된 전압보다 높고 상기 제1전압값 및 제2전압값보다 높은 제3전압값이 검출되면 스위칭 트랜지스터의 소오스/드레인 간의 쇼트와 더불어 센싱 트랜지스터의 소오스/드레인 간에 쇼트가 발생한 것으로 판단할 수 있다.
다른 측면에서 본 발명은 유기전계발광표시장치의 구동방법을 제공한다. 유기전계발광표시장치의 구동방법은 서브 픽셀에 연결된 센싱라인을 통해 센싱을 위한 전압을 인가하기 위해 센싱신호를 인가하여 센싱 트랜지스터를 턴온하는 단계, 서브 픽셀에 데이터전압을 인가하기 위해 스캔신호를 인가하여 스위칭 트랜지스터를 턴온하는 단계, 스위칭 트랜지스터가 턴온 된 구간 내에 센싱라인에 충전된 전압을 센싱하여 센싱값을 검출하는 단계, 및 센싱값을 기반으로 스위칭 트랜지스터와 센싱 트랜지스터에 대한 쇼트 발생 유무를 판단하는 단계를 포함한다.
센싱을 위한 전압은 초기화 전압을 포함할 수 있다.
쇼트 발생 유무를 판단하는 단계에서는 센싱값의 레벨 차이를 기반으로 스위칭 트랜지스터와 센싱 트랜지스터에 대한 쇼트 발생 유무를 판단할 수 있다.
본 발명은 표시 패널에 존재하는 트랜지스터들의 소오스/드레인 간의 쇼트를 검출 및 리페어하여 장치의 생산 수율과 표시품질을 향상하는 효과가 있다. 또한, 본 발명은 표시 패널에 잠재적으로 존재하는 진행성 불량(이물 등에 의해 불량이 점진적으로 진행되는 종류)을 검출 및 보상하여 외부 보상 동작시 발생할 수 있는 센싱 및 보상 오류를 수정 및 보완할 수 있는 효과가 있다. 또한, 본 발명은 진행성 불량으로 인한 비정상(불량) 서브 픽셀의 좌표를 기반으로 그 주변에 존재하는 정상 서브 픽셀의 동반 약암/암점화를 방지하여 구동 신뢰성을 향상하는 효과가 있다.
도 1은 유기전계발광표시장치의 개략적인 블록도.
도 2는 서브 픽셀의 개략적인 회로 구성도.
도 3은 서브 픽셀의 상세 회로 구성 예시도.
도 4는 표시 패널의 단면 예시도.
도 5는 서브 픽셀의 평면 예시도.
도 6은 외부 보상 회로부를 포함하는 데이터 구동부의 개략적인 블록도.
도 7 및 도 8은 외부 보상 동작을 위한 보상 파형 예시도.
도 9는 본 발명의 실시예에 따른 쇼트 검출 방법을 설명하기 위한 파형도.
도 10 내지 도 12는 본 발명의 실시예에 따른 쇼트 검출 방법으로 검출할 수 있는 트랜지스터들의 소오스/드레인 간의 쇼트 형태를 보여주는 도면들.
도 13 및 도 14는 센싱 트랜지스터의 소오스/드레인 간의 쇼트 검출과 관련된 설명을 하기 위한 도면들.
도 15 및 도 16은 스위칭 트랜지스터의 소오스/드레인 간의 쇼트 검출과 관련된 설명을 하기 위한 도면들.
도 17은 쇼트된 센싱 트랜지스터와 쇼트된 스위칭 트랜지스터로부터 센싱된 센싱값의 예시도.
도 18은 센싱 트랜지스터와 스위칭 트랜지스터의 상태에 따른 센싱값을 나타낸 도면.
도 19는 본 발명의 실시예에 따른 데이터 구동부 그리고 쇼트 판단부의 개략적인 블록도.
도 20은 쇼트 판단부를 갖는 타이밍 제어부의 개략적인 블록도.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
본 발명에 따른 유기전계발광표시장치는 텔레비젼, 영상 플레이어, 개인용 컴퓨터(PC), 홈시어터, 스마트폰 등으로 구현된다. 이하에서 설명되는 유기전계발광표시장치는 영상 표시 동작과 외부 보상 동작을 수행한다. 외부 보상 동작은 서브 픽셀단위 또는 픽셀 단위로 수행할 수 있다.
외부 보상 동작은 영상 표시 동작 중의 수직 블랭크 구간에서 수행되거나, 영상 표시가 시작되기 전의 파워 온 시퀀스 구간에서 수행되거나, 영상 표시가 끝난 후의 파워 오프 시퀀스 구간에서 수행될 수 있다. 수직 블랭크 구간은 영상 표시를 위한 데이터신호가 기입되지 않는 구간으로서, 1 프레임분의 데이터신호가 기입되는 수직 액티브 구간들 사이마다 배치된다. 파워 온 시퀀스 기간은 장치를 구동하기 위한 전원이 턴온 된 후부터 영상이 표시될 때까지의 구간을 의미한다. 파워 오프 시퀀스 구간은 영상 표시가 끝난 후부터 장치를 구동하기 위한 전원이 턴오프 될 때까지의 구간을 의미한다.
이러한 외부 보상 동작을 수행하는 외부 보상 방식은 구동 트랜지스터를 소스 팔로워(Source Follower) 방식으로 동작시킨 후 센싱라인의 라인 커패시터(기생 커패시터)에 저장되는 전압(구동 TFT의 소오스 전압)을 센싱한다. 외부 보상 방식은 구동 트랜지스터의 문턱전압 편차를 보상하기 위해, 구동 트랜지스터의 소오스노드 전위가 세츄레이션(saturation state)될 때(즉, 구동 TFT의 전류(Ids)가 제로가 될 때)의 소오스 전압을 센싱한다. 그리고 외부 보상 방식은 구동 트랜지스터의 이동도 편차를 보상하기 위해, 구동 트랜지스터의 소오스노드가 세츄레이션 상태에 도달되기 전의 선형 상태의 값을 센싱한다.
이하에서 설명되는 박막 트랜지스터는 게이트전극을 제외하고 타입에 따라 소오스전극과 드레인전극 또는 드레인전극과 소오스전극으로 명명될 수 있는바, 이를 한정하지 않기 위해 제1전극과 제2전극으로 설명한다.
도 1은 유기전계발광표시장치의 개략적인 블록도이고, 도 2는 서브 픽셀의 개략적인 회로 구성도이며, 도 3은 서브 픽셀의 상세 회로 구성 예시도이고, 도 4는 표시 패널의 단면 예시도이며, 도 5는 서브 픽셀의 평면 예시도이고, 도 6은 외부 보상 회로부를 포함하는 데이터 구동부의 개략적인 블록도이며, 도 7 및 도 8은 외부 보상 동작을 위한 보상 파형 예시도이다.
도 1에 도시된 바와 같이, 유기전계발광표시장치에는 영상 처리부(110), 타이밍 제어부(120), 데이터 구동부(140), 스캔 구동부(130) 및 표시 패널(150)이 포함된다.
영상 처리부(110)는 외부로부터 공급된 데이터신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(110)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다.
타이밍 제어부(120)는 영상 처리부(110)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터신호(DATA)를 공급받는다. 타이밍 제어부(120)는 구동신호에 기초하여 스캔 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다.
데이터 구동부(140)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(120)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(140)는 데이터라인들(DL1 ~ DLn)을 통해 데이터신호(DATA)를 출력한다. 데이터 구동부(140)는 IC(Integrated Circuit) 형태로 형성될 수 있다.
스캔 구동부(130)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 스캔신호를 출력한다. 스캔 구동부(130)는 스캔라인들(GL1 ~ GLm)을 통해 스캔신호를 출력한다. 스캔 구동부(130)는 IC(Integrated Circuit) 형태로 형성되거나 표시 패널(150)에 게이트인패널(Gate In Panel) 방식으로 형성된다.
표시 패널(150)은 데이터 구동부(140) 및 스캔 구동부(130)로부터 공급된 데이터신호(DATA) 및 스캔신호에 대응하여 영상을 표시한다. 표시 패널(150)은 영상을 표시할 수 있도록 동작하는 서브 픽셀들(SP)을 포함한다.
서브 픽셀들(SP)은 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함하거나 백색 서브 픽셀, 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함한다. 서브 픽셀들(SP)은 발광 특성에 따라 하나 이상 다른 발광 면적을 가질 수 있다.
도 2에 도시된 바와 같이, 하나의 서브 픽셀에는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 보상회로(CC) 및 유기 발광다이오드(OLED)가 포함된다.
스위칭 트랜지스터(SW)는 제1스캔라인(GL1)을 통해 공급된 스캔신호에 응답하여 제1데이터라인(DL1)을 통해 공급되는 데이터신호가 커패시터(Cst)에 데이터전압으로 저장되도록 스위칭 동작한다. 구동 트랜지스터(DR)는 커패시터(Cst)에 저장된 데이터전압에 따라 제1전원라인(EVDD)과 제2전원라인(EVSS) 사이로 구동 전류가 흐르도록 동작한다. 유기 발광다이오드(OLED)는 구동 트랜지스터(DR)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.
보상회로(CC)는 구동 트랜지스터(DR)의 문턱전압 등을 보상하기 위해 서브 픽셀 내에 추가된 회로이다. 보상회로(CC)는 하나 이상의 트랜지스터로 구성된다. 보상회로(CC)의 구성은 외부 보상 방법에 따라 매우 다양한바 이의 예시를 설명하면 다음과 같다.
도 3에 도시된 바와 같이, 보상회로(CC)에는 센싱 트랜지스터(ST)와 센싱라인(VREF)(또는 레퍼런스라인)이 포함된다. 센싱 트랜지스터(ST)는 구동 트랜지스터(DR)의 소오스노드와 유기 발광다이오드(OLED)의 애노드전극 사이(이하 센싱노드)에 접속된다. 센싱 트랜지스터(ST)는 센싱라인(VREF)을 통해 전달되는 초기화 전압(또는 센싱전압)을 구동 트랜지스터(DR)의 소오스노드(또는 센싱노드)에 공급하거나 구동 트랜지스터(DR)의 소오스노드의 전압 또는 전류를 센싱할 수 있도록 동작한다.
스위칭 트랜지스터(SW)는 제1데이터라인(DL1)에 제1전극이 연결되고, 구동 트랜지스터(DR)의 게이트전극에 제2전극이 연결된다. 구동 트랜지스터(DR)는 제1전원라인(EVDD)에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다. 커패시터(Cst)는 구동 트랜지스터(DR)의 게이트전극에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다. 유기 발광다이오드(OLED)는 구동 트랜지스터(DR)의 제2전극에 애노드전극이 연결되고 제2전원라인(EVSS)에 캐소드전극이 연결된다. 센싱 트랜지스터(ST)는 센싱라인(VREF)에 제1전극이 연결되고 센싱노드인 유기 발광다이오드(OLED)의 애노드전극 및 구동 트랜지스터(DR)의 제2전극에 제2전극이 연결된다.
센싱 트랜지스터(ST)의 동작 시간은 외부 보상 알고리즘(또는 보상 회로의 구성)에 따라 스위칭 트랜지스터(SW)와 유사/동일하거나 다를 수 있다. 일례로, 스위칭 트랜지스터(SW)는 제1a스캔라인(GL1a)에 게이트전극이 연결되고, 센싱 트랜지스터(ST)는 제1b스캔라인(GL1b)에 게이트전극이 연결될 수 있다.
센싱라인(VREF)은 데이터 구동부에 연결될 수 있다. 이 경우, 데이터 구동부는 실시간, 영상의 비표시기간 또는 N 프레임(N은 1 이상 정수) 기간 동안 서브 픽셀의 센싱노드를 센싱하고 센싱결과를 생성할 수 있다.
이 밖에, 센싱결과에 따른 보상 대상은 디지털 형태의 데이터신호, 아날로그 형태의 데이터신호 또는 감마 등이 될 수 있다. 그리고 센싱결과를 기반으로 보상신호(또는 보상전압) 등을 생성하는 보상 회로는 데이터 구동부의 내부, 타이밍 제어부의 내부 또는 별도의 회로로 구현될 수 있다.
광차단층(LS)은 구동 트랜지스터(DR)의 채널영역 하부에만 배치되거나 구동 트랜지스터(DR)의 채널영역 하부뿐만 아니라 스위칭 트랜지스터(SW) 및 센싱 트랜지스터(ST)의 채널영역 하부에도 배치될 수 있다. 광차단층(LS)은 단순히 외광을 차단할 목적으로 사용하거나, 광차단층(LS)을 다른 전극이나 라인과의 연결을 도모하고, 커패시터 등을 구성하는 전극으로 활용할 수 있다.
기타, 도 3에서는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 유기 발광다이오드(OLED), 센싱 트랜지스터(ST)를 포함하는 3T(Transistor)1C(Capacitor) 구조의 서브 픽셀을 일례로 설명하였지만, 보상회로(CC)가 추가된 경우 3T2C, 4T2C, 5T1C, 6T2C 등으로 구성될 수도 있다.
도 4에 도시된 바와 같이, 제1기판(또는 박막 트랜지스터 기판)(150a)의 표시영역(AA) 상에는 도 3에서 설명된 회로를 기반으로 서브 픽셀들이 형성된다. 표시영역(AA) 상에 형성된 서브 픽셀들은 보호필름(또는 보호기판)(150b)에 의해 밀봉된다. 기타 미설명된 NA는 비표시영역을 의미한다. 제1기판(150a)은 유리나 연성을 갖는 재료로 선택될 수 있다.
서브 픽셀들은 표시영역(AA) 상에서 적색(R), 백색(W), 청색(B) 및 녹색(G)의 순으로 수평 또는 수직하게 배치된다. 그리고 서브 픽셀들은 적색(R), 백색(W), 청색(B) 및 녹색(G)이 하나의 픽셀(P)이 된다. 그러나 서브 픽셀들의 배치 순서는 발광재료, 발광면적, 보상회로의 구성(또는 구조) 등에 따라 다양하게 변경될 수 있다. 또한, 서브 픽셀들은 적색(R), 청색(B) 및 녹색(G)이 하나의 픽셀(P)이 될 수 있다.
도 4 및 도 5에 도시된 바와 같이, 제1기판(150a)의 표시영역(AA) 상에는 발광영역(EMA)과 회로영역(DRA)을 갖는 제1서브 픽셀(SPn1) 내지 제4서브 픽셀(SPn4)이 형성된다. 발광영역(EMA)에는 유기 발광다이오드가 형성되고, 회로영역(DRA)에는 스위칭 및 구동 트랜지스터를 포함하는 박막 트랜지스터가 형성된다. 발광영역(EMA)과 회로영역(DRA)에 형성된 소자들은 다수의 금속층 및 절연층을 증착하는 공정 등에 의해 형성된다.
제1서브 픽셀(SPn1) 내지 제4서브 픽셀(SPn4)은 회로영역(DRA)에 위치하는 스위칭 및 구동 트랜지스터 등의 동작에 대응하여 발광영역(EMA)에 위치하는 유기 발광다이오드가 빛을 발광하게 된다. 제1서브 픽셀(SPn1) 내지 제4서브 픽셀(SPn4) 사이에 위치하는 "WA"는 전원라인이나 데이터 라인이 배치되는 배선영역이다.
제1서브 픽셀(SPn1)의 좌측에는 제1전원라인(EVDD)이 위치할 수 있고, 제2서브 픽셀(SPn2)의 우측에는 센싱라인(VREF)이 위치할 수 있고, 제1서브 픽셀(SPn1) 및 제2서브 픽셀(SPn2) 사이에는 제1 및 제2데이터라인(DL1, DL2)이 위치할 수 있다.
제3서브 픽셀(SPn3)의 좌측에는 센싱라인(VREF)이 위치할 수 있고, 제4서브 픽셀(SPn4)의 우측에는 제1전원라인(EVDD)이 위치할 수 있고, 제3서브 픽셀(SPn3) 및 제4서브 픽셀(SPn4) 사이에는 제3 및 제4데이터라인(DL3, DL4)이 위치할 수 있다.
제1서브 픽셀(SPn1)은 좌측에 위치하는 제1전원라인(EVDD), 자신의 우측에 위치하는 제1데이터라인(DL1) 및 제2서브 픽셀(SPn2)의 우측에 위치하는 센싱라인(VREF)에 전기적으로 연결될 수 있다. 제2서브 픽셀(SPn2)은 제1서브 픽셀(SPn1)의 좌측에 위치하는 제1전원라인(EVDD), 자신의 좌측에 위치하는 제2데이터라인(DL2) 및 자신의 우측에 위치하는 센싱라인(VREF)에 전기적으로 연결될 수 있다.
제3서브 픽셀(SPn3)은 좌측에 위치하는, 자신의 우측에 위치하는 제3데이터라인(DL3) 및 제4서브 픽셀(SPn4)의 우측에 위치하는 제1전원라인(EVDD)에 전기적으로 연결될 수 있다. 제4서브 픽셀(SPn4)은 제3서브 픽셀(SPn3)의 좌측에 위치하는 센싱라인(VREF), 자신의 좌측에 위치하는 제4데이터라인(DL4) 및 자신의 우측에 위치하는 제1전원라인(EVDD)에 전기적으로 연결될 수 있다.
제1서브 픽셀(SPn1) 내지 제4서브 픽셀(SPn4)은 제2서브 픽셀(SPn2) 및 제3서브 픽셀(SPn3) 사이에 위치하는 센싱라인(VREF)에 공유(또는 공통) 접속될 수 있으나 이에 한정되지 않는다. 또한, 스캔라인(GL1)은 한 개의 라인만 배치된 것을 일례로 하였으나 이에 한정되지 않는다.
이 밖에, 제1전원라인(EVDD), 센싱라인(VREF)과 같은 배선들은 물론 박막 트랜지스터를 구성하는 전극들은 서로 다른 층에 위치하지만 콘택홀(비어홀)을 통한 접촉으로 인하여 전기적으로 연결된다. 콘택홀은 하부에 위치하는 전극, 신호라인 또는 전원라인 등의 일부를 노출하도록 건식 또는 습식 식각 공정 등에 의해 형성된다.
도 6에 도시된 바와 같이, 데이터 구동부(140)는 서브 픽셀(SP)에 데이터 신호를 출력하는 제1회로부(140a)와 데이터신호 등을 보상하기 위해 서브 픽셀(SP)을 센싱하는 제2회로부(140b)를 포함할 수 있다.
제1회로부(140a)는 디지털 데이터신호를 아날로그 데이터신호(VDATA)로 변환하여 출력할 수 있는 디지털 아날로그 변환회로(141, DAC) 등을 포함한다. 제1회로부(140a)의 출력단은 제1데이터라인(DL1)에 연결된다.
제2회로부(140b)는 전압출력회로(SW1), 샘플링회로(SW2) 및 아날로그 디지털 변환회로(143, ADC) 등을 포함한다. 전압출력회로(SW1)는 충전제어신호(PRE)에 대응하여 동작한다. 샘플링회로(SW2)는 샘플링제어신호(SAMP)에 대응하여 동작한다.
전압출력회로(SW1)는 전압원(VREFF)에 의해 생성된 제1초기화 전압과 제2초기화 전압을 센싱라인(VREF)을 통해 각각 출력하는 역할을 한다. 전압원(VREFF)에 의해 생성된 제1초기화 전압과 제2초기화 전압은 고전위전압과 저전위전압 사이의 전압으로 생성되나 저전위전압에 가까운 전압으로 이루어진다.
제1초기화 전압과 제2초기화 전압은 유사 또는 동일한 전압으로 설정될 수 있다. 제1초기화 전압은 표시 패널의 외부 보상시 사용하기 위해 그라운드 레벨에 가까운 전압으로 설정되고 제2초기화 전압은 표시 패널의 노말 구동시 사용하기 위해 초기화 전압보다 좀더 높은 전압으로 설정될 수 있다. 전압출력회로(SW1)는 제1초기화 전압과 제2초기화 전압을 출력할 때에만 동작한다. 전압출력회로(SW1)는 단순히 스위치(SW1)와 전압원(VREFF)만 도시하였으나 이에 한정되지 않는다.
샘플링회로(SW2)는 센싱라인(VREF)을 통해 서브 픽셀(SP)을 센싱하는 역할을 한다. 샘플링회로(SW2)는 샘플링 방식으로 유기 발광다이오드(OLED)의 문턱전압, 구동 트랜지스터(DR)의 문턱전압 또는 이동도 등을 센싱한 이후 센싱값을 아날로그 디지털 변환회로(143)에 전달한다. 샘플링회로(SW2)는 단순히 스위치(SW2) 형태로 도시하였으나 이에 한정되지 않고 능동소자와 수동소자로 구현될 수 있다.
아날로그 디지털 변환회로(143)는 샘플링회로(SW2)로부터 센싱값을 전달받고 아날로그 형태의 전압값을 디지털 형태의 전압값으로 변환한다. 아날로그 디지털 변환회로(143)는 디지털 체계로 변환된 센싱값을 출력한다. 아날로그 디지털 변환회로(143)로부터 출력된 센싱값은 보상값을 생성하기 위해 필요한 회로에 공급된다. 예컨대, 블랙 데이터신호가 인가되는 구간 동안(또는 장치의 턴온 구간 동안) 구동 트랜지스터의 문턱전압을 검출하고 문턱전압이 변동되면 변동되기 전의값(또는 정상값)을 갖도록 보상값을 생성한다.
이하에서는 외부 보상 동작의 예로 구동 트랜지스터(DR)의 문턱전압과 이동도를 센싱하기 위한 파형의 일례를 설명한다. 그러나 이하에서 설명되는 파형은 센싱 동작을 설명하기 위한 하나의 예시일 뿐 본 발명은 이에 한정되지 않는다.
도 6 및 도 7에 도시된 바와 같이, 구동 트랜지스터(DR)의 문턱전압을 센싱하기 위해 보상 회로는 프로그램(Program), 센싱/샘플링(Sensing & Sampling) 및 초기화(Initial)와 같은 동작을 수행한다.
스캔신호(SCAN)는 스위칭 트랜지스터(SW)를 제어하기 위한 신호이다. 스위칭 트랜지스터(SW)는 스캔신호(SCAN)가 로직하이 상태가 되면 턴온되고 로직로우가 되면 턴오프 된다. 스캔신호(SCAN)는 프로그램(Program) 및 센싱/샘플링(Sensing & Sampling)을 포함하는 구간 동안 로직하이를 유지한다.
충전제어신호(SPRE, RPRE)는 전압출력회로(SW1)를 제어하기 위한 신호이다. 제1충전제어신호(SPRE)가 로직하이 상태가 되면 전압출력회로(SW1)는 제1초기화 전압을 출력하고, 제2충전제어신호(RPRE)가 로직하이 상태가 되면 전압출력회로(SW1)는 제2초기화 전압을 출력한다. 제1충전제어신호(SPRE)는 프로그램(Program) 구간 동안 로직하이 상태를 유지한다. 제2충전제어신호(RPRE)는 초기화(Initial) 구간 동안 로직하이 상태를 유지한다.
샘플링제어신호(SAMP)는 샘플링회로(SW2)를 제어하기 위한 신호이다. 샘플링회로(SW2)는 샘플링제어신호(SAMP)가 로직하이 상태가 되면 센싱 동작을 위한 샘플링을하고 로직로우 상태가 되면 센싱 동작을 멈춘다. 샘플링제어신호(SAMP)는 센싱/샘플링(Sensing & Sampling) 구간의 말미에 일시적으로 로직하이 상태를 유지한다.
데이터 구동부(140)는 프로그램(Program) 및 센싱/샘플링(Sensing & Sampling) 구간 동안 데이터신호(DATA)를 출력하고, 초기화(Initial) 구간 동안 블랙 데이터신호(BLK)를 출력한다.
위와 같은 동작에 의해 센싱라인(VREF)에는 구동 트랜지스터(DR)의 문턱전압을 센싱할 수 있는 전압이 존재한다. 샘플링회로(SW2)는 센싱/샘플링(Sensing & Sampling) 구간 동안 센싱라인(VREF)에 존재하는 전압을 센싱한다.
도 6 및 도 8에 도시된 바와 같이, 구동 트랜지스터(DR)의 이동도를 센싱하기 위해 보상 회로는 초기화(Initial), 프로그램(Program), 센싱/샘플링(Sensing & Sampling) 및 리커버리(Recovery)와 같은 동작을 수행한다.
스캔신호(SCAN)는 스위칭 트랜지스터(SW)를 제어하기 위한 신호이다. 스위칭 트랜지스터(SW)는 스캔신호(SCAN)가 로직하이 상태가 되면 턴온되고 로직로우가 되면 턴오프 된다. 스캔신호(SCAN)는 초기화(Initial) 및 프로그램(Program)을 포함하는 구간 동안 로직하이를 유지한다. 또한, 스캔신호(SCAN)는 리커버리(Recovery) 구간 동안 로직하이를 유지한다.
센싱신호(SENS)는 센싱 트랜지스터(ST)를 제어하기 위한 신호이다. 센싱 트랜지스터(ST)는 센싱신호(SENS)가 로직하이 상태가 되면 턴온되고 로직로우가 되면 턴오프 된다. 센싱신호(SENS)는 초기화(Initial), 프로그램(Program), 센싱/샘플링(Sensing & Sampling) 및 리커버리(Recovery)를 포함하는 구간 동안 로직하이 상태를 유지한다.
충전제어신호(SPRE, RPRE)는 전압출력회로(SW1)를 제어하기 위한 신호이다. 전압출력회로(SW1)는 제1충전제어신호(SPRE)가 로직하이 상태가 되면 제1초기화 전압을 출력하고, 제2충전제어신호(RPRE)가 로직하이 상태가 되면 제2초기화 전압을 출력한다. 제1충전제어신호(SPRE)는 초기화(Initial) 및 프로그램(Program)을 포함하는 구간 동안 로직하이 상태를 유지한다. 제2충전제어신호(RPRE)는 리커버리(Recovery) 구간 동안 로직하이 상태를 유지한다.
샘플링제어신호(SAMP)는 샘플링회로(SW2)를 제어하기 위한 신호이다. 샘플링회로(SW2)는 샘플링제어신호(SAMP)가 로직하이 상태가 되면 센싱 동작을 위한 샘플링을하고 로직로우 상태가 되면 센싱 동작을 멈춘다. 샘플링제어신호(SAMP)는 센싱/샘플링(Sensing & Sampling) 구간의 말미에 일시적으로 로직하이 상태를 유지한다.
데이터 구동부(140)는 초기화(Initial), 프로그램(Program) 및 센싱/샘플링(Sensing & Sampling) 구간 동안 데이터신호(DATA)를 출력하고, 리커버리(Recovery) 구간 동안 블랙 데이터신호(BLK)를 출력(DATA[i] 참조)한다. 또한, 데이터 구동부(140)는 초기화(Initial), 프로그램(Program) 및 센싱/샘플링(Sensing & Sampling) 구간 동안 제1초기화 전압(VpreS)을 출력하고, 리커버리(Recovery) 구간 동안 제2초기화 전압(VpreR)을 출력(VREF 참조)한다.
위와 같은 동작에 의해 센싱라인(VREF)에는 구동 트랜지스터(DR)의 이동도를 센싱할 수 있는 전류(△V ∝ Ids)가 존재하게 된다. 샘플링회로(SW2)는 센싱/샘플링(Sensing & Sampling) 구간 동안 센싱라인(VREF)에 존재하는 전류를 센싱한다.
한편, 표시 패널은 기판 상에 도전층, 금속층 및 절연층 등을 증착하여 소자(전극 포함), 전원라인 및 신호라인 등의 구조물을 형성하는 공정 등을 통해 제작된다. 표시 패널을 제작하는 공정 중에는 이물이나 부산물 등이 생성될 수 있고 이들은 박막의 내부에 잔존하기도 한다. 이처럼, 공정 중에 발생하는 이물이나 부산물 등은 금속층 간에 예기치 않은 쇼트 불량을 야기하고 또한 생산 수율을 저하하므로 이들을 검출 및 리페어(Repair)하는 방안이 필요하다.
앞서 설명한 바와 같은 문제를 해소 및 회피하고 표시 패널의 생산 수율을 증가시키기 위한 방안으로 본 발명은 다음을 제안한다. 따라서, 도 7 및 도 8을 참조하여 설명한 구동 방법은 이하에서 설명되는 쇼트 검출 방법과의 차이를 보여주기 위한 예시로 해석되어야 한다.
도 9는 본 발명의 실시예에 따른 쇼트 검출 방법을 설명하기 위한 파형도이고, 도 10 내지 도 12는 본 발명의 실시예에 따른 쇼트 검출 방법으로 검출할 수 있는 트랜지스터들의 소오스/드레인 간의 쇼트 형태를 보여주는 도면들이다.
도 6 및 도 9에 도시된 바와 같이, 본 발명의 실시예에 따른 쇼트 검출 방법은 초기화(Initial) 구간, 스캔쇼트 검출(Scan 검출) 구간 및 센싱쇼트 검출(Sense 검출) 구간을 포함한다.
스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)에 대한 쇼트 유무를 검출하기 위해서는 초기화(Initial) 구간 동안 센싱에 필요한 제1초기화 전압(VpreS)을 인가하기 위해 로직하이의 제1충전제어신호(SPRE)를 인가한다. 다음, 초기화(Initial) 구간과 스캔쇼트 검출(Scan 검출) 구간 동안 로직하이의 센싱신호(SENS)를 인가한다. 다음, 센싱신호(SENS)가 로직로우로 떨어지고 일정 시간이 지난 후 센싱쇼트 검출(Sense 검출) 구간 동안 로직하이의 스캔신호(SCAN)를 인가한다. 그리고 이 구간 동안 센싱라인(VREF)에 충전된 전압 검출을 위해 로직하이의 샘플링제어신호(SAMP)를 인가한다. 다음, 제2초기화 전압(VpreR)을 인가하기 위해 로직하이의 제2충전제어신호(RPRE)를 인가한다.
위의 설명에서는 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)에 대한 쇼트 유무를 검출하기 위해 초기화(Initial) 구간 동안 제1초기화 전압(VpreS)이 출력되는 것을 일례로 하였다. 그러나 이는 센싱라인(VREF)을 센싱하기 위한 전압의 한 형태로 해석되어야 한다.
센싱신호(SENS)는 초기화(Initial) 구간의 후반 구간부터 로직하이 상태로 전환되고 스캔쇼트 검출(Scan 검출) 구간의 전 구간 동안 로직하이 상태를 유지할 수 있다. 즉, 센싱신호(SENS)가 로직하이를 유지하는 시간과 제1충전제어신호(SPRE)가 로직하이를 유지하는 시간은 일부 중첩한다. 센싱 트랜지스터(ST)는 로직하이의 센싱신호(SENS)에 대응하여 턴온된다. 샘플링제어신호(SAMP)에 대응하여 센싱라인(VREF)에 충전된 전압은 샘플링회로(SW2) 등에 의해 센싱된다. 이 밖에, 샘플링제어신호(SAMP)는 센싱쇼트 검출(Sense 검출) 구간의 후반 구간 동안 일시적으로 로직하이 상태를 가질 수 있으나 이에 한정되지 않는다.
본 발명의 실시예에 따른 쇼트 검출 방법은 센싱라인(VREF)을 통해 센싱에 필요한 전압을 인가하고 다시 센싱라인(VREF)을 센싱한 다음 센싱된 전압을 기반으로 스위칭 트랜지스터(SW) 및 센싱 트랜지스터(ST) 중 적어도 하나의 소오스/드레인 간의 쇼트 유무를 검출한다. 스위칭 트랜지스터(SW)의 소오스/드레인 간에 쇼트가 발생(Scan DS Short)하거나 센싱 트랜지스터(ST)의 소오스/드레인 간에 쇼트가 발생(Sense DS Short)할 경우 이들의 쇼트가 없는 정상 상태보다 높은 전압이 검출된다. 이와 관련된 설명은 이하의 설명을 참조한다.
도 10에 도시된 바와 같이, 스위칭 트랜지스터(SW)의 소오스/드레인 간에 쇼트가 발생하면 제1노드(A)와 제2노드(B) 사이에 전압 강하가 일어난다. 스위칭 트랜지스터(SW)의 소오스/드레인 사이에 전압 강하가 일어날 경우, 커패시터(Cst)에 프로그래밍되는 전압은 제1데이터라인(DL1)을 통해 인가된 데이터전압보다 낮아진다. 그러나 센싱라인(VREF)을 통해 센싱되는 센싱전압은 전하의 적분값으로 쌓이게 된다. 그러므로 스위칭 트랜지스터(SW)의 소오스/드레인 간에 쇼트가 발생하면 센싱을 위해 입력한 전압보다 높은 제1전압값이 검출된다.
도 11에 도시된 바와 같이, 센싱 트랜지스터(ST)의 소오스/드레인 간에 쇼트가 발생하면 커패시터(Cst)에 프로그래밍된 전압보다 높은 전압이 검출된다. 그 이유는 센싱 트랜지스터(ST)의 소오스/드레인 간에 쇼트가 발생하면 전류를 흘릴 정도의 저항을 갖게 되므로 트랜지스터가 정상적으로 턴온 상태일 가질 때의 전류 흐름과 큰 차이가 없다. 따라서, 커패시터(Cst)에 프로그래밍된 전압은 데이터전압과 같지만 센싱라인(VREF)을 통해 센싱되는 센싱전압은 전하의 적분값으로 쌓이게 된다. 그러므로 센싱 트랜지스터(ST)의 소오스/드레인 간에 쇼트가 발생하면 센싱을 위해 입력한 전압보다 높고 또한 제1전압값보다 더 높은 제2전압값이 검출된다.
도 12에 도시된 바와 같이, 스위칭 트랜지스터(SW)의 소오스/드레인 그리고 센싱 트랜지스터(ST)의 소오스/드레인 간에 쇼트가 발생하면 스위칭 트랜지스터(SW)에 의한 전압 강하분을 제외한 나머지 전압까지 소스 팔로워 형태로 센싱된다. 그리고 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST) 중 하나에 쇼트가 발생하였을 때보다 더 긴 센싱되는 시간을 갖게 된다. 그러므로 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST) 이상 2개의 트랜지스터에 쇼트가 발생하면 센싱 되는 시간에 비례하는 전압이 쌓이기 때문에 제1 및 제2전압값보다 더 높은 제3전압값이 검출된다.
도 13 및 도 14는 센싱 트랜지스터의 소오스/드레인 간의 쇼트 검출과 관련된 설명을 하기 위한 도면들이고, 도 15 및 도 16은 스위칭 트랜지스터의 소오스/드레인 간의 쇼트 검출과 관련된 설명을 하기 위한 도면들이고, 도 17은 쇼트된 센싱 트랜지스터와 쇼트된 스위칭 트랜지스터로부터 센싱된 센싱값의 예시도이며, 도 18은 센싱 트랜지스터와 스위칭 트랜지스터의 상태에 따른 센싱값을 나타낸 도면이다.
도 13 및 도 14에 도시된 바와 같이, 센싱 트랜지스터(ST)의 소오스/드레인 간의 쇼트 유무를 알아보기 위해 로직하이의 스캔신호(SCAN)와 로직로우의 센싱신호(SENS)를 인가한다. 이는 센싱 트랜지스터(ST)를 턴오프(OFF)하는 조건이다.
정상적인 센싱 트랜지스터(ST)는 로직로우의 센싱신호(SENS)에 대응하여 턴오프 상태를 갖게 된다. 따라서, (A)와 같이 센싱라인(VREF)을 통한 전류누설은 발생하지 않는다.
그러나 비정상적인(소오스/드레인 간의 쇼트) 센싱 트랜지스터(ST)는 로직로우의 센싱신호(SENS)가 인가되더라도 턴오프 상태가 아닌 턴온 상태를 갖게 된다. 따라서, 센싱 트랜지스터(ST)의 소오스/드레인 간에 쇼트가 발생하면 (B)와 같이 전류누설 패스가 형성된다.
그 결과 센싱라인(VREF)에는 전류누설(Leakage) 발생으로 인하여 정상 범위보다 더 높은 전압이 형성된다.
도 15 및 도 16에 도시된 바와 같이, 스위칭 트랜지스터(SW)의 소오스/드레인 간의 쇼트 유무를 알아보기 위해 로직로우의 스캔신호(SCAN)와 로직하이의 센싱신호(SENS)를 인가한다. 이는 스위칭 트랜지스터(SW)를 턴오프(OFF)하는 조건이다.
정상적인 스위칭 트랜지스터(SW)는 로직로우의 스캔신호(SCAN)에 대응하여 턴오프 상태를 갖게 된다. 따라서, (A)와 같이 스위칭 트랜지스터(SW)를 통한 전류누설은 발생하지 않는다.
그러나 비정상적인(소오스/드레인 간의 쇼트) 스위칭 트랜지스터(SW)는 로직로우의 스캔신호(SCAN)가 인가되더라도 턴오프 상태가 아닌 턴온 상태를 갖게 된다. 따라서, 스위칭 트랜지스터(SW)의 소오스/드레인 간에 쇼트가 발생하면 (B) 및 (C)와 같이 전류누설 패스가 형성된다.
그 결과 센싱라인(VREF)에는 전류누설(Leakage) 발생으로 인하여 정상 범위보다 더 높은 전압이 형성된다.
도 17에 도시된 바와 같이, 스위칭 트랜지스터(SW)의 소오스/드레인 간에 쇼트가 발생했을 때 검출된 센싱값(SW센싱값) 보다 센싱 트랜지스터(ST)의 소오스/드레인 간에 쇼트가 발생했을 때 검출된 센싱값(ST센싱값)이 더 높게 나타남을 알 수 있다.
도 18에 도시된 바와 같이, 스위칭 트랜지스터(SW)의 소오스/드레인 간에 쇼트가 발생했을 때에는(2; SW D-S short), 정상적인 상태 때(1)보다 더 높은 전압이 검출된다. 센싱 트랜지스터(ST)의 소오스/드레인 간에 쇼트가 발생했을 때에는(3; ST D-S short), 스위칭 트랜지스터(SW)의 소오스/드레인 간에 쇼트가 발생했을 때(2; SW D-S short)보다 더 높은 전압이 검출된다. 스위칭 트랜지스터(SW)의 소오스/드레인 간에 쇼트와 더불어 센싱 트랜지스터(ST)의 소오스/드레인 간에 쇼트가 발생했을 때에는(4; SW & ST D-S short) 센싱 트랜지스터(ST)의 소오스/드레인 간에 쇼트가 발생했을 때(3; ST D-S short)보다 더 높은 전압이 검출된다.
도 18과 결부하여, 이들로부터 검출된 전압의 형태를 참조하면 하기의 표 1과 같다.
[표 1]
Figure pat00001
이상의 설명을 통해 알 수 있듯이 본 발명의 실시예를 따르면, 한 번의 센싱 동작만으로도 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST) 중 적어도 하나의 쇼트 불량(소오스/드레인 간의 쇼트)과 같은 결함을 검출할 수 있다. 그 이유는 표 1에서 볼 수 있듯이, 쇼트 케이스에 따라 검출된 전압의 레벨 차이가 존재하므로 어떠한 트랜지스터에 쇼트가 발생하였는지 판단할 수 있기 때문이다.
도 19는 본 발명의 실시예에 따른 데이터 구동부 그리고 쇼트 판단부의 개략적인 블록도이고, 도 20은 쇼트 판단부를 갖는 타이밍 제어부의 개략적인 블록도이다.
도 19에 도시된 바와 같이, 본 발명의 실시예에 따른 데이터 구동부(140a, 140b)는 서브 픽셀(SP)에 데이터 신호를 출력하는 제1회로부(140a)와 데이터신호 등을 보상하기 위해 서브 픽셀(SP)을 센싱하는 제2회로부(140b)를 포함한다. 제2회로부(140b)는 데이터신호 등을 보상하는 것은 물론이고 서브 픽셀(SP) 내부에 포함된 트랜지스터들의 쇼트 유무를 검출하기 위한 전압을 출력 및 센싱하는 역할을 한다. 즉, 제2회로부(140b)는 쇼트 검출부로써의 기능을 수행한다.
데이터 구동부(140a, 140b)에서 제2회로부(140b)는 쇼트 판단부(190)와 연동한다. 쇼트 판단부(190)는 데이터 구동부(140a, 140b)의 제2회로부(140b)로부터 전달된 디지털 형태의 센싱값에 기초하여 쇼트 유무의 판단과 그에 대한 정보를 알리는 기능을 수행하기 위한 알림 명령 신호(COM(ON))를 출력한다.
쇼트 판단부(190)는 판단부(193)와 알림부(196)를 포함한다. 판단부(185)는 센싱값에 기초하여 어떤 서브 픽셀의 어떤 트랜지스터의 소오스/드레인 간에 쇼트가 발생했는지의 유무를 판단하는 기능을 수행한다. 예컨대, 판단부(185)는 센싱을 위해 입력한 입력전압(정상값)보다 센싱값이 높게 검출되면 트랜지스터의 소오스/드레인 간에 쇼트가 발생한 것으로 판단할 수 있다. 입력전압은 제2회로부(140b)로부터 출력된 제1초기화 전압을 예로 들 수 있으나 이에 한정되지 않는다. 알림부(196)는 판단부(193)와 연동하여 어떤 서브 픽셀의 어떤 트랜지스터의 소오스/드레인 간에 쇼트가 발생했는지를 데이터화하고 이를 외부에 알리는 기능을 수행한다.
알림부(196)의 알림 기능에 따르면, 작업자는 비정상(불량) 서브 픽셀의 좌표를 기반으로 그 주변에 존재하는 정상 서브 픽셀의 동반 약암/암점화를 방지하는 등 표시 패널의 리페어 공정을 수행하거나 불량의 유출을 방지하기 위해 해당 표시 패널을 폐기할 수 있다.
도 19 및 도 20에 도시된 바와 같이, 쇼트 판단부(190)는 타이밍 제어부(120)의 내부에 포함될 수 있다. 이와 같은 경우, 데이터 구동부(140a, 140b)의 제2회로부(140b)는 센싱값을 타이밍 제어부(120)에 전달한다.
쇼트 판단부(190)를 포함하는 타이밍 제어부(120)는 표시 패널 상에 어떤 서브 픽셀의 어떤 트랜지스터의 소오스/드레인 간에 쇼트가 발생했는지를 알릴 수 있는 알림 데이터(CDATA)를 데이터 구동부(140a, 140b)에 제공하여 화면 상으로 해당 정보를 표시할 수 있다. 또한, 쇼트 판단부(190)를 포함하는 타이밍 제어부(120)는 통신 포트 등을 통해 어떤 서브 픽셀의 어떤 트랜지스터의 소오스/드레인 간에 쇼트가 발생했는지를 데이터 형태로 반출할 수도 있다. 또한, 쇼트 판단부(190)를 포함하는 타이밍 제어부(120)는 쇼트 정보를 기반으로 센싱 및 보상 오류를 수정 및 보완할 수 있는 데이터신호 보상을 수행할 수도 있다.
이상 본 발명은 표시 패널에 존재하는 트랜지스터들의 소오스/드레인 간의 쇼트를 검출 및 리페어하여 장치의 생산 수율과 표시품질을 향상하는 효과가 있다. 또한, 본 발명은 표시 패널에 잠재적으로 존재하는 진행성 불량(이물 등에 의해 불량이 점진적으로 진행되는 종류)을 검출 및 보상하여 외부 보상 동작시 발생할 수 있는 센싱 및 보상 오류를 수정 및 보완할 수 있는 효과가 있다. 또한, 본 발명은 진행성 불량으로 인한 비정상(불량) 서브 픽셀의 좌표를 기반으로 그 주변에 존재하는 정상 서브 픽셀의 동반 약암/암점화를 방지하여 구동 신뢰성을 향상하는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110: 영상 처리부 120: 타이밍 제어부
130: 스캔 구동부 140: 데이터 구동부
150: 표시 패널 190: 쇼트 판단부
SW: 스위칭 트랜지스터 DR: 구동 트랜지스터
ST: 센싱 트랜지스터

Claims (10)

  1. 서브 픽셀을 갖는 표시 패널;
    상기 서브 픽셀에 데이터신호를 공급하는 데이터 구동부;
    상기 서브 픽셀의 스위칭 트랜지스터를 제어하기 위한 스캔신호와 상기 서브 픽셀의 센싱 트랜지스터를 제어하기 위한 센싱신호를 공급하는 스캔 구동부;
    상기 서브 픽셀의 구동 트랜지스터의 소오스노드의 전압을 센싱하는 쇼트 검출부; 및
    상기 쇼트 검출부로부터 전달된 센싱값을 기반으로 상기 스위칭 트랜지스터와 상기 센싱 트랜지스터에 대한 쇼트 발생 유무를 판단하는 쇼트 판단부를 포함하는 유기전계발광표시장치.
  2. 제1항에 있어서,
    상기 쇼트 검출부는
    상기 서브 픽셀의 구동 트랜지스터의 소오스노드에 연결된 센싱라인을 통해 센싱을 위한 전압을 출력하는 유기전계발광표시장치.
  3. 제2항에 있어서,
    상기 쇼트 판단부는
    상기 쇼트 검출부로부터 출력된 전압보다 높은 센싱값이 검출되면 쇼트로 판단하는 유기전계발광표시장치.
  4. 제2항에 있어서,
    상기 쇼트 판단부는
    상기 쇼트 검출부와 연동에 따른 한 번의 센싱 동작으로 상기 스위칭 트랜지스터와 상기 센싱 트랜지스터에 대한 쇼트 발생 유무를 모두 판단하는 유기전계발광표시장치.
  5. 제2항에 있어서,
    상기 쇼트 판단부는
    상기 쇼트 검출부로부터 출력된 전압보다 높은 제1전압값이 검출되면 상기 스위칭 트랜지스터의 소오스/드레인 간에 쇼트가 발생한 것으로 판단하는 유기전계발광표시장치.
  6. 제5항에 있어서,
    상기 쇼트 판단부는
    상기 쇼트 검출부로부터 출력된 전압보다 높고 상기 제1전압값보다 높은 제2전압값이 검출되면 상기 센싱 트랜지스터의 소오스/드레인 간에 쇼트가 발생한 것으로 판단하는 유기전계발광표시장치.
  7. 제6항에 있어서,
    상기 쇼트 판단부는
    상기 쇼트 검출부로부터 출력된 전압보다 높고 상기 제1전압값 및 상기 제2전압값보다 높은 제3전압값이 검출되면 상기 스위칭 트랜지스터의 소오스/드레인 간의 쇼트와 더불어 센싱 트랜지스터의 소오스/드레인 간에 쇼트가 발생한 것으로 판단하는 유기전계발광표시장치.
  8. 서브 픽셀에 연결된 센싱라인을 통해 센싱을 위한 전압을 인가하기 위해 센싱신호를 인가하여 센싱 트랜지스터를 턴온하는 단계;
    상기 서브 픽셀에 데이터전압을 인가하기 위해 스캔신호를 인가하여 스위칭 트랜지스터를 턴온하는 단계;
    상기 스위칭 트랜지스터가 턴온 된 구간 내에 상기 센싱라인에 충전된 전압을 센싱하여 센싱값을 검출하는 단계; 및
    상기 센싱값을 기반으로 상기 스위칭 트랜지스터와 상기 센싱 트랜지스터에 대한 쇼트 발생 유무를 판단하는 단계를 포함하는 유기전계발광표시장치의 구동방법.
  9. 제8항에 있어서,
    상기 센싱을 위한 전압은 초기화 전압을 포함하는 유기전계발광표시장치의 구동방법.
  10. 제9항에 있어서,
    상기 쇼트 발생 유무를 판단하는 단계에서는 센싱값의 레벨 차이를 기반으로 상기 스위칭 트랜지스터와 상기 센싱 트랜지스터에 대한 쇼트 발생 유무를 판단하는 유기전계발광표시장치의 구동방법.
KR1020180102099A 2018-08-29 2018-08-29 유기전계발광표시장치 및 이의 구동방법 Active KR102395215B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180102099A KR102395215B1 (ko) 2018-08-29 2018-08-29 유기전계발광표시장치 및 이의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180102099A KR102395215B1 (ko) 2018-08-29 2018-08-29 유기전계발광표시장치 및 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20200025163A true KR20200025163A (ko) 2020-03-10
KR102395215B1 KR102395215B1 (ko) 2022-05-06

Family

ID=69800794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180102099A Active KR102395215B1 (ko) 2018-08-29 2018-08-29 유기전계발광표시장치 및 이의 구동방법

Country Status (1)

Country Link
KR (1) KR102395215B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220051550A (ko) * 2020-10-19 2022-04-26 엘지디스플레이 주식회사 전계발광 표시장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180024854A (ko) * 2016-08-31 2018-03-08 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 구동방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180024854A (ko) * 2016-08-31 2018-03-08 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220051550A (ko) * 2020-10-19 2022-04-26 엘지디스플레이 주식회사 전계발광 표시장치

Also Published As

Publication number Publication date
KR102395215B1 (ko) 2022-05-06

Similar Documents

Publication Publication Date Title
KR102664308B1 (ko) 유기전계발광표시장치 및 이의 구동방법
CN108122952B (zh) 显示装置
US11049459B2 (en) Light-emitting display and method of driving the same
US9741283B2 (en) Over-current control device and organic light emitting display device adopting the same
KR102456724B1 (ko) 타이밍 컨트롤러, 표시패널, 유기발광표시장치 및 그 구동방법
KR102379807B1 (ko) 유기발광표시장치 및 그 구동방법
KR20200026522A (ko) 발광표시장치 및 이의 구동방법
JP2013117709A (ja) 配線および逆多重化部の不良検出方法、不良検出装置および不良検出装置を含む表示パネル
KR20180058281A (ko) 표시장치 및 이의 구동방법
KR20240121526A (ko) 데이터 구동 회로 및 이를 포함하는 표시 장치
KR102780732B1 (ko) 표시 장치 및 그의 픽셀 특성 센싱 방법
KR102347837B1 (ko) 컨트롤러, 유기발광표시장치 및 그 구동방법
KR102319202B1 (ko) 유기전계 발광표시장치
US11900843B2 (en) Display device and display driving method
KR20170122527A (ko) 컨트롤러, 드라이버, 유기발광표시장치 및 그 구동방법
KR102395215B1 (ko) 유기전계발광표시장치 및 이의 구동방법
KR20200037678A (ko) 발광표시장치
KR20210083968A (ko) 표시 장치
US11929038B2 (en) Display device, data driving circuit, and display driving method
KR102772009B1 (ko) 표시 장치 및 표시 장치의 제어 방법
KR102282170B1 (ko) 유기 발광 표시 장치
JP7780493B2 (ja) 表示装置及びその駆動方法
KR20220096711A (ko) 표시 장치 및 표시 장치의 구동 방법
KR20240082655A (ko) 표시장치 및 이의 구동방법
KR20240119986A (ko) 표시 장치 및 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D18-X000 Deferred examination requested

St.27 status event code: A-1-2-D10-D18-exm-X000

D19-X000 Deferred examination accepted

St.27 status event code: A-1-2-D10-D19-exm-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D12-X000 Request for substantive examination rejected

St.27 status event code: A-1-2-D10-D12-exm-X000

D20-X000 Deferred examination resumed

St.27 status event code: A-1-2-D10-D20-exm-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 5