KR20200028280A - 메모리 액세스 커맨드를 위한 전송 디스크립터 - Google Patents

메모리 액세스 커맨드를 위한 전송 디스크립터 Download PDF

Info

Publication number
KR20200028280A
KR20200028280A KR1020187013674A KR20187013674A KR20200028280A KR 20200028280 A KR20200028280 A KR 20200028280A KR 1020187013674 A KR1020187013674 A KR 1020187013674A KR 20187013674 A KR20187013674 A KR 20187013674A KR 20200028280 A KR20200028280 A KR 20200028280A
Authority
KR
South Korea
Prior art keywords
instruction
descriptor
transfer
command
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020187013674A
Other languages
English (en)
Other versions
KR102632382B1 (ko
Inventor
맨킷 로
Original Assignee
비반테 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비반테 코포레이션 filed Critical 비반테 코포레이션
Publication of KR20200028280A publication Critical patent/KR20200028280A/ko
Application granted granted Critical
Publication of KR102632382B1 publication Critical patent/KR102632382B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30185—Instruction operation extension or modification according to one or more bits in the instruction, e.g. prefix, sub-opcode
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/342—Extension of operand address space

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bus Control (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Information Transfer Between Computers (AREA)

Abstract

컴퓨터 시스템은 명령 코드, 소스 유형, 소스 어드레스, 목적지 유형 및 목적지 어드레스를 포함하는 명령들을 처리한다. 상기 소스 유형 및 목적지 유형은 상기 소스 어드레스에서 상기 메모리 디바이스로부터 데이터를 판독하고 상기 목적지 어드레스에 기록하는 상기 메모리 디바이스를 지시할 수 있다. 상기 소스 유형 및 상기 목적지 유형 중 하나 또는 둘 다는 상기 소스 어드레스 또는 목적지 어드레스에 의해 식별된 전송 디스크립터를 실행하는 전송 디스크립터 플래그를 포함할 수 있다. 상기 소스 어드레스에 의해 참조되는 전송 디스크립터는 실행되면, 상기 명령 코드에 의해 지시된 동작을 수행하는데 사용되가 중간 결과가 획득될 수 있다. 상기 목적지 어드레스에 의해 참조되는 전송 디스크립터가 실행되면, 동작 결과를 저장하는 위치를 결정할 수 있다.

Description

메모리 액세스 커맨드를 위한 전송 디스크립터
본 발명은 메모리 액세스 커맨드를 구현하기 위한 시스템 및 방법에 관한 것이다.
종래의 컴퓨터 시스템에서, 메모리 액세스 커맨드는 명령(판독, 기록, 소거 등), 소스 유형(예를 들어, 메모리 디바이스의 지정), 소스 어드레스, 목적지 유형 및 목적지 어드레스를 포함한다. 더 복잡한 명령은 수행할 여러 동작을 지정하고 처리 기능을 매우 구체적으로 제어할 수 있는 "매우 긴 명령 워드"(very long instruction word: VLIW)를 사용하는 것에 의해 구현할 수 있다. 그러나, VLIW 시스템은 명령을 저장하기 위해 많은 양의 메모리를 필요로 하고, 대응하는 회로에 대해 넓은 면적을 필요로 한다.
본 명세서에 개시된 시스템 및 방법은 복잡한 커맨드, 특히 메모리 액세스 커맨드를 구현하기 위한 개선된 접근법을 제공한다.
본 발명의 장점들을 용이하게 이해할 수 있도록 하기 위해, 앞서 간단히 설명된 본 발명의 보다 구체적인 설명이 첨부된 도면들에 도시된 특정 실시예를 참조하여 제공될 것이다. 이들 도면은 단지 본 발명의 전형적인 실시예만을 도시하는 것일 뿐, 그 범위를 제한하는 것으로 고려되어서는 안 되는 것으로 이해하면서, 본 발명은 첨부된 도면을 사용하여 추가적인 특이 상황에서 상세히 기술되고 설명될 것이다.
도 1은 본 발명의 일 실시예에 따른 방법을 구현하기에 적합한 컴퓨터 시스템의 개략적인 블록도이다;
도 2a 내지 도 2d는 본 발명의 일 실시예에 따라 전송 디스크립터(transfer descriptor)를 사용하기 위한 구성 요소들의 개략적인 블록도이다;
도 3은 종래 기술에 따른 명령 워드의 필드들의 다이어그램이다; 및
도 4a 및 도 4b는 본 발명의 일 실시예에 따라 메모리 액세스 커맨드에서 전송 디스크립터를 처리하기 위한 방법의 프로세스 흐름도를 도시한다.
본 도면에 일반적으로 설명되고 도시된 본 발명의 구성 요소들은 다양한 상이한 구성으로 배열되고 설계될 수 있다는 것을 쉽게 이해할 수 있을 것이다. 따라서, 도면에 도시된 본 발명의 실시예에 대한 이하의 보다 상세한 설명은 청구된 본 발명의 범위를 제한하려고 의도된 것이 아니라 본 발명에 따라 현재 고려되는 실시예에 대한 특정 예들을 단지 제시하려는 것이다. 본 명세서에 설명된 실시예는 도면을 참조하여 가장 잘 이해될 수 있을 것이며, 도면에서 동일한 부분은 전체에 걸쳐 동일한 도면 부호로 지시된다.
본 발명에 따른 실시예는 장치, 방법 또는 컴퓨터 프로그램 제품으로서 구현될 수 있다. 따라서, 본 발명은 전적으로 하드웨어인 실시예, 전적으로 소프트웨어인 실시예(펌웨어, 상주 소프트웨어, 마이크로-코드 등을 포함함), 또는 본 명세서에서 모두 일반적으로 "모듈" 또는 "시스템"이라고 언급될 수 있는 소프트웨어 및 하드웨어 양태들을 결합한 실시예의 형태를 취할 수 있다. 또한, 본 발명은 임의의 유형적인 매체에 구현된 컴퓨터 사용 가능 프로그램 코드를 갖는 표현의 임의의 유형의 표현 매체에 구현된 컴퓨터 프로그램 제품의 형태를 취할 수 있다.
비-일시적인 매체를 포함하여, 하나 이상의 컴퓨터 사용 가능 매체 또는 컴퓨터 판독 가능 매체의 임의의 조합이 이용될 수 있다. 예를 들어, 컴퓨터 판독 가능 매체는 휴대용 컴퓨터 디스켓, 하드 디스크, 랜덤 액세스 메모리(RAM) 디바이스, 판독 전용 메모리(ROM) 디바이스, 소거 가능 프로그램 가능 판독 전용 메모리(EPROM 또는 플래시 메모리) 디바이스, 휴대용 콤팩트 디스크 판독 전용 메모리(CDROM), 광학 저장 디바이스, 및 자기 저장 디바이스 중 하나 이상을 포함할 수 있다. 선택된 실시예에서, 컴퓨터 판독 가능 매체는 명령 실행 시스템, 장치 또는 디바이스에 의해 사용되거나 또는 이들과 관련하여 사용되는 프로그램을 포함하거나, 저장하거나, 통신하거나, 전파하거나 또는 전달할 수 있는 임의의 비-일시적인 매체를 포함할 수 있다.
본 발명의 동작을 수행하기 위한 컴퓨터 프로그램 코드는 자바, 스몰토크(Smalltalk), C++ 등과 같은 객체 지향 프로그래밍 언어, 및 "C" 프로그래밍 언어 또는 이와 유사한 프로그래밍 언어와 같은 종래의 절차형 프로그래밍 언어를 포함하는 하나 이상의 프로그래밍 언어의 임의의 조합으로 기록될 수 있다. 프로그램 코드는 완전히 독립형 소프트웨어 패키지로서 컴퓨터 시스템 상에서 실행되거나, 독립형 하드웨어 유닛 상에서 실행되거나, 컴퓨터로부터 어느 정도 떨어져 있는 원격 컴퓨터 상에서 부분적으로 실행되거나, 또는 완전히 원격 컴퓨터 또는 서버 상에서 실행될 수 있다. 후자의 시나리오에서, 원격 컴퓨터는 근거리 통신망(LAN) 또는 광역 통신망(WAN)을 포함하는 임의의 유형의 네트워크를 통해 컴퓨터에 연결될 수 있고, 또는 (예를 들어, 인터넷 서비스 제공자를 사용하여 인터넷을 통해) 외부 컴퓨터에 연결될 수 있다.
본 발명은 본 발명의 실시예에 따른 방법, 장치(시스템) 및 컴퓨터 프로그램 제품의 흐름도 및/또는 블록도를 참조하여 아래에서 설명된다. 흐름도 및/또는 블록도의 각 블록, 및 흐름도 및/또는 블록도의 블록들의 조합은 컴퓨터 프로그램 명령들 또는 코드에 의해 구현될 수 있다는 것을 이해할 수 있을 것이다. 이들 컴퓨터 프로그램 명령은 일반 목적 컴퓨터, 특수 목적 컴퓨터 또는 다른 프로그램 가능 데이터 처리 장치의 프로세서에 제공되어, 컴퓨터 또는 다른 프로그램 가능한 데이터 처리 장치의 프로세서를 통해 실행되는 명령들이 흐름도 및/또는 블록도의 블록 또는 블록들에 지정된 기능들/행위들을 구현하기 위한 수단을 생성하는 기계를 생성할 수 있다.
이들 컴퓨터 프로그램 명령은 또한 컴퓨터 또는 다른 프로그램 가능한 데이터 처리 장치가 특정 방식으로 기능하도록 지시할 수 있는 컴퓨터 비-일시적인 컴퓨터 판독 가능 매체에 저장될 수 있고, 이 판독 가능 매체에 저장된 명령은 흐름도 및/또는 블록도의 블록 또는 블록들에 지정된 기능/행위를 구현하는 명령 수단을 포함하는 제조 물품을 생성할 수 있다.
또한, 컴퓨터 프로그램 명령은 컴퓨터 또는 다른 프로그램 가능한 데이터 처리 장치 상에 로딩되어, 일련의 동작 단계를 컴퓨터 또는 다른 프로그램 가능한 장치 상에서 수행하여, 컴퓨터로 구현되는 프로세스를 생성함으로써, 컴퓨터 또는 다른 프로그램 가능한 장치에서 실행되는 명령이 흐름도 및/또는 블록도의 블록 또는 블록들에 지정된 기능들/행위들을 구현하는 프로세스들을 제공할 수 있다.
도 1은 예시적인 컴퓨팅 디바이스(100)를 나타내는 블록도이다. 컴퓨팅 디바이스(100)는 본 명세서에서 논의된 것과 같은 다양한 절차를 수행하는 데 사용될 수 있다. 컴퓨팅 디바이스(100)는 서버, 클라이언트, 또는 임의의 다른 컴퓨팅 엔티티로서 기능할 수 있다. 컴퓨팅 디바이스는 본 명세서에서 논의된 바와 같은 다양한 모니터링 기능을 수행할 수 있고, 본 명세서에 설명된 애플리케이션 프로그램과 같은 하나 이상의 애플리케이션 프로그램을 실행할 수 있다. 컴퓨팅 디바이스(100)는 데스크탑 컴퓨터, 노트북 컴퓨터, 서버 컴퓨터, 핸드헬드 컴퓨터, 태블릿 컴퓨터 등과 같은 다양한 컴퓨팅 디바이스 중 임의의 것일 수 있다.
컴퓨팅 디바이스(100)는 하나 이상의 프로세서(들)(102), 하나 이상의 메모리 디바이스(들)(104), 하나 이상의 인터페이스(들)(106), 하나 이상의 대용량 저장 디바이스(들)(108), 하나 이상의 입력/출력(I/O) 디바이스(들)(110) 및 디스플레이 디바이스(130)를 포함하고, 이들 구성 요소는 모두 버스(112)에 연결된다. 프로세서(들)(102)는 메모리 디바이스(들)(104) 및/또는 대용량 저장 디바이스(들)(108)에 저장된 명령을 실행하는 하나 이상의 프로세서 또는 제어기를 포함한다. 프로세서(들)(102)는 또한 캐시 메모리와 같은 다양한 유형의 컴퓨터 판독 가능 매체를 더 포함할 수 있다.
메모리 디바이스(들)(104)는 휘발성 메모리(예를 들어, 랜덤 액세스 메모리(RAM)(114)) 및/또는 비-휘발성 메모리(예를 들어, 판독 전용 메모리(ROM)(116))와 같은 다양한 컴퓨터 판독 가능 매체를 포함한다. 메모리 디바이스(들)(104)는 또한 플래시 메모리와 같은 재기록 가능한 ROM을 포함할 수 있다.
대용량 저장 디바이스(들)(108)는 자기 테이프, 자기 디스크, 광학 디스크, 고체 상태 메모리(예를 들어, 플래시 메모리) 등과 같은 다양한 컴퓨터 판독 가능 매체를 포함한다. 도 1에 도시된 바와 같이, 특정 대용량 저장 디바이스는 하드 디스크 드라이브(124)이다. 다양한 컴퓨터 판독 가능 매체로부터 판독하거나 및/또는 다양한 컴퓨터 판독 가능 매체에 기록할 수 있기 위해 대용량 저장 디바이스(들)(108)에 다양한 드라이브가 또한 포함될 수 있다. 대용량 저장 디바이스(들)(108)는 이동식 매체(126) 및/또는 고정식 매체를 포함한다.
I/O 디바이스(들)(110)는 데이터 및/또는 다른 정보를 컴퓨팅 디바이스(100)에 입력하거나 컴퓨터 디바이스(100)로부터 검색할 수 있는 다양한 디바이스를 포함한다. 예시적인 I/O 디바이스(들)(110)는 커서 제어 디바이스, 키보드, 키패드, 마이크로폰, 모니터 또는 다른 디스플레이 디바이스, 스피커, 프린터, 네트워크 인터페이스 카드, 모뎀, 렌즈, CCD 또는 다른 이미지 캡쳐 디바이스 등을 포함한다.
디스플레이 디바이스(130)는 컴퓨팅 디바이스(100)의 하나 이상의 사용자에게 정보를 디스플레이할 수 있는 임의의 유형의 디바이스를 포함한다. 디스플레이 디바이스(130)의 예들은 모니터, 디스플레이 단말, 비디오 프로젝션 디바이스 등을 포함한다.
그래픽 처리 유닛(GPU)(132)은 프로세서(들)(102) 및/또는 디스플레이 디바이스(130)에 연결될 수 있다. GPU는 컴퓨터로 생성된 이미지를 렌더링하고 다른 그래픽 처리를 수행하도록 동작할 수 있다. GPU는 프로세서(들)(102)와 같은 일반 목적 프로세서의 일부 또는 모든 기능을 포함할 수 있다. GPU는 또한 그래픽 처리에 특정된 추가적인 기능을 더 포함할 수 있다. GPU는 좌표 변환, 음영 처리, 텍스처 처리, 래스터 처리, 및 컴퓨터로 생성된 이미지를 렌더링하는데에 유용한 다른 기능과 관련된 하드-코딩식 및/또는 하드-와이어식 그래픽 기능을 포함할 수 있다.
인터페이스(들)(106)는 컴퓨팅 디바이스(100)가 다른 시스템, 디바이스 또는 컴퓨팅 환경과 상호 작용할 수 있게 하는 다양한 인터페이스를 포함한다. 예시적인 인터페이스(들)(106)는 근거리 통신망(LAN), 광역 네트워크(WAN), 무선 네트워크, 및 인터넷에 대한 인터페이스와 같은 임의의 수의 상이한 네트워크 인터페이스(120)를 포함한다. 다른 인터페이스(들)는 사용자 인터페이스(118) 및 주변 디바이스 인터페이스(122)를 포함한다. 인터페이스(들)(106)는 또한 하나 이상의 사용자 인터페이스 요소(118)를 더 포함할 수 있다. 인터페이스(들)(106)는 또한 프린터, 포인팅 디바이스(마우스, 트랙 패드 등), 키보드 등을 위한 인터페이스와 같은 하나 이상의 주변 인터페이스를 더 포함할 수 있다.
버스(112)는 프로세서(들)(102), 메모리 디바이스(들)(104), 인터페이스(들)(106), 대용량 저장 디바이스(들)(108) 및 I/O 디바이스(들)(110)가 서로 통신할 수 있게 할 뿐만 아니라 버스(112)에 연결된 다른 디바이스들 또는 구성 요소들과 통신할 수 있게 한다. 버스(112)는 시스템 버스, PCI 버스, IEEE 1394 버스, USB 버스 등과 같은 여러 유형의 버스 구조 중 하나 이상을 나타낸다.
예시를 위해, 프로그램들 및 다른 실행 가능한 프로그램 구성 요소들은 본 명세서에서 이산 블록들로서 도시되어 있으나, 이러한 프로그램 및 구성 요소는 컴퓨팅 디바이스(100)의 상이한 저장 구성 요소들에 다양한 시간에 상주할 수 있고 프로세서(들)(102)에 의해 실행되는 것으로 이해된다. 대안적으로, 본 명세서에 설명된 시스템 및 절차는 하드웨어로 구현되거나, 또는 하드웨어, 소프트웨어 및/또는 펌웨어의 조합으로 구현될 수 있다. 예를 들어, 하나 이상의 주문형 집적 회로(ASIC)가 본 명세서에 설명된 시스템들 및 절차들 중 하나 이상을 수행하도록 프로그래밍될 수 있다.
도 2a 내지 도 2d를 참조하면, 보다 상세히 후술된 바와 같이, 메모리 액세스 커맨드는 소스 어드레스 및/또는 목적지 어드레스가 아니라 전송 디스크립터를 참조할 수 있다. 전송 디스크립터는, 실행될 때, 메모리 액세스 커맨드의 어드레스(소스 또는 목적지)로서 사용되는 값을 생성하는 실행 가능 코드이다. 전송 디스크립터들이 저장된 위치와 전송 디스크립터들을 실행하는 디바이스는 다를 수 있다.
예를 들어, 구체적으로 도 2a를 참조하면, 처리 디바이스(102)는 메모리 디바이스(104)에 저장된 애플리케이션(200)을 실행할 수 있다. 애플리케이션(200)의 명령들은 처리 디바이스(102)에 의해 검색되어 실행될 수 있다. 명령이 전송 디스크립터를 참조하는 경우, 처리 디바이스(102)는, 별도의 메모리 디바이스(104)로서 구현된 전송 디스크립터 버퍼(202)로부터, 예를 들어, 프로세서에 연결된 캐시 메모리 또는 다른 메모리 디바이스로부터 전송 디스크립터를 검색할 수 있다.
도 2b를 참조하면, 다른 실시예에서, 전송 디스크립터 버퍼(202)는 애플리케이션(200)과 동일한 메모리 디바이스(104) 내의 저장 영역이다.
도 2c를 참조하면, 다른 실시예에서, 직접 메모리 액세스(DMA) 제어기가 처리 디바이스(102) 및 메모리 디바이스(104)에 연결될 뿐만 아니라 전송 디스크립터 버퍼(202)에도 연결된다. 메모리 액세스 커맨드의 전송 디스크립터는 DMA 제어기(204)에 의해 실행될 수 있고, 이 DMA 제어기(204)는 메모리 디바이스(104)로부터 오는 전송 디스크립터의 결과에 기초하여 데이터 값을 검색하고, 이 데이터 값을 처리 디바이스(102) 또는 다른 구성 요소로 리턴(return)시킬 수 있다.
도 2d를 참조하면, 또 다른 구현예에서, 본 명세서에서 전송 디스크립터 제어기(206)라고 언급되는 별도의 구성 요소는, 전송 디스크립터 버퍼(202)로부터 전송 디스크립터를 처리하고, 이 전송 디스크립터의 처리 결과에 따라 데이터 값들을 검색하고, 이 데이터 값들을 처리 디바이스(102)로 리턴시킬 수 있다.
도 3을 참조하면, 처리 디바이스(102)에 의해 실행되는 명령 워드는 명령 코드(300), 소스 유형(302), 소스 어드레스(304), 목적지 유형(306), 및 목적지 어드레스(308)를 포함하는 예시된 필드의 일부 또는 전부를 포함할 수 있다. 명령 워드를 위해 예시된 포맷은 통상적인 것이며, 이 기술 분야에 알려진 많은 프로세서 또는 메모리 제어기에 의해 실행될 수 있다. 통상적인 명령 워드의 필드들은 아래에서 보다 상세히 설명된 바와 같이 새로운 전송 디스크립터를 구현하도록 용도 변경하여 사용된다.
명령 코드(300)는 소스 어드레스(304)로부터 검색된 데이터에 대해 수행될 동작을 한정하고, 동작 결과는 목적지 어드레스(308)에 기록된다. 소스 유형(302)은 통상적으로 소스 어드레스(304)로부터 소스 데이터를 판독할 메모리 디바이스를 지정하는데 사용된다. 또한, 목적지 유형(306)은 통상적으로 목적지 어드레스(308)에 동작 결과를 기록할 메모리 디바이스를 지정하는데 사용된다. 본 명세서에 설명된 방법에 따라 소스 유형(302)은 메모리 디바이스 또는 전송 디스크립터를 참조할 수 있다. 소스 유형(302)이 전송 디스크립터를 참조하는 경우, 소스 어드레스(304)는 실행할 전송 디스크립터를 식별하기 위해 디코딩된다. 또한, 목적지 유형(306)이 전송 디스크립터를 참조하는 경우, 목적지 어드레스(308)는 실행할 전송 디스크립터를 결정하기 위해 디코딩된다. 소스 유형(302) 및 목적지 유형(306)은 바람직하게는 명령 코드(300)에 의해 지정된 수행되는 동작에 영향을 미치지 않는다. 다시 말해, 소스 유형(302) 및 목적지 유형(306)은 명령 코드(300)에 의해 지정된 동작에 따라 처리될 데이터를 결정하기 위해서만 전적으로 사용되지만, 데이터에 수행되는 동작은, 데이터가 소스 어드레스(304) 및 목적지 어드레스(308)로부터 직접 검색되었는지 여부 또는 전송 디스크립터의 실행 결과에 관계 없이 동일하다.
도 4a 및 도 4b를 참조하면, 도시된 방법(400)은 도 3의 명령의 필드들을 갖는 명령과 같은 명령을 처리할 때 실행될 수 있다. 전술된 바와 같이, 방법(400)의 단계는 처리 디바이스(102), DMA 제어기(204), 전용 전송 제어기(206), 또는 다른 구성 요소 또는 이들 디바이스의 둘 이상의 조합에 의해 실행될 수 있다. 예를 들어, 일부 실시예에서, 방법(400)은 처리 디바이스(102)에 투명할 수 있고, 즉, 메모리 액세스 명령은 메모리 제어 시스템에 제출될 수 있고 처리 디바이스(102)에 의해 전송 디스크립터를 처리함이 없이 응답이 수신된다.
방법(400)은 명령 워드(예를 들어, 명령 워드(300))를 수신하는 단계(402), 및 이 명령 워드의 소스 유형을 평가하는 단계(404)를 포함한다. 소스 유형이 전송 디스크립터 플래그(flag)가 아닌 경우, 명령 워드의 소스 어드레스에 위치된 데이터가 소스 유형에 의해 참조되는 메모리 디바이스(104)로부터 페치(fetch)된다(406). 이후, 명령 워드의 명령 코드에 의해 지시된 동작이 실행되고(408) 동작 결과("결과 데이터")가 출력된다(410).
소스 유형이 전송 디스크립터 플래그를 포함하는 것으로 발견되면(404), 전송 디스크립터가 실행된다(412). 특히, 명령 워드의 소스 어드레스에 대응하는 전송 디스크립터가 실행된다(412). 예를 들어, 전송 디스크립터들이 버퍼에 저장된 경우, 버퍼에서 소스 어드레스에서 시작 어드레스를 갖는 전송 디스크립터가 실행될 수 있다(412). 대안적으로, 각각의 전송 디스크립터는 식별자를 가질 수 있고, 명령 워드의 소스 어드레스와 동일한 식별자를 갖는 전송 디스크립터가 실행될 수 있다(412). 전송 디스크립터의 실행 결과(412)는 전송 디스크립터(이하, "제1 중간 값")에 의해 출력되는(414) 출력 데이터이다.
일부 실시예에서, 명령 워드의 명령 코드에 의해 지시된 동작이 실행(408)되고, 이 동작의 결과가 출력된다(410). 다른 실시예에서, 중간 결과는 어드레스이다. 따라서, 메모리 디바이스(104) 내에 중간 값에 저장된 값이 검색되고, 명령 코드에 의해 지시된 동작이 검색된 값에 대해 실행된다(408).
도 4b를 참조하면, 단계(402)에서 수신된 명령 워드의 처리는 명령 워드의 목적지 유형을 평가하는 단계(416)를 더 포함할 수 있다. 목적지 유형이 전송 디스크립터 플래그가 아닌 경우, 결과 데이터는 명령 워드의 목적지 어드레스에서 명령 워드의 목적지 유형에 의해 지시된 메모리 디바이스(104)에 기록된다(418).
목적지 유형이 전송 디스크립터 플래그를 포함하는 것으로 발견되면(418), 명령 워드의 목적지 어드레스에 의해 식별된 전송 디스크립터가 실행된다(420). 앞서 설명된 바와 같이 전송 디스크립터가 소스 어드레스에 대해 식별되는 것과 동일한 방식으로 전송 디스크립터는 목적지 어드레스에 기초하여 식별될 수도 있다.
전송 디스크립터의 실행(420)은 출력 값("제2 중간 결과")을 포함할 수 있다. 제2 중간 결과는 어드레스일 수 있다. 단계(410)의 결과 데이터는 제2 중간 결과에 대응하는 어드레스에서 메모리 디바이스(104)에 기록된다(424).
일부 실시예에서, 동작은 그에 맞게 동작되는 것(소스 또는 목적지)만을 포함하고, 일부 실시예에서는 소스 유형만이 도 4a에 설명된 전송 디스크립터의 실행을 초래할 수 있고, 또는 목적지 유형만이 도 4b에 대해 설명된 전송 디스크립터에 대응할 수 있다. 다른 경우에, 2개의 전송 디스크립터가 소스 유형 및 목적지 유형 모두에 의해 지시된 각 명령 워드에 대해 실행된다.
전술된 설명으로부터 명백한 바와 같이, 전송 디스크립터는 메모리 액세스 기능 동안 수행되는 기능의 커스터마이징 및 확장을 제공한다. 아래의 설명은 전송 디스크립터를 사용하여 구현될 수 있는 기능의 예이다.
선입선출(first-in-first-out: FIFO) 버퍼는 전송 디스크립터를 사용하여 구현되어, 이에 의해 FIFO 버퍼에 액세스하는 다수의 실행 스레드(thread) 간에 객체를 공유할 필요를 없앨 수 있다. 제1 전송 디스크립터는 FIFO 버퍼에 새로운 엔트리를 기록할 현재 위치를 나타내는 기록 포인터를 유지할 수 있다. 제2 전송 디스크립터는 FIFO 버퍼로부터 새로운 엔트리를 판독할 현재 위치를 나타내는 판독 포인터를 유지할 수 있다. 제1 전송 디스크립터는, 기록 요청에 응답하여 기록 포인터를 업데이트하고 기록 요청에 응답하여 포인터의 현재 값을 리턴시키는 기능을 한정할 수 있다. 예를 들어, 제1 전송 디스크립터는 버퍼의 크기(예를 들어, 엔트리의 수) 및 버퍼의 시작 어드레스를 포함할 수 있다.
제1 전송 디스크립터의 경우, 기록 요청을 수신하면, 포인터가 증가된다. 증분된 값이 버퍼 크기를 초과하거나 또는 버퍼의 종단 어드레스 밖에 있으면, 포인터는 버퍼의 시작 어드레스를 가리키도록 업데이트될 수 있다. 제2 전송 디스크립터의 경우, 판독 요청을 받으면, 포인터가 업데이트되고, 만약 포인터가 버퍼의 크기를 초과하거나 버퍼의 종단 어드레스 밖의 어드레스를 가리키면, 포인터는 버퍼의 시작 어드레스로 설정된다.
따라서, 이동(MOVE) 명령을 나타내는 명령 코드, 전송 디스크립터 플래그에 설정된 소스 유형, 및 제1 전송 디스크립터를 가리키는 소스 어드레스를 갖는 애플리케이션에 의해 명령이 생성될 수 있다. 이 명령을 수신하면, 제1 전송 디스크립터가 실행되어, 기록 포인터의 현재 값이 출력되고 기록 포인터가 업데이트된다. 이후 메모리 디바이스(104) 내의 기록 포인터의 현재 값에 저장된 값이 판독되고 명령의 결과로서 리턴된다.
또 다른 예에서, 명령은 이동 명령을 나타내는 명령 코드, 및 전송 디스크립터 플래그에 설정된 목적지 유형, 및 제2 전송 디스크립터를 가리키는 목적지 어드레스를 갖는 애플리케이션에 의해 생성될 수 있다. 이 명령을 수신하면, 제2 전송 디스크립터가 실행되어, 판독 포인터의 현재 값이 출력되고 판독 포인터가 업데이트된다. 이후 데이터 값은 메모리 디바이스(104) 내의 판독 포인터의 현재 값에 기록될 수 있다.
전술한 예로부터 명백한 바와 같이, 전송 디스크립터는, 하나의 명령으로부터 그 다음 명령으로 지속되는 상태 변수를 포함할 수 있고, 이 상태 변수는 전송 디스크립터가 호출될 때 업데이트된다. 일부 실시예에서, 애플리케이션 또는 다른 소프트웨어 또는 하드웨어 구성 요소는 하나 이상의 전송 디스크립터의 상태 변수를 모니터하고 이벤트를 생성할 수 있다. 예를 들어, 전송 디스크립터의 상태 변수가 임계 조건이 충족되었다는 것을 나타내는 경우 하나 이상의 스레드가 차단되거나, 다른 실행 스레드로 분기되거나, 시작되거나 인스턴스화(instantiated)되거나, 또는 다른 스레드 관리 기능을 받을 수 있다.
예를 들어, 전술된 FIFO 버퍼를 한정하는 전송 디스크립터의 판독 포인터 및 기록 포인터는 비교될 수 있고, 만약 판독 포인터가 기록 포인터보다 임계 값으로부터 오프셋된 정도가 더 작으면, 버퍼는 거의 비어 있는 상태인 것으로 고려될 수 있고, 임계 값이 초과되는 것으로 발견될 때까지 FIFO 버퍼에 요청을 시도하는 스레드들은 차단될 수 있다. 또한, 판독 포인터가 기록 포인터로부터 오프셋된 제2 임계 값을 넘는 경우, FIFO 버퍼는 거의 가득차 있는 것으로 고려될 수 있고, FIFO 버퍼에 기록하려고 시도하는 스레드들은 제2 임계 값이 더 이상 초과되지 않을 때까지 차단될 수 있다.
본 발명은 본 발명의 사상 또는 본질적인 특성을 벗어나지 않고 다른 특정 형태로 구현될 수 있다. 설명된 실시예들은 모든 면에서 단지 예시적인 것으로 고려되어야 하며, 본 발명을 제한하는 것으로 고려되어서는 안 된다. 그러므로, 본 발명의 범위는 전술한 설명에 의해서가 아니라 첨부된 청구 범위에 의해 한정된다. 청구범위의 의미와 이와 균등한 범위 내에 있는 모든 변경은 본 발명의 범위 내에 포함된다.

Claims (20)

  1. 방법으로서,
    복수의 명령을 저장하는 메모리 디바이스를 제공하는 단계로서, 상기 복수의 명령의 각 명령은 (a) 명령 코드, (b) 소스 유형, 및 (c) 소스 어드레스를 포함하는, 상기 복수의 명령을 저장하는 메모리 디바이스를 제공하는 단계;
    상기 메모리 디바이스에 동작 가능하게 연결된 처리 디바이스를 제공하는 단계;
    상기 처리 디바이스에 의해, 상기 메모리 디바이스로부터 상기 복수의 명령 중 제1 명령을 검색하는 단계; 및
    상기 처리 디바이스 및 메모리 제어 시스템 중 적어도 하나에 의해 상기 제1 명령을 처리하는 단계로서,
    상기 제1 명령의 소스 유형이 전송 디스크립터 플래그(transfer descriptor flag)인지를 결정하고;
    상기 제1 명령의 소스 유형이 상기 전송 디스크립터 플래그인 것으로 결정한 것에 응답하여, 전송 버퍼 내의 상기 제1 명령의 소스 어드레스에 저장된 제1 전송 디스크립터를 실행하여 제1 중간 결과를 획득하고;
    상기 제1 중간 결과에 대해 상기 제1 명령의 명령 코드를 실행하는 것에 의해, 상기 제1 명령을 처리하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    상기 처리 디바이스에 의해, 상기 메모리 디바이스로부터 상기 복수의 명령 중 제2 명령을 검색하는 단계; 및
    상기 처리 디바이스 및 메모리 제어 시스템 중 하나에 의해 상기 제2 명령을 처리하는 단계로서,
    상기 제2 명령의 소스 유형이 전송 디스크립터 플래그가 아닌지를 결정하고;
    상기 제2 명령의 소스 유형이 전송 디스크립터 플래그가 아닌 것으로 결정한 것에 응답하여, 상기 제2 명령의 소스 어드레스에 저장된 데이터 값을 요청하고;
    상기 데이터 값에 대해 상기 제2 명령의 명령 코드를 실행하는 것에 의해, 상기 제2 명령을 처리하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  3. 제2항에 있어서, 상기 제2 명령의 명령 코드는 상기 제1 명령의 명령 코드와 동일하여, 상기 제2 명령의 명령 코드를 실행하는 것은 상기 제1 명령의 명령 코드를 실행하는 것과 동일한 동작을 수행하는 것을 포함하는 것을 특징으로 하는 방법.
  4. 제3항에 있어서, 상기 제1 중간 결과에 대해 상기 제1 명령의 명령 코드를 실행하는 것은 제1 결과 값을 산출하고, 상기 방법은,
    상기 제1 명령의 목적지 유형이 상기 전송 디스크립터 플래그인지를 결정하는 단계;
    상기 제1 명령의 목적지 유형이 상기 전송 디스크립터 플래그인 것으로 결정한 것에 응답하여, 상기 전송 버퍼 내의 상기 제1 명령의 목적지 어드레스에 저장된 제2 전송 디스크립터를 실행하여 제2 중간 결과를 획득하는 단계; 및
    상기 제2 중간 결과에 대응하는 어드레스에 저장된 상기 제1 결과 값을 상기 메모리 디바이스에 저장하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  5. 제4항에 있어서, 상기 데이터 값에 대해 상기 제2 명령의 명령 코드를 실행하는 것은 제2 결과 값을 산출하고, 상기 방법은,
    상기 제2 명령의 목적지 유형이 상기 전송 디스크립터 플래그가 아닌지를 결정하는 단계; 및
    상기 제2 명령의 목적지 유형이 상기 전송 디스크립터 플래그가 아닌 것으로 결정한 것에 응답하여, 상기 제2 명령의 목적지 어드레스에서 상기 메모리 디바이스에 상기 제2 결과 값을 저장하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  6. 제5항에 있어서, 상기 제1 전송 디스크립터를 실행하는 단계는 상기 제1 전송 디스크립터의 상태를 업데이트하는 단계를 포함하고;
    상기 제2 전송 디스크립터를 실행하는 단계는 상기 제2 전송 디스크립터의 상태를 업데이트하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제6항에 있어서, 상기 제1 전송 디스크립터를 실행하는 단계는,
    상기 제1 전송 디스크립터의 상태에 따라 적어도 하나의 판독 어드레스를 식별하는 단계; 및
    상기 메모리 디바이스에서 상기 적어도 하나의 판독 어드레스로부터 적어도 하나의 검색된 데이터 값을 검색하는 단계를 더 포함하고;
    상기 제1 중간 결과는 상기 검색된 데이터 및 상기 적어도 하나의 검색된 데이터 값으로부터 유도된 값 중 적어도 하나인 것을 특징으로 하는 방법.
  8. 제5항에 있어서, 상기 제1 명령을 처리하는 단계는 애플리케이션에 의해 인스턴스화(instantiated)된 제1 실행 스레드(thread)를 실행하는 동안 상기 프로세서에 의해 수행되고, 상기 방법은,
    상기 프로세서에 의해, 상기 제1 전송 디스크립터와 상기 제2 전송 디스크립터 중 적어도 하나의 전송 디스크립터의 상태를 평가하는 단계;
    상기 제1 전송 디스크립터의 상태와 상기 제2 전송 디스크립터의 상태 중 적어도 하나가 임계 조건을 충족하는지를 결정하는 단계; 및
    상기 제1 전송 디스크립터의 상태와 상기 제2 전송 디스크립터의 상태 중 상기 적어도 하나가 상기 임계 조건을 충족한다고 결정한 것에 응답하여, 상기 애플리케이션에 의해 인스턴스화된 상기 제1 실행 스레드와 이와 다른 실행 스레드 중 적어도 하나의 실행 스레드의 적어도 하나의 실행을 차단하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  9. 제1항에 있어서, 상기 전송 버퍼는 상기 메모리 디바이스와는 별개의 디바이스인 것을 특징으로 하는 방법.
  10. 제9항에 있어서,
    상기 제1 명령의 소스 유형이 상기 전송 디스크립터 플래그인지를 결정하는 것; 및
    상기 제1 명령의 소스 유형이 상기 전송 디스크립터 플래그인 것으로 결정한 것에 응답하여, 상기 전송 버퍼 내의 상기 제1 명령의 소스 어드레스에 저장된 상기 제1 전송 디스크립터를 실행하여 상기 제1 중간 결과를 획득하는 것의 둘 모두는,
    상기 처리 디바이스와 상기 메모리 디바이스 사이에 개재된 상기 처리 디바이스와는 별개의 디바이스에 의해 수행되는 것을 특징으로 하는 방법.
  11. 시스템으로서,
    메모리 디바이스; 및
    상기 메모리 디바이스에 동작 가능하게 연결된 처리 디바이스를 포함하고, 상기 처리 디바이스는 (a) 명령 코드, (b) 소스 유형, 및 (c) 소스 어드레스를 포함하는 명령들을 처리하도록 프로그래밍되고, 상기 처리 디바이스는,
    상기 메모리 디바이스로부터 명령을 검색하고;
    상기 처리 디바이스에 의해 상기 명령을 처리하는 것과, 상기 메모리 디바이스와 상기 처리 디바이스 사이에 개재된 메모리 제어 시스템에서 상기 명령을 처리하는 것 중 적어도 하나를 수행하여;
    상기 명령의 소스 유형을 평가하고;
    상기 명령의 소스 유형이 전송 디스크립터 플래그인 경우, (i) 전송 버퍼 내의 상기 소스 어드레스에 대응하는 어드레스에서 대응하는 전송 디스크립터를 검색하고, (ii) 상기 대응하는 전송 디스크립터를 실행하여 제1 중간 결과를 획득하고, (iii) 상기 제1 중간 결과에 대한 상기 명령의 명령 코드를 실행하여 결과 값을 획득하는데 효과적이도록 더 프로그래밍된 것을 특징으로 하는 시스템.
  12. 제11항에 있어서, 상기 처리 디바이스는, 상기 처리 디바이스에 의해 상기 명령을 처리하는 것과, 상기 메모리 디바이스와 상기 처리 디바이스 사이에 개재된 상기 메모리 제어 시스템에서 상기 명령의 처리를 호출하는 것 중 적어도 하나를 수행하여,
    상기 명령의 소스 유형이 상기 전송 디스크립터 플래그가 아닌 경우, (iv) 상기 명령의 소스 어드레스에서 상기 메모리 디바이스에 저장된 데이터 값을 검색하고, (v) 상기 소스 어드레스에서 상기 메모리 디바이스에 저장된 상기 데이터 값에 대해 상기 명령의 명령 코드를 실행하는데 효과적이도록 더 프로그래밍된 것을 특징으로 하는 시스템.
  13. 제12항에 있어서, (a) 상기 명령 코드에 응답하여 수행되는 동작이 상기 소스 유형에 상관 없이 동일하도록 상기 처리 디바이스가 상기 명령 코드를 실행하도록 프로그래밍되는 것과, (b) 상기 처리 디바이스가 상기 메모리 제어 시스템에서 상기 명령을 처리하도록 프로그래밍되는 것 중 적어도 하나가 수행되고, 상기 메모리 제어 시스템은 상기 소스 유형에 상관 없이 상기 명령 코드에 응답하여 수행되는 동작이 동일하도록 프로그래밍되는 것을 특징으로 하는 시스템.
  14. 제13항에 있어서, 상기 처리 디바이스는, 상기 처리 디바이스에 의해 상기 명령을 처리하는 것과, 상기 메모리 디바이스와 상기 처리 디바이스 사이에 개재된 상기 메모리 제어 시스템에서 상기 명령의 처리를 호출하는 것 중 적어도 하나를 수행하여,
    상기 명령의 목적지 유형을 평가하고;
    상기 명령의 목적지 유형이 상기 전송 디스크립터 플래그인 경우, (ⅵ) 상기 명령의 목적지 어드레스에 대응하는 어드레스에서 상기 전송 버퍼에 저장된 제2 전송 디스크립터를 실행하여 제2 중간 결과를 획득하고, (vii) 상기 결과 값을 상기 메모리 디바이스에서 상기 제2 중간 결과에 대응하는 어드레스에 저장하는데 효과적이도록 더 프로그래밍된 것을 특징으로 하는 시스템.
  15. 제14항에 있어서, 상기 처리 디바이스는, 상기 처리 디바이스에 의해 상기 명령을 처리하는 것과, 상기 메모리 디바이스와 상기 처리 디바이스 사이에 개재된 상기 메모리 제어 시스템에서 상기 명령의 처리를 호출하는 것 중 적어도 하나를 수행하여,
    상기 명령의 목적지 유형이 상기 전송 디스크립터 플래그가 아닌 경우, 상기 명령의 목적지 어드레스에서 상기 메모리 디바이스에 상기 결과 값을 저장하는데 효과적이도록 더 프로그래밍된 것을 특징으로 하는 시스템.
  16. 제16항에 있어서, 상기 제1 전송 디스크립터는 상기 제1 전송 디스크립터의 상태를 업데이트하는데 효과적인 실행 가능 코드를 포함하고;
    상기 제2 전송 디스크립터는 상기 제2 전송 디스크립터의 상태를 업데이트하는데 효과적인 실행 가능 코드를 포함하는 것을 특징으로 하는 방법.
  17. 제16항에 있어서, 상기 제1 전송 디스크립터는,
    상기 제1 전송 디스크립터의 상태에 따라 적어도 하나의 판독 어드레스를 식별하고;
    상기 메모리 디바이스에서 상기 적어도 하나의 판독 어드레스로부터 적어도 하나의 검색된 데이터 값을 검색하고;
    상기 적어도 하나의 검색된 데이터 값에 대해 함수를 평가하는 것에 의해 및 상기 검색된 데이터의 적어도 하나로서 상기 제1 중간 결과를 계산하는데
    효과적인 실행 가능 코드를 포함하는 것을 특징으로 하는 방법.
  18. 제16항에 있어서, 상기 처리 디바이스는,
    상기 제1 전송 디스크립터와 상기 제2 전송 디스크립터 중 적어도 하나의 전송 디스크립터의 상태를 평가하고;
    상기 제1 전송 디스크립터와 상기 제2 전송 디스크립터 중 적어도 하나의 전송 디스크립터의 상태가 임계 조건을 충족하면, 상기 처리 디바이스에 의해 실행되는 적어도 하나의 실행 스레드의 실행을 차단하도록 더 프로그래밍된 것을 특징으로 하는 방법.
  19. 제11항에 있어서, 상기 전송 버퍼는 상기 메모리 디바이스와는 별개의 디바이스인 것을 특징으로 하는 방법.
  20. 시스템으로서,
    복수의 명령을 포함하는 애플리케이션을 저장하는 메모리 디바이스로서, 상기 명령의 적어도 일부는 복수의 메모리 액세스 커맨드를 포함하고, 상기 복수의 메모리 액세스 커맨드의 각각의 메모리 액세스 커맨드는 (a) 명령 코드, (b) 소스 유형, (c) 소스 어드레스, (d), 목적지 유형, 및 (e) 목적지 어드레스를 포함하는 명령 워드를 포함하는, 상기 메모리 디바이스; 및
    상기 메모리 디바이스에 연결되고 상기 명령들을 실행하도록 프로그래밍된 처리 디바이스를 포함하고, 상기 처리 디바이스는, 각각의 메모리 액세스 커맨드에 대해,
    (i) 상기 각각의 메모리 액세스 커맨드의 소스 유형을 평가하고;
    (ii) 상기 소스 유형이 상기 메모리 디바이스에 대응하는 경우, 상기 메모리 디바이스 내 상기 각각의 메모리 액세스 커맨드의 소스 어드레스에 저장된 데이터를 요청하고, 상기 각각의 메모리 액세스 커맨드의 소스 어드레스에 저장된 데이터에 대해 상기 명령 코드에 대응하는 동작을 실행하여 최종 결과를 획득하고;
    (iii) 상기 목적지 유형이 상기 메모리 디바이스에 대응하는 경우, 상기 메모리 내 상기 각각의 메모리 액세스 커맨드의 목적지 어드레스에 상기 최종 결과를 기록할 것을 요청하고;
    (iv) 상기 소스 유형이 전송 디스크립터 플래그인 경우,
    상기 메모리 디바이스 및 별도의 버퍼 디바이스 중 하나를 포함하는 전송 버퍼에서 상기 각각의 메모리 액세스 커맨드의 소스 어드레스에 대응하는 어드레스에 저장된 제1 전송 디스크립터로서, 제1 중간 결과를 출력하도록 프로그래밍된 상기 제1 전송 디스크립터를 실행하는 단계;
    상기 제1 중간 결과에 대해 상기 명령 코드에 대응하는 동작을 실행하여 상기 최종 결과를 획득하고;
    (v) 상기 목적지 유형이 상기 전송 디스크립터 플래그인 경우,
    상기 전송 버퍼 내 상기 각각의 메모리 액세스 커맨드의 목적지 어드레스에 대응하는 어드레스에 저장된 제2 전송 디스크립터로서, 제2 중간 결과를 출력하도록 프로그래밍된 상기 제2 전송 디스크립터를 실행하고;
    상기 메모리 디바이스에서 상기 제2 중간 결과에 대응하는 위치에 상기 최종 결과를 기록할 것을 요청하는 것에 의해,
    상기 복수의 메모리 액세스 커맨드를 실행하도록 더 프로그래밍된 것을 특징으로 하는 시스템.
KR1020187013674A 2015-11-06 2016-11-08 메모리 액세스 커맨드를 위한 전송 디스크립터 Active KR102632382B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/934,707 2015-11-06
US14/934,707 US9977619B2 (en) 2015-11-06 2015-11-06 Transfer descriptor for memory access commands
PCT/US2016/060995 WO2017079769A1 (en) 2015-11-06 2016-11-08 Transfer descriptor for memory access commands

Publications (2)

Publication Number Publication Date
KR20200028280A true KR20200028280A (ko) 2020-03-16
KR102632382B1 KR102632382B1 (ko) 2024-01-31

Family

ID=58663110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187013674A Active KR102632382B1 (ko) 2015-11-06 2016-11-08 메모리 액세스 커맨드를 위한 전송 디스크립터

Country Status (6)

Country Link
US (1) US9977619B2 (ko)
EP (1) EP3398075B1 (ko)
JP (1) JP6888019B2 (ko)
KR (1) KR102632382B1 (ko)
CN (1) CN108292277B (ko)
WO (1) WO2017079769A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113805813B (zh) * 2018-11-30 2024-07-16 北京忆芯科技有限公司 降低读命令处理延迟的方法与装置
CN111831337B (zh) * 2019-04-19 2022-11-29 安徽寒武纪信息科技有限公司 数据同步方法及装置以及相关产品
CN111782267B (zh) * 2019-04-04 2022-12-09 安徽寒武纪信息科技有限公司 数据处理方法及装置以及相关产品
CN111831329B (zh) * 2019-04-19 2022-12-09 安徽寒武纪信息科技有限公司 数据处理方法及装置以及相关产品
CN112347186B (zh) * 2019-08-09 2023-02-28 安徽寒武纪信息科技有限公司 数据同步方法及装置以及相关产品
CN111782577B (zh) * 2019-04-04 2023-03-24 安徽寒武纪信息科技有限公司 数据处理装置及方法以及相关产品
US11243699B2 (en) * 2019-05-22 2022-02-08 Micron Technology, Inc. System using a restricted operation mode memory indicator
CN110457232A (zh) * 2019-07-31 2019-11-15 联想(北京)有限公司 数据处理方法、装置、计算设备及介质
US11221776B2 (en) * 2019-12-30 2022-01-11 Micron Technology, Inc. Metadata indication for a memory device
US11385820B2 (en) * 2020-03-04 2022-07-12 Micron Technology, Inc. Command batching for a memory sub-system
CN117992123B (zh) * 2024-04-02 2024-07-05 摩尔线程智能科技(北京)有限责任公司 指令执行方法、装置、电子设备、存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100198998A1 (en) * 2009-01-30 2010-08-05 Fujitsu Limited I/o controller and descriptor transfer method
US20120131309A1 (en) * 2010-11-18 2012-05-24 Texas Instruments Incorporated High-performance, scalable mutlicore hardware and software system

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3739352A (en) 1971-06-28 1973-06-12 Burroughs Corp Variable word width processor control
US5761740A (en) 1995-11-30 1998-06-02 Unisys Corporation Method of and apparatus for rapidly loading addressing registers
US5941959A (en) 1995-12-20 1999-08-24 Tandem Computers Incorporated System for transferring a data stream to a requestor without copying data segments to each one of multiple data source/sinks during data stream building
US5961639A (en) 1996-12-16 1999-10-05 International Business Machines Corporation Processor and method for dynamically inserting auxiliary instructions within an instruction stream during execution
US6115761A (en) 1997-05-30 2000-09-05 Lsi Logic Corporation First-In-First-Out (FIFO) memories having dual descriptors and credit passing for efficient access in a multi-processor system environment
US6145016A (en) 1998-09-03 2000-11-07 Advanced Micro Devices, Inc. System for transferring frame data by transferring the descriptor index data to identify a specified amount of data to be transferred stored in the host computer
US6434649B1 (en) 1998-10-14 2002-08-13 Hitachi, Ltd. Data streamer
US6754732B1 (en) * 2001-08-03 2004-06-22 Intervoice Limited Partnership System and method for efficient data transfer management
US7363467B2 (en) 2002-01-03 2008-04-22 Intel Corporation Dependence-chain processing using trace descriptors having dependency descriptors
ATE369587T1 (de) 2003-05-15 2007-08-15 Nxp Bv Usb host controller mit speicher für transferdeskriptoren
JP4340519B2 (ja) * 2003-11-04 2009-10-07 富士通株式会社 情報処理端末
US7293121B2 (en) 2004-02-25 2007-11-06 Analog Devices, Inc. DMA controller utilizing flexible DMA descriptors
US7496695B2 (en) 2005-09-29 2009-02-24 P.A. Semi, Inc. Unified DMA
US8683143B2 (en) * 2005-12-30 2014-03-25 Intel Corporation Unbounded transactional memory systems
US20090119460A1 (en) * 2007-11-07 2009-05-07 Infineon Technologies Ag Storing Portions of a Data Transfer Descriptor in Cached and Uncached Address Space
US7877524B1 (en) * 2007-11-23 2011-01-25 Pmc-Sierra Us, Inc. Logical address direct memory access with multiple concurrent physical ports and internal switching
US8549182B2 (en) * 2010-06-23 2013-10-01 International Business Machines Corporation Store/store block instructions for communicating with adapters
JP2012014436A (ja) * 2010-06-30 2012-01-19 Toshiba Corp ダイレクトメモリアクセス制御装置及び方法
US9436629B2 (en) * 2011-11-15 2016-09-06 Marvell World Trade Ltd. Dynamic boot image streaming
CN104247436A (zh) * 2012-04-25 2014-12-24 三星电子株式会社 在数字广播系统中用于发送和接收的信令信息的装置和方法
US20140181427A1 (en) * 2012-12-21 2014-06-26 Advanced Micro Devices, Inc. Compound Memory Operations in a Logic Layer of a Stacked Memory
CN103593437A (zh) * 2013-11-14 2014-02-19 浪潮电子信息产业股份有限公司 一种基于dma的数据压缩芯片结构及其实现方法
US9785565B2 (en) * 2014-06-30 2017-10-10 Microunity Systems Engineering, Inc. System and methods for expandably wide processor instructions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100198998A1 (en) * 2009-01-30 2010-08-05 Fujitsu Limited I/o controller and descriptor transfer method
US20120131309A1 (en) * 2010-11-18 2012-05-24 Texas Instruments Incorporated High-performance, scalable mutlicore hardware and software system

Also Published As

Publication number Publication date
KR102632382B1 (ko) 2024-01-31
JP2018537800A (ja) 2018-12-20
EP3398075A4 (en) 2019-07-10
US9977619B2 (en) 2018-05-22
EP3398075B1 (en) 2022-02-16
EP3398075A1 (en) 2018-11-07
US20170131939A1 (en) 2017-05-11
JP6888019B2 (ja) 2021-06-16
CN108292277B (zh) 2021-08-17
CN108292277A (zh) 2018-07-17
WO2017079769A1 (en) 2017-05-11

Similar Documents

Publication Publication Date Title
KR102632382B1 (ko) 메모리 액세스 커맨드를 위한 전송 디스크립터
KR102683211B1 (ko) 다중 스레드 액세스를 위한 소프트웨어로 한정된 fifo 버퍼
US10795606B2 (en) Buffer-based update of state data
US20140059114A1 (en) Application service providing system and method and server apparatus and client apparatus for application service
CN111159606B (zh) 应用于楼宇系统的三维模型加载方法、设备和存储介质
US9377940B2 (en) Predictive pre-decoding of encoded media item
CN109684566B (zh) 标签引擎实现方法、装置、计算机设备及存储介质
US20160328816A1 (en) Gpu operation
US8898625B2 (en) Optimized storage of function variables
US10679321B2 (en) Efficient release of target memory
US20150070393A1 (en) Tile-based accumulative multi-layer alpha blending systems and methods
KR102651864B1 (ko) 하드웨어 액세스 카운터 및 다중 스레드 처리를 조정하기 위한 이벤트 생성
CN116991600B (zh) 图形调用指令的处理方法、装置、设备及存储介质
US10186071B2 (en) Rendering system and method for generating ray

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20180515

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211026

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230620

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240119

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240129

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240129

End annual number: 3

Start annual number: 1

PG1601 Publication of registration