KR20200029578A

KR20200029578A - 코딩 방법 및 디바이스

Info

Publication number: KR20200029578A
Application number: KR1020207005038A
Authority: KR
Inventors: 링천 황; 성천 다이; 천 쉬; 윈페이 차오; 룽 리
Original assignee: 후아웨이 테크놀러지 컴퍼니 리미티드
Priority date: 2017-08-07
Filing date: 2018-05-10
Publication date: 2020-03-18
Anticipated expiration: 2038-05-10
Also published as: CN108923889A; CN109391347A; KR102271646B1; CN108923889B; EP3471303B1; EP3961945A1; JP7009717B2; EP3471303A1; JP2020530225A; EP3961945B1; BR112020002538A2; WO2019029205A1; AU2018312696B2; EP3961945C0; AU2018312696A1; EP3471303A4; CN109391347B; RU2739582C1

Abstract

본 출원은 인코딩 방법 및 장치를 제공한다. 그 방법은: A개의 인코딩될 정보 비트에 대해 CRC 인코딩을 수행하여, 제1 비트 시퀀스를 획득하는 단계 - 제1 비트 시퀀스는 L개의 CRC 비트 및 A개의 정보 비트를 포함함 - ; 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하여, 제2 비트 시퀀스를 획득하는 단계 - 인터리빙 동작에 사용되는 제1 인터리빙 시퀀스가 시스템-지원 최대-길이 인터리빙 시퀀스 및 미리 설정된 규칙에 기초하여 획득되고, 제1 인터리빙 시퀀스의 길이는 A+L과 같거나; 또는 인터리빙 동작에 사용되는 제2 인터리빙 시퀀스가 최대-길이 인터리빙 시퀀스이고, 제2 인터리빙 시퀀스의 길이는 K_max+L과 같고, K_max는 최대-길이 인터리빙 시퀀스에 대응하는 최대 정보 비트 수량임 - ; 및 제2 비트 시퀀스에 대해 폴라 인코딩을 수행하는 단계를 포함한다. 따라서, 분산 CRC 인코딩 동안, 정보 비트 수량이 최대 정보 비트 수량보다 작을 때, 인터리빙 프로세스를 완료하는데 요구되는 인터리빙 시퀀스가 시스템-지원 최대-길이 인터리빙 시퀀스에 기초하여 획득된다.

Description

코딩 방법 및 디바이스

본 출원은 통신 기술 분야에 관한 것으로서, 특히, 인코딩 방법 및 장치에 관한 것이다.

채널 인코딩(channel encoding)은 통신 시스템에서 통상적으로 사용되어, 데이터 전송 신뢰성을 향상시키고 통신 품질을 보장한다. 폴라(polar) 코드는 채널 용량을 "달성(achieve)"하는 것으로 엄격하게 입증될 수 있는 제1 채널 인코딩 방법이다. 폴라 코드는 선형 블록 코드의 한 유형이고, 폴라 코드의 생성 행렬(generator matrix)은 G_N이고, 폴라 코드의 인코딩 프로세스는

이고,

는 길이 N(즉, 코드 길이)을 갖는 이진 행 벡터(binary row vector)이다.

. 여기서,

, B_N는 N×N 전치 행렬, 예를 들어, 비트-반대-순서 전치 행렬(bit-reversal-order transposed matrix)이고,

는 log₂N 행렬 F₂의 크로네커(Kronecker) 곱으로서 정의되고, x₁ ^N는 인코딩된 비트들(코드 워드로도 지칭됨)이고, 인코딩된 비트들은 u₁ ^N에 생성 행렬 G_N을 곱한 후에 획득된다. 곱셈 프로세스는 인코딩 프로세스이다. 폴라 코드의 인코딩 프로세스에서, u₁ ^N의 일부 비트들은 정보를 운반하기 위해 사용되고 정보 비트들로 지칭되고, 정보 비트들의 인덱스 집합은 A로서 표기된다. u₁ ^N의 다른 비트들은 송신단 및 수신단에 의해 미리 합의된 고정 값들로 설정되고, 동결 비트들(frozen bits)로 지칭되며, 동결 비트들의 인덱스 집합(index set)은 A의 여집합(complementary set) A^c로 표현된다. 동결 비트들은 일반적으로 0으로 설정된다. 동결 비트들의 시퀀스는 송신단과 수신단이 미리 합의에 도달한 경우 임의의 값들로 설정될 수 있다. 폴라 코드의 성능을 개선하기 위해, 체크 능력을 갖는 외부 코드가 폴라 코드와 외부적으로 연결(concatenate)될 수 있다. CA-폴라 코드는 순환 중복 체크(cyclic redundancy check)(영어: Cyclic Redundancy Check, CRC) 코드와 연결된 폴라 코드이다.

CA-폴라 코드의 인코딩 프로세스는 다음과 같다: 인코딩될 정보의 정보 비트들에 대해 CRC 인코딩을 수행하여, CRC 인코딩 후의 비트 시퀀스를 획득하고 - CRC 인코딩 후에 획득된 비트 시퀀스는 정보 비트들 및 CRC 비트들을 포함함 - ; 그 후, CRC 인코딩 후에 획득된 비트 시퀀스에 대해 폴라 인코딩(polar encoding)을 수행한다. CA-폴라 코드를 디코딩하기 위해 CA-SCL(CRC-Aided Successive Cancellation List) 디코딩 알고리즘이 사용된다. SCL 디코딩이 종료된 후, SCL 디코딩 후에 출력되는 L개의 후보 경로에 대해 CRC 체크가 수행되고, CRC 체크가 성공한 후보 경로가 디코딩 출력 결과로서 사용된다. CRC 체크가 성공한 후보 경로가 없는 경우, 디코딩이 실패한 것으로 결정된다. 따라서, CA-폴라 코드의 경우, CRC 체크는 채널 디코딩이 종료된 후에만 수행될 수 있고, 실패한 디코딩 프로세스에 대해 점유된 시간은 성공적인 디코딩 프로세스에 대해 점유된 시간과 동일하다. 무선 통신 시스템에서의 제어 채널 상의 다운링크 블라인드 검출의 시나리오에서는, 일반적으로 수십 번의 디코딩 시도들이 이루어질 필요가 있지만, 최대 한 번의 디코딩 시도가 성공할 수 있다. 디코딩 실패를 일으키는 디코딩 시도가 사전에 중지될 수 있다면(조기 종료), 전체 블라인드 검출의 디코딩 지연 및 평균 에너지 소비가 효과적으로 감소될 수 있다. 분산 CRC 인코딩은 "조기 종료(early termination)" 능력을 갖는 CRC 인코딩 방식으로서 제안된다. 분산 CRC 인코딩 동안, 종래의 CRC 인코딩이 종료된 후에 인터리빙 동작(interleaving operation)이 도입된다; 구체적으로, CRC 인코딩 후에 획득된 CRC 비트들은 정보 비트들 사이에 분산된다. 디코더의 SCL 디코딩 프로세스에서, 디코딩이 종료되기 전의 순간에, 후보 경로들 중 어느 것도 디코딩된 일부 CRC 비트들의 체크를 충족시킬 수 없을 때, 디코딩은 사전에 종료될 수 있다.

인터리빙 동작은 미리 저장된 인터리빙 시퀀스를 사용하여 수행된다. CRC 인코딩 프로세스는 정보 비트 수량과 관련되기 때문에, 인터리빙 시퀀스의 길이는 정보 비트 수량과 동일하다. 시스템이 과도하게 많은 수량의 정보 비트들을 지원할 필요가 있다면, 그 시스템은 많은 수량의 인터리빙 시퀀스들을 저장할 필요가 있다. 결과적으로, 시스템 저장 오버헤드들이 비교적 높다. 관련 기술에서는, 최대 수량의 정보 비트들을 지원하는 최대-길이 인터리빙 시퀀스를 저장하여, 시스템 저장 오버헤드들을 감소시킨다. 정보 비트 수량이 최대 정보 비트 수량보다 작은 경우, 최대-길이 인터리빙 시퀀스가 사용되고 인터리빙 프로세스를 지원하기 위해 소량의 추가 계산이 수행된다. 그러나, 저장된 최대-길이 인터리빙 시퀀스에 기초하여 인터리빙 프로세스를 완료하는 방법은 분산 CRC 인코딩의 인코딩 지연에 영향을 미친다.

본 출원은, 분산 CRC 인코딩 동안, 정보 비트 수량이 최대 정보 비트 수량보다 작을 때, 인터리빙 프로세스를 완료하는 데 요구되는 인터리빙 시퀀스가 시스템-지원 최대-길이 인터리빙 시퀀스(system-supported maximum-length interleaving sequence)에 기초하여 획득되도록, 인코딩 방법 및 장치를 제공한다.

제1 양태에 따르면, 본 출원은 인코딩 방법을 제공하며, 그 방법은: A개의 인코딩될 정보 비트에 대해 순환 중복 체크(CRC) 인코딩을 수행하여, 제1 비트 시퀀스를 획득하는 단계 - 제1 비트 시퀀스는 L개의 CRC 비트 및 A개의 정보 비트를 포함하고, L 및 A는 양의 정수임 - ; 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하여, 제2 비트 시퀀스를 획득하는 단계 - 인터리빙 동작에 사용되는 제1 인터리빙 시퀀스가 시스템-지원 최대-길이 인터리빙 시퀀스 및 미리 설정된 규칙에 기초하여 획득되고, 제1 인터리빙 시퀀스의 길이는 A+L과 같거나; 또는 인터리빙 동작에 사용되는 제2 인터리빙 시퀀스가 최대-길이 인터리빙 시퀀스이고, 제2 인터리빙 시퀀스의 길이는 K_max+L과 같고, K_max는 최대-길이 인터리빙 시퀀스에 대응하는 최대 정보 비트 수량임 - ; 및 제2 비트 시퀀스에 대해 폴라 인코딩을 수행하는 단계를 포함한다.

제1 양태에서 제공되는 인코딩 방법에 따르면, 송신단이 A개의 인코딩될 정보 비트에 대해 CRC 인코딩을 수행하여, 제1 비트 시퀀스를 획득하고, 그 후 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하여, 제2 비트 시퀀스를 획득한다. 인터리빙 동작에 사용되는 제1 인터리빙 시퀀스는 최대-길이 인터리빙 시퀀스 및 미리 설정된 규칙에 기초하여 획득되고, 제1 인터리빙 시퀀스의 길이는 인코딩될 정보 비트들의 수량에 대응한다. 대안적으로, 인터리빙 동작에 사용되는 제2 인터리빙 시퀀스는 직접적으로 최대-길이 인터리빙 시퀀스이다. 마지막으로, 송신단은 제2 비트 시퀀스에 대해 폴라 인코딩을 수행한다. 따라서, 분산 CRC 인코딩 동안, 정보 비트 수량이 최대 정보 비트 수량보다 작을 때, 인터리빙 프로세스를 완료하는데 요구되는 인터리빙 시퀀스가 시스템-지원 최대-길이 인터리빙 시퀀스에 기초하여 획득된다.

가능한 설계에서, 미리 설정된 규칙은: 제1 인터리빙 시퀀스는 순차적으로 최대-길이 인터리빙 시퀀스로부터 K_max-A 이상인 모든 인덱스들을 추출하고, 모든 추출된 인덱스들 각각으로부터 K_max-A를 감산함으로써 구성된다는 것이고; 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하는 것은: 제1 인터리빙 시퀀스를 사용하여 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하여, 제2 비트 시퀀스를 획득하는 것을 포함한다.

이 구현에서 제공되는 인코딩 방법에 따르면, 인터리빙 동작이 제1 인터리빙 시퀀스를 사용하여 수행될 때, 최대-길이 인터리빙 시퀀스 및 미리 설정된 규칙에 기초하여 제1 인터리빙 시퀀스를 획득하는 동작 동안 병렬 처리가 사용될 수 있다. 제1 인터리빙 시퀀스가 획득된 후에, 제2 비트 시퀀스는 제1 인터리빙 시퀀스에 대해 인터리빙 동작을 수행함으로써 직접 획득될 수 있으므로, 지연이 감소될 수 있어, 인코딩 지연이 감소된다.

가능한 설계에서, 미리 설정된 규칙은: 제1 인터리빙 시퀀스는 순차적으로 최대-길이 인터리빙 시퀀스로부터 A 미만 또는 K_max 이상인 모든 인덱스들을 추출하고, 추출된 인덱스들에서 K_max 이상인 인덱스들로부터 K_max-A를 감산함으로써 구성된다는 것이고; 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하는 것은: 제1 비트 시퀀스에서의 A개의 정보 비트를 정보 비트 인덱스들의 내림차순으로 배열하여, 제3 비트 시퀀스를 획득하는 것; 및 제1 인터리빙 시퀀스를 사용하여 제3 비트 시퀀스에 대해 인터리빙 동작을 수행하여, 제2 비트 시퀀스를 획득하는 것을 포함한다.

가능한 설계에서, 인터리빙 동작에 사용되는 제2 인터리빙 시퀀스가 최대-길이 인터리빙 시퀀스일 때, 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하는 것은: 제1 비트 시퀀스를 K_max+L개의 비트를 포함하는 제4 비트 시퀀스로 확장하는 것 - 제4 비트 시퀀스에서의 처음 K_max-A개의 비트의 값들은 NULL로 설정되고, 나머지 비트들은 (K_max-A+1)번째 비트로부터 제1 비트 시퀀스에서의 비트들에 순차적으로 대응함 - ; 최대-길이 인터리빙 시퀀스를 사용하여 제4 비트 시퀀스에 대해 인터리빙 동작을 수행하여, 제5 비트 시퀀스를 획득하는 것; 및 제5 비트 시퀀스로부터, 그 값이 NULL인 비트들을 제거하여, 제2 비트 시퀀스를 획득하는 것을 포함한다.

가능한 설계에서, 최대-길이 인터리빙 시퀀스는 본 명세서의 표 1에서의 임의의 시퀀스이다.

가능한 설계에서, 최대-길이 인터리빙 시퀀스는 본 명세서의 표 2에서의 임의의 시퀀스이다.

제2 양태에 따르면, 본 출원은 인코딩 장치를 제공하며, 그 장치는: A개의 인코딩될 정보 비트에 대해 순환 중복 체크(CRC) 인코딩을 수행하여, 제1 비트 시퀀스를 획득하도록 구성되는 제1 인코딩 모듈 - 제1 비트 시퀀스는 L개의 CRC 비트 및 A개의 정보 비트를 포함하고, L 및 A는 양의 정수임 - ; 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하여, 제2 비트 시퀀스를 획득하도록 구성되는 인터리빙 모듈 - 인터리빙 동작에 사용되는 제1 인터리빙 시퀀스가 시스템-지원 최대-길이 인터리빙 시퀀스 및 미리 설정된 규칙에 기초하여 획득되고, 제1 인터리빙 시퀀스의 길이는 A+L과 같거나; 또는 인터리빙 동작에 사용되는 제2 인터리빙 시퀀스가 최대-길이 인터리빙 시퀀스이고, 제2 인터리빙 시퀀스의 길이는 K_max+L과 같고, K_max는 최대-길이 인터리빙 시퀀스에 대응하는 최대 정보 비트 수량임 - ; 및 제2 비트 시퀀스에 대해 폴라 인코딩을 수행하도록 구성되는 제2 인코딩 모듈을 포함한다.

가능한 설계에서, 미리 설정된 규칙은: 제1 인터리빙 시퀀스는 순차적으로 최대-길이 인터리빙 시퀀스로부터 K_max-A 이상인 모든 인덱스들을 추출하고, 모든 추출된 인덱스들 각각으로부터 K_max-A를 감산함으로써 구성된다는 것이고; 인터리빙 모듈은, 제1 인터리빙 시퀀스를 사용하여 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하여, 제2 비트 시퀀스를 획득하도록 구성된다.

가능한 설계에서, 미리 설정된 규칙은: 제1 인터리빙 시퀀스는 순차적으로 최대-길이 인터리빙 시퀀스로부터 A 미만 또는 K_max 이상인 모든 인덱스들을 추출하고, 추출된 인덱스들에서 K_max 이상인 인덱스들로부터 K_max-A를 감산함으로써 구성된다는 것이고; 인터리빙 모듈은: 제1 비트 시퀀스에서의 A개의 정보 비트를 정보 비트 인덱스들의 내림차순으로 배열하여, 제3 비트 시퀀스를 획득하고; 제1 인터리빙 시퀀스를 사용하여 제3 비트 시퀀스에 대해 인터리빙 동작을 수행하여, 제2 비트 시퀀스를 획득하도록 구성된다.

가능한 설계에서, 인터리빙 동작에 사용되는 제2 인터리빙 시퀀스가 최대-길이 인터리빙 시퀀스일 때, 인터리빙 모듈은: 제1 비트 시퀀스를 K_max+L개의 비트를 포함하는 제4 비트 시퀀스로 확장하고 - 제4 비트 시퀀스에서의 처음 K_max-A개의 비트의 값들은 NULL로 설정되고, 나머지 비트들은 (K_max-A+1)번째 비트로부터 제1 비트 시퀀스에서의 비트들에 순차적으로 대응함 - ; 최대-길이 인터리빙 시퀀스를 사용하여 제4 비트 시퀀스에 대해 인터리빙 동작을 수행하여, 제5 비트 시퀀스를 획득하고; 제5 비트 시퀀스로부터 그 값이 NULL인 비트들을 제거함으로써 제2 비트 시퀀스를 획득하도록 구성된다.

제2 양태 및 제2 양태의 가능한 설계들에 제공되는 인코딩 장치의 유익한 효과들에 대해서는, 제1 양태 및 제1 양태의 가능한 구현들에 의해 야기되는 유익한 효과들을 참조한다. 상세사항들은 여기서 다시 설명되지 않는다.

제3 양태에 따르면, 본 출원은 메모리 및 프로세서를 포함하는 인코딩 장치를 제공하며,

메모리는 프로그램 명령어를 저장하도록 구성되고;

프로세서는 메모리 내의 프로그램 명령어를 호출(invoke)하여, 제1 양태 및 제1 양태의 임의의 가능한 설계에 따른 인코딩 방법을 수행하도록 구성된다.

제4 양태에 따르면, 본 출원은 판독가능 저장 매체 및 컴퓨터 프로그램을 포함하는 판독가능 저장 매체를 제공하며, 컴퓨터 프로그램은 제1 양태 및 제1 양태의 임의의 가능한 설계에 따른 방법을 구현하는 데 사용된다.

제5 양태에 따르면, 본 출원은 프로그램 제품을 제공하며, 프로그램 제품은 컴퓨터 프로그램을 포함하고, 컴퓨터 프로그램은 판독가능 저장 매체에 저장되고, 인코딩 장치의 적어도 하나의 프로세서가 판독가능 저장 매체로부터 컴퓨터 프로그램을 판독할 수 있고, 적어도 하나의 프로세서는 컴퓨터 프로그램을 실행하여, 인코딩 장치가 제1 양태 및 제1 양태의 임의의 가능한 설계에 따른 방법을 구현하게 한다.

도 1은 본 출원에 따른 송신단 및 수신단을 포함하는 시스템 아키텍처의 개략도이다.
도 2는 통신 시스템의 개략적인 흐름도이다.
도 3은 본 출원에 따른 인코딩 방법의 실시예의 흐름도이다.
도 4는 본 출원에 따른 인코딩 방법의 개략적인 흐름도이다.
도 5는 본 출원에 따른 인코딩 방법의 개략적인 흐름도이다.
도 6은 본 출원에 따른 인코딩 방법의 개략적인 흐름도이다.
도 7은 본 출원에 따른 인코딩 장치의 실시예의 개략적인 구조도이다.
도 8은 본 출원에 따른 인코딩 엔티티 장치의 개략도이다.
도 9는 본 출원에 따른 인코딩 엔티티 장치의 개략도이다.

본 출원의 실시예들은 무선 통신 시스템에 적용될 수 있다. 본 출원의 실시예들에서 언급된 무선 통신 시스템은 협대역 사물 인터넷(Narrow Band Internet of Things, NB-IoT) 시스템, 이동 통신 세계화 시스템(Global System for Mobile Communications, GSM), 증강형 데이터 속도 GSM 진화(Enhanced Data rate for GSM Evolution, EDGE) 시스템, 광대역 코드 분할 다중 액세스(Wideband Code Division Multiple Access, WCDMA) 시스템, 코드 분할 다중 액세스 2000(Code Division Multiple Access, CDMA2000) 시스템, 시분할-동기 코드 분할 다중 액세스(Time Division-Synchronization Code Division Multiple Access, TD-SCDMA) 시스템, 롱 텀 에볼루션(Long Term Evolution, LTE) 시스템, 및 차세대 5G 이동 통신 시스템에서의 3가지 응용 시나리오: 증강형 모바일 광대역(Enhanced Mobile BroadBand, eMBB), URLLC, 및 대규모 머신 타입 통신(Massive Machine-Type Communications, mMTC)을 포함하지만, 이에 제한되지 않는다는 점에 유의해야 한다.

본 출원에 관련된 통신 장치들은 주로 네트워크 디바이스 및 단말 디바이스를 포함한다. 본 출원에서, 송신단이 네트워크 디바이스이면, 수신단은 단말기 디바이스이다. 본 출원에서, 송신단이 단말 디바이스이면, 수신단은 네트워크 디바이스이다.

본 출원의 실시예들에서, 단말 디바이스(terminal device)는 이동국(MS, Mobile Station), 모바일 단말(Mobile Terminal), 모바일 전화(Mobile Telephone), 핸드셋(handset), 휴대용 장비(portable equipment) 등을 포함하지만 이에 제한되지는 않는다. 단말 디바이스는 무선 액세스 네트워크(RAN, Radio Access Network)를 사용하여 하나 이상의 코어 네트워크와 통신할 수 있다. 예를 들어, 단말 디바이스는 모바일 전화(또는 "셀룰러" 전화로 지칭됨), 또는 무선 통신 기능을 갖는 컴퓨터일 수 있다. 대안적으로, 단말 디바이스는 휴대용, 포켓 크기, 핸드헬드, 컴퓨터 내장, 또는 차량 탑재 모바일 장치 또는 디바이스일 수 있다.

실시예들은 본 출원에서 네트워크 디바이스를 참조하여 설명된다. 네트워크 디바이스는 단말 디바이스와 통신하도록 구성되는 디바이스일 수 있다. 예를 들어, 네트워크 디바이스는 GSM 시스템 또는 CDMA에서의 기지국 송수신기(Base Transceiver Station, BTS)일 수 있거나, WCDMA 시스템에서의 노드B(NodeB, NB)일 수 있거나, LTE 시스템에서의 진화된 노드B(Evolutional Node B, eNB 또는 eNodeB)일 수 있다. 대안적으로, 네트워크 디바이스는 중계국, 액세스 포인트, 차량 탑재 디바이스(in-vehicle device), 웨어러블 디바이스, 미래의 5G 네트워크에서의 네트워크 측 디바이스, 미래의 진화된 공중 육상 이동 네트워크(Public Land Mobile Network, PLMN)에서의 네트워크 디바이스, 또는 이와 유사한 것일 수 있다. 대안적으로, 네트워크 디바이스는 D2D 통신 동안 네트워크 디바이스 기능을 담당하는 단말 디바이스일 수 있다.

본 출원에서의 통신 시스템은 송신단 및 수신단을 포함할 수 있다. 도 1은 본 출원에 따른 송신단 및 수신단을 포함하는 시스템 아키텍처의 개략도이다. 도 1에 도시된 바와 같이, 송신단은 인코더 측이고, 인코딩을 수행하고 인코딩된 정보를 출력하도록 구성될 수 있다. 인코딩된 정보는 채널 상에서 디코더 측에 전송된다. 수신단은 디코더 측이고, 송신단에 의해 전송된 인코딩된 정보를 수신하고, 인코딩된 정보를 디코딩하도록 구성될 수 있다.

도 2는 통신 시스템의 개략적인 흐름도이다. 도 2에 도시된 바와 같이, 송신단에서, 신호 소스는 신호 소스 인코딩, 채널 인코딩, 인터리빙, 레이트 매칭, 및 디지털 변조를 순차적으로 거친다. 수신단에서, 신호 소스는 디지털 복조, 레이트 디매칭(rate de-matching), 채널 디코딩, 및 신호 소스 디코딩을 순차적으로 거치고, 신호 싱크(signal sink)에 출력된다. 채널 인코딩/디코딩을 위해 폴라 코드 또는 CA-폴라 코드가 사용될 수 있다. 본 출원에서 제공되는 인코딩 방법은 채널 인코딩을 위해 사용될 수 있다.

본 출원은, 분산 CRC 인코딩 동안, 정보 비트 수량이 최대 정보 비트 수량보다 작을 때, 인터리빙 프로세스를 완료하는 데 요구되는 인터리빙 시퀀스가 시스템-지원 최대-길이 인터리빙 시퀀스에 기초하여 획득되고, 더 나은 성능이 보장될 수 있도록, 인코딩 방법 및 장치를 제공한다. 예를 들어, 인코딩 지연이 감소되고, 거짓 경보 확률(false alarm probability)이 감소된다. 시스템-지원 최대-길이 인터리빙 시퀀스에 대응하는 정보 비트 수량은 최대 정보 비트 수량이다. 본 출원에서 제공되는 인코딩 방법 및 장치는 첨부 도면들을 참조하여 아래에 상세히 설명된다.

인터리빙 기능을 완료하기 위해, 인터리빙 시퀀스에 대한 2가지 넘버링 방식: 정보 비트들을 정상 순서(natural order)로 넘버링하는 방식 또는 정보 비트들을 반대 순서로 넘버링하는 방식(아래에서는 간단히 정상 순서 넘버링(natural-order numbering) 및 반대 순서 넘버링(reverse-order numbering)으로 지칭됨)이 존재한다는 점에 유의해야 한다. 정상 순서 넘버링은, 인터리빙 시퀀스에서의 대응하는 정보 비트의 인덱스의 랭킹이 정보 비트의 인덱스의 랭킹과 동일함을 의미하며; 구체적으로, 인덱스 0은 0번째 정보 비트에 대응하고, 인덱스 1은 1번째 정보 비트에 대응하고, 이와 같이 된다. 반대 순서 넘버링은, 인터리빙 시퀀스에서의 대응하는 정보 비트의 인덱스의 랭킹이 정보 비트의 인덱스의 랭킹과 반대임을 의미하며; 구체적으로, 인덱스 0은 마지막 정보 비트에 대응하고, 인덱스 1은 마지막에서 두번째 정보 비트에 대응하고, 이와 같이 된다.

또한, 본 출원의 실시예들에 관련된 인터리빙 시퀀스의 최소 인덱스는 0이다. 실제로 사용되는 인터리빙 시퀀스의 최소 인덱스가 1인 경우, 본 출원에서의 방법은 간단히 조정될 수 있다. 본 출원의 모든 예들에서, 인터리빙 시퀀스는 인덱스 0으로 시작한다. 실제 적용 동안, 인터리빙 시퀀스가 인덱스 1로 시작하는 경우, 각각의 대응하는 인덱스는 1 만큼 증가된다.

도 3은 본 출원에 따른 인코딩 방법의 실시예의 흐름도이다. 도 3에 도시된 바와 같이, 본 실시예는 송신단(인코더)에 의해 수행된다. 본 실시예에서의 방법은 다음의 단계들을 포함할 수 있다.

S101. 송신단은 A개의 인코딩될 정보 비트에 대해 CRC 인코딩을 수행하여, 제1 비트 시퀀스를 획득하고, 여기서 제1 비트 시퀀스는 L개의 CRC 비트 및 A개의 정보 비트를 포함하고, L 및 A는 양의 정수이다.

구체적으로, A개의 인코딩될 정보 비트를 수신한 후에, 송신단은 L개의 CRC 비트를 추가하여, 제1 비트 시퀀스를 획득한다.

S102. 송신단은 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하여, 제2 비트 시퀀스를 획득한다.

인터리빙 동작을 위해 2가지 유형의 인터리빙 시퀀스: 제1 인터리빙 시퀀스 및 제2 인터리빙 시퀀스가 사용된다. 상이한 인터리빙 시퀀스는 상이한 인터리빙 동작에 대응한다. 제1 인터리빙 시퀀스는 시스템-지원 최대-길이 인터리빙 시퀀스 및 미리 설정된 규칙에 기초하여 획득되고, 제1 인터리빙 시퀀스의 길이는 A+L과 같다. 제2 인터리빙 시퀀스는 최대-길이 인터리빙 시퀀스이고, 제2 인터리빙 시퀀스의 길이는 K_max+L과 같고, K_max는 최대-길이 인터리빙 시퀀스에 대응하는 최대 정보 비트 수량이다. 시스템-지원 최대-길이 인터리빙 시퀀스는 아래에서 간략히 최대-길이 인터리빙 시퀀스로 지칭된다.

시스템-지원 최대-길이 인터리빙 시퀀스는 미리 저장될 수 있거나, 온라인 계산을 통해 획득될 수 있다.

제1 인터리빙 시퀀스는 2가지 유형의 미리 설정된 규칙에 각각 대응하는 2가지 방식으로 판독될 수 있다.

방식 1에서, 미리 설정된 규칙은: 제1 인터리빙 시퀀스는 순차적으로 최대-길이 인터리빙 시퀀스로부터 K_max-A 이상인 모든 인덱스들을 추출하고, 모든 추출된 인덱스들 각각으로부터 K_max-A를 감산함으로써 구성된다는 것이다. 예를 들어, 최대-길이 인터리빙 시퀀스는 {2, 3, 5, 9, 10, 12, 4, 6, 11, 13, 0, 7, 14, 1, 8, 15}이고, 최대-길이 인터리빙 시퀀스에 대응하는 최대 정보 비트 수량 K_max은 12와 같고, L=4이고, A=10이고, K_max-A=2이다. 2 이상인 모든 인덱스들 {2, 3, 5, 9, 10, 12, 4, 6, 11, 13, 7, 14, 8, 15}이 먼저 순차적으로 최대-길이 인터리빙 시퀀스로부터 추출되고, 모든 추출된 인덱스들 각각으로부터 2가 차감되어, 제1 인터리빙 시퀀스 {0, 1, 3, 7, 8, 10, 2, 4, 9, 11, 5, 12, 6, 13}를 구성한다.

대응하여, 송신단에 의해, 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하는 것은 구체적으로: 송신단에 의해, 제1 인터리빙 시퀀스를 사용하여 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하여, 제2 비트 시퀀스를 획득하는 것일 수 있다.

방식 1에서, 최대-길이 인터리빙 시퀀스에 대해 정상 순서 넘버링이 사용된다.

방식 2에서, 미리 설정된 규칙은: 제1 인터리빙 시퀀스는 순차적으로 최대-길이 인터리빙 시퀀스로부터 A 미만 또는 K_max 이상인 모든 인덱스들을 추출하고, 추출된 인덱스들에서 K_max 이상인 인덱스들로부터 K_max-A를 감산함으로써 구성된다는 것이다. 예를 들어, 최대-길이 인터리빙 시퀀스는 {1, 2, 6, 8, 9, 12, 0, 5, 7, 13, 4, 11, 14, 3, 10, 15}이고, 최대-길이 인터리빙 시퀀스에 대응하는 최대 정보 비트 수량 K_max은 12와 같고, L=4이고, A=10이고, K_max-A=2이다. 10 미만 또는 12 이상인 모든 인덱스들 {1, 2, 6, 8, 9, 12, 0, 5, 7, 13, 4, 14, 3, 15}이 먼저 순차적으로 최대-길이 인터리빙 시퀀스로부터 추출되고, 추출된 인덱스들에서 12 이상인 인덱스들로부터 2가 차감되어, 제1 인터리빙 시퀀스 {1, 2, 6, 8, 9, 10, 0, 5, 7, 11, 4, 12, 3, 13}를 구성한다.

대응하여, 송신단에 의해, 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하는 것은 구체적으로: 송신단에 의해, 제1 비트 시퀀스에서의 A개의 정보 비트를 정보 비트 인덱스들의 내림차순으로 배열하여, 제3 비트 시퀀스를 획득하는 것일 수 있다. 내림차순의 배열은 반대 순서의 배열로도 지칭된다. 예를 들어, 제1 비트 시퀀스는 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14}이고, {0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10}은 정보 비트들이고, {11, 12, 13, 14}는 CRC 비트들이다. 정보 비트들이 반대 순서로 배열된 후에 {10, 9, 8, 7, 6, 5, 4, 3, 2, 1, 0}이 획득되고, 획득된 제3 비트 시퀀스는 {10, 9, 8, 7, 6, 5, 4, 3, 2, 1, 0, 11, 12, 13, 14}이다. 그 후, 송신단은 제1 인터리빙 시퀀스를 사용하여 제3 비트 시퀀스에 대해 인터리빙 동작을 수행하여, 제2 비트 시퀀스를 획득한다.

방식 2에서, 최대-길이 인터리빙 시퀀스에 대해 반대 순서 넘버링이 사용된다.

최대-길이 인터리빙 시퀀스는 제2 인터리빙 시퀀스로서 직접적으로 사용될 수 있다. 이에 대응하여, 송신단에 의해, 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하는 것은 구체적으로:

송신단에 의해, 제1 비트 시퀀스를 K_max+L개의 비트를 포함하는 제4 비트 시퀀스로 확장하는 것일 수 있고, 여기서 제4 비트 시퀀스에서의 처음 K_max-A개의 비트의 값들은 NULL로 설정되고, 나머지 비트들은 (K_max-A+1)번째 비트로부터 제1 비트 시퀀스에서의 비트들에 순차적으로 대응한다.

예를 들어, K_max=12이고, L=4이고, A=10이고, K_max-A=2이다. 송신단은 제1 비트 시퀀스(4개의 CRC 비트 및 10개의 정보 비트를 포함함)를 12+4=16개의 비트를 포함하는 제4 비트 시퀀스로 확장한다. 제4 비트 시퀀스에서의 처음 2개의 비트의 값들은 NULL로 설정되고, 나머지 비트들은 제3 비트로부터 제1 비트 시퀀스에서의 비트들에 순차적으로 대응한다.

송신단은 최대-길이 인터리빙 시퀀스를 사용하여 제4 비트 시퀀스에 대해 인터리빙 동작을 수행하여, 제5 비트 시퀀스를 획득한다.

송신단은 제5 비트 시퀀스로부터 그 값이 NULL인 비트들을 제거함으로써 제2 비트 시퀀스를 획득한다.

인터리빙 동작이 제2 인터리빙 시퀀스를 사용하여 수행될 때, 제1 비트 시퀀스는 인터리빙 전에 확장될 필요가 있고, 인터리빙 후에는, 인터리빙된 비트 시퀀스로부터 그 값들이 NULL인 비트들이 제거될 필요가 있다. 따라서, 인터리빙 동작 지연은 비교적 길다. 제2 인터리빙 시퀀스를 사용하여 인터리빙 동작을 수행하는 것에 비해, 제1 인터리빙 시퀀스를 사용하여 인터리빙 동작이 수행될 때, 최대-길이 인터리빙 시퀀스 및 미리 설정된 규칙에 기초하여 제1 인터리빙 시퀀스를 획득하는 동작 동안 병렬 처리가 사용될 수 있고, 제1 인터리빙 시퀀스가 획득된 후에, 제2 비트 시퀀스는 제1 인터리빙 시퀀스를 사용하여 인터리빙 동작을 수행함으로써 직접 획득될 수 있으므로, 지연이 감소될 수 있어, 인코딩 지연이 감소된다.

이러한 방식으로, 최대-길이 인터리빙 시퀀스에 대해 정상 순서 넘버링이 사용된다.

S103. 송신단은 제2 비트 시퀀스에 대해 폴라 인코딩을 수행한다.

송신단은 기존의 폴라 인코딩 방법을 사용하여 제2 비트 시퀀스에 대해 폴라 인코딩을 수행할 수 있다. 세부사항들은 본 명세서에서 설명되지 않는다.

본 실시예에서 제공되는 인코딩 방법에 따르면, 송신단은 A개의 인코딩될 정보 비트에 대해 CRC 인코딩을 수행하여, 제1 비트 시퀀스를 획득하고, 그 후 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하여, 제2 비트 시퀀스를 획득한다. 인터리빙 동작에 사용되는 제1 인터리빙 시퀀스는 최대-길이 인터리빙 시퀀스 및 미리 설정된 규칙에 기초하여 획득되고, 제1 인터리빙 시퀀스의 길이는 인코딩될 정보 비트들의 수량에 대응한다. 대안적으로, 인터리빙 동작에 사용되는 제2 인터리빙 시퀀스는 직접적으로 최대-길이 인터리빙 시퀀스이다. 마지막으로, 송신단은 제2 비트 시퀀스에 대해 폴라 인코딩을 수행한다. 따라서, 분산 CRC 인코딩 동안, 정보 비트 수량이 최대 정보 비트 수량보다 작을 때, 인터리빙 프로세스를 완료하는데 요구되는 인터리빙 시퀀스가 시스템-지원 최대-길이 인터리빙 시퀀스에 기초하여 획득된다.

도 3에 도시된 방법 실시예에서의 기술적 해결책들은 몇몇 특정 실시예들을 사용하여 이하에서 상세히 설명된다.

도 4는 본 출원에 따른 인코딩 방법의 개략적인 흐름도이다. 본 실시예에서는, 예를 들어, 인터리빙 동작에 사용되는 인터리빙 시퀀스가 방식 1에서 미리 설정된 규칙에 기초하여 획득된 제1 인터리빙 시퀀스이고, 분산 CRC 인코딩에 사용되는 최대-길이 인터리빙 시퀀스가 정상 순서 넘버링이 사용되는 시퀀스 π1이고, 인터리빙 시퀀스 π1에 대응하는 최대 정보 비트 길이가 K_max이고, CRC 다항식이 g이고, CRC 비트 수량이 L이다. 다시 말해서, CRC 길이가 L이다. A개의 인코딩될 정보 비트는 {a₀, a₁, …, a_A-1}이고, 정보 비트 수량 A≤K_max인 것이 가정된다. 본 실시예는 송신단(인코더)에 의해 수행된다. 도 4에 도시된 바와 같이, 본 실시예에서의 방법은 다음의 단계들을 포함한다.

S201. A개의 인코딩될 정보 비트들에 대해 CRC 인코딩을 수행하여, 제1 비트 시퀀스 {b₀, b₁, …, b_A+L-1}를 획득한다.

{b₀, b₁, …, b_A-1}는 A개의 정보 비트이고, {b_A, b_A+1, …, b_A+L-1}는 L개의 CRC 비트이다.

S202. 제1 인터리빙 시퀀스 π1'는 순차적으로 최대-길이 인터리빙 시퀀스로부터 A 미만 또는 K_max 이상인 모든 인덱스들을 추출하고, 추출된 인덱스들에서 K_max 이상인 인덱스들로부터 K_max-A을 감산함으로써 구성된다.

예를 들어, 도 4에 도시된 바와 같이, 최대-길이 인터리빙 시퀀스 π1가 {2, 3, 5, 9, 10, 12, 4, 6, 11, 13, 0, 7, 14, 1, 8, 15}이고, L=4이고, A=10인 경우, 최대-길이 인터리빙 시퀀스에 대응하는 최대 정보 비트 수량 K_max은 12와 같고, K_max-A=2이다. 2 이상인 모든 인덱스들이 먼저 순차적으로 π1로부터 추출되고, 추출된 부분은 {2, 3, 5, 9, 10, 12, 4, 6, 11, 13, 7, 14, 8, 15}이다. 이어서, 모든 추출된 인덱스들 각각으로부터 2가 감산되어, 제1 인터리빙 시퀀스 π1' {0, 1, 3, 7, 8, 10, 2, 4, 9, 11, 5, 12, 6, 13}를 구성한다.

S203. 제1 인터리빙 시퀀스 π1'를 사용하여 제1 비트 시퀀스 {b₀, b₁, …, b_A+L-1}에 대해 인터리빙 동작을 수행하여, 제2 비트 시퀀스 {c₀, c₁, …, c_A+L-1}를 획득한다.

구체적으로, 도 4에 도시된 제1 비트 시퀀스는 {b₀, b₁, …, b₁₃}이다. 제1 인터리빙 시퀀스 π1' {0, 1, 3, 7, 8, 10, 2, 4, 9, 11, 5, 12, 6, 13}를 사용하여 제1 비트 시퀀스 {b₀, b₁, b₂, b₃, b₄, b₅, b₆, b₇, b₈, b₉, b₁₀, b₁₁, b₁₂, b₁₃}에 대해 인터리빙 동작이 수행된 후에, 제2 비트 시퀀스가 획득된다.

S204. 제2 비트 시퀀스에 대해 폴라 인코딩을 수행한다.

본 실시예에서, 다음의 표 1에 도시된 바와 같이, 표 1의 인터리빙 시퀀스의 경우, 상이한 CRC 길이 L 및 상이한 최대 정보 비트 수량 K_max에 대해 상이한 CRC 다항식들 및 정상 순서 넘버링이 사용되는 대응하는 인터리빙 시퀀스들이 제공된다.

예를 들어, L=19이고, 다항식은 0xA2B79이고, 인터리빙 시퀀스 π1={0, 1, 2, 5, 6, 7, 10, 11, 13, 14, 18, 19, 20, 22, 23, 24, 26, 31, 33, 35, 37, 39, 42, 44, 45, 47, 51, 52, 55, 56, 57, 58, 60, 61, 62, 64, 67, 69, 70, 72, 73, 76, 85, 86, 89, 90, 93, 94, 100, 103, 104, 105, 107, 109, 110, 112, 113, 125, 127, 128, 129, 130, 131, 133, 134, 137, 140, 144, 145, 148, 149, 152, 159, 161, 162, 163, 166, 169, 173, 175, 178, 182, 183, 186, 187, 189, 195, 196, 197, 200, 3, 8, 12, 15, 21, 25, 27, 32, 34, 36, 38, 40, 43, 46, 48, 53, 59, 63, 65, 68, 71, 74, 77, 87, 91, 95, 101, 106, 108, 111, 114, 126, 132, 135, 138, 141, 146, 150, 153, 160, 164, 167, 170, 174, 176, 179, 184, 188, 190, 198, 201, 4, 9, 16, 28, 41, 49, 54, 66, 75, 78, 88, 92, 96, 102, 115, 136, 139, 142, 147, 151, 154, 165, 168, 171, 177, 180, 185, 191, 199, 202, 17, 29, 50, 79, 97, 116, 143, 155, 172, 181, 192, 203, 30, 80, 98, 117, 156, 193, 204, 81, 99, 118, 157, 194, 205, 82, 119, 158, 206, 83, 120, 207, 84, 121, 208, 122, 209, 123, 210, 124, 211, 212, 213, 214, 215, 216, 217, 218}이다. 예를 들어, 현재 정보 비트 시퀀스의 길이 A가 64와 같은 경우, CRC 인코딩 후에 획득된 비트 시퀀스는 {b₀, b₁, ..., b₈₂}이다. 현재 요구되는 인터리빙 시퀀스 π1'={1, 4, 8, 9, 12, 13, 16, 23, 25, 26, 27, 30, 33, 37, 39, 42, 46, 47, 50, 51, 53, 59, 60, 61, 64, 2, 5, 10, 14, 17, 24, 28, 31, 34, 38, 40, 43, 48, 52, 54, 62, 65, 0, 3, 6, 11, 15, 18, 29, 32, 35, 41, 44, 49, 55, 63, 66, 7, 19, 36, 45, 56, 67, 20, 57, 68, 21, 58, 69, 22, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 82}는 S202에 기초하여 인터리빙 시퀀스 π1로부터 추출된다. 시퀀스 {b₀, b₁, ..., b₈₂}는 S203에 기초하여 인터리빙되어, {c₀, c₁, ..., c₈₂}={b₁, b₄, b₈, b₉, b₁₂, b₁₃, b₁₆, b₂₃, b₂₅, b₂₆, b₂₇, b₃₀, b₃₃, b₃₇, b₃₉, b₄₂, b₄₆, b₄₇, b₅₀, b₅₁, b₅₃, b₅₉, b₆₀, b₆₁, b₆₄, b₂, b₅, b₁₀, b₁₄, b₁₇, b₂₄, b₂₈, b₃₁, b₃₄, b₃₈, b₄₀, b₄₃, b₄₈, b₅₂, b₅₄, b₆₂, b₆₅, b₀, b₃, b₆, b₁₁, b₁₅, b₁₈, b₂₉, b₃₂, b₃₅, b₄₁, b₄₄, b₄₉, b₅₅, b₆₃, b₆₆, b₇, b₁₉, b₃₆, b₄₅, b₅₆, b₆₇, b₂₀, b₅₇, b₆₈, b₂₁, b₅₈, b₆₉, b₂₂, b₇₀, b₇₁, b₇₂, b₇₃, b₇₄, b₇₅, b₇₆, b₇₇, b₇₈, b₇₉, b₈₀, b₈₁, b₈₂}를 획득한다.

표 1에서, K_max=200이고, L=19이고, CRC 다항식이 0xA2B79일 때, 정상 순서 넘버링이 사용되는 6개의 대응하는 인터리빙 시퀀스가 존재한다. 낮은 코드-레이트 폴라 코드에 대해 제1 인터리빙 시퀀스, 제3 인터리빙 시퀀스, 또는 제5 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 높은 코드-레이트 폴라 코드에 대해 제2 인터리빙 시퀀스, 제4 인터리빙 시퀀스, 또는 제6 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 폴라 코드 SC 디코딩에 대해 제1 인터리빙 시퀀스 또는 제2 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 긴 코드 길이를 갖는 폴라 코드에 대해 제3 인터리빙 시퀀스 또는 제4 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 짧은 코드 길이를 갖는 폴라 코드에 대해 제5 인터리빙 시퀀스 또는 제6 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다.

K_max=200이고, L=20이고, CRC 다항식이 0x191513일 때, 정상 순서 넘버링이 사용되는 2개의 대응하는 인터리빙 시퀀스가 존재한다. 낮은 코드-레이트 폴라 코드에 대해 제1 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 높은 코드-레이트 폴라 코드에 대해 제2 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다.

K_max=200이고, L=21이고, CRC 다항식이 0x2E2A69일 때, 정상 순서 넘버링이 사용되는 2개의 대응하는 인터리빙 시퀀스가 존재한다. 낮은 코드-레이트 폴라 코드에 대해 제1 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 높은 코드-레이트 폴라 코드에 대해 제2 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다.

K_max=200이고, L=22이고, CRC 다항식이 0x552A55일 때, 정상 순서 넘버링이 사용되는 2개의 대응하는 인터리빙 시퀀스가 존재한다. 낮은 코드-레이트 폴라 코드에 대해 제1 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 높은 코드-레이트 폴라 코드에 대해 제2 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다.

K_max=200이고, L=23이고, CRC 다항식이 0x86F4A1일 때, 정상 순서 넘버링이 사용되는 2개의 대응하는 인터리빙 시퀀스가 존재한다. 낮은 코드-레이트 폴라 코드에 대해 제1 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 높은 코드-레이트 폴라 코드에 대해 제2 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다.

K_max=200이고, L=24이고, CRC 다항식이 0x1D11A9B일 때, 정상 순서 넘버링이 사용되는 2개의 대응하는 인터리빙 시퀀스가 존재한다. 낮은 코드-레이트 폴라 코드에 대해 제1 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 높은 코드-레이트 폴라 코드에 대해 제2 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다.

K_max=1000이고, L=11이고, CRC 다항식이 0x8D7일 때, 정상 순서 넘버링이 사용되는 2개의 대응하는 인터리빙 시퀀스가 존재한다. 낮은 코드-레이트 폴라 코드에 대해 제1 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 높은 코드-레이트 폴라 코드에 대해 제2 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다.

K_max=22이고, L=3이고, CRC 다항식이 0xD일 때, 정상 순서 넘버링이 사용되는 4개의 대응하는 인터리빙 시퀀스가 존재한다. 인코딩 후에 코드 길이가 32인 폴라 코드에 대해 제1 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 인코딩 후에 코드 길이가 64인 폴라 코드에 대해 제2 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 인코딩 후에 코드 길이가 128인 폴라 코드에 대해 제3 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 인코딩 후에 코드 길이가 256인 폴라 코드에 대해 제4 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다.

표 1에서의 CRC 다항식 및 다음의 표 2에서의 CRC 다항식에 대해 16진법 비트-반전 및 명시적 +1 표기법이 사용된다는 점에 유의해야 한다. 예를 들어, 다항식 0xA2B79는 이진 다항식(1, 0, 0, 1, 1, 1, 1, 0, 1, 1, 0, 1, 0, 1, 0, 0, 0, 1, 0, 1)에 대응하고, 다항식 D^19+D^16+D^15+D^14+D^13+D^11+D^10+D^8+D^6+D^2+1에 대응한다.

도 5는 본 출원에 따른 인코딩 방법의 개략적인 흐름도이다. 본 실시예에서는, 예를 들어, 인터리빙 동작에 사용되는 인터리빙 시퀀스가 방식 2에서 미리 설정된 규칙에 기초하여 획득된 제1 인터리빙 시퀀스이고, 분산 CRC 인코딩에 사용되는 최대-길이 인터리빙 시퀀스가 반대 순서 넘버링이 사용되는 시퀀스 π2이고, π2에 대응하는 최대 정보 비트 길이가 K_max이고, CRC 다항식이 g이고, CRC 비트 수량이 L이다. 다시 말해서, CRC 길이가 L이다. A개의 인코딩될 정보 비트는 {a₀, a₁, …, a_A-1}이고, 정보 비트 수량 A≤K_max인 것이 가정된다. 본 실시예는 송신단(인코더)에 의해 수행된다. 도 5에 도시된 바와 같이, 본 실시예에서의 방법은 다음의 단계들을 포함한다.

S301. A개의 인코딩될 정보 비트들에 대해 CRC 인코딩을 수행하여, 제1 비트 시퀀스 {b₀, b₁, …, b_A+L-1}를 획득한다.

S302. 제1 인터리빙 시퀀스 π2'는 순차적으로 최대-길이 인터리빙 시퀀스로부터 A 미만 또는 K_max 이상인 모든 인덱스들을 추출하고, 추출된 인덱스들에서 K_max 이상인 인덱스들로부터 K_max-A을 감산함으로써 구성된다.

예를 들어, 도 5에 도시된 바와 같이, 최대-길이 인터리빙 시퀀스 π2가 {1, 2, 6, 8, 9, 12, 0, 5, 7, 13, 4, 11, 14, 3, 10, 15}이고, L=4이고, A=10인 경우, 최대-길이 인터리빙 시퀀스에 대응하는 최대 정보 비트 수량 K_max은 12와 같고, K_max-A=2이다. 10 미만 또는 12 이상인 모든 인덱스들이 먼저 순차적으로 π2로부터 추출되고, 추출된 부분은 {1, 2, 6, 8, 9, 12, 0, 5, 7, 13, 4, 14, 3, 15}이다. 이어서, 추출된 인덱스들에서 12 이상인 인덱스들로부터 2가 감산되어, 제1 인터리빙 시퀀스 π2' {1, 2, 6, 8, 9, 10, 0, 5, 7, 11, 4, 12, 3, 13}를 구성한다.

S303. 제1 비트 시퀀스에서의 A개의 정보 비트를 정보 비트 인덱스들의 내림차순으로 배열하여, 제3 비트 시퀀스를 획득한다.

구체적으로, 제1 비트 시퀀스 {b₀, b₁, …, b_A+L-1}에서의 A개의 정보 비트는 정보 비트 인덱스들의 내림차순으로 배열되어, 제3 비트 시퀀스 {b₀', b₁', …, b_A+L-1'}를 획득한다. k=0, 1, …, A-1일 때, b_k'=b_A-1-k이다. k=A, A+1, …, A+L-1일 때, b_k'=b_k이다.

S304. 제1 인터리빙 시퀀스 π2'를 사용하여 제3 비트 시퀀스 {b₀', b₁', …, b_A+L-1'}에 대해 인터리빙 동작을 수행하여, 제2 비트 시퀀스를 획득한다.

구체적으로, 도 4에 도시된 제1 비트 시퀀스는 {b₀, b₁, …, b₁₃}이다. 제1 비트 시퀀스 {b₀, b₁, …, b₁₃}에서의 10개의 정보 비트가 정보 비트 인덱스들의 내림차순으로 배열되어, 제3 비트 시퀀스 {b₉, b₈, b₇, b₆, b₅, b₄, b₃, b₂, b₁, b₁₀, b₁₁, b₁₂, b₁₃}를 획득한다. 제1 인터리빙 시퀀스 π2' {1, 2, 6, 8, 9, 10, 0, 5, 7, 11, 4, 12, 3, 13}를 사용하여 제3 비트 시퀀스 {b₉, b₈, b₇, b₆, b₅, b₄, b₃, b₂, b₁, b₁₀, b₁₁, b₁₂, b₁₃}에 대해 인터리빙 동작이 수행된 후에 획득된 제2 비트 시퀀스는 {b₈, b₇, b₃, b₁, b₀, b₁₀, b₉, b₄, b₂, b₁₁, b₅, b₁₂, b₆, b₁₃}이다.

S305. 제2 비트 시퀀스에 대해 폴라 인코딩을 수행한다.

본 실시예에서, 다음의 표 2에 도시된 바와 같이, 표 2의 인터리빙 시퀀스의 경우, 상이한 CRC 길이 L 및 상이한 최대 정보 비트 수량 K_max에 대해 상이한 CRC 다항식들 및 반대 순서 넘버링이 사용되는 대응하는 인터리빙 시퀀스들이 제공된다.

예를 들어, L=19이고, 다항식은 0xA2B79이고, 인터리빙 시퀀스 π2={2, 3, 4, 10, 12, 13, 16, 17, 21, 24, 26, 30, 33, 36, 37, 38, 40, 47, 50, 51, 54, 55, 59, 62, 65, 66, 68, 69, 70, 71, 72, 74, 86, 87, 89, 90, 92, 94, 95, 96, 99, 105, 106, 109, 110, 113, 114, 123, 126, 127, 129, 130, 132, 135, 137, 138, 139, 141, 142, 143, 144, 147, 148, 152, 154, 155, 157, 160, 162, 164, 166, 168, 173, 175, 176, 177, 179, 180, 181, 185, 186, 188, 189, 192, 193, 194, 197, 198, 199, 200, 1, 9, 11, 15, 20, 23, 25, 29, 32, 35, 39, 46, 49, 53, 58, 61, 64, 67, 73, 85, 88, 91, 93, 98, 104, 108, 112, 122, 125, 128, 131, 134, 136, 140, 146, 151, 153, 156, 159, 161, 163, 165, 167, 172, 174, 178, 184, 187, 191, 196, 201, 0, 8, 14, 19, 22, 28, 31, 34, 45, 48, 52, 57, 60, 63, 84, 97, 103, 107, 111, 121, 124, 133, 145, 150, 158, 171, 183, 190, 195, 202, 7, 18, 27, 44, 56, 83, 102, 120, 149, 170, 182, 203, 6, 43, 82, 101, 119, 169, 204, 5, 42, 81, 100, 118, 205, 41, 80, 117, 206, 79, 116, 207, 78, 115, 208, 77, 209, 76, 210, 75, 211, 212, 213, 214, 215, 216, 217, 218}이다. 예를 들어, 현재 정보 비트 시퀀스의 길이 A가 64와 같은 경우, CRC 인코딩 후에 획득된 비트 시퀀스는 {b₀, b₁, ..., b₈₂}이다. 현재 요구되는 인터리빙 시퀀스 π2'={2, 3, 4, 10, 12, 13, 16, 17, 21, 24, 26, 30, 33, 36, 37, 38, 40, 47, 50, 51, 54, 55, 59, 62, 64, 1, 9, 11, 15, 20, 23, 25, 29, 32, 35, 39, 46, 49, 53, 58, 61, 65, 0, 8, 14, 19, 22, 28, 31, 34, 45, 48, 52, 57, 60, 63, 66, 7, 18, 27, 44, 56, 67, 6, 43, 68, 5, 42, 69, 41, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 82}는 S302에 기초하여 인터리빙 시퀀스 π2로부터 추출된다. 시퀀스 {b₀, b₁, ..., b₈₂}는 S303 및 S304에 기초하여 인터리빙되어, {c₀, c₁, ..., c₈₂}={b₆₁, b₆₀, b₅₉, b₅₃, b₅₁, b₅₀, b₄₇, b₄₆, b₄₂, b₃₉, b₃₇, b₃₃, b₃₀, b₂₇, b₂₆, b₂₅, b₂₃, b₁₆, b₁₃, b₁₂, b₉, b₈, b₄, b₁, b₆₄, b₆₂, b₅₄, b₅₂, b₄₈, b₄₃, b₄₀, b₃₈, b₃₄, b₃₁, b₂₈, b₂₄, b₁₇, b₁₄, b₁₀, b₅, b₂, b₆₅, b₆₃, b₅₅, b₄₉, b₄₄, b₄₁, b₃₅, b₃₂, b₂₉, b₁₈, b₁₅, b₁₁, b₆, b₃, b₀, b₆₆, b₅₆, b₄₅, b₃₆, b₁₉, b₇, b₆₇, b₅₇, b₂₀, b₆₈, b₅₈, b₂₁, b₆₉, b₂₂, b₇₀, b₇₁, b₇₂, b₇₃, b₇₄, b₇₅, b₇₆, b₇₇, b₇₈, b₇₉, b₈₀, b₈₁, b₈₂}를 획득한다.

표 1에서, K_max=200이고, L=19이고, CRC 다항식이 0xA2B79일 때, 반대 순서 넘버링이 사용되는 6개의 대응하는 인터리빙 시퀀스가 존재한다. 높은 코드-레이트 폴라 코드에 대해 제1 인터리빙 시퀀스, 제3 인터리빙 시퀀스, 또는 제5 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 낮은 코드-레이트 폴라 코드에 대해 제2 인터리빙 시퀀스, 제4 인터리빙 시퀀스, 또는 제6 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 폴라 코드 SC 디코딩에 대해 제1 인터리빙 시퀀스 또는 제2 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 긴 코드 길이를 갖는 폴라 코드에 대해 제3 인터리빙 시퀀스 또는 제4 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 짧은 코드 길이를 갖는 폴라 코드에 대해 제5 인터리빙 시퀀스 또는 제6 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 예를 들어, 긴 코드 길이는 512보다 큰 코드 길이이고, 짧은 코드 길이는 512보다 작은 코드 길이이다.

K_max=200이고, L=20이고, CRC 다항식이 0x191513일 때, 반대 순서 넘버링이 사용되는 2개의 대응하는 인터리빙 시퀀스가 존재한다. 높은 코드-레이트 폴라 코드에 대해 제1 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 낮은 코드-레이트 폴라 코드에 대해 제2 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다.

K_max=200이고, L=21이고, CRC 다항식이 0x2E2A6일 때, 반대 순서 넘버링이 사용되는 2개의 대응하는 인터리빙 시퀀스가 존재한다. 높은 코드-레이트 폴라 코드에 대해 제1 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 낮은 코드-레이트 폴라 코드에 대해 제2 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다.

K_max=200이고, L=22이고, CRC 다항식이 0x552A55일 때, 반대 순서 넘버링이 사용되는 2개의 대응하는 인터리빙 시퀀스가 존재한다. 높은 코드-레이트 폴라 코드에 대해 제1 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 낮은 코드-레이트 폴라 코드에 대해 제2 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다.

K_max=200이고, L=23이고, CRC 다항식이 0x86F4A1일 때, 반대 순서 넘버링이 사용되는 2개의 대응하는 인터리빙 시퀀스가 존재한다. 높은 코드-레이트 폴라 코드에 대해 제1 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 낮은 코드-레이트 폴라 코드에 대해 제2 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다.

K_max=200이고, L=24이고, CRC 다항식이 0x1D11A9B일 때, 반대 순서 넘버링이 사용되는 2개의 대응하는 인터리빙 시퀀스가 존재한다. 높은 코드-레이트 폴라 코드에 대해 제1 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 낮은 코드-레이트 폴라 코드에 대해 제2 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다.

K_max=1000이고, L=11이고, CRC 다항식이 0x8D7일 때, 반대 순서 넘버링이 사용되는 2개의 대응하는 인터리빙 시퀀스가 존재한다. 높은 코드-레이트 폴라 코드에 대해 제1 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 낮은 코드-레이트 폴라 코드에 대해 제2 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다.

K_max=22이고, L=3이고, CRC 다항식이 0xD일 때, 반대 순서 넘버링이 사용되는 4개의 대응하는 인터리빙 시퀀스가 존재한다. 인코딩 후에 코드 길이가 32인 폴라 코드에 대해 제1 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 인코딩 후에 코드 길이가 64인 폴라 코드에 대해 제2 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 인코딩 후에 코드 길이가 128인 폴라 코드에 대해 제3 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다. 인코딩 후에 코드 길이가 256인 폴라 코드에 대해 제4 인터리빙 시퀀스가 사용될 때 더 양호한 조기 종료 효과가 달성된다.

도 6은 본 출원에 따른 인코딩 방법의 개략적인 흐름도이다. 본 실시예에서는, 예를 들어, 인터리빙 동작에 사용되는 인터리빙 시퀀스가 최대-길이 인터리빙 시퀀스이고, 분산 CRC 인코딩에 사용되는 최대-길이 인터리빙 시퀀스가 정상 순서 넘버링이 사용되는 시퀀스 π3이고, π3에 대응하는 최대 정보 비트 길이가 K_max이고, CRC 다항식이 g이고, CRC 비트 수량이 L이다. 다시 말해서, CRC 길이가 L이다. A개의 인코딩될 정보 비트는 {a₀, a₁, …, a_A-1}이고, 정보 비트 수량 A≤K_max인 것이 가정된다. 본 실시예는 송신단(인코더)에 의해 수행된다. 도 6에 도시된 바와 같이, 본 실시예에서의 방법은 다음의 단계들을 포함한다.

S401. A개의 인코딩될 정보 비트들에 대해 CRC 인코딩을 수행하여, 제1 비트 시퀀스 {b₀, b₁, …, b_A+L-1}를 획득한다.

S402. 제1 비트 시퀀스 {b₀, b₁, …, b_A+L-1}를 K_max+L개의 비트를 포함하는 제4 비트 시퀀스 {c₀, c₁, …, c_Kmax+L-1}로 확장하고, 여기서 제4 비트 시퀀스에서의 처음 K_max-A개의 비트의 값들은 NULL로 설정되고, 나머지 비트들은 (K_max-A+1)번째 비트로부터 제1 비트 시퀀스에서의 비트들에 순차적으로 대응한다.

구체적으로, 제1 비트 시퀀스 {b₀, b₁, …, b_A+L-1}가 확장되어, 제4 비트 시퀀스 {c₀, c₁, …, c_Kmax+L-1}를 획득한다. k=0, 1, …, K_max-A-1일 때, c_k=NULL이다. k=K_max-A, K_max-A+1, …, K_max+L-1일 때, c_k=b_(k-(Kmax-A))이다.

예를 들어, 도 6에 도시된 바와 같이, 도 6에 도시된 제1 비트 시퀀스는 {b₀, b₁, …, b₁₃}이고, 획득된 제4 비트 시퀀스는 {NULL, NULL, b₀, b₁, …, b₁₃}이다.

S403. 최대-길이 인터리빙 시퀀스 π3을 사용하여 제4 비트 시퀀스 {c₀, c₁, …, c_Kmax+L-1}에 대해 인터리빙 동작을 수행하여, 제5 비트 시퀀스 {d₀, d₁, …, d_Kmax+L-1}를 획득한다.

예를 들어, 도 6에 도시된 바와 같이, π3은 {2, 3, 5, 9, 10, 12, 4, 6, 11, 13, 0, 7, 14, 1, 8, 15}이다. π3을 사용하여 도 6에 도시된 제4 비트 시퀀스 {NULL, NULL, b₀, b₁, …, b₁₃}에 대해 인터리빙 동작이 수행되어, 제5 비트 시퀀스 {b₀, b₁, b₃, b₇, b₈, b₁₀, b₂, b₄, b₉, b₁₁, NULL, b₅, b₁₂, NULL, b₆, b₁₃}를 획득한다.

S404. 제5 비트 시퀀스 {d₀, d₁, …, d_Kmax+L-1}로부터 그 값이 NULL인 비트들을 제거함으로써 제2 비트 시퀀스 {e₀, e₁, …, e_A+L-1}를 획득한다.

예를 들어, 도 6에 도시된 바와 같이, 제5 비트 시퀀스 {b₀, b₁, b₃, b₇, b₈, b₁₀, b₂, b₄, b₉, b₁₁, NULL, b₅, b₁₂, NULL, b₆, b₁₃}로부터 그 값이 NULL인 비트들이 제거되어, 제2 비트 시퀀스 e_n {b₀, b₁, b₃, b₇, b₈, b₁₀, b₂, b₄, b₉, b₁₁, b₅, b₁₂, b₆, b₁₃}를 획득한다.

S405. 제2 비트 시퀀스에 대해 폴라 인코딩을 수행한다.

본 실시예에서, 전술한 표 1에 도시된 바와 같이, 표 1의 인터리빙 시퀀스의 경우, 상이한 CRC 길이 L 및 상이한 최대 정보 비트 수량 K_max에 대해 상이한 CRC 다항식들 및 정상 순서 넘버링이 사용되는 대응하는 인터리빙 시퀀스들이 제공된다. 상세사항들에 대해서는, 표 1을 참조한다. 상이한 인터리빙 시퀀스들은 동일한 시나리오에 적용가능하다. 상세사항들에 대해서는, 표 1에서의 시퀀스들의 설명들을 참조한다. 상세사항들은 여기서 다시 설명되지 않는다.

예를 들어, L=19이고, 다항식은 0xA2B79이고, 인터리빙 시퀀스 π3={0, 1, 2, 5, 6, 7, 10, 11, 13, 14, 18, 19, 20, 22, 23, 24, 26, 31, 33, 35, 37, 39, 42, 44, 45, 47, 51, 52, 55, 56, 57, 58, 60, 61, 62, 64, 67, 69, 70, 72, 73, 76, 85, 86, 89, 90, 93, 94, 100, 103, 104, 105, 107, 109, 110, 112, 113, 125, 127, 128, 129, 130, 131, 133, 134, 137, 140, 144, 145, 148, 149, 152, 159, 161, 162, 163, 166, 169, 173, 175, 178, 182, 183, 186, 187, 189, 195, 196, 197, 200, 3, 8, 12, 15, 21, 25, 27, 32, 34, 36, 38, 40, 43, 46, 48, 53, 59, 63, 65, 68, 71, 74, 77, 87, 91, 95, 101, 106, 108, 111, 114, 126, 132, 135, 138, 141, 146, 150, 153, 160, 164, 167, 170, 174, 176, 179, 184, 188, 190, 198, 201, 4, 9, 16, 28, 41, 49, 54, 66, 75, 78, 88, 92, 96, 102, 115, 136, 139, 142, 147, 151, 154, 165, 168, 171, 177, 180, 185, 191, 199, 202, 17, 29, 50, 79, 97, 116, 143, 155, 172, 181, 192, 203, 30, 80, 98, 117, 156, 193, 204, 81, 99, 118, 157, 194, 205, 82, 119, 158, 206, 83, 120, 207, 84, 121, 208, 122, 209, 123, 210, 124, 211, 212, 213, 214, 215, 216, 217, 218}이다. 예를 들어, 현재 정보 비트 시퀀스의 길이 A가 64와 같은 경우, CRC 인코딩 후에 획득된 비트 시퀀스는 {b₀, b₁, ..., b₈₂}이다. 시퀀스 {c₀, c₁, …, c_Kmax+L-1}={NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, b₀, b₁, b₂, b₃, b₄, b₅, b₆, b₇, b₈, b₉, b₁₀, b₁₁, b₁₂, b₁₃, b₁₄, b₁₅, b₁₆, b₁₇, b₁₈, b₁₉, b₂₀, b₂₁, b₂₂, b₂₃, b₂₄, b₂₅, b₂₆, b₂₇, b₂₈, b₂₉, b₃₀, b₃₁, b₃₂, b₃₃, b₃₄, b₃₅, b₃₆, b₃₇, b₃₈, b₃₉, b₄₀, b₄₁, b₄₂, b₄₃, b₄₄, b₄₅, b₄₆, b₄₇, b₄₈, b₄₉, b₅₀, b₅₁, b₅₂, b₅₃, b₅₄, b₅₅, b₅₆, b₅₇, b₅₈, b₅₉, b₆₀, b₆₁, b₆₂, b₆₃, b₆₄, b₆₅, b₆₆, b₆₇, b₆₈, b₆₉, b₇₀, b₇₁, b₇₂, b₇₃, b₇₄, b₇₅, b₇₆, b₇₇, b₇₈, b₇₉, b₈₀, b₈₁, b₈₂}가 먼저 S402에 기초하여 획득된다. {c₀, c₁, …, c_Kmax+L-1}가 S403 및 인터리빙 시퀀스 π3에 기초하여 인터리빙되어, {d₀, d₁, …, d_Kmax+L-1}={NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, b₁, b₄, b₈, b₉, b₁₂, b₁₃, b₁₆, b₂₃, b₂₅, b₂₆, b₂₇, b₃₀, b₃₃, b₃₇, b₃₉, b₄₂, b₄₆, b₄₇, b₅₀, b₅₁, b₅₃, b₅₉, b₆₀, b₆₁, b₆₄, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, b₂, b₅, b₁₀, b₁₄, b₁₇, b₂₄, b₂₈, b₃₁, b₃₄, b₃₈, b₄₀, b₄₃, b₄₈, b_52, b₅₄, b₆₂, b₆₅, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, NULL, b₀, b₃, b₆, b₁₁, b₁₅, b₁₈, b₂₉, b₃₂, b₃₅, b₄₁, b₄₄, b₄₉, b₅₅, b₆₃, b₆₆, NULL, NULL, NULL, NULL, NULL, NULL, b₇, b₁₉, b₃₆, b₄₅, b₅₆, b₆₇, NULL, NULL, NULL, NULL, b₂₀, b₅₇, b₆₈, NULL, NULL, NULL, b₂₁, b₅₈, b₆₉, NULL, NULL, b₂₂, b₇₀, NULL, NULL, b₇₁, NULL, NULL, b₇₂, NULL, b₇₃, NULL, b₇₄, NULL, b₇₅, b₇₆, b₇₇, b₇₈, b₇₉, b₈₀, b₈₁, b₈₂}를 획득한다. S404에 기초하여 NULL 비트들이 {d₀, d₁, …, d_Kmax+L-1}로부터 제거되어, 시퀀스 {e₀, e₁, …, e_A+L-1}={b₁, b₄, b₈, b₉, b₁₂, b₁₃, b₁₆, b₂₃, b₂₅, b₂₆, b₂₇, b₃₀, b₃₃, b₃₇, b₃₉, b₄₂, b₄₆, b₄₇, b₅₀, b₅₁, b₅₃, b₅₉, b₆₀, b₆₁, b₆₄, b₂, b₅, b₁₀, b₁₄, b₁₇, b₂₄, b₂₈, b₃₁, b₃₄, b₃₈, b₄₀, b₄₃, b₄₈, b₅₂, b₅₄, b₆₂, b₆₅, b₀, b₃, b₆, b₁₁, b₁₅, b₁₈, b₂₉, b₃₂, b₃₅, b₄₁, b₄₄, b₄₉, b₅₅, b₆₃, b₆₆, b₇, b₁₉, b₃₆, b₄₅, b₅₆, b₆₇, b₂₀, b₅₇, b₆₈, b₂₁, b₅₈, b₆₉, b₂₂, b₇₀, b₇₁, b₇₂, b₇₃, b₇₄, b₇₅, b₇₆, b₇₇, b₇₈, b₇₉, b₈₀, b₈₁, b₈₂}를 획득한다.

수신단(디코더 측)은 디코딩될 정보 비트들을 수신한 후에 디인터리빙 동작을 수행할 필요가 있다는 점에 유의해야 한다. 수신단(디코더)이 디인터리빙 동안 인터리빙 시퀀스를 획득하는 프로세스는, 송신단(인코더 측)이 인터리빙 동안 인터리빙 시퀀스를 획득하는 프로세스와 일관된다. 상세사항들에 대해서는, 인코더의 설명들을 참조한다. 상세사항들은 여기서 설명되지 않는다.

본 출원에서, 송신단은 전술한 방법 예들에 기초하여 기능 모듈들로 분할될 수 있다. 예를 들어, 각각의 기능 모듈은 대응하는 기능에 대한 분할을 통해 획득될 수 있거나, 2개 이상의 기능이 하나의 처리 모듈에 통합될 수 있다. 통합된 모듈은 하드웨어의 형태로 구현될 수 있거나, 소프트웨어 기능 모듈의 형태로 구현될 수 있다. 본 출원의 실시예들에서의 모듈 분할은 예시일 뿐이고, 논리적 기능 분할일 뿐이며, 실제 구현 동안 다른 분할일 수도 있다는 점에 유의해야 한다.

도 7은 본 출원에 따른 인코딩 장치의 실시예의 개략적인 구조도이다. 도 7에 도시된 바와 같이, 본 실시예에서의 장치는 제1 인코딩 모듈(11), 인터리빙 모듈(12) 및 제2 인코딩 모듈(13)을 포함할 수 있다. 제1 인코딩 모듈(11)은 A개의 인코딩될 정보 비트에 대해 순환 중복 체크(CRC) 인코딩을 수행하여, 제1 비트 시퀀스를 획득하도록 구성된다. 제1 비트 시퀀스는 L개의 CRC 비트 및 A개의 정보 비트를 포함하고, L 및 A는 양의 정수이다. 인터리빙 모듈(12)은 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하여, 제2 비트 시퀀스를 획득하도록 구성된다. 인터리빙 동작에 사용되는 제1 인터리빙 시퀀스가 시스템-지원 최대-길이 인터리빙 시퀀스 및 미리 설정된 규칙에 기초하여 획득되고, 제1 인터리빙 시퀀스의 길이는 A+L과 같다. 대안적으로, 인터리빙 동작에 사용되는 제2 인터리빙 시퀀스가 최대-길이 인터리빙 시퀀스이고, 제2 인터리빙 시퀀스의 길이는 K_max+L과 같고, K_max는 최대-길이 인터리빙 시퀀스에 대응하는 최대 정보 비트 수량이다. 제2 인코딩 모듈(13)은 제2 비트 시퀀스에 대해 폴라 인코딩을 수행하도록 구성된다.

선택적으로, 미리 설정된 규칙은: 제1 인터리빙 시퀀스는 순차적으로 최대-길이 인터리빙 시퀀스로부터 K_max-A 이상인 모든 인덱스들을 추출하고, 모든 추출된 인덱스들 각각으로부터 K_max-A를 감산함으로써 구성된다는 것이다. 인터리빙 모듈(12)은 제1 인터리빙 시퀀스를 사용하여 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하여, 제2 비트 시퀀스를 획득하도록 구성된다. 최대-길이 인터리빙 시퀀스는 전술한 표 1에서의 임의의 시퀀스이다.

선택적으로, 미리 설정된 규칙은: 제1 인터리빙 시퀀스는 순차적으로 최대-길이 인터리빙 시퀀스로부터 A 미만 또는 K_max 이상인 모든 인덱스들을 추출하고, 추출된 인덱스들에서 K_max 이상인 인덱스들로부터 K_max-A를 감산함으로써 구성된다는 것이다. 인터리빙 모듈(12)은: 제1 비트 시퀀스에서의 A개의 정보 비트를 정보 비트 인덱스들의 내림차순으로 배열하여, 제3 비트 시퀀스를 획득하고; 제1 인터리빙 시퀀스를 사용하여 제3 비트 시퀀스에 대해 인터리빙 동작을 수행하여, 제2 비트 시퀀스를 획득하도록 구성된다. 최대-길이 인터리빙 시퀀스는 전술한 표 2에서의 임의의 시퀀스이다.

선택적으로, 인터리빙 동작에 사용되는 제2 인터리빙 시퀀스가 최대-길이 인터리빙 시퀀스일 때, 인터리빙 모듈(12)은: 제1 비트 시퀀스를 K_max+L개의 비트를 포함하는 제4 비트 시퀀스로 확장하고 - 제4 비트 시퀀스에서의 처음 K_max-A개의 비트의 값들은 NULL로 설정되고, 나머지 비트들은 (K_max-A+1)번째 비트로부터 제1 비트 시퀀스에서의 비트들에 순차적으로 대응함 - ; 최대-길이 인터리빙 시퀀스를 사용하여 제4 비트 시퀀스에 대해 인터리빙 동작을 수행하여, 제5 비트 시퀀스를 획득하고; 제5 비트 시퀀스로부터 그 값이 NULL인 비트들을 제거함으로써 제2 비트 시퀀스를 획득하도록 구성된다. 최대-길이 인터리빙 시퀀스는 전술한 표 1에서의 임의의 시퀀스이다.

본 실시예에서의 장치는 도 3에 도시된 방법 실시예에서의 기술적 해결책들을 수행하도록 구성될 수 있다. 장치의 구현 원리 및 기술적 효과들은 방법 실시예의 것들과 유사하다. 상세사항들은 여기서 다시 설명되지 않는다.

도 8은 본 출원에 따른 인코딩 엔티티 장치의 개략도이다. 장치(1100)는 메모리(1101) 및 프로세서(1102)를 포함한다.

메모리(1101)는 프로그램 명령어를 저장하도록 구성된다. 메모리는 플래시(플래시 메모리)일 수 있다.

프로세서(1102)는 메모리에서 프로그램 명령어를 호출하고 실행하여, 도 3에 도시된 인코딩 방법의 단계들을 수행하도록 구성된다. 상세사항들에 대해서는, 전술한 방법 실시예에서의 관련 설명들을 참조한다.

선택적으로, 메모리(1101)는 독립적일 수 있거나, 도 9에 도시된 바와 같이 배열될 수 있다. 도 9는 본 출원에 따른 인코딩 엔티티 장치의 개략도이다. 메모리(1101)는 프로세서(1102)에 통합된다.

장치는 전술한 방법 실시예에서 송신단에 대응하는 단계들 및/또는 절차들을 수행하도록 구성될 수 있다.

본 출원은 판독가능 저장 매체 및 컴퓨터 프로그램을 포함하는 판독가능 저장 매체를 추가로 제공한다. 컴퓨터 프로그램은 전술한 구현들에서 제공되는 인코딩 방법을 수행하도록 구성된다.

본 출원은 프로그램 제품을 추가로 제공한다. 프로그램 제품은 컴퓨터 프로그램을 포함하고, 컴퓨터 프로그램은 판독가능 저장 매체에 저장된다. 인코딩 장치의 적어도 하나의 프로세서는 판독가능 저장 매체로부터 컴퓨터 프로그램을 판독할 수 있고, 적어도 하나의 프로세서는 컴퓨터 프로그램을 실행하여, 인코딩 장치가 전술한 구현들에서 제공되는 인코딩 방법을 수행하게 한다.

본 기술분야의 통상의 기술자는, 전술한 실시예들의 전부 또는 일부가 소프트웨어, 하드웨어, 펌웨어, 또는 이들의 임의의 조합을 사용하여 구현될 수 있다는 점을 이해할 수 있다. 실시예들이 소프트웨어를 사용하여 구현될 때, 실시예들의 전부 또는 일부는 컴퓨터 프로그램 제품의 형태로 구현될 수 있다. 컴퓨터 프로그램 제품은 하나 이상의 컴퓨터 명령어를 포함한다. 컴퓨터 프로그램 명령어들이 컴퓨터에 로딩되어 실행될 때, 본 발명의 실시예들에 따른 절차들 또는 기능들의 전부 또는 일부가 생성된다. 컴퓨터는 범용 컴퓨터, 전용 컴퓨터, 컴퓨터 네트워크, 또는 다른 프로그램가능 장치일 수 있다. 컴퓨터 명령어들은 컴퓨터 판독가능 저장 매체에 저장될 수 있거나, 컴퓨터 판독가능 저장 매체로부터 다른 컴퓨터 판독가능 저장 매체로 전송될 수 있다. 예를 들어, 컴퓨터 명령어들은, 유선(예를 들어, 동축 케이블, 광섬유, 또는 디지털 가입자 회선(DSL)) 또는 무선(예를 들어, 적외선, 라디오, 또는 마이크로웨이브) 방식으로 웹사이트, 컴퓨터, 서버, 또는 데이터 센터로부터 다른 웹사이트, 컴퓨터, 서버, 또는 데이터 센터로 전송될 수 있다. 컴퓨터 판독가능 저장 매체는 컴퓨터에 액세스 가능한 임의의 사용가능 매체일 수 있거나, 또는 하나 이상의 사용가능 매체를 통합하는, 서버 또는 데이터 센터와 같은 데이터 저장 디바이스일 수 있다. 사용가능 매체는, 자기 매체(예를 들어, 플로피 디스크, 하드 디스크, 또는 자기 테이프), 광학 매체(예를 들어, DVD), 반도체 매체(예를 들어, 솔리드 스테이트 디스크(SSD)) 등일 수 있다.

Claims

인코딩 방법으로서,
A개의 인코딩될 정보 비트에 대해 순환 중복 체크(cyclic redundancy check, CRC) 인코딩을 수행하여, 제1 비트 시퀀스를 획득하는 단계 - 상기 제1 비트 시퀀스는 L개의 CRC 비트 및 A개의 정보 비트를 포함하고, L 및 A는 양의 정수임 - ;
상기 제1 비트 시퀀스에 대해 인터리빙 동작(interleaving operation)을 수행하여, 제2 비트 시퀀스를 획득하는 단계 - 상기 인터리빙 동작에 사용되는 제1 인터리빙 시퀀스가 시스템-지원 최대-길이 인터리빙 시퀀스(maximum-length interleaving sequence) 및 미리 설정된 규칙에 기초하여 획득되고, 상기 제1 인터리빙 시퀀스의 길이는 A+L과 같거나; 또는 상기 인터리빙 동작에 사용되는 제2 인터리빙 시퀀스가 최대-길이 인터리빙 시퀀스이고, 상기 제2 인터리빙 시퀀스의 길이는 K_max+L과 같고, K_max는 상기 최대-길이 인터리빙 시퀀스에 대응하는 최대 정보 비트 수량임 - ; 및
상기 제2 비트 시퀀스에 대해 폴라 인코딩(polar encoding)을 수행하는 단계
를 포함하는 방법.
제1항에 있어서, 상기 미리 설정된 규칙은:
상기 제1 인터리빙 시퀀스는 상기 최대-길이 인터리빙 시퀀스로부터 K_max-A 이상인 모든 인덱스들을 추출하고, 모든 추출된 인덱스들 각각으로부터 K_max-A를 감산함으로써 구성된다는 것이고;
상기 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하는 것은:
상기 제1 인터리빙 시퀀스를 사용하여 상기 제1 비트 시퀀스에 대해 상기 인터리빙 동작을 수행하여, 상기 제2 비트 시퀀스를 획득하는 것을 포함하는, 방법.
제1항에 있어서, 상기 미리 설정된 규칙은:
상기 제1 인터리빙 시퀀스는 상기 최대-길이 인터리빙 시퀀스로부터 A 미만 또는 K_max 이상인 모든 인덱스들을 추출하고, 추출된 인덱스들에서 K_max 이상인 인덱스들로부터 K_max-A을 감산함으로써 구성된다는 것이고;
상기 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하는 것은:
상기 제1 비트 시퀀스에서의 상기 A개의 정보 비트를 정보 비트 인덱스들의 내림차순으로 배열하여, 제3 비트 시퀀스를 획득하는 것; 및
상기 제1 인터리빙 시퀀스를 사용하여 상기 제3 비트 시퀀스에 대해 상기 인터리빙 동작을 수행하여, 상기 제2 비트 시퀀스를 획득하는 것을 포함하는, 방법.
제1항에 있어서, 상기 인터리빙 동작에 사용되는 상기 제2 인터리빙 시퀀스가 상기 최대-길이 인터리빙 시퀀스일 때, 상기 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하는 것은:
상기 제1 비트 시퀀스를 K_max+L개의 비트를 포함하는 제4 비트 시퀀스로 확장하는 것 - 상기 제4 비트 시퀀스에서의 처음 K_max-A개의 비트의 값들은 NULL로 설정되고, 나머지 비트들은 (K_max-A+1)번째 비트로부터 상기 제1 비트 시퀀스에서의 비트들에 순차적으로 대응함 - ;
상기 최대-길이 인터리빙 시퀀스를 사용하여 상기 제4 비트 시퀀스에 대해 상기 인터리빙 동작을 수행하여, 제5 비트 시퀀스를 획득하는 것; 및
상기 제5 비트 시퀀스로부터 그 값이 NULL인 비트들을 제거함으로써 상기 제2 비트 시퀀스를 획득하는 것을 포함하는, 방법.
제1항, 제2항 및 제4항 중 어느 한 항에 있어서, 상기 최대-길이 인터리빙 시퀀스는 본 명세서의 표 1에서의 임의의 시퀀스인, 방법.
제1항 또는 제3항에 있어서, 상기 최대-길이 인터리빙 시퀀스는 본 명세서의 표 2에서의 임의의 시퀀스인, 방법.
인코딩 장치로서,
A개의 인코딩될 정보 비트에 대해 순환 중복 체크(CRC) 인코딩을 수행하여, 제1 비트 시퀀스를 획득하도록 구성되는 제1 인코딩 모듈 - 상기 제1 비트 시퀀스는 L개의 CRC 비트 및 A개의 정보 비트를 포함하고, L 및 A는 양의 정수임 - ;
상기 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하여, 제2 비트 시퀀스를 획득하도록 구성되는 인터리빙 모듈 - 상기 인터리빙 동작에 사용되는 제1 인터리빙 시퀀스가 시스템-지원 최대-길이 인터리빙 시퀀스 및 미리 설정된 규칙에 기초하여 획득되고, 상기 제1 인터리빙 시퀀스의 길이는 A+L과 같거나; 또는 상기 인터리빙 동작에 사용되는 제2 인터리빙 시퀀스가 최대-길이 인터리빙 시퀀스이고, 상기 제2 인터리빙 시퀀스의 길이는 K_max+L과 같고, K_max는 상기 최대-길이 인터리빙 시퀀스에 대응하는 최대 정보 비트 수량임 - ; 및
상기 제2 비트 시퀀스에 대해 폴라 인코딩을 수행하도록 구성되는 제2 인코딩 모듈
을 포함하는 장치.
제7항에 있어서, 상기 미리 설정된 규칙은:
상기 제1 인터리빙 시퀀스는 상기 최대-길이 인터리빙 시퀀스로부터 K_max-A 이상인 모든 인덱스들을 추출하고, 모든 추출된 인덱스들 각각으로부터 K_max-A를 감산함으로써 구성된다는 것이고;
상기 인터리빙 모듈은:
상기 제1 인터리빙 시퀀스를 사용하여 상기 제1 비트 시퀀스에 대해 상기 인터리빙 동작을 수행하여, 상기 제2 비트 시퀀스를 획득하도록 구성되는, 장치.
제7항에 있어서, 상기 미리 설정된 규칙은:
상기 제1 인터리빙 시퀀스는 상기 최대-길이 인터리빙 시퀀스로부터 A 미만 또는 K_max 이상인 모든 인덱스들을 추출하고, 추출된 인덱스들에서 K_max 이상인 인덱스들로부터 K_max-A을 감산함으로써 구성된다는 것이고;
상기 인터리빙 모듈은:
상기 제1 비트 시퀀스에서의 상기 A개의 정보 비트를 정보 비트 인덱스들의 내림차순으로 배열하여, 제3 비트 시퀀스를 획득하고;
상기 제1 인터리빙 시퀀스를 사용하여 상기 제3 비트 시퀀스에 대해 상기 인터리빙 동작을 수행하여, 상기 제2 비트 시퀀스를 획득하도록 구성되는, 장치.
제7항에 있어서, 상기 인터리빙 동작에 사용되는 상기 제2 인터리빙 시퀀스가 상기 최대-길이 인터리빙 시퀀스일 때, 상기 인터리빙 모듈은:
상기 제1 비트 시퀀스를 K_max+L개의 비트를 포함하는 제4 비트 시퀀스로 확장하고 - 상기 제4 비트 시퀀스에서의 처음 K_max-A개의 비트의 값들은 NULL로 설정되고, 나머지 비트들은 (K_max-A+1)번째 비트로부터 상기 제1 비트 시퀀스에서의 비트들에 순차적으로 대응함 - ;
상기 최대-길이 인터리빙 시퀀스를 사용하여 상기 제4 비트 시퀀스에 대해 상기 인터리빙 동작을 수행하여, 제5 비트 시퀀스를 획득하고;
상기 제5 비트 시퀀스로부터 그 값이 NULL인 비트들을 제거함으로써 상기 제2 비트 시퀀스를 획득하도록 구성되는, 장치.
제7항, 제8항, 및 제10항 중 어느 한 항에 있어서, 상기 최대-길이 인터리빙 시퀀스는 본 명세서의 표 1에서의 임의의 시퀀스인, 장치.
제7항 또는 제9항에 있어서, 상기 최대-길이 인터리빙 시퀀스는 본 명세서의 표 2에서의 임의의 시퀀스인, 장치.
인코딩 장치로서,
메모리 및 프로세서를 포함하고,
상기 메모리는 프로그램 명령어를 저장하도록 구성되고;
상기 프로세서는: A개의 인코딩될 정보 비트에 대해 순환 중복 체크(CRC) 인코딩을 수행하여, 제1 비트 시퀀스를 획득하고 - 상기 제1 비트 시퀀스는 L개의 CRC 비트 및 A개의 정보 비트를 포함하고, L 및 A는 양의 정수임 - ;
상기 제1 비트 시퀀스에 대해 인터리빙 동작을 수행하여, 제2 비트 시퀀스를 획득하고 - 상기 인터리빙 동작에 사용되는 제1 인터리빙 시퀀스가 시스템-지원 최대-길이 인터리빙 시퀀스 및 미리 설정된 규칙에 기초하여 획득되고, 상기 제1 인터리빙 시퀀스의 길이는 A+L과 같거나; 또는 상기 인터리빙 동작에 사용되는 제2 인터리빙 시퀀스가 최대-길이 인터리빙 시퀀스이고, 상기 제2 인터리빙 시퀀스의 길이는 K_max+L과 같고, K_max는 상기 최대-길이 인터리빙 시퀀스에 대응하는 최대 정보 비트 수량임 - ; 및
상기 제2 비트 시퀀스에 대해 폴라 인코딩을 수행하도록 구성되는, 장치.
제13항에 있어서, 상기 미리 설정된 규칙은:
상기 제1 인터리빙 시퀀스는 상기 최대-길이 인터리빙 시퀀스로부터 K_max-A 이상인 모든 인덱스들을 추출하고, 모든 추출된 인덱스들 각각으로부터 K_max-A를 감산함으로써 구성된다는 것이고;
상기 프로세서는:
상기 제1 인터리빙 시퀀스를 사용하여 상기 제1 비트 시퀀스에 대해 상기 인터리빙 동작을 수행하여, 상기 제2 비트 시퀀스를 획득하도록 구성되는, 장치.
제13항에 있어서, 상기 미리 설정된 규칙은:
상기 제1 인터리빙 시퀀스는 상기 최대-길이 인터리빙 시퀀스로부터 A 미만 또는 K_max 이상인 모든 인덱스들을 추출하고, 추출된 인덱스들에서 K_max 이상인 인덱스들로부터 K_max-A을 감산함으로써 구성된다는 것이고;
상기 프로세서는:
상기 제1 비트 시퀀스에서의 상기 A개의 정보 비트를 정보 비트 인덱스들의 내림차순으로 배열하여, 제3 비트 시퀀스를 획득하고;
상기 제1 인터리빙 시퀀스를 사용하여 상기 제3 비트 시퀀스에 대해 상기 인터리빙 동작을 수행하여, 상기 제2 비트 시퀀스를 획득하도록 구성되는, 장치.
제13항에 있어서, 상기 인터리빙 동작에 사용되는 상기 제2 인터리빙 시퀀스가 상기 최대-길이 인터리빙 시퀀스일 때, 상기 프로세서는:
상기 제1 비트 시퀀스를 K_max+L개의 비트를 포함하는 제4 비트 시퀀스로 확장하고 - 상기 제4 비트 시퀀스에서의 처음 K_max-A개의 비트의 값들은 NULL로 설정되고, 나머지 비트들은 (K_max-A+1)번째 비트로부터 상기 제1 비트 시퀀스에서의 비트들에 순차적으로 대응함 - ;
상기 최대-길이 인터리빙 시퀀스를 사용하여 상기 제4 비트 시퀀스에 대해 상기 인터리빙 동작을 수행하여, 제5 비트 시퀀스를 획득하고;
상기 제5 비트 시퀀스로부터 그 값이 NULL인 비트들을 제거함으로써 상기 제2 비트 시퀀스를 획득하도록 구성되는, 장치.
제13항, 제14항, 및 제16항 중 어느 한 항에 있어서, 상기 최대-길이 인터리빙 시퀀스는 본 명세서의 표 1에서의 임의의 시퀀스인, 장치.
제13항 또는 제15항에 있어서, 상기 최대-길이 인터리빙 시퀀스는 본 명세서의 표 2에서의 임의의 시퀀스인, 장치.
판독가능 저장 매체로서,
판독가능 저장 매체 및 컴퓨터 프로그램을 포함하고, 상기 컴퓨터 프로그램이 인코딩 장치에 의해 실행될 때 제1항 내지 제6항 중 어느 한 항에 따른 인코딩 방법이 구현되는, 판독가능 저장 매체.
프로그램 제품으로서,
상기 프로그램 제품은 컴퓨터 프로그램을 포함하고, 상기 컴퓨터 프로그램은 판독가능 저장 매체에 저장되고, 인코딩 장치의 적어도 하나의 프로세서가 상기 판독가능 저장 매체로부터 상기 컴퓨터 프로그램을 판독하고 상기 컴퓨터 프로그램을 실행할 때, 상기 인코딩 장치는 제1항 내지 제6항 중 어느 한 항에 따른 인코딩 방법을 구현하는, 프로그램 제품.
디코딩 방법으로서,
수신단에 의해, 디코딩될 정보 비트들을 수신하고, 상기 디코딩될 정보 비트들을 디코딩 및 디인터리빙(de-interleaving)하여, 디코딩된 정보 비트들을 획득하는 단계
를 포함하고,
상기 디인터리빙에 대해 제1 인터리빙 시퀀스 또는 제2 인터리빙 시퀀스가 사용되고, 시스템-지원 최대-길이 인터리빙 시퀀스 및 미리 설정된 규칙에 기초하여 상기 제1 인터리빙 시퀀스가 획득되고, 상기 제1 인터리빙 시퀀스의 길이는 A+L과 같거나; 또는 상기 인터리빙 동작에 사용되는 상기 제2 인터리빙 시퀀스는 상기 최대-길이 인터리빙 시퀀스이고, 상기 제2 인터리빙 시퀀스의 길이는 K_max+L과 같고; A는 정보 비트 수량이고, L은 CRC 비트 수량이고, K_max는 상기 최대-길이 인터리빙 시퀀스에 대응하는 최대 정보 비트 수량인, 방법.
제21항에 있어서, 상기 미리 설정된 규칙은:
상기 제1 인터리빙 시퀀스는 상기 최대-길이 인터리빙 시퀀스로부터 K_max-A 이상인 모든 인덱스들을 추출하고, 모든 추출된 인덱스들 각각으로부터 K_max-A를 감산함으로써 구성된다는 것인, 방법.
제21항에 있어서, 상기 미리 설정된 규칙은:
상기 제1 인터리빙 시퀀스는 상기 최대-길이 인터리빙 시퀀스로부터 A 미만 또는 K_max 이상인 모든 인덱스들을 추출하고, 추출된 인덱스들에서 K_max 이상인 인덱스들로부터 K_max-A을 감산함으로써 구성된다는 것인, 방법.
제21항 또는 제22항에 있어서, 상기 최대-길이 인터리빙 시퀀스는 본 명세서의 표 1에서의 임의의 시퀀스인, 방법.
제21항 또는 제23항에 있어서, 상기 최대-길이 인터리빙 시퀀스는 본 명세서의 표 2에서의 임의의 시퀀스인, 방법.
디코딩 장치로서,
메모리 및 프로세서를 포함하고,
상기 메모리는 프로그램 명령어를 저장하도록 구성되고;
상기 프로세서는:
디코딩될 정보 비트들을 수신하고, 상기 디코딩될 정보 비트들을 디코딩 및 디인터리빙하여, 디코딩된 정보 비트들을 획득하도록 구성되고, 상기 디인터리빙에 대해 제1 인터리빙 시퀀스 또는 제2 인터리빙 시퀀스가 사용되고, 시스템-지원 최대-길이 인터리빙 시퀀스 및 미리 설정된 규칙에 기초하여 상기 제1 인터리빙 시퀀스가 획득되고, 상기 제1 인터리빙 시퀀스의 길이는 A+L과 같거나; 또는 상기 인터리빙 동작에 사용되는 상기 제2 인터리빙 시퀀스는 상기 최대-길이 인터리빙 시퀀스이고, 상기 제2 인터리빙 시퀀스의 길이는 K_max+L과 같고; A는 정보 비트 수량이고, L은 CRC 비트 수량이고, K_max는 상기 최대-길이 인터리빙 시퀀스에 대응하는 최대 정보 비트 수량인, 장치.
제26항에 있어서, 상기 미리 설정된 규칙은:
상기 제1 인터리빙 시퀀스는 상기 최대-길이 인터리빙 시퀀스로부터 K_max-A 이상인 모든 인덱스들을 추출하고, 모든 추출된 인덱스들 각각으로부터 K_max-A를 감산함으로써 구성된다는 것인, 장치.
제26항에 있어서, 상기 미리 설정된 규칙은:
상기 제1 인터리빙 시퀀스는 상기 최대-길이 인터리빙 시퀀스로부터 A 미만 또는 K_max 이상인 모든 인덱스들을 추출하고, 추출된 인덱스들에서 K_max 이상인 인덱스들로부터 K_max-A을 감산함으로써 구성된다는 것인, 장치.
제26항 또는 제27항에 있어서, 상기 최대-길이 인터리빙 시퀀스는 본 명세서의 표 1에서의 임의의 시퀀스인, 장치.
제26항 또는 제28항에 있어서, 상기 최대-길이 인터리빙 시퀀스는 본 명세서의 표 2에서의 임의의 시퀀스인, 장치.
판독가능 저장 매체로서,
판독가능 저장 매체 및 컴퓨터 프로그램을 포함하고, 상기 컴퓨터 프로그램이 디코딩 장치에 의해 실행될 때 제21항 내지 제25항 중 어느 한 항에 따른 디코딩 방법이 구현되는, 판독가능 저장 매체.
프로그램 제품으로서,
상기 프로그램 제품은 컴퓨터 프로그램을 포함하고, 상기 컴퓨터 프로그램은 판독가능 저장 매체에 저장되고, 디코딩 장치의 적어도 하나의 프로세서가 상기 판독가능 저장 매체로부터 상기 컴퓨터 프로그램을 판독하고 상기 컴퓨터 프로그램을 실행하여, 제21항 내지 제25항 중 어느 한 항에 따른 디코딩 방법을 구현하는, 프로그램 제품.