KR20200040300A - Oled 화소 회로 및 oled 디바이스의 열화를 완화하는 방법 - Google Patents

Oled 화소 회로 및 oled 디바이스의 열화를 완화하는 방법 Download PDF

Info

Publication number
KR20200040300A
KR20200040300A KR1020207008322A KR20207008322A KR20200040300A KR 20200040300 A KR20200040300 A KR 20200040300A KR 1020207008322 A KR1020207008322 A KR 1020207008322A KR 20207008322 A KR20207008322 A KR 20207008322A KR 20200040300 A KR20200040300 A KR 20200040300A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
control signal
light emitting
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020207008322A
Other languages
English (en)
Other versions
KR102268916B1 (ko
Inventor
보비아오 장
샤오롱 첸
위-치엔 웬
Original Assignee
선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 filed Critical 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Publication of KR20200040300A publication Critical patent/KR20200040300A/ko
Application granted granted Critical
Publication of KR102268916B1 publication Critical patent/KR102268916B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 OLED 화소 회로 및 OLED 디바이스의 열화를 완화하는 방법을 제공하는데, 제 1 서브 화소 구동 유닛, 제 2 서브 화소 구동 유닛, 제 1 역방향 바이어스 유닛 및 제 2 역방향 바이어스 유닛을 설치하고， 간단한 제어 타이밍을 결합하는 것에 의해， 제 1 발광 다이오드와 제 2 발광 다이오드가 계속 직류 바이어스 상태에 처해 있지 않도록 하고， 또한 제 1 발광 다이오드와 제 2 발광 다이오드가 상이한 프레임 화면 기간에서 교차적으로 발광하도록 한다.

Description

OLED 화소 회로 및 OLED 디바이스의 열화를 완화하는 방법
본 발명은 표시 기술 분야에 관한 것이고，특히 OLED 화소 회로 및 OLED 디바이스의 열화를 완화하는 방법에 관한 것이다.
액티브 매트릭스 유기 발광 다이오드（Active Matrix Organic Light Emitting Diode，AMOLED）가 발광할 수 있는 것은 박막 트랜지스터(Thin Film Transistor，TFT)를 구동하여 포화 상태일 때 발생되는 전류에 의해 구동되는 것이고，전통적인 AMOLED 화소 회로는 일반적으로 2T1C구동 회로이다. 도 1을 참조하면，해당 2T1C회로는 두개의 TFT와 하나의 커패시터（Capacitor）를 포함하고， 그 중에서, T1은 화소 회로의 구동 트랜지스터이고， T2는 스위치 트랜지스터이며， 주사선(Gate)은 스위치 트랜지스터(T2)를 턴 온하고， 데이터 전압(Vdata)은 저장 커패시터(Cst)에 대해 충전을 행하며， 발광 기간 스위치 트랜지스터(T2)를 턴 오프하고， 커패시터에 저장된 전압은 구동 트랜지스터(T1)으로 하여금 도통을 유지하도록 하고， 도통 전류는 발광 다이오드(OLED)로 하여금 발광하도록 한다. 발광 다이오드(OLED)가 장시간 직류 바이어스의 상태에 처해 있기 때문에， 내부의 이온이 극성화되고， 빌트인 전계를 형성하여， 발광 다이오드(OLED)의 임곗값 전압이 끊임없이 커지고 발광 다이오드(OLED)의 발광 휘도가 끊임없이 저하하는 것을 초래하고， 발광 다이오드(OLED)의 수명을 단축시켰다. 그 외, 상이한 그레이 스케일 하에서 발광 다이오드(OLED)의 직류 바이어스 전압이 상이하고， 각각의 서브 화소 발광 다이오드(OLED)의 열화 정도가 상이하기 때문에， 스크린 표시 화면이 불균일하게 되고， 표시 효과에 영향을 준다.
2T1C구동 회로에 존재하는 상술한 문제에 대해， 종래 기술은 추가로 개선되어， 발광 다이오드(OLED)가 장시간 직류 바이어스에 처해 있는 문제를 해결하도록 하였다. 그러나 개선 후의 회로는 통상적으로 많은 전압 제어 선을 필요로 하고， 제어 타이밍도 상대적으로 비교적 복잡하여， 비용을 크게 증가시켰다.
그러므로 종래 기술에 존재하는 문제를 해결하기 위해 OLED 화소 회로 및 OLED 디바이스의 열화를 완화하는 방법을 제공할 필요가 있다.
본 발명의 목적은, 종래의 OLED 화소 회로 중 발광 다이오드가 장시간 직류 바이어스에 처해 있는 것으로 인해 쉽게 열화되는 문제를 해결하기 위해, OLED 화소 회로 및 OLED 디바이스의 열화를 완화하는 방법을 제공하는 것에 있다.
상술한 목적을 달성하기 위해，본 발명에서 제공되는 OLED 화소 회로는 아래와 같은 기술적 사상을 채용한다.
OLED 화소 회로로서，제 1 서브 화소 구동 유닛, 제 2 서브 화소 구동 유닛， 제 1 역방향 바이어스 유닛 및 제 2 역방향 바이어스 유닛을 포함하고，
상기 제 1 서브 화소 구동 유닛은 제 1 박막 트랜지스터, 제 5 박막 트랜지스터, 제 1 커패시터 및 제 1 발광 다이오드를 포함하고,
상기 제 2 서브 화소 구동 유닛은 제 2 박막 트랜지스터, 제 6 박막 트랜지스터, 제 2 커패시터 및 제 2 발광 다이오드를 포함하며,
상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터의 소스는 전원 양전압에 접속되고, 상기 제 1 박막 트랜지스터의 게이트는 제 1 노드에 전기적으로 연결되고， 상기 제 2 박막 트랜지스터의 게이트는 제 2 노드에 전기적으로 연결되며, 상기 제 1 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 양극에 전기적으로 연결되고， 상기 제 2 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 양극에 전기적으로 연결되며,
상기 제 5 박막 트랜지스터, 제 6 박막 트랜지스터의 소스는 데이터 신호에 접속되고, 상기 제 5 박막 트랜지스터의 드레인은 제 1 노드에 전기적으로 연결되고, 상기 제 6 박막 트랜지스터의 드레인은 제 2 노드에 전기적으로 연결되며, 상기 제 5 박막 트랜지스터의 게이트는 제 2 제어 신호에 접속되고, 상기 제 6 박막 트랜지스터의 게이트는 제 3 제어 신호에 접속되며,
상기 제 1 커패시터의 일단은 제 1 노드에 전기적으로 연결되고， 다른 일단은 전원 양전압에 접속되며, 상기 제 2 커패시터의 일단은 제 2 노드에 전기적으로 연결되고， 다른 일단은 전원 양전압에 접속되며,
상기 제 1 역방향 바이어스 유닛은 제 3 박막 트랜지스터, 제 7 박막 트랜지스터 및 제 9 박막 트랜지스터를 포함하고,
상기 제 2 역방향 바이어스 유닛은 제 4 박막 트랜지스터, 제 8 박막 트랜지스터 및 제 10 박막 트랜지스터를 포함하며,
상기 제 3 박막 트랜지스터, 제 4 박막 트랜지스터의 게이트는 제 1 제어 신호에 접속되고, 상기 제 3 박막 트랜지스터, 제 4 박막 트랜지스터의 소스는 전원 양전압에 접속되며, 상기 제 3 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 음극에 전기적으로 연결되고， 상기 제 4 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 음극에 전기적으로 연결되며,
상기 제 7 박막 트랜지스터, 제 8 박막 트랜지스터의 게이트는 제 1 제어 신호에 접속되고, 상기 제 7 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 양극 단자에 전기적으로 연결되고, 상기 제 8 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 양극 단자에 전기적으로 연결되며, 상기 제 7 박막 트랜지스터, 제 8 박막 트랜지스터의 소스는 전원 음전압에 접속되고,
상기 제 9 박막 트랜지스터, 제 10 박막 트랜지스터의 게이트는 제 1 제어 신호에 접속되고, 상기 제 9 박막 트랜지스터, 제 10 박막 트랜지스터의 소스는 전원 음전압에 접속되며, 상기 제 9 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 음극에 전기적으로 연결되고， 상기 제 10 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 음극에 전기적으로 연결되며,
상기 제 1 제어 신호, 제 2 제어 신호, 제 3 제어 신호는 모두 외부 타이밍 컨트롤러에 의해 제공되고,
상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터, 제 3 박막 트랜지스터, 제 4 박막 트랜지스터, 제 5 박막 트랜지스터, 제 6 박막 트랜지스터, 제 7 박막 트랜지스터, 제 8 박막 트랜지스터, 제 9 박막 트랜지스터 및 제 10 박막 트랜지스터는 모두 저온 다결정 실리콘 박막 트랜지스터, 산화물 반도체 박막 트랜지스터, 또는 비결정 실리콘 박막 트랜지스터이다.
본 발명의 OLED 화소 회로 중， 상기 제 1 제어 신호, 제 2 제어 신호 및 제 3 제어 신호는 서로 조합하여 차례대로 제 1 발광 다이오드 전위 저장 단계， 제 1 발광 다이오드 발광 표시 단계, 제 2 발광 다이오드 전위 저장 단계 및 제 2 발광 다이오드 발광 표시 단계에 대응한다.
본 발명의 OLED 화소 회로 중， 상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터, 제 3 박막 트랜지스터, 제 5 박막 트랜지스터, 제 6 박막 트랜지스터, 제 7 박막 트랜지스터, 제 10 박막 트랜지스터는 모두 N형 박막 트랜지스터이고, 상기 제 4 박막 트랜지스터, 제 8 박막 트랜지스터, 제 9 박막 트랜지스터는 모두 P형 박막 트랜지스터이며,
상기 제 1 발광 다이오드 전위 저장 단계에서， 상기 제 1 제어 신호는 저전위를 제공하고， 상기 제 2 제어 신호는 고전위를 제공하며， 상기 제 3 제어 신호는 저전위를 제공하고,
상기 제 1 발광 다이오드 발광 표시 단계에서， 상기 제 1 제어 신호는 저전위를 제공하고， 상기 제 2 제어 신호는 저전위를 제공하며， 상기 제 3 제어 신호는 저전위를 제공하고,
상기 제 2 발광 다이오드 전위 저장 단계에서， 상기 제 1 제어 신호는 고전위를 제공하고， 상기 제 2 제어 신호는 저전위를 제공하며， 상기 제 3 제어 신호는 고전위를 제공하고,
상기 제 2 발광 다이오드 발광 표시 단계에서， 상기 제 1 제어 신호는 고전위를 제공하고， 상기 제 2 제어 신호는 저전위를 제공하며， 상기 제 3 제어 신호는 저전위를 제공한다.
본 발명에서 제공되는 OLED 화소 회로는 아래와 같은 기술적 사상도 채용한다.
OLED 화소 회로로서， 제 1 서브 화소 구동 유닛, 제 2 서브 화소 구동 유닛， 제 1 역방향 바이어스 유닛 및 제 2 역방향 바이어스 유닛을 포함하고，
상기 제 1 서브 화소 구동 유닛은 제 1 박막 트랜지스터, 제 5 박막 트랜지스터, 제 1 커패시터 및 제 1 발광 다이오드를 포함하고,
상기 제 2 서브 화소 구동 유닛은 제 2 박막 트랜지스터, 제 6 박막 트랜지스터, 제 2 커패시터 및 제 2 발광 다이오드를 포함하며,
상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터의 소스는 전원 양전압에 접속되고, 상기 제 1 박막 트랜지스터의 게이트는 제 1 노드에 전기적으로 연결되고， 상기 제 2 박막 트랜지스터의 게이트는 제 2 노드에 전기적으로 연결되며, 상기 제 1 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 양극에 전기적으로 연결되고， 상기 제 2 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 양극에 전기적으로 연결되며,
상기 제 5 박막 트랜지스터, 제 6 박막 트랜지스터의 소스는 데이터 신호에 접속되고, 상기 제 5 박막 트랜지스터의 드레인은 제 1 노드에 전기적으로 연결되고, 상기 제 6 박막 트랜지스터의 드레인은 제 2 노드에 전기적으로 연결되며, 상기 제 5 박막 트랜지스터의 게이트는 제 2 제어 신호에 접속되고, 상기 제 6 박막 트랜지스터의 게이트는 제 3 제어 신호에 접속되며,
상기 제 1 커패시터의 일단은 제 1 노드에 전기적으로 연결되고， 다른 일단은 전원 양전압에 접속되며, 상기 제 2 커패시터의 일단은 제 2 노드에 전기적으로 연결되고， 다른 일단은 전원 양전압에 접속되며,
상기 제 1 역방향 바이어스 유닛은 제 3 박막 트랜지스터, 제 7 박막 트랜지스터 및 제 9 박막 트랜지스터를 포함하고,
상기 제 2 역방향 바이어스 유닛은 제 4 박막 트랜지스터, 제 8 박막 트랜지스터 및 제 10 박막 트랜지스터를 포함하며, 그 중에서,
상기 제 3 박막 트랜지스터, 제 4 박막 트랜지스터의 게이트는 제 1 제어 신호에 접속되고, 상기 제 3 박막 트랜지스터, 제 4 박막 트랜지스터의 소스는 전원 양전압에 접속되며, 상기 제 3 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 음극에 전기적으로 연결되고，상기 제 4 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 음극에 전기적으로 연결되며,
상기 제 7 박막 트랜지스터, 제 8 박막 트랜지스터의 게이트는 제 1 제어 신호에 접속되고, 상기 제 7 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 양극 단자에 전기적으로 연결되고, 상기 제 8 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 양극 단자에 전기적으로 연결되며, 상기 제 7 박막 트랜지스터, 제 8 박막 트랜지스터의 소스는 전원 음전압에 접속되고,
상기 제 9 박막 트랜지스터, 제 10 박막 트랜지스터의 게이트는 제 1 제어 신호에 접속되고, 상기 제 9 박막 트랜지스터, 제 10 박막 트랜지스터의 소스는 전원 음전압에 접속되며, 상기 제 9 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 음극에 전기적으로 연결되고， 상기 제 10 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 음극에 전기적으로 연결된다.
본 발명의 OLED 화소 회로 중， 상기 제 1 제어 신호, 제 2 제어 신호, 제 3 제어 신호는 모두 외부 타이밍 컨트롤러에 의해 제공된다.
본 발명의 OLED 화소 회로 중， 상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터, 제 3 박막 트랜지스터, 제 4 박막 트랜지스터, 제 5 박막 트랜지스터, 제 6 박막 트랜지스터, 제 7 박막 트랜지스터, 제 8 박막 트랜지스터, 제 9 박막 트랜지스터 및 제 10 박막 트랜지스터는 모두 저온 다결정 실리콘 박막 트랜지스터, 산화물 반도체 박막 트랜지스터, 또는 비결정 실리콘 박막 트랜지스터이다.
본 발명의 OLED 화소 회로 중, 상기 제 1 제어 신호, 제 2 제어 신호 및 제 3 제어 신호는 서로 조합하여 차례대로 제 1 발광 다이오드 전위 저장 단계， 제 1 발광 다이오드 발광 표시 단계, 제 2 발광 다이오드 전위 저장 단계 및 제 2 발광 다이오드 발광 표시 단계에 대응한다.
본 발명의 OLED 화소 회로 중， 상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터, 제 3 박막 트랜지스터, 제 5 박막 트랜지스터, 제 6 박막 트랜지스터, 제 7 박막 트랜지스터, 제 10 박막 트랜지스터는 모두 N형 박막 트랜지스터이고, 상기 제 4 박막 트랜지스터, 제 8 박막 트랜지스터, 제 9 박막 트랜지스터는 모두 P형 박막 트랜지스터이며,
상기 제 1 발광 다이오드 전위 저장 단계에서， 상기 제 1 제어 신호는 저전위를 제공하고， 상기 제 2 제어 신호는 고전위를 제공하며， 상기 제 3 제어 신호는 저전위를 제공하고,
상기 제 1 발광 다이오드 발광 표시 단계에서， 상기 제 1 제어 신호는 저전위를 제공하고， 상기 제 2 제어 신호는 저전위를 제공하며， 상기 제 3 제어 신호는 저전위를 제공하고,
상기 제 2 발광 다이오드 전위 저장 단계에서， 상기 제 1 제어 신호는 고전위를 제공하고， 상기 제 2 제어 신호는 저전위를 제공하며， 상기 제 3 제어 신호는 고전위를 제공하고,
상기 제 2 발광 다이오드 발광 표시 단계에서， 상기 제 1 제어 신호는 고전위를 제공하고， 상기 제 2 제어 신호는 저전위를 제공하며， 상기 제 3 제어 신호는 저전위를 제공한다.
본 발명에서는 OLED 디바이스의 열화를 완화하는 방법을 더 제공하였고， 기술적 사상은 아래와 같다.
단계1, OLED 화소 회로를 제공하고,
상기 OLED 화소 회로는 제 1 서브 화소 구동 유닛, 제 2 서브 화소 구동 유닛， 제 1 역방향 바이어스 유닛 및 제 2 역방향 바이어스 유닛을 포함하고，
상기 제 1 서브 화소 구동 유닛은 제 1 박막 트랜지스터, 제 5 박막 트랜지스터, 제 1 커패시터 및 제 1 발광 다이오드를 포함하고,
상기 제 2 서브 화소 구동 유닛은 제 2 박막 트랜지스터, 제 6 박막 트랜지스터, 제 2 커패시터 및 제 2 발광 다이오드를 포함하며, 그 중에서,
상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터의 소스는 전원 양전압에 접속되고, 상기 제 1 박막 트랜지스터의 게이트는 제 1 노드에 전기적으로 연결되고， 상기 제 2 박막 트랜지스터의 게이트는 제 2 노드에 전기적으로 연결되며, 상기 제 1 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 양극에 전기적으로 연결되고，상기 제 2 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 양극에 전기적으로 연결되며,
상기 제 5 박막 트랜지스터, 제 6 박막 트랜지스터의 소스는 데이터 신호에 접속되고, 상기 제 5 박막 트랜지스터의 드레인은 제 1 노드에 전기적으로 연결되고, 상기 제 6 박막 트랜지스터의 드레인은 제 2 노드에 전기적으로 연결되며, 상기 제 5 박막 트랜지스터의 게이트는 제 2 제어 신호에 접속되고, 상기 제 6 박막 트랜지스터의 게이트는 제 3 제어 신호에 접속되며,
상기 제 1 커패시터의 일단은 제 1 노드에 전기적으로 연결되고， 다른 일단은 전원 양전압에 접속되며, 상기 제 2 커패시터의 일단은 제 2 노드에 전기적으로 연결되고， 다른 일단은 전원 양전압에 접속되며,
상기 제 1 역방향 바이어스 유닛은 제 3 박막 트랜지스터, 제 7 박막 트랜지스터 및 제 9 박막 트랜지스터를 포함하고,
상기 제 2 역방향 바이어스 유닛은 제 4 박막 트랜지스터, 제 8 박막 트랜지스터 및 제 10 박막 트랜지스터를 포함하며,
상기 제 3 박막 트랜지스터, 제 4 박막 트랜지스터의 게이트는 제 1 제어 신호에 접속되고, 상기 제 3 박막 트랜지스터, 제 4 박막 트랜지스터의 소스는 전원 양전압에 접속되며, 상기 제 3 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 음극에 전기적으로 연결되고，상기 제 4 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 음극에 전기적으로 연결되며,
상기 제 7 박막 트랜지스터, 제 8 박막 트랜지스터의 게이트는 제 1 제어 신호에 접속되고, 상기 제 7 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 양극 단자에 전기적으로 연결되고, 상기 제 8 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 양극 단자에 전기적으로 연결되며, 상기 제 7 박막 트랜지스터, 제 8 박막 트랜지스터의 소스는 전원 음전압에 접속되고,
상기 제 9 박막 트랜지스터, 제 10 박막 트랜지스터의 게이트는 제 1 제어 신호에 접속되고, 상기 제 9 박막 트랜지스터, 제 10 박막 트랜지스터의 소스는 전원 음전압에 접속되며, 상기 제 9 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 음극에 전기적으로 연결되고，상기 제 10 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 음극에 전기적으로 연결되며,
단계2, 제 1 발광 다이오드 전위 저장 단계에 진입하고， 상기 제 1 발광 다이오드 전위 저장 단계는 N번째 프레임의 화면 기간에 있으며,
상기 제 1 제어 신호, 제 2 제어 신호 및 제 3 제어 신호는 상기 제 4 박막 트랜지스터, 제 5 박막 트랜지스터, 제 8 박막 트랜지스터 및 제 9 박막 트랜지스터가 턴 온되도록 제어하고, 상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터, 제 3 박막 트랜지스터, 제 6 박막 트랜지스터, 제 7 박막 트랜지스터 및 제 10 박막 트랜지스터가 턴 오프되도록 제어하며， 제 1 커패시터는 데이터 신호의 전위를 저장하고，또한 상기 제 2 발광 다이오드는 역방향 바이어스 상태에 처해 있으며,
단계3, 제 1 발광 다이오드 발광 표시 단계에 진입하고， 상기 제 1 발광 다이오드 발광 표시 단계는 N번째 프레임의 화면 기간에 있으며,
상기 제 1 제어 신호, 제 2 제어 신호 및 제 3 제어 신호는 상기 제 1 박막 트랜지스터, 제 4 박막 트랜지스터, 제 8 박막 트랜지스터, 제 9 박막 트랜지스터가 턴 온되도록 제어하고, 상기 제 2 박막 트랜지스터, 제 3 박막 트랜지스터, 제 5 박막 트랜지스터, 제 6 박막 트랜지스터, 제 7 박막 트랜지스터 및 제 10 박막 트랜지스터는 턴 오프되도록 제어하며， 제 1 발광 다이오드는 발광하고， 또한 상기 제 2 발광 다이오드는 계속해서 역방향 바이어스 상태에 처해 있으며,
단계4, 제 2 발광 다이오드 전위 저장 단계에 진입하고， 상기 제 2 발광 다이오드 전위 저장 단계는 N+1번째 프레임의 화면 기간에 있으며,
상기 제 1 제어 신호, 제 2 제어 신호, 제 3 제어 신호는 상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터, 제 3 박막 트랜지스터, 제 6 박막 트랜지스터, 제 7 박막 트랜지스터 및 제 9 박막 트랜지스터가 턴 온되도록 제어하고，상기 제 4 박막 트랜지스터, 제 5 박막 트랜지스터, 제 8 박막 트랜지스터 및 제 10 박막 트랜지스터가 턴 오프되도록 제어하며， 제 2 커패시터가 데이터 신호의 전위를 저장하고， 또한 상기 제 1 발광 다이오드는 역방향 바이어스 상태에 처해 있으며,
단계5, 제 2 발광 다이오드 발광 표시 단계에 진입하고， 상기 제 2 발광 다이오드 발광 표시 단계는 N+1번째 프레임의 화면 기간에 있으며,
상기 제 1 제어 신호, 제 2 제어 신호 및 제 3 제어 신호는 상기 제 2 박막 트랜지스터, 제 3 박막 트랜지스터, 제 7 박막 트랜지스터 및 제 10 박막 트랜지스터가 턴 온되도록 제어하고, 상기 제 1 박막 트랜지스터, 제 4 박막 트랜지스터, 제 5 박막 트랜지스터, 제 6 박막 트랜지스터, 제 8 박막 트랜지스터 및 제 9 박막 트랜지스터가 턴 오프되도록 제어하며， 제 2 발광 다이오드가 발광하고， 또한 상기 제 1 발광 다이오드가 계속해서 역방향 바이어스 상태에 처해 있다.
본 발명의 OLED 디바이스의 열화를 완화하는 방법 중， 상기 제 1 제어 신호, 제 2 제어 신호, 제 3 제어 신호는 모두 외부 타이밍 컨트롤러에 의해 제공된다.
본 발명의 OLED 디바이스의 열화를 완화하는 방법 중， 상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터, 제 3 박막 트랜지스터, 제 4 박막 트랜지스터, 제 5 박막 트랜지스터, 제 6 박막 트랜지스터, 제 7 박막 트랜지스터, 제 8 박막 트랜지스터, 제 9 박막 트랜지스터 및 제 10 박막 트랜지스터는 모두 저온 다결정 실리콘 박막 트랜지스터, 산화물 반도체 박막 트랜지스터, 또는 비결정 실리콘 박막 트랜지스터이다.
본 발명의 OLED 디바이스의 열화를 완화하는 방법 중， 상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터, 제 3 박막 트랜지스터, 제 5 박막 트랜지스터, 제 6 박막 트랜지스터, 제 7 박막 트랜지스터, 제 10 박막 트랜지스터는 모두 N형 박막 트랜지스터이고, 상기 제 4 박막 트랜지스터, 제 8 박막 트랜지스터, 제 9 박막 트랜지스터는 모두 P형 박막 트랜지스터이며,
상기 제 1 발광 다이오드 전위 저장 단계에서， 상기 제 1 제어 신호는 저전위를 제공하고， 상기 제 2 제어 신호는 고전위를 제공하며， 상기 제 3 제어 신호는 저전위를 제공하고,
상기 제 1 발광 다이오드 발광 표시 단계에서， 상기 제 1 제어 신호는 저전위를 제공하고， 상기 제 2 제어 신호는 저전위를 제공하며， 상기 제 3 제어 신호는 저전위를 제공하고,
상기 제 2 발광 다이오드 전위 저장 단계에서， 상기 제 1 제어 신호는 고전위를 제공하고， 상기 제 2 제어 신호는 저전위를 제공하며， 상기 제 3 제어 신호는 고전위를 제공하고,
상기 제 2 발광 다이오드 발광 표시 단계에서， 상기 제 1 제어 신호는 고전위를 제공하고， 상기 제 2 제어 신호는 저전위를 제공하며， 상기 제 3 제어 신호는 저전위를 제공한다.
본 발명의 OLED 화소 회로 및 OLED 디바이스의 열화를 완화하는 방법은， 제 1 서브 화소 구동 유닛, 제 2 서브 화소 구동 유닛, 제 1 역방향 바이어스 유닛 및 제 2 역방향 바이어스 유닛을 설치하고， 간단한 제어 타이밍을 결합하는 것에 의해， 제 1 발광 다이오드와 제 2 발광 다이오드가 계속 직류 바이어스 상태에 처해 있지 않도록 하고， 또한 제 1 발광 다이오드와 제 2 발광 다이오드가 상이한 프레임 화면 기간에서 교차적으로 발광하도록 하여， 제 1 발광 다이오드와 제 2 발광 다이오드의 발광 시간을 감소시켰고， 제 1 발광 다이오드와 제 2 발광 다이오드의 열화를 완화시켰으며， 패널의 표시 품질을 개선시켰다.
본 발명의 상술한 내용을 보다 이해하기 쉽게 하기 위해, 아래에서 특별히 바람직한 실시 예를 예로 들고， 또한 첨부한 도면을 결합하여，아래와 같이 상세하게 설명했다.
이하 첨부된 도면과 결합하여 본 발명의 구체적인 실시형태에 대해 상세하게 설명하는 것을 통해 본 발명의 기술적 사상 및 기타 유익한 효과를 명백히 한다.
도 1은 종래의 2T1C구조의 OLED 화소 회로의 회로도이다.
도 2는 본 발명의 OLED 화소 회로의 회로도이다.
도 3은 본 발명의 OLED 화소 회로의 타이밍 차트이다.
도 4는 본 발명의 OLED 디바이스의 열화를 완화하는 방법의 단계2의 개략도이다.
도 5는 본 발명의 OLED 디바이스의 열화를 완화하는 방법의 단계3의 개략도이다.
도 6은 본 발명의 OLED 디바이스의 열화를 완화하는 방법의 단계4의 개략도이다.
도 7은 본 발명의 OLED 디바이스의 열화를 완화하는 방법의 단계5의 개략도이다.
본 발명에서 실시하는 기술적 수단 및 그 효과를 추가로 설명하기 위해, 이하 본 발명의 바람직한 실시 예 및 그 첨부된 도면을 결합하여 상세한 설명을 행한다. 설명된 실시 예는 본 발명의 일부 실시 예 일뿐, 전체 실시 예가 아니라는 점은 명확한 것이다. 본 발명 중의 실시 예에 근거하여 본 기술 분야의 통상의 기술자는 창조적인 작업을 행하지 않은 전제하에 획득한 모든 기타 실시 예는 모두 본 발명의 보호 범위에 속한다.
도 2를 참조하면， 본 발명에서는 OLED 화소 회로를 제공하고， 해당 OLED 화소 회로는 제 1 서브 화소 구동 유닛(101), 제 2 서브 화소 구동 유닛(102), 제 1 역방향 바이어스 유닛(103) 및 제 2 역방향 바이어스 유닛(104)을 포함하며, 그 중에서, 제 1 서브 화소 구동 유닛(101)은 제 1 박막 트랜지스터(T1), 제 5 박막 트랜지스터(T5), 제 1 커패시터(C1) 및 제 1 발광 다이오드(OLED1)를 포함하고, 제 2 서브 화소 구동 유닛(102)은 제 2 박막 트랜지스터(T2), 제 6 박막 트랜지스터(T6), 제 2 커패시터(C2) 및 제 2 발광 다이오드(OLED2)를 포함하며, 제 1 역방향 바이어스 유닛(103)은 제 3 박막 트랜지스터(T3), 제 7 박막 트랜지스터(T7) 및 제 9 박막 트랜지스터(T9)를 포함하고, 제 2 역방향 바이어스 유닛(104)은 제 4 박막 트랜지스터(T4), 제 8 박막 트랜지스터(T8) 및 제 10 박막 트랜지스터(T10)를 포함한다.
추가로, 제 1 박막 트랜지스터(T1), 제 2 박막 트랜지스터(T2)의 소스는 전원 양전압(OVDD)에 접속되고, 제 1 박막 트랜지스터(T1)의 게이트는 제 1 노드(N1)에 전기적으로 연결되고， 제 2 박막 트랜지스터(T2)의 게이트는 제 2 노드(N2)에 전기적으로 연결되며, 제 1 박막 트랜지스터(T1)의 드레인은 제 1 발광 다이오드(OLED1)의 양극에 전기적으로 연결되고， 제 2 박막 트랜지스터(T2)의 드레인은 제 2 발광 다이오드(OLED2)의 양극에 전기적으로 연결되며,
제 5 박막 트랜지스터(T5), 제 6 박막 트랜지스터(T6)의 소스는 데이터 신호(Vdata)에 접속되고, 제 5 박막 트랜지스터(T5)의 드레인은 제 1 노드(N1)에 전기적으로 연결되고, 제 6 박막 트랜지스터(T6)의 드레인은 제 2 노드(N2)에 전기적으로 연결되며, 제 5 박막 트랜지스터(T5)의 게이트는 제 2 제어 신호(S2)에 접속되고， 제 6 박막 트랜지스터(T6)의 게이트는 제 3 제어 신호(S3)에 접속되며,
제 1 커패시터(C1)의 일단은 제 1 노드(N1)에 전기적으로 연결되고， 다른 일단은 전원 양전압(OVDD)에 접속되며, 제 2 커패시터(C2)의 일단은 제 2 노드(N2)에 전기적으로 연결되고， 다른 일단은 전원 양전압(OVDD)에 접속되며,
제 3 박막 트랜지스터(T3), 제 4 박막 트랜지스터(T4)의 게이트는 제 1 제어 신호(S1)에 접속되고, 제 3 박막 트랜지스터(T3), 제 4 박막 트랜지스터(T4)의 소스는 전원 양전압(OVDD)에 접속되며, 제 3 박막 트랜지스터(T3)의 드레인은 제 1 발광 다이오드(OLED1)의 음극에 전기적으로 연결되고， 제 4 박막 트랜지스터(T4)의 드레인은 제 2 발광 다이오드(OLED2)의 음극에 전기적으로 연결되며,
제 7 박막 트랜지스터(T7), 제 8 박막 트랜지스터(T8)의 게이트는 제 1 제어 신호(S1)에 접속되고, 제 7 박막 트랜지스터(T7)의 드레인은 제 1 발광 다이오드(OLED1)의 양극 단자에 전기적으로 연결되고， 제 8 박막 트랜지스터(T8)의 드레인은 제 2 발광 다이오드(OLED2)의 양극 단자에 전기적으로 연결되며, 제 7 박막 트랜지스터(T7), 제 8 박막 트랜지스터(T8)의 소스는 전원 음전압(OVSS)에 접속되고,
제 9 박막 트랜지스터(T9), 제 10 박막 트랜지스터(T10)의 게이트는 제 1 제어 신호(S1)에 접속되고, 제 9 박막 트랜지스터(T9), 제 10 박막 트랜지스터(T10)의 소스는 전원 음전압(OVSS)에 접속되며, 제 9 박막 트랜지스터(T9)의 드레인은 제 1 발광 다이오드(OLED1)의 음극에 전기적으로 연결되고， 제 10 박막 트랜지스터(T10)의 드레인은 제 2 발광 다이오드(OLED2)의 음극에 전기적으로 연결된다.
구체적으로, 제 1 박막 트랜지스터(T1), 제 2 박막 트랜지스터(T2), 제 3 박막 트랜지스터(T3), 제 4 박막 트랜지스터(T4), 제 5 박막 트랜지스터(T5), 제 6 박막 트랜지스터(T6), 제 7 박막 트랜지스터(T7), 제 8 박막 트랜지스터(T8), 제 9 박막 트랜지스터(T9) 및 제 10 박막 트랜지스터(T10)는 모두 저온 다결정 실리콘 박막 트랜지스터, 산화물 반도체 박막 트랜지스터, 또는 비결정 실리콘 박막 트랜지스터이다. 추가로, 제 1 박막 트랜지스터(T1), 제 2 박막 트랜지스터(T2), 제 3 박막 트랜지스터(T3), 제 5 박막 트랜지스터(T5), 제 6 박막 트랜지스터(T6), 제 7 박막 트랜지스터(T7), 제 10 박막 트랜지스터(T10)는 모두 N형 박막 트랜지스터이고, 제 4 박막 트랜지스터(T4), 제 8 박막 트랜지스터(T8), 제 9 박막 트랜지스터(T9)는 모두 P형 박막 트랜지스터이다.
구체적으로, 제 1 제어 신호(S1), 제 2 제어 신호(S2), 제 3 제어 신호(S3)는 모두 외부 타이밍 컨트롤러에 의해 제공된다.
도 3은 본 발명의 실시 예의 OLED 화소 회로 중 각각의 제어 신호의 타이밍 차트이다. 도 2와 도 3을 공통으로 참조하면， 본 실시 예의 제 1 제어 신호(S1), 제 2 제어 신호(S2) 및 제 3 제어 신호(S3)는 서로 조합하여 차례대로 제 1 발광 다이오드 전위 저장 단계(t1)， 제 1 발광 다이오드 발광 표시 단계(t2), 제 2 발광 다이오드 전위 저장 단계(t3) 및 제 2 발광 다이오드 발광 표시 단계(t4)에 대응한다. 그 중에서, 제 1 발광 다이오드 전위 저장 단계(t1)와 제 1 발광 다이오드 발광 표시 단계(t2)는 모두 N번째 프레임의 화면 기간에 있고, 제 2 발광 다이오드 전위 저장 단계(t3)와 제 2 발광 다이오드 발광 표시 단계(t4)는 모두 N+1번째 프레임의 화면 기간에 있다.
도 4 내지 도 7을 참조하고， 또한 도 2와 도 3을 결합하면， 본 발명의 OLED 화소 회로의 작동 과정은 아래와 같다.
도 3과 도 4를 참조하면， 제 1 발광 다이오드 전위 저장 단계(t1)에서， 제 1 제어 신호(S1)는 저전위를 제공하고， 제 2 제어 신호(S2)는 고전위를 제공하며， 제 3 제어 신호(S3)는 저전위를 제공하기 때문에， 제 4 박막 트랜지스터(T4), 제 5 박막 트랜지스터(T5), 제 8 박막 트랜지스터(T8) 및 제 9 박막 트랜지스터(T9)가 턴 온되도록 제어하고， 제 1 박막 트랜지스터(T1), 제 2 박막 트랜지스터(T2), 제 3 박막 트랜지스터(T3), 제 6 박막 트랜지스터(T6), 제 7 박막 트랜지스터(T7) 및 제 10 박막 트랜지스터(T10)가 턴 오프되도록 제어하며， 제 1 커패시터(C1)는 데이터 신호(Vdata)의 전위를 저장하고， 또한 제 2 발광 다이오드(OLED2)는 역방향 바이어스 상태에 처해 있으며，즉 제 2 발광 다이오드(OLED2)의 양극 단자는 전원 음전압(OVSS)에 접속되고， 음극 단자는 전원 양전압(OVDD)에 접속된다.
도 3과 도 5를 참조하면， 제 1 발광 다이오드 발광 표시 단계(t2)에서， 제 1 제어 신호(S1)는 저전위를 제공하고， 제 2 제어 신호(S2)는 저전위를 제공하며， 제 3 제어 신호(S3)는 저전위를 제공하고， 제 1 박막 트랜지스터(T1), 제 4 박막 트랜지스터(T4), 제 8 박막 트랜지스터(T8), 제 9 박막 트랜지스터(T9)가 턴 온되도록 제어하고， 제 2 박막 트랜지스터(T2), 제 3 박막 트랜지스터(T3), 제 5 박막 트랜지스터(T5), 제 6 박막 트랜지스터(T6), 제 7 박막 트랜지스터(T7) 및 제 10 박막 트랜지스터(T10)가 턴 오프되도록 제어하며， 제 1 발광 다이오드(OLED1)는 발광하고， 또한 제 2 발광 다이오드(OLED2)는 계속해서 역방향 바이어스 상태에 처해 있다.
도 3과 도 6을 참조하면， 제 2 발광 다이오드 전위 저장 단계(t3)에서， 제 1 제어 신호(S1)는 고전위를 제공하고， 제 2 제어 신호(S2)는 저전위를 제공하며， 제 3 제어 신호(S3)는 고전위를 제공하고， 제 1 박막 트랜지스터(T1), 제 2 박막 트랜지스터(T2), 제 3 박막 트랜지스터(T3), 제 6 박막 트랜지스터(T6), 제 7 박막 트랜지스터(T7) 및 제 9 박막 트랜지스터(T9)가 턴 온되도록 제어하고， 제 4 박막 트랜지스터(T4), 제 5 박막 트랜지스터(T5), 제 8 박막 트랜지스터(T8) 및 제 10 박막 트랜지스터(T10)가 턴 오프되도록 제어하며， 제 2 커패시터(C2)는 데이터 신호(Vdata)의 전위를 저장하고， 또한 제 1 발광 다이오드(OLED1)는 역방향 바이어스 상태에 처해 있으며， 즉 제 1 발광 다이오드(OLED1)의 양극 단자는 전원 음전압(OVSS)에 접속되고， 음극 단자는 전원 양전압(OVDD)에 접속된다.
도 3과 도 7을 참조하면， 제 2 발광 다이오드 발광 표시 단계(t4)에서， 제 1 제어 신호(S1)는 고전위를 제공하고， 제 2 제어 신호(S2)는 저전위를 제공하며， 제 3 제어 신호(S3)는 저전위를 제공하고， 제 2 박막 트랜지스터(T2), 제 3 박막 트랜지스터(T3), 제 7 박막 트랜지스터(T7) 및 제 10 박막 트랜지스터(T10)가 턴 온되도록 제어하고， 제 1 박막 트랜지스터(T1), 제 4 박막 트랜지스터(T4), 제 5 박막 트랜지스터(T5), 제 6 박막 트랜지스터(T6), 제 8 박막 트랜지스터(T8) 및 제 9 박막 트랜지스터(T9)가 턴 오프되도록 제어하며， 제 2 발광 다이오드(OLED2)가 발광하고， 또한 제 1 발광 다이오드(OLED1)가 계속해서 역방향 바이어스 상태에 처해 있다.
본 발명의 OLED 화소 회로는， 제 1 서브 화소 구동 유닛, 제 2 서브 화소 구동 유닛, 제 1 역방향 바이어스 유닛 및 제 2 역방향 바이어스 유닛을 설치하고， 간단한 제어 타이밍을 결합하는 것에 의해， 제 1 발광 다이오드와 제 2 발광 다이오드가 계속 직류 바이어스 상태에 처해 있지 않도록 하고， 또한 제 1 발광 다이오드와 제 2 발광 다이오드가 교차적으로 발광하도록 하여， 제 1 발광 다이오드와 제 2 발광 다이오드의 발광 시간을 감소시켰고， 제 1 발광 다이오드와 제 2 발광 다이오드의 열화를 완화시켰으며， 패널의 표시 품질을 개선시켰다.
도 4 내지 도 7을 참조하고， 또한 도 2와 도 3을 결합하면， 상술한 OLED 화소 회로에 근거하여， 본 발명에서는 OLED 디바이스의 열화를 완화하는 방법을 더 제공하였고， 이하와 같은 단계를 포함한다.
단계1, OLED 화소 회로를 제공하고,
OLED 화소 회로는 제 1 서브 화소 구동 유닛(101), 제 2 서브 화소 구동 유닛(102)， 제 1 역방향 바이어스 유닛(103) 및 제 2 역방향 바이어스 유닛(104)을 포함하고，
제 1 서브 화소 구동 유닛(101)은 제 1 박막 트랜지스터(T1), 제 5 박막 트랜지스터(T5), 제 1 커패시터(C1) 및 제 1 발광 다이오드(OLED1)를 포함하고,
제 2 서브 화소 구동 유닛(102)는 제 2 박막 트랜지스터(T2), 제 6 박막 트랜지스터(T6), 제 2 커패시터(C2) 및 제 2 발광 다이오드(OLED2)를 포함하며, 그 중에서,
제 1 박막 트랜지스터(T1), 제 2 박막 트랜지스터(T2)의 소스는 전원 양전압(OVDD)에 접속되고, 제 1 박막 트랜지스터(T1)의 게이트는 제 1 노드(N1)에 전기적으로 연결되고， 제 2 박막 트랜지스터(T2)의 게이트는 제 2 노드(N2)에 전기적으로 연결되며, 제 1 박막 트랜지스터(T1)의 드레인은 제 1 발광 다이오드(OLED1)의 양극에 전기적으로 연결되고， 제 2 박막 트랜지스터(T2)의 드레인은 제 2 발광 다이오드(OLED2)의 양극에 전기적으로 연결되며,
제 5 박막 트랜지스터(T5), 제 6 박막 트랜지스터(T6)의 소스는 데이터 신호(Vdata)에 접속되고, 제 5 박막 트랜지스터(T5)의 드레인은 제 1 노드(N1)에 전기적으로 연결되고, 제 6 박막 트랜지스터(T6)의 드레인은 제 2 노드(N2)에 전기적으로 연결되며, 제 5 박막 트랜지스터(T5)의 게이트는 제 2 제어 신호(S2)에 접속되고， 제 6 박막 트랜지스터(T6)의 게이트는 제 3 제어 신호(S3)에 접속되며,
제 1 커패시터(C1)의 일단은 제 1 노드(N1)에 전기적으로 연결되고， 다른 일단은 전원 양전압(OVDD)에 접속되며, 제 2 커패시터(C2)의 일단은 제 2 노드(N2)에 전기적으로 연결되고， 다른 일단은 전원 양전압(OVDD)에 접속되며,
제 1 역방향 바이어스 유닛(103)은 제 3 박막 트랜지스터(T3), 제 7 박막 트랜지스터(T7) 및 제 9 박막 트랜지스터(T9)를 포함하고,
제 2 역방향 바이어스 유닛(104)는 제 4 박막 트랜지스터(T4), 제 8 박막 트랜지스터(T8) 및 제 10 박막 트랜지스터(T10)를 포함하며, 그 중에서,
제 3 박막 트랜지스터(T3), 제 4 박막 트랜지스터(T4)의 게이트는 제 1 제어 신호(S1)에 접속되고, 제 3 박막 트랜지스터(T3), 제 4 박막 트랜지스터(T4)의 소스는 전원 양전압(OVDD)에 접속되며, 제 3 박막 트랜지스터(T3)의 드레인은 제 1 발광 다이오드(OLED1)의 음극에 전기적으로 연결되고， 제 4 박막 트랜지스터(T4)의 드레인은 제 2 발광 다이오드(OLED2)의 음극에 전기적으로 연결되며,
제 7 박막 트랜지스터(T7), 제 8 박막 트랜지스터(T8)의 게이트는 제 1 제어 신호(S1)에 접속되고, 제 7 박막 트랜지스터(T7)의 드레인은 제 1 발광 다이오드(OLED1)의 양극 단자에 전기적으로 연결되고， 제 8 박막 트랜지스터(T8)의 드레인은 제 2 발광 다이오드(OLED2)의 양극 단자에 전기적으로 연결되며, 제 7 박막 트랜지스터(T7), 제 8 박막 트랜지스터(T8)의 소스는 전원 음전압(OVSS)에 접속되고,
제 9 박막 트랜지스터(T9), 제 10 박막 트랜지스터(T10)의 게이트는 제 1 제어 신호(S1)에 접속되고, 제 9 박막 트랜지스터(T9), 제 10 박막 트랜지스터(T10)의 소스는 전원 음전압(OVSS)에 접속되며, 제 9 박막 트랜지스터(T9)의 드레인은 제 1 발광 다이오드(OLED1)의 음극에 전기적으로 연결되고， 제 10 박막 트랜지스터(T10)의 드레인은 제 2 발광 다이오드(OLED2)의 음극에 전기적으로 연결되며,
단계2, 제 1 발광 다이오드 전위 저장 단계(t1)에 진입하고,
제 1 제어 신호(S1), 제 2 제어 신호(S2) 및 제 3 제어 신호(S3)는 제 4 박막 트랜지스터(T4), 제 5 박막 트랜지스터(T5), 제 8 박막 트랜지스터(T8) 및 제 9 박막 트랜지스터(T9)가 턴 온되도록 제어하고， 제 1 박막 트랜지스터(T1), 제 2 박막 트랜지스터(T2), 제 3 박막 트랜지스터(T3), 제 6 박막 트랜지스터(T6), 제 7 박막 트랜지스터(T7) 및 제 10 박막 트랜지스터(T10)가 턴 오프되도록 제어하며， 제 1 커패시터(C1)는 데이터 신호(Vdata)의 전위를 저장하고， 또한 제 2 발광 다이오드(OLED2)는 역방향 바이어스 상태에 처해 있으며,
단계3, 제 1 발광 다이오드 발광 표시 단계(t2)에 진입하고,
제 1 제어 신호(S1), 제 2 제어 신호(S2) 및 제 3 제어 신호(S3)는 제 1 박막 트랜지스터(T1), 제 4 박막 트랜지스터(T4), 제 8 박막 트랜지스터(T8), 제 9 박막 트랜지스터(T9)가 턴 온되도록 제어하고， 제 2 박막 트랜지스터(T2), 제 3 박막 트랜지스터(T3), 제 5 박막 트랜지스터(T5), 제 6 박막 트랜지스터(T6), 제 7 박막 트랜지스터(T7) 및 제 10 박막 트랜지스터(T10)가 턴 오프되도록 제어하며， 제 1 발광 다이오드(OLED1)는 발광하고， 또한 제 2 발광 다이오드(OLED2)는 계속해서 역방향 바이어스 상태에 처해 있으며,
단계4, 제 2 발광 다이오드 전위 저장 단계(t3)에 진입하고,
제 1 제어 신호(S1), 제 2 제어 신호(S2), 제 3 제어 신호(S3)는 제 1 박막 트랜지스터(T1), 제 2 박막 트랜지스터(T2), 제 3 박막 트랜지스터(T3), 제 6 박막 트랜지스터(T6), 제 7 박막 트랜지스터(T7) 및 제 9 박막 트랜지스터(T9)가 턴 온되도록 제어하고， 제 4 박막 트랜지스터(T4), 제 5 박막 트랜지스터(T5), 제 8 박막 트랜지스터(T8) 및 제 10 박막 트랜지스터(T10)가 턴 오프되도록 제어하며， 제 2 커패시터(C2)는 데이터 신호(Vdata)의 전위를 저장하고， 또한 제 1 발광 다이오드(OLED1)는 역방향 바이어스 상태에 처해 있으며,
단계5, 제 2 발광 다이오드 발광 표시 단계(t4)에 진입하고,
제 1 제어 신호(S1), 제 2 제어 신호(S2) 및 제 3 제어 신호(S3)는 제 2 박막 트랜지스터(T2), 제 3 박막 트랜지스터(T3), 제 7 박막 트랜지스터(T7) 및 제 10 박막 트랜지스터(T10)가 턴 온되도록 제어하고， 제 1 박막 트랜지스터(T1), 제 4 박막 트랜지스터(T4), 제 5 박막 트랜지스터(T5), 제 6 박막 트랜지스터(T6), 제 8 박막 트랜지스터(T8) 및 제 9 박막 트랜지스터(T9)가 턴 오프되도록 제어하며， 제 2 발광 다이오드(OLED2)가 발광하고， 또한 제 1 발광 다이오드(OLED1)가 계속해서 역방향 바이어스 상태에 처해 있다.
바람직하게는, 제 1 제어 신호(S1), 제 2 제어 신호(S2), 제 3 제어 신호(S3)는 모두 외부 타이밍 컨트롤러에 의해 제공된다.
바람직하게는, 제 1 박막 트랜지스터(T1), 제 2 박막 트랜지스터(T2), 제 3 박막 트랜지스터(T3), 제 4 박막 트랜지스터(T4), 제 5 박막 트랜지스터(T5), 제 6 박막 트랜지스터(T6), 제 7 박막 트랜지스터(T7), 제 8 박막 트랜지스터(T8), 제 9 박막 트랜지스터(T9) 및 제 10 박막 트랜지스터(T10)는 모두 저온 다결정 실리콘 박막 트랜지스터, 산화물 반도체 박막 트랜지스터, 또는 비결정 실리콘 박막 트랜지스터이다.
바람직하게는, 제 1 박막 트랜지스터(T1), 제 2 박막 트랜지스터(T2), 제 3 박막 트랜지스터(T3), 제 5 박막 트랜지스터(T5), 제 6 박막 트랜지스터(T6), 제 7 박막 트랜지스터(T7), 제 10 박막 트랜지스터(T10)는 모두 N형 박막 트랜지스터이고, 제 4 박막 트랜지스터(T4), 제 8 박막 트랜지스터(T8), 제 9 박막 트랜지스터(T9)는 모두 P형 박막 트랜지스터이며,
제 1 발광 다이오드 전위 저장 단계(t1)에서， 제 1 제어 신호(S1)는 저전위를 제공하고， 제 2 제어 신호(S2)는 고전위를 제공하며， 제 3 제어 신호(S3)는 저전위를 제공하고,
제 1 발광 다이오드 발광 표시 단계(t2)에서， 제 1 제어 신호(S1)는 저전위를 제공하고， 제 2 제어 신호(S2)는 저전위를 제공하며， 제 3 제어 신호(S3)는 저전위를 제공하고,
제 2 발광 다이오드 전위 저장 단계(t3)에서， 제 1 제어 신호(S1)는 고전위를 제공하고， 제 2 제어 신호(S2)는 저전위를 제공하며， 제 3 제어 신호(S3)는 고전위를 제공하고,
제 2 발광 다이오드 발광 표시 단계(t4)에서， 제 1 제어 신호(S1)는 고전위를 제공하고， 제 2 제어 신호(S2)는 저전위를 제공하며， 제 3 제어 신호(S3)는 저전위를 제공한다.
본 발명의 OLED 화소 회로 및 OLED 디바이스의 열화를 완화하는 방법은, 제 1 서브 화소 구동 유닛, 제 2 서브 화소 구동 유닛, 제 1 역방향 바이어스 유닛 및 제 2 역방향 바이어스 유닛을 설치하고， 간단한 제어 타이밍을 결합하는 것에 의해， 제 1 발광 다이오드와 제 2 발광 다이오드가 계속 직류 바이어스 상태에 처해 있지 않도록 하고， 또한 제 1 발광 다이오드와 제 2 발광 다이오드가 상이한 프레임 화면 기간에서 교차적으로 발광하도록 하여， 제 1 발광 다이오드와 제 2 발광 다이오드의 발광 시간을 감소시켰고， 제 1 발광 다이오드와 제 2 발광 다이오드의 열화를 완화시켰으며， 패널의 표시 품질을 개선시켰다.
상술한 바를 종합하면， 본 발명에서 이미 바람직한 실시 예로 위와 같이 개시하였지만， 상술한 바람직한 실시 예는 본 발명을 제한하는데 사용되는 것이 아니고， 본 기술 분야의 통상의 기술자는 본 발명의 취지와 범위를 이탈하지 않는 범위 내에서， 각종 변경과 윤색을 모두 행할 수 있기 때문에 본 발명의 보호 범위는 청구항에서 정의한 범위를 기준으로 한다.

Claims (12)

  1. OLED 화소 회로로서,
    제 1 서브 화소 구동 유닛, 제 2 서브 화소 구동 유닛， 제 1 역방향 바이어스 유닛 및 제 2 역방향 바이어스 유닛을 포함하고，
    상기 제 1 서브 화소 구동 유닛은 제 1 박막 트랜지스터, 제 5 박막 트랜지스터, 제 1 커패시터 및 제 1 발광 다이오드를 포함하고,
    상기 제 2 서브 화소 구동 유닛은 제 2 박막 트랜지스터, 제 6 박막 트랜지스터, 제 2 커패시터 및 제 2 발광 다이오드를 포함하며,
    상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터의 소스는 전원 양전압에 접속되고, 상기 제 1 박막 트랜지스터의 게이트는 제 1 노드에 전기적으로 연결되고， 상기 제 2 박막 트랜지스터의 게이트는 제 2 노드에 전기적으로 연결되며, 상기 제 1 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 양극에 전기적으로 연결되고， 상기 제 2 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 양극에 전기적으로 연결되며,
    상기 제 5 박막 트랜지스터, 제 6 박막 트랜지스터의 소스는 데이터 신호에 접속되고, 상기 제 5 박막 트랜지스터의 드레인은 제 1 노드에 전기적으로 연결되고, 상기 제 6 박막 트랜지스터의 드레인은 제 2 노드에 전기적으로 연결되며, 상기 제 5 박막 트랜지스터의 게이트는 제 2 제어 신호에 접속되고, 상기 제 6 박막 트랜지스터의 게이트는 제 3 제어 신호에 접속되며,
    제 1 커패시터의 일단은 제 1 노드에 전기적으로 연결되고， 다른 일단은 전원 양전압에 접속되며, 제 2 커패시터의 일단은 제 2 노드에 전기적으로 연결되고， 다른 일단은 전원 양전압에 접속되며,
    상기 제 1 역방향 바이어스 유닛은 제 3 박막 트랜지스터, 제 7 박막 트랜지스터 및 제 9 박막 트랜지스터를 포함하고,
    상기 제 2 역방향 바이어스 유닛은 제 4 박막 트랜지스터, 제 8 박막 트랜지스터 및 제 10 박막 트랜지스터를 포함하며,
    상기 제 3 박막 트랜지스터, 제 4 박막 트랜지스터의 게이트는 제 1 제어 신호에 접속되고, 상기 제 3 박막 트랜지스터, 제 4 박막 트랜지스터의 소스는 전원 양전압에 접속되며, 상기 제 3 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 음극에 전기적으로 연결되고，상기 제 4 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 음극에 전기적으로 연결되며,
    상기 제 7 박막 트랜지스터, 제 8 박막 트랜지스터의 게이트는 제 1 제어 신호에 접속되고, 상기 제 7 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 양극 단자에 전기적으로 연결되고, 상기 제 8 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 양극 단자에 전기적으로 연결되며, 상기 제 7 박막 트랜지스터, 제 8 박막 트랜지스터의 소스는 전원 음전압에 접속되고,
    상기 제 9 박막 트랜지스터, 제 10 박막 트랜지스터의 게이트는 제 1 제어 신호에 접속되고, 상기 제 9 박막 트랜지스터, 제 10 박막 트랜지스터의 소스는 전원 음전압에 접속되며, 상기 제 9 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 음극에 전기적으로 연결되고，상기 제 10 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 음극에 전기적으로 연결되며,
    상기 제 1 제어 신호, 제 2 제어 신호, 제 3 제어 신호는 모두 외부 타이밍 컨트롤러에 의해 제공되고,
    상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터, 제 3 박막 트랜지스터, 제 4 박막 트랜지스터, 제 5 박막 트랜지스터, 제 6 박막 트랜지스터, 제 7 박막 트랜지스터, 제 8 박막 트랜지스터, 제 9 박막 트랜지스터 및 제 10 박막 트랜지스터는 모두 저온 다결정 실리콘 박막 트랜지스터, 산화물 반도체 박막 트랜지스터, 또는 비결정 실리콘 박막 트랜지스터인
    OLED 화소 회로.
  2. 제1항에 있어서,
    상기 제 1 제어 신호, 제 2 제어 신호 및 제 3 제어 신호는 서로 조합하여 차례대로 제 1 발광 다이오드 전위 저장 단계， 제 1 발광 다이오드 발광 표시 단계, 제 2 발광 다이오드 전위 저장 단계 및 제 2 발광 다이오드 발광 표시 단계에 대응하는
    OLED 화소 회로.
  3. 제2항에 있어서,
    상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터, 제 3 박막 트랜지스터, 제 5 박막 트랜지스터, 제 6 박막 트랜지스터, 제 7 박막 트랜지스터, 제 10 박막 트랜지스터는 모두 N형 박막 트랜지스터이고, 상기 제 4 박막 트랜지스터, 제 8 박막 트랜지스터, 제 9 박막 트랜지스터는 모두 P형 박막 트랜지스터이며,
    상기 제 1 발광 다이오드 전위 저장 단계에서， 상기 제 1 제어 신호는 저전위를 제공하고， 상기 제 2 제어 신호는 고전위를 제공하며， 상기 제 3 제어 신호는 저전위를 제공하고,
    상기 제 1 발광 다이오드 발광 표시 단계에서， 상기 제 1 제어 신호는 저전위를 제공하고， 상기 제 2 제어 신호는 저전위를 제공하며， 상기 제 3 제어 신호는 저전위를 제공하고,
    상기 제 2 발광 다이오드 전위 저장 단계에서， 상기 제 1 제어 신호는 고전위를 제공하고， 상기 제 2 제어 신호는 저전위를 제공하며， 상기 제 3 제어 신호는 고전위를 제공하고,
    상기 제 2 발광 다이오드 발광 표시 단계에서， 상기 제 1 제어 신호는 고전위를 제공하고， 상기 제 2 제어 신호는 저전위를 제공하며， 상기 제 3 제어 신호는 저전위를 제공하는
    OLED 화소 회로.
  4. OLED 화소 회로로서，
    제 1 서브 화소 구동 유닛, 제 2 서브 화소 구동 유닛， 제 1 역방향 바이어스 유닛 및 제 2 역방향 바이어스 유닛을 포함하고，
    상기 제 1 서브 화소 구동 유닛은 제 1 박막 트랜지스터, 제 5 박막 트랜지스터, 제 1 커패시터 및 제 1 발광 다이오드를 포함하고,
    상기 제 2 서브 화소 구동 유닛은 제 2 박막 트랜지스터, 제 6 박막 트랜지스터, 제 2 커패시터 및 제 2 발광 다이오드를 포함하며,
    상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터의 소스는 전원 양전압에 접속되고, 상기 제 1 박막 트랜지스터의 게이트는 제 1 노드에 전기적으로 연결되고， 상기 제 2 박막 트랜지스터의 게이트는 제 2 노드에 전기적으로 연결되며, 상기 제 1 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 양극에 전기적으로 연결되고，상기 제 2 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 양극에 전기적으로 연결되며,
    상기 제 5 박막 트랜지스터, 제 6 박막 트랜지스터의 소스는 데이터 신호에 접속되고, 상기 제 5 박막 트랜지스터의 드레인은 제 1 노드에 전기적으로 연결되고, 상기 제 6 박막 트랜지스터의 드레인은 제 2 노드에 전기적으로 연결되며, 상기 제 5 박막 트랜지스터의 게이트는 제 2 제어 신호에 접속되고, 상기 제 6 박막 트랜지스터의 게이트는 제 3 제어 신호에 접속되며,
    제 1 커패시터의 일단은 제 1 노드에 전기적으로 연결되고， 다른 일단은 전원 양전압에 접속되며, 제 2 커패시터의 일단은 제 2 노드에 전기적으로 연결되고， 다른 일단은 전원 양전압에 접속되며,
    상기 제 1 역방향 바이어스 유닛은 제 3 박막 트랜지스터, 제 7 박막 트랜지스터 및 제 9 박막 트랜지스터를 포함하고,
    상기 제 2 역방향 바이어스 유닛은 제 4 박막 트랜지스터, 제 8 박막 트랜지스터 및 제 10 박막 트랜지스터를 포함하며,
    상기 제 3 박막 트랜지스터, 제 4 박막 트랜지스터의 게이트는 제 1 제어 신호에 접속되고, 상기 제 3 박막 트랜지스터, 제 4 박막 트랜지스터의 소스는 전원 양전압에 접속되며, 상기 제 3 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 음극에 전기적으로 연결되고，상기 제 4 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 음극에 전기적으로 연결되며,
    상기 제 7 박막 트랜지스터, 제 8 박막 트랜지스터의 게이트는 제 1 제어 신호에 접속되고, 상기 제 7 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 양극 단자에 전기적으로 연결되고, 상기 제 8 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 양극 단자에 전기적으로 연결되며, 상기 제 7 박막 트랜지스터, 제 8 박막 트랜지스터의 소스는 전원 음전압에 접속되고,
    상기 제 9 박막 트랜지스터, 제 10 박막 트랜지스터의 게이트는 제 1 제어 신호에 접속되고, 상기 제 9 박막 트랜지스터, 제 10 박막 트랜지스터의 소스는 전원 음전압에 접속되며, 상기 제 9 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 음극에 전기적으로 연결되고， 상기 제 10 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 음극에 전기적으로 연결되는
    OLED 화소 회로.
  5. 제4항에 있어서,
    상기 제 1 제어 신호, 제 2 제어 신호, 제 3 제어 신호는 모두 외부 타이밍 컨트롤러에 의해 제공되는
    OLED 화소 회로.
  6. 제4항에 있어서,
    상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터, 제 3 박막 트랜지스터, 제 4 박막 트랜지스터, 제 5 박막 트랜지스터, 제 6 박막 트랜지스터, 제 7 박막 트랜지스터, 제 8 박막 트랜지스터, 제 9 박막 트랜지스터 및 제 10 박막 트랜지스터는 모두 저온 다결정 실리콘 박막 트랜지스터, 산화물 반도체 박막 트랜지스터, 또는 비결정 실리콘 박막 트랜지스터인
    OLED 화소 회로.
  7. 제4항에 있어서,
    상기 제 1 제어 신호, 제 2 제어 신호 및 제 3 제어 신호는 서로 조합하여 차례대로 제 1 발광 다이오드 전위 저장 단계， 제 1 발광 다이오드 발광 표시 단계, 제 2 발광 다이오드 전위 저장 단계 및 제 2 발광 다이오드 발광 표시 단계에 대응하는
    OLED 화소 회로.
  8. 제7항에 있어서,
    상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터, 제 3 박막 트랜지스터, 제 5 박막 트랜지스터, 제 6 박막 트랜지스터, 제 7 박막 트랜지스터, 제 10 박막 트랜지스터는 모두 N형 박막 트랜지스터이고, 상기 제 4 박막 트랜지스터, 제 8 박막 트랜지스터, 제 9 박막 트랜지스터는 모두 P형 박막 트랜지스터이며,
    상기 제 1 발광 다이오드 전위 저장 단계에서， 상기 제 1 제어 신호는 저전위를 제공하고， 상기 제 2 제어 신호는 고전위를 제공하며， 상기 제 3 제어 신호는 저전위를 제공하고,
    상기 제 1 발광 다이오드 발광 표시 단계에서， 상기 제 1 제어 신호는 저전위를 제공하고， 상기 제 2 제어 신호는 저전위를 제공하며， 상기 제 3 제어 신호는 저전위를 제공하고,
    상기 제 2 발광 다이오드 전위 저장 단계에서， 상기 제 1 제어 신호는 고전위를 제공하고， 상기 제 2 제어 신호는 저전위를 제공하며， 상기 제 3 제어 신호는 고전위를 제공하고,
    상기 제 2 발광 다이오드 발광 표시 단계에서， 상기 제 1 제어 신호는 고전위를 제공하고， 상기 제 2 제어 신호는 저전위를 제공하며， 상기 제 3 제어 신호는 저전위를 제공하는
    OLED 화소 회로.
  9. OLED 디바이스의 열화를 완화하는 방법으로서，
    OLED 화소 회로를 제공하는 단계1 - 상기 OLED 화소 회로는 제 1 서브 화소 구동 유닛, 제 2 서브 화소 구동 유닛， 제 1 역방향 바이어스 유닛 및 제 2 역방향 바이어스 유닛을 포함하고，
    상기 제 1 서브 화소 구동 유닛은 제 1 박막 트랜지스터, 제 5 박막 트랜지스터, 제 1 커패시터 및 제 1 발광 다이오드를 포함하고,
    상기 제 2 서브 화소 구동 유닛은 제 2 박막 트랜지스터, 제 6 박막 트랜지스터, 제 2 커패시터 및 제 2 발광 다이오드를 포함하며,
    상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터의 소스는 전원 양전압에 접속되고, 상기 제 1 박막 트랜지스터의 게이트는 제 1 노드에 전기적으로 연결되고， 상기 제 2 박막 트랜지스터의 게이트는 제 2 노드에 전기적으로 연결되며, 상기 제 1 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 양극에 전기적으로 연결되고， 상기 제 2 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 양극에 전기적으로 연결되며,
    상기 제 5 박막 트랜지스터, 제 6 박막 트랜지스터의 소스는 데이터 신호에 접속되고, 상기 제 5 박막 트랜지스터의 드레인은 제 1 노드에 전기적으로 연결되고, 상기 제 6 박막 트랜지스터의 드레인은 제 2 노드에 전기적으로 연결되며, 상기 제 5 박막 트랜지스터의 게이트는 제 2 제어 신호에 접속되고, 상기 제 6 박막 트랜지스터의 게이트는 제 3 제어 신호에 접속되며,
    상기 제 1 커패시터의 일단은 제 1 노드에 전기적으로 연결되고， 다른 일단은 전원 양전압에 접속되며, 상기 제 2 커패시터의 일단은 제 2 노드에 전기적으로 연결되고， 다른 일단은 전원 양전압에 접속되며,
    상기 제 1 역방향 바이어스 유닛은 제 3 박막 트랜지스터, 제 7 박막 트랜지스터 및 제 9 박막 트랜지스터를 포함하고,
    상기 제 2 역방향 바이어스 유닛은 제 4 박막 트랜지스터, 제 8 박막 트랜지스터 및 제 10 박막 트랜지스터를 포함하며,
    상기 제 3 박막 트랜지스터, 제 4 박막 트랜지스터의 게이트는 제 1 제어 신호에 접속되고, 상기 제 3 박막 트랜지스터, 제 4 박막 트랜지스터의 소스는 전원 양전압에 접속되며, 상기 제 3 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 음극에 전기적으로 연결되고，상기 제 4 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 음극에 전기적으로 연결되며,
    상기 제 7 박막 트랜지스터, 제 8 박막 트랜지스터의 게이트는 제 1 제어 신호에 접속되고, 상기 제 7 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 양극 단자에 전기적으로 연결되고, 상기 제 8 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 양극 단자에 전기적으로 연결되며, 상기 제 7 박막 트랜지스터, 제 8 박막 트랜지스터의 소스는 전원 음전압에 접속되고,
    상기 제 9 박막 트랜지스터, 제 10 박막 트랜지스터의 게이트는 제 1 제어 신호에 접속되고, 상기 제 9 박막 트랜지스터, 제 10 박막 트랜지스터의 소스는 전원 음전압에 접속되며, 상기 제 9 박막 트랜지스터의 드레인은 상기 제 1 발광 다이오드의 음극에 전기적으로 연결되고， 상기 제 10 박막 트랜지스터의 드레인은 상기 제 2 발광 다이오드의 음극에 전기적으로 연결됨- 과,
    제 1 발광 다이오드 전위 저장 단계에 진입하는 단계2 - 상기 제 1 발광 다이오드 전위 저장 단계는 N번째 프레임의 화면 기간에 있으며, 상기 제 1 제어 신호, 제 2 제어 신호 및 제 3 제어 신호는 상기 제 4 박막 트랜지스터, 제 5 박막 트랜지스터, 제 8 박막 트랜지스터 및 제 9 박막 트랜지스터가 턴 온되도록 제어하고, 상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터, 제 3 박막 트랜지스터, 제 6 박막 트랜지스터, 제 7 박막 트랜지스터 및 제 10 박막 트랜지스터가 턴 오프되도록 제어하며， 제 1 커패시터는 데이터 신호의 전위를 저장하고， 또한 상기 제 2 발광 다이오드는 역방향 바이어스 상태에 처해 있음 - 와,
    제 1 발광 다이오드 발광 표시 단계에 진입하는 단계3 - 상기 제 1 발광 다이오드 발광 표시 단계는 N번째 프레임의 화면 기간에 있으며, 상기 제 1 제어 신호, 제 2 제어 신호 및 제 3 제어 신호는 상기 제 1 박막 트랜지스터, 제 4 박막 트랜지스터, 제 8 박막 트랜지스터, 제 9 박막 트랜지스터가 턴 온되도록 제어하고, 상기 제 2 박막 트랜지스터, 제 3 박막 트랜지스터, 제 5 박막 트랜지스터, 제 6 박막 트랜지스터, 제 7 박막 트랜지스터 및 제 10 박막 트랜지스터는 턴 오프되도록 제어하며， 제 1 발광 다이오드는 발광하고， 또한 상기 제 2 발광 다이오드는 계속해서 역방향 바이어스 상태에 처해 있음 - 과,
    제 2 발광 다이오드 전위 저장 단계에 진입하는 단계4 - 상기 제 2 발광 다이오드 전위 저장 단계는 N+1번째 프레임의 화면 기간에 있으며, 상기 제 1 제어 신호, 제 2 제어 신호, 제 3 제어 신호는 상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터, 제 3 박막 트랜지스터, 제 6 박막 트랜지스터, 제 7 박막 트랜지스터 및 제 9 박막 트랜지스터가 턴 온되도록 제어하고， 상기 제 4 박막 트랜지스터, 제 5 박막 트랜지스터, 제 8 박막 트랜지스터 및 제 10 박막 트랜지스터가 턴 오프되도록 제어하며， 제 2 커패시터가 데이터 신호의 전위를 저장하고，또한 상기 제 1 발광 다이오드는 역방향 바이어스 상태에 처해 있음 - 와,
    제 2 발광 다이오드 발광 표시 단계에 진입하는 단계5 - 상기 제 2 발광 다이오드 발광 표시 단계는 N+1번째 프레임의 화면 기간에 있으며, 상기 제 1 제어 신호, 제 2 제어 신호 및 제 3 제어 신호는 상기 제 2 박막 트랜지스터, 제 3 박막 트랜지스터, 제 7 박막 트랜지스터 및 제 10 박막 트랜지스터가 턴 온되도록 제어하고, 상기 제 1 박막 트랜지스터, 제 4 박막 트랜지스터, 제 5 박막 트랜지스터, 제 6 박막 트랜지스터, 제 8 박막 트랜지스터 및 제 9 박막 트랜지스터가 턴 오프되도록 제어하며， 제 2 발광 다이오드가 발광하고， 또한 상기 제 1 발광 다이오드가 계속해서 역방향 바이어스 상태에 처해 있음 -
    를 포함하는 OLED 디바이스의 열화를 완화하는 방법.
  10. 제9항에 있어서,
    상기 제 1 제어 신호, 제 2 제어 신호, 제 3 제어 신호는 모두 외부 타이밍 컨트롤러에 의해 제공되는
    OLED 디바이스의 열화를 완화하는 방법.
  11. 제9항에 있어서,
    상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터, 제 3 박막 트랜지스터, 제 4 박막 트랜지스터, 제 5 박막 트랜지스터, 제 6 박막 트랜지스터, 제 7 박막 트랜지스터, 제 8 박막 트랜지스터, 제 9 박막 트랜지스터 및 제 10 박막 트랜지스터는 모두 저온 다결정 실리콘 박막 트랜지스터, 산화물 반도체 박막 트랜지스터, 또는 비결정 실리콘 박막 트랜지스터인
    OLED 디바이스의 열화를 완화하는 방법.
  12. 제9항에 있어서,
    상기 제 1 박막 트랜지스터, 제 2 박막 트랜지스터, 제 3 박막 트랜지스터, 제 5 박막 트랜지스터, 제 6 박막 트랜지스터, 제 7 박막 트랜지스터, 제 10 박막 트랜지스터는 모두 N형 박막 트랜지스터이고, 상기 제 4 박막 트랜지스터, 제 8 박막 트랜지스터, 제 9 박막 트랜지스터는 모두 P형 박막 트랜지스터이며,
    상기 제 1 발광 다이오드 전위 저장 단계에서， 상기 제 1 제어 신호는 저전위를 제공하고， 상기 제 2 제어 신호는 고전위를 제공하며， 상기 제 3 제어 신호는 저전위를 제공하고,
    상기 제 1 발광 다이오드 발광 표시 단계에서， 상기 제 1 제어 신호는 저전위를 제공하고， 상기 제 2 제어 신호는 저전위를 제공하며， 상기 제 3 제어 신호는 저전위를 제공하고,
    상기 제 2 발광 다이오드 전위 저장 단계에서， 상기 제 1 제어 신호는 고전위를 제공하고，상기 제 2 제어 신호는 저전위를 제공하며， 상기 제 3 제어 신호는 고전위를 제공하고,
    상기 제 2 발광 다이오드 발광 표시 단계에서，상기 제 1 제어 신호는 고전위를 제공하고， 상기 제 2 제어 신호는 저전위를 제공하며，상기 제 3 제어 신호는 저전위를 제공하는
    OLED 디바이스의 열화를 완화하는 방법.
KR1020207008322A 2017-08-24 2017-10-26 Oled 화소 회로 및 oled 디바이스의 열화를 완화하는 방법 Active KR102268916B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710734275.1A CN107507568B (zh) 2017-08-24 2017-08-24 一种oled像素电路及减缓oled器件老化的方法
CN201710734275.1 2017-08-24
PCT/CN2017/107820 WO2019037232A1 (zh) 2017-08-24 2017-10-26 一种 oled 像素电路及减缓 oled 器件老化的方法

Publications (2)

Publication Number Publication Date
KR20200040300A true KR20200040300A (ko) 2020-04-17
KR102268916B1 KR102268916B1 (ko) 2021-06-24

Family

ID=60692414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207008322A Active KR102268916B1 (ko) 2017-08-24 2017-10-26 Oled 화소 회로 및 oled 디바이스의 열화를 완화하는 방법

Country Status (7)

Country Link
US (1) US10366654B2 (ko)
EP (1) EP3675099B1 (ko)
JP (1) JP6857779B2 (ko)
KR (1) KR102268916B1 (ko)
CN (1) CN107507568B (ko)
PL (1) PL3675099T3 (ko)
WO (1) WO2019037232A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108288454A (zh) * 2018-02-09 2018-07-17 信利（惠州）智能显示有限公司 像素补偿电路及其老化方法
CN108922476B (zh) * 2018-06-21 2020-06-12 武汉华星光电半导体显示技术有限公司 一种oled像素驱动电路及oled显示器
CN109801593B (zh) * 2019-03-28 2020-06-23 京东方科技集团股份有限公司 一种驱动电路、显示面板和驱动方法
CN110189691B (zh) * 2019-05-14 2021-03-16 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
GB2585906A (en) * 2019-07-23 2021-01-27 Continental Automotive Gmbh An OLED display configuration and method of driving thereof
KR102917923B1 (ko) * 2019-10-29 2026-01-23 엘지디스플레이 주식회사 발광 표시 장치
CN111063310A (zh) * 2020-01-07 2020-04-24 业成科技（成都）有限公司 显示器及其亮度调整方法
KR102756200B1 (ko) * 2020-04-10 2025-01-20 삼성디스플레이 주식회사 표시 장치
CN113450696B (zh) * 2020-05-20 2022-05-03 重庆康佳光电技术研究院有限公司 一种子像素结构及显示器
WO2021232310A1 (zh) 2020-05-20 2021-11-25 重庆康佳光电技术研究院有限公司 一种子像素结构及显示器
US20220093035A1 (en) * 2020-09-22 2022-03-24 Innolux Corporation Pixel circuit for a display device which has a compensation circuit for color shift issue
WO2023004817A1 (zh) 2021-07-30 2023-02-02 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
KR102866765B1 (ko) * 2021-11-08 2025-10-02 삼성디스플레이 주식회사 표시장치
KR102891660B1 (ko) * 2021-12-31 2025-11-27 엘지디스플레이 주식회사 표시장치
CN115240597B (zh) 2022-09-20 2023-01-10 惠科股份有限公司 像素电路、显示面板及显示装置
CN115294933B (zh) 2022-09-26 2023-01-10 惠科股份有限公司 显示面板、显示模组与显示装置
CN115331619B (zh) * 2022-10-12 2023-01-31 惠科股份有限公司 像素驱动电路、显示面板及显示装置
CN115410526B (zh) * 2022-11-02 2023-01-24 惠科股份有限公司 像素驱动电路、像素驱动方法和显示面板
CN115440162B (zh) 2022-11-09 2023-03-24 惠科股份有限公司 显示面板及显示装置
CN115775534A (zh) * 2022-11-24 2023-03-10 惠科股份有限公司 像素驱动电路、时序控制方法和显示面板
KR20240170731A (ko) * 2023-05-26 2024-12-04 삼성디스플레이 주식회사 표시 장치
CN117975886A (zh) * 2024-01-31 2024-05-03 昀光微电子（上海）有限公司 显示面板及其伽马调试方法、装置、设备、介质及产品
CN117975885A (zh) * 2024-01-31 2024-05-03 昀光微电子（上海）有限公司 微显示器及其驱动方法
KR20250125518A (ko) * 2024-02-15 2025-08-22 엘지디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895028A (zh) * 2016-06-30 2016-08-24 京东方科技集团股份有限公司 一种像素电路及驱动方法和显示设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3949040B2 (ja) * 2002-09-25 2007-07-25 東北パイオニア株式会社 発光表示パネルの駆動装置
JP2004157467A (ja) * 2002-11-08 2004-06-03 Tohoku Pioneer Corp アクティブ型発光表示パネルの駆動方法および駆動装置
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
KR20080102630A (ko) * 2007-05-21 2008-11-26 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
KR102050581B1 (ko) * 2013-06-21 2019-12-02 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
CN103413519B (zh) * 2013-07-18 2016-05-11 京东方科技集团股份有限公司 一种像素电路及其驱动方法、阵列基板和显示装置
CN103366682B (zh) * 2013-07-25 2015-06-17 京东方科技集团股份有限公司 一种交流驱动oled电路、驱动方法及显示装置
CN203502926U (zh) * 2013-07-31 2014-03-26 京东方科技集团股份有限公司 有机发光二极管像素电路和显示装置
CN103531150B (zh) * 2013-10-31 2015-06-10 京东方科技集团股份有限公司 一种交流驱动的像素电路、驱动方法及显示装置
CN103531148B (zh) * 2013-10-31 2015-07-08 京东方科技集团股份有限公司 一种交流驱动的像素电路、驱动方法及显示装置
CN104091559B (zh) 2014-06-19 2016-09-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
KR102150039B1 (ko) * 2014-07-14 2020-09-01 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102196908B1 (ko) * 2014-07-18 2020-12-31 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102439795B1 (ko) * 2015-07-31 2022-09-06 삼성디스플레이 주식회사 데이터 드라이버 및 이를 포함하는 표시 장치
CN105185321B (zh) * 2015-10-27 2018-05-29 深圳市华星光电技术有限公司 Amoled驱动电路、显示面板及显示器
CN106297672B (zh) * 2016-10-28 2017-08-29 京东方科技集团股份有限公司 像素驱动电路、驱动方法和显示设备
CN106782340B (zh) * 2017-03-16 2018-09-07 深圳市华星光电技术有限公司 一种像素驱动电路及oled显示装置
CN107068060B (zh) * 2017-06-14 2019-09-24 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路及像素驱动方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895028A (zh) * 2016-06-30 2016-08-24 京东方科技集团股份有限公司 一种像素电路及驱动方法和显示设备

Also Published As

Publication number Publication date
WO2019037232A1 (zh) 2019-02-28
US10366654B2 (en) 2019-07-30
CN107507568B (zh) 2019-08-13
US20190066583A1 (en) 2019-02-28
EP3675099A1 (en) 2020-07-01
CN107507568A (zh) 2017-12-22
JP6857779B2 (ja) 2021-04-14
KR102268916B1 (ko) 2021-06-24
EP3675099B1 (en) 2022-08-03
PL3675099T3 (pl) 2022-12-19
JP2020531906A (ja) 2020-11-05
EP3675099A4 (en) 2020-12-16

Similar Documents

Publication Publication Date Title
KR102268916B1 (ko) Oled 화소 회로 및 oled 디바이스의 열화를 완화하는 방법
US10818239B2 (en) Pixel driving circuit and method for driving the same, pixel unit and display panel
US10083658B2 (en) Pixel circuits with a compensation module and drive methods thereof, and related devices
JP6142178B2 (ja) 表示装置および駆動方法
CN103218970B (zh) Amoled像素单元及其驱动方法、显示装置
US10262593B2 (en) Light emitting drive circuit and organic light emitting display
CN107346654B (zh) 一种像素电路及其驱动方法、显示装置
US11232746B2 (en) Pixel circuit of organic light emitting device and organic light emitting display panel
WO2016165529A1 (zh) 像素电路及其驱动方法、显示装置
WO2017156826A1 (zh) Amoled像素驱动电路及像素驱动方法
WO2015062322A1 (zh) 交流驱动的像素电路、驱动方法及显示装置
WO2016023311A1 (zh) 像素驱动电路及其驱动方法和显示装置
CN108172171B (zh) 像素驱动电路及有机发光二极管显示器
US10777131B2 (en) Pixel and organic light emitting display device including the same
CN105575327A (zh) 一种像素电路、其驱动方法及有机电致发光显示面板
CN114038425A (zh) 像素驱动电路、方法及显示面板
US10304387B2 (en) AMOLED pixel driving circuit and AMOLED pixel driving method
CN102956201B (zh) 一种像素电路及其驱动方法、显示装置
US11037509B2 (en) Pixel driving circuit and display device having the same for eliminating improper image-displaying of OLED display resulting from drifting of threshold voltage of driving TFT
CN207115974U (zh) 一种像素电路及显示装置
Wu et al. High-speed voltage-programmed pixel circuit for AMOLED displays employing threshold voltage one-time detection method
JP6363852B2 (ja) 駆動回路
WO2019127787A1 (zh) 像素及具有该像素的显示装置
US10573237B2 (en) Pixel and display device having the pixel
KR20070045750A (ko) 유기전계 발광 디스플레이 장치 및 그 구동방법

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20200323

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210318

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210520

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210618

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210618

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250609

Start annual number: 5

End annual number: 5