KR20200041082A - Hemt 소자 및 이의 제조 방법 - Google Patents

Hemt 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200041082A
KR20200041082A KR1020180121076A KR20180121076A KR20200041082A KR 20200041082 A KR20200041082 A KR 20200041082A KR 1020180121076 A KR1020180121076 A KR 1020180121076A KR 20180121076 A KR20180121076 A KR 20180121076A KR 20200041082 A KR20200041082 A KR 20200041082A
Authority
KR
South Korea
Prior art keywords
ohmic contact
hemt device
layer
ohmic
concavo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180121076A
Other languages
English (en)
Other versions
KR102123592B1 (ko
Inventor
권호상
양진모
최준호
이상민
전병철
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020180121076A priority Critical patent/KR102123592B1/ko
Publication of KR20200041082A publication Critical patent/KR20200041082A/ko
Application granted granted Critical
Publication of KR102123592B1 publication Critical patent/KR102123592B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H01L29/778—
    • H01L21/30604—
    • H01L21/3065—
    • H01L21/324—
    • H01L29/45—
    • H01L29/66431—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

HEMT(High Electron Mobility Transistor) 소자(500)가 제공된다. 상기 HEMT 소자는, 기판(810), 상기 기판(810)의 상단면에 형성되며 일부에 오믹(ohmic) 접촉을 위한 오믹 접촉 영역(540)이 형성되는 에피층(521), 및 상기 오믹 접촉 영역(540)에 증착되어 형성되는 오믹 금속층(550)을 포함하는 것을 특징으로 한다. 이때, 상기 오믹 접촉 영역(540)의 일부에 접촉 면적을 증가시키기 위해 요철 구조(530)가 형성된다.

Description

HEMT 소자 및 이의 제조 방법{High Electron Mobility Transistor Element and Method for manufacturing the same}
본 발명은 HEMT(High Electron Mobility Transistor) 소자에 대한 것으로, 더 상세하게는 오믹(ohmic) 접촉이 이루어지는 에피(epitaxy) 표면에 요철 형태로 굴곡을 형성함으로써 오믹(ohmic) 접촉이 이루어지는 총 면적을 증가시켜 접촉저항을 낮추는 HEMT 소자 및 이의 제조 방법에 관한 것이다.
RF(Radio Frequency) GaN HEMT(High Electron Mobility Transistor) 소자는 AlGaN층, InAlN층 혹은 GaN층과 같은 에너지 밴드갭(band gap)이 큰 에피(epitaxy) 물질의 표면에 오믹(ohmic) 접촉을 만들어야 하기 때문에 낮은 접촉저항을 형성하는 것이 매우 어렵다.
현재까지 개발된 ohmic접촉 형성 방식은 GaN HEMT 소자의 장벽층에 해당하는 불순물이 적은 AlGaN, InAlN 혹은 GaN층의 표면에 알루미늄(Aluminum)을 기반으로 하는 금속 막을 증착하고 800℃이상의 고온에서 열처리하는 방식이 있다. 이를 개념적으로 보여주는 도면이 도 1에 도시된다. 도 1을 참조하면, 기판(110), GaN층(121)과 AlGaN층(122)으로 이루어지는 에피층(120), 패시베이션층(130), 및 오믹층(140) 등이 순차적으로 형성된다.
또는 다른 방식으로 ohmic접촉이 형성되어야 할 영역에만 Si 이온을 주입하는 방식이 있다. 이를 개념적으로 보여주는 도면이 도 2에 도시된다. 도 2를 참조하면, 에피층(120)에 이온주입으로 n-type층(210)이 형성된다.
또한, 또 다른 방식으로 Si이온이 고농도로 포함된 GaN에피를 재성장하고 그 위에 Aluminum혹은 NiSi 기반의 금속을 증착하여 500℃이하의 온도에서 열처리하여 낮은 접촉저항을 구현하는 방식이 있다. 이를 개념적으로 보여주는 도면이 도 3에 도시된다. 도 3을 참조하면, 에피층(120)을 식 각한 후 고농도 n-type층(310)을 재성장한다.
또한, 또 다른 방식으로, 접촉저항을 더욱 낮추어야 할 경우에는 에너지 밴드(energy band)가 비교적 넓은 AlGaN 혹은 InAlN층을 식각하여 GaN층을 드러나도록 한 후 그 위에 ohmic접촉을 만드는 방식이 있다. 이를 개념적으로 보여주는 도면이 도 4에 도시된다. 도 4를 참조하면, 에피층(120)이 일부 식각된다.
그런데, 위의 어느 경우에도 ohmic 접촉이 만들어지는 영역의 표면은 인위적인 굴곡이 없는 평평한 면에 이루어지고 있다. 부연하면, 오믹 접촉을 형성하는 표면이 평평하여 주어진 오믹 영역의 표면적만이 오믹 접촉을 형성하는데 사용되어 접촉 저항을 낮추는데 한계가 있다.
한편, 또 다른 방식으로, ohmic 접촉영역의 내부 접촉면 표면에 요철을 형성하여 접촉 비저항 값을 더 낮추는 발명들이 있다. 그런데, 이 경우, 만일 접촉 비저항 값이 1x10-6 ohm ㆍcm2 이하로 내려가게 되면 GaN HEMT와 같이 기판에 수평방향으로 전류가 흐르는 소자의 경우에는 전류의 흐름에 기여하는 ohmic 접촉 영역(transfer length)이 접촉 경계면으로 부터 1um이내가 된다.
일반적인 소자 공정에서 사용되는 접촉식 노광 공정으로는 1um이내의 형상을 제조하는 것은 거의 불가능하며 스테퍼를 사용하는 더 정교한 경우에도 0.3um 이내의 형상크기 및 위치 조절을 하는 것은 불가능하다. 실제로 최근 제작되고 있는 ohmic 접촉은 전달 길이(transfer length)가 약 0.3 um 정도로 매우 작아 기존 발명으로는 요철영역이 ohmic 접촉영역의 내부에 존재하는 기존 발명으로는 소자의 동작특성을 향상시키는데 아무런 효과가 없다.
일반적인 GaN HEMT 에피(epi)에 존재하는 AlGaN, AlInN 등의 장벽층위에 ohmic 접촉을 만드는 경우 높은 에너지 장벽때문에 좋은 ohmic 접촉을 만들기 어렵기 때문에 표면에 요철을 만들어 접촉영역이 2차원 전자가스 (2DEG, 2 dimensional electron gas) 층까지 포함하도록 하는 것이 접촉 비저항을 낮추는데 도움이 될 수 있으나 요철의 튀어나온 부분에는 여전히 장벽층이 존재하여 비저항을 낮추는데 한계가 있다.
1. 일본공개특허번호 제2007-305954호 2. 미국공개특허번호 제2012/0223317호 3. 미국공개특허번호 제2016/0071939호
본 발명은 위 배경기술에 따른 문제점을 해소하기 위해 제안된 것으로서, 오믹(ohmic) 접촉면에 인위적인 요철 모양의 굴곡을 만들어 주어 같은 접촉 비저항 값에 대하여 더 낮은 접촉 저항값을 갖도록 하는 HEMT(High Electron Mobility Transistor) 소자 및 이의 제조 방법을 제공하는데 그 목적이 있다.
특히, 본 발명은 ohmic 접촉면 중에서 전류가 흐르는 방향의 경계영역에 인위적인 요철모양의 굴곡을 만들어 주어 더 낮은 접촉 저항 값을 가질 뿐 아니라 낮아진 접촉저항이 실제소자의 동작특성도 향상시킬 수 있도록 하는 HEMT 소자 및 이의 제조 방법을 제공하는데 다른 목적이 있다.
본 발명은 위에서 제시된 과제를 달성하기 위해 오믹(ohmic) 접촉면에 인위적인 요철 모양의 굴곡을 만들어 주어 같은 접촉 비저항 값에 대하여 더 낮은 접촉 저항값을 갖는 HEMT(High Electron Mobility Transistor) 소자를 제공한다.
상기 HEMT(High Electron Mobility Transistor) 소자는,
기판;
상기 기판의 상단면에 형성되며 일부에 오믹(ohmic) 접촉을 위한 오믹 접촉 영역이 형성되는 에피층; 및
상기 오믹 접촉 영역에 증착되어 형성되는 오믹 금속층;을 포함하는 것을 특징으로 한다.
이때, 상기 오믹 접촉 영역의 일부에 접촉 면적을 증가시키기 위해 요철 구조(530)가 형성되는 것을 특징으로 한다.
또한, 상기 요철 구조는 전류가 흐르는 방향의 경계면을 따라 형성되는 것을 특징으로 한다.
또한, 상기 요철 구조는 상기 경계면에 미리 설정되는 전달 길이(transfer length) 보다 긴 요철인 것을 특징으로 한다.
또한, 상기 요철 구조는 각각의 요철에 존재하는 측면에도 접촉이 형성되는 것을 특징으로 한다.
또한, 상기 요철 구조는 접촉면적을 넓게 하기 위해 동일한 깊이의 굴곡에 대하여 너비가 좁을수록 더 많은 수의 굴곡이 형성되는 것을 특징으로 한다.
또한, 상기 오믹 접촉 영역은 도핑 영역에 의해 형성되는 것을 특징으로 한다.
또한, 상기 요철 구조는 상기 도핑 영역으로 도핑된 깊이보다 작은 깊이의 요철을 갖는 것을 특징으로 한다.
또한, 상기 요철 구조는 플라즈마 식각만 이용하거나 플라즈마 식각 및 습식 식각 모두를 이용하여 형성되는 표면 굴곡인 것을 특징으로 한다.
또한, 상기 에피층의 재질은 AlGaN, GaN, 및 InAlN 중 적어도 어느 하나인 것을 특징으로 한다.
또한, 상기 오믹 금속층은 오믹 접촉을 형성하기 위해 증착후 열처리되는 것을 특징으로 한다.
또한, 상기 요철 구조는 게이트 전극의 세로축을 기준으로 가로방향으로 형성되는 것을 특징으로 한다.
또한, 상기 요철 구조는 게이트 전극에 근접하게 형성되는 것을 특징으로 한다.
또한, 상기 요철 구조는 일부가 오믹 접촉 영역의 측면을 돌출되게 형성되는 것을 특징으로 한다.
다른 한편으로, 본 발명의 다른 일실시예는,(a) 상단면에 에피층이 형성되는 기판을 준비하는 단계; (b) 상기 에피층의 일부에 오믹(ohmic) 접촉을 위한 오믹 접촉 영역을 형성하는 단계; (c) 상기 오믹 접촉 영역의 일부에 접촉 면적을 증가시키기 위해 요철 구조를 형성하는 단계; 및 (d) 상기 오믹 접촉 영역에 오믹 금속층을 증착 형성하는 단계;를 포함하는 것을 특징으로 하는 HEMT 소자의 제조 방법을 제공한다.
이때, 상기 에피층은 준비 전에 상기 기판에 미리 형성되는 것을 특징으로 한다.
이와 달리, 상기 오믹금속층은 상기 기판이 준비된 이후에 증착 형성되는 것을 특징으로 한다.
본 발명에 따르면, 오믹(Ohmic) 접촉을 형성할 때 전류가 흐르는 방향의 경계면에 전달 길이(transfer length)보다 긴 요철을 형성하여 각각의 요철에 존재하는 측면에도 접촉이 형성됨으로써 전체적으로 유의미한 접촉면적이 증가함으로써 소자의 ohmic 접촉저항을 감소시켜 RF(Radio Frequency) 특성을 향상시킨다.
또한, 본 발명의 다른 효과로서는 같은 깊이의 굴곡에 대하여 너비가 좁을수록 더 많은 수의 굴곡이 형성되므로 접촉면적을 더 넓게 할 수 있고, 혹은 같은 너비의 굴곡에 대하여 굴곡의 깊이를 깊게 하면 마찬가지로 접촉면적을 더 넓게 할 수 있다는 점을 들 수 있다. 다만, 요철의 깊이는 n+로 도핑된 깊이보다 작아야 한다.
또한, 본 발명의 또 다른 효과로서는 오믹(Ohmic) 접촉이 만들어지는 에피층은 에피의 처음 상태 그대로 일수도 있고, 이온주입 혹은 재성장을 거쳐 n+로 도핑된 경우든 요철 형태의 굴곡을 만들 수 있다는 점을 들 수 있다.
도 1은 일반적으로 에피 표면에 직접 오믹(ohmic) 접촉층을 형성하는 경우를 보여주는 HEMT(High Electron Mobility Transistor) 소자의 개략적인 단면도이다.
도 2는 일반적으로 에피층에 이온 주입으로 n-type층을 형성하는 경우를 보여주는 HEMT 소자의 개략적인 단면도이다.
도 3은 일반적으로 에피층을 식각한 후 고농도 n-type층을 재성장하는 경우를 보여주는 HEMT 소자의 개략적인 단면도이다.
도 4는 일반적으로 에피층을 일부 식각하는 경우를 보여주는 HEMT 소자의 개략적인 단면도이다.
도 5는 본 발명의 일실시예에 따른 HEMT 소자의 개략적인 평면도이다.
도 6은 도 5에 도시된 A-A'축으로 절개한 단면도이다.
도 7은 본 발명의 일실시예에 따른 HEMT 소자를 제조하는 과정을 보여주는 공정도이다.
도 8은 도 7에 도시된 단계 S710에 해당하는 준비 공정에 따른 기판의 단면도이다.
도 9는 도 7에 도시된 단계 S720에 해당하는 이온 주입 공정에 따른 단면도이다.
도 10은 도 7에 도시된 단계 S730에 해당하는 패시베이션층 형성 공정에 따른 단면도이다.
도 11은 도 7에 도시된 단계 S740에 해당하는 요철 형성 공정에 따른 단면도이다.
도 12는 도 7에 도시된 단계 S750에 해당하는 식각 공정에 따른 단면도이다.
도 13은 도 7에 도시된 단계 S760에 해당하는 금속막 증착 공정에 따른 단면도이다.
도 14는 도 7에 도시된 단계 S770에 해당하는 격리막 형성 공정에 따른 단면도이다.
도 15는 도 5 및 도 6에서 A-A'축으로 절개한 사시도이다.
도 16은 일반적인 접촉 길이(contact length) 및 전달 길이(transfer length)에 따른 전류의 흐름에 대한 관계를 보여주는 개념도이다.
도 17은 도 16에 도시된 전달 길이와 접촉 저항(contact resistivity)의 관계를 보여주는 그래프이다.
도 18은 일반적인 HEMT 소자의 전달 길이와 웨이퍼에 대한 그래프이다.
도 19는 일반적인 HEMT 소자의 접촉 비저항(SCR: Specific Contact Resistivity)과 웨이퍼에 대한 그래프이다.
도 20은 도 14에서 격리막의 구조를 보여주는 사시도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
이하 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 HEMT(High Electron Mobility Transistor) 소자 및 이의 제조 방법을 상세하게 설명하기로 한다.
도 5는 본 발명의 일실시예에 따른 HEMT(High Electron Mobility Transistor) 소자의 개략적인 단면도이다. 도 5를 참조하면, HEMT 소자(500)는, 기판(미도시)의 상단면에 일부에 오믹(ohmic) 접촉을 위한 오믹 접촉 영역(540)이 형성되는 에피층(미도시), 상기 오믹 접촉 영역(540)에 증착되어 형성되는 오믹 금속층(550), 게이트 전극(570) 등을 포함하여 구성될 수 있다.
에피(521)층은 기판의 상단면에 형성되는 버퍼층(121), 2차원 전자가스층(2-DEG: Dimensional Electron Gas)을 형성하기 위한 버퍼층 상단면에 형성되는 배리어층(122), 스페이서층(미도시) 및 상기 에피층을 보호하기 위한 SiNx층(130) 또는 Cap층(미도시) 등으로 구성된다.
상기 오믹 접촉 영역(540)의 일부에 접촉 면적을 증가시키기 위해 요철 구조(530)가 형성된다. 부연하면, 오믹 접촉 영역(540)의 전역에 요철 구조를 형성하면 비효율이 된다. 따라서, 도 5에 도시된 바와 같이, 오믹 접촉 영역(540)의 좌측 또는 우측 경계면에 요철 구조(530)가 형성된다. 즉 게이트 전극(570)과 가까운 부분에 접촉면적이 늘어나도록 오믹 접촉 영역(540)의 경계면을 벗어나 오믹 금속층(550)을 침범하는 형태로 요철 구조(530)가 형성된다. 부연하면, 이러한 요철 구조(530)는 전류가 흐르는 방향의 경계면을 따라 형성된다.
특히, 오믹 접촉 영역(540)의 좌측 또는 우측 경계면내에 형성된 요철의 길이(L)는 전달 길이(Lt: 유의미한 접촉면의 길이)보다 커야한다. 즉, 오믹 접촉 저항의 영향을 덜 받기 위한 것이다.
도 6은 도 5에 도시된 A-A'축으로 절개한 단면도이다. 도 6을 참조하면, 에피층(521)의 상부 영역에 도핑 영역(610)이 형성된다. 물론, 이 도핑 영역(610)은 n+ 도핑 영역 또는 p- 도핑 영역이 될 수 있다. 본 발명의 일실시예에서는 n+ 도핑을 예시로 설명하기로 한다.
에피층(521)은 2차원 전자가스층(2-DEG: Dimensional Electron Gas)으로 이루어진다. 부연하면, 에피층(521)은 기판의 상단면에 형성되는 버퍼층(121) 및 상기 버퍼층(121)의 상단면에 형성되는 배리어층(122)으로 구성된다.
한편, 요철 구조(530)는 각각의 요철에 존재하는 측면에도 접촉이 형성됨으로써 전체적으로 유의미한 접촉면적이 증가함으로써 소자의 오믹(ohmic) 접촉저항을 감소시켜 RF(Radio Frequency) 특성을 향상시킨다. 이러한 요철 구조를 입체적으로 표현한 도면이 도 15에 도시된다. 도 15에 대해서는 후술하기로 한다.
도 6을 계속 참조하면, 또한, 요철 구조의 깊이의 굴곡에 대하여 너비가 좁을수록 더 많은 수의 굴곡이 형성되므로 접촉면적을 더 넓게 할 수 있다. 혹은 같은 너비의 굴곡에 대하여 굴곡의 깊이를 깊게 하면 마찬가지로 접촉면적을 더 넓게 할 수 있다. 다만 요철의 깊이는 도핑 영역(610)의 깊이보다 작아야 한다.
도 7은 본 발명의 일실시예에 따른 HEMT 소자를 제조하는 과정을 보여주는 공정도이다. 도 7을 참조하면, 기판을 준비한다(단계 S710). 이를 보여주는 도면이 도 8에 도시된다. 이에 대해서는 후술하기로 한다.
도 7을 계속 참조하면, 기판이 준비된 이후, 이온 주입 공정이 수행된다(단계 S720). 이를 보여주는 도면이 도 9에 도시된다. 이에 대해서는 후술하기로 한다.
도 7을 계속 참조하면, 이온 주입 공정이후, 패시베이션층을 형성하고, 요철 구조 형성을 위해, 패시베이션층을 식각한다(단계 S730,S740). 이를 보여주는 도면이 도 10 내지 도 11에 도시된다. 이에 대해서는 후술하기로 한다.
도 7을 계속 참조하면, 패시베이션층 형성 및 식각후 이온 주입된 에피층을 식각하고, 패시베이션층 제거후 오믹 금속막을 증착한다(단계 S750, S760). 이를 보여주는 도면이 도 12 내지 도 13에 도시된다. 이에 대해서는 후술하기로 한다.
도 7을 계속 참조하면, 오믹 금속막 증착후, 격리막을 형성하고, 패시베이션층을 제거하고 게이트 금속막을 증착한다(단계 S770, S780). 이에 대해서는 후술하기로 한다.
도 8은 도 5에 도시된 A-A' 에 해당되는 영역을 기준으로 도 7에 도시된 단계 S710에 해당하는 준비 공정에 따른 기판의 단면도이다. 도 8을 참조하면, 기판(810)의 상단면에는 순서대로 버퍼층(121), 배리어층(122)이 적층된다. 이들 버퍼층(121) 및 배리어층(122)은 기판(810)에 에피택시를 통해 미리 증착 성장된 완료 상태이거나, 기판(810)이 준비된 이후 증착될 수도 있다. 배리어층(122)은 AlxGa(1-x)N 단일층 또는 복합층이 될 수 있다. 버퍼층(121)은 GaN 등이 될 수 있다. 기판(810)은 사파이어, 탄화 실리콘(SiC), 다이아몬드 등의 재료로 이루어질 수 있다.
물론, 도 8에는 도시되어 있지 않으나, 기판(810)과 버퍼층(121)사이에 AIN(질화 알루미늄) 시드에 의해 생성되는 스페이서층이 형성될 수 있다. 이러한 스페이서층은 버퍼층(121)과 배리어층(122) 사이에도 형성될 수 있다. 이러한 스페이서층은 전자 이동도를 향상시킬 수 있다. 또한 배리어층 상부에 질화갈륨(GaN) 등으로 이루어진 cap층과 SiNx층 등이 형성될 수 있다.
도 9는 도 7에 도시된 단계 S720에 해당하는 이온 주입 공정에 따른 단면도이다. 도 9를 참조하면, 이온 주입을 통해 버퍼층(121)과 배리어층(122)에 도핑층(910)을 형성한다. 부연하면, 이 도핑층(910)은 배리어층(122)을 관통하고, 버퍼층(121)의 상단 일부에 형성된다.
도 10은 도 7에 도시된 단계 S730에 해당하는 패시베이션층 형성 공정에 따른 단면도이다. 도 10을 참조하면, 도핑층(910)이 형성된 후, 이 도핑층(910)과 배리어층(122)의 상단면에 패시베이션층(1030)을 형성한다. 패시베이션층(1030)의 재질로는 SiNx 등이 될 수 있다.
도 11은 도 7에 도시된 단계 S740에 해당하는 요철 형성 공정에 따른 단면도이다. 도 11을 참조하면, 패시베이션층(1030)을 식각하여 제 1 요철(1110)을 형성한다. 물론, 이러한 요철을 형성하기 위해 플라스마 식각 또는 습식 식각의 조합이 사용될 수 있다.
도 12는 도 7에 도시된 단계 S750에 해당하는 식각 공정에 따른 단면도이다. 도 12를 참조하면, 패시베이션층(1030)에 대한 식각이 이루어진 후, 버퍼층(121) 및 배리어층(122)으로 이루어진 에피층에 형성된 도핑층(910)을 식각하여 제 2 요철(1210)을 형성한다.
도 13은 도 7에 도시된 단계 S760에 해당하는 금속막 증착 공정에 따른 단면도이다. 도 13을 참조하면, 일부 패시베이션층(1030)을 제거한 후, 금속막을 증착하여 오믹 금속층(550)을 형성한다. 부연하면, 도 11 및 도 12에 의해 형성되는 제 1 요철(1110) 및 제 2 요철(1210) 영역에 있는 패시베이션층(1030)을 제거하고, 이후 금속막을 증착한다.
도 14는 도 7에 도시된 단계 S770에 해당하는 격리막 형성 공정에 따른 단면도이다. 도 14를 참조하면, 이온 주입을 통해 격리막(560)을 형성한다.
이온주입을 통한 격리막(즉 격리층)의 형성은 패턴 사이의 전기적 흐름을 차단하기 위한 용도로 사용되며, 주로 소자-소자 및 소자 내부의 액티브 영역과 패드 사이의 전기적 격리 등을 위해 사용된다. 이를 이해하기 쉽게 표현한 도면이 도 20이다. 도 20에 대해서는 후술하기로 한다. 이때 전기적 격리를 위한 이온주입에 사용되는 이온은 주로 질소(N), 인(P) 등의 이온들을 이용한다.
도 15는 도 5 및 도 6에서 A-A'축으로 절개한 사시도이다. 도 15를 참조하면, 요철구조로 인해 다수의 측면 접촉 영역 형성(1510)이 이루어진다. 즉, 요철구조의 형성을 통해 채널층과 접촉하는 면적을 향상시킨다.
도 16은 일반적인 오믹금속 접촉시 금속의 접촉 길이(contact length) 및 전달 길이(transfer length)에 따른 전류의 흐름에 대한 관계를 보여주는 개념도이다. 도 16을 참조하면, HEMT ohmic 접촉면에 평행한 방향으로 흐르는 경우 접촉길이(l)를 늘려 접촉면적(1610)을 아무리 넓게 하더라도 게이트 전극에 근접한 전달 길이(Transfer Length)(LT) 만큼만 전류의 흐름에 관계하게 된다. 전달 길이는 유의미한 접촉면의 길이를 나타낸다. 도 16에서, rc는 접촉 저항, 2D SC는 2차원 특정 접촉(Dimensional specific contact), ρ는 접촉비 저항(SCR: Specific Contact Resistivity)을 나타낸다.
도 17은 도 16에 도시된 전달 길이(LT)와 접촉 저항(contact resistivity)의 관계를 보여주는 그래프이다. 도 17을 참조하면, 세로축은 전달 길이(LT)이고, 가로축은 접촉비 저항이 되며, 그래프상의 직선은 반도체 면저항(semiconductor sheet resistance)이다. 도 17에 도시된 바와 같이, 접촉비 저항(ρc)이 10-6 Ωㆍ㎝2이내로 내려가면, 전달 길이(LT)는 약 1 um 수준의 노광공정으로는 접촉 영역내부에 만들기 곤란한 수준의 매우 작은 크기가 된다. 따라서, 요철 구조가 접촉 비저항을 감소시킬 수 있으려면, 도 5 및 도 15와 같이 요철은 접촉면의 내부가 아니라 전류가 흐르는 방향의 경계면을 가로질러 만들어져야만 한다.
도 18은 일반적인 HEMT 소자의 전달 길이와 웨이퍼에 대한 그래프이다. 도 18을 참조하면, 전달 길이(LT)는 평균 약 0.35um이고, 가장 큰 값도 0.5um을 넘지 않는다. 도 18의 그래프에서, 세로축은 전달 길이(LT)이고, 가로축은 HEMT 소자가 만들어지는 웨이퍼의 종류를 나타낸다.
도 19는 일반적인 HEMT 소자의 접촉 비저항(SCR: Specific Contact Resistivity)과 웨이퍼에 대한 그래프이다. 도 19를 참조하면, 접촉비저항(SCR, specific contact resistivity) 값도 평균 0.6x106 ohm cm2 로 전달 길이(LT)값이 낮게 나오는 이유를 잘 설명한다.
도 20은 도 14에서 격리막의 구조를 보여주는 사시도이다. 도 20을 참조하면, 격리막(560) 사이에 액티브 영역(2010)이 형성된다. 액티브 영역(2010)은 소자가 형성되는 영역을 의미한다. 격리막(560)은 전기적 격리 영역(isolation area)으로서 기능한다.
500: HEMT(High Electron Mobility Transistor) 소자
521: 에피층
530: 요철 구조
540: 오믹(Ohmic) 접촉 영역
550: 오믹 금속층
560: 격리막
810: 기판

Claims (16)

  1. 기판(810);
    상기 기판(810)의 상단면에 형성되며 일부에 오믹(ohmic) 접촉을 위한 오믹 접촉 영역(540)이 형성되는 에피층(521); 및
    상기 오믹 접촉 영역(540)에 증착되어 형성되는 오믹 금속층(550);을 포함하고,
    상기 오믹 접촉 영역(540)의 일부에 접촉 면적을 증가시키기 위해 요철 구조(530)가 형성되는 것을 특징으로 하는 HEMT(High Electron Mobility Transistor) 소자(500).
  2. 제 1 항에 있어서,
    상기 요철 구조는 전류가 흐르는 방향의 경계면을 따라 형성되는 것을 특징으로 하는 HEMT 소자.
  3. 제 2 항에 있어서,
    상기 요철 구조는 상기 경계면에 미리 설정되는 전달 길이(transfer length) 영역을 포함하는 요철인 것을 특징으로 하는 HEMT 소자.
  4. 제 1 항에 있어서,
    상기 요철 구조는 각각의 요철에 존재하는 측면에도 접촉이 형성되는 것을 특징으로 하는 HEMT 소자.
  5. 제 1 항에 있어서,
    상기 요철 구조는 접촉면적을 넓게 하기 위해 동일한 깊이의 굴곡에 대하여 너비가 좁을 수록 더 많은 수의 굴곡이 형성되는 것을 특징으로 하는 HEMT 소자.
  6. 제 1 항에 있어서,
    상기 오믹 접촉 영역(540)은 도핑 영역(610)에 의해 형성되는 것을 특징으로 하는 HEMT 소자.
  7. 제 6 항에 있어서,
    상기 요철 구조는 상기 도핑 영역으로 도핑된 깊이보다 작은 깊이의 요철을 갖는 것을 특징으로 하는 HEMT 소자.
  8. 제 1 항에 있어서,
    상기 요철 구조는 플라즈마 식각만 이용하거나 플라즈마 식각 및 습식 식각 모두를 이용하여 형성되는 표면 굴곡인 것을 특징으로 하는 HEMT 소자.
  9. 제 1 항에 있어서,
    상기 에피층(521)의 재질은 AlGaN, GaN, 및 InAlN 중 적어도 어느 하나인 것을 특징으로 하는 HEMT 소자.
  10. 제 1 항에 있어서,
    상기 오믹 금속층(550)은 오믹 접촉을 형성하기 위해 증착후 열처리되는 것을 특징으로 하는 HEMT 소자.
  11. 제 1 항에 있어서,
    상기 요철 구조(530)는 게이트 전극(570)의 세로축을 기준으로 가로방향으로 형성되는 것을 특징으로 하는 HEMT 소자.
  12. 제 1 항에 있어서,
    상기 요철 구조(530)는 게이트 전극(570)에 근접하게 형성되는 것을 특징으로 하는 HEMT 소자.
  13. 제1 항에 있어서,
    상기 요철 구조(530)는 일부가 오믹 접촉 영역(540)의 측면을 돌출되게 형성되는 것을 특징으로 하는 HEMT 소자.
  14. (a) 상단면에 에피층(521)이 형성되는 기판(810)을 준비하는 단계;
    (b) 상기 에피층의 일부에 오믹(ohmic) 접촉을 위한 오믹 접촉 영역(540)을 형성하는 단계;
    (c) 상기 오믹 접촉 영역(540)의 일부에 접촉 면적을 증가시키기 위해 요철 구조(530)를 형성하는 단계; 및
    (d) 상기 오믹 접촉 영역(540)에 오믹 금속층(550)을 증착 형성하는 단계;
    을 포함하는 것을 특징으로 하는 HEMT 소자의 제조 방법.
  15. 제 14 항에 있어서,
    상기 에피층(521)은 준비 전에 상기 기판(810)에 미리 형성되는 것을 특징으로 하는 HEMT 소자의 제조 방법.
  16. 제 14 항에 있어서,
    상기 에피층(521)은 상기 기판(810)이 준비된 이후에 증착 형성되는 것을 특징으로 하는 HEMT 소자의 제조 방법.
KR1020180121076A 2018-10-11 2018-10-11 Hemt 소자 및 이의 제조 방법 Active KR102123592B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180121076A KR102123592B1 (ko) 2018-10-11 2018-10-11 Hemt 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180121076A KR102123592B1 (ko) 2018-10-11 2018-10-11 Hemt 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200041082A true KR20200041082A (ko) 2020-04-21
KR102123592B1 KR102123592B1 (ko) 2020-06-16

Family

ID=70456360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180121076A Active KR102123592B1 (ko) 2018-10-11 2018-10-11 Hemt 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102123592B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102535309B1 (ko) * 2022-11-22 2023-05-26 국방과학연구소 전류 필라멘트 분산 유도를 위한 광전도 반도체 스위치
CN117238950A (zh) * 2021-12-15 2023-12-15 厦门市三安集成电路有限公司 一种半导体晶体管及其制作方法
KR102907845B1 (ko) 2024-11-28 2026-01-07 대구가톨릭대학교산학협력단 고전자 이동도 트랜지스터 및 그 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305954A (ja) 2006-03-27 2007-11-22 Nichia Chem Ind Ltd 電界効果トランジスタ及びその装置
JP2008235613A (ja) * 2007-03-22 2008-10-02 Eudyna Devices Inc 半導体装置
JP2011082217A (ja) * 2009-10-02 2011-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US20120223317A1 (en) 2011-03-01 2012-09-06 National Semiconductor Corporation Ohmic contact schemes for group iii-v devices having a two-dimensional electron gas layer
US9281417B1 (en) * 2015-02-20 2016-03-08 Vishay General Semiconductor Llc GaN-based schottky diode having large bond pads and reduced contact resistance
KR20160071939A (ko) 2014-12-12 2016-06-22 주식회사 엘지화학 부분 산화 그래핀 및 이의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305954A (ja) 2006-03-27 2007-11-22 Nichia Chem Ind Ltd 電界効果トランジスタ及びその装置
JP2008235613A (ja) * 2007-03-22 2008-10-02 Eudyna Devices Inc 半導体装置
JP2011082217A (ja) * 2009-10-02 2011-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US20120223317A1 (en) 2011-03-01 2012-09-06 National Semiconductor Corporation Ohmic contact schemes for group iii-v devices having a two-dimensional electron gas layer
KR20160071939A (ko) 2014-12-12 2016-06-22 주식회사 엘지화학 부분 산화 그래핀 및 이의 제조 방법
US9281417B1 (en) * 2015-02-20 2016-03-08 Vishay General Semiconductor Llc GaN-based schottky diode having large bond pads and reduced contact resistance

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117238950A (zh) * 2021-12-15 2023-12-15 厦门市三安集成电路有限公司 一种半导体晶体管及其制作方法
KR102535309B1 (ko) * 2022-11-22 2023-05-26 국방과학연구소 전류 필라멘트 분산 유도를 위한 광전도 반도체 스위치
KR102907845B1 (ko) 2024-11-28 2026-01-07 대구가톨릭대학교산학협력단 고전자 이동도 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
KR102123592B1 (ko) 2020-06-16

Similar Documents

Publication Publication Date Title
KR101734336B1 (ko) 낮은 오믹 콘택 저항을 갖는 갈륨 질화물 장치들
US8946725B2 (en) Vertical gallium nitride JFET with gate and source electrodes on regrown gate
CN112368843B (zh) 具有后场板的复合器件
JPWO2017064949A1 (ja) 半導体装置および半導体装置の製造方法
US9779988B2 (en) Semiconductor devices with inner via
CN104011865A (zh) 在GaN材料中制造浮置保护环的方法及系统
WO2016038833A1 (ja) 半導体装置及びその製造方法
JP6905395B2 (ja) 半導体装置
US20150145032A1 (en) Field-effect transistor and method for the fabrication thereof
US20140332822A1 (en) Nitride high electron mobility transistor and manufacturing method thereof
US20060199312A1 (en) Method of manufacturing a vertical junction field effect transistor having an epitaxial gate
KR20180059334A (ko) 화합물 반도체 장치 및 그 제조 방법
JP2011187623A (ja) 半導体素子、および半導体素子の製造方法
WO2017145548A1 (ja) 化合物半導体装置およびその製造方法
US20230215939A1 (en) Semiconductor device and method for manufacturing the same
TWI874396B (zh) 歐姆接觸結構、製造歐姆接觸結構的方法以及高電子移動率電晶體
JP2010225979A (ja) ＧａＮ系電界効果トランジスタ
KR102123592B1 (ko) Hemt 소자 및 이의 제조 방법
KR101684614B1 (ko) 질화물 반도체 소자 및 그 제조방법
US8592298B2 (en) Fabrication of floating guard rings using selective regrowth
CN114270532A (zh) 半导体装置及其制造方法
TW202213773A (zh) 半導體結構及其製作方法
US20230106052A1 (en) Semiconductor device and manufacturing method thereof
TWI732813B (zh) 半導體裝置，電子部件，電子設備及用於製造半導體裝置之方法
JP5996611B2 (ja) 横チャネル領域を有する接合型電界効果トランジスタセル

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000