KR20200041966A - 전압 인가 장치 및 출력 전압 파형의 형성 방법 - Google Patents

전압 인가 장치 및 출력 전압 파형의 형성 방법 Download PDF

Info

Publication number
KR20200041966A
KR20200041966A KR1020207007981A KR20207007981A KR20200041966A KR 20200041966 A KR20200041966 A KR 20200041966A KR 1020207007981 A KR1020207007981 A KR 1020207007981A KR 20207007981 A KR20207007981 A KR 20207007981A KR 20200041966 A KR20200041966 A KR 20200041966A
Authority
KR
South Korea
Prior art keywords
voltage
transient
time
output
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020207007981A
Other languages
English (en)
Other versions
KR102320086B1 (ko
Inventor
시게키 이시이
가츠야키 스기야마
겐이치 나리카와
고지 시나가와
다쿠미 나구라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200041966A publication Critical patent/KR20200041966A/ko
Application granted granted Critical
Publication of KR102320086B1 publication Critical patent/KR102320086B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Electronic Switches (AREA)

Abstract

기판 상에 형성된 복수의 피검사 디바이스에 대하여 전기적 특성을 검사하는 테스터에 있어서, 피검사 디바이스에 전압을 인가하는 전압 인가 장치는, 소정의 설정 조건이 주어졌을 때에, 그것에 적합한 복수의 과도 스텝을 갖는 스텝형의 과도 전압 파형이 형성되도록, 과도 전압 설정 파라미터로서, 과도 스텝수, 스텝 시간, 스텝 전압을 설정하고, 이들에 기초하여, 스텝형의 과도 전압 파형을 갖는 출력 전압을 형성한다. 출력 전압을 DUT에 스텝 입력했을 때의 응답이 오버슈트가 생기는 2차 이상의 고차 지연계이며, 각 과도 스텝의 스텝 시간의 종점이, 2차 지연계의 스텝 응답 곡선에서의 라이징 시간의 종점으로부터 지나친 시간까지의 사이의 시간이 되도록 설정된다.

Description

전압 인가 장치 및 출력 전압 파형의 형성 방법
본 개시는, 디바이스의 전기적 검사를 행하는 테스터에 이용되며, 디바이스에 전압을 인가하는 전압 인가 장치 및 출력 전압 파형의 형성 방법에 관한 것이다.
반도체 디바이스의 제조 프로세스에서는, 반도체 웨이퍼(이하 단순히 웨이퍼라고 기재함)에서의 모든 프로세스가 종료한 단계에서, 웨이퍼에 형성되어 있는 복수의 피검사 디바이스(Device Under Test; DUT)에 관해, 여러가지 전기적 검사가 행해진다.
이러한 검사 대상 디바이스인 DUT의 전기적 특성의 검사는, 프로브 카드를 통하여 테스터에 의해 행해진다. 프로브 카드는, 웨이퍼 상의 DUT의 전극 패드에 접촉되는 복수의 프로브(접촉자)를 구비하고 있고, 각 프로브를 웨이퍼 상의 각 전극 패드에 접촉시킨 상태로, 테스터로부터 각 프로브에 전기 신호를 보내는 것에 의해, 웨이퍼 상의 DUT의 검사가 행해진다.
테스터는, DUT에 소정의 전압을 인가하는 전압 인가 장치인 디바이스 전원(Device Power SuppLy; DPS)을 가지며, DPS로부터 DUT에 소정의 전압이 인가된다. DPS의 출력 전압의 라이징 파형(과도 전압)은, DPS의 회로 특성이나, 디바이스 전원 라인에 접속되는 부하에 의해 결정된다. 구체적으로는, DPS로부터 DUT까지의 디바이스 전원 라인에 대용량 부하를 접속하는 구성과, 대용량 부하를 접속하지 않는 구성이 존재한다. 대용량 부하를 접속하는 구성에 DPS의 수동 소자로 구성되는 위상 보상 회로를 최적화시키면, 대용량 부하를 접속하지 않는 경우에 DPS의 출력 전압의 라이징 파형이 열화하여, 예컨대 오버슈트가 발생한다.
이와 같이 출력 전압의 라이징 파형이 열화하면, 출력 전압이 단조롭게 증가하지 않음으로써 DUT가 오작동하거나, 라이징 파형에 과대한 오버슈트가 발생한 경우에는, DUT에 스트레스를 준다고 하는 문제가 있다.
이러한 문제에 대응한 기술로서, 특허문헌 1에는, 테스터의 전원으로부터 반도체 웨이퍼의 반도체 소자에 전압을 인가할 때에 스텝형으로 전압을 인가하는 기술이 제안되어 있다.
특허문헌 1 : 일본 실용신안 공개 평3-17581호 공보(일본 실용신안 출원 평1-78138호의 마이크로 필름)
본 개시는, 회로의 변경을 수반하지 않고, DUT에 인가되는 출력 전압의 라이징 파형의 열화를 억제하여, 단시간에 설정 전압치에 도달시키는 것이 가능한 기술을 제공한다.
본 개시의 일양태에 관한 실시형태에 관한 전압 인가 장치는, 기판 상에 형성된 복수의 피검사 디바이스에 대하여 전기적 특성을 검사하는 테스터에 있어서, 상기 피검사 디바이스에 전압을 인가하는 전압 인가 장치로서, 상기 전압 인가 장치는, 설정 전압치를 포함하는 소정의 설정 조건이 주어졌을 때에, 상기 소정의 설정 조건에 적합한, 복수의 과도 스텝을 갖는 스텝형의 과도 전압 파형이 형성되도록, 과도 전압 설정 파라미터로서, 과도 스텝수, 스텝 시간, 스텝 전압을 설정하는 전압 설정부를 가지며, 상기 전압 설정부에서 설정된 상기 과도 전압 설정 파라미터에 기초하여, 상기 스텝형의 과도 전압 파형을 갖는 출력 전압을 출력하고, 상기 디바이스 전원으로부터 출력된 출력 전압을, 상기 전압 인가 장치에 접속된 상기 피검사 디바이스에 스텝 입력했을 때의 응답이, 설정 전압에 대하여 오버슈트가 생기는 2차 이상의 고차 지연계이며, 상기 전압 설정부에 설정된 상기 각 과도 스텝의 상기 스텝 시간의 종점이, 상기 고차 지연계의 스텝 응답 곡선에서의 라이징 시간의 종점으로부터 지나친 시간까지의 사이의 시간이 되도록 설정된다.
본 개시에 의하면, 회로의 변경을 수반하지 않고, DUT에 인가되는 출력 전압의 라이징 파형의 열화를 억제하여, 단시간에 설정 전압치에 도달시킬 수 있다.
도 1은 본 발명의 일실시형태에 관한 디바이스 전원이 이용되는 검사 장치의 일례의 개략 구성을 나타내는 단면도이다.
도 2는 도 1의 검사 장치에서의 제어부의 하드웨어 구성을 나타내는 단면도이다.
도 3은 본 발명의 일실시형태에 관한 디바이스 전원을 나타내는 블록도이다.
도 4는 출력 전압의 라이징 파형을 형성하는 방법을 나타내는 플로우차트이다.
도 5는 도 4의 출력 전압의 라이징 파형을 형성하는 방법에 의해 형성된 출력 전압의 과도 전압 파형의 일례를 모식적으로 나타내는 도면이다.
도 6은 일반적인 2차 지연계의 스텝 응답 출력의 곡선을 나타내는 도면이다.
도 7은 0.5 V, 0.2 V, 0.15 V, 0.1 V, 0.05 V의 전압을 각각 출력한 경우의 2차 지연계의 스텝 응답을 나타내는 도면이다.
도 8은 1 V의 전압을 출력한 경우와, 스텝 전압을 0.5 V→0.2 V→0.15 V→0.1 V→0.05 V로 한 스텝형의 과도 전압 파형을 출력한 경우의 2차 지연계의 스텝 응답을 나타내는 도면이다.
도 9는 DPS로부터 1 V의 전압을 출력하고, DUT 단부에 큰 오버슈트가 생기는 조건에 있어서, 실제로 DPS로부터 출력되는 과도 전압 파형을, 스텝 전압을 0.5 V→0.2 V→0.15 V→0.1 V→0.05 V로 변화시킨 5 스텝으로 하고, 각 스텝의 스텝 시간을, 라이징 시간 Tr의 종점으로부터 지나친 점 Tp의 사이에 대응하는 시간이 되도록 설정하여 출력한 과도 전압 파형을 나타내는 도면이다.
도 10은 도 9의 과도 전압 파형이 출력되었을 때에, 실제 DUT 단부에서의 응답 파형을 나타내는 사진이다.
이하, 첨부 도면을 참조하여 실시형태에 관해 상세히 설명한다.
<검사 장치>
도 1은, 일실시형태에 관한 디바이스 전원이 이용되는 검사 장치의 일례의 개략 구성을 나타내는 단면도이다.
도 1에서, 검사 장치(1)는, 프로버(2)와, 테스터(3)를 구비하고 있다. 프로버(2)는, 웨이퍼(W)에 형성된 복수의 DUT에 대하여, 검사 신호의 전달을 행하는 프로브를 접촉시키기 위한 것이다. 또한, 테스터(3)는, 웨이퍼(W)의 각 DUT에 전기 신호를 보냄과 더불어, DUT로부터의 응답 신호를 수신하여 웨이퍼(W) 상의 DUT의 전기적 특성 검사를 행하기 위한 것이다.
프로버(2)는, 로더부(11)와, 검사실(12)과, 재치대(13)와, 홀더(14)와, 프로브 카드(15)와, 얼라인먼트 기구(16)와, 프로버 제어부(17)를 구비하고 있다. 로더부(11)는, 복수의 웨이퍼(W)를 수납하는 용기인 FOUP(10)가 재치되며, 웨이퍼(W)를 반송하는 반송 장치(도시하지 않음)를 갖는다. 검사실(12)에서는 웨이퍼(W)의 검사가 행해진다. 재치대(13)는, 검사실(12) 내에서 웨이퍼(W)를 재치하고, 웨이퍼(W)를 X, Y, Z 및 θ 방향으로 이동시키는 구동부(도시하지 않음)를 갖는다. 홀더(14)는, 재치대(13)의 상측에 배치되며, 프로브 카드(15)를 지지한다. 프로브 카드(15)는, 지지 기판(15a)과 복수의 프로브(접촉자)(15b)를 갖는다. 프로브 카드(15)는, 포고핀을 통해 다수의 접속 단자를 갖는 접속링(21) 및 인터포저(퍼포먼스 보드)(22)를 통해 테스터(3)에 접속된다. 얼라인먼트 기구(16)는, 복수의 프로브(15b)와 웨이퍼(W)에 형성된 복수의 DUT의 전극 패드(도시하지 않음)의 위치 맞춤을 행한다. 프로버 제어부(17)는, 프로버(2)의 각 구성부를 제어하기 위한 것이다.
테스터(3)는, 테스터 본체(31)와, 테스터 제어부(32)를 갖고 있다. 테스터 본체(31)는, 웨이퍼(W)의 DUT에 전압을 인가하는 전압 인가 장치인 디바이스 전원(DPS)(33)과, DUT의 테스트를 행하기 위해 필요한 회로 및 콘덴서 등의 부품(도시하지 않음)을 갖고 있다.
테스터 제어부(32)는, 테스터(3)의 각 구성부를 제어한다. 본 실시형태에서는, 특히 DPS(33)의 제어에 특징이 있고, DPS(33)의 일부로서 기능하는 전압 설정부(41)를 갖고 있다. 테스터 제어부(32)는, 전형적으로는 컴퓨터이다. 도 2는, 도 1에 나타낸 테스터 제어부(32)의 하드웨어 구성의 일례를 나타내고 있다. 테스터 제어부(32)는, 주제어부(101)와, 키보드, 마우스 등의 입력 장치(102)와, 프린터 등의 출력 장치(103)와, 표시 장치(104)와, 기억 장치(105)와, 외부 인터페이스(106)와, 이들을 서로 접속하는 버스(107)를 구비하고 있다. 주제어부(101)는, CPU(중앙 처리 장치)(111), RAM(랜덤 액세스 메모리)(112) 및 ROM(리드 온리 메모리)(113)를 갖고 있다. 기억 장치(105)는, 컴퓨터 판독 가능한 기억 매체에 대한 정보의 기록 및 판독을 행하도록 되어 있다. 기억 매체로는, 예컨대 하드디스크, 광디스크, 플래시메모리와 같은 반도체 메모리 등을 들 수 있다. 기억 매체에는, 본 실시형태에 관한 검사 방법을 행하기 위한 레시피 등이 기억되어 있는 것 외에, 후술하는 DPS(33)의 전압 설정부에 있어서 설정되는 DUT에 대한 인가 전압을 설정하기 위한 데이터베이스로서도 기능한다.
<디바이스 전원>
다음으로, 전압 인가 장치인 디바이스 전원(33)에 관해 설명한다. 도 3은, 본 발명의 일실시형태에 관한 디바이스 전원을 나타내는 블록도이다.
도 3에 나타낸 바와 같이, DPS(33)은, DPS 본체(40)와, 테스터 제어부(32)의 일부를 이루는 전압 설정부(41)를 갖는다. DPS 본체(40)는, 디지털 아날로그 컨버터(DAC)(42)와 출력 회로(43)를 가지며, 전압 설정부(41)로부터의 설정 전압 신호(디지털 신호)가 입력되고, DAC(42)에 의해 아날로그 신호로 변환되고, 출력 회로(43)를 거쳐 소정의 출력 전압이 출력된다. 출력 전압은 급전선로(44)를 통해 DUT(45)에 인가된다. 급전선로(44)의 DPS(33)측이 DPS 단부(44a)이고, DUT(45)측이 DUT 단부(44b)이다. 급전선로(44)의 DUT 단부(44b)측에 부하(46)가 마련되어 있다. 부하(46)의 값은 검사의 종류 등에 따라 변화하며, 제로인 경우도 있다.
전압 설정부(41)는, DUT(45)에 인가되는 DUT 단부의 전압이, 오버슈트 등이 없는 적절한 것이 되도록, DPS 단부에서의 출력 전압의 라이징 파형(과도 전압 파형)을 형성하기 위한 파라미터를 설정하는 것이다. 구체적으로는, 기억 장치(105)의 기억 매체에서의 데이터베이스에는, 설정 전압치(정상치)를 포함하는 조건, 예컨대, 설정 전압치 외에, 출력 회로(43)의 회로 특성, DUT 단부의 부하(46)의 값 등에 대응하여, 출력 전압의 라이징 파형(과도 전압 파형)을 설정하기 위한 과도 전압 설정 파라미터가 복수 기억되어 있다. 설정 전압치(정상치)를 포함하는 조건이 주어졌을 때에 데이터베이스로부터 적합한 과도 전압 설정 파라미터를 취득하여, 후술하는 바와 같이 출력 전압의 라이징 파형(과도 전압 파형)을 설정한다.
<출력 전압 파형의 형성 방법>
다음으로, 출력 전압 파형의 형성 방법에 관해 설명한다. 여기서는, 전압 설정부(41)는, 출력 전압의 라이징 파형(과도 전압 파형)을 설정하고, DUT 단부에서의 라이징 파형(과도 전압 파형)이 오버슈트하지 않도록 출력 전압 파형을 형성한다. 구체적으로는, 전압 설정부(41)는, 출력 전압의 라이징 파형(과도 전압 파형)이 스텝형이 되도록 전압 설정한다.
도 4는, 출력 전압의 라이징 파형을 형성하는 방법을 나타내는 플로우차트이다. 처음에, 설정 전압치(정상치)의 값을 포함하는 조건이 주어졌을 때에, 그것에 따라서, 기억 장치(105)의 기억 매체에서의 데이터베이스로부터 입력 전압의 라이징 파형(과도 전압 파형)의 과도 전압 설정 파라미터를 취득한다(스텝 1).
본 실시형태에서는 출력 전압의 라이징 파형(과도 전압 파형)을 스텝형(계단형)으로 설정하기 때문에, 과도 전압 설정 파라미터로는, 과도 스텝수, 스텝 시간, 스텝 전압이 이용된다. 데이터베이스에는, 설정 전압치(정상치)를 포함하는 조건, 예컨대, 설정 전압치 외에, 출력 회로(43)의 회로 특성, DUT 단부의 부하(46)의 값 등에 대응한 과도 스텝수, 스텝 시간 및 스텝 전압의 데이터가 복수 저장되어 있다. 과도 스텝수는, 스텝형의 과도 전압 파형의 스텝수이며, 스텝 시간은 과도 전압 파형의 하나의 스텝의 시간이며, 스텝 전압은 과도 전압 파형의 하나의 스텝에서의 상승 전압이다. 이 때, 설정 전압치(정상치)를 포함하는 조건이 주어지면, 그 조건에 따른 과도 스텝수, 스텝 시간, 스텝 전압을 취득하고 설정한다.
이어서, 설정해야 할 과도 스텝이 있는지 아닌지를 판단하여(스텝 2), 설정해야 할 과도 스텝이 있는 경우에는 과도 전압을 설정(출력)한다(스텝 3). 스텝 시간의 종료를 판단하여(스텝 4), 종료한 시점에서 스텝 2로 되돌아가고, 과도 스텝이 있는 경우, 다음 과도 스텝에 관해, 스텝 3의 과도 전압의 설정(출력)을 행한다. 이것을 반복하여, 다음에 설정하는 과도 스텝이 없어진 시점에서, 설정 전압, 즉 출력 전압의 라이징 파형(과도 전압 파형)을 출력한다(스텝 5).
이 때의 실제로 설정한 출력 전압의 과도 전압 파형의 일례를 도 5에 나타낸다. 본 예는, 설정 전압치를 1 V, 과도 스텝수를 6으로 한 경우의 예이다. 도 5에서는, 편의상, 스텝 시간, 스텝 전압을 균등하게 한 예를 나타내고 있지만, 이러한 값은 조건에 의해 최적화된다.
<파라미터의 설정 수법>
다음으로, 전압 설정 파라미터인 과도 스텝수, 스텝 시간, 스텝 전압의 설정 수법에 관해 설명한다.
테스터에 접속되는 DUT는, 기생 커패시터나 기생 인덕턴스를 고려하면 RLC 회로라고 생각되고, 스텝 입력에 대한 응답은, 예컨대 2차 지연계가 되어, 오버슈트가 발생하는 것으로 생각된다.
2차 지연계의 스텝 응답 출력의 곡선은, 일반적으로 도 6과 같아지는 것이 알려져 있다. 도 6 중, Amax는 최대 지나친 양(오버슈트), 즉 출력치와 목표치의 차가 최대가 되는 값이다. Tp는 지나친 시간이며, 이것은 최대 지나친 양이 되기까지의 시간이다. Tr은, 출력치가 목표치의 10%부터 90%에 도달하기까지의 시간인 라이징 시간이다. Td는, 출력치가 목표치의 50%의 값에 도달하기까지의 시간인 지연 시간이다. Ts는 목표치로부터 어떤 오차 범위에 들어가기까지의 시간인 정정 시간이며, TL은 허비 시간이다.
또한, 2차 지연계의 스텝 응답의 식은 이하의 (1) 식으로 표시된다.
[수 1]
Figure pct00001
단, t : 시간, ωn : 고유각 주파수, ξ : 감쇠 계수이며, 0<ξ<1이다.
본 실시형태와 같이, 과도 전압을 스텝형으로 인가하는 경우, 각 스텝에서 오버슈트가 발생하지 않고, 신속하게 설정 전압치(정상치)까지 상승시키는 것이 필요하다. 그것을 위해서는, 각 과도 스텝에서의 전압치에 대응하여 얻어지는 도 6의 곡선에 있어서, 라이징 시간 Tr의 종점으로부터 지나친 점 Tp의 사이에서 다음 설정 출력으로 전환하는 것이 유효하다는 것이 판명되었다. 따라서, 본 실시형태에서는, 전술한 각 과도 스텝의 스텝 시간의 종점을, 각 과도 스텝의 스텝 전압에 대응하는 2차 지연계의 스텝 응답의 곡선에서의 라이징 시간 Tr의 종점으로부터 지나친 점 Tp까지의 사이의 시간이 되도록 설정한다.
이 때, 과도 스텝의 스텝 전압은, 과도 스텝이 진행됨에 따라 작아지는 것이 바람직하다. 즉, 과도 스텝 t의 설정 전압을 Vt로 하고, 그 전단계의 과도 스텝 t-1의 설정 전압을 Vt-1, 그 후단계의 과도 스텝 t+1의 설정 전압을 Vt+1로 한 경우, Vt-Vt-1>Vt+1-Vt가 되도록 하는 것이 바람직하다. 이 때의 과도 스텝 t의 스텝 전압이 Vt-Vt-1이고, 과도 스텝 t+1의 스텝 전압이 Vt+1-Vt이다. 이와 같이 함으로써, 오버슈트를 보다 생기기 어렵게 할 수 있다.
예컨대, 상기 (1)식에 따르면, 0.5 V, 0.2 V, 0.15 V, 0.1 V.0.05 V의 전압을 각각 출력한 경우의 2차 지연계의 스텝 응답은, 도 7에 나타낸 바와 같아진다. 도 8은, 1 V의 전압을 출력한 경우와, 스텝 전압을 0.5 V→0.2 V→0.15 V→0.1 V→0.05 V로 한 스텝형의 과도 전압 파형을 출력한 경우의 2차 지연계의 스텝 응답을 나타내는 도면이다. 스텝형의 과도 전압 파형은, 각 스텝에서의 스텝 시간의 종점을, 라이징 시간 Tr의 종점으로부터 지나친 점 Tp의 사이의 시간이 되도록 설정하여 중첩하고, 합계가 1 V가 되도록 출력한 것이다. 도 8에 나타낸 바와 같이, 1 V의 전압을 출력한 경우의 2차 지연계의 스텝 응답에서는 큰 오버슈트를 발생시키는 데 비해, 스텝형의 과도 전압 파형을 상기와 같이 중첩한 경우는, 2차 지연계의 스텝 응답에 있어서 오버슈트를 제거할 수 있는 것을 알 수 있다. 또, 라이징 시간 Tr의 종점으로부터 지나친 점 Tp의 사이에 대응하는 시간에서는, 각 스텝에 있어서, 이론적으로는 오버슈트가 발생하는 경우도 있을 수 있지만, 실제로는, 각 전압이 중첩될 때에 응답의 지연이 존재하고, 오버슈트는 거의 생기지 않는다.
이와 같이, 본 실시형태에서는, 설정 전압치를 포함하는 복수의 설정 조건에 대응하여, 과도 전압 설정 파라미터로서, 과도 스텝수, 스텝 시간 및 스텝 전압의 데이터가 복수 저장되어 있다. 그리고, 테스터(3)의 DPS(33)에 있어서, 전압 설정부(41)가, 주어진 소정의 설정 조건에 따라서, 데이터베이스로부터 과도 스텝수, 스텝 시간, 스텝 전압을 취득하고, 스텝형으로 출력 전압을 형성한다. 이 때, 테스터에 접속되는 DUT는, 기생 커패시터나 기생 인덕턴스를 고려하면 RLC 회로라고 생각되고, 스텝 입력에 대한 응답은 예컨대 2차 지연계가 된다고 생각된다. 이 때문에, 각 과도 스텝에서의 스텝 시간의 종점을, 2차 지연계의 스텝 응답 곡선에서의 라이징 시간 Tr의 종점으로부터 지나친 점 Tp의 사이에 대응하는 시간이 되도록 설정한다. 이것에 의해, DPS(33)의 출력 회로(43)의 변경을 수반하지 않고, DPS(33)로부터 출력되어 DUT 단부(44b)에 인가되는 전압의 라이징 파형을, 오버슈트 등이 거의 생기지 않는 것으로 할 수 있다. 또한, 이것에 의해 스텝 시간을 단시간으로 할 수도 있어, 단시간에 설정 전압치에 도달시킬 수 있다.
특허문헌 1에는, 테스터의 전원으로부터 웨이퍼에 형성된 DUT에 전압을 인가할 때에 스텝형으로 전압을 인가하는 기술이 제안되어 있지만, 특허문헌 1의 기술에서는, 단순히 스텝형으로 전압을 인가할 뿐이며, 시간이 관리되지 않았다. 이 때문에, 각 단에서 오버슈트가 발생할 우려가 있고, DUT에 대한 악영향을 확실히 해소하는 것은 어렵다. 또한, 각 단에서의 오버슈트를 발생시키지 않도록 하기 위해서는, 1단당의 전압 상승을 작게 하여 횟수를 늘릴 필요가 있지만, 이 경우에는, 정상 전압이 될 때까지 매우 시간이 걸린다. 이것에 대하여, 본 실시형태에서는, 전술한 바와 같이, 회로의 변경을 수반하지 않고, DUT에 인가되는 출력 전압의 라이징 파형의 열화를 억제하여, 단시간에 설정 전압치에 도달시킬 수 있다.
DPS로부터 1 V의 전압을 출력하고, DUT 단부에 큰 오버슈트가 생기는 조건에 있어서, 실제로 도 9에 나타낸 바와 같이, DPS(33)로부터 출력되는 과도 전압 파형을, 스텝 전압을 0.5 V→0.2 V→0.15 V→0.1 V→0.05 V로 변화시킨 5 스텝으로 했다. 그리고, 각 스텝의 스텝 시간을, 라이징 시간 Tr의 종점으로부터 지나친 점 Tp의 사이에 대응하는 시간이 되도록 설정하여 출력했다. 그 결과, DUT 단부에서의 응답 파형은 도 10과 같이, 출력 응답이 중첩되어 슬로프가 형성된 것이 되어, 오버슈트가 생기지 않는 것이 확인되었다.
종래, 테스터에 있어서는, 프로브 카드와 접속되는 포고핀의 단부(포고 단부)에서의 성능이 스펙되기 때문에, DUT 단부에 부하를 접속한 경우는, 기대한 전원 파형을 얻을 수 있는지 아닌지를 평가하는 것이 필요로 되었다. 평가한 결과, 오버슈트 등이 발생하는 경우는, 보상 회로를 프로브 카드에 만들어 넣는 등의 대책이 필요했다. 그러나, 본 실시형태에서는, DPS 회로의 변경이 불필요할 뿐만 아니라, 이러한 보상 회로도 이용할 필요도 없고, 또한, 기대한 전원 파형을 얻을 수 있는지 아닌지는 평가의 시간도 필요없어, 간편하게 오버슈트를 억제할 수 있다. 이 때문에, 본 실시형태의 기술은 매우 유용하다.
<다른 적용>
이상, 실시형태에 관해 설명했지만, 이번에 개시된 실시형태는 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 상기 실시형태는, 첨부한 특허청구범위 및 그 주지를 일탈하지 않고, 여러가지 형태로 생략, 치환, 변경되어도 좋다.
예컨대, 상기 실시형태에서는, 스텝 전압을 스텝의 진행과 함께 서서히 감소시켰지만, 이것에 한정되지 않으며, 전압이 일정한 경우나, 후속 스텝의 전압의 증가분이 증가하는 경우, 증가 및 감소가 혼재하는 경우 등이어도 좋다.
또한, 상기 실시형태에서는 DUT 단부에서의 전압의 2차 지연계의 오버슈트를 억제하는 경우에 관해 나타냈지만, 이것에 한정되지 않고, 전압의 오버슈트가 생기는 고차 지연계라면 적용할 수 있고, 또한, DUT 단부에서의 전압이 단조롭게 증가하지 않는 등, 다른 라이징 파형 불량의 경우에도 적용할 수 있다.
또한, 상기 실시형태에서는, 테스터에 이용되며, 디바이스에 전압을 인가 하는 전압 인가 장치로서, DPS의 경우에 관해 설명했지만, 이것에 한정되지 않고, DUT에 전압을 인가할 때에 이용되는 테스터 구성 요소의 파라메트릭 측정 유닛(PMU)이나, 각종 드라이버 등, 다른 전압 인가 장치에 본 발명을 적용할 수도 있다.
1 : 검사 장치, 2 : 프로버, 3 : 테스터, 31 : 테스터 본체, 32 : 테스터 제어부, 33 : 디바이스 전원(DPS), 40 : DPS 본체, 41 : 전압 설정부, 45 : DUT, 46 : 부하, W : 웨이퍼

Claims (8)

  1. 기판 상에 형성된 복수의 피검사 디바이스에 대하여 전기적 특성을 검사하는 테스터에 있어서, 상기 피검사 디바이스에 전압을 인가하는 전압 인가 장치로서,
    상기 전압 인가 장치는, 설정 전압치를 포함하는 미리 정해진 설정 조건이 주어졌을 때에, 상기 미리 정해진 설정 조건에 적합한, 복수의 과도 스텝을 갖는 스텝형의 과도 전압 파형이 형성되도록, 과도 전압 설정 파라미터로서, 과도 스텝수, 스텝 시간, 스텝 전압을 설정하는 전압 설정부를 가지며,
    상기 전압 설정부에서 설정된 상기 과도 전압 설정 파라미터에 기초하여, 상기 스텝형의 과도 전압 파형을 갖는 출력 전압을 출력하고,
    상기 디바이스의 전원으로부터 출력된 출력 전압을, 상기 전압 인가 장치에 접속된 상기 피검사 디바이스에 스텝 입력했을 때의 응답이, 설정 전압에 대하여 오버슈트가 생기는 2차 이상의 고차 지연계이며,
    상기 전압 설정부에 설정된 상기 각 과도 스텝의 상기 스텝 시간의 종점이, 상기 고차 지연계의 스텝 응답 곡선에서의 라이징 시간의 종점으로부터 지나친 시간까지의 사이의 시간이 되도록 설정되는 것인 전압 인가 장치.
  2. 제1항에 있어서, 디지털 아날로그 컨버터와, 출력 회로를 더 가지며, 상기 전압 설정부에서 설정된 상기 과도 전압 설정 파라미터를 포함하는 신호가, 상기 디지털 아날로그 컨버터 및 상기 출력 회로를 거쳐, 상기 스텝형의 과도 전압 파형을 갖는 출력 전압으로서 출력되는 것인 전압 인가 장치.
  3. 제1항 또는 제2항에 있어서, 상기 과도 전압 파형은, 상기 과도 스텝의 상기 스텝 전압이, 상기 과도 스텝이 진행됨에 따라서 작아지도록 형성되는 것인 전압 인가 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 전압 설정부는, 설정 전압치를 포함하는 복수의 설정 조건에 대응하여, 상기 과도 전압 설정 파라미터로서, 상기 과도 스텝수, 상기 스텝 시간, 상기 스텝 전압이 복수 기억된 데이터베이스로부터, 상기 미리 정해진 설정 조건에 적합한 상기 과도 스텝수, 상기 스텝 시간, 상기 스텝 전압을 취득하는 것인 전압 인가 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 디바이스 전원(DPS), 파라메트릭 측정 유닛(PMU) 및 각종 드라이버 중 어느 하나인 것인 전압 인가 장치.
  6. 기판 상에 형성된 복수의 피검사 디바이스에 대하여 전기적 특성을 검사하는 테스터에 있어서, 상기 피검사 디바이스에 전압을 인가하는 전압 인가 장치로부터 출력하는 출력 전압 파형의 형성 방법으로서,
    설정 전압치를 포함하는 조건이 주어졌을 때에, 상기 조건에 적합한 복수의 과도 스텝을 갖는 스텝형의 과도 전압 파형이 형성되도록, 과도 전압 설정 파라미터로서, 과도 스텝수, 스텝 시간, 스텝 전압을 설정하는 단계와,
    상기 과도 전압 설정 파라미터에 기초하여, 상기 스텝형의 과도 전압 파형을 갖는 출력 전압을 형성하는 단계
    를 포함하며,
    상기 전압 인가 장치로부터 출력된 출력 전압을, 상기 전압 인가 장치에 접속된 상기 피검사 디바이스에 스텝 입력했을 때의 응답이, 설정 전압에 대하여 오버슈트가 생기는 2차 이상의 고차 지연계이며,
    상기 각 과도 스텝의 상기 스텝 시간의 종점이, 상기 고차 지연계의 스텝 응답 곡선에서의 라이징 시간의 종점으로부터 지나친 시간까지의 사이의 시간이 되도록 설정되는 것인 출력 전압 파형의 형성 방법.
  7. 제6항에 있어서, 상기 과도 전압 파형은, 상기 과도 스텝의 상기 스텝 전압이, 상기 과도 스텝이 진행됨에 따라서 작아지도록 형성되는 것인 출력 전압 파형의 형성 방법.
  8. 제6항 또는 제7항에 있어서, 설정 전압치를 포함하는 복수의 설정 조건에 대응하여, 상기 과도 전압 설정 파라미터로서, 상기 과도 스텝수, 상기 스텝 시간, 상기 스텝 전압이 복수 기억된 데이터베이스로부터, 미리 정해진 설정 조건에 적합한 상기 과도 스텝수, 상기 스텝 시간, 상기 스텝 전압을 취득하는 것인 출력 전압 파형의 형성 방법.
KR1020207007981A 2017-09-12 2018-07-25 전압 인가 장치 및 출력 전압 파형의 형성 방법 Active KR102320086B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017174700A JP6986910B2 (ja) 2017-09-12 2017-09-12 電圧印加装置および出力電圧波形の形成方法
JPJP-P-2017-174700 2017-09-12
PCT/JP2018/027949 WO2019054059A1 (ja) 2017-09-12 2018-07-25 電圧印加装置および出力電圧波形の形成方法

Publications (2)

Publication Number Publication Date
KR20200041966A true KR20200041966A (ko) 2020-04-22
KR102320086B1 KR102320086B1 (ko) 2021-11-02

Family

ID=65723982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207007981A Active KR102320086B1 (ko) 2017-09-12 2018-07-25 전압 인가 장치 및 출력 전압 파형의 형성 방법

Country Status (6)

Country Link
US (1) US11293978B2 (ko)
JP (1) JP6986910B2 (ko)
KR (1) KR102320086B1 (ko)
CN (1) CN111051904B (ko)
TW (1) TWI770267B (ko)
WO (1) WO2019054059A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11187745B2 (en) 2019-10-30 2021-11-30 Teradyne, Inc. Stabilizing a voltage at a device under test

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0317581A (ja) 1989-06-14 1991-01-25 Opt:Kk 移動体追跡装置
JP2004272447A (ja) * 2003-03-06 2004-09-30 Seiko Epson Corp 電源回路
JP2004297983A (ja) * 2003-03-28 2004-10-21 Tdk Corp スイッチング電源の出力制御方法、出力制御回路およびスイッチング電源
JP2006133109A (ja) * 2004-11-08 2006-05-25 Fujitsu Ltd 半導体試験装置
JP2008109747A (ja) * 2006-10-24 2008-05-08 Fuji Electric Device Technology Co Ltd ソフトスタート回路
JP2010044013A (ja) * 2008-08-18 2010-02-25 Fujitsu Microelectronics Ltd 半導体装置の試験方法
KR20130072950A (ko) * 2011-12-22 2013-07-02 엘지이노텍 주식회사 역률 보상 회로 및 이를 포함하는 전압 공급 장치
CN106712486A (zh) * 2017-03-09 2017-05-24 中国人民解放军海军航空工程学院 一种高压开关电源自适应软启动系统及方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4308491A (en) * 1980-05-05 1981-12-29 Square D Company Automatic fault protection system for power recovery control
JPH0317581U (ko) 1989-06-30 1991-02-21
JPH09178820A (ja) * 1995-12-25 1997-07-11 Advantest Corp Ｄｃ電圧印加装置
JP2001121697A (ja) * 1999-10-28 2001-05-08 Seiko Epson Corp 駆動素子を動作させるための駆動波形の生成
US6556034B1 (en) * 2000-11-22 2003-04-29 Teradyne, Inc. High speed and high accuracy DUT power supply with active boost circuitry
US8225152B2 (en) * 2002-05-09 2012-07-17 Agilent Technologies, Inc. Method and apparatus for generating electronic test and data structure
JP2004015342A (ja) * 2002-06-05 2004-01-15 Ntt Docomo Inc 呼受付制御方法及びその方法が適用される通信システム
WO2004025499A1 (en) * 2002-09-11 2004-03-25 The Research Foundation Of State University Of New York Jerk limited time delay filter
US6775160B2 (en) * 2002-09-27 2004-08-10 The Aerospace Corporation Dynamic DC source and load energy recycling power system
KR100471726B1 (ko) * 2003-07-11 2005-03-14 학교법인 성균관대학 전송선로에서 고조파와 상태천이도를 이용한 고장 검출 방법
US7072166B2 (en) * 2003-09-12 2006-07-04 Axcelis Technologies, Inc. Clamping and de-clamping semiconductor wafers on a J-R electrostatic chuck having a micromachined surface by using force delay in applying a single-phase square wave AC clamping voltage
JP4581865B2 (ja) * 2005-06-24 2010-11-17 横河電機株式会社 電圧印加装置
US7889019B2 (en) * 2006-10-13 2011-02-15 Andrew Roman Gizara Pulse width modulation sequence generating a near critical damped step response
JP5171010B2 (ja) * 2006-10-27 2013-03-27 東京エレクトロン株式会社 電源装置およびそれを用いたマイクロ波発生装置およびコンピュータプログラム
US7719336B2 (en) * 2006-10-31 2010-05-18 Andrew Roman Gizara Pulse width modulation sequence maintaining maximally flat voltage during current transients
WO2010029597A1 (ja) * 2008-09-10 2010-03-18 株式会社アドバンテスト 試験装置および回路システム
JP5623175B2 (ja) * 2010-07-30 2014-11-12 キヤノン株式会社 高電圧発生装置並びに画像形成装置、高電圧発生装置の電圧制御方法
CN102508140B (zh) * 2011-10-10 2013-07-17 保定天威集团有限公司 一种通过数字电路实现脉冲校验的方法
JP2013104859A (ja) * 2011-11-17 2013-05-30 Hioki Ee Corp 電圧出力装置および抵抗測定装置
US9709605B2 (en) * 2012-12-12 2017-07-18 Tektronix, Inc. Scrolling measurement display ticker for test and measurement instruments
CN103091628B (zh) * 2013-01-14 2016-04-20 河北省电力公司电力科学研究院 一种测量微型断路器上电后延迟动作时间的方法
KR102123989B1 (ko) * 2013-12-17 2020-06-26 삼성전자주식회사 테스터 및 이를 구비하는 반도체 소자 검사 장치
CN104750152A (zh) * 2015-03-11 2015-07-01 上海华虹宏力半导体制造有限公司 一种电压调整器
KR102328101B1 (ko) * 2015-07-07 2021-11-17 삼성전자주식회사 프로브 카드, 프로브 카드용 단열 커버 어셈블리, 및 이를 갖는 반도체 디바이스의 검사 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0317581A (ja) 1989-06-14 1991-01-25 Opt:Kk 移動体追跡装置
JP2004272447A (ja) * 2003-03-06 2004-09-30 Seiko Epson Corp 電源回路
JP2004297983A (ja) * 2003-03-28 2004-10-21 Tdk Corp スイッチング電源の出力制御方法、出力制御回路およびスイッチング電源
JP2006133109A (ja) * 2004-11-08 2006-05-25 Fujitsu Ltd 半導体試験装置
JP2008109747A (ja) * 2006-10-24 2008-05-08 Fuji Electric Device Technology Co Ltd ソフトスタート回路
JP2010044013A (ja) * 2008-08-18 2010-02-25 Fujitsu Microelectronics Ltd 半導体装置の試験方法
KR20130072950A (ko) * 2011-12-22 2013-07-02 엘지이노텍 주식회사 역률 보상 회로 및 이를 포함하는 전압 공급 장치
CN106712486A (zh) * 2017-03-09 2017-05-24 中国人民解放军海军航空工程学院 一种高压开关电源自适应软启动系统及方法

Also Published As

Publication number Publication date
JP6986910B2 (ja) 2021-12-22
WO2019054059A1 (ja) 2019-03-21
TWI770267B (zh) 2022-07-11
CN111051904B (zh) 2022-04-01
TW201932861A (zh) 2019-08-16
US20200278392A1 (en) 2020-09-03
JP2019050331A (ja) 2019-03-28
KR102320086B1 (ko) 2021-11-02
US11293978B2 (en) 2022-04-05
CN111051904A (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
CN101996912B (zh) 集成电路晶圆级测试方法、半导体装置测试系统及其方法
US7612620B2 (en) System and method for conditioning differential clock signals and integrated circuit load board using same
EP1440328B1 (en) Method and apparatus for calibration and validation of high performance dut power supplies
US11162990B2 (en) Calibration arrangement and method for deriving a resistance of a resistor
CN111025016A (zh) 开尔文结构的电阻测试方法
KR20180137945A (ko) 피시험 디바이스를 테스트하기 위한 프로세서 기반의 계측 방법 및 이를 이용한 계측 장치
KR20170038050A (ko) 디바이스의 검사 방법, 프로브 카드, 인터포저 및 검사 장치
TWI396855B (zh) 被測試元件、測試裝置及測試方法
KR101254280B1 (ko) 시험 장치 및 제조 방법
US8471599B2 (en) Adjustable voltage comparing circuit and adjustable voltage examining device
KR102320086B1 (ko) 전압 인가 장치 및 출력 전압 파형의 형성 방법
JP2002544489A (ja) 伝送路損失補償を備えたドライバ
KR102468913B1 (ko) 자동 테스트 장비(ate)와 피시험디바이스(dut) 사이를 인터페이싱하는 장치
US20240219459A1 (en) Method for measuring quiescent current in a switching voltage regulator
JPWO2005064586A1 (ja) 表示装置の駆動装置、表示装置、駆動装置または表示装置の検査方法
KR101762383B1 (ko) 반도체 시험 장치에 있어서의 전기 길이 측정 방법
CN109872765B (zh) 一种防止高压烧焊垫的测试方法
JP2013130428A (ja) 半導体デバイスの検査装置
US20110001509A1 (en) Semiconductor integrated circuit device and method for testing the same
JP2013130427A (ja) 半導体デバイスの検査装置
JP2001281303A (ja) 半導体集積回路試験装置、半導体集積回路試験装置の校正方法及び記録媒体
KR100916763B1 (ko) 반도체 디바이스 테스트 시스템
EP4575533A1 (en) Auto tuning for tester dut power supply
JP2010165819A (ja) 半導体集積回路の試験装置、試験方法
JP4840730B2 (ja) デバイステスタ、タイミング校正方法

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 5