KR20200048583A - 미분 중첩 회로를 이용한 저잡음 증폭기 - Google Patents

미분 중첩 회로를 이용한 저잡음 증폭기 Download PDF

Info

Publication number
KR20200048583A
KR20200048583A KR1020180130790A KR20180130790A KR20200048583A KR 20200048583 A KR20200048583 A KR 20200048583A KR 1020180130790 A KR1020180130790 A KR 1020180130790A KR 20180130790 A KR20180130790 A KR 20180130790A KR 20200048583 A KR20200048583 A KR 20200048583A
Authority
KR
South Korea
Prior art keywords
type transistor
amplifier
electrode
low
noise amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180130790A
Other languages
English (en)
Other versions
KR102113922B1 (ko
Inventor
윤태열
임창우
김정현
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020180130790A priority Critical patent/KR102113922B1/ko
Publication of KR20200048583A publication Critical patent/KR20200048583A/ko
Application granted granted Critical
Publication of KR102113922B1 publication Critical patent/KR102113922B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

미분 중첩 회로를 이용한 저잡음 증폭기가 개시된다. 개시된 저잡음 증폭기는 상보적으로 연결된 P형 트랜지스터 A 및 N형 트랜지스터 A를 포함하는 메인 증폭기; 및 상기 메인 증폭기와 연결되며, 상보적으로 연결된 P형 트랜지스터 B 및 N형 트랜지스터 B와, 상기 P형 트랜지스터 B의 바디 전극과 상기 N형 트랜지스터 B의 바디 전극 사이에 연결되는 저항 B을 포함하는 보조 증폭기;를 포함한다.

Description

미분 중첩 회로를 이용한 저잡음 증폭기{Low noise amplifier using differential superposition circuit}
본 발명의 실시예들은 미분 중첩 회로를 이용하여, 3차 상호 변조 왜곡 성분을 최소화하고 대신호 선형성을 향상시키며, 저 전력, 광대역 특성을 갖는 고선형성 저잡음 증폭기에 관한 것이다.
무선 통신 시스템 내의 무선 수신기는 저잡음 증폭기(LNA: Low Noise Amplifier)를 포함하며, 안테나에 의해 수신된 무선 주파수 신호들을 증폭시킨다. 무선 수신기는 디지털 텔레비전, 디지털 직접 브로드캐스트 시스템, 개인 휴대 정보 단말기(PDA), 랩톱 컴퓨터, 데스크톱 컴퓨터, 디지털 멀티미디어 플레이어, 휴대형 게임기, 비디오 게임 콘솔, 디지털 카메라, 디지털 레코딩 디바이스, 셀룰러 또는 위성 무선 전화기, RF ID, 스마트폰 등을 포함하는 다양한 디바이스들 내에 제공될 수 있다.
종래 기술에서 사용된 미분 중첩 회로를 이용한 저잡음 증폭기는, 보조 증폭기의 3차 상호 변조 왜곡 성분에 의해 메인 증폭기의 잡음이 제거되는 조건과, 출력의 3차 상호 변조 왜곡 성분이 제거되는 조건의 차이가 크며, 대신호 선형성이 낮다. 이러한 미분 중첩 회로를 이용하여 설계한 고선형성, 저잡음 특성을 갖는 저잡음 증폭기는 보조 증폭기의 이득을 메인 증폭기의 잡음 제거 조건보다 높도록 설계하기 때문에 메인 증폭기의 잡음이 완전히 제거되지 않는 문제를 가지며, 이를 해결하기 위해 트랜스컨덕턴스(gm)을 크게 증가시킨다. 그러나, 이러한 방법은 전력 소모가 높고 대역폭이 좁다.
도 1은 종래 기술에 따른 저항성 궤한 저잡음 증폭기의 구조를 도시한 도면으로서, 종래의 저항성 궤한 저잡음 증폭기는 미분 중첩 회로를 이용하여 메인 증폭기(101)의 잡음을 제거한 증폭기이다.
보다 상세하게, 전압 이득은 메인 증폭기(101)와 보조 증폭기(102)의 이득의 합으로서, 아래의 수학식 1과 같이 표현될 수 있고, 입력 저항은 아래의 수학식 2와 같이 표현될 수 있다.
Figure pat00001
Figure pat00002
이 때, 잡음 제거 기법은, 메인 증폭기(101)의 출력 잡음 전압이 궤환 저항 RF 와 트랜지스터 MA에서 바라본 입력 저항 RS 사이의 전압 분배에 의해 입력단에 나타나는 잡음 전압을 음의 이득을 갖는 보조 증폭기(102)로 증폭시킨 것과, 출력 잡음 전압이 소스 팔로워 구조(103)의 트랜지스터 MC에 의해 출력단에서 나타나는 것이 서로 역 위상으로 만나 상쇄된다. 메인 증폭기(101)의 출력 잡음 전압이 완전히 제거되기 위한 조건은 아래의 수학식 3과 같다.
Figure pat00003
하지만, 종래의 저항성 궤한 저잡음 증폭기의 경우, 잡음 제거 기법에 사용된 미분 중첩 회로의 보조 증폭기(102)의 3차 상호 변조 왜곡 성분으로 인하여 출력에서의 선형성과 대신호 선형성이 낮아진다는 단점이 있다.
도 2는 종래 기술에 따른 고선형 저잡음 증폭기의 구조를 도시한 도면으로서, 도 1의 저잡음 증폭기의 단점을 해결하기 위해 보조 증폭기(202)의 이득을 3차 상호 변조 조건보다 크게 설계한 증폭기이다.
보다 상세하게, 종래의 고선형 저잡음 증폭기는 N형 MOSFET와 P형 MOSFET의 상보적 증폭기 구조를 통해 구현한 것으로, N형 MOSFET의 이동도가 P형 MOSFET의 이동도보다 빠른 것을 고려하여, P형 MOSFET의 채널 크기를 N형 MOSFET의 채널 크기보다 2~3배 크게 설계한다. 이 경우, N형 MOSFET와 P형 MOSFET의 2차 상호 변조 왜곡 성분이 출력에서 같은 크기를 가지며 역 위상을 갖기 때문에 출력의 2차 상호 변조 왜곡 성분을 상쇄시킬 수 있다. 또한, 3차 상호 변조 성분을 최소화하기 위해, 음의 이득을 갖는 보조 증폭기(202)의 이득을 상기한 수학식 3의 잡음 제거 조건보다 크게 설계하여 고선형성을 가지도록 하였다.
한편, 미분 중첩 회로에서 사용된 보조 증폭기(202)의 3차 상호 변조 왜곡 성분으로 인하여, 3차 상호 변조 왜곡 성분 제거 조건을 만족하는 보조 증폭기의 이득과, 잡음 제거 조건을 만족하는 보조 증폭기의 이득이 큰 차이를 보인다.
하지만, 종래의 고선형 저잡음 증폭기의 경우, 수학식 3의 잡음 제거 조건보다 보조 증폭기(202)의 3차 상호 변조 왜곡 성분의 크기만큼 보조 증폭기(202)의 이득을 더 크게 하여 출력에서의 선형성을 개선했기 때문에, 메인 증폭기(201)의 잡음이 출력에서 나타나게 되는 문제점이 있다. 도 3에서는 보조 증폭기 이득 조건에 따른 노드 a, b, c, d 에서의 3차 상호 변조 왜곡 성분과 메인 증폭기의 잡음 크기를 도시하고 있다.
또한, 종래의 고선형 저잡음 증폭기의 경우 트랜스컨덕턴스(gm)을 증가시켜 이득의 증가로 인해 잡음이 감소하도록 설계했기 때문에 전류가 커져 전력 소모가 크고, 기생 캐패시턴스 성분이 커져 대역폭이 좁아지게 되는 문제점 또한 존재한다.
상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 본 발명에서는 미분 중첩 회로를 이용하여, 3차 상호 변조 왜곡 성분을 최소화하고 대신호 선형성을 향상시키며, 저 전력, 광대역 특성을 갖는 고선형성 저잡음 증폭기를 제안하고자 한다.
본 발명의 다른 목적들은 하기의 실시예를 통해 당업자에 의해 도출될 수 있을 것이다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 상보적으로 연결된 P형 트랜지스터 A 및 N형 트랜지스터 A를 포함하는 메인 증폭기; 및 상기 메인 증폭기와 연결되며, 상보적으로 연결된 P형 트랜지스터 B 및 N형 트랜지스터 B와, 상기 P형 트랜지스터 B의 바디 전극과 상기 N형 트랜지스터 B의 바디 전극 사이에 연결되는 저항 B을 포함하는 보조 증폭기;를 포함하는 것을 특징으로 하는 저잡음 증폭기기 제공된다.
상기 P형 트랜지스터 B 내의 PN 접합 구조의 누설 전류가 상기 저항 B에 인가되어 상기 P형 트랜지스터 B의 바디 전극 및 상기 N형 트랜지스터 B의 바디 전극에 바이어스 전압이 인가될 수 있다.
상기 메인 증폭기는, 상기 P형 트랜지스터 A의 바디 전극과 상기 N형 트랜지스터 A의 바디 전극 사이에 연결되는 저항 A을 포함할 수 있다.
상기 P형 트랜지스터 A 내의 PN 접합 구조의 누설 전류가 상기 저항 A에 인가되어 상기 P형 트랜지스터 A의 바디 전극과 상기 N형 트랜지스터 A의 바디 전극에 바이어스 전압이 인가될 수 있다.
상기 보조 증폭기는, 일단이 상기 P형 트랜지스터 A의 게이트 전극과 연결되고 타단이 상기 P형 트랜지스터 B의 게이트 전극과 연결되는 제1 캐패시터와, 일단이 상기 제1 캐패시터의 타단 및 상기 P형 트랜지스터 B의 게이트 전극과 연결되고 타단이 상기 P형 트랜지스터 B의 드레인 전극과 연결되는 제1 저항을 더 포함할 수 있다.
상기 P형 트랜지스터 A의 소스 전극 및 상기 P형 트랜지스터 B의 소스 전극은 전원전압단과 연결되고, 상기 N형 트랜지스터 A의 소스 전극 및 상기 N형 트랜지스터 B의 소스 전극은 접지와 연결되고,
상기 P형 트랜지스터 A의 드레인 전극과 상기 N형 트랜지스터 A의 드레인 전극은 노드 a에서 서로 연결되고, 상기 P형 트랜지스터 A의 게이트 전극과 상기 N형 트랜지스터 A의 게이트 전극은 노드 b에서 서로 연결되고, 상기 P형 트랜지스터 B의 드레인 전극과 상기 N형 트랜지스터 B의 드레인 전극은 노드 c에서 서로 연결되고, 상기 N형 트랜지스터 B의 게이트 전극은 상기 노드 a와 연결될 수 있다.
상기 저잡음 증폭기는, 상기 노드 a와 상기 노드 c 사이에 연결되는 소스 팔로워를 더 포함하되, 상기 소스 팔로워는, 드레인 전극이 상기 전원전압단과 연결되고, 소스 전극이 상기 노드 c와 연결되는 N형 트랜지스터 C, 일단이 상기 노드 a와 연결되고 타단이 상기 N형 트랜지스터 C의 게이트 전극과 연결되는 제2 캐패시터, 일단이 상기 N형 트랜지스터 C의 게이트 전극과 연결되고 타단이 상기 N형 트랜지스터 C의 드레인 전극과 연결되는 제2 저항을 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 상보적으로 연결된 P형 트랜지스터 A 및 N형 트랜지스터 A를 포함하는 메인 증폭기; 및 상기 메인 증폭기와 연결되며, 상보적으로 연결된 P형 트랜지스터 B 및 N형 트랜지스터 B를 포함하는 보조 증폭기;를 포함하되, 상기 P형 트랜지스터 B의 바디 전극과 상기 N형 트랜지스터 B의 바디 전극에는 바이어스 전압이 인가되는 것을 특징으로 하는 저잡음 증폭기가 제공된다.
본 발명에 따른 저잡음 증폭기는, 3차 상호 변조 왜곡 성분을 최소화하고 대신호 선형성을 향상시키며, 저 전력, 광대역 특성을 갖는 장점이 있다.
또한, 본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1은 종래 기술에 따른 저항성 궤한 저잡음 증폭기의 구조를 도시한 도면이다.
도 2는 종래 기술에 따른 고선형 저잡음 증폭기의 구조를 도시한 도면이다.
도 3은 도 2의 고선형 저잡음 증폭기의 3차 상호 변조 왜곡 성분과 메인 증폭기의 잡음 크기를 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 저잡음 증폭기의 회로를 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 저잡음 증폭기의 효과를 설명하기 위한 도면이다.
도 6 내지 도 8은 본 발명의 저잡음 증폭기의 모의 실험 결과를 도시한 도면이다.
도 9는 본 발명의 일 실시예에 따른 저잡음 증폭기의 회로를 도시한 도면이다.
도 10은 본 발명에 따른 자기 바디 바이어스(self body bias)의 개념을 설명하기 위한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
"제1", "제2" 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다. "및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.
도 4는 본 발명의 일 실시예에 따른 저잡음 증폭기의 회로를 도시한 도면이다.
도 4를 참조하면, 저잡음 증폭기(400)는 메인 증폭기(410), 보조 증폭기(420) 및 소스 팔로워(430)를 포함한다.
메인 증폭기(410)는 저잡음 증폭기(400)의 주된 증폭을 수행하는 것으로서, P형 트랜지스터 A(Mp,A) 및 N형 트랜지스터 A(Mn,A)를 포함한다.
보조 증폭기(420)는 저잡음 증폭기(400)의 보조 증폭을 수행하는 것으로서, P형 트랜지스터 B(Mp,B), N형 트랜지스터 B(Mn,B), 제1 캐패시터(C1) 및 제1 저항(R1)를 포함한다.
그리고, 소스 팔로워(430)는 하나의 N형 트랜지스터 C(Mn,C), 제2 캐패시터(C2) 및 제1 저항(R1)를 포함하며, 노드 a 및 노드 c 사이에 연결된다.
이하, 각 구성 요소의 연결 관계를 상세하게 설명하면 다음과 같다.
먼저, 메인 증폭기(410)과 관련하여 살펴보면, P형 트랜지스터 A(Mp,A)와 N형 트랜지스터 A(Mn,A)는 상보적(complementary)으로 연결된다. P형 트랜지스터 A(Mp,A)의 소스 전극은 전원전압단(Vdd)과 연결되고, P형 트랜지스터 A(Mp,A)의 드레인 전극과 N형 트랜지스터 A(Mn,A)의 드레인 전극은 노드 a에서 서로 연결되고, N형 트랜지스터 A(Mn,A)의 소스 전극은 접지(Gnd)와 연결된다. 그리고, P형 트랜지스터 A(Mp,A)의 게이트 전극과 N형 트랜지스터 A(Mn,A)의 게이트 전극은 노드 b에서 서로 연결되며, 노드 b와 노드 a 사이에는 하나의 저항(Rf1)이 연결된다.
특히, 본 발명에 따르면, P형 트랜지스터 A(Mp,A)의 바디 전극과 N형 트랜지스터 A(Mn,A)의 바디 전극 각각에는 바이어스 전압이 인가된다. 즉, P형 트랜지스터 A(Mp,A)의 바디 전극에는 전압 VA1이 인가되고, N형 트랜지스터 A(Mn,A)의 바디 전극에는 전압 VA2이 인가된다.
다음으로, 보조 증폭기(420)과 관련하여 살펴보면, P형 트랜지스터 B(Mp,B)와 N형 트랜지스터 B(Mn,B)는 상보적으로 연결된다. P형 트랜지스터 B(Mp,B)의 소스 전극은 전원전압단(Vdd)과 연결되고, P형 트랜지스터 B(MB,A)의 드레인 전극과 N형 트랜지스터 B(Mn,B)의 드레인 전극은 노드 c에서 서로 연결되고, N형 트랜지스터 B(Mn,B)의 소스 전극은 접지(Gnd)와 연결된다.
특히, 본 발명에 따르면, P형 트랜지스터 B(Mp,B)의 바디 전극과 N형 트랜지스터 B(Mn,B)의 바디 전극 각각에는 바이어스 전압이 인가된다. 즉, P형 트랜지스터 B(Mp,B)의 바디 전극에는 전압 VB1이 인가되고, N형 트랜지스터 B(Mn,B)의 바디 전극에는 전압 VB2이 인가된다.
계속하여, 소스 팔로워(430)과 관련하여 살펴보면, N형 트랜지스터 C(Mn,c)의 드레인 전극은 전원전압단(Vdd)과 연결되고, N형 트랜지스터 C(Mn,c)의 소스 전극은 노드 c와 연결되고, N형 트랜지스터 C(Mn,c)의 게이트 전극은 제2 캐패시터(C2)를 통해 노드 a와 연결된다. 그리고, 제1 저항(R1)의 일단은 N형 트랜지스터 C(Mn,c)의 게이트 전극과 연결되고, 제1 저항(R1)의 타단은 N형 트랜지스터 C(Mn,c)의 드레인 전극과 연결된다.
요컨대, 상기의 종래 기술에서 언급한 트랜스컨덕턴스(gm)의 증가에 따른 전력 소모의 문제 및 좁은 대역폭의 문제를 해소하기 위해, 본 발명에 따른 저잡음 증폭기(400)는 보조 증폭기(420)에 포함된 P형 트랜지스터 B(Mp,B)의 바디 전극과 N형 트랜지스터 B(Mn,B)의 바디 전극 각각에 바이어스 전압을 인가한다. 이 경우, P형 트랜지스터 B(Mp,B) 및 N형 트랜지스터 B(Mn,B)이 임계(Threshold) 전압이 이동하고, 이에 따라 트랜스컨덕턴스(gm), 특히 P형 트랜지스터 B(Mp,B)의 트랜스컨덕턴스를 줄일 수 있다. 이 때, 전원전압단 VDD를 함께 감소시켜 저전력으로 구동되도록 할 수 있다. 따라서, 본 발명에 따른 저잡음 증폭기(400)은 3차 상호 변조 왜곡 성분을 최소화하고, 신호 선형성을 향상시키며, 저 전력 및 광대역 특성을 구현할 수 있다. 그리고, 저잡음 증폭기(400) 내의 메인 증폭기(410)에 포함된 P형 트랜지스터 A(Mp,A)의 바디 전극과 N형 트랜지스터 A(Mn,A)의 바디 전극 각각에도 보조 증폭기(420)와 유사하게 바이어스 전압을 인가하므로 상기에서 설명한 효과를 더욱 높일 수 있다.
보다 상세하게, 도 5에서는 바디 바이어스가 인가되지 않는 회로(왼쪽 그림 참고)와, 바디 바이어스가 인가된 회로(오른쪽 그림 참고)의 3차 상호 변조 왜곡 성분을 비교하고 있다. 즉, 왼쪽의 회로는 도 2에 도시된 저잡음 증폭기 내의 회로와 대응되고, 오른쪽 회로는 본 발명에 따른 저잡음 증폭기 내의 회로와 대응된다.
도 2의 종래의 저잡음 증폭기의 경우, 보조 증폭기 내의 N형 트랜지스터와 P형 트랜지스터에 바이어스 전압이 인가도지 않으므로, 도 5의 왼쪽에 도시된 바디 바이어스가 인가되지 않은 인버터 증폭기와 같이 3차 상호 변조 왜곡 성분을 갖는다. 이 때, 보조 증폭기의 3차 상호 변조 왜곡 성분으로 인하여 잡음 제거 조건과 3차 상호 변조 왜곡 성분 제거점이 큰 차이를 갖는 문제가 발생한다
그러나, 본 발명의 경우, 보조 증폭기(420) 내의 P형 트랜지스터 B(Mp,B)의 바디 전극과 N형 트랜지스터 B(Mn,B)의 바디 전극 각각에 바디 바이어스를 인가한다. 따라서, 도 5의 오른쪽 회로와 같이 3차 상호 변조 왜곡 성분을 최소화할 수 있다.
보다 상세하게, 도 2에 도시된 종래의 저잡음 증폭기 및 본 발명의 저잡음 증폭기의 이득은 상기한 수학식 3과 같은데, 이 때 같은 궤환 저항 Rf에 대해 종래의 저잡음 증폭기 내의 보조 증폭기는 3차 상호 변조 왜곡 성분 조건을 만족하기 위해 본 발명의 저잡음 증폭기의 보조 증폭기보다 더 큰 트랜스컨덕턴스(gm,B)를 갖는다. 따라서, 같은 전압 이득을 가지는 경우 본 발명의 저잡음 증폭기가 종래의 기술보다 큰 궤환 저항 RF와 작은 트랜스컨덕턴스를 갖기 때문에 저전력 광대역 특성을 갖는다. 또한, 본 발명의 저잡음 증폭기는 보조 증폭기(420)의 이득을 3차 상호 변조 왜곡 성분 조건을 만족하도록 설계하므로, 메인 증폭기(410)의 잡음이 많이 제거되기 때문에, 종래의 저잡음 증폭기보다 낮은 잡음을 가질 수 있다.
다시 말해, 이득을 증가시키기 위해서는 수학식 1 내지 3에서의 저항 RF, 트랜스컨덕턴스 gm,A 및 트랜스컨덕턴스 gm,B가 큰 값을 가져야 하는데, 트랜지스터의 사이즈 증가로 대역폭이 감소하고 전력 소모가 커지기 때문에 저항 RF를 증가시키는 것이 좋다. 그러나, 저항 RF를 증가시키는 경우, 입력 매칭으로 인해 트랜스컨덕턴스 gm,A가 같이 증가해야 한다. 즉, 저항 RF 증가 시 피드백되는 노이즈의 크기와 트랜스컨덕턴스 gm3 크기가 감소하여 cancellation하기 위한 조건이 증가한다. 따라서, 저항 RF가 증가하면 cancellation 조건을 만족하기 위해 보조 증폭기의 P형 트랜지스터의 트랜스컨덕턴스가 증가한다. 하지만, 본 발명의 경우, 보조 증폭기의 P형 트랜지스터의 트랜스컨덕턴스를 감소시켰으며, 종래의 방식과 같은 이득을 갖을 때 메인 증폭기의 노이즈가 많이 제거되어 더 낮은 잡음지수를 갖고 저항 RF가 더 크게 설계 되어 대역폭이 넓어지고 전력 소모가 감소한다.
한편, 도 6에서는 본 발명의 저잡음 증폭기의 S 파라미터의 모의 실험 결과를 도시하고 있고, 도 7에서는 본 발명의 저잡음 증폭기의 잡음 지수의 모의 실험 결과를 도시하고 있고, 도 8에서는 본 발명의 저잡음 증폭기의 IIP3의 모의 실험 결과를 도시하고 있다.
도 9는 본 발명의 일 실시예에 따른 저잡음 증폭기의 회로를 도시한 도면이다.
도 9를 참조하면, 저잡음 증폭기(900)는 메인 증폭기(910), 보조 증폭기(920) 및 소스 팔로워(930)를 포함한다.
이 때, 도 9의 저잡음 증폭기(900)는, 메인 증폭기(910)의 P형 트랜지스터 A(Mp,A)의 바디 전극과 N형 트랜지스터 A(Mn,A)의 바디 전극 사이에 저항 A(RA)을 연결하는 구성, 보조 증폭기(920)는 P형 트랜지스터 B(Mp,B)의 바디 전극과 N형 트랜지스터 B(Mn,B)의 바디 전극 사이에 저항 B(RB)을 연결하는 구성 및 제1 캐패시터(C1) 및 제2 저항(R2)가 포함되는 구성을 제외하고는 도 4의 저잡음 증폭기(400)와 동일한 구성을 가진다. 따라서, 상기한 동일한 구성에 대해서는 설명을 생략하기로 한다.
저항 B(RB)는 자기 바디 바이어스(self body bias)를 위한 구성 요소이다. 즉, 도 4의 저잡음 증폭기(400)의 구성과는 달리, 도 9의 저잡음 증폭기(900)는 추가적인 바이어스 회로를 구비하지 않으며, 자기 바디 바이어스를 통해 바이어스 전압이 P형 트랜지스터 B(Mp,B)의 바디 전극과 N형 트랜지스터 B(Mn,B)의 바디 전극에 인가된다.
즉, 도 10을 참조하면, P형 트랜지스터 B(Mp,B)의 바디 전극과 N형 트랜지스터 B(Mn,B)의 바디 전극을 저항 B(RB)를 통해 연결하면, P형 트랜지스터 B(Mp,B)의 소스 전극과 바디 전극 사이의 PN 접합 구조(즉, PN 다이오드)의 누설 전류가 저항 B(Mp,B)에 흐르게 된다. 따라서, 이로 인한 전압 강하로 인해 P형 트랜지스터 B(Mp,B)와 N형 트랜지스터 B(Mn,B) 각각의 소스 전극과 바디 전극이 서로 다른 전압을 갖게 되어 전압 Vbs가 발생한다. 이 때, 누설 전류는 매우 작기 때문에 저항 B(RB)의 전압 강하는 매우 작고, P형 트랜지스터 B(Mp,B)와 N형 트랜지스터 B(Mn,B)의 바디 전극에는 거의 같은 전위인 바이어스 전압이 발생 및 인가된다.
한편, 자기 바이어스 전압을 이용하는 경우에 있어, 상기에서 언급한 전원전압단 VDD를 함께 감소시키는 경우, 트랜지스터 B들(Mp,B, Mn,B)의 바디 전극에 충분한 전압을 가할 수 없게 되었고, 트랜스컨턱던스가 적게 감소하는 문제점이 발생될 수 있다. 따라서, 본 발명의 경우, P형 트랜지스터 B(Mp,B)와 N형 트랜지스터 B(Mn,B)에 서로 다른 게이트-소스 전압(VGS)을 인가되게 하여 트랜스컨턱던스를 크게 증가시킬 수 있다. 이를 위해, 상기의 제1 캐패시터(C1) 및 제2 저항(R2)이 이용된다.
이 때, 제1 캐패시터(C1)의 일단은 노드 b와 연결되고, 제1 캐패시터(C1)의 타단은 P형 트랜지스터 B(Mp,B)의 게이트 전극과 연결되고, 제1 저항(R1)의 일단은 P형 트랜지스터 B(Mp,B)의 게이트 전극 및 제1 캐패시터(C1)의 타단과 연결되고, 제1 저항(R1)의 타단은 노드 c와 연결된다. 이를 통해, P형 트랜지스터 B(Mp,B)의 게이트 전극 및 소스 단자의 전압과 N형 트랜지스터 B(Mn,B)의 게이트 전극 및 소스 단자의 전압은 서로 다른 값을 가진다.
이러한 자기 바디 바이어스 기술을 통해 임계값(threshold voltage)가 이동하게 되어 대신호 선형성이 향상되고, 3차 상호 변조 왜곡 성분이 최소화되는 특성을 갖게 되며, 추가적인 바이어스 회로를 설치하지 않아 회로의 복잡성을 줄일 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (9)

  1. 상보적으로 연결된 P형 트랜지스터 A 및 N형 트랜지스터 A를 포함하는 메인 증폭기; 및
    상기 메인 증폭기와 연결되며, 상보적으로 연결된 P형 트랜지스터 B 및 N형 트랜지스터 B와, 상기 P형 트랜지스터 B의 바디 전극과 상기 N형 트랜지스터 B의 바디 전극 사이에 연결되는 저항 B을 포함하는 보조 증폭기;를 포함하는 것을 특징으로 하는 저잡음 증폭기.
  2. 제1항에 있어서,
    상기 P형 트랜지스터 B 내의 PN 접합 구조의 누설 전류가 상기 저항 B에 인가되어 상기 P형 트랜지스터 B의 바디 전극 및 상기 N형 트랜지스터 B의 바디 전극에 바이어스 전압이 인가되는 것을 특징으로 하는 저잡음 증폭기.
  3. 제1항에 있어서,
    상기 메인 증폭기는, 상기 P형 트랜지스터 A의 바디 전극과 상기 N형 트랜지스터 A의 바디 전극 사이에 연결되는 저항 A을 포함하는 것을 특징으로 하는 저잡음 증폭기.
  4. 제3항에 있어서,
    상기 P형 트랜지스터 A 내의 PN 접합 구조의 누설 전류가 상기 저항 A에 인가되어 상기 P형 트랜지스터 A의 바디 전극과 상기 N형 트랜지스터 A의 바디 전극에 바이어스 전압이 인가되는 것을 특징으로 하는 저잡음 증폭기.
  5. 제3항에 있어서,
    상기 보조 증폭기는, 일단이 상기 P형 트랜지스터 A의 게이트 전극과 연결되고 타단이 상기 P형 트랜지스터 B의 게이트 전극과 연결되는 제1 캐패시터와, 일단이 상기 제1 캐패시터의 타단 및 상기 P형 트랜지스터 B의 게이트 전극과 연결되고 타단이 상기 P형 트랜지스터 B의 드레인 전극과 연결되는 제1 저항을 더 포함하는 것을 특징으로 하는 저잡음 증폭기.
  6. 제5항에 있어서,
    상기 P형 트랜지스터 A의 소스 전극 및 상기 P형 트랜지스터 B의 소스 전극은 전원전압단과 연결되고, 상기 N형 트랜지스터 A의 소스 전극 및 상기 N형 트랜지스터 B의 소스 전극은 접지와 연결되고,
    상기 P형 트랜지스터 A의 드레인 전극과 상기 N형 트랜지스터 A의 드레인 전극은 노드 a에서 서로 연결되고, 상기 P형 트랜지스터 A의 게이트 전극과 상기 N형 트랜지스터 A의 게이트 전극은 노드 b에서 서로 연결되고,
    상기 P형 트랜지스터 B의 드레인 전극과 상기 N형 트랜지스터 B의 드레인 전극은 노드 c에서 서로 연결되고, 상기 N형 트랜지스터 B의 게이트 전극은 상기 노드 a와 연결되는 것을 특징으로 하는 저잡음 증폭기.
  7. 제6항에 있어서,
    상기 저잡음 증폭기는, 상기 노드 a와 상기 노드 c 사이에 연결되는 소스 팔로워를 더 포함하되,
    상기 소스 팔로워는, 드레인 전극이 상기 전원전압단과 연결되고, 소스 전극이 상기 노드 c와 연결되는 N형 트랜지스터 C, 일단이 상기 노드 a와 연결되고 타단이 상기 N형 트랜지스터 C의 게이트 전극과 연결되는 제2 캐패시터, 일단이 상기 N형 트랜지스터 C의 게이트 전극과 연결되고 타단이 상기 N형 트랜지스터 C의 드레인 전극과 연결되는 제2 저항을 포함하는 것을 특징으로 하는 저잡음 증폭기.
  8. 상보적으로 연결된 P형 트랜지스터 A 및 N형 트랜지스터 A를 포함하는 메인 증폭기; 및
    상기 메인 증폭기와 연결되며, 상보적으로 연결된 P형 트랜지스터 B 및 N형 트랜지스터 B를 포함하는 보조 증폭기;를 포함하되,
    상기 P형 트랜지스터 B의 바디 전극과 상기 N형 트랜지스터 B의 바디 전극에는 바이어스 전압이 인가되는 것을 특징으로 하는 저잡음 증폭기.
  9. 제8항에 있어서,
    상기 P형 트랜지스터 A의 바디 전극과 상기 N형 트랜지스터 A의 바디 전극에는 바이어스 전압이 인가되는 것을 특징으로 하는 저잡음 증폭기.
KR1020180130790A 2018-10-30 2018-10-30 미분 중첩 회로를 이용한 저잡음 증폭기 Expired - Fee Related KR102113922B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180130790A KR102113922B1 (ko) 2018-10-30 2018-10-30 미분 중첩 회로를 이용한 저잡음 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180130790A KR102113922B1 (ko) 2018-10-30 2018-10-30 미분 중첩 회로를 이용한 저잡음 증폭기

Publications (2)

Publication Number Publication Date
KR20200048583A true KR20200048583A (ko) 2020-05-08
KR102113922B1 KR102113922B1 (ko) 2020-05-28

Family

ID=70677009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180130790A Expired - Fee Related KR102113922B1 (ko) 2018-10-30 2018-10-30 미분 중첩 회로를 이용한 저잡음 증폭기

Country Status (1)

Country Link
KR (1) KR102113922B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234944A (zh) * 2020-09-14 2021-01-15 成都振芯科技股份有限公司 一种无电感宽带低噪声放大器
CN114900134A (zh) * 2022-05-18 2022-08-12 成都通量科技有限公司 一种带体电极隔离mos管中和电容放大器及终端

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100614928B1 (ko) * 2005-08-17 2006-08-25 삼성전기주식회사 선형화를 위한 미분 중첩회로
US20090251213A1 (en) * 2008-04-07 2009-10-08 Aravind Mangudi Method for adjusting threshold voltage and circuit therefor
KR20100051411A (ko) * 2008-11-07 2010-05-17 한국전자통신연구원 광대역 저잡음 증폭기
KR20100120839A (ko) * 2009-05-07 2010-11-17 삼성전기주식회사 듀얼 피드백 구조를 갖는 광대역 저잡음 증폭기
KR101123211B1 (ko) * 2011-01-20 2012-03-20 한국과학기술원 저잡음 증폭기 및 무선수신기
KR20180034555A (ko) * 2015-07-29 2018-04-04 서킷 시드, 엘엘씨 상보적 전류 전계효과 트랜지스터 소자 및 증폭기

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100614928B1 (ko) * 2005-08-17 2006-08-25 삼성전기주식회사 선형화를 위한 미분 중첩회로
US20090251213A1 (en) * 2008-04-07 2009-10-08 Aravind Mangudi Method for adjusting threshold voltage and circuit therefor
KR20100051411A (ko) * 2008-11-07 2010-05-17 한국전자통신연구원 광대역 저잡음 증폭기
KR20100120839A (ko) * 2009-05-07 2010-11-17 삼성전기주식회사 듀얼 피드백 구조를 갖는 광대역 저잡음 증폭기
KR101123211B1 (ko) * 2011-01-20 2012-03-20 한국과학기술원 저잡음 증폭기 및 무선수신기
KR20180034555A (ko) * 2015-07-29 2018-04-04 서킷 시드, 엘엘씨 상보적 전류 전계효과 트랜지스터 소자 및 증폭기

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
H. Rastegar et al., "A low power and high linearity UWB low noise amplifier (LNA) for 3.1-10.6 GHz wireless applications ...", Microelectronics Journal, vol. 44, pp. 201-209, 4 February 2013. *
M. Parvizi et al., "Short Channel Output Conductance Enhancement Through Forward Body Biasing to ...", IEEE Journal of Solid-State Circuits, vol. 51, no. 3, pp. 574-586 , March 2016.* *
V. Singh et al., "A 0.7 V, Ultra-Wideband Common Gate LNA with Feedback Body Bias Topology ...", Journal of Low Power Electronics and Applications, vol. 8, no. 42, pp. 1-13 , 26 October 2018. *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234944A (zh) * 2020-09-14 2021-01-15 成都振芯科技股份有限公司 一种无电感宽带低噪声放大器
CN114900134A (zh) * 2022-05-18 2022-08-12 成都通量科技有限公司 一种带体电极隔离mos管中和电容放大器及终端

Also Published As

Publication number Publication date
KR102113922B1 (ko) 2020-05-28

Similar Documents

Publication Publication Date Title
US9184716B2 (en) Low noise amplifier and receiver
US8410854B2 (en) Semiconductor integrated circuit device
US8665027B2 (en) Amplifier for wireless receiver and associated method
KR20020076115A (ko) 고주파 가변이득 증폭장치
US7728672B2 (en) RF amplifier
US9203364B2 (en) DC offset canceller
US6933783B2 (en) Variable gain differential amplifier and multiplication circuit
KR102113922B1 (ko) 미분 중첩 회로를 이용한 저잡음 증폭기
US20170111011A1 (en) Balanced up-conversion mixer
JP4936151B2 (ja) 利得可変増幅器およびそれを用いた通信機器
KR100827893B1 (ko) 모스 전계효과 트랜지스터의 증폭도 및 잡음도 개선회로 및이를 이용한 주파수 혼합기, 증폭기 및 발진기
US12494745B2 (en) Amplitude modulation-phase modulation (AM-PM) linearization in a power amplifier
US8823452B2 (en) GM-ratioed amplifier
US12500559B2 (en) Differential buffer circuit
US9319001B2 (en) Amplifier circuit, biasing block with output gain compensation thereof, and electronic apparatus
US10199992B2 (en) Wideband single-ended IM3 distortion nulling
US7876153B1 (en) Transconductor circuit
JP5126676B2 (ja) 増幅器
CN107579715B (zh) 一种宽带线性化cmos低噪声放大器电路
CN117650758A (zh) 低噪声放大器及射频芯片
US20070046374A1 (en) Linearity-improved differential amplification circuit
JP2009077142A (ja) 低雑音増幅回路
US20210167738A1 (en) Amplifier circuit
KR102449479B1 (ko) 전력 증폭기
TW202044759A (zh) 訊號處理電路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20230516

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20230516