KR20200052233A - 금속막 부착 반도체 디바이스의 제조 방법 - Google Patents

금속막 부착 반도체 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20200052233A
KR20200052233A KR1020190139714A KR20190139714A KR20200052233A KR 20200052233 A KR20200052233 A KR 20200052233A KR 1020190139714 A KR1020190139714 A KR 1020190139714A KR 20190139714 A KR20190139714 A KR 20190139714A KR 20200052233 A KR20200052233 A KR 20200052233A
Authority
KR
South Korea
Prior art keywords
protective member
metal film
protective
wafer
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020190139714A
Other languages
English (en)
Other versions
KR102762077B1 (ko
Inventor
가츠히코 스즈키
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20200052233A publication Critical patent/KR20200052233A/ko
Application granted granted Critical
Publication of KR102762077B1 publication Critical patent/KR102762077B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H01L21/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H01L21/76—
    • H01L21/78—
    • H01L23/49572—
    • H01L23/552—
    • H01L24/50—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H10W42/261—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions
    • H10W42/276—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions the arrangements being on an external surface of the package, e.g. on the outer surface of an encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/453—Leadframes comprising flexible metallic tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/701—Tape-automated bond [TAB] connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H10P72/742—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7422—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7428—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/744—Details of chemical or physical process used for separating the auxiliary support from a device or a wafer
    • H10P72/7442—Separation by peeling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/247—Dispositions of multiple bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)

Abstract

본 발명은 전자파 실드를 실장하기 위해 필요한 공간을 저감하는 것을 과제로 한다.
피가공물의 제1면에 절삭 블레이드를 절입하여, 피가공물의 마무리 두께를 초과하는 깊이의 절삭홈을 분할 예정 라인을 따라서 형성하는 절삭홈 형성 단계와, 절삭홈 형성 단계의 후, 피가공물의 제1면에 보호 부재를 접착하는 보호 부재 접착 단계와, 보호 부재를 통해 피가공물을 척테이블에 의해 유지하여 피가공물이 마무리 두께가 될 때까지 제2면측을 연삭하는 것에 의해, 피가공물을 복수의 반도체 디바이스로 분할하는 연삭 단계와, 연삭 단계의 후, 제1면측에 보호 부재가 접착된 복수의 반도체 디바이스의 각각의 측면과 연삭후의 제2면측에, 금속막을 피복하는 금속막 피복 단계와, 금속막 피복 단계의 후, 제1면측으로부터 보호 부재를 제거하는 보호 부재 제거 단계를 구비하는 금속막 부착 반도체 디바이스의 제조 방법을 제공한다.

Description

금속막 부착 반도체 디바이스의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE ATTACHED WITH METAL LAYER}
본 발명은, 적어도 일부가 금속막으로 피복된 반도체 디바이스를 제조하는 방법에 관한 것이다.
최근, 휴대전화나 스마트폰 등의 휴대 무선 통신 기기에서는, 고기능화, 고성능화 등을 위해, 휴대 무선 통신 기기의 무선 시스템을 구성하는 SAW(Surface Acoustic Wave) 디바이스나 안테나 엘리멘트 등의 전자 부품의 수가 증가하고 있다.
또한, 휴대 무선 통신 기기의 고기능화, 고성능화 등을 위해, 휴대 무선 통신 기기에 탑재되는 DRAM(Dynamic Random Access Memory)나 플래시메모리 등의 각종 반도체 디바이스의 데이터 전송 속도가 한층 더 고속화하는 것도 진행되고 있다. 데이터 전송 속도의 고속화에 따라, 각종 반도체 디바이스가 발생시키는 전자파가 무선 시스템에 대하여 노이즈가 되어, 무선 시스템에 악영향을 미친다고 하는 문제가 있다.
따라서, 전자파 노이즈의 영향을 저감하기 위해, 전자파 실드로서 기능하는 금속으로 반도체 디바이스를 덮는 것이 알려져 있다. 예컨대, 금속을 갖는 열가소성 수지의 성형품의 케이스(예컨대, 특허문헌 1 참조)나, 금속판의 덮개체 및 도전성 엘라스토머의 벽부(예컨대, 특허문헌 2 참조)로, 반도체 디바이스를 덮는 것에 의해 전자파 노이즈를 저감할 수 있다.
특허문헌 1 : 일본 특허 공개 제2001-44680호 공보 특허문헌 2 : 일본 특허 공개 제2004-72051호 공보
그러나, 금속의 케이스나 금속판의 덮개체 등을 채용한 경우에는, 전자파 실드를 실장하기 위해 필요한 공간이 비교적 커지기 때문에, 휴대 무선 통신 기기의 소형화나 박형화의 방해가 된다. 본 발명은 이러한 문제를 감안하여 이루어진 것으로, 전자파 실드를 실장하기 위해 필요한 공간을 저감하는 것을 목적으로 한다.
본 발명의 일양태에 의하면, 금속막 부착 반도체 디바이스의 제조 방법으로서, 격자형으로 배치된 복수의 분할 예정 라인으로 구획된 각 영역에 반도체 소자의 전극이 설치된 제1면과, 상기 제1면과 반대측의 제2면을 갖는 피가공물의 상기 제1면에 절삭 블레이드를 절입하여, 상기 피가공물의 마무리 두께를 초과하는 깊이의 절삭홈을 상기 분할 예정 라인을 따라서 형성하는 절삭홈 형성 단계와, 상기 절삭홈 형성 단계의 후, 상기 피가공물의 상기 제1면에 보호 부재를 접착하는 보호 부재 접착 단계와, 상기 보호 부재를 통해 상기 피가공물을 척테이블에 의해 유지하여 상기 피가공물이 마무리 두께가 될 때까지 상기 제2면측을 연삭하는 것에 의해, 상기 피가공물을 복수의 반도체 디바이스로 분할하는 연삭 단계와, 상기 연삭 단계의 후, 상기 제1면측에 상기 보호 부재가 접착된 상기 복수의 반도체 디바이스의 각각의 측면과 연삭후의 상기 제2면측에, 금속막을 피복하는 금속막 피복 단계와, 상기 금속막 피복 단계의 후, 상기 제1면측으로부터 상기 보호 부재를 제거하는 보호 부재 제거 단계를 구비하는 금속막 부착 반도체 디바이스의 제조 방법이 제공된다.
바람직하게는, 금속막 부착 반도체 디바이스의 제조 방법은, 상기 절삭홈 형성 단계의 전에 상기 제1면측을 보호막으로 피복하는 보호막 피복 단계와, 상기 보호 부재 제거 단계의 후에 상기 보호막을 제거하는 보호막 제거 단계를 더 구비하고, 상기 보호 부재 접착 단계에서 상기 보호 부재를 상기 보호막에 밀착시킨다.
또한, 바람직하게는, 금속막 부착 반도체 디바이스의 제조 방법은, 상기 보호막 피복 단계의 후이자 상기 절삭홈 형성 단계의 전에, 상기 보호막이 형성된 상기 피가공물의 상기 제1면측에 레이저빔을 조사하여, 상기 분할 예정 라인을 따라서 상기 절삭홈보다 굵은 폭의 레이저 가공홈을 형성하는 레이저 가공홈 형성 단계를 더 구비한다.
또한, 바람직하게는, 금속막 부착 반도체 디바이스의 제조 방법은, 상기 보호막 피복 단계의 후이자 상기 레이저 가공홈 형성 단계의 전에, 상기 보호막에 대하여 흡수성을 갖는 파장의 레이저빔을 상기 분할 예정 라인을 따라서 상기 보호막에 조사하는 것에 의해, 상기 보호막이 상기 분할 예정 라인을 따라서 상기 절삭홈 및 상기 레이저 가공홈의 어느 것보다도 굵은 폭으로 제거된 보호막 제거 라인을 형성하는 보호막 제거 라인 형성 단계를 더 구비한다.
또한, 바람직하게는, 금속막 부착 반도체 디바이스의 제조 방법은, 상기 레이저 가공홈 형성 단계 또는 상기 절삭홈 형성 단계의 후이자 상기 보호 부재 접착 단계의 전에, 상기 피가공물을 에칭 가스로 처리하여, 상기 레이저 가공홈 및 상기 절삭홈의 적어도 어느 한쪽에 부착된 파편을 제거하는 파편 제거 단계를 더 구비한다.
또한, 바람직하게는, 금속막 부착 반도체 디바이스의 제조 방법은, 상기 금속막 피복 단계의 후이자 상기 보호 부재 제거 단계의 전에, 상기 복수의 반도체 디바이스에서의 상기 금속막이 피복된 상기 제2면측에 점착 테이프를 접착하는 점착 테이프 접착 단계를 더 구비한다.
또한, 바람직하게는, 상기 보호 부재 접착 단계에서 접착하는 상기 보호 부재는, 익스팬드성을 갖는 점착 테이프로서, 금속막 부착 반도체 디바이스의 제조 방법은, 상기 연삭 단계의 후이자 상기 금속막 피복 단계의 전에, 상기 보호 부재를 확장하여 개개의 반도체 디바이스의 간격을 넓히는 확장 단계를 더 구비한다.
본 발명의 일양태에 관한 금속막 부착 반도체 디바이스의 제조 방법에서는, 반도체 디바이스의 각각의 측면과 마무리 두께까지 연삭된 제2면에 금속막을 피복하기 때문에, 금속제의 케이스나 금속판의 덮개체 등을 채용하는 경우에 비하여, 전자파 실드를 실장하기 위해 필요한 공간을 저감할 수 있다.
도 1은 피가공물의 예를 나타내는 사시도이다.
도 2의 (A)는, 절삭홈 형성 단계(S10)를 나타내는 도면이고, 도 2의 (B)는, 보호 부재 접착 단계(S20)를 나타내는 도면이고, 도 2의 (C)는, 연삭 단계(S30)를 나타내는 도면이다.
도 3의 (A)는, 금속막 피복 단계(S40)를 나타내는 도면이고, 도 3의 (B)는, 점착 테이프 접착 단계(S50)를 나타내는 도면이고, 도 3의 (C)는, 보호 부재 제거 단계(S60)를 나타내는 도면이다.
도 4는 제1 실시형태에 관한 금속막 부착 반도체 디바이스의 제조 방법의 플로우도이다.
도 5의 (A)는, 보호막 피복 단계(S5)를 나타내는 도면이고, 도 5의 (B)는, 표면측에 보호막이 형성된 웨이퍼의 단면도이고, 도 5의 (C)는, 절삭홈 형성 단계(S10)를 나타내는 도면이다.
도 6의 (A)는, 보호 부재 접착 단계(S20)를 나타내는 도면이고, 도 6의 (B)는, 연삭 단계(S30)를 나타내는 도면이고, 도 6의 (C)는, 금속막 피복 단계(S40)를 나타내는 도면이다.
도 7의 (A)는, 점착 테이프 접착 단계(S50)를 나타내는 도면이고, 도 7의 (B)는, 보호 부재 제거 단계(S60)를 나타내는 도면이고, 도 7의 (C)는, 보호막 제거 단계(S65)를 나타내는 도면이다.
도 8은 제2 실시형태에 관한 금속막 부착 반도체 디바이스의 제조 방법의 플로우도이다.
도 9의 (A)는, 보호막 피복 단계(S5)를 나타내는 도면이고, 도 9의 (B)는, 레이저빔으로 웨이퍼의 표면측을 가공하는 모습을 나타내는 일부 단면 측면도이다.
도 10의 (A)는, 레이저 가공홈을 나타내는 확대도이고, 도 10의 (B)는, 보호막 제거 라인을 나타내는 확대도이고, 도 10의 (C)는, 보호막 제거 라인 형성 단계(S7)후의 레이저 가공홈 형성 단계(S8)에서 형성된 레이저 가공홈의 확대도이다.
도 11의 (A)는, 파편 제거 단계(S9)를 나타내는 도면이고, 도 11의 (B)는, 절삭홈 형성 단계(S10)를 나타내는 도면이다.
도 12의 (A)는, 보호 부재 접착 단계(S20)를 나타내는 도면이고, 도 12의 (B)는, 연삭 단계(S30)를 나타내는 도면이다.
도 13의 (A)는, 금속막 피복 단계(S40)를 나타내는 도면이고, 도 13의 (B)는, 점착 테이프 접착 단계(S50)를 나타내는 도면이다.
도 14는 제3 실시형태에 관한 금속막 부착 반도체 디바이스의 제조 방법의 플로우도이다.
도 15의 (A)는, 절삭홈 형성 단계(S10)를 나타내는 도면이고, 도 15의 (B)는, 제2 변형예에 관한 파편 제거 단계(S9)를 나타내는 도면이다.
도 16의 (A)는, 보호 부재 접착 단계(S20)를 나타내는 도면이고, 도 16의 (B)는, 연삭 단계(S30)를 나타내는 도면이다.
도 17의 (A)는, 확장 단계(S35)를 나타내는 도면이고, 도 17의 (B)는, 금속막 피복 단계(S40)를 나타내는 도면이다.
도 18은 제4 실시형태에 관한 금속막 부착 반도체 디바이스의 제조 방법의 플로우도이다.
첨부 도면을 참조하여, 본 발명의 일양태에 관한 실시형태에 관해 설명한다. 도 1은, 피가공물의 예를 나타내는 사시도이다. 본 실시형태의 피가공물은 원반형의 웨이퍼(11)이다. 웨이퍼(11)는, 주로 실리콘(Si)으로 이루어지며, 두께가 500 ㎛~1000 ㎛ 정도인 원반형으로 형성되어 있는 반도체 기판(11c)(도 2a 참조)을 갖는다.
또, 반도체 기판(11c)의 재질, 형상, 구조, 크기 등에 제한은 없다. 예컨대, 갈륨비소(GaAs), 탄화규소(SiC) 등으로 이루어진 실리콘 이외의 반도체 재료 등을 반도체 기판(11c)으로서 이용할 수도 있다.
반도체 기판(11c) 상에는, 반도체 기판(11c)보다 얇은 원반형의 기능층(15c)이 설치되어 있다(도 2a 참조). 반도체 기판(11c)의 기능층(15c)측의 영역과 기능층(15c)에 의해, IC(Integrated Circuit), LSI(Large Scale Integration) 등의 반도체 소자(도시하지 않음)가 구성되어 있다.
기능층(15c)에는, 전술한 반도체 소자를 구성하는 반도체 기판(11c)의 활성 영역과 전기적으로 접속하고 있는 반도체 소자의 전극(15d)이 설치되어 있다. 또한, 기능층(15c)은, 복수의 전극(15d) 사이의 층간 절연층으로서 기능하는 저유전율 절연체층(소위 Low-k 재료층)(15e)을 갖는다. 또, 각 전극(15d)의 상단은 저유전율 절연체층(15e)으로부터 노출되어 있다.
그런데, 본 실시형태에서는, 기능층(15c)측의 웨이퍼(11)의 면을 표면(제1면)(11a)으로 칭한다. 또한, 반도체 기판(11c)의 기능층(15c)과는 반대측의 면을 웨이퍼(11)의 이면(제2면)(11b)으로 칭한다. 이와 같이, 표면(11a)과 이면(11b)은 서로 웨이퍼(11)의 반대측에 위치하고 있다.
웨이퍼(11)의 표면(11a)측에는, 격자형으로 배치된 복수의 분할 예정 라인(스트리트)(13)으로 구획된 각 영역에, 전술한 반도체 소자를 구성하는 반도체 기판(11c)의 활성 영역과 기능층(15c)을 포함하는 디바이스 영역(15a)이 형성되어 있다.
디바이스 영역(15a)의 표면(11a)에는 전극(15d)이 노출되어 있고, 이 전극(15d) 상에는, 땜납 등의 금속 재료로 구형으로 형성된 복수의 범프(돌기 전극)(15b)가 배치되어 있다. 또, 디바이스 영역(15a) 및 범프(15b)의 종류, 수량, 형상, 구조, 크기, 배치 등에 제한은 없다.
본 실시형태에서는, 웨이퍼(11)의 표면(11a)측에 범프(15b)가 설치되어 있지만, 범프(15b)는 설치되어 있지 않아도 좋다. 또한, 피가공물은, 표면(11a)측이 밀봉 수지로 몰드되고, 밀봉 수지로부터 범프(15b)가 돌출되도록 배치되어 있는 소위 WL-CSP(Wafer Level Chip Size Package) 웨이퍼이어도 좋다. 또한, 피가공물은, 복수의 디바이스칩이 몰드 수지로 밀봉된 상태의 수지 패키지 기판이어도 좋다.
웨이퍼(11)는, 표면(11a)측에, 복수의 디바이스 영역(15a)이 배치된 디바이스부와, 이 디바이스부를 둘러싸는 외주 잉여부를 갖는다. 웨이퍼(11)의 외주 잉여부의 외주 단부에는, 결정 방위를 나타내는 노치(11d)가 설치되어 있다. 또, 노치(11d) 대신에 오리엔테이션 플랫 등이 설치되어도 좋다.
다음으로, 도 2, 도 3 및 도 4를 이용하여, 제1 실시형태에 관한 금속막 부착 반도체 디바이스(21)의 제조 방법에 관해 설명한다. 제1 실시형태에서는, 우선 웨이퍼(11)에 절삭홈을 형성한다(절삭홈 형성 단계(S10)). 도 2a는, 절삭홈 형성 단계(S10)를 나타내는 도면이다.
제1 실시형태에서는, 절삭 장치(도시하지 않음)를 이용하여 절삭홈을 형성한다. 절삭 장치는, 웨이퍼(11)의 이면(11b)측을 흡인하여 유지하는 척테이블(도시하지 않음)을 구비한다. 척테이블은, 모터 등의 회전 기구(도시하지 않음)와 연결되어 있고, Z축 방향에 대략 평행한 회전축 둘레에 회전할 수 있다.
또한, 척테이블의 하측에는 테이블 이동 기구(도시하지 않음)가 설치되어 있고, 척테이블은, 이 테이블 이동 기구에 의해 X축 방향(가공 이송 방향)으로 이동할 수 있다. 또, X축, Y축(후술) 및 Z축은 직교 좌표계를 구성하고 있다.
척테이블의 유지면은, 척테이블의 내부에 형성된 흡인로(도시하지 않음) 등을 통해 흡인원(도시하지 않음)에 접속되어 있다. 흡인원의 부압을 유지면에 작용시킴으로써, 웨이퍼(11)의 이면(11b)측이 척테이블에 의해 흡인 유지된다.
절삭 장치는, 웨이퍼(11)를 절삭하기 위한 절삭 유닛(도시하지 않음)을 더 구비한다. 절삭 유닛은, Y축 방향(인덱싱 이송 방향)과 대략 평행한 회전축이 되는 스핀들(도시하지 않음)을 갖는다.
스핀들은, 그 일단측에 연결된 모터 등의 회전 구동원(도시하지 않음)에 의해 회전한다. 또한, 스핀들의 회전 구동원과는 반대측에 위치하는 타단측에는, 원환형의 블레이드 마운트(도시하지 않음)가 회전 가능한 양태로 일체적으로 고정되어 있다.
블레이드 마운트를 통해 스핀들에는, 소위 허브형의 절삭 블레이드(20)가 장착되어 있다. 본 실시형태의 절삭 블레이드(20)는, 원환형의 베이스(도시하지 않음)와, 이 베이스의 외주에 설치된 원환형의 절삭날(22)을 갖는다. 절삭날(22)은, 예컨대 금속이나 수지 등의 본드재(결합재)에, 다이아몬드나 cBN(cubic boron nitride) 등의 지립을 혼합하여 형성된다.
절삭홈 형성 단계(S10)에서는, 우선 웨이퍼(11)의 이면(11b)측에 다이싱 테이프(도시하지 않음)를 접착하고, 이 다이싱 테이프를 통해 웨이퍼(11)의 이면(11b)측을 척테이블의 유지면에 배치한다. 이어서, 흡인원의 부압을 작용시켜, 웨이퍼(11)의 표면(11a)측이 상측에 노출된 상태로, 웨이퍼(11)를 척테이블에 의해 흡인 유지한다.
그리고, 절삭 블레이드(20)를 고속으로 회전시키면서 절삭 유닛을 척테이블을 향해 강하시켜, 웨이퍼(11)의 표면(11a)측에 절삭 블레이드(20)를 절입한다. 단, 절삭홈 형성 단계(S10)에서는, 웨이퍼(11)를 완전히 절단하지는 않는다.
절삭홈 형성 단계(S10)에서는, 웨이퍼(11)의 마무리 두께(T1)를 초과하고 또한 웨이퍼(11)의 이면(11b)에 이르지 않는 미리 정해진 깊이의 절삭홈(17)(도 2의 (B) 참조)을 형성하기 위해, 절삭 블레이드(20)의 절입 깊이를 조절한다.
다음으로, 절삭 블레이드(20)의 절입 깊이를 유지한 채로, 절삭 블레이드(20)와 척테이블을 X축 방향을 따라서 상대적으로 이동시킨다. 이것에 의해, X축 방향을 따르는 1개의 분할 예정 라인(13)의 일단으로부터 타단까지, 웨이퍼(11)에 절삭홈(17)을 형성한다(즉, 웨이퍼(11)를 하프컷트한다).
1개의 분할 예정 라인(13)을 따르는 절삭홈(17)을 형성한 후, 절삭 유닛을 Y축 방향으로 이동시킨다. 그리고, 전술한 1개의 분할 예정 라인(13)에 Y축 방향에서 인접하는 다른 분할 예정 라인(13)의 일단으로부터 타단까지, 동일하게 절삭홈(17)을 형성한다.
하나의 방향을 따르는 모든 분할 예정 라인(13)을 따라서 절삭홈(17)을 형성한 후, 회전 기구에 의해 척테이블을 90도 회전시켜, 다시 동일하게, 하나의 방향과 직교하는 다른 방향을 따르는 모든 분할 예정 라인(13)을 따라서 절삭홈(17)을 형성한다. 이것에 의해, 웨이퍼(11)의 표면(11a)측에서 격자형으로 배치된 모든 분할 예정 라인(13)에, 미리 정해진 깊이의 절삭홈(17)을 형성한다.
절삭홈 형성 단계(S10)의 후에, 웨이퍼(11)의 표면(11a)에 보호 부재(19)를 접착한다(보호 부재 접착 단계(S20)). 도 2의 (B)는, 보호 부재 접착 단계(S20)를 나타내는 도면이다.
보호 부재(19)는, 예컨대 웨이퍼(11)와 대략 동일한 직경을 갖는 수지제의 기재층을 갖는다. 기재층은, 예컨대 5 ㎛ 이상 200 ㎛ 이하의 두께를 가지며, 폴리올레핀(PO), 폴리염화비닐(PVC), 폴리스티렌(PS), 에틸렌아세트산비닐(EVA) 등의 고분자 재료로 형성되어 있다.
또한, 보호 부재(19)는, 기재층의 표면측에 점착층을 갖는다. 점착층은, 예컨대 열 또는 자외선이 조사되면 경화하여 점착력이 저하되는 수지제의 접착제로 구성된 층이다. 점착층은, 기재층의 원형의 단부 영역에 고리형으로 설치되어도 좋고, 기재층의 전면에 설치되어도 좋다. 또, 점착층은 보호 부재(19)에 설치되지 않아도 좋다.
보호 부재(19)는, 점착층에 의해 웨이퍼(11)의 표면(11a)측에 대하여 박리 가능한 양태로 접착된다. 또한, 보호 부재(19)는, 웨이퍼(11)의 디바이스 영역(15a)에서의 범프(15b) 등의 요철 구조를 따라 변형한다. 예컨대, 보호 부재(19)의 한쪽 면은, 웨이퍼(11)의 표면(11a)과 범프(15b)의 표면에 접착한다. 또, 보호 부재(19)가 점착층을 갖지 않는 경우, 기재층이 표면(11a)측에 대하여 박리 가능한 양태로 밀착된다.
보호 부재 접착 단계(S20)에서는, 보호 부재 접착 장치(도시하지 않음)를 이용하여, 웨이퍼(11)의 표면(11a)에 보호 부재(19)를 접착한다. 보호 부재 접착 장치는 챔버(도시하지 않음)를 구비하고 있고, 이 챔버에는, 챔버 내부를 감압하기 위한 흡인원(도시하지 않음)이 접속되어 있다.
또한, 챔버 내에는, 웨이퍼(11)를 지지하는 지지 테이블(도시하지 않음)이 설치되어 있다. 이 지지 테이블은, 예컨대, 볼나사식의 이동 기구에 의해 미리 정해진 방향(예컨대 X축 방향)으로 이동된다.
보호 부재 접착 장치는, 롤형으로 감긴 테이프체(도시하지 않음)를 지지 테이블의 상측으로 송출하는 송출 기구를 갖는다. 테이프체는, 보호 부재(19) 및 이형 시트로 구성되어 있다.
또한, 보호 부재 접착 장치는, 테이프체가 지지 테이블의 상측으로 송출할 때에, 보호 부재(19)를 이형 시트로부터 박리하는 박리 유닛(도시하지 않음)을 갖는다. 박리 유닛에 의해 이형 시트로부터 박리된 보호 부재(19)는, 송출 기구에 의해 보호 부재(19)의 점착층이 지지 테이블과 대면하도록 지지 테이블의 상측으로 송출된다.
보호 부재 접착 장치는, 지지 테이블의 상측으로 송출된 보호 부재(19)의 기재층측을 압박하는 압박 롤러를 더 갖는다. 압박 롤러가 보호 부재(19)의 기재층측을 압박하는 것에 의해, 보호 부재(19)의 점착층측이 지지 테이블에 압박된다.
보호 부재 접착 단계(S20)에서는, 우선, 지지 테이블 상에 웨이퍼(11)의 이면(11b)측을 배치한다. 다음으로, 흡인원으로 챔버 내의 압력을 저하시킨다. 챔버 내를 감압함으로써, 웨이퍼(11)의 표면(11a)과 보호 부재(19) 사이에, 에어, 먼지, 그 밖의 이물질 등이 들어가는 것을 방지할 수 있다.
그리고, 롤형의 테이프체를 지지 테이블 상으로 송출하면서, 박리 유닛으로 테이프체로부터 이형 시트를 박리함과 더불어, 압박 롤러로 보호 부재(19)를 지지 테이블 상에 배치된 웨이퍼(11)의 표면(11a)에 접착한다. 웨이퍼(11)의 표면(11a)에 보호 부재(19)를 설치함으로써, 후속하는 가공 공정에서의 웨이퍼(11)의 표면(11a)측의 손상을 방지할 수 있다.
또, 흡인원에 접속되어 내부가 감압되는 챔버를 이용하는 것은 필수는 아니며, 보호 부재 접착 장치는, 대기압하에서 웨이퍼(11)의 표면(11a)에 보호 부재(19)를 접착해도 좋다. 이 경우, 보호 부재 접착 장치는, 전술한 지지 테이블, 송출 기구, 박리 유닛, 압박 롤러 등에 의해 구성된다.
또, 보호 부재(19)에 점착층이 설치되어 있지 않은 경우, 보호 부재 접착 단계(S20)에서는, 지지 테이블을 가열하는 것에 의해, 보호 부재(19)를 연화 및 변형시키면서 보호 부재(19)를 웨이퍼(11)에 접착해도 좋다.
연화된 보호 부재(19)는, 웨이퍼(11)의 표면(11a)측의 요철 구조를 따라서 변형하기 때문에, 웨이퍼(11)의 표면(11a)측에 밀착시킬 수 있다. 또, 가열 온도는, 보호 부재(19)의 재료에 따라서, 각 재료의 연화점이 되도록 적절하게 조절해도 좋다.
또한, 지지 테이블의 가열 대신에, 보호 부재(19)에 대하여 온풍을 내뿜는 것에 의해, 보호 부재(19)를 연화 및 변형시켜도 좋다. 온풍을 내뿜는 경우, 풍압에 의해 보호 부재(19)는 웨이퍼(11)의 표면(11a)측에 압박되기 때문에, 압박 롤러를 이용하지 않고, 보호 부재(19)를 웨이퍼(11)의 표면(11a)측에 밀착시켜 접착할 수 있다.
보호 부재 접착 단계(S20)의 후에, 웨이퍼(11)가 마무리 두께가 될 때까지 웨이퍼(11)의 이면(11b)측을 연삭하는 것에 의해, 웨이퍼(11)를 복수의 반도체 디바이스(21)로 분할한다(연삭 단계(S30)). 도 2의 (C)는, 연삭 단계(S30)를 나타내는 도면이다.
연삭 단계(S30)에서는, 연삭 장치(30)를 이용하여 웨이퍼(11)를 연삭한다. 연삭 장치(30)는, 보호 부재(19)를 통해 웨이퍼(11)의 표면(11a)측을 흡인 유지하는 척테이블(32)을 구비하고 있다. 이 척테이블(32)은, 모터 등의 회전 기구(도시하지 않음)와 연결되어 있고, Z축 방향에 대략 평행한 회전축의 둘레에 회전한다.
척테이블(32)의 표면측에는 원반형의 다공질 부재가 설치되고, 이 다공질 부재의 표면은 척테이블(32)의 유지면(32a)으로 되어 있다. 유지면(32a)에는, 척테이블(32)의 내부에 형성된 유로를 통해 흡인원(도시하지 않음)으로부터의 부압이 작용하고, 웨이퍼(11)의 표면(11a)측을 흡인하는 흡인력이 발생한다.
유지면(32a)에 대향하도록, 척테이블(32)의 상측에는 연삭 기구(34)가 배치되어 있다. 연삭 기구(34)는, Z축 방향에 대략 평행한 회전축의 둘레에 회전하는 스핀들(도시하지 않음)을 구비하고 있다. 이 스핀들은, 승강 기구(도시하지 않음)에 의해 Z축 방향을 따라서 승강된다. 스핀들의 하단측에는, 원반형의 휠마운트(도시하지 않음)가 고정되어 있다.
휠마운트의 하면에는, 휠마운트와 대략 동일한 직경의 연삭휠(36)이 장착되어 있다. 연삭휠(36)은, 알루미늄 또는 스테인레스강 등의 금속 재료로 형성된 고리형의 휠베이스(38a)를 구비하고 있다.
휠베이스(38a)의 상면측이 휠마운트에 장착됨으로써, 휠베이스(38a)는 스핀들에 고정된다. 또한, 휠베이스(38a)의 하면에는 복수의 연삭 지석(지석칩)(38b)이 설치되어 있다.
각각의 연삭 지석(38b)은 대략 직방체 형상이며, 휠베이스(38a)의 고리형 하면의 전체 둘레에서, 인접하는 연삭 지석(38b)끼리의 사이에 간극이 형성되는 양태로 고리형으로 배열되어 있다.
연삭 지석(38b)은, 예컨대, 금속, 세라믹스, 수지 등의 결합재에, 다이아몬드, cBN(cubic boron nitride) 등의 지립을 혼합하여 형성되어 있다. 다만, 결합재나 지립에 제한은 없고, 연삭 지석(38b)의 사양에 따라서 이들은 적절하게 선택된다.
본 실시형태의 연삭 단계(S30)에서는, 우선, 보호 부재(19)가 설치된 웨이퍼(11)를, 보호 부재 접착 장치로부터 연삭 장치(30)의 척테이블(32)로 이동시킨다. 그 후, 흡인원(도시하지 않음)의 부압을 유지면(32a)에 작용시켜, 보호 부재(19)를 통해 웨이퍼(11)의 표면(11a)측을 유지면(32a)에 의해 흡인 유지한다.
그리고, 척테이블(32)과 연삭 기구(34)의 스핀들을 각각 미리 정해진 방향으로 회전시키면서, 연삭 기구(34)의 스핀들을 강하시켜 웨이퍼(11)의 이면(11b)측으로 연삭 지석(38b)을 대고 누른다.
웨이퍼(11)의 이면(11b)측은 두께(T2)만큼 제거되고, 웨이퍼(11)의 두께는 마무리 두께(T1)가 된다. 절삭홈(17)은, 마무리 두께(T1)보다 깊어지도록 형성되어 있기 때문에, 웨이퍼(11)를 마무리 두께(T1)까지 얇게 하면, 반도체 기판(11c)은 절삭홈(17)을 경계로 분할되고, 웨이퍼(11)는 복수의 반도체 디바이스(21)로 분할된다.
연삭 단계(S30)의 후에, 마무리 두께까지 연삭된 후의 웨이퍼(11)의 이면(즉, 반도체 디바이스(21)의 이면(11e))측과, 반도체 디바이스(21)의 각각의 측면(11f)(즉, 반도체 기판(11c) 및 기능층(15c)의 각 측면)에 금속막을 피복한다(금속막 피복 단계(S40)). 금속막(23)은, 구리(Cu), 알루미늄(Al), 니켈(Ni) 또는 스테인레스강 등의 금속의 박막이다. 도 3의 (A)는, 금속막 피복 단계(S40)를 나타내는 도면이다.
금속막 피복 단계(S40)에서는, 물리 증착(PVD : physical vapor deposition) 장치 또는 화학 증착(CVD : chemical vapor deposition) 장치를 이용하여, 웨이퍼(11)에 금속막(23)을 형성한다. PVD로는, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등이 이용된다. 또한, CVD로는, 플라즈마 CVD 등이 이용된다.
본 실시형태에서는, 고주파 마그네트론 스퍼터링 장치(도시하지 않음. 이하, 스퍼터 장치로 약기함)를 이용하여 금속막(23)을 형성한다. 스퍼터 장치는, 처리 챔버(도시하지 않음)를 구비하며, 그 처리 챔버의 내부에는, 정전식 또는 그 밖의 방법에 의해 웨이퍼(11)를 유지하는 유지 테이블(도시하지 않음)이 설치되어 있다. 또한, 유지 테이블의 상측에는, 금속막(23)의 재료가 되는 타겟(도시하지 않음)이 여자 부재(도시하지 않음)에 지지된 상태로 설치되어 있다.
이 타겟에는 고주파 전원(도시하지 않음)이 접속되어 있다. 또한, 처리 챔버에는 아르곤(Ar) 등의 스퍼터 가스를 도입하는 도입구(도시하지 않음)와, 감압원(도시하지 않음)에 접속하는 배기구(도시하지 않음)가 설치되어 있다.
금속막 피복 단계(S40)에서는, 우선, 표면(11a)측에 보호 부재(19)가 접착된 웨이퍼(11)를, 보호 부재(19)를 통해 처리 챔버 내의 유지 테이블에 배치하고, 정전식 또는 그 밖의 방법에 의해 웨이퍼(11)를 유지한다. 즉, 연삭후의 반도체 디바이스(21)의 이면(11e)을 타겟에 대향시킨다. 다음으로, 처리 챔버를 밀봉하고, 배기구로부터 처리 챔버의 내부를 배기하여 감압한다.
다음으로, 여자 부재에 의해 자화된 타겟에 고주파 전원으로부터 고주파 전력을 가하고, 도입구로부터 스퍼터 가스를 도입하여 플라즈마를 발생시킨다. 플라즈마 중의 스퍼터 가스의 이온이 타겟에 충돌하면, 타겟으로부터 금속 입자가 튕겨 나와, 반도체 디바이스(21)의 이면(11e) 및 측면(11f)에 금속이 퇴적된다.
금속막(23)의 두께는, 예컨대 2 ㎛ 이상 10 ㎛ 이하이며, 보다 바람직하게는 3 ㎛ 이상 8 ㎛ 이하이다. 금속막(23)은, 반도체 디바이스(21)로부터 방출되는 전자파 노이즈를 차폐하는 전자파 실드로서 기능한다.
이와 같이, 본 실시형태에서는, 전자파 실드로서 ㎛ 오더의 금속막(23)을 반도체 디바이스(21)의 이면(11e) 및 측면(11f)에 직접 형성하기 때문에, 종래와 같이 금속제의 케이스나 금속판의 덮개체 등을 채용하는 경우에 비하여, 전자파 실드를 실장하기 위해 필요한 공간을 저감할 수 있다.
또한, 금속막 피복 단계(S40)에서는, 보호 부재(19)에 접착되어 있는 복수의 반도체 디바이스(21)에 대하여 일제히 금속막(23)을 형성할 수 있다. 그 때문에, 종래와 같이 개개의 반도체 디바이스를 개별로 금속 케이스 등으로 덮는 경우에 비하여, 보다 효율적으로 반도체 디바이스(21)를 전자파 실드로 덮을 수 있다.
금속막 피복 단계(S40)의 후에, 복수의 반도체 디바이스(21)와, 금속제이며 고리형인 프레임(25)과 점착 테이프(27)를 접착하여 프레임 유닛(29)을 형성한다(점착 테이프 접착 단계(S50)). 도 3의 (B)는, 점착 테이프 접착 단계(S50)에서의 프레임 유닛(29)의 단면도이다.
점착 테이프 접착 단계(S50)에서는, 우선, 금속막(23)이 상측에 위치하도록 복수의 반도체 디바이스(21) 및 보호 부재(19)를 프레임(25)의 개구에 배치한다. 다음으로, 프레임(25), 복수의 반도체 디바이스(21) 및 보호 부재(19) 상에, 프레임(25)의 개구보다 큰 직경을 갖는 원형의 수지제의 점착 테이프(27)를 접착한다. 또한, 도 3의 (B)에는, 상하를 반대로 표시하고 있다.
이것에 의해, 금속막(23)이 피복된 반도체 디바이스(21)의 이면(11e)측에 점착 테이프(27)를 접착하여, 보호 부재(19)와, 복수의 반도체 디바이스(21)와, 프레임(25)을, 점착 테이프(27)를 통해 일체화하여 프레임 유닛(29)을 형성한다.
점착 테이프 접착 단계(S50)의 후에, 웨이퍼(11)의 표면(11a)측으로부터 보호 부재(19)를 제거한다(보호 부재 제거 단계(S60)). 도 3의 (C)는, 보호 부재 제거 단계(S60)에서의 프레임 유닛(29)의 단면도이다.
보호 부재(19)가 점착층을 갖는 경우, 보호 부재 제거 단계(S60)에서는, 자외선 조사 장치 또는 가열 장치를 이용하여 보호 부재(19)의 점착층의 점착력을 저하시킨 후, 보호 부재(19)를 웨이퍼(11)의 표면(11a)측으로부터 박리한다.
또, 보호 부재(19)가 점착층을 갖지 않는 경우에는, 자외선 등으로 보호 부재(19)를 처리하지 않고, 표면(11a)측으로부터 보호 부재(19)를 박리할 수 있다. 보호 부재(19)의 제거후, 픽업 장치(도시하지 않음) 등을 이용하여, 개개의 반도체 디바이스(21)를 점착 테이프(27)로부터 취출한다.
도 4는, 제1 실시형태에 관한 금속막(23) 부착 반도체 디바이스(21)의 제조 방법의 플로우도이다. 전술한 바와 같이, 본 실시형태에서는, 반도체 디바이스(21)의 이면(11e) 및 측면(11f)에 금속막(23)을 직접 형성할 수 있기 때문에, 전자파 실드를 실장하기 위해 필요한 공간을 저감할 수 있다. 또한, 모든 반도체 디바이스(21)에 대하여 일제히 금속막(23)을 형성하기 때문에, 보다 효율적으로 반도체 디바이스(21)를 전자파 실드로 덮을 수 있다.
다음으로, 도 5~도 8을 이용하여, 제2 실시형태에 관해 설명한다. 제2 실시형태에서는, 절삭홈 형성 단계(S10)의 전에 웨이퍼(11)의 표면(11a)측을 보호막으로 피복하는 보호막 피복 단계(S5)를 더 구비한다. 도 5의 (A)는, 보호막 피복 단계(S5)를 나타내는 도면이고, 도 5의 (B)는, 표면(11a)측에 보호막(45)이 형성된 웨이퍼(11)의 단면도이다.
보호막 피복 단계(S5)에서는, 보호막 형성 장치(40)를 이용하여, 웨이퍼(11)의 표면(11a)측에 보호막(45)을 형성한다. 보호막 형성 장치(40)는, 예컨대 스피너 테이블 기구(도시하지 않음)와, 스피너 테이블 기구의 주위 및 바닥부를 둘러싸고 설치된 액체 받침 기구(도시하지 않음)를 구비하고 있다.
스피너 테이블 기구는, 원형의 스피너 테이블(도시하지 않음)과, 스피너 테이블을 지지하는 원기둥형의 지지 부재(도시하지 않음)와, 지지 부재를 통해 스피너 테이블을 회전 구동시키는 전동 모터(도시하지 않음)를 포함한다. 전동 모터를 회전 구동시키면, 스피너 테이블은 도 5의 (A)의 화살표 방향으로 회전한다.
스피너 테이블은 다공질 재료로 형성된 흡인 유지부를 갖고 있고, 이 흡인 유지부는 흡인원(도시하지 않음)에 접속되어 있다. 스피너 테이블의 흡인 유지부 상에 배치된 웨이퍼(11)는, 흡인원으로부터의 부압에 의해 흡인 유지부 상에 흡인 유지된다.
또, 전술한 액체 받침 기구는, 스피너 테이블 기구의 주위 및 바닥부를 둘러싸는 액체 받침 용기(도시하지 않음)와, 지지 부재에 장착된 커버 부재(도시하지 않음)를 포함한다.
보호막 형성 장치(40)는, 스피너 테이블에 유지된 웨이퍼(11)의 표면(11a)측에, 액상의 수지를 토출하는 액상 수지 토출 유닛(도시하지 않음)을 더 구비하고 있다. 액상 수지 토출 유닛은, 대략 L형상의 아암과, 이 아암의 선단에 설치되어 액상 수지를 토출하는 액상 수지 토출 노즐(42)과, 아암을 요동시키는 전동 모터를 갖는다. 액상 수지 토출 노즐(42)은 아암을 통해 액상 수지 공급원(도시하지 않음)에 접속되어 있다.
또, 보호막 형성 장치(40)는, 웨이퍼(11)를 세정하는 세정 장치와 겸용된다. 보호막 형성 장치(40)는, 액상 수지 토출 유닛과는 상이한 위치에, 스피너 테이블에 유지된 웨이퍼(11)를 세정하기 위한 세정액 토출 유닛(도시하지 않음)을 구비하고 있다.
세정액 토출 유닛은, 액상 수지 토출 유닛과 마찬가지로, 대략 L형상의 아암과, 이 아암의 선단에 설치되어 세정액(48)을 토출하는 세정액 토출 노즐(46)(도 7의 (C) 참조)과, 아암을 요동시키는 전동 모터를 갖는다. 세정액 토출 노즐(46)은 아암을 통해 세정액 공급원(도시하지 않음)에 접속되어 있다.
보호막 피복 단계(S5)의 순서에 관해 설명하면, 우선, 웨이퍼(11)의 표면(11a)측이 액상 수지 토출 노즐(42)과 대향하도록, 웨이퍼(11)를 스피너 테이블의 흡인 유지부 상에 배치한다.
그리고, 흡인원으로부터의 부압에 의해 웨이퍼(11)의 이면(11b)측을 스피너 테이블에 의해 흡인 유지한다. 다음으로, 전동 모터를 구동시켜 스피너 테이블과 일체로 웨이퍼(11)를 회전시킨다. 또, 이 때, 세정액 토출 노즐(46)은, 스피너 테이블의 상측으로부터 후퇴하고 있다.
그리고, 도 5의 (A)에 나타낸 바와 같이, 스피너 테이블을 화살표 방향으로 저속(예컨대 30 rpm~50 rpm)으로 회전시키면서, 액상 수지 토출 노즐(42)을 스피너 테이블 상에서 스피너 테이블의 회전 중심을 가로지르도록 원호형으로 요동시키면서, 액상 수지 토출 노즐(42)로부터 웨이퍼(11) 상에 액상 수지(44)를 적하한다.
액상의 수지는 원심력에 의해 웨이퍼(11)의 표면(11a) 상 및 범프(15b)의 표면 상에 일정하게 확장된다. 보호막(45)은, 범프(15b) 등의 요철을 반영하도록, 웨이퍼(11)의 표면(11a)측의 요철을 따라서, 예컨대 약 1 ㎛~20 ㎛의 두께로 형성된다(도 5의 (B) 참조).
보호막(45)은, 내열성 및 내약품성을 갖는 수지막이며, 예컨대 염화비닐막이다. 또, 본 실시형태에서는, 스피너 테이블 기구를 이용하여 보호막(45)을 형성했지만, 이것 대신에, 시트형의 보호막(45)을 웨이퍼(11)의 표면(11a)측에 접착해도 좋다.
시트형의 보호막(45)을 표면(11a)측에 접착하는 경우, 표면(11a)측에 접착하기 전에, 보호막(45)의 두께를 미리 조정할 수 있다. 그 때문에, 스피너 테이블 기구를 이용하여 보호막(45)을 형성하는 경우에 비하여, 보호막(45)의 두께를 용이하게 조정할 수 있다. 예컨대, 스피너 테이블 기구를 이용하여 보호막(45)을 형성하는 경우에 비하여, 보호막(45)의 두께를 보다 두껍게, 약 5 ㎛~200 ㎛로 할 수 있다.
보호막 피복 단계(S5)의 후에, 절삭홈 형성 단계(S10)를 행한다. 도 5의 (C)는, 절삭홈 형성 단계(S10)를 나타내는 도면이다. 제2 실시형태의 절삭홈 형성 단계(S10)에서는, 전술한 절삭 장치를 이용하여 보호막(45)을 절단하고, 또한, 제1 실시형태와 동일하게 웨이퍼(11)에 절삭홈(17)을 형성한다(도 6 참조).
절삭홈 형성 단계(S10)의 후에, 보호 부재 접착 단계(S20)를 행한다. 도 6의 (A)는, 보호 부재 접착 단계(S20)를 나타내는 도면이다. 제2 실시형태의 보호 부재 접착 단계(S20)에서도, 전술한 보호 부재 접착 장치를 이용하여, 웨이퍼(11)의 표면(11a)측에 보호 부재(19)를 접착하여 보호 부재(19)를 보호막(45)에 밀착시킨다.
이와 같이, 제2 실시형태에서는, 웨이퍼(11)의 표면(11a)측에 보호막(45)을 통해 보호 부재(19)를 설치한다. 그 때문에, 보호 부재(19)를 웨이퍼(11)로부터 박리한 후, 가령 웨이퍼(11)의 표면(11a) 및 범프(15b)에 보호 부재(19)의 점착층이 남았다 하더라도, 보호막(45)을 제거할 때에 이 점착층도 함께 제거할 수 있다. 그 때문에, 반도체 디바이스(21)의 표면(11a)에 보호 부재(19)의 점착층이 남는 것을 방지할 수 있다.
보호 부재 접착 단계(S20)의 후에, 연삭 단계(S30)를 행한다. 도 6의 (B)는, 연삭 단계(S30)를 나타내는 도면이다. 제2 실시형태의 연삭 단계(S30)에서도, 웨이퍼(11)의 이면(11b)측을 두께(T2)만큼 제거하고, 웨이퍼(11)를 마무리 두께(T1)로 가공한다. 이것에 의해, 반도체 기판(11c)은 절삭홈(17)을 경계로 분할되고, 웨이퍼(11)는 복수의 반도체 디바이스(21)가 된다.
연삭 단계(S30)의 후에, 금속막 피복 단계(S40)를 행한다. 도 6의 (C)는, 금속막 피복 단계(S40)를 나타내는 도면이다. 제2 실시형태의 금속막 피복 단계(S40)에서도, PVD 또는 CVD에 의해, 반도체 디바이스(21)의 이면(11e) 및 측면(11f)에 금속막(23)을 형성한다.
금속막 피복 단계(S40)의 후에, 점착 테이프 접착 단계(S50)를 행한다. 도 7의 (A)는, 점착 테이프 접착 단계(S50)를 나타내는 도면이다. 점착 테이프 접착 단계(S50)에서는, 제1 실시형태와 동일하게 프레임 유닛(29)을 형성한다.
점착 테이프 접착 단계(S50)의 후에, 웨이퍼(11)의 표면(11a)측으로부터 보호 부재(19)를 제거한다(보호 부재 제거 단계(S60)). 도 7의 (B)는, 보호 부재 제거 단계(S60)를 나타내는 도면이다. 또, 보호막(45)은, 웨이퍼(11)의 표면(11a)측과 밀착되어 있고, 보호 부재 제거 단계(S60)에서 표면(11a)측으로부터 보호막(45)의 전부가 박리되지는 않는다.
따라서, 제2 실시형태에 관한 금속막(23) 부착 반도체 디바이스(21)의 제조 방법에서는, 보호 부재 제거 단계(S60)의 후에, 보호막(45)을 제거하는 보호막 제거 단계(S65)를 행한다. 보호막 제거 단계(S65)에서는, 세정 장치를 겸하는 보호막 형성 장치(40)를 이용하여 보호막(45)을 제거한다. 도 7의 (C)는, 보호막 제거 단계(S65)를 나타내는 도면이다.
보호막(45)을 제거하는 순서에 관해 설명하면, 우선, 표면(11a)측을 상측에 위치 부여하도록 점착 테이프(27)의 반도체 디바이스(21)와는 반대측(즉, 이면(27b)측)을 스피너 테이블의 흡인 유지부 상에 배치한다.
그리고, 흡인원으로부터의 부압에 의해 점착 테이프(27)의 이면(27b)측을 스피너 테이블에 의해 흡인 유지한다. 다음으로, 전동 모터를 구동시켜 스피너 테이블과 일체로 프레임 유닛(29)을 회전시킨다. 또, 이 때, 액상 수지 토출 노즐(42)은, 스피너 테이블의 상측으로부터 후퇴하고 있다.
그리고, 스피너 테이블을 예컨대 800 rpm으로 회전시키면서, 세정액 토출 노즐(46)을 스피너 테이블 상에서 원호형으로 요동시키면서, 웨이퍼(11) 상에 세정액(48)(예컨대, 이소프로필알콜(IPA))을 적하한다.
도 7의 (C)에 나타낸 바와 같이, 보호막(45)은, 세정액(48)에 용해되어 사용 종료액(A)이 되고, 원심력에 의해 반도체 디바이스(21) 밖으로 불어서 날려, 액체 받침 용기에서 받아낸다. 이와 같이 하여, 보호막(45)은, 세정액(48)에 의해 웨이퍼(11)의 표면(11a)측으로부터 제거된다. 또, 시트형의 보호막(45)이 표면(11a)에 접착되어 있는 경우, 보호 부재 제거 단계(S60)에서 보호 부재(19)를 박리하도록 보호막(45)을 박리해도 좋다.
도 8은, 제2 실시형태에 관한 금속막(23) 부착 반도체 디바이스(21)의 제조 방법의 플로우도이다. 제2 실시형태에서는, 웨이퍼(11)의 표면(11a)측에 보호막(45)을 통해 보호 부재(19)를 설치하기 때문에, 반도체 디바이스(21)의 표면(11a)에 보호 부재(19)의 점착층이 남는 것을 방지할 수 있다.
또한, 제2 실시형태에서도 제1 실시형태와 마찬가지로, 금속막(23)을 반도체 디바이스(21)의 이면(11e) 및 측면(11f)에 직접 형성할 수 있고, 전자파 실드를 실장하기 위해 필요한 공간을 저감할 수 있다. 또한, 모든 반도체 디바이스(21)에 대하여 일제히 금속막(23)을 형성하기 때문에, 효율적으로 반도체 디바이스(21)를 전자파 실드로 덮을 수 있다.
다음으로, 도 9~도 14를 이용하여, 제3 실시형태에 관해 설명한다. 제3 실시형태에서는, 우선 제2 실시형태와 마찬가지로, 보호막 형성 장치(40)를 이용하여 웨이퍼(11)의 표면(11a)측에 보호막(45)을 형성한다(보호막 피복 단계(S5)). 도 9의 (A)는, 보호막 피복 단계(S5)를 나타내는 도면이다.
제3 실시형태에서는, 보호막 피복 단계(S5)의 후이자 절삭홈 형성 단계(S10)의 전에, 보호막(45)이 형성된 웨이퍼(11)의 표면(11a)측에 레이저빔(L)을 조사하여, 분할 예정 라인(13)을 따라서 레이저 가공홈(51) 등을 형성한다.
도 9의 (B)는, 레이저빔(L)으로 웨이퍼(11)의 표면(11a)측을 가공하는 모습을 나타내는 일부 단면 측면도이다. 예컨대, 레이저빔(L)의 조사에 의해 보호막(45) 및 기능층(15c)을 어블레이션하여, 레이저 가공홈(51)을 형성한다(레이저 가공홈 형성 단계(S8)). 도 10의 (A)는, 레이저 가공홈(51)을 나타내는 확대도이다. 또, 도 10의 (A)는, 도 9의 (B)의 영역(B)을 나타내고 있다.
레이저 가공홈 형성 단계(S8)는, 레이저 가공 장치(50)를 이용하여 실행된다. 레이저 가공 장치(50)는, 웨이퍼(11)의 이면(11b)측을 흡인 유지하는 척테이블(도시하지 않음)을 갖는다.
또한, 척테이블에 대향하는 위치에는, 척테이블에 의해 유지된 웨이퍼(11)의 표면(11a)측에, 펄스형의 레이저빔(L)을 조사하는 가공 헤드(52)가 설치되어 있다. 레이저빔(L)은, 보호막(45) 및 웨이퍼(11)에 대하여 흡수성을 갖는(즉, 보호막(45) 및 웨이퍼(11)에 흡수되는) 파장, 예컨대 355 nm의 파장을 갖는다.
척테이블의 유지면은, 척테이블의 내부에 형성된 흡인로(도시하지 않음) 등을 통해 흡인원(도시하지 않음)에 접속되어 있다. 흡인원의 부압을 유지면에 작용시킴으로써, 웨이퍼(11)의 이면(11b)측이 척테이블에 의해 흡인 유지된다.
또한, 척테이블의 하측에는 지지 테이블(도시하지 않음)이 설치되어 있고, 이 지지 테이블은, 볼나사식의 이동 기구에 의해 미리 정해진 방향(예컨대 X축 방향)을 따라서 이동한다.
레이저빔(L)으로 보호막(45) 및 웨이퍼(11)를 가공할 때에는, 예컨대, 하나의 분할 예정 라인(13)과 척테이블이 이동하는 X축 방향을 평행하게 한다. 그리고, 레이저빔(L)을 웨이퍼(11)의 표면(11a)측에 조사하면서, 가공 헤드(52)와 척테이블을 X축 방향으로 상대적으로 이동시킨다. 레이저빔(L)의 폭에 따라서도 달라지지만, 레이저빔(L)은, 하나의 분할 예정 라인(13)을 따라서 1회 또는 복수회 조사되어도 좋다.
이것에 의해, 보호막(45) 및 기능층(15c)을 분할 예정 라인(13)을 따라서 어블레이션 가공하여 제거하고, 반도체 기판(11c)에 도달하는 레이저 가공홈(51)을 분할 예정 라인(13)을 따라서 형성한다.
또한, 척테이블을 Y축 방향으로 이동시키거나 회전시키거나 하는 것에 의해, 모든 분할 예정 라인(13)을 따라서 레이저 가공홈(51)을 형성한다. 또, 레이저 가공홈(51)은, 후속하는 절삭홈 형성 단계(S10)에서 형성되는 절삭홈(17)의 폭(W4)(도 11b 참조)보다 굵은 폭(W1)을 갖는다(즉, W4<W1).
본 실시형태에서는, 폭(W1)의 레이저 가공홈(51)을 레이저빔(L)으로 형성하고, 후속하는 절삭홈 형성 단계(S10)에서, 이 폭(W1) 내에 절삭 블레이드(20)를 위치 부여하여 반도체 기판(11c)을 절삭 블레이드(20)로 절삭한다. 이것에 의해, 기능층(15c) 및 보호막(45)을 절삭 블레이드(20)로 절삭하는 경우에 비하여, 기능층(15c)의 막박리 등을 방지할 수 있기 때문에, 보다 고품위의 절삭 가공이 가능해진다. 또한, 보호막(45)에 의해, 어블레이션 가공시에 발생하는 파편(Debris)이 디바이스 영역(15a)에 부착되는 것을 방지할 수 있다.
그런데, 후속하는 금속막 피복 단계(S40)에서는, 레이저 가공홈(51)에 금속막(23)이 형성되지만, 이 때, 레이저 가공홈(51)의 내측에 노출되어 있는 보호막(45)의 측부(57)에도 금속막(23)이 형성된다.
그러나, 보호막(45)은 최종적으로 보호막 제거 단계(S65)에서 제거되기 때문에, 보호막(45)의 측부(57)에 설치된 금속막(23)은 공간중에 돌출된 상태가 되고, 레이저 가공홈(51)의 내측에 노출되어 있는 기능층(15c)의 측면에 설치된 금속막(23)은 약간의 계기로 박리되기 쉬워진다. 그 때문에, 금속막(23)에 의한 전자파 실드의 효과가 저감될 우려가 있다.
따라서, 제3 실시형태의 제1 변형예에서는, 기능층(15c)의 일부를 보호막(45)으로부터 노출시킴으로써 단차부를 형성한다. 상기 제1 변형예에서는, 보호막 피복 단계(S5)의 후이자 레이저 가공홈 형성 단계(S8)의 전에, 레이저빔(L)을 분할 예정 라인(13)을 따라서 보호막(45)에 조사한다. 보호막(45)은 분할 예정 라인(13)을 따라서 어블레이션되어 제거되어, 보호막 제거 라인(53)이 형성된다(보호막 제거 라인 형성 단계(S7)).
이 보호막 제거 라인(53)은, 레이저 가공홈 형성 단계(S8)에서 형성되는 레이저 가공홈(55)의 폭(W3)과, 절삭홈 형성 단계(S10)에서 형성되는 절삭홈(17)의 폭(W4)의 어느 것보다도 굵은 폭(W2)을 갖는다. 도 10의 (B)는, 보호막 제거 라인(53)의 확대도이다. 또, 도 10의 (B)는, 도 9의 (B)의 영역(B)을 나타내고 있다.
예컨대, 보호막(45)에서의 레이저빔(L)의 스폿을 폭(W2)에 대응하는 광폭 형상으로 성형한 다음, 레이저빔(L)을 분할 예정 라인(13)을 따라서 웨이퍼(11)의 표면(11a)측에 조사한다. 이것에 의해, 보호막 제거 라인(53)을 형성할 수 있다.
또한, 스폿을 광폭 형상으로 성형하는 것 대신에, 보호막(45)에서의 레이저빔(L)의 스폿을 원형상으로 해도 좋다. 이 경우, 폭(W2)의 폭방향(즉, 분할 예정 라인(13)에 직교하는 방향)으로 레이저빔(L)의 궤적이 부분적으로 중복되도록, 웨이퍼(11)의 표면(11a)측에 레이저빔(L)을 조사한다.
보호막 제거 라인 형성 단계(S7)의 후에, 웨이퍼(11)의 표면(11a)측으로부터 폭(W2)의 내측에 위치하는 기능층(15c)에 레이저빔(L)을 조사하여, 레이저 가공홈(55)을 형성한다(레이저 가공홈 형성 단계(S8)). 레이저 가공홈(55)은, 절삭홈(17)의 폭(W4)보다 굵고, 보호막 제거 라인(53)의 폭(W2)보다 좁은 폭(W3)을 갖는다(즉, W4<W3<W2).
예컨대, 제1 변형예의 레이저 가공홈 형성 단계(S8)에서는, 보호막 제거 라인 형성 단계(S7)에 비하여 레이저빔(L)을 좁히는 것에 의해, 파워 밀도(W/㎠)를 높게 하여, 폭(W2)의 내측에 위치하는 기능층(15c)을 어블레이션한다. 이것에 의해, 보호막 제거 라인(53)보다 좁은 폭(W3)을 가지며, 반도체 기판(11c)에 도달하는 레이저 가공홈(55)을 형성할 수 있다.
도 10의 (C)는, 보호막 제거 라인 형성 단계(S7) 후의 제1 변형예의 레이저 가공홈 형성 단계(S8)에서 형성된 레이저 가공홈(55)을 나타내는 확대도이다. 또, 도 10의 (C)는, 도 9의 (B)의 영역(B)을 나타내고 있다. 도 10의 (C)에 나타낸 바와 같이, 제1 변형예에서는, 레이저 가공홈(55)의 내측에서 노출되어 있는 기능층(15c)의 측부(59a)와, 보호막(45)이 제거된 영역의 기능층(15c)의 상면으로 구성되는 단차부(59b)가 형성된다.
후속하는 금속막 피복 단계(S40)에서는, 기능층(15c)의 단차부(59b)에 접하여 금속막(23)이 형성된다. 특히, 금속막(23)은 기능층(15c)의 상면에 형성되어 있기 때문에, 도 10의 (A)에 나타내는 레이저 가공홈(51)에 금속막(23)을 형성하는 경우에 비하여, 금속막(23)은 보다 견고하게 기능층(15c)에 밀착시킬 수 있다. 따라서, 금속막(23)은, 도 10의 (A)에 나타내는 예에 비하여, 기능층(15c)의 측부(59a)로부터 박리되기 어려워진다.
제3 실시형태에서는, 레이저 가공홈 형성 단계(S8)의 후, 또는, 보호막 제거 라인 형성 단계(S7) 및 레이저 가공홈 형성 단계(S8)의 후이자, 보호 부재 접착 단계(S20)의 전에, 파편 제거 단계(S9)를 행한다. 이것에 의해, 레이저 가공홈(55)에 부착된 기능층(15c)의 파편을 제거한다.
도 11의 (A)는, 파편 제거 단계(S9)를 나타내는 도면이다. 또, 이후에서는, 제3 실시형태의 제1 변형예로서 기재한 보호막 제거 라인 형성 단계(S7) 및 레이저 가공홈 형성 단계(S8)를 거친 웨이퍼(11)를 도시하는 것으로 한다.
파편 제거 단계(S9)는, 플라즈마 에칭 장치(60)를 이용하여 행한다. 본 실시형태의 플라즈마 에칭 장치(60)는, 에칭 가스를 플라즈마 상태로 한 후에, 진공 챔버 내에 이 플라즈마 상태의 에칭 가스를 도입하는 리모트 플라즈마 에칭 장치이다.
플라즈마 에칭 장치(60)는, 내부에 처리 공간을 갖는 진공 챔버(도시하지 않음)를 구비하고 있다. 또한, 처리 공간에는, 웨이퍼(11)를 지지하기 위한 테이블 베이스(도시하지 않음)가 설치되어 있다.
테이블 베이스의 원반부의 상면에는, 원반부보다 직경이 작은 원반형의 정전척 테이블(도시하지 않음)이 배치되어 있다. 정전척 테이블은, 절연 재료에 의해 형성된 테이블 본체와, 테이블 본체에 매립된 복수의 전극을 구비하고, 각 전극에 발생하는 정전기에 의해 웨이퍼(11)를 흡착하여 유지한다. 각 전극은, 예컨대 5 kV 정도의 고전압을 발생시킬 수 있는 직류 전원에 접속되어 있다.
진공 챔버의 상벽에는, 정전척 테이블에 의해 유지되는 웨이퍼(11)에 대하여 플라즈마 상태의 원료 가스를 공급하는 공급 노즐(도시하지 않음)이 설치되어 있고, 공급 노즐에 접속되어 있는 유로의 상류측에는, 1 이상의 가스 공급원(도시하지 않음)의 각각이, 밸브(도시하지 않음), 유량 컨트롤러(도시하지 않음) 등을 통해 병렬로 접속되어 있다.
1 이상의 가스 공급원으로부터 공급되는 가스의 종류의 수는, 제거하는 파편에 따라서 바꿔도 좋다. 파편은 주로 기능층(15c)에 유래하며, 예컨대, 기능층(15c)에서의 저유전율 절연체층(15e)이 탄소 함유 산화실리콘계(SiOCH계)의 산화물인 경우에는, 퍼플루오로시클로부탄(C4F8) 또는 육불화황(SF6)을 함유하는 가스가, 가스 공급원으로부터 공급된다.
또한, 예컨대, 기능층(15c)에서의 저유전율 절연체층(15e)이 탄소 함유 산화실리콘계와는 상이한 유기물인 경우에는, 수소(H2)를 함유하는 가스가 제1 가스 공급원으로부터 공급되고, 또한, 질소(N2)를 함유하는 가스가 제2 가스 공급원으로부터 공급된다.
공급 노즐의 하류단에 형성된 공급구와 가스 공급원의 사이에는, 공급 노즐을 흐르는 혼합 가스에 고주파 전압을 가하기 위한 전극이 설치되어 있다. 이 전극에는 고주파 전원이 접속되어 있다. 고주파 전원은, 전극에 대하여 450 kHz~2.45 GHz 정도(예컨대 13.56 MHz)의 고주파 전압으로 0.5 kW~5 kW 정도의 전력을 공급한다.
고주파 전원 등을 이용하여, 공급 노즐을 흐르는 혼합 가스에 고주파 전압을 작용시킴으로써, 혼합 가스를 플라즈마화(대표적으로는 라디칼화 또는 이온화)할 수 있다. 플라즈마 상태의 혼합 가스는, 공급 노즐의 공급구로부터 처리 공간에 공급된다.
본 실시형태의 파편 제거 단계(S9)에서는, 우선, 전술한 리모트 플라즈마 에칭 장치의 진공 챔버의 처리 공간에 웨이퍼(11)를 반입하고, 웨이퍼(11)의 표면(11a)측이 상측에 노출되도록 웨이퍼(11)의 이면(11b)측을 정전척 테이블의 상면에 얹는다.
그 후, 정전척 테이블의 전극에 직류 전압을 인가하여, 정전기에 의해 웨이퍼(11)를 정전척 테이블에 의해 흡착하여 유지한다. 또한, 처리 공간을 배기하여, 처리 공간을 예컨대 200 Pa 정도까지 감압한다.
그 후, 각 가스 공급원으로부터, 원료 가스 및 불활성 가스 등을 미리 정해진 유량으로 공급한다. 또한, 고주파 전원으로부터 전극에 고주파 전압을 공급하여, 원료 가스 및 불활성 가스의 혼합 가스를 플라즈마화(라디칼화, 이온화 등)한다. 이것에 의해, 공급 노즐의 공급구로부터 플라즈마 상태의 에칭 가스(P)를 처리 공간에 공급할 수 있다.
공급구로부터 공급된 플라즈마 상태의 에칭 가스(P)는, 공급구의 하측에 배치되어 있는 웨이퍼(11)의 표면(11a)측에 공급되어, 레이저 가공홈(55)에 존재하는 파편을 제거한다. 이것에 의해, 에칭 가스(P)로 파편을 제거하지 않은 경우에 비하여, 후속하는 금속막 피복 단계(S40)에서 형성하는 금속막(23)을 기능층(15c)에 대하여 보다 견고하게 밀착시킬 수 있다.
또, 파편 제거 단계(S9)에서는, 플라즈마화하지 않은 반응성 가스를 레이저 가공홈(55)에 공급하는 것에 의해 파편을 제거해도 좋다. 반응성 가스로는, 예컨대, 삼불화염소(ClF3), 이불화크세논(XeF2) 등이 이용된다. 또한, 반응성 가스와, 질소(N2), 아르곤(Ar), 헬륨(He) 등의 불활성 가스와의 혼합 가스를 공급하는 것에 의해 파편을 제거해도 좋다.
파편 제거 단계(S9)의 후에, 절삭홈 형성 단계(S10)를 행한다. 도 11의 (B)는, 절삭홈 형성 단계(S10)를 나타내는 도면이다. 절삭홈 형성 단계(S10)에서는, 전술한 절삭 장치를 이용하여 레이저 가공홈(55)의 내측에 폭(W4)의 절삭홈(17)을 형성한다.
절삭홈 형성 단계(S10)의 후에, 보호 부재 접착 단계(S20)를 행한다. 도 12의 (A)는, 보호 부재 접착 단계(S20)를 나타내는 도면이다. 보호 부재 접착 단계(S20)에서는, 전술한 보호 부재 접착 장치를 이용하여, 웨이퍼(11)의 표면(11a)측에 보호 부재(19)를 설치한다. 또, 보호 부재(19)는, 보호막(45)과 밀착되지만, 웨이퍼(11)의 표면(11a)에는 접하지 않기 때문에, 단차부(59b)에서의 기능층(15c)의 상면과, 보호 부재(19)의 웨이퍼(11)측의 표면의 사이에는 공간이 형성된다.
보호 부재 접착 단계(S20)의 후에, 연삭 단계(S30)를 행한다. 도 12의 (B)는, 연삭 단계(S30)를 나타내는 도면이다. 예컨대, 전술한 연삭 장치(30)를 이용하여 웨이퍼(11)를 마무리 두께(T1)로 가공한다. 이것에 의해, 웨이퍼(11)를 반도체 디바이스(21)로 분할한다.
연삭 단계(S30)의 후에, 금속막 피복 단계(S40)를 행한다. 도 13의 (A)는, 금속막 피복 단계(S40)를 나타내는 도면이다. 예컨대, 전술한 스퍼터 장치를 이용하여, 고주파 마그네트론 스퍼터링법으로 반도체 디바이스(21)의 이면(11e), 측면(11f), 단차부(59b)의 상면에 금속막(23)을 형성한다.
전술한 바와 같이, 단차부(59b)에서의 기능층(15c)의 상면에는 금속막(23)이 형성되기 때문에, 보호막(45)을 제거하더라도, 금속막(23)은 기능층(15c)의 측면(즉, 측부(59a)의 표면)으로부터 박리되기 어려워진다. 이것에 의해, 보호막 제거 단계(S65)를 거치더라도 반도체 디바이스(21)의 측면(11f)으로부터 금속막(23)이 박리되기 어려워진다.
금속막 피복 단계(S40)의 후이자 보호 부재 제거 단계(S60)의 전에, 점착 테이프 접착 단계(S50)를 행한다. 도 13의 (B)는, 점착 테이프 접착 단계(S50)를 나타내는 도면이다.
점착 테이프 접착 단계(S50)에서는, 전술한 바와 같이, 보호 부재(19) 및 복수의 반도체 디바이스(21)를, 고리형의 프레임(25)과, 원형의 점착 테이프(27)와 함께 일체화하여, 프레임 유닛(29)을 형성한다. 프레임 유닛(29)을 형성함으로써, 프레임 유닛(29)을 형성하지 않는 경우에 비하여, 이후의 각 단계에서의 복수의 반도체 디바이스(21)의 취급이 보다 용이해진다.
점착 테이프 접착 단계(S50)의 후에, 보호 부재 제거 단계(S60)를 행한다. 전술한 바와 같이, 보호 부재 제거 단계(S60)에서는, 자외선 조사 장치 또는 가열 장치를 이용하여 보호 부재(19)의 점착층의 점착력을 저하시킨 후, 보호 부재(19)를 웨이퍼(11)의 표면(11a)측으로부터 박리한다. 또, 보호 부재(19)가 점착층을 갖지 않는 경우에는, 자외선 등으로 보호 부재(19)를 처리하지 않고, 표면(11a)측으로부터 보호 부재(19)를 박리해도 좋다.
보호 부재 제거 단계(S60)의 후에, 보호막 제거 단계(S65)를 행한다. 전술한 바와 같이, 보호막 제거 단계(S65)에서는, 세정 장치를 겸하는 보호막 형성 장치(40)를 이용하여 보호막(45)을 제거한다.
또한, 보호막 제거 단계(S65)의 후에, 전술한 픽업 장치(도시하지 않음) 등을 이용하여, 개개의 반도체 디바이스(21)를 점착 테이프(27)로부터 취출해도 좋다. 이것에 의해, 전자파 실드로서 ㎛ 오더의 금속막(23)을 갖는 반도체 디바이스(21)를 얻을 수 있다.
도 14는, 제3 실시형태에 관한 금속막(23) 부착 반도체 디바이스(21)의 제조 방법의 플로우도이다. 제3 실시형태에서는, 보호막 제거 라인(53)을 형성하는 경우에는(S6에서 YES), 보호막 제거 라인 형성 단계(S7) 및 레이저 가공홈 형성 단계(S8)를 순차적으로 행하고, 파편 제거 단계(S9)로 진행한다. 이것에 대하여, 보호막 제거 라인(53)을 형성하지 않는 경우에는(S6에서 NO), 레이저 가공홈 형성 단계(S8)만을 행하고, 파편 제거 단계(S9)로 진행한다.
다음으로, 제3 실시형태의 제2 변형예에 관해 설명한다. 제2 변형예에서는, 레이저 가공홈 형성 단계(S8)의 후에, 절삭홈 형성 단계(S10) 및 파편 제거 단계(S9)를 이 순으로 행한다. 이러한 점이 제1 변형예와 상이하다.
제3 실시형태의 제2 변형예에서는, 레이저 가공홈 형성 단계(S8)의 후에, 전술한 절삭 장치를 이용하여 절삭홈 형성 단계(S10)를 행한다. 도 15의 (A)는, 절삭홈 형성 단계(S10)를 나타내는 도면이다.
그리고, 절삭홈 형성 단계(S10)의 후이자, 후속하는 보호 부재 접착 단계(S20)의 전에, 웨이퍼(11)를 플라즈마화한 에칭 가스(P)로 처리하고, 레이저 가공홈(55) 및 절삭홈(17)에 부착된 파편을 제거한다(파편 제거 단계(S9)). 도 15의 (B)는, 제2 변형예에 관한 파편 제거 단계(S9)를 나타내는 도면이다.
제3 실시형태의 제2 변형예에서는, 레이저 어블레이션에 의해 생긴 기능층(15c)의 파편에 더하여, 절삭홈(17) 내에 생긴 파편을 에칭 가스(P)로 제거한다. 이것에 의해, 에칭 가스(P)로 처리하지 않은 경우에 비하여, 예컨대, 후속하는 금속막 피복 단계(S40)에서 형성하는 금속막(23)을 반도체 기판(11c) 및 기능층(15c)에 대하여 보다 견고하게 밀착시킬 수 있다. 파편 제거 단계(S9)의 후에 보호 부재 접착 단계(S20)를 행한다. 이후의 단계는 제3 실시형태와 동일하다.
또, 전술한 바와 같이, 파편 제거 단계(S9)는, 플라즈마화하지 않은 반응성 가스를 레이저 가공홈(55)에 공급하여 파편을 제거해도 좋고, 반응성 가스와 불활성 가스의 혼합 가스에 의해 파편을 제거해도 좋다.
다음으로, 도 16~도 18을 이용하여 제4 실시형태에 관해 설명한다. 이후에서는, 제3 실시형태와 제4 실시형태의 차이를 주로 설명한다. 제4 실시형태에서도 제3 실시형태와 마찬가지로, 우선 보호막 피복 단계(S5)부터 절삭홈 형성 단계(S10)까지를 행한다.
절삭홈 형성 단계(S10)의 후에, 보호 부재 접착 단계(S20)를 행한다. 단, 제4 실시형태의 보호 부재 접착 단계(S20)에서 웨이퍼(11)의 표면(11a)측에 접착하는 보호 부재(19)는, 외력에 의해 직경 방향으로 확장되는(즉, 익스팬드성을 갖는) 점착 테이프이다.
보호 부재 접착 단계(S20)에서는, 표면(11a)측에 보호막(45)이 형성된 웨이퍼(11)를, 금속제의 고리형 프레임(25)의 개구부에 배치한 상태로, 전술한 보호 부재 접착 장치(도시하지 않음)를 이용하여 프레임(25) 및 웨이퍼(11)의 표면(11a)측에 보호 부재(19)를 접착한다. 이것에 의해, 웨이퍼(11), 프레임(25) 및 보호 부재(19) 등이 일체화된 프레임 유닛(29)이 형성된다. 도 16의 (A)는, 보호 부재 접착 단계(S20)를 나타내는 도면이다.
보호 부재 접착 단계(S20)의 후에, 전술한 연삭 장치(30)를 이용하여 연삭 단계(S30)를 행하고, 웨이퍼(11)를 복수의 반도체 디바이스(21)로 분할한다. 도 16의 (B)는, 연삭 단계(S30)를 나타내는 도면이다.
연삭 단계(S30)의 후이자 금속막 피복 단계(S40)의 전에, 보호 부재(19)를 확장하여 개개의 반도체 디바이스(21)의 간격을 넓힌다(확장 단계(S35)). 확장 단계(S35)에서는, 예컨대, 익스팬드 장치(70)를 이용하여 보호 부재(19)를 직경 방향으로 확장한다. 도 17의 (A)는, 확장 단계(S35)를 나타내는 도면이다.
익스팬드 장치(70)는, 웨이퍼(11)의 직경보다 큰 직경을 갖는 원통형의 드럼(72)을 구비한다. 이 드럼(72)의 꼭대기부에는 둘레 방향을 따라서 복수의 롤러(74)가 설치되어 있다. 반도체 디바이스(21)와는 반대측에 위치하는 보호 부재(19)의 이면(19b)이 롤러(74)에 접하는 형태로, 프레임 유닛(29)은 드럼(72) 상에 배치된다.
또한, 익스팬드 장치(70)는, 보호 부재(19)의 이면(19b)측에 배치되고, 원환형의 금속제의 내측 링(76)을 갖는다. 내측 링(76)은, 그 직경 방향이 수평이 되도록 하단부가 지지되어 있고, 그 상단부가 보호 부재(19)의 이면(19b)에 접하도록 구성되어 있다.
익스팬드 장치(70)는, 보호 부재(19)의 반도체 디바이스(21)측(즉 표면(19a)측)에 배치되고, 내측 링(76)의 외경보다 내경이 큰 원환형의 금속제의 외측 링(78)을 더 갖는다. 외측 링(78)은, 그 하단부가 보호 부재(19)의 표면(19a)에 접하고, 그 상단부가 압박되도록 구성되어 있다.
원환형의 내측 링(76) 및 외측 링(78)은 동축형으로 배치되고, 서로 근접하는 방향으로 상대적으로 이동 가능하게 구성되어 있다. 또한, 내측 링(76)의 외경과 외측 링(78)의 내경의 차는, 보호 부재(19)의 두께보다 작다. 내측 링(76) 및 외측 링(78)이 상대적으로 이동하여 서로 동일한 높이 위치에 오면, 내측 링(76)의 외주와 외측 링(78)의 내주 사이에서 보호 부재(19)는 끼워져 고정된다.
익스팬드 장치(70)는, 프레임 유지 유닛(도시하지 않음)을 더 구비한다. 프레임 유지 유닛은, 드럼(72)의 상단부를 외주측으로부터 둘러싸도록 설치된 프레임 지지대(도시하지 않음)를 포함한다. 프레임 지지대는, 드럼(72)의 직경보다 큰 직경의 개구를 갖고 있고, 드럼(72)의 상단부와 동일한 높이에 배치되어 있다. 또한, 프레임 지지대의 외주측의 복수 개소에는 클램프(도시하지 않음)가 설치되어 있다.
프레임 지지대의 위에 프레임(25)이 배치되도록 프레임 유닛(29)을 드럼(72) 상에 배치하고, 클램프에 의해 프레임(25)을 고정하면, 프레임 유닛(29)이 프레임 지지대에 의해 고정된다.
프레임 지지대는, 수직 방향을 따라서 신장하는 복수의 로드(도시하지 않음)에 의해 지지된다. 각 로드의 하단부에는, 원반형의 베이스(도시하지 않음)에 의해 지지되어 있고, 로드를 승강시키는 에어 실린더(도시하지 않음)가 설치되어 있다. 각 에어 실린더를 인입 상태로 하면, 프레임 지지대가 드럼(72)에 대하여 인하된다.
확장 단계(S35)에서는, 우선, 드럼(72)의 상단의 높이와 프레임 지지대의 상면의 높이가 일치하도록, 에어 실린더를 작동시켜 프레임 지지대의 높이를 조절한다. 다음으로, 프레임 유닛(29)을 드럼(72) 및 프레임 지지대의 위에 얹는다. 그 후, 클램프에 의해 프레임 지지대의 위에 프레임(25)을 고정한다.
다음으로, 에어 실린더를 작동시켜 프레임 유지 유닛의 프레임 지지대를 드럼(72)에 대하여 인하한다. 이것에 의해, 도 17의 (A)에 나타낸 바와 같이, 보호 부재(19)가 직경 방향으로 확장된다.
보호 부재(19)가 직경 방향으로 확장되면, 보호 부재(19)에 지지되어 있는 반도체 디바이스(21)끼리의 간격이 넓어진다. 이것에 의해, 확장 단계(S35)를 행하지 않는 경우와 비교하여, 후속하는 금속막 피복 단계(S40)에서, 반도체 디바이스(21)에 금속이 퇴적되기 쉬워진다.
보다 구체적으로는, 반도체 디바이스(21)의 측면(11f)(즉, 반도체 기판(11c) 및 기능층(15c)의 측면)과, 단차부(59b)의 상면(도 10의 (C) 참조. 또, 도 17의 (A)에서, 단차부(59b)의 상면은 하측을 향하고 있다.)에 금속이 퇴적되기 쉬워진다.
보호 부재(19)를 확장시킨 후, 내측 링(76) 및 외측 링(78)을 근접하게 하도록 상대적으로 이동시켜, 내측 링(76)의 외주와 외측 링(78)의 내주 사이에 보호 부재(19)를 끼운다. 이것에 의해, 보호 부재(19)는 확장된 상태로 내측 링(76) 및 외측 링(78)에 의해 고정된다.
그 후, 외측 링(78)과 롤러(74) 사이의 위치에서 외측 링(78)의 외주를 따라서 보호 부재(19)를 원형으로 절단하여, 링 유닛(80)(도 17의 (B) 참조)을 형성한다. 이것에 의해, 확장 단계(S35)를 종료한다.
확장 단계(S35)의 후에, 전술한 스퍼터 장치 등을 이용하여 금속막 피복 단계(S40)를 행한다. 금속막 피복 단계(S40)에서는, 예컨대, 스퍼터 장치의 유지 테이블의 표면에 보호 부재(19)의 이면(19b)이 접하도록, 유지 테이블 상에 링 유닛(80)을 배치한다.
그리고, 스퍼터 장치를 이용하여, 반도체 디바이스(21)의 이면(11e) 및 측면(11f) 등에 금속막(23)을 형성한다. 도 17의 (B)는, 금속막 피복 단계(S40)를 나타내는 도면이다. 또, 제4 실시형태에 관한 금속막(23) 부착 반도체 디바이스(21)의 제조 방법의 플로우도를 도 18에 나타낸다. 제4 실시형태에서는, 제3 실시형태와 마찬가지로, 금속막 피복 단계(S40)의 후에, 점착 테이프 접착 단계(S50) 이후의 단계를 순차적으로 행한다.
기타, 상기 실시형태에 관한 구조, 방법 등은, 본 발명의 목적 범위를 일탈하지 않는 한에 있어서 적절하게 변경하여 실시할 수 있다. 예컨대, 제4 실시형태에서의 확장 단계(S35)를 제1 및 제2 실시형태에 적용해도 좋다.
또한, 제1 실시형태로부터 제4 실시형태 및 제3 실시형태의 제1 및 제2 변형예에서는, 반도체 기판(11c) 및 기능층(15c)을 갖는 피가공물로부터 금속막(23) 부착 반도체 디바이스(21)를 제조했지만, 피가공물이 WL-CSP 웨이퍼 또는 수지 패키지 기판인 경우에는, 피가공물로부터 금속막(23) 부착 반도체 패키지 디바이스를 제조해도 좋다.
11 : 웨이퍼(피가공물) 11a : 표면(제1면)
11b : 이면(제2면) 11c : 반도체 기판
11d : 노치 11e : 이면
11f : 측면 13 : 분할 예정 라인(스트리트)
15a : 디바이스 영역 15b : 범프(돌기 전극)
15c : 기능층 15d : 전극
15e: 저유전율 절연체층 17 : 절삭홈
19 : 보호 부재 19a : 표면
19b : 이면 20 : 절삭 블레이드
21 : 반도체 디바이스 22 : 절삭날
23 : 금속막 25 : 프레임
27 : 점착 테이프 27b : 이면
29 : 프레임 유닛 30 : 연삭 장치
32 : 척테이블 32a : 유지면
34 : 연삭 기구 36 : 연삭휠
38a : 휠베이스 38b : 연삭 지석
40 : 보호막 형성 장치(세정 장치) 42 : 액상 수지 토출 노즐
44 : 액상 수지 45 : 보호막
46 : 세정액 토출 노즐 48 : 세정액(IPA)
50 : 레이저 가공 장치 52 : 가공 헤드
51 : 레이저 가공홈 53 : 보호막 제거 라인
55 : 레이저 가공홈 57 : 측부
59a : 측부 59b : 단차부
60 : 플라즈마 에칭 장치 70 : 익스팬드 장치
72 : 드럼 74 : 롤러
76 : 내측 링 78 : 외측 링
80 : 링 유닛 A : 사용 종료액
B : 영역 L : 레이저빔
P : 에칭 가스 T1 : 마무리 두께
T2 : 두께 W1, W2, W3, W4 : 폭

Claims (7)

  1. 금속막 부착 반도체 디바이스의 제조 방법으로서,
    격자형으로 배치된 복수의 분할 예정 라인으로 구획된 각 영역에 반도체 소자의 전극이 설치된 제1면과, 상기 제1면과 반대측의 제2면을 갖는 피가공물의 상기 제1면에 절삭 블레이드를 절입하여, 상기 피가공물의 마무리 두께를 초과하는 깊이의 절삭홈을 상기 분할 예정 라인을 따라서 형성하는 절삭홈 형성 단계와,
    상기 절삭홈 형성 단계 후, 상기 피가공물의 상기 제1면에 보호 부재를 접착하는 보호 부재 접착 단계와,
    상기 보호 부재를 통해 상기 피가공물을 척테이블에 의해 유지하여 상기 피가공물이 마무리 두께가 될 때까지 상기 제2면측을 연삭하는 것에 의해, 상기 피가공물을 복수의 반도체 디바이스로 분할하는 연삭 단계와,
    상기 연삭 단계 후, 상기 제1면측에 상기 보호 부재가 접착된 상기 복수의 반도체 디바이스의 각각의 측면과 연삭후의 상기 제2면측에, 금속막을 피복하는 금속막 피복 단계와,
    상기 금속막 피복 단계 후, 상기 제1면측으로부터 상기 보호 부재를 제거하는 보호 부재 제거 단계
    를 포함하는 것을 특징으로 하는 금속막 부착 반도체 디바이스의 제조 방법.
  2. 제1항에 있어서, 상기 절삭홈 형성 단계 전에 상기 제1면측을 보호막으로 피복하는 보호막 피복 단계와,
    상기 보호 부재 제거 단계 후에 상기 보호막을 제거하는 보호막 제거 단계
    를 더 포함하고,
    상기 보호 부재 접착 단계에서 상기 보호 부재를 상기 보호막에 밀착시키는 것을 특징으로 하는 금속막 부착 반도체 디바이스의 제조 방법.
  3. 제2항에 있어서, 상기 보호막 피복 단계 후이자 상기 절삭홈 형성 단계 전에, 상기 보호막이 형성된 상기 피가공물의 상기 제1면측에 레이저빔을 조사하여, 상기 분할 예정 라인을 따라서 상기 절삭홈보다 굵은 폭의 레이저 가공홈을 형성하는 레이저 가공홈 형성 단계를 더 포함하는 것을 특징으로 하는 금속막 부착 반도체 디바이스의 제조 방법.
  4. 제3항에 있어서, 상기 보호막 피복 단계 후이자 상기 레이저 가공홈 형성 단계 전에, 상기 보호막에 대하여 흡수성을 갖는 파장의 레이저빔을 상기 분할 예정 라인을 따라서 상기 보호막에 조사하는 것에 의해, 상기 보호막이 상기 분할 예정 라인을 따라서 상기 절삭홈 및 상기 레이저 가공홈 중 어느 것보다도 굵은 폭으로 제거된 보호막 제거 라인을 형성하는 보호막 제거 라인 형성 단계를 더 포함하는 것을 특징으로 하는 금속막 부착 반도체 디바이스의 제조 방법.
  5. 제3항 또는 제4항에 있어서, 상기 레이저 가공홈 형성 단계 또는 상기 절삭홈 형성 단계 후이자 상기 보호 부재 접착 단계 전에, 상기 피가공물을 에칭 가스로 처리하여, 상기 레이저 가공홈 및 상기 절삭홈 중 적어도 어느 한쪽에 부착된 파편을 제거하는 파편 제거 단계를 더 포함하는 것을 특징으로 하는 금속막 부착 반도체 디바이스의 제조 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 금속막 피복 단계 후이자 상기 보호 부재 제거 단계 전에, 상기 복수의 반도체 디바이스에서의 상기 금속막이 피복된 상기 제2면측에 점착 테이프를 접착하는 점착 테이프 접착 단계를 더 포함하는 것을 특징으로 하는 금속막 부착 반도체 디바이스의 제조 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 보호 부재 접착 단계에서 접착되는 상기 보호 부재는, 익스팬드성을 갖는 점착 테이프로서, 상기 연삭 단계 후이자 상기 금속막 피복 단계 전에, 상기 보호 부재를 확장하여, 개개의 반도체 디바이스의 간격을 넓히는 확장 단계를 더 포함하는 것을 특징으로 하는 금속막 부착 반도체 디바이스의 제조 방법.
KR1020190139714A 2018-11-06 2019-11-04 금속막 부착 반도체 디바이스의 제조 방법 Active KR102762077B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018209003A JP7184458B2 (ja) 2018-11-06 2018-11-06 金属膜付き半導体デバイスの製造方法
JPJP-P-2018-209003 2018-11-06

Publications (2)

Publication Number Publication Date
KR20200052233A true KR20200052233A (ko) 2020-05-14
KR102762077B1 KR102762077B1 (ko) 2025-02-03

Family

ID=70458915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190139714A Active KR102762077B1 (ko) 2018-11-06 2019-11-04 금속막 부착 반도체 디바이스의 제조 방법

Country Status (7)

Country Link
US (1) US11164783B2 (ko)
JP (1) JP7184458B2 (ko)
KR (1) KR102762077B1 (ko)
CN (1) CN111146084B (ko)
DE (1) DE102019217089B4 (ko)
SG (1) SG10201910166WA (ko)
TW (1) TWI842762B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210129260A1 (en) * 2019-11-06 2021-05-06 Disco Corporation Wafer processing method
KR20220073035A (ko) * 2020-11-26 2022-06-03 한미반도체 주식회사 레이저 가공 방법
WO2026072482A1 (en) * 2024-09-26 2026-04-02 Texas Instruments Incorporated Plasma dicing with a photo patternable material

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7108492B2 (ja) * 2018-08-06 2022-07-28 株式会社ディスコ 保護部材形成装置
KR102583127B1 (ko) * 2018-10-30 2023-09-26 삼성전자주식회사 다이스택 구조물과 이를 구비하는 반도체 패키지
US11612965B2 (en) * 2020-03-27 2023-03-28 Integrated Silicon Solution Inc. Method of forming package structure
CN115605980A (zh) * 2020-05-18 2023-01-13 琳得科株式会社（Jp） 半导体装置的制造方法
CN111739809A (zh) * 2020-06-10 2020-10-02 上海矽睿科技有限公司 一种晶圆级封装方法
US11889742B2 (en) * 2020-11-04 2024-01-30 Samsung Display Co., Ltd. Apparatus of manufacturing display device and method of manufacturing display device
CN112935579A (zh) * 2021-01-29 2021-06-11 大族激光科技产业集团股份有限公司 一种激光切膜设备
CN113690129A (zh) * 2021-09-14 2021-11-23 江苏天企奥科技有限公司 一种高精度压电式传感器用石英晶片制备方法
JP7814156B2 (ja) * 2021-12-15 2026-02-16 株式会社ディスコ ウェーハの加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044680A (ja) 1999-08-02 2001-02-16 Nec Saitama Ltd 電磁波シールド方法および電磁波シールドケース
JP2004072051A (ja) 2002-08-09 2004-03-04 Kitagawa Ind Co Ltd シールド構造及びその形成方法
US20180158713A1 (en) * 2016-12-06 2018-06-07 Panasonic Intellectual Property Management Co., Ltd. Element chip manufacturing method
JP2018170333A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804086B2 (en) * 2000-04-27 2004-10-12 Seagate Technology Llc Unitary crystalline slider with edges rounded by laser ablation
JP3612317B2 (ja) * 2001-11-30 2005-01-19 株式会社東芝 半導体装置の製造方法
JP2004119468A (ja) 2002-09-24 2004-04-15 Disco Abrasive Syst Ltd ウエーハレベルパッケージの分割方法
US20060088984A1 (en) * 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
JP2006173153A (ja) 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20070155131A1 (en) * 2005-12-21 2007-07-05 Intel Corporation Method of singulating a microelectronic wafer
US20080213978A1 (en) * 2007-03-03 2008-09-04 Dynatex Debris management for wafer singulation
US8268677B1 (en) * 2011-03-08 2012-09-18 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over semiconductor die mounted to TSV interposer
JP2013149900A (ja) 2012-01-23 2013-08-01 Disco Abrasive Syst Ltd 被加工物の分割方法
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9754897B2 (en) * 2014-06-02 2017-09-05 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming electromagnetic (EM) shielding for LC circuits
TWI657510B (zh) 2014-10-02 2019-04-21 日商住友電木股份有限公司 半導體裝置之製造方法及半導體裝置
DE102015002542B4 (de) * 2015-02-27 2023-07-20 Disco Corporation Waferteilungsverfahren
JP6502874B2 (ja) 2015-04-07 2019-04-17 東芝メモリ株式会社 半導体装置の製造方法
JP2017079291A (ja) 2015-10-21 2017-04-27 株式会社ディスコ ウエーハの加工方法
US9859229B2 (en) * 2016-04-28 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
JP6989269B2 (ja) 2016-05-11 2022-01-05 積水化学工業株式会社 半導体パッケージの製造方法
JP6665048B2 (ja) 2016-06-29 2020-03-13 株式会社ディスコ デバイスのパッケージ方法
US9922937B2 (en) 2016-07-30 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Self-shielded die having electromagnetic shielding on die surfaces
JP6765949B2 (ja) 2016-12-12 2020-10-07 株式会社ディスコ ウェーハの加工方法
JP6800745B2 (ja) 2016-12-28 2020-12-16 株式会社ディスコ 半導体パッケージの製造方法
JP6827676B2 (ja) 2017-01-10 2021-02-10 株式会社ディスコ 半導体デバイスチップ及び半導体デバイスチップの製造方法
WO2019017226A1 (ja) * 2017-07-20 2019-01-24 三井化学東セロ株式会社 電子装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044680A (ja) 1999-08-02 2001-02-16 Nec Saitama Ltd 電磁波シールド方法および電磁波シールドケース
JP2004072051A (ja) 2002-08-09 2004-03-04 Kitagawa Ind Co Ltd シールド構造及びその形成方法
US20180158713A1 (en) * 2016-12-06 2018-06-07 Panasonic Intellectual Property Management Co., Ltd. Element chip manufacturing method
JP2018170333A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210129260A1 (en) * 2019-11-06 2021-05-06 Disco Corporation Wafer processing method
US11712747B2 (en) * 2019-11-06 2023-08-01 Disco Corporation Wafer processing method
KR20220073035A (ko) * 2020-11-26 2022-06-03 한미반도체 주식회사 레이저 가공 방법
WO2026072482A1 (en) * 2024-09-26 2026-04-02 Texas Instruments Incorporated Plasma dicing with a photo patternable material

Also Published As

Publication number Publication date
DE102019217089A1 (de) 2020-05-07
DE102019217089B4 (de) 2025-06-26
CN111146084B (zh) 2025-01-07
SG10201910166WA (en) 2020-06-29
KR102762077B1 (ko) 2025-02-03
JP2020077709A (ja) 2020-05-21
TW202018828A (zh) 2020-05-16
US20200144120A1 (en) 2020-05-07
JP7184458B2 (ja) 2022-12-06
US11164783B2 (en) 2021-11-02
TWI842762B (zh) 2024-05-21
CN111146084A (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
KR102762077B1 (ko) 금속막 부착 반도체 디바이스의 제조 방법
US12327768B2 (en) Substrate processing system and substrate processing method
US11450523B2 (en) Substrate processing system with eccentricity detection device and substrate processing method
TWI780318B (zh) 晶圓的加工方法
TWI783139B (zh) 晶圓的加工方法
JP7292803B2 (ja) ウェーハの加工方法
JP4416108B2 (ja) 半導体ウェーハの製造方法
JP2020031135A (ja) シリコンウェーハの加工方法及びプラズマエッチングシステム
KR102461442B1 (ko) 피가공물의 가공 방법
JP2020102588A (ja) ウェーハの加工方法
KR20180133808A (ko) 디바이스칩의 제조 방법
JP7171138B2 (ja) デバイスチップの製造方法
JP7214309B2 (ja) ウェーハの加工方法
JP7353712B2 (ja) ウェーハの加工方法
JP7798506B2 (ja) 基板の分割方法
JP2020017676A (ja) ウェーハの加工方法
JP2025030757A (ja) ウェーハの分割方法
JP2023172142A (ja) チップの製造方法
JP2019096812A (ja) 被加工物の加工方法
TW202326833A (zh) 元件晶片的製造方法
JP2020061463A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000