KR20200057862A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20200057862A
KR20200057862A KR1020180141526A KR20180141526A KR20200057862A KR 20200057862 A KR20200057862 A KR 20200057862A KR 1020180141526 A KR1020180141526 A KR 1020180141526A KR 20180141526 A KR20180141526 A KR 20180141526A KR 20200057862 A KR20200057862 A KR 20200057862A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
semiconductor substrate
image sensor
semiconductor pattern
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180141526A
Other languages
English (en)
Other versions
KR102634245B1 (ko
Inventor
이귀덕
이태연
박상천
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180141526A priority Critical patent/KR102634245B1/ko
Priority to US16/418,557 priority patent/US10910419B2/en
Priority to CN201911124423.3A priority patent/CN111199990B/zh
Publication of KR20200057862A publication Critical patent/KR20200057862A/ko
Application granted granted Critical
Publication of KR102634245B1 publication Critical patent/KR102634245B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H01L27/14643—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H01L31/03046—
    • H01L31/10—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs
    • H10F77/1248—Active materials comprising only Group III-V materials, e.g. GaAs having three or more elements, e.g. GaAlAs, InGaAs or InGaAsP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지 센서가 제공된다. 상기 이미지 센서는 제1 도전형의 반도체 기판, 상기 반도체 기판 내에 제공되며, 제2 도전형을 갖는 광전 변환 영역, 상기 반도체 기판의 제1 면에 인접하여 형성된 산화물 반도체 패턴 및 광전 변환 영역 및 상기 산화물 반도체 패턴과 인접하도록, 상기 제1 면 상에 형성된 전송 게이트를 포함할 수 있다.

Description

이미지 센서{Image sensor}
본 발명은 이미지 센서에 관한 것으로서, 보다 상세하게는 산화물 반도체 패턴을 포함하는 이미지 센서에 관한 것이다.
이미지 센서는 광학 이미지(optical image)을 전기적 신호로 변환하는 반도체 소자이다. 이미지 센서는 CCD(charge coupled device) 형 및 CMOS(complementary metal oxide semiconductor) 형으로 분류될 수 있다. CMOS 형 이미지 센서는 CIS(CMOS image sensor)라고 약칭된다. 상기 CIS는 2차원적으로 배열된 복수개의 픽셀들을 구비한다. 픽셀들 각각은 포토 다이오드(photodiode)를 포함한다. 포토다이오드는 입사되는 광을 전기 신호로 변환해주는 역할을 한다.
본 발명이 해결하고자 하는 과제는 집적도가 향상되고, 글로벌 셔터 동작이 가능한 이미지 센서를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예들에 따른, 이미지 센서는 제1 도전형의 반도체 기판; 상기 반도체 기판 내에 제공되며, 제2 도전형을 갖는 광전 변환 영역; 상기 반도체 기판의 제1 면에 인접하여 형성된 산화물 반도체 패턴; 및 광전 변환 영역 및 상기 산화물 반도체 패턴과 인접하도록, 상기 제1 면 상에 형성된 전송 게이트를 포함할 수 있다.
본 발명의 실시예들에 따른, 이미지 센서는 제1 면 및 상기 제1 면과 대향하는 제2 면을 갖는 반도체 기판; 상기 제1 면 및 상기 제2 면의 사이에 제공되어 픽셀 영역을 정의하는 제1 소자 분리 패턴; 상기 픽셀 영역의 내에서 상기 제1 면과 인접하게 배치된 산화물 반도체 패턴; 상기 산화물 반도체 패턴과 상기 소자 분리 패턴의 사이에 배치된 전송 게이트를 포함할 수 있다.
본 발명의 실시예들에 따른, 이미지 센서는 서로 대향하는 제1 면 및 제2 면을 갖는 반도체 기판; 상기 반도체 기판 내에 제공된 광전 변환 영역; 상기 제1 면으로부터 상기 제2 면을 향하여 함몰된 리세스 영역 내에 배치되는 산화물 반도체 패턴; 상기 제1 면 상에 배치되며, 상기 산화물 반도체 패턴과 인접한 전송 게이트를 포함할 수 있다.
본 발명에 따른 이미지 센서는 픽셀 영역의 신호 손실을 최소화할 수 있다. 이에 따라, 글로벌 셔터 동작이 가능하며 우수한 집적도를 갖는 이미지 센서가 제공될 수 있다.
도 1은 본 발명의 실시예들에 따른 이미지 센서를 설명하기 위한 블록도이다.
도 2는 본 발명의 실시예들에 따른 이미지 센서의 액티브 픽셀 센서 어레이의 회로도이다.
도 3은 본 발명의 실시예들에 따른 이미지 센서를 설명하기 위한 평면도이다.
도 4a 및 도 4b는 각각 도 3의 I-I' 선 및 II-II'선을 따라 자른 단면도이다.
도 5a는 도 4의 AA 영역의 확대도이다.
도 5b 내지 도 5d는 본 발명의 실시예들에 따른 이미지 센서를 설명하기 위한 단면도들로, 도 4a의 AA 영역에 대응된다.
도 6은 본 발명의 실시예들에 따른 이미지 센서를 나타내는 단면도로, 도 3의 I-I' 선에 대응된다.
도 7a 내지 도 7c는 도 6의 BB 부분을 확대한 확대도들이다.
도 8은 본 발명의 실시예들에 따른 픽셀들의 동작을 설명하기 위한 타이밍도이다.
도 9a, 도 10a 및 도 11a는 본 발명의 실시예들에 따른 이미지 센서의 제조 방법을 설명하기 위한 도면들로, 도 3의 I-I’선에 따른 단면도들이다.
도 9b, 도 10b 및 도 11b는 본 발명의 실시예들에 따른 이미지 센서의 제조 방법을 설명하기 위한 도면들로, 도 3의 II-II’선에 따른 단면도들이다.
도 1은 본 발명의 실시예들에 따른 이미지 센서를 설명하기 위한 블록도이다.
도 1을 참조하면, 이미지 센서는 액티브 픽셀 센서 어레이(Active Pixel Sensor array; 1), 행 디코더(row decoder; 2), 행 드라이버(row driver; 3), 열 디코더(column decoder; 4), 타이밍 발생기(timing generator; 5), 상관 이중 샘플러(CDS: Correlated Double Sampler; 6), 아날로그 디지털 컨버터(ADC: Analog to Digital Converter; 7) 및 입출력 버퍼(I/O buffer; 8)를 포함할 수 있다.
액티브 픽셀 센서 어레이(1)는 2차원적으로 배열된 복수의 단위 픽셀들을 포함할 수 있다. 액티브 픽셀 센서 어레이(1)는 외부로부터 광을 수신하고, 수신된 광을 전기적 신호로 변환할 수 있다. 액티브 픽셀 센서 어레이(1)는 행 드라이버(3)로부터 픽셀 선택 신호, 리셋 신호 및 전하 전송 신호와 같은 복수의 구동 신호들을 전달받아 구동될 수 있다. 변환된 전기적 신호는 상관 이중 샘플러(6)에 제공될 수 있다.
행 드라이버(3)는, 행 디코더(2)에서 디코딩된 결과에 따라 다수의 단위 픽셀들을 구동하기 위한 다수의 구동 신호들을 액티브 픽셀 센서 어레이(1)로 제공할 수 있다. 단위 픽셀들이 행렬 형태로 배열된 경우에는 각 행별로 구동 신호들이 제공될 수 있다.
타이밍 발생기(5)는 행 디코더(2) 및 열 디코더(4)에 타이밍(timing) 신호 및 제어 신호를 제공할 수 있다.
상관 이중 샘플러(CDS; 6)는 액티브 픽셀 센서 어레이(1)에서 생성된 전기 신호를 수신하여 유지(hold) 및 샘플링할 수 있다. 상관 이중 샘플러(6)는 특정한 잡음 레벨(noise level)과 전기적 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력할 수 있다.
아날로그 디지털 컨버터(ADC; 7)는 상관 이중 샘플러(6)에서 출력된 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력할 수 있다.
입출력 버퍼(8)는 디지털 신호를 래치(latch)하고, 래치된 신호는 열 디코더(4)에서의 디코딩 결과에 따라 순차적으로 영상 신호 처리부(도면 미도시)로 디지털 신호를 출력할 수 있다.
도 1 및 도 2를 참조하면, 액티브 픽셀 센서 어레이(1)는 복수의 단위 픽셀들(PX)을 포함하며, 단위 픽셀들(PX)은 매트릭스 형태로 배열될 수 있다. 각각의 단위 픽셀들(PX)은 전송 트랜지스터(TX)와 로직 트랜지스터들(RX, SX, SFX)을 포함할 수 있다. 로직 트랜지스터들은 리셋 트랜지스터(RX), 선택 트랜지스터(SX), 및 소스 팔로워 트랜지스터(SFX)를 포함할 수 있다. 전송 트랜지스터(TX)는 전송 게이트(TG)를 포함할 수 있다. 각각의 단위 픽셀들(PX)은 광전 변환 소자(PD) 및 전하 저장 노드(FD)를 더 포함할 수 있다.
광전 변환 소자(PD)는 외부에서 입사된 빛의 양에 비례하여 광 전하들을 생성할 수 있다. 광전 변환 소자(PD)는 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀드 포토 다이오드 및 이들의 조합을 포함할 수 있다. 전송 트랜지스터(TX)는 광전 변환 소자(PD)에서 생성된 전하를 전하 저장 노드(FD)로 전송할 수 있다. 전하 저장 노드(FD)는 광전 변환 소자(PD)에서 생성된 전하를 전송 받아 누적적으로 저장할 수 있다. 전하 저장 노드(FD)에 축적된 광전하들의 양에 따라 소스 팔로워 트랜지스터(SFX)가 제어될 수 있다.
리셋 트랜지스터(RX)는 전하 저장 노드(FD)에 축적된 전하들을 주기적으로 리셋시킬 수 있다. 리셋 트랜지스터(RX)의 드레인 전극은 전하 저장 노드(FD)와 연결되며 소스 전극은 전원 전압(VDD)에 연결될 수 있다. 리셋 트랜지스터(RX)가 턴 온(turn-on)되면, 리셋 트랜지스터(RX)의 소스 전극과 연결된 전원 전압(VDD)이 전하 저장 노드(FD)로 인가될 수 있다. 따라서, 리셋 트랜지스터(RX)가 턴 온되면, 전하 저장 노드(FD)에 축적된 전하들이 배출되어 전하 저장 노드(FD)가 리셋될 수 있다.
소스 팔로워 트랜지스터(SFX)는 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 할 수 있다. 소스 팔로워 트랜지스터(SFX)는 전하 저장 노드(FD)에서의 전위 변화를 증폭하고, 이를 출력 라인(Vout)으로 출력할 수 있다.
선택 트랜지스터(SX)는 행 단위로 읽어낼 단위 픽셀들(PX)을 선택할 수 있다. 선택 트랜지스터(SX)가 턴 온 될 때, 소스 팔로워 트랜지스터(SFX)의 드레인 전극에 출력되는 전기적 신호가 출력 라인(OUT)으로 출력될 수 있다.
도 3은 본 발명의 실시예들에 따른 이미지 센서를 설명하기 위한 평면도이다. 도 4a 및 도 4b는 각각 도 3의 I-I' 선 및 II-II'선을 따라 자른 단면도이다. 도 5a는 도 4의 AA 영역의 확대도이다.
도 2, 도 3, 도 4a, 도 4b 및 도 5a를 참조하면, 본 발명의 실시예들에 따른 이미지 센서는, 광전 변환층(10), 배선층(20) 및 광 투과층(30)을 포함할 수 있다. 실시예들에 따르면, 광전 변환층(10)은 배선층(20)과 광 투과층(30)의 사이에 배치될 수 있다.
광전 변환층(10)은 반도체 기판(100), 반도체 기판(100) 내에 제공된 광전 변환 영역들(110) 및 광전 변환 영역들(110)과 수직적으로 중첩된 산화물 반도체 패턴들(150)을 포함할 수 있다. 광전 변환층(10)은 광 투과층(30)을 통과한 광을 수신할 수 있다. 수신된 광은 광전 변환 영역들(110)에서 전기적 신호로 변환될 수 있다. 산화물 반도체 패턴들(150)은 광전 변환 영역들(110)로부터 전기적 신호를 전달 받아 저장할 수 있다.
배선층(20)은 제1 배선들(212) 및 제2 배선들(212, 213)을 포함할 수 있다. 제1 배선들(212) 및 제2 배선들(213)은 제1 층간 절연막(221) 내의 콘택 플러그(CP)를 통해 전송 트랜지스터들(TX) 및 로직 트랜지스터들(RX, SX, SFX)을 연결할 수 있다. 제1 및 제2 배선들(212, 213)은, 반도체 기판(100)의 제1 면(100a) 상에 적층된 제2 및 제3 층간 절연막들(222, 223) 내에 각각 배치될 수 있다.
광 투과층(30)은 컬러 필터들(303) 및 마이크로 렌즈들(307)를 포함할 수 있다. 광 투과층(30)은 외부에서 입사되는 광을 집광 및 필터링하여 광전 변환층(10)에 제공할 수 있다.
구체적으로, 반도체 기판(100)은 서로 대향하는 제1 면(100a) 및 제2 면(100b)을 가질 수 있다. 반도체 기판(100)의 제1 면(100a)은 배선층(20)과 인접할 수 있고, 제2 면(100b)은 광 투과층(30)과 인접할 수 있다. 반도체 기판(100)은 제1 도전형(예컨대, p형)을 가질 수 있다. 일 예로, 반도체 기판(100)은 벌크(bulk) 실리콘 기판과 그 상부에 형성된 제1 도전형의 에피택시얼층을 포함할 수 있다. 다른 예로, 반도체 기판(100)은, 벌크 실리콘 기판이 제거됨에 따라, p형의 에피택시얼층 으로 구성된 기판일 수 있다. 또한, 반도체 기판(100)은 제1 도전형의 웰을 포함하는 기판일 수 있다.
반도체 기판(100)은 제1 소자 분리 패턴(101)에 의해 정의된 복수개의 픽셀 영역들(PX)을 포함할 수 있다. 복수 개의 픽셀 영역들(PX)은, 서로 교차하는 제1 방향(D1) 및 제2 방향(D2)을 따라 매트릭스 형태로 배열될 수 있다.
제1 소자 분리 패턴(101)은 반도체 기판(100) 제1 면(100a) 및 제2 면(100b)의 사이에 제공될 수 있다. 제1 소자 분리 패턴(101)은 반도체 기판(100)의 내부에 제공되는 깊은 소자 분리 패턴일 수 있다. 제1 소자 분리 패턴(101)은 반도체 기판을 제3 방향(D3)으로 가로지를 수 있다. 제1 소자 분리 패턴(101)의 일단과 타단은 반도체 기판(100)의 제1 면(100a) 및 제2 면(100b)에 각각 노출될 수 있다. 그러나 도시된 것과 달리, 제1 소자 분리 패턴(101)은 반도체 기판(100)을 완전히 가로지르지 않을 수 있다. 일 예로, 제1 소자 분리 패턴(101)의 일단은 반도체 기판(100)의 제1 면(100a)과 이격될 수 있다. 다른 예로, 제1 소자 분리 패턴(101)의 타단은 반도체 기판(100)의 반도체 기판(100)의 제2 면(100b)과 이격될 수 있다. 제1 소자 분리 패턴(101)은 픽셀 영역들(PX) 각각으로 입사되는 입사광에 의해 생성된 광 전하들이 랜덤 드리프트(random drift)에 의해 인접하는 픽셀 영역들(PX)로 입사되는 것을 방지할 수 있다. 즉, 제1 소자 분리 패턴(101)은 픽셀 영역들(PX) 간의 크로스토크 현상을 방지할 수 있다.
제1 소자 분리 패턴(101)은 반도체 기판(100; 예컨대, 실리콘)보다 굴절률이 낮은 절연 물질을 포함할 수 있다. 제1 소자 분리 패턴(101)은 하나 또는 복수 개의 절연막들을 포함할 수 있다. 예컨대, 제1 소자 분리 패턴(101)은 실리콘 산화막, 실리콘 산화질화막 또는 실리콘 질화막을 포함할 수 있다.
각각의 광전 변환 영역들(110)이 각각의 픽셀 영역들(PX) 내에 배치될 수 있다. 광전 변환 영역들(110)은, 반도체 기판(100)의 도전형과 반대인 제2 도전형(예컨대, n형)의 불순물들로 도핑된 불순물 영역들일 수 있다. 광전 변환 영역들(110)은 반도체 기판(100)의 제2 면(100b)과 인접하고, 제1 면(100a)과 이격될 수 있다. 각각의 광전 변환 영역들(110)은 제1 면(100a)에 인접한 영역과 제2 면(100b)에 인접한 영역 간에 불순물 농도 차이를 가질 수 있다. 이에 따라, 각각의 광전 변환 영역들(110)은 반도체 기판(100)의 제1 면(100a)과 제2 면(100b) 사이에서 포텐셜 기울기를 가질 수 있다.
반도체 기판(100)과 광전 변환 영역들(110)은 포토다이오드들을 구성할 수 있다. 즉, 제1 도전형의 반도체 기판(100)과 제2 도전형의 광전 변환 영역(110)의 p-n 접합(p-n junction)에 의해 포토다이오드가 구성될 수 있다. 포토다이오드를 구성하는 각각의 광전 변환 영역들(110)은, 이미지 센서의 외부로부터 광을 수신하여 광 전하를 생성 및 축적할 수 있다.
제2 소자 분리 패턴(103)이 반도체 기판(100) 내에 제공될 수 있다. 제2 소자 분리 패턴(103)은 반도체 기판(100)의 제1 면(100a) 상에 형성되는 얕은 소자 분리 패턴일 수 있다. 제2 소자 분리 패턴(103)의 깊이는 제1 소자 분리 패턴들(101)의 깊이보다 얕을 수 있다.
제2 소자 분리 패턴(103)은 픽셀 영역들(PX)의 각각 내에 활성 영역을 정의할 수 있다. 상기 활성 영역은 반도체 기판(100)의 제1 면(100a) 상에 배치되는 트랜지스터들의 동작을 위한 영역일 수 있다. 예컨대, 상기 트랜지스터들은 도 2를 참조하여 설명한 트랜지스터들(Tx, RX, SX, 및/또는 SFX)을 포함할 수 있다. 제2 소자 분리 패턴(103)은, 예컨대, 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다.
산화물 반도체 패턴(150)이 픽셀 영역(PX)의 내에 형성될 수 있다. 산화물 반도체 패턴(150)은 반도체 기판(100)의 제1 면(100a)에 인접하여 형성될 수 있다. 산화물 반도체 패턴(150)은 반도체 기판(100)의 제1 면(100a)으로부터 제2 면(100b)을 향하여 함몰된 리세스 영역(RS) 내에 배치될 수 있다. 다시 말해서 산화물 반도체 패턴(150)은 반도체 기판(100)에 매립될 수 있으며, 산화물 반도체 패턴(150)의 상면은 반도체 기판(100)의 제1 면(100a)에 노출될 수 있다. 일 예로, 산화물 반도체 패턴(150)의 상면은 반도체 기판(100)의 제1 면(100a)과 실질적으로 동일 레벨에 위치할 수 있다. 산화물 반도체 패턴(150)의 상면은 반도체 기판(100)의 제1 면(100a)과 공면을 이룰 수 있다. 산화물 반도체 패턴(150)의 일 측면은 제2 소자 분리 패턴(103)과 접촉할 수 있으며, 산화물 반도체 패턴(150)의 다른 측면은 반도체 기판(100)의 리세스된 내측면과 접촉할 수 있다.
산화물 반도체 패턴(150)은 광전 변환 영역(110)과 이격될 수 있다. 산화물 반도체 패턴(150)과 광전 변환 영역(110)의 사이에는 채널 영역(CH)이 형성될 수 있다. 산화물 반도체 패턴(150)은 도 2를 참조하여 설명된 전하 저장 노드(FD)에 대응될 수 있다. 산화물 반도체 패턴(150)은 채널 영역(CH)을 통하여 광전 변환 영역(110)으로부터 전하를 제공 받을 수 있다. 산화물 반도체 패턴(150)은 전달 받은 전하를 누적적으로 저장할 수 있다.
한편, 산화물 반도체 패턴(150)은 리셋 게이트(RG)의 아래에 위치할 수 있다. 예컨대, 산화물 반도체 패턴(150)은 반도체 기판(100)의 제1 면(100a)과 나란한 제1 방향(D1)으로 연장될 수 있다. 리셋 게이트(RG)는 산화물 반도체 패턴(150)을 제2 방향(D2)으로 가로지를 수 있다. 또한, 산화물 반도체 패턴(150)의 일단에 제1 콘택 플러그(cp1)가 접속될 수 있으며, 산화물 반도체 패턴(150)의 타단에 제2 콘택 플러그(cp2)가 접속될 수 있다. 산화물 반도체 패턴(150)은 제1 콘택 플러그(cp1)를 통하여 소스 팔로워 게이트(SFG)와 연결될 수 있다. 산화물 반도체 패턴(150)은 제2 콘택 플러그(cp2)를 통하여 전원 전압(VDD)을 수신할 수 있다.
산화물 반도체 패턴(150)은 인듐(In), 갈륨(Ga), 아연(Zn) 및 주석(Sn) 중 적어도 하나를 포함하는 산화물 반도체를 포함할 수 있다. 산화물 반도체 패턴(150)은 인듐(In), 갈륨(Ga) 및 아연(Zn)을 포함하는 IGZO(indium-gallium-zinc-oxide)일 수 있다. 산화물 반도체 패턴(150)은, 예컨대, 비정질(amorphous) IGZO일 수 있다. 산화물 반도체 패턴(150)은 도핑된 실리콘 영역에 비해 우수한 전하 저장 특성을 가질 수 있다. 이로써, 전송 게이트(TG)와 광전 변환 소자(PD) 사이에 형성된 별도의 노드 없이도 글로벌 셔터 동작 및 순차적 리드아웃 동작이 가능한 이미지 센서가 제공될 수 있다. 본 발명의 실시예들에 따른 이미지 센서의 구체적인 동작은 도 8을 참조하여 후술된다.
전송 게이트(TG)가 픽셀 영역들(PX)의 내에 각각 형성될 수 있다. 전송 게이트(TG)는 광전 변환 영역(110) 및 상기 산화물 반도체 패턴(150)과 인접하도록, 반도체 기판(100)의 제1 면(100a) 상에 형성될 수 있다. 다시 말해서, 전송 게이트(TG)는 광전 변환 영역(110) 및 상기 산화물 반도체 패턴(150)에 의해 정의되는 채널 영역(CH)과 인접하게 형성될 수 있다. 전송 게이트(TG)는 반도체 기판(100) 내로 삽입된 하부 부분과, 상기 하부 부분과 연결되며 반도체 기판(100)의 제1 면(100a) 상으로 돌출되는 상부 부분을 포함할 수 있다. 전송 게이트(TG)와 반도체 기판(100) 사이에 게이트 절연막(GI)이 개재될 수 있다.
소스 팔로워 게이트(SFG) 및 선택 게이트(SG)가 픽셀 영역(PX) 내에 서로 이격되어 배치될 수 있다. 소스 팔로워 게이트(SFG) 및 선택 게이트(SG)는 픽셀 영역(PX)의 가장자리에 배치될 수 있다. 불순물 영역들(DR)이 반도체 기판(100)의 제1 면(100a)과 인접하여 형성될 수 있다. 불순물 영역들(DR)은 소스 팔로워 게이트(SFG)의 양측 및 선택 게이트(SG)의 양측에 형성될 수 있다. 불순물 영역들(DR)은 소스 팔로워 게이트(SFG) 및 선택 게이트(SG)의 소스/드레인 영역으로 기능할 수 있다. 불순물 영역들(DR)은 제2 도전형의 불순물들로 도핑된 영역일 수 있다.
반도체 기판(100)의 제2 면(100b) 상에 컬러 필터들(303) 및 마이크로 렌즈들(307)이 배치될 수 있다. 각각의 컬러 필터들(303)이 각각의 픽셀 영역들(PX) 상에 배치될 수 있다. 각각의 마이크로 렌즈들(307)이 각각의 컬러 필터들(303) 상에 배치될 수 있다. 반도체 기판(100)의 제2 면(100b)과 컬러 필터들(303)의 사이에 제1 평탄막(301)이 배치될 수 있으며, 컬러 필터들(303)과 마이크로 렌즈들(307) 사이에 제2 평탄막(305)이 배치될 수 있다.
컬러 필터들(303)은, 녹색, 적색 및 청색의 컬러 필터들을 포함할 수 있다. 이와 달리, 컬러 필터들(303)은 시안(cyan), 마젠타(magenta) 또는 황색(yellow) 등과 같은 다른 컬러를 가질 수도 있다.
마이크로 렌즈들(307)은 픽셀 영역들(PX)로 입사되는 빛을 집광시킬 수 있도록 볼록한 형태를 가질 수 있다. 평면적 관점에서, 각각의 마이크로 렌즈들(307)은 각각의 광전 변환 영역들(110)과 중첩될 수 있다.
도 5b 내지 도 5d는 본 발명의 실시예들에 따른 이미지 센서를 설명하기 위한 단면도로, 도 4a의 AA 영역에 대응된다. 설명의 간소화를 위하여 중복되는 구성에 대한 설명은 생략된다.
도 4a 및 도 5b를 참조하면, 산화물 반도체 패턴(150)은 반도체 기판(100)의 제2 면(100b)을 향하여 연장된 부분을 포함할 수 있다. 구체적으로, 산화물 반도체 패턴(150)은 전송 게이트(TG)와 이격된 제1 부분(P1) 및 제1 부분(P1)으로부터 연장된 제2 부분(P2)을 포함할 수 있다. 제2 부분(P2)은 전송 게이트(TG) 및 제1 부분(P1)의 사이에 위치할 수 있다. 제2 부분(P2)은 전송 게이트(TG)의 하부 측면을 따라 광전 변환 영역(110)을 향하여 연장될 수 있다. 이로써, 산화물 반도체 패턴(150)의 일 부분은 전송 트랜지스터(TX)의 채널로 기능할 수 있다. 반도체 기판(100)의 제1 면(100a)을 상면으로 정의할 때, 제2 부분(P2)의 최하부 표면의 레벨(150b)은 전송 게이트(TG)의 최하부 표면의 레벨 또는 게이트 절연막(GI)의 최하부 표면의 레벨과 실질적으로 동일할 수 있다. 산화물 반도체 패턴(150)의 최하부 표면(150b)의 수직적 레벨은 제2 소자 분리 패턴(103)의 최하부 표면(103b)의 수직적 레벨보다 낮을 수 있다. 또한, 제2 부분(P2)의 최하부 표면의 수직적 레벨은 제1 부분(P1)의 최하부 표면의 수직적 레벨보다 낮을 수 있다. 제2 부분(P2)은 광전 변환 영역(110)과 이격될 수 있다.
도 4a 및 도 5c를 참조하면, 산화물 반도체 패턴(150)은 광전 변환 영역(110)의 내부로 연장될 수 있다. 다시 말해서 산화물 반도체 패턴(150)의 제2 부분(P2)의 일부는 광전 변환 영역(110)의 내부에 위치할 수 있다. 반도체 기판(100)의 제1 면(100a)을 상면으로 정의할 때, 산화물 반도체 패턴(150)의 최하부 표면(150b)의 레벨은 전송 게이트(TG)의 최하부 표면(TGb)의 레벨보다 낮을 수 있다. 다시 말해서, 제2 부분(P2)의 최하부 표면의 레벨과 제1 면(100a) 사이의 거리는 전송 게이트(TG)의 최하부 표면과 제1 면(100a) 사이의 거리보다 클 수 있다.
도 4a 및 도 5d를 참조하면, 산화물 반도체 패턴(150)은 반도체 기판(100)의 제1 면(100a)의 위에 형성될 수 있다. 즉, 산화물 반도체 패턴(150)은 반도체 기판(100)의 내부로 매립되지 않을 수 있다. 산화물 반도체 패턴(150)의 상면의 레벨은 반도체 기판(100)의 제1 면(100a)의 상면의 레벨보다 높을 수 있다.
도 6은 본 발명의 실시예들에 따른 이미지 센서를 나타내는 단면도로, 도 3의 I-I' 선에 대응된다. 도 7a 내지 도 7c는 도 6의 BB 부분을 확대한 확대도들이다. 설명의 간소화를 위하여 중복되는 구성에 대한 설명은 생략된다.
도 6 및 도 7a를 참조하면, 전송 게이트(TG)는 반도체 기판(100)의 제1 면(100a)의 위에 배치될 수 있다. 전송 게이트(TG)는 평탄한 하면을 가질 수 있다. 산화물 반도체 패턴(150)은 전송 게이트(TG)의 측면(TGs)과 인접하여 반도체 기판(100) 내에 매립될 수 있다.
도 6 및 도 7b를 참조하면, 산화물 반도체 패턴(150)은 전송 게이트(TG)의 측면(TGs)과 인접한 제1 부분(P1) 및 제1 부분(P1)으로부터 전송 게이트(TG)와 광전 변환 영역(110)의 사이로 연장된 제2 부분(P2)을 포함할 수 있다. 반도체 기판(100)의 제1 면(100a)을 상면으로 정의할 때, 제2 부분(P2)의 최하부 표면의 레벨은 제1 부분(P1)의 최하부 표면의 레벨보다 낮을 수 있다. 제2 부분(P2)은 광전 변환 영역(110)과 이격될 수 있다. 산화물 반도체 패턴(150)의 일 부분은 전송 트랜지스터(TX)의 채널로 기능할 수 있다.
도 6 및 도 7c를 참조하면, 산화물 반도체 패턴(150)의 제2 부분(P2)은 광전 변환 영역(110)의 내부로 연장될 수 있다.
도 8은 본 발명의 실시예들에 따른 픽셀들의 동작을 설명하기 위한 타이밍도이다. 도 8에서, 가로축은 시간으로 정의되고, 세로축은 신호의 크기로 정의될 수 있다.
도 2, 도 3 및 도 8을 참조하면, 본 발명의 실시예들에 따른 이미지 센서의 동작은 셔터 동작 구간(T1)과 리드아웃 동작 구간(T2)을 포함할 수 있다.
셔터 동작 구간(T1)에서, 서로 다른 열에 포함된 픽셀들(PX1, PX2)이 동일한 시간에 빛에 노출될 수 있다. 또한, 서로 다른 열에 포함된 픽셀들(PX1, PX2)은 동일한 광전 변환 시간 동안 광 전하를 집적할 수 있다. 구체적으로, 광전 변환 소자(PD) 및 전하 검출 노드(FD)를 리셋시킨 후, 광 집적 모드(EIT: Effective integration time)가 수행될 수 있다. 광 집적 모드(EIT)는 전송 트랜지스터(TX)가 턴 오프된 후 다시 턴 온될 때까지 시간을 의미할 수 있다. 광 집적 모드(EIT)가 수행되는 동안 전하 저장 노드(FD)에 광 전하들이 축적될 수 있다. 각각의 픽셀들(PX)은 전하 저장 노드(FD)에 저장된 광 전하에 기초하여 이미지 신호를 생성할 수 있다.
이어서, 리드아웃 동작이 수행될 수 있다. 리드아웃 동작 구간(T2)에서, 서로 다른 열에 포함된 픽셀들(PX1, PX2)은 순차적으로 이미지 신호를 출력할 수 있다. 서로 다른 열에 포함된 픽셀들(PX1, PX2) 내의 선택 트랜지스터들(SX)은 순차적으로 턴 온 될 수 있다. 소스 팔로워 트랜지스터(SFX)에서 생성된 이미지 신호들이 열 별로 순차적으로 출력될 수 있다. 본 발명의 실시예들에 따른 이미지 센서는, 제1 픽셀(PX1) 내에서 생성된 이미지 신호가 출력되는 동안 제2 픽셀(PX2) 내에 저장된 이미지 신호의 손실을 최소화할 수 있다. 이로써, 글로벌 셔터 동작이 가능하며 선명한 이미지의 획득이 가능한 이미지 센서가 제공될 수 있다.
도 9a, 도 10a 및 도 11a는 본 발명의 실시예들에 따른 이미지 센서의 제조 방법을 설명하기 위한 도면들로, 도 3의 I-I’선에 따른 단면도들이다. 도 9b, 도 10b 및 도 11b는 본 발명의 실시예들에 따른 이미지 센서의 제조 방법을 설명하기 위한 도면들로, 도 3의 II-II’선에 따른 단면도들이다.
도 3, 도 9a 및 도 9b를 참조하면, 제1 도전형을 갖는 반도체 기판(100)이 제공될 수 있다. 일 예들에 따르면, 제1 도전형을 갖는 기판(100)을 제공하는 것은 희생 기판(SS) 상에 인-시츄(in-situ)로 제1 도전형의 불순물을 도핑하면서 에피택시얼 성장 공정을 수행하는 것을 포함할 수 있다. 반도체 기판(100)은 서로 대향하는 제1 면(100a) 및 제2 면(100b)을 가질 수 있다. 제2 면은(100b)은 희생 기판(SS)과 접할 수 있다.
반도체 기판(100) 내에 광전 변환 영역들(110)이 형성될 수 있다. 광전 변환 영역들(110)을 형성하는 것은 반도체 기판(100)의 제1 면(110a) 상에 픽셀들(PX)에 대응하는 개구부들을 갖는 마스크(미도시)를 형성하는 것 및 상기 마스크를 이용하여 반도체 기판(100) 내에 제1 도전형과 다른 제2 도전형의 불순물을 도핑하는 것을 포함할 수 있다.
반도체 기판(100)의 제1 면(100a)에 산화물 반도체 패턴(150)이 형성될 수 있다. 일 예에 따르면, 산화물 반도체 패턴(150)을 형성하는 것은 반도체 기판(100)의 제1 면(100a)으로부 제2 면(100b)을 향하여 함몰된 리세스 영역(RS)를 형성하는 것, 상기 리세스 영역(RS)를 채우는 산화물 반도체 막(미도시)을 형성하는 것 및 에치-백공정(또는, 평탄화 공정)을 수행하는 것을 포함할 수 있다. 산화물 반도체 막(미도시)은, 예컨대, 스퍼터링 공정에 의해 형성될 수 있다. 다른 예에 따르면, 산화물 반도체 패턴(150)을 형성하는 것은 반도체 기판(100) 상에 산화물 반도체 패턴(150)을 형성하는 것, 에피택시얼 성장 공정을 수행하여 산화물 반도체 패턴(150)을 덮는 에피택시얼 층(미도시)을 형성하는 것 및 산화물 반도체 패턴(150)이 노출될 때까지 에치-백 공정(또는, 평탄화 공정)을 수행하는 것을 포함할 수 있다.
도 3, 도 10a 및 도 10b를 참조하면, 반도체 기판(100)의 제1 면(100a)과 제2 면(100b)의 사이에 제1 및 제2 소자 분리 패턴(101, 103)이 형성될 수 있다.
제1 소자 분리 패턴(101)을 형성하는 것은 반도체 기판(100)의 제1 면(100a)에 깊은 트렌치를 형성하는 것 및 상기 깊은 트렌치를 절연막으로 채우는 것을 포함할 수 있다. 제1 소자 분리 패턴(101)을 형성하는 것은 반도체 기판(100)의 제1 면(100a)에 얕은 트렌치를 형성하는 것 및 상기 얕은 트렌치를 절연막으로 채우는 것을 포함할 수 있다. 제1 및 제2 소자 분리 패턴(101, 103)을 형성하는 동안 산화물 반도체 패턴(150)의 일부가 제거될 수 있다.
도 3, 도 11a 및 도 11b를 참조하면, 반도체 기판(100)의 제1 면(100a)에 불순물 영역들(DR)이 형성될 수 있다. 반도체 기판(100)의 제1 면(100a) 상에 전송 게이트(TG), 리셋 게이트(RG), 소스 팔로워 게이트(SFG) 및 선택 게이트(SG)가 형성될 수 있다. 전송 게이트(TG)는 광전 변환 영역(110) 및 산화물 반도체 패턴(150)에 인접하게 형성될 수 있다. 리셋 게이트(RG)는 산화물 반도체 패턴(150) 상에 형성될 수 있다. 소스 팔로워 게이트(SFG) 및 선택 게이트(SG)는 불순물 영역들(DR)의 사이에 형성될 수 있다.
기판(100)의 제1 면(100a) 상에 제1 내지 제3 층간 절연막들(221, 222, 223)이 형성될 수 있다. 제2 및 제3 층간 절연막들(222, 223) 내에 제1 및 제2 배선들(212, 213)이 각각 형성될 수 있다. 배선들과 게이트들을 연결하는 콘택 플러그들(CP)이 형성될 수 있다.
도 3, 도 4a 및 도 4b를 다시 참조하면, 반도체 기판(100)의 제2 면 상에 광 투과층(30)이 형성될 수 있다. 광 투과층(30)을 형성하는 것은 반도체 기판(100)의 제2 면(100b) 상에 제1 평탄막(301), 컬러 필터들(303), 제2 평탄막(305) 및 마이크로 렌즈들(307)이 순차적으로 형성하는 것을 포함할 수 있다.
광 투과층(30)이 형성하기에 앞서, 반도체 기판(100)의 제2 면(100b) 상에, 평탄화 공정이 수행될 수 있다. 상기 평탄화 공정에 의해, 희생 기판(SS)이 제거되고 반도체 기판(100)의 제2 면(100b)이 노출될 수 있다. 상기 평탄화 공정은 화학적 기계적 연마 공정을 이용하여 수행될 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명은 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수도 있다. 그러므로 이상에서 기술한 실시 예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야 한다.

Claims (10)

  1. 제1 도전형의 반도체 기판;
    상기 반도체 기판 내에 제공되며, 제2 도전형을 갖는 광전 변환 영역;
    상기 반도체 기판의 제1 면에 인접하여 형성된 산화물 반도체 패턴; 및
    광전 변환 영역 및 상기 산화물 반도체 패턴과 인접하도록, 상기 제1 면 상에 형성된 전송 게이트를 포함하는 이미지 센서.
  2. 제1 항에 있어서,
    상기 전송 게이트는 상기 전송 게이트에 인가되는 신호에 응답하여 상기 광전 변환 영역 내의 전하를 상기 산화물 반도체 패턴에 전달하도록 구성되는 이미지 센서.
  3. 제1 항에 있어서,
    상기 산화물 반도체 패턴은 상기 반도체 기판의 상기 제1 면에 형성된 리세스 영역 내에 배치되는 이미지 센서.
  4. 제1 항에 있어서,
    상기 산화물 반도체 패턴은 인듐(In), 갈륨(Ga) 및 아연(Zn)을 포함하는 이미지 센서.
  5. 제1 항에 있어서,
    상기 산화물 반도체 패턴의 일 면은 상기 반도체 기판의 제1 면과 공면을 이루는 이미지 센서.
  6. 제1 항에 있어서,
    상기 산화물 반도체 패턴의 상면 상의 리셋 게이트를 더 포함하는 이미지 센서.
  7. 제1 항에 있어서,
    상기 산화물 반도체 패턴에 일단에 접속된 제1 콘택 플러그 및 상기 산화물 반도체 패턴의 타단에 접속된 제2 콘택 플러그를 더 포함하는 이미지 센서.
  8. 제1 항에 있어서,
    상기 전송 게이트의 하부는 상기 반도체 기판의 내부에 매립되며, 상기 산화물 반도체 패턴은 상기 전송 게이트의 하부를 따라 상기 광전 변환 영역을 향하여 연장되는 이미지 센서.
  9. 제1 항에 있어서,
    상기 산화물 반도체 패턴은 콘택 플러그가 접속되는 제1 부분 및 상기 제1 부분으로부터 상기 전송 게이트의 하면의 아래로 연장된 제2 부분을 포함하고,
    상기 제2 부분의 최하부 표면의 레벨은 상기 제1 부분의 최하부 표면의 레벨보다 낮은 이미지 센서.
  10. 제1 항에 있어서,
    상기 산화물 반도체 패턴은 광전 변환 영역의 내부로 연장되는 이미지 센서.
KR1020180141526A 2018-11-16 2018-11-16 이미지 센서 Active KR102634245B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180141526A KR102634245B1 (ko) 2018-11-16 2018-11-16 이미지 센서
US16/418,557 US10910419B2 (en) 2018-11-16 2019-05-21 Image sensor
CN201911124423.3A CN111199990B (zh) 2018-11-16 2019-11-15 图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180141526A KR102634245B1 (ko) 2018-11-16 2018-11-16 이미지 센서

Publications (2)

Publication Number Publication Date
KR20200057862A true KR20200057862A (ko) 2020-05-27
KR102634245B1 KR102634245B1 (ko) 2024-02-07

Family

ID=70728393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180141526A Active KR102634245B1 (ko) 2018-11-16 2018-11-16 이미지 센서

Country Status (3)

Country Link
US (1) US10910419B2 (ko)
KR (1) KR102634245B1 (ko)
CN (1) CN111199990B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437416B2 (en) * 2019-09-10 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device layout to reduce pixel noise
WO2025134554A1 (ja) * 2023-12-20 2025-06-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080094772A (ko) * 2006-08-31 2008-10-24 마이크론 테크놀로지, 인크 고성능 화상 센서용 투명 채널 박막 트랜지스터 기반 픽셀
JP2015005735A (ja) * 2013-05-20 2015-01-08 株式会社半導体エネルギー研究所 半導体装置
US20150340401A1 (en) * 2014-05-23 2015-11-26 Panasonic Intellectual Property Management Co., Ltd. Imaging device
JP2016149548A (ja) * 2015-02-09 2016-08-18 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器
JP2018157208A (ja) * 2017-03-16 2018-10-04 東芝メモリ株式会社 半導体メモリ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752182B1 (ko) 2005-10-12 2007-08-24 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
KR20100030811A (ko) * 2008-09-11 2010-03-19 주식회사 동부하이텍 씨모스 이미지 센서 및 그 제조 방법
KR101016552B1 (ko) 2008-09-30 2011-02-24 주식회사 동부하이텍 이미지 센서 및 이미지 센서의 제조 방법
US8187919B2 (en) 2008-10-08 2012-05-29 Lg Display Co. Ltd. Oxide thin film transistor and method of fabricating the same
CN102610625B (zh) * 2012-03-14 2014-10-15 中国科学院上海高等研究院 具有实时显示功能的图像传感器及其制造方法
JP2014022448A (ja) * 2012-07-13 2014-02-03 Toshiba Corp 固体撮像装置
US10356348B2 (en) 2015-04-03 2019-07-16 Sony Corporation Solid-state image capture element, driving method, and electronic device
KR102327846B1 (ko) 2015-06-19 2021-11-18 삼성전자주식회사 빛 샘 방지를 위한 촬영 장치 및 그 촬영 장치의 이미지 센서
KR20170077469A (ko) 2015-12-28 2017-07-06 엘지디스플레이 주식회사 다중층의 소스-드레인 박막 트랜지스터를 포함하는 표시패널
KR102466904B1 (ko) * 2016-01-12 2022-11-15 삼성전자주식회사 씨모스 이미지 센서
KR102621066B1 (ko) 2016-03-22 2024-01-08 에스케이하이닉스 주식회사 이미지 센서 및 그 제조 방법
KR102699535B1 (ko) * 2016-12-29 2024-09-02 삼성전자주식회사 이미지 센서

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080094772A (ko) * 2006-08-31 2008-10-24 마이크론 테크놀로지, 인크 고성능 화상 센서용 투명 채널 박막 트랜지스터 기반 픽셀
JP2015005735A (ja) * 2013-05-20 2015-01-08 株式会社半導体エネルギー研究所 半導体装置
US20150340401A1 (en) * 2014-05-23 2015-11-26 Panasonic Intellectual Property Management Co., Ltd. Imaging device
JP2016149548A (ja) * 2015-02-09 2016-08-18 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器
JP2018157208A (ja) * 2017-03-16 2018-10-04 東芝メモリ株式会社 半導体メモリ

Also Published As

Publication number Publication date
US10910419B2 (en) 2021-02-02
US20200161348A1 (en) 2020-05-21
CN111199990B (zh) 2024-10-01
CN111199990A (zh) 2020-05-26
KR102634245B1 (ko) 2024-02-07

Similar Documents

Publication Publication Date Title
US10529755B2 (en) Image sensor having a photoelectric conversion layer coupled to a storage node through a pinning layer with P-type impurities
KR102662233B1 (ko) 이미지 센서
US12170299B2 (en) Image sensors
KR102662144B1 (ko) 이미지 센서 및 그 제조 방법
CN111048539B (zh) 图像传感器
US20180197910A1 (en) Image sensor
KR102637626B1 (ko) 이미지 센서
US20250221077A1 (en) Image sensor
US12068350B2 (en) Complementary metal-oxide semiconductor (CMOS) image sensor
CN111199990B (zh) 图像传感器
US20240170522A1 (en) Image sensors
US20220115422A1 (en) Image sensor and method of fabricating the same
US20230170376A1 (en) Image sensor and method of fabricating the same
US20250234661A1 (en) Image sensor and method of fabricating the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20181116

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211115

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20181116

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230511

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20231102

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240201

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240202

End annual number: 3

Start annual number: 1

PG1601 Publication of registration