KR20200060261A - 오목부의 매립 방법 - Google Patents

오목부의 매립 방법 Download PDF

Info

Publication number
KR20200060261A
KR20200060261A KR1020190147307A KR20190147307A KR20200060261A KR 20200060261 A KR20200060261 A KR 20200060261A KR 1020190147307 A KR1020190147307 A KR 1020190147307A KR 20190147307 A KR20190147307 A KR 20190147307A KR 20200060261 A KR20200060261 A KR 20200060261A
Authority
KR
South Korea
Prior art keywords
recess
gas
film
semiconductor film
amorphous semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020190147307A
Other languages
English (en)
Other versions
KR102547550B1 (ko
Inventor
사토시 다카기
요시마사 와타나베
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200060261A publication Critical patent/KR20200060261A/ko
Application granted granted Critical
Publication of KR102547550B1 publication Critical patent/KR102547550B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H01L21/2636—
    • H01L21/02532—
    • H01L21/02592—
    • H01L21/3205—
    • H01L21/324—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3454—Amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/416—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials of highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/052—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein
    • H10W20/0526—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein by thermal treatment thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Recrystallisation Techniques (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

아몰퍼스 반도체막에 의해 오목부를 매립할 때에 생기는 심을 제거할 수 있는 기술을 제공한다.
본 개시의 일 형태에 의한 오목부의 매립 방법은, 오목부 내에 매립된 아몰퍼스 반도체막에 레이저광을 조사함으로써, 상기 아몰퍼스 반도체막을 결정화시키지 않고 가열하는 가열 공정을 갖는다.

Description

오목부의 매립 방법{METHOD OF FILLING RECESS}
본 개시는, 오목부의 매립 방법에 관한 것이다.
반도체 기판 상의 절연막에 형성된 개구부에 Al 합금층을 매립함에 있어서, 제1 Al 합금층을 형성하고, 레이저광 조사에 의해 제1 Al 합금층을 유동시킨 후, 제1 Al 합금층 상에 제2 Al 합금층을 형성하는 방법이 알려져 있다(예를 들어, 특허문헌 1 참조).
일본 특허 공개 평 5-275369호 공보
본 개시는, 아몰퍼스 반도체막에 의해 오목부를 매립할 때에 생기는 심을 제거할 수 있는 기술을 제공한다.
본 개시의 일 형태에 의한 오목부의 매립 방법은, 오목부 내에 매립된 아몰퍼스 반도체막에 레이저광을 조사함으로써, 상기 아몰퍼스 반도체막을 결정화시키지 않고 가열하는 가열 공정을 갖는다.
본 개시에 의하면, 아몰퍼스 반도체막에 의해 오목부를 매립할 때에 생기는 심을 제거할 수 있다.
도 1은 오목부의 매립 방법의 일례를 나타내는 공정 단면도.
도 2는 종형 열처리 장치의 구성예를 나타내는 종단면도.
도 3은 도 2의 종형 열처리 장치의 반응관을 설명하기 위한 도면.
도 4는 레이저 어닐 장치의 구성예를 나타내는 개략도.
도 5는 레이저 어닐 처리 전후의 결과의 일례를 나타내는 도면.
도 6은 레이저 어닐 처리에 있어서 온도와 스위프 속도를 변화시켰을 때의 심(seam)의 개선 효과의 설명도
이하, 첨부의 도면을 참조하면서, 본 개시의 한정적이지 않은 예시의 실시 형태에 대해 설명한다. 첨부의 전체 도면 중, 동일하거나 또는 대응하는 부재 또는 부품에 대해서는, 동일하거나 또는 대응하는 참조 부호를 부여하고, 중복되는 설명을 생략한다.
(오목부의 매립 방법)
일 실시 형태의 오목부의 매립 방법에 대해 설명한다. 일 실시 형태에 관한 오목부의 매립 방법은, 홀이나 트렌치 등의 오목부에 성막과 에칭을 교대로 반복하여 아몰퍼스(amorphous) 실리콘막을 매립한 후, 레이저 어닐 처리를 행하는 방법이다. 아몰퍼스 실리콘막은, 예를 들어 논 도프막이어도 되고, 도프막이어도 된다. 도프막의 도펀트(dopant)로서는, 예를 들어 인(P), 보론(B), 비소(As), 산소(O), 탄소(C)를 들 수 있다.
도 1은, 오목부의 매립 방법의 일례를 나타내는 공정 단면도이다. 도 1의 (a) 내지 도 1의 (e)는, 각각 오목부의 매립 방법의 각 공정의 단면을 나타낸다.
최초로, 표면에 오목부(501A)가 형성된 절연막(501)을 갖는 기판(도시하지 않음)을 준비한다(도 1의 (a) 참조). 기판은, 예를 들어 실리콘 기판 등의 반도체 기판이어도 된다. 절연막(501)은, 예를 들어 실리콘 산화막(SiO2막), 실리콘 질화막(SiN막)이어도 된다. 오목부(501A)는, 예를 들어 트렌치, 홀이어도 된다.
계속해서, 기판에 실리콘 원료 가스를 공급하여 오목부(501A)에 아몰퍼스 실리콘막(502)을 성막하는 성막 공정을 행한다(도 1의 (b) 참조). 일 실시 형태에서는, 예를 들어 화학 기상 퇴적(CVD: Chemical Vapor Deposition)법에 의해, 기판을 가열한 상태에서 실리콘 원료 가스를 공급하여 오목부(501A)에 아몰퍼스 실리콘막(502)을 성막한다. 아몰퍼스 실리콘막(502)의 막 두께는, 예를 들어 오목부(501A)의 저면(501b) 및 측벽(501s)에 아몰퍼스 실리콘막(502)이 성막되고, 또한, 오목부(501A) 상부의 개구가 아몰퍼스 실리콘막(502)에 의해 막히지 않는 정도이어도 된다. 실리콘 원료 가스는, 단차 피복성이 우수하고, 표면 조도가 작은 막을 형성할 수 있다는 관점에서, 할로겐 함유 실리콘 가스와 수소화실란 가스의 혼합 가스인 것이 바람직하다. 수소화실란 가스의 유량은, 할로겐 함유 실리콘 가스의 유량보다도 큰 것이 바람직하다. 이에 의해, 할로겐 함유 실리콘 가스에 기인하는 할로겐에 의한 실리콘막의 에칭성을 작게 하고, 아몰퍼스 실리콘막(502)을 고속으로 성막할 수 있다. 할로겐 함유 실리콘 가스는, 예를 들어 SiF4, SiHF3, SiH2F2, SiH3F 등의 불소 함유 실리콘 가스, SiCl4, SiHCl3, SiH2Cl2(DCS), SiH3Cl 등의 염소 함유 실리콘 가스, SiBr4, SiHBr3, SiH2Br2, SiH3Br 등의 브롬 함유 실리콘 가스이어도 된다. 수소화실란 가스는, 예를 들어 SiH4, Si2H6, Si3H8이어도 된다. 또한, 할로겐 함유 실리콘 가스와 수소화실란 가스의 혼합 가스를 공급하기 전에, 고차 실란계 가스, 아미노실란계 가스를 공급하여 시드층을 형성해도 된다. 오목부(501A)에 시드층을 형성함으로써, 시드층 상에 형성되는 아몰퍼스 실리콘막(502)의 조도를 저감할 수 있다. 고차 실란계 가스로서는, 예를 들어 Si2H6, Si3H8, Si4H10을 들 수 있다. 아미노실란계 가스로서는, 예를 들어 DIPAS(디이소프로필아미노실란), 3DMAS(트리스디메틸아미노실란), BTBAS(비스터셔리부틸아미노실란)을 들 수 있다.
계속해서, 기판에 할로겐 함유 에칭 가스를 공급하여 오목부(501A)에 성막된 아몰퍼스 실리콘막(502)의 일부를 에칭하는 에칭 공정을 행한다(도 1의 (c) 참조). 이에 의해, 오목부(501A)의 상부의 개구가 넓어진다. 할로겐 함유 에칭 가스는, 예를 들어 Cl2, HCl, F2, Br2, HBr이면 되며, 이들 혼합 가스여도 된다.
계속해서, 기판에 실리콘 원료 가스를 공급하여 오목부(501A)에 아몰퍼스 실리콘막(502)을 매립하는 매립 공정을 행한다(도 1의 (d) 참조). 일 실시 형태에서는, 예를 들어 CVD법에 의해, 기판을 가열한 상태에서 실리콘 원료 가스를 공급하여 오목부(501A)의 개구가 폐색되도록 아몰퍼스 실리콘막(502)을 성막한다. 이때, 아몰퍼스 실리콘막(502)이 매립된 오목부(501A) 내에는, 보이드(공극)나 심(seam, 이음매)이 생기는 경우가 있다. 도 1의 (d)에서는, 오목부(501A) 내에 심(503)이 생기고 있는 경우를 나타낸다. 실리콘 원료 가스로서는, 할로겐 함유 실리콘 가스를 사용하지 않고, 수소화실란 가스를 사용하는 것이 바람직하다. 이에 의해, 할로겐 함유 실리콘 가스에 기인하는 할로겐에 의해 아몰퍼스 실리콘막(502)이 에칭되지 않으므로, 오목부(501A) 내에 단시간에 아몰퍼스 실리콘막(502)을 매립할 수 있다.
계속해서, 오목부(501A) 내에 매립된 아몰퍼스 실리콘막(502)에 레이저광을 조사함으로써, 아몰퍼스 실리콘막(502)을 결정화시키지 않고 가열하는 레이저 어닐 공정을 행한다(도 1의 (e) 참조). 일 실시 형태에서는, 예를 들어 오목부(501A)에 대해 레이저광의 조사 위치를 이동시키면서 레이저광을 조사한다. 이때, 레이저광의 조사에 의해 아몰퍼스 실리콘막(502)이 결정화되지 않도록, 기판 온도, 스위프 속도(주사 속도) 등을 조정한다. 기판 온도는, 레이저 파장, 레이저 출력 등을 변경함으로써 조정할 수 있다. 또한, 예를 들어 레이저광의 조사 위치를 고정하여 오목부(501A)의 위치를 이동시키면서 레이저광을 조사해도 된다. 레이저 어닐 공정에서는, 오목부(501A) 내에 매립된 아몰퍼스 실리콘막(502)을 결정화시키지 않고 오목부(501A) 내의 심을 제거할 수 있다. 또한, 오목부(501A) 내의 심을 제거할 수 있는 이유에 대해서는 후술한다.
이상에 설명한 바와 같이, 일 실시 형태에 관한 오목부의 매립 방법에 의하면, 오목부(501A) 내에 매립된 아몰퍼스 실리콘막(502)에 레이저광을 조사함으로써, 아몰퍼스 실리콘막(502)을 결정화시키지 않고 가열한다. 이에 의해, 오목부(501A) 내에 매립된 아몰퍼스 실리콘막(502)을 결정화시키지 않고 오목부(501A) 내의 심(503)을 제거할 수 있다. 그 결과, 예를 들어 후의 공정에서 오목부(501A) 내에 매립된 막의 일부 또는 전부를 에칭하는 경우, 아몰퍼스 실리콘막(502)이 결정화되어 있지 않으므로 에칭이 용이하다. 한편, 오목부(501A) 내에 매립된 아몰퍼스 실리콘막(502)이 결정화되어 있는 경우, 에칭이 곤란해지는 경우가 있다.
또한, 상기 예에서는, 성막 공정과 에칭 공정의 사이클을 1회 행하는 경우를 설명했지만, 이에 한정되지 않고, 상기 사이클을 복수회 반복해도 된다. 상기 사이클의 횟수는, 예를 들어 오목부(501A)의 형상에 따라 정할 수 있다. 예를 들어, 오목부(501A)의 개구가 좁은, 오목부(501A)가 횡형의 단면 형상을 갖는 오목부(501A)가 높은 애스펙트비인 것 등과 같이 오목부(501A) 내로의 막의 매립이 어려운 경우에는, 상기 사이클을 복수회 반복하는 것이 바람직하다. 이에 의해, 오목부(501A) 내에 보이드가 형성되는 것을 억제할 수 있다.
또한, 상기 예에서는, 아몰퍼스 실리콘막을 형성하는 경우를 설명했지만, 이에 한정되지 않는다. 오목부의 매립 방법은, 예를 들어 아몰퍼스 게르마늄막, 아몰퍼스 실리콘 게르마늄막을 형성하는 경우여도 된다. 아몰퍼스 게르마늄막 및 아몰퍼스 실리콘 게르마늄막은, 예를 들어 논 도프막이어도 되고, 도프막이어도 된다.
아몰퍼스 게르마늄막을 형성하는 경우, 실리콘 원료 가스 대신에, 예를 들어 게르마늄 원료 가스를 사용할 수 있다. 또한, 할로겐 함유 실리콘 가스 대신에, 예를 들어 할로겐 함유 게르마늄 가스를 사용할 수 있다. 또한, 수소화실란 가스 대신에, 예를 들어 수소화게르만 가스를 사용할 수 있다. 또한, 아미노실란계 가스 대신에, 예를 들어 아미노게르만계 가스를 사용할 수 있다.
할로겐 함유 게르마늄 가스는, 예를 들어 GeF4, GeHF3, GeH2F2, GeH3F 등의 불소 함유 게르마늄 가스, GeCl4, GeHCl3, GeH2Cl2, GeH3Cl 등의 염소 함유 게르마늄 가스, GeBr4, GeHBr3, GeH2Br2, GeH3Br 등의 브롬 함유 게르마늄 가스이어도 된다. 수소화게르만 가스는, 예를 들어 GeH4, Ge2H6, Ge3H8이어도 된다. 아미노게르만계 가스는, 예를 들어 DMAG(디메틸아미노게르만), DEAG(디에틸아미노게르만), BDMAG(비스디메틸아미노게르만), BDEAG(비스디에틸아미노게르만), 3DMAG(트리스디메틸아미노게르만)이어도 된다.
아몰퍼스 실리콘 게르마늄막을 형성하는 경우, 실리콘 원료 가스 대신에, 예 실리콘 원료 가스 및 게르마늄 원료 가스를 사용할 수 있다. 또한, 할로겐 함유 실리콘 대신에, 예를 들어 할로겐 함유 실리콘 가스 및 할로겐 함유 게르마늄 가스를 사용할 수 있다. 또한, 수소화실란 가스 대신에, 예를 들어 수소화실란 가스 및 수소화게르만 가스를 사용할 수 있다. 또한, 아미노실란계 가스 대신에, 예를 들어 아미노실란계 가스 및 아미노게르만계 가스를 사용할 수 있다.
(성막 장치)
상기 오목부의 매립 방법에 있어서의 성막 공정, 에칭 공정 및 매립 공정을 실시할 수 있는 성막 장치에 대해, 다수매의 기판에 대해 일괄적으로 열처리를 행하는 뱃치식 종형 열처리 장치를 예로 들어 설명한다. 단, 성막 장치는, 뱃치식 장치에 한정되는 것은 아니고, 예를 들어 기판을 1매씩 처리하는 매엽식 장치여도 된다.
도 2는, 종형 열처리 장치의 구성예를 나타내는 종단면도이다. 도 3은, 도 2의 종형 열처리 장치의 반응관을 설명하기 위한 도면이다.
도 2에 도시된 바와 같이, 종형 열처리 장치(1)는, 반응관(34)과, 덮개체(36)와, 웨이퍼 보트(38)와, 가스 공급 수단(40)과, 배기 수단(41)과, 가열 수단(42)을 갖는다. 가스 공급 수단(40), 배기 수단(41) 및 가열 수단(42)은, 각각 공급부, 배기부 및 가열부의 일례이다.
반응관(34)은, 웨이퍼 보트(38)를 수용하는 처리 용기이다. 웨이퍼 보트(38)는, 다수매의 반도체 웨이퍼(이하 「웨이퍼 W」라고 함)를 소정의 간격으로 보유 지지하는 기판 보유 지지구이다. 반응관(34)은, 하단이 개방된 천장이 있는 원통 형상의 내부관(44)과, 하단이 개방되고 내부관(44)의 외측을 덮는 천장이 있는 원통 형상의 외부관(46)을 갖는다. 내부관(44) 및 외부관(46)은, 석영 등의 내열성 재료에 의해 형성되어 있고, 동축형으로 배치되어 이중관 구조로 되어 있다.
내부관(44)의 천장부(44A)는, 예를 들어 평탄하게 되어 있다. 내부관(44)의 일측에는, 그 길이 방향(상하 방향)에 따라 가스 공급관을 수용하는 노즐 수용부(48)가 형성되어 있다. 예를 들어 도 3에 도시된 바와 같이, 내부관(44)의 측벽 일부를 외측으로 향하여 돌출시켜 볼록부(50)를 형성하고, 볼록부(50) 내를 노즐 수용부(48)로서 형성하고 있다. 노즐 수용부(48)에 대향시켜 내부관(44)의 반대측 측벽에는, 그 길이 방향(상하 방향)에 따라 폭 L1의 직사각 형상의 개구(52)가 형성되어 있다.
개구(52)는, 내부관(44) 내의 가스를 배기할 수 있도록 형성된 가스 배기구이다. 개구(52)의 길이는, 웨이퍼 보트(38)의 길이와 동일하거나, 또는 웨이퍼 보트(38)의 길이보다도 길게 상하 방향으로 각각 연장되도록 하여 형성되어 있다. 즉, 개구(52)의 상단은, 웨이퍼 보트(38)의 상단에 대응하는 위치 이상의 높이로 연장하여 위치되고, 개구(52)의 하단은, 웨이퍼 보트(38)의 하단에 대응하는 위치이하의 높이로 연장되어 위치되어 있다. 구체적으로는, 도 2에 도시된 바와 같이, 웨이퍼 보트(38)의 상단과 개구(52)의 상단 사이의 높이 방향의 거리 L2는 0㎜ 내지 5㎜ 정도의 범위 내이다. 또한, 웨이퍼 보트(38)의 하단과 개구(52)의 하단의 사이의 높이 방향의 거리 L3은 0㎜ 내지 350㎜ 정도의 범위 내이다.
반응관(34)의 하단은, 예를 들어 스테인리스강에 의해 형성되는 원통 형상의 매니폴드(54)에 의해 지지되어 있다. 매니폴드(54)의 상단에는 플랜지부(56)가 형성되어 있고, 플랜지부(56) 상에 외부관(46)의 하단을 설치하여 지지하도록 되어 있다. 플랜지부(56)과 외부관(46)의 하단 사이에는 O링 등의 시일 부재(58)를 개재시켜 외부관(46) 내를 기밀 상태로 하고 있다.
매니폴드(54)의 상부의 내벽에는, 원환형의 지지부(60)가 마련되어 있고, 지지부(60) 상에 내부관(44)의 하단을 설치하여 이것을 지지하도록 되어 있다. 매니폴드(54)의 하단의 개구에는, 덮개체(36)가 O링 등의 시일 부재(62)를 통하여 기밀하게 장착되어 있어, 반응관(34)의 하단의 개구, 즉, 매니폴드(54)의 개구를 기밀하게 막도록 되어 있다. 덮개체(36)는, 예를 들어 스테인리스강에 의해 형성된다.
덮개체(36)의 중앙부에는, 자성 유체 시일부(64)를 통하여 회전축(66)을 관통시켜 마련하고 있다. 회전축(66)의 하부는, 보트 엘리베이터로 이루어지는 승강 수단(68)의 암(68A)에 회전 가능하게 지지되어 있다.
회전축(66)의 상단에는 회전 플레이트(70)가 마련되어 있고, 회전 플레이트(70) 상에 석영제의 보온대(72)를 통하여 웨이퍼 W를 보유 지지하는 웨이퍼 보트(38)가 적재되도록 되어 있다. 따라서, 승강 수단(68)을 승강시킴으로써 덮개체(36)와 웨이퍼 보트(38)는 일체로서 상하 이동하여, 웨이퍼 보트(38)를 반응관(34) 내에 대해 삽입 분리할 수 있도록 되어 있다.
가스 공급 수단(40)은, 매니폴드(54)에 마련되어 있고, 내부관(44) 내에 성막 가스, 에칭 가스, 퍼지 가스 등의 가스를 도입한다. 가스 공급 수단(40)은, 복수(예를 들어 3개)의 석영제의 가스 공급관(76, 78, 80)을 갖고 있다. 각 가스 공급관(76, 78, 80)은, 내부관(44) 내에 그 길이 방향을 따라서 마련됨과 함께, 그 기단이 L자형으로 굴곡되어 매니폴드(54)를 관통하도록 하여 지지되어 있다.
가스 공급관(76, 78, 80)은, 도 3에 도시된 바와 같이, 내부관(44)의 노즐 수용부(48) 내에 주위 방향을 따라 일렬로 되도록 설치되어 있다. 각 가스 공급관(76, 78, 80)에는, 그 길이 방향을 따라서 소정의 간격으로 복수의 가스 구멍(76A, 78A, 80A)이 형성되어 있고, 각 가스 구멍(76A, 78A, 80A)으로부터 수평 방향으로 향하여 각 가스를 방출할 수 있게 되어 있다. 소정의 간격은, 예를 들어 웨이퍼 보트(38)에 지지되는 웨이퍼 W의 간격과 동일해지도록 설정된다. 또한, 높이 방향의 위치는, 각 가스 구멍(76A, 78A, 80A)이 상하 방향으로 인접하는 웨이퍼 W간의 중간에 위치하도록 설정되어 있어, 각 가스를 웨이퍼 W간의 공간부에 효율적으로 공급할 수 있게 되어 있다. 가스의 종류로서는, 성막 가스, 에칭 가스 및 퍼지 가스가 사용되고, 각 가스를 유량 제어하면서 필요에 따라 각 가스 공급관(76, 78, 80)을 통하여 공급할 수 있도록 되어 있다.
매니폴드(54)의 상부의 측벽이며, 지지부(60)의 상방에는, 가스 출구(82)가 형성되어 있고, 내부관(44)과 외부관(46) 사이의 공간부(84) 통하여 개구(52)로부터 배출되는 내부관(44) 내의 가스를 배기할 수 있도록 되어 있다. 가스 출구(82)에는, 배기 수단(41)이 마련된다. 배기 수단(41)은, 가스 출구(82)에 접속된 배기 통로(86)를 갖고 있고, 배기 통로(86)에는, 압력 조정 밸브(88) 및 진공 펌프(90)가 순차 개재 설치되어, 반응관(34) 내를 진공화할 수 있도록 되어 있다.
외부관(46)의 외주측에는, 외부관(46)을 덮도록 원통 형상의 가열 수단(42)이 마련되어 있다. 가열 수단(42)은, 반응관(34) 내에 수용되는 웨이퍼 W를 가열한다.
종형 열처리 장치(1)의 전체의 동작은, 제어부인 제어 수단(95)에 의해 제어된다. 제어 수단(95)은, 예를 들어 컴퓨터 등이어도 된다. 또한, 종형 열처리 장치(1)의 전체의 동작을 행하는 컴퓨터의 프로그램은, 기억 매체(96)에 기억되어 있다. 기억 매체(96)는, 예를 들어 플렉시블 디스크, 콤팩트 디스크, 하드 디스크, 플래시 메모리, DVD 등이어도 된다.
이러한 구성을 갖는 종형 열처리 장치(1)에 의해, 웨이퍼 W의 표면에 형성된 오목부에 아몰퍼스 반도체막을 매립하는 방법의 일례를 설명한다. 먼저, 승강 수단(68)에 의해 다수매의 웨이퍼 W를 보유 지지한 웨이퍼 보트(38)를 반응관(34)의 내부에 반입하고, 덮개체(36)에 의해 반응관(34)의 하단 개구부를 기밀하게 막아 밀폐한다. 계속해서, 제어 수단(95)에 의해, 전술한 매립 공정을 실행하도록, 가스 공급 수단(40), 배기 수단(41), 가열 수단(42) 등의 동작이 제어된다. 이에 의해, 오목부 내에 아몰퍼스 실리콘막을 매립할 수 있다.
(레이저 어닐 장치)
상기 오목부의 매립 방법에 있어서의 레이저 어닐 공정을 실시할 수 있는 레이저 어닐 장치의 일례에 대해 설명한다. 도 4는, 레이저 어닐 장치의 구성예를 나타내는 개략도이다.
도 4에 도시된 바와 같이, 레이저 어닐 장치(100)는, 레이저 광원(101)과, 레이저 광학계(102)와, 스테이지(103)와, 제어 수단(104)을 갖는다. 레이저 어닐 장치(100)에서는, 레이저 광원(101)으로부터 출사된 레이저 빔 L이 레이저 광학계(102)를 경유하여, 스테이지(103)에 적재된 어닐 대상의 웨이퍼 W에 입사된다. 이하, 레이저 어닐 장치(100)의 각 구성에 대해 구체적으로 설명한다.
레이저 광원(101)은, 레이저 빔 L을 레이저 광학계(102)를 향하여 출사한다. 레이저 광원(101)으로서는, 예를 들어 파이버 레이저, 고체 레이저, 가스 레이저를 이용할 수 있다. 레이저 빔 L의 파장으로서는, 예를 들어 0.2㎛ 내지 10㎛의 범위를 이용할 수 있다.
레이저 광학계(102)는, 레이저 광원(101)이 출사한 레이저 빔 L을, 스테이지(103)에 적재된 웨이퍼 W에 조사한다. 레이저 광학계(102)는, 빔 익스팬더, 빔 셰이퍼, 슬릿, 집광 렌즈, 갈바노 스캐너, 빔 프로파일러 등을 갖는다. 빔 익스팬더는, 입사된 레이저 빔 L의 빔 직경을 확장한다. 빔셰이퍼, 슬릿 및 집광 렌즈는, 웨이퍼 W의 표면에 있어서의 빔 단면을 소정의 형상으로 정형함과 함께, 빔 단면의 광 강도 분포를 균일화한다. 갈바노 스캐너는, 입사된 레이저 빔 L을 주사(스위프)하여 스테이지(103)에 적재된 웨이퍼 W에 입사시킨다(도 4 중의 화살표 α를 참조). 레이저 빔 L의 스위프 속도로서는, 예를 들어 0.1㎜/sec 내지 5000㎜/sec의 범위를 이용할 수 있다. 빔 프로파일러는, 웨이퍼 W에 입사하는 레이저 빔 L의 빔 직경, 빔 형상, 빔 위치, 파워, 강도 프로파일 등을 측정한다.
스테이지(103)는, 웨이퍼 W를 적재한다. 스테이지(103)는, 제어 수단(104)으로부터의 제어를 받아, 웨이퍼 W를 수평 방향으로 이동시킨다(도 4 중의 화살표 β를 참조). 스테이지(103)의 이동 속도로서는, 예를 들어 0.1㎜/sec 내지 5000㎜/sec의 범위를 이용할 수 있다.
제어 수단(104)은, 레이저 광원(101), 레이저 광학계(102) 및 스테이지(103)의 동작을 제어한다. 제어 수단(104)은, 예를 들어 컴퓨터 등이어도 된다. 또한, 레이저 어닐 장치(100)의 전체의 동작을 행하는 컴퓨터의 프로그램은, 기억 매체에 기억되어 있다. 기억 매체는, 예를 들어 플렉시블 디스크, 콤팩트 디스크, 하드 디스크, 플래시 메모리, DVD 등이어도 된다.
이러한 레이저 어닐 장치(100)에 의해, 웨이퍼 W의 표면 오목부에 형성된 아몰퍼스 반도체막을 결정화시키지 않고 가열하는 방법의 일례를 설명한다. 먼저, 오목부에 아몰퍼스 반도체막이 매립된 웨이퍼 W를 스테이지(103)에 적재한다. 계속해서, 제어 수단(104)에 의해, 전술한 가열 공정을 실행하도록, 레이저 광원(101), 레이저 광학계(102) 및 스테이지(103)의 동작을 제어한다. 이에 의해, 오목부 내에 매립된 아몰퍼스 실리콘막을 결정화시키지 않고 오목부 내의 심을 제거할 수 있다.
(실시예)
일 실시 형태의 오목부의 매립 방법에 의한 효과를 확인하기 위해서 행한 실시예에 대해 설명한다. 실시예에서는, 상기 종형 열처리 장치(1)에 의해 오목부 내에 아몰퍼스 실리콘막을 매립한 후, 상기 레이저 어닐 장치(100)에 의해 오목부 내의 아몰퍼스 실리콘막에 레이저 어닐 처리를 행했다.
도 5는, 레이저 어닐 처리 전후의 결과의 일례를 나타내는 도면이다. 도 5의 (a)는 레이저 어닐 처리를 행하기 전의 결과를 나타내고, 도 5의 (b)는 레이저 어닐 처리를 행한 후의 결과를 나타낸다. 레이저 어닐 처리의 조건은 이하와 같다.
<레이저 어닐 처리의 조건>
레이저 파장: 1070㎚
레이저 출력: 43W
스위프 속도: 5㎜/초
기판의 온도: 800℃
도 5의 (a)에 도시된 바와 같이, 레이저 어닐 처리를 행하기 전에는, 아몰퍼스 실리콘막이 매립된 오목부 내에 보이드나 심이 생기고 있다. 한편, 도 5의 (b)에 도시된 바와 같이, 레이저 어닐 처리를 행한 후에는, 오목부 내에 보인 심이 소실되어 있다. 이것은, 레이저광을 조사한 부분의 아몰퍼스 실리콘막이 고온이 되어 근소하게 팽창하여 오목부 내의 심이 줄어듦과 동시에 미결합손이 결합함으로써 심이 소실되었다고 추측된다. 또한, 도 5의 (b)에 도시된 바와 같이, 레이저 어닐 처리를 행한 후에는, 오목부 내에 보여진 보이드가 작아지고 있다.
이상의 결과로부터, 레이저 어닐 처리를 행함으로써, 아몰퍼스 실리콘막을 결정화시키지 않고, 심이나, 작은 보이드(예를 들어 간극이 2㎚ 미만)를 제거할 수 있다고 생각된다. 또한, 레이저 어닐 처리를 행함으로써, 아몰퍼스 실리콘막을 결정화시키지 않고, 큰 보이드(예를 들어 간극이 2㎚ 이상)를 작게 할 수 있다고 생각된다.
다음에, 일 실시 형태의 오목부의 매립 방법의 레이저 어닐 처리에 있어서 온도와 스위프 속도를 변화시켰을 때의 심의 개선 효과를 평가했다.
도 6은, 레이저 어닐 처리에 있어서 온도와 스위프 속도를 변화시켰을 때의 심의 개선 효과의 설명도이다. 도 6 중, 어닐 온도(기판 온도)[℃]을 횡축에 나타내고, 스위프 속도[㎜/sec]를 종축에 나타낸다. 도 6 중, 파선의 동그라미 표시는 심의 소실이 보이지 않았을 때의 결과를 나타내고, 흑색의 동그라미 표시는 심의 소실이 보였을 때의 결과를 나타내고, 백색의 동그라미 표시는 심의 소실이 보였지만 아몰퍼스 실리콘막이 결정화했을 때의 결과를 나타내고 있다.
도 6에 도시된 바와 같이, 예를 들어 기판 온도가 700℃가 되도록 아몰퍼스 실리콘막에 대해 레이저 어닐 처리를 행하는 경우, 스위프 속도를 0.02 내지 100㎜/sec로 함으로써, 아몰퍼스 실리콘막을 결정화시키지 않고 심을 제거할 수 있다. 또한, 예를 들어 기판 온도가 800℃가 되도록 아몰퍼스 실리콘막에 대해 레이저 어닐 처리를 행하는 경우, 스위프 속도를 0.7 내지 3000㎜/sec로 함으로써, 아몰퍼스 실리콘막을 결정화시키지 않고 오목부 내의 심을 제거할 수 있다.
이상으로부터, 레이저 어닐 처리에서는, 아몰퍼스 반도체막의 막종(膜種)에 따라 기판 온도 및 스위프 속도를 조정함으로써, 아몰퍼스 반도체막을 결정화시키지 않고 오목부 내의 심을 제거할 수 있다고 추정된다.
금회 개시된 실시 형태는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 상기한 실시 형태는, 첨부의 청구범위 및 그의 취지를 일탈하지 않고, 다양한 형태에서 생략, 치환, 변경되어도 된다.

Claims (8)

  1. 오목부 내에 매립된 아몰퍼스 반도체막에 레이저광을 조사함으로써, 상기 아몰퍼스 반도체막을 결정화시키지 않고 가열하는 공정을 포함하는,
    오목부의 매립 방법.
  2. 제1항에 있어서, 상기 오목부 내에 상기 아몰퍼스 반도체막을 성막하는 공정과, 상기 아몰퍼스 반도체막의 일부를 에칭하는 공정을 반복함으로써, 상기 오목부 내에 상기 아몰퍼스 반도체막을 매립하는 공정을 포함하는,
    오목부의 매립 방법.
  3. 제2항에 있어서, 상기 매립하는 공정에서는, 상기 오목부의 개구가 폐색되도록 상기 아몰퍼스 반도체막을 형성하는,
    오목부의 매립 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 가열하는 공정에서는, 상기 오목부에 대한 상기 레이저광의 조사 위치를 이동시키면서 상기 레이저광을 조사하는,
    오목부의 매립 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 가열하는 공정에서는, 상기 레이저광의 조사 위치를 고정하여 상기 오목부를 이동시키면서 상기 레이저광을 조사하는,
    오목부의 매립 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 아몰퍼스 반도체막이 매립된 상기 오목부 내에는 심이 형성되어 있는,
    오목부의 매립 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 가열하는 공정에서는, 상기 아몰퍼스 반도체막의 막종에 따라, 상기 아몰퍼스 반도체막을 가열하는 온도 및 상기 아몰퍼스 반도체막에 대한 상기 레이저광의 조사 위치의 이동 속도를 조정하는,
    오목부의 매립 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 아몰퍼스 반도체막은, 아몰퍼스 실리콘막, 아몰퍼스 실리콘 게르마늄막, 또는 아몰퍼스 게르마늄막인,
    오목부의 매립 방법.
KR1020190147307A 2018-11-21 2019-11-18 오목부의 매립 방법 Active KR102547550B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-218602 2018-11-21
JP2018218602A JP7262210B2 (ja) 2018-11-21 2018-11-21 凹部の埋め込み方法

Publications (2)

Publication Number Publication Date
KR20200060261A true KR20200060261A (ko) 2020-05-29
KR102547550B1 KR102547550B1 (ko) 2023-06-26

Family

ID=70728158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190147307A Active KR102547550B1 (ko) 2018-11-21 2019-11-18 오목부의 매립 방법

Country Status (4)

Country Link
US (1) US11177133B2 (ko)
JP (1) JP7262210B2 (ko)
KR (1) KR102547550B1 (ko)
CN (1) CN111211093A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275369A (ja) 1992-03-26 1993-10-22 Toshiba Corp 半導体装置の製造方法
JP2010251523A (ja) * 2009-04-15 2010-11-04 Sumco Corp 部分ｓｏｉウェーハの製造方法
JP2014194962A (ja) * 2013-03-28 2014-10-09 Tokyo Electron Ltd 照射制御方法及び照射制御装置
JP2017183508A (ja) * 2016-03-30 2017-10-05 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW371776B (en) * 1995-10-15 1999-10-11 Semiconductor Energy Lab Co Ltd Laser irradiation apparatus and method
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
JP3801730B2 (ja) * 1997-05-09 2006-07-26 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及びそれを用いた薄膜形成方法
JP2000183357A (ja) * 1998-12-21 2000-06-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JP2000223549A (ja) * 1999-01-29 2000-08-11 Canon Inc 基板搬送装置、基板搬送方法、基板搬送用ハンド機構、灰化処理装置及び灰化処理方法
US7098084B2 (en) * 2000-03-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20020019419A (ko) * 2000-09-05 2002-03-12 이데이 노부유끼 박막 제조 방법, 반도체 박막, 반도체 디바이스, 반도체박막 제조 방법, 및 반도체 박막 제조 장치
US6816330B2 (en) * 2000-12-22 2004-11-09 Matsushita Electric Industrial Co., Ltd. Method for forming a magnetic pattern in a magnetic recording medium, magnetic recording medium magnetic recording device and photomask
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6841434B2 (en) * 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
TW200541079A (en) * 2004-06-04 2005-12-16 Adv Lcd Tech Dev Ct Co Ltd Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device
US20060202269A1 (en) * 2005-03-08 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic appliance having the same
KR101162557B1 (ko) * 2005-03-15 2012-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 갖는 전자 장치
US20060260545A1 (en) * 2005-05-17 2006-11-23 Kartik Ramaswamy Low temperature absorption layer deposition and high speed optical annealing system
JP2007227837A (ja) 2006-02-27 2007-09-06 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、電気光学装置、並びに電子機器
JP5100048B2 (ja) 2006-07-06 2012-12-19 住友重機械工業株式会社 結晶化半導体膜の製造方法
JP5053610B2 (ja) * 2006-09-29 2012-10-17 富士フイルム株式会社 レーザアニール方法、半導体膜、半導体装置、及び電気光学装置
US20100193792A1 (en) * 2007-07-20 2010-08-05 Toshiaki Miyajima Laminated film manufacturing method, semiconductor device manufacturing method, semiconductor device and display device
US7943414B2 (en) * 2008-08-01 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5564879B2 (ja) * 2009-10-01 2014-08-06 三菱電機株式会社 非晶質半導体膜の結晶化方法、並びに薄膜トランジスタ、半導体装置、表示装置、及びその製造方法
JP4678700B1 (ja) * 2009-11-30 2011-04-27 株式会社日本製鋼所 レーザアニール装置およびレーザアニール方法
JP2012015445A (ja) * 2010-07-05 2012-01-19 Japan Steel Works Ltd:The レーザアニール処理装置およびレーザアニール処理方法
US8518808B2 (en) * 2010-09-17 2013-08-27 The United States Of America, As Represented By The Secretary Of The Navy Defects annealing and impurities activation in III-nitride compound
JP5641965B2 (ja) 2011-02-09 2014-12-17 住友重機械工業株式会社 レーザアニール方法及びレーザアニール装置
JP6423135B2 (ja) * 2012-11-29 2018-11-14 三星ダイヤモンド工業株式会社 パターン付き基板の分割方法
US9543168B2 (en) * 2015-02-06 2017-01-10 The United States Of America, As Represented By The Secretary Of The Navy Defects annealing and impurities activation in semiconductors at thermodynamically non-stable conditions
JP6615658B2 (ja) * 2016-03-16 2019-12-04 株式会社ブイ・テクノロジー マスク及び薄膜トランジスタの製造方法
JP2018037628A (ja) 2016-08-31 2018-03-08 国立大学法人島根大学 パターニング方法、薄膜トランジスタ作製方法、および、パターニング装置
US10008418B2 (en) * 2016-09-30 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of semiconductor integrated circuit fabrication
WO2019213001A1 (en) * 2018-05-04 2019-11-07 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Implanted dopant activation for wide bandgap semiconductor electronics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275369A (ja) 1992-03-26 1993-10-22 Toshiba Corp 半導体装置の製造方法
JP2010251523A (ja) * 2009-04-15 2010-11-04 Sumco Corp 部分ｓｏｉウェーハの製造方法
JP2014194962A (ja) * 2013-03-28 2014-10-09 Tokyo Electron Ltd 照射制御方法及び照射制御装置
JP2017183508A (ja) * 2016-03-30 2017-10-05 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置

Also Published As

Publication number Publication date
KR102547550B1 (ko) 2023-06-26
US20200161135A1 (en) 2020-05-21
JP2020088106A (ja) 2020-06-04
CN111211093A (zh) 2020-05-29
US11177133B2 (en) 2021-11-16
JP7262210B2 (ja) 2023-04-21

Similar Documents

Publication Publication Date Title
KR102158406B1 (ko) 실리콘막의 형성 방법 및 형성 장치, 및 기억 매체
KR102639767B1 (ko) 폴리실리콘막의 형성 방법 및 성막 장치
TW202205361A (zh) 半導體材料的選擇性精準蝕刻
US10262872B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US10090152B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20120260857A1 (en) Heat treatment apparatus
JP6640596B2 (ja) 成膜方法
TWI710669B (zh) 半導體裝置之製造方法及半導體製造裝置
KR102441233B1 (ko) 반도체 막의 형성 방법 및 성막 장치
KR20240159934A (ko) 반도체 재료의 선택적 정밀 에칭
US11177133B2 (en) Method of filling recess
TW202331789A (zh) 整合式磊晶與預清潔系統
CN111793790B (zh) 成膜方法和成膜装置
JP6584348B2 (ja) 凹部の埋め込み方法および処理装置
CN110233096B (zh) 硅膜的成膜方法和基板处理装置
KR102696238B1 (ko) 성막 방법 및 열처리 장치
KR102732069B1 (ko) 막 형성 방법 및 막 형성 장치
JP7601503B2 (ja) 半導体装置の製造方法及び基板処理装置
KR102651480B1 (ko) 성막 방법 및 성막 장치
KR102709049B1 (ko) 기판 처리 장치
CN116264158A (zh) 动态激光辅助蚀刻方法
KR20260066781A (ko) 기판 처리 방법 및 기판 처리 장치

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 4