KR20200061791A - 팬-아웃 반도체 패키지 - Google Patents

팬-아웃 반도체 패키지 Download PDF

Info

Publication number
KR20200061791A
KR20200061791A KR1020180147488A KR20180147488A KR20200061791A KR 20200061791 A KR20200061791 A KR 20200061791A KR 1020180147488 A KR1020180147488 A KR 1020180147488A KR 20180147488 A KR20180147488 A KR 20180147488A KR 20200061791 A KR20200061791 A KR 20200061791A
Authority
KR
South Korea
Prior art keywords
layer
disposed
metal pattern
fan
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180147488A
Other languages
English (en)
Other versions
KR102465535B1 (ko
Inventor
배성환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180147488A priority Critical patent/KR102465535B1/ko
Priority to US16/684,936 priority patent/US11152292B2/en
Priority to CN201911133708.3A priority patent/CN111223832B/zh
Publication of KR20200061791A publication Critical patent/KR20200061791A/ko
Application granted granted Critical
Publication of KR102465535B1 publication Critical patent/KR102465535B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H01L23/525—
    • H01L23/31—
    • H01L23/481—
    • H01L23/485—
    • H01L24/06—
    • H01L25/0657—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H01L2224/02379—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7424—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self-supporting substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/743—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Abstract

본 개시는 반도체칩, 상기 반도체칩을 덮는 봉합재, 상기 반도체칩의 하측에 배치되며 재배선층을 포함하는 연결구조체, 및 상기 반도체칩의 상측의 서로 다른 레벨에 배치된 제1 및 제2금속패턴층을 포함하며, 상기 제1금속패턴층이 상기 제2금속패턴층을 경유하는 경로를 통하여 상하 전기적 연결을 위하여 제공되는 프레임 등의 전기연결부재와 전기적으로 연결된 팬-아웃 반도체 패키지에 관한 것이다.

Description

팬-아웃 반도체 패키지{FAN-OUT SEMICONDUCTOR PACKAGE}
본 개시는 반도체 패키지, 예컨대, 팬-아웃 반도체 패키지에 관한 것이다.
최근 반도체칩에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 반도체칩 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다. 이에 부합하기 위하여 제안된 반도체 패키지 기술 중의 하나가 팬-아웃 반도체 패키지이다. 팬-아웃 패키지는 전기연결구조체를 반도체칩이 배치된 영역 외로도 재배선하여, 소형의 크기를 가지면서도 다수의 핀을 구현할 수 있게 해준다.
한편, 최근 프리미엄급 스마트폰 제품의 전기적 특성 개선 및 공간의 효율적 활용을 위해, 그리고 서로 다른 반도체칩을 포함하는 반도체 패키지의 패키지 온 패키지(POP: Package on Package) 적용을 위해, 반도체 패키지 구조에서 백사이드 회로를 형성하는 것이 요구되고 있다.
본 개시의 여러 목적 중 하나는 백사이드 회로를 가지며, 그럼에도 제품의 생산 시간을 단축시킬 수 있고, 도금의 품질을 조절할 수 있으며, 전처리 제약을 해소할 수 있고, 박형화가 가능한 팬-아웃 반도체 패키지를 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 디테치가 가능한 캐리어의 금속막을 이용하여 패키지의 백사이드 측에 제1금속패턴층을 도입하고, 제1금속패턴층의 상측에 도금 등으로 제2금속패턴층을 도입하며, 제1금속패턴층을 제2금속패턴층을 경유하는 경로를 통하여 패키지의 상하 전기적 연결을 위하여 제공되는 프레임 등의 전기연결부재와 전기적으로 연결하는 것이다.
예를 들면, 일례에 따른 팬-아웃 반도체 패키지는, 한층 이상의 재배선층을 포함하는 연결구조체; 상기 연결구조체 상에 배치되며, 한층 이상의 배선층을 포함하며, 관통부를 갖는 프레임; 상기 연결구조체 상에서 상기 관통부에 배치되며, 상기 한층 이상의 재배선층과 전기적으로 연결된 접속패드를 갖는 반도체칩; 상기 연결구조체 상에 배치되며, 상기 프레임 및 상기 반도체칩 각각의 적어도 일부를 덮는 봉합재; 상기 봉합재 상에 배치된 제1금속패턴층; 상기 봉합재 상에 배치되며, 상기 제1금속패턴층을 덮는 절연재; 상기 절연재를 관통하며, 상기 제1금속패턴층의 일부를 노출시키는 제1개구; 상기 봉합재 및 상기 절연재를 관통하며, 상기 한층 이상의 배선층 중 최상측 배선층의 일부를 노출시키는 제2개구; 및 상기 절연재 상에 배치되며, 상기 제1 및 제2개구로 연장되어 상기 노출된 제1금속패턴층 및 상기 최상측 배선층과 각각 연결된 제2금속패턴층; 을 포함하는 것일 수 있다.
또는, 일례에 따른 팬-아웃 반도체 패키지는, 한층 이상의 재배선층을 포함하는 연결구조체; 상기 연결구조체 상에 배치되며, 상기 한층 이상의 재배선층과 전기적으로 연결된 접속패드를 갖는 반도체칩; 상기 연결구조체 상에 배치되며, 상기 한층 이상의 재배선층과 전기적으로 연결되어 상하 전기적 연결경로를 제공하는 전기연결부재; 상기 연결구조체 상에 배치되며, 상기 반도체칩 및 상기 전기연결부재 각각의 적어도 일부를 덮는 봉합재; 상기 봉합재 상에 배치된 제1금속패턴층; 상기 봉합재 상에 배치되며, 상기 제1금속패턴층을 덮는 절연재; 상기 절연재를 관통하며, 상기 제1금속패턴층의 일부를 노출시키는 제1개구; 상기 봉합재 및 상기 절연재를 관통하며, 상기 전기연결부재의 일부를 노출시키는 제2개구; 및 상기 절연재 상에 배치되며, 상기 제1 및 제2개구로 연장되어 상기 노출된 제1금속패턴층 및 상기 전기연결부재와 각각 연결된 제2금속패턴층; 을 포함하는 것일 수도 있다.
본 개시의 여러 효과 중 일 효과로서 백사이드 회로를 가지며, 그럼에도 제품의 생산 시간을 단축시킬 수 있고, 도금의 품질을 조절할 수 있으며, 전처리 제약을 해소할 수 있고, 박형화가 가능한 팬-아웃 반도체 패키지를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3a 및 도 3b는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인쇄회로기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인쇄회로기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 팬-아웃 반도체 패키지의 일례를 개략적으로 나타낸 단면도다.
도 10 내지 도 14는 도 9의 팬-아웃 반도체 패키지의 제조 일례를 개략적으로 나타낸 공정도다.
도 15는 도 9의 팬-아웃 반도체 패키지의 제1금속패턴층의 금속패턴의 에칭 후의 형상을 개략적으로 나타낸 단면도다.
도 16은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸다.
도 17은 팬-아웃 반도체 패키지의 일례를 개략적으로 나타낸 단면도다.
도 18 내지 도 21은 도 17의 팬-아웃 반도체 패키지의 제조 일례를 개략적으로 나타낸 공정도다.
도 22는 도 17의 팬-아웃 반도체 패키지의 제1금속패턴층의 금속패턴의 에칭 후의 형상을 개략적으로 나타낸 단면도다.
도 23은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인보드 등의 인쇄회로기판(1110)이 수용되어 있으며, 이러한 인쇄회로기판(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 인쇄회로기판(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 예를 들면, 반도체 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
반도체 패키지
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3a 및 도 3b는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 금속물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결구조체(2240)를 형성한다. 연결구조체(2240)는 반도체칩(2220) 상에 감광성 절연수지(PID)와 같은 절연 물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴(2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결구조체(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결구조체(2240), 패시베이션층(2250), 및 언더범프금속(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 인쇄회로기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인쇄회로기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인쇄회로기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인쇄회로기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인쇄회로기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인쇄회로기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인쇄회로기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인쇄회로기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결구조체(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결구조체(2140) 상에는 패시베이션층(2150)이 더 형성될 수 있으며, 패시베이션층(2150)의 개구부에는 언더범프금속(2160)이 더 형성될 수 있다. 언더범프금속(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122) 등을 포함하는 집적회로(IC)일 수 있다. 연결구조체(2140)는 절연층(2141), 절연층(2241) 상에 형성된 배선층(2142), 접속패드(2122)와 배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결구조체를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결구조체를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인쇄회로기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결구조체(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인쇄회로기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인쇄회로기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인쇄회로기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인쇄회로기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
이하에서는, 백사이드 회로를 가지며, 그럼에도 제품의 생산 시간을 단축시킬 수 있고, 도금의 품질을 조절할 수 있으며, 전처리 제약을 해소할 수 있고, 박형화가 가능한 팬-아웃 반도체 패키지에 대하여 도면을 참조하여 설명한다.
도 9는 팬-아웃 반도체 패키지의 일례를 개략적으로 나타낸다.
도면을 참조하면, 일례에 따른 팬-아웃 반도체 패키지(100A)는 한층 이상의 재배선층(142)을 포함하는 연결구조체(140), 연결구조체(140) 상에 배치되며 한층 이상의 배선층(112a, 112b, 112c)을 포함하며 관통부(110H)를 갖는 프레임(110), 연결구조체(140) 상에서 관통부(110H)에 배치되며 한층 이상의 재배선층(142)과 전기적으로 연결된 접속패드(122)를 갖는 반도체칩(120), 연결구조체(140) 상에 배치되며 프레임(110) 및 반도체칩(120) 각각의 적어도 일부를 덮는 봉합재(130a, 130b), 봉합재(130a, 130b) 상에 배치된 제1금속패턴층(132), 봉합재(130a, 130b) 상에 배치되며 제1금속패턴층(132)을 덮는 절연재(180), 절연재(180)를 관통하며 제1금속패턴층(132)의 일부를 노출시키는 제1개구(133h), 봉합재(130a, 130b) 및 절연재(180)를 관통하며 한층 이상의 배선층(112a, 112b, 112c) 중 최상측 배선층(112c)의 일부를 노출시키는 제2개구(135h), 및 절연재(180) 상에 배치되며 제1 및 제2개구(133h, 135h)로 연장되어 노출된 제1금속패턴층(132) 및 최상측 배선층(112c)과 각각 연결된 제2금속패턴층(134)을 포함한다.
이와 같이, 일례에 따른 팬-아웃 반도체 패키지(100A)는 기본적으로 서로 다른 레벨에 배치된 제1 및 제2금속패턴층(132, 134)을 백사이드 회로로 포함하는바, 신호 패턴과 그라운드 패턴의 적절한 배치 등을 통하여 우수한 신호 및 파워 특성을 확보할 수 있다. 특히, 봉합재(130a, 130b)의 상면에 형성한 제1금속패턴층(132)을 직접적으로 프레임(110)의 최상측 배선층(112c)과 연결하는 것이 아니라, 제2금속패턴층(134)을 경유하는 경로를 통해서만 전기적으로 연결한다. 이 경우, 제1금속패턴층(132)과 프레임(110)의 최상측 배선층(112c) 사이에는 이들을 직접 연결하는 별도의 금속비아가 존재하지 않으며, 따라서 비아 공정을 한번 생략할 수 있음은 물론이며, 비아 도금이 불필요하기 때문에 제1금속패턴층(132)의 도금 두께를 낮출 수 있어, 결과적으로 패키지(100A)의 전체 두께 역시 낮출 수 있다. 또한, 제품의 임피던스 조절이 가능하고, 통상의 이층 이상의 백사이드 회로 대비 리드타임을 줄일 수 있고, 코스트 역시 줄일 수 있다.
한편, 제1금속패턴층(132)은 후술하는 공정에서 알 수 있듯이 디테치가 가능한 캐리어의 금속막을 이용하여 형성할 수 있다. 구체적으로, 캐리어 상태에서 금속막 상에 도금 처리를 하여 패터닝 전의 제1금속패턴층(132)을 형성하고, 이를 패키지 상측에 리버스 형태로 합지하여 도입한 후, 금속막으로부터 캐리어를 제거하고, 텐팅(Tenting) 등으로 패터닝하여 제1금속패턴층(132)을 형성할 수 있다. 그 결과, 제1금속패턴층(132)은 금속막 상의 도금층이 제1도체층(132a)으로 봉합재(130a, 130b) 상에 먼저 배치되고, 금속막이 제2도체층(132b)으로 제1도체층(132a) 상에 배치된, 시드층과 도금층의 순서가 바뀐 리버스 형태를 가질 수 있다. 이 경우, 캐리어 상에서 금속막인 제2도체층(132b)의 샤이니면(132b2)이 아닌 매트면(132b1) 상에 도금으로 제1도체층(132a)을 형성할 수 있는바, 전처리 공정을 캐리어 단계에서 수행하거나 또는 최소화할 수 있어, 제품의 생산시간을 단축시킬 수 있다. 또한, 시드층으로써 두께의 한계로 전처리에 제약이 많은 금속막인 제2도체층(132b)의 샤이니면(132b2)을 리버스 형태로 상부로 올림으로써 전처리 제약을 해소할 수 있다. 또한, 샤이니면(132b2)에는 통상적으로 캐리어로부터의 박리를 용이하게 하기 위하여 방청 성분이 도포되어 있을 수 있는데, 샤이니면(132b2)이 상부로 향함으로써 이를 쉽게 제거할 수 있다. 또한, 캐리어 단계에서 품질 보증이 어려운 금속막인 제2도체층(132b)의 두께를 조절할 수 있으며, 따라서 이러한 두께 조절을 통하여 전체적인 계면 신뢰성 리스크와 도금 품질을 조절할 수 있다. 또한, 텐팅 공정으로 제1금속패턴층(132)을 패터닝하기 때문에, 별도의 추가적인 동도금 등이 불필요하다. 따라서, 새로운 ABF 등의 도포와 디스미어 및 화학동 처리가 불필요하기 때문에, 생산시간을 더욱 단축시킬 수 있다. 한편, 샤이니면(132b2)이 상부로 향하여 예측되는 제1개구(133h)의 품질 리스크 등은 전처리나 디스미어, 그리고 제2금속패턴층(134) 형성을 위한 화학동 처리 등을 통하여 지속적으로 제거함으로써 확보할 수 있다.
한편, 봉합재(130a, 130b)는 연결구조체(140) 상에 배치되며 프레임(110) 및 반도체칩(120) 각각의 적어도 일부를 덮으며 관통부(110H)의 적어도 일부를 채우는 제1봉합재(130a), 및 제1봉합재(130a)를 덮는 제2봉합재(130b)를 포함할 수 있다. 제1봉합재(130a)와 제2봉합재(130b)는 별도의 층일 수 있으며, 경계가 구분될 수 있으나, 경우에 따라서는 경계가 모호할 수도 있다. 제1금속패턴층(132)과 절연재(180)는 제2봉합재(130b) 상에 배치될 수 있다. 이 경우, 보다 우수한 밀착력을 가질 수 있다. 즉, 상술한 바와 같이 캐리어 상에서 금속막인 제2도체층(132b) 상에 도금으로 제1도체층(132a)을 형성하여 패터닝 전의 제1금속패턴층(132)을 형성하는 경우, 캐리어 상에서 우선적으로 패터닝 전의 제1금속패턴층(132)을 제2봉합재(130b)로 덮고, 패터닝 전의 제1금속패턴층(132)을 제2봉합재(130b)로 덮은 상태에서 제1봉합재(130a)에 리버스 형태로 합지하여 도입하는 경우, 보다 우수한 밀착력 확보가 가능할 수 있다.
한편, 일례에 따른 팬-아웃 반도체 패키지(100A)는 필요에 따라서 연결구조체(140)의 하측에 배치되며 재배선층(142) 중 최하측 재배선층(142)의 적어도 일부를 각각 오픈시키는 복수의 개구를 갖는 패시베이션층(150), 복수의 개구 상에 각각 배치되며 최하측 재배선층(142)과 각각 전기적으로 연결된 복수의 언더범프금속(160), 및/또는 패시베이션층(150)의 하측에 배치되며 복수의 언더범프금속(160)과 각각 전기적으로 연결된 복수의 전기연결금속(170)을 더 포함할 수 있다.
이하, 일례에 따른 팬-아웃 반도체 패키지(100A)에 포함되는 각각의 구성에 대하여 도면을 참조하여 보다 자세히 설명한다.
프레임(110)은 절연층(111a, 111b)의 구체적인 재료에 따라 패키지(100A)의 강성을 보다 개선시킬 수 있으며, 봉합재(130a, 130b)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 프레임(110)은 절연층(111a, 111b)을 관통하는 관통부(110H)를 가질 수 있다. 관통부(110H)에는 반도체칩(120)이 배치되며, 필요에 따라서는 수동부품(미도시)이 함께 배치될 수도 있다. 관통부(110H)는 벽면이 반도체칩(120)을 둘러싸는 형태일 수 있으나, 반드시 이에 한정되는 것은 아니다. 프레임(110)은 절연층(111a, 111b) 외에도 배선층(112a, 112b, 112c)과 배선비아(113a, 113b)를 포함하며, 따라서 상하 전기적 연결 경로를 제공하는 전기연결부재로 기능할 수 있다. 필요에 따라서는, 프레임(110) 대신 금속 포스트(Metal Post)와 같은 다른 형태의 상하 전기적 연결 경로를 제공할 수 있는 전기연결부재가 도입될 수 있다.
프레임(110)은 연결구조체(140)와 접하는 제1절연층(111a), 연결구조체(140)와 접하며 제1절연층(111a)에 매립된 제1배선층(112a), 제1절연층(111a)의 제1배선층(112a)이 매립된 측의 반대측 상에 배치된 제2배선층(112b), 제1절연층(111a) 상에 배치되며 제2배선층(112b)의 적어도 일부를 덮는 제2절연층(111b), 및 제2절연층(111b)의 제2배선층(112b)이 매립된 측의 반대측 상에 배치된 제3배선층(112c)을 포함한다. 제1 및 제2배선층(112a, 112b)과 제2 및 제3배선층(112b, 112c)은 각각 제1 및 제2절연층(111a, 111b)을 관통하는 제1 및 제2배선비아(113a, 113b)를 통하여 전기적으로 연결된다. 제1 내지 제3배선층(112a, 112b, 112c)은 연결구조체(140)의 재배선층(142)과 접속비아(143)를 통하여 그 기능에 따라서 접속패드(122)와 전기적으로 연결될 수 있다.
절연층(111a, 111b)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합된 수지, 예를 들면, ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다. 또는, 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 상술한 수지가 함침된 재료, 예를 들면, 프리프레그(prepreg) 등이 사용될 수 있다.
배선층(112a, 112b, 112c)은 배선비아(113a, 113b)와 함께 패키지의 상/하 전기적 연결 경로를 제공할 수 있으며, 접속패드(122)를 재배선하는 역할을 수행할 수 있다. 배선층(112a, 112b, 112c)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 사용할 수 있다. 배선층(112a, 112b, 112c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 그라운드(GND) 패턴과 파워(PWR) 패턴은 동일한 패턴일 수 있다. 또한, 배선층(112a, 112b, 112c)은 각각 다양한 종류의 비아 패드 등을 포함할 수 있다. 배선층(112a, 112b, 112c)은 공지의 도금공정으로 형성될 수 있으며, 각각 시드층 및 도체층으로 구성될 수 있다.
배선층(112a, 112b, 112c) 각각의 두께는 재배선층(142) 각각의 두께보다 두꺼울 수 있다. 구체적으로, 프레임(110)은 반도체칩(120) 이상의 두께를 가질 수 있으며, 강성 유지를 위하여 절연층(111a, 111b)의 재료를 프리프레그 등을 선택하는바, 이에 형성되는 배선층(112a, 112b, 112c)의 두께도 상대적으로 두꺼울 수 있다. 반면, 연결구조체(140)는 미세회로 및 고밀도 설계가 요구되며, 따라서 절연층(141)의 재료를 감광성 절연물질(PID) 등을 선택하는바, 이에 형성되는 재배선층(142)의 두께도 상대적으로 얇을 수 있다.
제1배선층(112a)은 제1절연층(111a)의 내부로 리세스될 수 있다. 이와 같이, 제1배선층(112a)이 제1절연층(111a) 내부로 리세스되어 제1절연층(111a)의 연결구조체(140)와 접하는 면과 제1배선층(112a)의 연결구조체(140)와 접하는 면이 단차를 가지는 경우, 봉합재(130a, 130b)로 반도체칩(120)과 프레임(110)을 캡슐화할 때, 형성 물질이 블리딩되어 제1배선층(112a)을 오염시키는 것을 방지할 수 있다.
배선비아(113a, 113b)는 서로 다른 층에 형성된 배선층(112a, 112b, 112c)을 전기적으로 연결시키며, 그 결과 프레임(110) 내에 전기적 경로를 형성시킨다. 배선비아(113a, 113b)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 사용할 수 있다. 배선비아(113a, 113b)는 신호용 비아, 파워용 비아, 그라운드용 비아 등을 포함할 수 있으며, 파워용 비아와 그라운드용 비아는 동일한 비아일 수 있다. 배선비아(113a, 113b)는 각각 금속 물질로 충전된 필드 타입의 비아일 수도 있고, 또는 금속 물질이 비아 홀의 벽면을 따라 형성된 컨포멀 타입의 비아일 수도 있다. 또한, 각각 테이퍼 형상을 가질 수 있다. 배선비아(113a, 113b)도 도금공정으로 형성될 수 있으며, 시드층 및 도체층으로 구성될 수 있다.
제1배선비아(113a)를 위한 홀을 형성할 때 제1배선층(112a)의 일부 패드가 스토퍼(stopper) 역할을 수행할 수 있는바, 제1배선비아(113a)는 윗면의 폭이 아랫면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제1배선비아(113a)는 제2배선층(112b)의 패드 패턴과 일체화될 수 있다. 또한, 제2배선비아(113b)를 위한 홀을 형성할 때 제2배선층(112b)의 일부 패드가 스토퍼 역할을 수행할 수 있는바, 제2배선비아(113b)는 윗면의 폭이 아랫면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제2배선비아(113b)는 제3배선층(112c)의 패드 패턴과 일체화될 수 있다.
한편, 도면에는 도시하지 않았으나, 필요에 따라서 전자파 차폐의 목적이나 방열 목적으로 프레임(110)의 관통부(110H)의 벽면에 금속층(미도시)이 배치될 수도 있으며, 금속층(미도시)은 반도체칩(120)을 둘러쌀 수 있다.
반도체칩(120)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(IC: Integrated Circuit)일 수 있다. 이때 집적회로는, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니며, 전력관리 집적회로(PMIC: Power Management IC)나, 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩, 또는 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등일 수도 있다.
반도체칩(120)은 별도의 범프나 배선층이 형성되지 않은 베어(Bare) 상태의 집적회로일 수 있다. 다만, 이에 한정되는 것은 아니며, 필요에 따라서는 패키지드 타입의 집적회로일 수도 있다. 집적회로는 액티브 웨이퍼를 기반으로 형성될 수 있다. 이 경우 반도체칩(120)의 바디(121)를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디(121)에는 다양한 회로가 형성되어 있을 수 있다. 접속패드(122)는 반도체칩(120)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성 물질로는 각각 알루미늄(Al) 등의 금속 물질을 특별한 제한 없이 사용할 수 있다. 바디(121) 상에는 접속패드(122)를 오픈시키는 패시베이션막(123)이 형성될 수 있으며, 패시베이션막(123)은 산화막 또는 질화막 등일 수 있고, 또는 산화막과 질화막의 이중층일 수도 있다. 기타 필요한 위치에 각각 절연막(미도시) 등이 더 배치될 수도 있다. 한편, 반도체칩(120)은 접속패드(122)가 배치된 면이 활성면이 되며, 그 반대측이 비활성면이 된다. 반도체칩(120)은 활성면이 연결구조체(140)에 접하도록 페이스-다운 형태로 배치될 수 있다. 한편, 필요에 따라서는 양측 모두 활성면일 수도 있다. 한편, 반도체칩(120)의 활성면에 패시베이션막(123)이 형성된 경우에는 반도체칩(120)의 활성면은 패시베이션막(123)의 최하면을 기준으로 위치 관계를 판단한다.
제1봉합재(130a)는 프레임(110) 및 반도체칩(120)을 캡슐화한다. 또한, 관통부(110H)의 적어도 일부를 채운다. 제1봉합재(130a)는 절연물질을 포함하며, 절연물질로는 무기필러 및 절연수지를 포함하는 재료, 예컨대 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 구체적으로 ABF, FR-4, BT, 수지 등이 사용될 수 있다. 또한, EMC와 같은 몰딩 물질을 사용할 수 있으며, 필요에 따라 감광성 재료, 즉 PIE(Photo Imagable Encapsulant)를 사용할 수도 있다. 필요에 따라 열경화성 수지나 열가소성 수지와 같은 절연수지가 무기필러 및/또는 유리섬유 등의 심재에 함침된 재료를 사용할 수도 있다.
제2봉합재(130b)는 제1봉합재(130a)를 덮는다. 제2봉합재(130b)도 절연물질을 포함하며, 예컨대 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 구체적으로 ABF, FR-4, BT, 수지 등이 사용될 수 있다. 또한, EMC와 같은 몰딩 물질을 사용할 수 있으며, 필요에 따라 감광성 재료, 즉 PIE를 사용할 수도 있다. 필요에 따라 열경화성 수지나 열가소성 수지와 같은 절연수지가 무기필러 및/또는 유리섬유 등의 심재에 함침된 재료를 사용할 수도 있다.
제1금속패턴층(132)은 제2봉합재(130b) 상에 배치되어 패키지(100A)에 백사이드 회로를 제공한다. 제1금속패턴층(132)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 포함할 수 있다. 제1금속패턴층(132)은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GND) 패턴, 파워(PWR) 패턴, 신호(S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 그라운드(GND) 패턴은 파워(PWR) 패턴으로도 기능할 수 있다.
제1금속패턴층(132)은 제2봉합재(130a) 상에 배치된 제1도체층(132a)과 제1도체층(132a) 상에 배치된 제2도체층(132b)을 포함한다. 제1 및 제2도체층(132a, 132b)은 각각 구리(Cu), 티타늄(Ti) 등의 상술한 금속 물질을 포함할 수 있다. 제2도체층(132b)은 금속막에 의하여 도입되어 시드층으로 기능할 수 있고, 제1도체층(132a)은 이러한 시드층을 기초로 형성된 도금층으로 기능할 수 있다. 따라서, 제1도체층(132a)의 두께가 제2도체층(132b)의 두께보다 두꺼울 수 있다. 즉, 제1금속패턴층(132)은 제1 및 제2도체층(132a, 132b)이 리버스 형태로 배치된 것일 수 있다. 이러한 관점에서, 제2도체층(132b)은 매트면(132b1)과 샤이니면(132b2)을 가질 수 있으며, 하면이 매트면(132b1)이고 상면이 샤이니면(132b2)일 수 있다. 즉, 제2도체층(132b)의 제1도체층(132a)과 접하는 면의 표면조도가 그 반대측 면의 표면조도보다 클 수 있다. 이 경우, 상술한 바와 같이 전처리 공정을 캐리어 단계에서 수행하거나 또는 최소화할 수 있어 제품의 생산시간을 단축시킬 수 있으며, 샤이니면(132b2)을 상부로 올림으로써 전처리 제약을 해소할 수 있다.
절연재(180)는 패키지(100A)의 백사이드 측에 절연층을 더 제공한다. 절연재(180)는 제2봉합재(130b) 상에 배치되어 제1금속패턴층(132)을 덮는다. 절연재(180) 역시 절연물질을 포함하며, 절연물질로는 무기필러 및 절연수지를 포함하는 재료, 예컨대 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 구체적으로 ABF, FR-4, BT, 수지 등이 사용될 수 있다. 또한, 필요에 따라 감광성 재료, 즉 PID를 사용할 수도 있다. 필요에 따라 열경화성 수지나 열가소성 수지와 같은 절연수지가 무기필러 및/또는 유리섬유 등의 심재에 함침된 재료를 사용할 수도 있다.
제2금속패턴층(134)은 절연재(180) 상에 배치되어 역시 패키지(100A)에 백사이드 회로를 제공한다. 제2금속패턴층(134)을 통해서 제2금속패턴층(134)은 전자파 차폐 효과 및 방열 효과도 가질 수 있다. 제2금속패턴층(134)도 구리(Cu), 티타늄(Ti) 등의 상술한 금속 물질을 포함할 수 있다. 제2금속패턴층(134)은 설계 디자인에 따라 다양한 기능을 수행할 수 있으며, 예를 들면, 그라운드(GND) 패턴, 파워(PWR) 패턴, 신호(S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 그라운드(GND) 패턴은 파워(PWR) 패턴으로도 기능할 수 있다.
제2금속패턴층(134)은 절연재(180) 상에 배치되어 제1 및 제2개구(133h, 135h)로 연장되며, 따라서 제1 및 제2개구(133h, 135h)에 의하여 노출된 제1금속패턴층(132)과 최상측 배선층(112c)과 각각 연결된다. 일례에서는 제1개구(133h)는 제2도체층(132b)도 관통하며 그 결과 제1도체층(132a)이 제1개구(133h)에 의하여 노출된다. 따라서, 제2금속패턴층(134)은 노출된 제1도체층(132a)의 표면과 제2도체층(132b)의 제1개구(133h)에서의 측면과 접한다. 제2금속패턴층(134)은 제1 및 제2개구(133h, 135h) 각각의 벽면을 따라 일정한 두께를 갖도록 컨포멀 비아 형태로 배치될 수 있다. 여기서 일정한 두께라는 것은 실질적으로 두께가 동일한 것을 의미한다. 이 경우, 보이드 문제나 들뜸 문제 없이 용이하게 제2금속패턴층(134)을 절연재(180) 상에 형성하여 제1금속패턴층(132) 및 최상측 배선층(112c)과 연결할 수 있다. 한편, 제2개구(135h)는 봉합재(130a, 130b)와 절연재(180)를 관통하는 반면, 제1개구(133h)는 절연재(180)만 관통하는바, 제2개구(135h)의 높이가 제1개구(133h)의 높이보다 클 수 있으며, 제1 및 제2개구(133h, 135h)를 동일 평면으로 절단할 때, 어느 레벨에서나 제2개구(135h)의 절단면의 장축의 길이가 제1개구(133h)의 절단면의 장축의 길이보다 길 수 있다.
연결구조체(140)는 반도체칩(120)의 접속패드(122)를 재배선할 수 있다. 연결구조체(140)를 통하여 다양한 기능을 가지는 수십 내지 수만의 반도체칩(120)의 접속패드(122)가 각각 재배선 될 수 있으며, 전기연결금속(170)을 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 연결구조체(140)는 절연층(141), 절연층(141) 상에 배치된 재배선층(142), 절연층(141)을 관통하며 접속패드(122)와 재배선층(142) 및 프레임(110)의 배선층(112a, 112b, 112c) 중 최하측 배선층(112a)과 재배선층(142)을 전기적으로 연결하는 접속비아(143)를 포함한다. 이들은 도면에 도시한 것 보다 많을 수도, 적을 수도 있다.
절연층(141)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 감광성 절연물질(PID)을 사용할 수 있으며, 이 경우 포토 비아를 통한 파인 피치의 도입도 가능해지는바, 미세회로 및 고밀도 설계에 유리하여, 반도체칩(120)의 수십 내지 수백만의 접속패드(122)를 매우 효과적으로 재배선할 수 있다. 절연층(141)은 서로 경계가 구분될 수도 있고, 경계가 불분명할 수도 있다.
재배선층(142)은 반도체칩(120)의 접속패드(122)를 재배선하여 전기연결금속(170)과 전기적으로 연결시킬 수 있다. 재배선층(142)의 형성물질 역시 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 사용할 수 있다. 재배선층(142) 역시 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GND) 패턴, 파워(PWR) 패턴, 신호(S) 패턴 등을 포함할 수 있다. 그라운드(GND) 패턴과 파워(PWR) 패턴은 동일한 패턴일 수 있다. 또한, 재배선층(142)은 다양한 종류의 비아 패드, 전기연결금속 패드 등을 포함할 수 있다. 재배선층(142)도 도금공정으로 형성될 수 있으며, 시드층 및 도체층으로 구성될 수 있다.
접속비아(143)는 서로 다른 층에 형성된 재배선층(142)을 전기적으로 연결하며, 또한 반도체칩(120)의 접속패드(122) 및 프레임(110)의 최하측 배선층(112a)을 재배선층(142)과 전기적으로 연결한다. 접속비아(143)는 반도체칩(120)이 베어 다이인 경우 접속패드(122)와 물리적으로 접할 수 있다. 접속비아(143)의 형성물질로는 마찬가지로 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 사용할 수 있다. 접속비아(143)는 신호용 비아, 파워용 비아, 그라운드용 비아 등을 포함할 수 있으며, 파워용 비아와 그라운드용 비아는 동일한 비아일 수 있다. 접속비아(143) 역시 각각 금속 물질로 충전된 필드 타입의 비아일 수도 있고, 또는 금속 물질이 비아 홀의 벽면을 따라 형성된 컨포멀 타입의 비아일 수도 있다. 또한, 각각 배선비아(113a, 113b)와는 반대 방향의 테이퍼 형상을 가질 수 있다. 접속비아(143)도 도금공정으로 형성될 수 있으며, 시드층 및 도체층으로 구성될 수 있다.
패시베이션층(150)은 연결구조체(140)를 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 부가적인 구성이다. 패시베이션층(150)은 열경화성 수지를 포함할 수 있다. 예컨대, 패시베이션층(150)은 ABF일 수 있으나, 이에 한정되는 것은 아니다. 패시베이션층(150)은 재배선층(142) 중 최하측 재배선층(142)의 적어도 일부를 오픈시키는 개구부를 가진다. 개구부는 수십 내지 수만 개 존재할 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다. 각각의 개구부는 복수의 홀로 구성될 수도 있다. 필요에 따라서, 패시베이션층(150)의 하면에는 커패시터와 같은 표면실장 부품이 배치되어 재배선층(142)과 전기적으로 연결될 수 있으며, 결과적으로 반도체칩(120)과도 전기적으로 연결될 수 있다.
언더범프금속(160) 역시 부가적인 구성으로, 전기연결금속(170)의 접속 신뢰성을 향상시켜주며, 그 결과 일례에 따른 팬-아웃 반도체 패키지(100A)의 보드 레벨 신뢰성을 개선할 수 있다. 언더범프금속(160)은 수십 내지 수만 개 있을 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다. 각각의 언더범프금속(160)은 패시베이션층(150)의 개구부에 형성되어 오픈된 최하측 재배선층(142)과 전기적으로 연결될 수 있다. 언더범프금속(160)은 금속을 이용하여 공지의 메탈화 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
전기연결금속(170) 역시 부가적인 구성으로, 반도체 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 예를 들면, 반도체 패키지(100A)는 전기연결금속(170)을 통하여 전자기기의 메인보드에 실장될 수 있다. 전기연결금속(170)은 패시베이션층(150) 상에 배치되며 각각 언더범프금속(160)과 전기적으로 연결될 수 있다. 전기연결금속(170)은 각각 저융점 금속, 예를 들면, 주석(Sn)이나 또는 주석(Sn)을 포함하는 합금으로 구성될 수 있다. 보다 구체적으로는 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다.
전기연결금속(170)은 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결금속(170)은 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 전기연결금속(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전기연결금속(170)의 수는 접속패드(122)의 수에 따라서 수십 내지 수만 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다.
전기연결금속(170) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 반도체칩(120)이 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
도 10 내지 도 14는 도 9의 팬-아웃 반도체 패키지의 제조 일례를 개략적으로 나타낸 공정도다.
먼저, 도 10 및 도 11은 제1캐리어(210)를 이용하여 패터닝 전의 제1금속패턴층(132)과 이를 덮는 제2봉합재(130b)를 형성하는 공정의 일례를 대략 나타낸다.
도 10을 참조하면, 먼저, 적어도 일면에 금속층(212)과 금속막(132b)이 순차적으로 배치된 제1캐리어(210)를 준비한다. 이러한 제1캐리어(210)로는 공지의 동박적층판(CCL: Copper Clad Laminate) 등을 이용할 수 있다. 금속막(132a)은 후술하는 공정에서 알 수 있듯이, 제1금속패턴층(132)의 제2도체층(132b)으로 이용된다. 다음으로, 금속막(132b)의 매트면(132b1)을 큐빅지르코니아(CZ) 등으로 전처리하여 금속막(132b)을 원하는 두께로 조절하고, 금속막 132b)을 시드층으로 이용하여 전해도금 등으로 금속막 132b)의 매트면(132b1) 상에 도금층(132a)을 형성한다. 도금층(132a)은 후술하는 공정에서 알 수 있듯이, 제1금속패턴층(132)의 제1도체층(132a)으로 이용한다. 다음으로, 도금층 132a) 상에 드라이 필름(220)을 도포하고 노광 및 현상하여 도금층(132a)의 엣지 부분을 노출시킨다.
도 11을 참조하면, 다음으로, 에칭을 통하여 도금층 132a)과 금속막(132b)과 금속층(212)의 엣지 부분을 제거한다. 다음으로, 드라이 필름(220)을 제거하고, 큐빅지르코니아(CZ) 등으로 도금층 132a)의 표면을 처리한다. 다음으로, ABF 등을 적층 및 경화하여 도금층(132a)과 금속막(132b)과 금속층(212)을 덮는 제2봉합재(130b)를 제1캐리어(210) 상에 형성한다. 일련의 과정을 통하여, 별도의 공정을 통하여 제1캐리어(210) 상에 패터닝 전의 제1금속패턴층(132) 및 이를 덮는 제2봉합재(130b)를 형성할 수 있다.
다음으로, 도 12 내지 도 14는 제1캐리어(210) 상에 형성된 패터닝 전의 제1금속패턴층(132)과 이를 덮는 제2봉합재(130b)를 이용하여 백사이드 회로를 도입하는 공정의 일례를 대략 나타낸다.
도 12를 참조하면, 먼저, 테이프(230) 등에 미리 제조한 프레임(110)을 부착하고, 프레임(110)의 관통부(110H)를 통하여 노출된 테이프(230) 상에 반도체칩(120)을 페이스-다운 형태로 부착하고, 제1봉합재(130a)로 이들을 봉합한다. 다음으로, 상술한 바와 같은 별도 공정으로 형성한 패터닝 전의 제1금속패턴층(132) 및 이를 덮는 제2봉합재(130b)가 제1봉합재(130a) 상에 리버스 형태로 합지도록 제1캐리어(210)를 제1봉합재(130a) 상에 부착한다. 제1캐리어(210)는 공정 과정에서 워피지 컨트롤 기능을 수행할 수 있다. 다음으로, 테이프(230)를 제거하고, 테이프(230)를 제거한 영역에 연결구조체(140)를 형성한다. 연결구조체(140)는 PID 등을 이용하여 절연층(141)을 형성하고, 포토리소그래피 방법으로 비아홀을 형성한 후, 도금으로 재배선층(142)과 접속비아(143)를 형성하는 과정을 반복하여 형성할 수 있다. 도금 공정은 AP(Additive Process), SAP(Semi AP), MSAP(Modified SAP), 텐팅(Tenting) 등을 이용할 수 있다.
도 13을 참조하면, 다음으로, 제1캐리어(210)와 금속층(212)을 금속막(132b)으로부터 분리하고, 연결구조체(140) 상에 제2캐리어(240)를 부착한다. 이때, 금속막(132b)의 샤이니면(132b2)에는 떨어짐을 도와주는 방청 성분이 도포되어 있을 수 있으며, 일례에서는 샤이니면(132b2)이 상부를 향하기 때문에, 이러한 방청 성분은 전처리 과정 등에서 제거될 수 있다는 장점을 가진다. 제2캐리어(240)도 공정 과정에서 워피지 컨트롤 기능을 수행할 수 있다. 다음으로, 텐팅으로 패터닝 전의 제1금속패턴층(132)을 패터닝하여, 제1금속패턴층(132)을 형성한다. 즉, 텐팅으로 바로 패터닝하는 경우 별도의 동도금 등이 불필요하다. 따라서, 새로운 ABF 등의 도포와 디스미어 및 화학동 처리가 불필요하기 때문에, 생산시간을 단축시킬 수 있다. 패터닝에 의하여 금속막(132b)은 제2도체층(132b)이 되고, 도금층(132a)은 제1도체층(132a)이 된다. 그 후, 상부로 노출된 제1금속패턴층(132)의 제2도체층(132b)의 샤이니면(132b2)을 큐빅지르코니아(CZ) 등으로 전처리한다. 다음으로, 제2봉합재(130b) 상에 제1금속패턴층(132)을 덮도록 ABF 등을 적층 및 경화하여 절연재(180)를 형성한다.
도 14를 참조하면, 다음으로, 레이저 드릴 등의 방법으로 제1개구(133h)와 제2개구(135h)를 형성한다. 제1 및 제2개구(133h, 135h) 형성 후에는 디스미어 처리 등을 수행할 수 있다. 다음으로, 전해도금 등을 이용하여 절연재(180) 상에와 제1 및 제2개구(133h, 135h) 상에 제2금속패턴층(134)을 형성한다. 다음으로, 제2캐리어(240)를 제거하고, 필요에 따라서 제2캐리어(240)를 제거한 영역에 패시베이션층(150)과 언더범프금속(160)과 전기연결금속(170) 등을 형성하면, 상술한 일례에 따른 팬-아웃 반도체 패키지(100A)가 제조될 수 있다. 일련의 과정은 대면적의 판넬(Panel) 레벨에서 진행될 수 있으며, 이 경우 다수의 팬-아웃 반도체 패키지(100A)를 동일한 공정을 통하여 형성할 수 있고, 이후 싱귤레이션 공정을 통하여 다수의 팬-아웃 반도체 패키지(100A)를 개별적으로 얻을 수 있는바, 생산성이 더욱 우수할 수 있다.
도 15는 도 9의 팬-아웃 반도체 패키지의 제1금속패턴층의 금속패턴의 에칭 후의 형상을 개략적으로 나타낸 단면도다.
도면을 참조하면, 상술한 바와 같이 제1금속패턴층(132)은 리버스 형태로 배치된 후 텐팅으로 패터닝하는 것이 바람직하며, 이 경우 제1금속패턴층(132)은 종래의 도금 공정의 결과와는 다른 금속패턴의 형태를 가질 수 있다. 예를 들면, 단순히 MSAP로 금속패턴(132')을 형성하는 경우에는, (a)에서와 같이 기재(130b') 위에 시드층(132b')과 도금층(132a')이 순차적으로 배치되며, 대략 수직한 측면을 갖도록 형성된다. 또한, 단순히 텐팅으로 금속패턴(132'')을 형성하는 경우에는, (b)에서와 같이 기재(130b'') 위에 시드층(132b'')과 도금층(132a'')이 순차적으로 배치되며, 도금층(132a'')의 평균 폭이 시드층(132b'')의 평균 폭보다 좁은 테이퍼진 형태를 갖도록 형성된다. 반면, 일례에서와 같이 리버스 텐팅 공정으로 제1금속패턴층(132)의 금속패턴을 형성하는 경우에는, (c)에서와 같이 기재(130b) 위에 도금층인 제1도체층(132a)과 시드층인 제2도체층(132b)이 리버스 형태로 배치되며, 도금층인 제1도체층(132a)의 평균 폭이 시드층인 제2도체층(132b)의 평균 폭보다 큰 테이퍼진 형태를 갖도록 형성된다. 즉, 제1금속패턴층(132)의 금속패턴은 시드층과 도금층의 리버스 형태를 가지면서, 동시에 상면의 폭이 하면의 폭보다 좁은 테이퍼진 형태를 가질 수 있다.
도 16은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100B)는 상술한 일례에 따른 팬-아웃 반도체 패키지(100A)에 있어서, 프레임(110)이 다른 형태를 가진다. 구체적으로, 프레임(110)이 제1절연층(111a), 제1절연층(111a)의 양면에 각각 배치된 제1배선층(112a)과 제2배선층(112b), 제1절연층(111a)의 양면에 각각 배치되며 제1 및 제2배선층(112a, 112b)을 각각 덮는 제2절연층(111b)과 제3절연층(111c), 제2절연층(111b)의 제1배선층(112a)이 매립된 측의 반대측 상에 배치된 제3배선층(112c), 제3절연층(111c)의 제2배선층(112b)이 매립된 측의 반대측 상에 배치된 제4배선층(112d), 제1절연층(111a)을 관통하며 제1 및 제2배선층(112a, 112b)을 전기적으로 연결하는 제1배선비아(113a), 제2절연층(111b)을 관통하며 제1 및 제3배선층(112a, 113c)을 전기적으로 연결하는 제2배선비아(113b), 및 제3절연층(111c)을 관통하며 제2 및 제4배선층(112b, 112d)을 전기적으로 연결하는 제3배선비아(113c)를 포함한다. 프레임(110)은 보다 많은 수의 배선층(112a, 112b, 112c, 112d)를 가지는바, 연결구조체(140)를 더욱 간소화할 수 있다.
제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)보다 두께가 두꺼울 수 있다. 제1절연층(111a)은 기본적으로 강성 유지를 위하여 상대적으로 두꺼울 수 있으며, 제2절연층(111b) 및 제3절연층(111c)은 더 많은 수의 배선층(112c, 112d)을 형성하기 위하여 도입된 것일 수 있다. 유사한 관점에서, 제1절연층(111a)을 관통하는 제1배선비아(113a)는 제2 및 제3빌드업층(111b, 111c)을 관통하는 제2및 제3배선비아(113b, 113c)보다 높이와 평균직경이 클 수 있다. 또한, 제1배선비아(113a)는 모래시계 또는 원기둥 형상을 가지는 반면, 제2 및 제3배선비아(113b, 113c)는 서로 반대 방향의 테이퍼 형상을 가질 수 있다. 배선층(112a, 112b, 112c, 112d) 각각의 두께는 재배선층(142)의 두께보다 두꺼울 수 있다. 배선층(112a, 112b, 112c) 각각의 두께는 제1 및 제2금속패턴층(132, 134) 각각의 두께(t1, t2) 보다 두꺼울 수 있다.
한편, 다른 일례에 따른 팬-아웃 반도체 패키지(100B) 역시 제1금속패턴층(132)은 제2금속패턴층(134)을 경유하는 경로만을 통하여 프레임(110)의 배선층(112a, 112b, 112c, 112d) 중 최상측의 배선층(112d)과 전기적으로 연결될 수 있다. 그 외에 다른 내용은 도 9 내지 도 15를 통하여 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 17은 팬-아웃 반도체 패키지의 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100C)는 상술한 일례에 따른 팬-아웃 반도체 패키지(100A)에 있어서, 제1금속패턴층(132)이 한 층의 도체층(132b)으로만 구성된다. 즉, 상술한 일례에 따른 팬-아웃 반도체 패키지(100A)에 있어서, 제1도체층(132a)이 생략되며, 제2도체층(132b)만 존재한다. 이 경우, 공정을 더욱 간소화할 수 있으며, 제1금속패턴층(132)의 두께를 더욱 얇게 형성할 수 있어, 패키지(100C)의 전체 두께를 보다 박형화할 수 있다. 도체층(132b)은 제2봉합재(130b)와 접하는 면이 매트면(132b1)이 되고, 그 반대측 면이 샤이니면(132b2)일 수 있다. 즉, 제2도체층(132b)의 제2봉합재(132b)와 접하는 면의 표면조도가 그 반대측 면의 표면조도보다 클 수 있다. 이 경우, 상술한 바와 같이 전처리 공정을 캐리어 단계에서 수행하거나 또는 최소화할 수 있어 제품의 생산시간을 단축시킬 수 있으며, 샤이니면(132b2)을 상부로 올림으로써 전처리 제약 등을 해소할 수 있다. 제1개구(133h)는 도체층(132b)의 상측의 일부 깊이까지만 관통할 수 있으며, 그 결과 도체층(132b)은 제1개구(133h)에 의하여 리세스(132bh)를 가질 수 있다. 제2금속패턴층(132b)은 리세스(132bh)에 의하여 노출된 도체층(132b)의 표면, 및 리세스(132bh)에서의 도체층(132b)의 벽면과 접할 수 있다.
한편, 다른 일례에 따른 팬-아웃 반도체 패키지(100C) 역시 제1금속패턴층(132)은 제2금속패턴층(134)을 경유하는 경로만을 통하여 프레임(110)의 배선층(112a, 112b, 112c) 중 최상측의 배선층(112c)과 전기적으로 연결될 수 있다. 그 외에 다른 내용은 도 9 내지 도 16을 통하여 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 18 내지 도 21은 도 17의 팬-아웃 반도체 패키지의 제조 일례를 개략적으로 나타낸 공정도다.
먼저, 도 18은 제1캐리어(210)를 이용하여 패터닝 전의 제1금속패턴층(132)과 이를 덮는 제2봉합재(130b)를 형성하는 공정의 일례를 대략 나타낸다.
도 18을 참조하면, 먼저, 적어도 일면에 금속층(212)과 금속막(132b)이 순차적으로 배치된 제1캐리어(210)를 준비한다. 제1캐리어(210)로는 상술한 바와 같이 공지의 동박적층판(CCL) 등을 이용할 수 있다. 이때, 금속막(132b)은 상당한 두께를 갖는 통 자재일 수 있다. 따라서, 추가적인 전기동 없이 그 자체를 제1금속패턴층(132)의 형성을 위한 도체층(132b)으로 이용할 수 있다. 다음으로, 금속막(132b) 상에 드라이 필름(220)을 도포하고 노광 및 현상하여 금속막(132b)의 엣지 부분을 노출시킨다. 다음으로, 에칭을 통하여 금속막(132b)과 금속층(212)의 엣지 부분을 제거한다. 다음으로, 드라이 필름(220)을 제거하고, 큐빅지르코니아(CZ) 등으로 금속막(132b)의 표면을 처리한다. 다음으로, ABF 등을 적층 및 경화하여 금속막(132b)과 금속층(212)을 덮는 제2봉합재(130b)를 제1캐리어(210) 상에 형성한다. 일련의 과정을 통하여, 별도의 공정을 통하여 제1캐리어(210) 상에 패터닝 전의 제1금속패턴층(132) 및 이를 덮는 제2봉합재(130b)를 형성할 수 있다.
다음으로, 도 19 내지 도 21은 제1캐리어(210) 상에 형성된 패터닝 전의 제1금속패턴층(132)과 이를 덮는 제2봉합재(130b)를 이용하여 백사이드 회로를 도입하는 공정의 일례를 대략 나타낸다.
도 19를 참조하면, 먼저, 테이프(230) 등에 미리 제조한 프레임(110)을 부착하고, 프레임(110)의 관통부(110H)를 통하여 노출된 테이프(230) 상에 반도체칩(120)을 페이스-다운 형태로 부착하고, 제1봉합재(130a)로 이들을 봉합한다. 다음으로, 상술한 바와 같은 별도 공정으로 형성한 패터닝 전의 제1금속패턴층(132) 및 이를 덮는 제2봉합재(130b)가 제1봉합재(130a) 상에 리버스 형태로 합지도록 제1캐리어(210)를 제1봉합재(130a) 상에 부착한다. 제1캐리어(210)는 공정 과정에서 워피지 컨트롤 기능을 수행할 수 있다. 다음으로, 테이프(230)를 제거하고, 테이프(230)를 제거한 영역에 연결구조체(140)를 형성한다. 연결구조체(140)는 PID 등을 이용하여 절연층(141)을 형성하고, 포토리소그래피 방법으로 비아홀을 형성한 후, 도금으로 재배선층(142)과 접속비아(143)를 형성하는 과정을 반복하여 형성할 수 있다. 도금 공정은 AP, SAP, MSA, 텐팅 등을 이용할 수 있다.
도 20을 참조하면, 다음으로, 제1캐리어(210)와 금속층(212)을 도체층(132b)으로부터 분리하고, 연결구조체(140) 상에 제2캐리어(240)를 부착한다. 이때, 금속막(132b)의 샤이니면(132b2)에는 떨어짐을 도와주는 방청 성분이 도포되어 있을 수 있으며, 다른 일례에서도 샤이니면(132b2)이 상부를 향하기 때문에, 이러한 방청 성분은 전처리 과정 등에서 제거될 수 있다는 장점을 가진다. 제2캐리어(240)도 공정 과정에서 워피지 컨트롤 기능을 수행할 수 있다. 다음으로, 텐팅으로 패터닝 전의 금속막(132b), 즉 패터닝 전의 도체층(132b)을 패터닝하여, 제1금속패턴층(132)을 형성한다. 텐팅으로 바로 패터닝하는 경우 별도의 동도금 등이 불필요하다. 따라서, 새로운 ABF 등의 도포와 디스미어 및 화학동 처리가 불필요하기 때문에, 생산시간을 단축시킬 수 있다. 그 후, 상부로 노출된 도체층(132b)의 샤이니면(132b2)을 큐빅지르코니아(CZ) 등으로 전처리한다. 다음으로, 제2봉합재(130b) 상에 제1금속패턴층(132)을 덮도록 ABF 등을 적층 및 경화하여 절연재(180)를 형성한다.
도 21을 참조하면, 다음으로, 레이저 드릴 등의 방법으로 제1개구(133h)와 제2개구(135h)를 형성한다. 이때, 리세스(132bh)도 형성될 수 있다. 제1 및 제2개구(133h, 135h) 형성 후에는 디스미어 처리 등을 수행할 수 있다. 다음으로, 전해도금 등을 이용하여 절연재(180) 상에와 제1 및 제2개구(133h, 135h) 상에 제2금속패턴층(134)을 형성한다. 다음으로, 제2캐리어(240)를 제거하고, 제2캐리어(240)를 제거한 영역에 필요에 따라서 패시베이션층(150)과 언더범프금속(160)과 전기연결금속(170) 등을 형성하면, 상술한 다른 일례에 따른 팬-아웃 반도체 패키지(100C)가 제조될 수 있다. 일련의 과정 역시 대면적의 판넬 레벨에서 진행될 수 있으며, 이 경우 다수의 팬-아웃 반도체 패키지(100C)를 동일한 공정을 통하여 형성할 수 있고, 이후 싱귤레이션 공정을 통하여 다수의 팬-아웃 반도체 패키지(100C)를 개별적으로 얻을 수 있는바, 생산성이 더욱 우수할 수 있다.
도 22는 도 17의 팬-아웃 반도체 패키지의 제1금속패턴층의 금속패턴의 에칭 후의 형상을 개략적으로 나타낸 단면도다.
도면을 참조하면, 상술한 바와 같이 제1금속패턴층(132)은 한층의 도체층(132b)을 리버스 형태로 배치된 후 텐팅으로 패터닝하는 것이 바람직하며, 이 경우 제1금속패턴층(132)은 종래의 도금 공정의 결과와는 다른 금속패턴의 형태를 가질 수 있다. 예를 들면, 단순히 MSAP로 금속패턴(132')을 형성하는 경우에는, (a)에서와 같이 기재(130b') 위에 시드층(132b')과 도금층(132a')이 순차적으로 배치되며, 대략 수직한 측면을 갖도록 형성된다. 또한, 단순히 텐팅으로 금속패턴(132'')을 형성하는 경우에는, (b)에서와 같이 기재(130b'') 위에 시드층(132b'')과 도금층(132a'')이 순차적으로 배치되며, 도금층(132a'')의 평균 폭이 시드층(132b'')의 평균 폭보다 좁은 테이퍼진 형태를 갖도록 형성된다. 반면, 일례에서와 같이 리버스 텐팅 공정으로 제1금속패턴층(132)의 금속패턴을 형성하는 경우에는, (c)에서와 같이 기재(130b) 위에 한 층의 도체층(132b)이 리버스 형태로 배치되며, 그 결과 제1금속패턴층(132)의 금속패턴은 매트(132b1)면과 샤이니면(132b2)의 리버스 형태를 가지면서, 상면의 폭이 하면의 폭보다 좁은 테이퍼진 형태를 가질 수 있다.
도 23은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100D)는 상술한 다른 일례에 따른 팬-아웃 반도체 패키지(100C)에 있어서, 프레임(110)이 다른 형태를 가진다. 구체적으로, 프레임(110)이 제1절연층(111a), 제1절연층(111a)의 양면에 각각 배치된 제1배선층(112a)과 제2배선층(112b), 제1절연층(111a)의 양면에 각각 배치되며 제1 및 제2배선층(112a, 112b)을 각각 덮는 제2절연층(111b)과 제3절연층(111c), 제2절연층(111b)의 제1배선층(112a)이 매립된 측의 반대측 상에 배치된 제3배선층(112c), 제3절연층(111c)의 제2배선층(112b)이 매립된 측의 반대측 상에 배치된 제4배선층(112d), 제1절연층(111a)을 관통하며 제1 및 제2배선층(112a, 112b)을 전기적으로 연결하는 제1배선비아(113a), 제2절연층(111b)을 관통하며 제1 및 제3배선층(112a, 113c)을 전기적으로 연결하는 제2배선비아(113b), 및 제3절연층(111c)을 관통하며 제2 및 제4배선층(112b, 112d)을 전기적으로 연결하는 제3배선비아(113c)를 포함한다. 프레임(110)은 보다 많은 수의 배선층(112a, 112b, 112c, 112d)를 가지는바, 연결구조체(140)를 더욱 간소화할 수 있다.
한편, 다른 일례에 따른 팬-아웃 반도체 패키지(100D) 역시 제1금속패턴층(132)은 제2금속패턴층(134)을 경유하는 경로만을 통하여 프레임(110)의 배선층(112a, 112b, 112c, 112d) 중 최상측의 배선층(112d)과 전기적으로 연결될 수 있다. 그 외에 다른 내용은 도 9 내지 도 23을 통하여 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 아래쪽 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향을 의미하는 것으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이며, 상/하의 개념은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims (16)

  1. 한층 이상의 재배선층을 포함하는 연결구조체;
    상기 연결구조체 상에 배치되며, 한층 이상의 배선층을 포함하며, 관통부를 갖는 프레임;
    상기 연결구조체 상에서 상기 관통부에 배치되며, 상기 한층 이상의 재배선층과 전기적으로 연결된 접속패드를 갖는 반도체칩;
    상기 연결구조체 상에 배치되며, 상기 프레임 및 상기 반도체칩 각각의 적어도 일부를 덮는 봉합재;
    상기 봉합재 상에 배치된 제1금속패턴층;
    상기 봉합재 상에 배치되며, 상기 제1금속패턴층을 덮는 절연재;
    상기 절연재를 관통하며, 상기 제1금속패턴층의 일부를 노출시키는 제1개구;
    상기 봉합재 및 상기 절연재를 관통하며, 상기 한층 이상의 배선층 중 최상측 배선층의 일부를 노출시키는 제2개구; 및
    상기 절연재 상에 배치되며, 상기 제1 및 제2개구로 연장되어 상기 노출된 제1금속패턴층 및 상기 최상측 배선층과 각각 연결된 제2금속패턴층; 을 포함하는,
    팬-아웃 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 제1금속패턴층은 상기 제2금속패턴층을 경유하는 경로를 통해서만 상기 최상측의 배선층과 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 제1금속패턴층은 상기 봉합재 상에 배치된 제1도체층 및 상기 제1도체층 상에 배치된 제2도체층을 포함하며,
    상기 제1도체층의 두께가 상기 제2도체층의 두께보다 두꺼운,
    팬-아웃 반도체 패키지.
  4. 제 3 항에 있어서,
    상기 제2도체층은 상기 제1도체층과 접하는 면의 표면조도가 상기 제1도체층과 접하는 면의 반대측 면의 표면조도보다 큰,
    팬-아웃 반도체 패키지.
  5. 제 3 항에 있어서,
    상기 제1개구는 상기 제2도체층을 관통하여 상기 제1도체층을 노출시키는,
    팬-아웃 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 제1금속패턴층은 한 층의 도체층으로 구성된,
    팬-아웃 반도체 패키지.
  7. 제 6 항에 있어서,
    상기 도체층은 상기 봉합재와 접하는 면의 표면조도가 상기 봉합재와 접하는 면의 반대측 면의 표면조도보다 큰,
    팬-아웃 반도체 패키지.
  8. 제 6 항에 있어서,
    상기 제1개구에 의하여 상기 도체층은 리세스를 갖는,
    팬-아웃 반도체 패키지.
  9. 제 1 항에 있어서,
    상기 제1금속패턴층은 하나 이상의 금속패턴을 포함하며,
    상기 금속패턴은 상면의 폭이 하면의 폭보다 좁은 테이퍼진 형상을 갖는,
    팬-아웃 반도체 패키지.
  10. 제 1 항에 있어서,
    상기 봉합재는 상기 연결구조체 상에 배치되며 상기 프레임 및 상기 반도체칩 각각의 적어도 일부를 덮으며 상기 관통부의 적어도 일부를 채우는 제1봉합재, 및 상기 제1봉합재를 덮는 제2봉합재를 포함하며,
    상기 제1 및 제2봉합재는 경계가 구분되는 별도의 층이며,
    상기 제1금속패턴층 및 상기 절연재는 상기 제2봉합재 상에 배치된,
    팬-아웃 반도체 패키지.
  11. 제 1 항에 있어서,
    상기 제2금속패턴층은 상기 제1 및 제2개구 각각의 벽면을 따라 일정한 두께를 갖도록 컨포멀 비아 형태로 배치된,
    팬-아웃 반도체 패키지.
  12. 제 1 항에 있어서,
    상기 제2개구는 상기 제1개구보다 높이가 크며,
    상기 제1 및 제2개구를 동일 평면으로 절단할 때, 어느 레벨에서나 상기 제2개구의 절단면의 장축의 길이가 상기 제1개구의 절단면의 장축의 길이보다 긴,
    팬-아웃 반도체 패키지.
  13. 제 1 항에 있어서,
    상기 반도체칩은 상기 접속패드가 배치된 활성면 및 상기 활성면의 반대측인 비활성면을 가지며,
    상기 반도체칩은 상기 활성면이 상기 연결구조체와 접하도록 배치된,
    팬-아웃 반도체 패키지.
  14. 제 1 항에 있어서,
    상기 프레임은 상기 연결구조체와 접하는 제1절연층, 상기 연결구조체와 접하며 상기 제1절연층에 매립된 제1배선층, 상기 제1절연층의 상기 제1배선층이 매립된 측의 반대측 상에 배치된 제2배선층, 상기 제1절연층 상에 배치되며 상기 제2배선층을 덮는 제2절연층, 및 상기 제2절연층의 상기 제2배선층이 매립된 측의 반대측 상에 배치된 제3배선층을 포함하며,
    상기 한층 이상의 배선층은 상기 제1 내지 제3배선층을 포함하며,
    상기 제1 내지 제3배선층은 상기 접속패드와 전기적으로 연결된,
    반도체 패키지.
  15. 제 1 항에 있어서,
    상기 프레임은 제1절연층, 상기 제1절연층의 양면에 각각 배치된 제1 및 제2배선층, 상기 제1절연층의 양면에 각각 배치되며 상기 제1 및 제2배선층을 각각 덮는 제2 및 제3절연층, 상기 제2절연층의 상기 제1배선층이 매립된 측의 반대측 상에 배치된 제3배선층, 및 상기 제3절연층의 상기 제2배선층이 매립된 측의 반대측 상에 배치된 제4배선층을 포함하며,
    상기 한층 이상의 배선층은 상기 제1 내지 제4배선층을 포함하며,
    상기 제1 내지 제4배선층은 상기 접속패드와 전기적으로 연결된,
    반도체 패키지.
  16. 한층 이상의 재배선층을 포함하는 연결구조체;
    상기 연결구조체 상에 배치되며, 상기 한층 이상의 재배선층과 전기적으로 연결된 접속패드를 갖는 반도체칩;
    상기 연결구조체 상에 배치되며, 상기 한층 이상의 재배선층과 전기적으로 연결되어 상하 전기적 연결경로를 제공하는 전기연결부재;
    상기 연결구조체 상에 배치되며, 상기 반도체칩 및 상기 전기연결부재 각각의 적어도 일부를 덮는 봉합재;
    상기 봉합재 상에 배치된 제1금속패턴층;
    상기 봉합재 상에 배치되며, 상기 제1금속패턴층을 덮는 절연재;
    상기 절연재를 관통하며, 상기 제1금속패턴층의 일부를 노출시키는 제1개구;
    상기 봉합재 및 상기 절연재를 관통하며, 상기 전기연결부재의 일부를 노출시키는 제2개구; 및
    상기 절연재 상에 배치되며, 상기 제1 및 제2개구로 연장되어 상기 노출된 제1금속패턴층 및 상기 전기연결부재와 각각 연결된 제2금속패턴층; 을 포함하는,
    팬-아웃 반도체 패키지.
KR1020180147488A 2018-11-26 2018-11-26 팬-아웃 반도체 패키지 Active KR102465535B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180147488A KR102465535B1 (ko) 2018-11-26 2018-11-26 팬-아웃 반도체 패키지
US16/684,936 US11152292B2 (en) 2018-11-26 2019-11-15 Fan-out semiconductor package having metal pattern layer electrically connected embedded semiconductor chip and redistribution layer
CN201911133708.3A CN111223832B (zh) 2018-11-26 2019-11-19 扇出型半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180147488A KR102465535B1 (ko) 2018-11-26 2018-11-26 팬-아웃 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20200061791A true KR20200061791A (ko) 2020-06-03
KR102465535B1 KR102465535B1 (ko) 2022-11-11

Family

ID=70770859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180147488A Active KR102465535B1 (ko) 2018-11-26 2018-11-26 팬-아웃 반도체 패키지

Country Status (3)

Country Link
US (1) US11152292B2 (ko)
KR (1) KR102465535B1 (ko)
CN (1) CN111223832B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102749213B1 (ko) * 2019-12-27 2025-01-03 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR102822949B1 (ko) * 2020-09-10 2025-06-20 삼성전자주식회사 반도체 패키지
US11830852B2 (en) * 2020-12-04 2023-11-28 Tokyo Electron Limited Multi-tier backside power delivery network for dense gate-on-gate 3D logic

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180032148A (ko) * 2016-09-21 2018-03-29 삼성전기주식회사 팬-아웃 반도체 패키지
US20180096968A1 (en) * 2016-10-04 2018-04-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR20180055570A (ko) * 2016-11-17 2018-05-25 삼성전기주식회사 팬-아웃 반도체 패키지

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI236113B (en) 2003-08-28 2005-07-11 Advanced Semiconductor Eng Semiconductor chip package and method for making the same
KR20130124858A (ko) * 2012-05-07 2013-11-15 삼성전자주식회사 반도체 패키지
US9111870B2 (en) * 2013-10-17 2015-08-18 Freescale Semiconductor Inc. Microelectronic packages containing stacked microelectronic devices and methods for the fabrication thereof
KR20160083977A (ko) * 2015-01-02 2016-07-13 삼성전자주식회사 반도체 패키지
US10636753B2 (en) * 2015-07-29 2020-04-28 STATS ChipPAC Pte. Ltd. Antenna in embedded wafer-level ball-grid array package
US9859222B1 (en) 2016-06-08 2018-01-02 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR102045236B1 (ko) 2016-06-08 2019-12-02 삼성전자주식회사 팬-아웃 반도체 패키지
KR101982044B1 (ko) * 2016-08-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
US10026681B2 (en) * 2016-09-21 2018-07-17 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR102073294B1 (ko) * 2016-09-29 2020-02-04 삼성전자주식회사 팬-아웃 반도체 패키지
US9978731B1 (en) * 2016-12-28 2018-05-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180032148A (ko) * 2016-09-21 2018-03-29 삼성전기주식회사 팬-아웃 반도체 패키지
US20180096968A1 (en) * 2016-10-04 2018-04-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR20180055570A (ko) * 2016-11-17 2018-05-25 삼성전기주식회사 팬-아웃 반도체 패키지

Also Published As

Publication number Publication date
KR102465535B1 (ko) 2022-11-11
US20200168537A1 (en) 2020-05-28
CN111223832A (zh) 2020-06-02
CN111223832B (zh) 2024-07-30
US11152292B2 (en) 2021-10-19

Similar Documents

Publication Publication Date Title
JP6738401B2 (ja) ファン−アウト半導体パッケージ
KR101892869B1 (ko) 팬-아웃 반도체 패키지
KR102071457B1 (ko) 팬-아웃 반도체 패키지
KR102098593B1 (ko) 팬-아웃 반도체 패키지 및 그 제조방법
KR102039711B1 (ko) 팬-아웃 부품 패키지
KR101942742B1 (ko) 팬-아웃 반도체 패키지
JP6580728B2 (ja) ファン−アウト半導体パッケージモジュール
KR102185706B1 (ko) 팬-아웃 반도체 패키지
KR102554690B1 (ko) 반도체 패키지
KR102586890B1 (ko) 반도체 패키지
KR102081086B1 (ko) 팬-아웃 반도체 패키지 모듈
KR102513087B1 (ko) 팬-아웃 반도체 패키지
KR101982047B1 (ko) 팬-아웃 반도체 패키지
KR102509645B1 (ko) 팬-아웃 반도체 패키지
JP2018093162A (ja) ファン−アウト半導体パッケージ
KR20200035600A (ko) 팬-아웃 반도체 패키지
KR20200114084A (ko) 반도체 패키지
KR102632367B1 (ko) 반도체 패키지
KR20200057358A (ko) 팬-아웃 반도체 패키지
KR102538180B1 (ko) 패드 오픈 구조체 및 이를 포함하는 반도체 패키지
KR20200009623A (ko) 팬-아웃 반도체 패키지
KR20200044497A (ko) 팬-아웃 반도체 패키지
KR20200073616A (ko) 반도체 패키지
KR102509644B1 (ko) 패키지 모듈
KR20200134094A (ko) 전자 부품 모듈

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 4

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000