KR20200063181A - 열적 관통 접속부를 포함한 인쇄회로기판의 제조 방법, 그리고 인쇄회로기판 - Google Patents

열적 관통 접속부를 포함한 인쇄회로기판의 제조 방법, 그리고 인쇄회로기판 Download PDF

Info

Publication number
KR20200063181A
KR20200063181A KR1020207012018A KR20207012018A KR20200063181A KR 20200063181 A KR20200063181 A KR 20200063181A KR 1020207012018 A KR1020207012018 A KR 1020207012018A KR 20207012018 A KR20207012018 A KR 20207012018A KR 20200063181 A KR20200063181 A KR 20200063181A
Authority
KR
South Korea
Prior art keywords
solder
solder resist
thermal
bore holes
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020207012018A
Other languages
English (en)
Other versions
KR102416156B1 (ko
Inventor
에릭 에드링거
Original Assignee
제트카베 그룹 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제트카베 그룹 게엠베하 filed Critical 제트카베 그룹 게엠베하
Publication of KR20200063181A publication Critical patent/KR20200063181A/ko
Application granted granted Critical
Publication of KR102416156B1 publication Critical patent/KR102416156B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09572Solder filled plated through-hole in the final product
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09627Special connections between adjacent vias, not for grounding vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09636Details of adjacent, not connected vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/045Solder-filled plated through-hole [PTH] during processing wherein the solder is removed from the PTH after processing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0455PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

인쇄회로기판(1) 내에서, 열적 관통 접속부(19)들은 인쇄회로기판의 캐리어 플레이트(10)의 하면(A)과 상면(B) 사이에 하기 단계들을 통해 형성된다. - 하면(A) 및 상면(B) 상에 각각 하나의 솔더 레지스트 마스크(21, 31)를 도포하는 도포 단계; 하면(A) 상에 솔더를 도포하고 솔더를 리플로우 솔더링하는 도포 및 리플로우 솔더링 단계이며, 솔더는 보어홀(20)들 내로 침투하여 하면(A) 상에서 각각의 보어홀들의 테두리부(22)보다 더 돌출되는 볼록한 메니스커스(26)들을 형성하게 하는 상기 도포 및 리플로우 솔더링 단계; 및 솔더 레지스트 재료가 존재하지 않으며 상면 상에서 적어도 하나의 전자 부품(17)과 접촉하도록 기결정되어 있으면서 각각은 열적 관통 접속부들 중 적어도 하나를 포함하는 영역(35)들을 상면(B) 상에 생성하는 생성 단계. 그에 뒤이어, 상면(B)에서 상기 영역(35)들 상에는 전기 부품(17)들이 장착될 수 있다. 제1 솔더 레지스트 마스크(21)는 각각 하면 상의 각자의 보어홀(20)의 테두리부 둘레에 솔더 레지스트가 없는 영역(23)을 포함한다.

Description

열적 관통 접속부를 포함한 인쇄회로기판의 제조 방법, 그리고 인쇄회로기판
본 발명은 안쪽에 사전 형성된 복수의 보어홀(borehole)을 포함하는 캐리어 플레이트(carrier plate)에서 출발하여 인쇄회로기판에서 열적 관통 접속부들(thermal through-connection)을 생성하기 위한 방법에 관한 것이며, 복수의 보어홀은 캐리어 플레이트의 하면(underside)과 상면(upper side) 사이에 형성되고 각각 열적 관통 접속부들이 생성될 위치들에 위치된다.
또한, 본 발명은 인쇄회로기판의 캐리어 플레이트 내에 형성되는 복수의 열적 관통 접속부를 포함하는 인쇄회로기판에 관한 것이며, 복수의 관통 접속부는 캐리어 플레이트의 하면과 상면 사이에 형성된 보어홀들을 따라서 연장된다.
본원에서 고려되는 유형의 인쇄회로기판들은 전자 산업에서 여전히 사용되고 있다. 인쇄회로기판들은 -하기에서 대개 "전자 부품들" 또는 짧게 "부품들"이라고도 하는- 복수의 전자 컴포넌트들을 일반적으로 캐리어의 일측 면 상에서 지지하는 캐리어 플레이트를 포함한다. "전자 부품"이란 용어는, 집적 회로들을 포함하는 칩들(chip), 디지털 또는 아날로그 프로세서들, 그리고 LED와 같은 보다 더 간단한 구성요소들, 저항기들 등과 같이 스트립 도체들과 전기 연결될 수 있는 모든 전기 컴포넌트를 포함하는 정도로 해석되어야 한다.
부품들을 지지하는 인쇄회로기판 내지 캐리어 플레이트의 면은 본원 공개 명세의 범위에서 "상면"으로서 지칭되며, 이런 상면에 대향하여 위치하는 면은 "하면"으로서 지칭된다. 부품들을 위한 전기 연결 라인들 및 경우에 따른 다른 배선들(wiring)은 인쇄회로기판의 두 면 상에 위치될 수 있으며, 전형적인 방식으로는 주로 하면 상에 위치될 수 있다. 부품들의 양면 장착부를 포함하는 인쇄회로기판의 경우, 본원 공개 명세서에서는 맨 먼저 부품들이 장착되는 면이 "하면"으로서 지칭된다. 또한, 특별한 사례들에서, 캐리어 플레이트의 여러 영역의 경우, 예컨대 부품들이 소정의 영역들에서 바람직하게는 대향하는 면(상기 영역들에서는 상면으로서 지칭되고 그렇지 않으면 하면으로서 지칭되는 면) 상에 장착되어야 한다면, 하면과 상면의 역할은 바뀔 수도 있다.
캐리어 플레이트의 몸체는, 종래 방식으로 플라스틱 재료로, 또는 FR4, 에폭시 수지/유리 섬유 재료와 같은 복합 재료로 구성되며, 적합한 인쇄회로기판 재료들은 공지되어 있다.
예컨대 "상부", "하부", "전방", "그 아래", "그 위" 등과 같은 위치 또는 배향과 관련한 용어들은 본원 명세서에서 오직 간소화를 위해서만 선택된 것이며, 그리고 특히 도면에서의 설명에 관련된 것이지만, 그러나 반드시 사용 위치 또는 장착 위치에는 관련되지 않는다. 특히 상면 및 하면이란 용어들은 본원 명세서 및 청구범위에서 오직 캐리어 플레이트의 면들의 식별을 위해 이용될 뿐이고 제한하는 것으로서 해석되지 않아야 한다. 자명한 사실로서, 회로 캐리어(circuit carrier)는 반대되는 경우와 같은 모든 다른 가능한 배향들로도 직립 방식으로, 또는 비스듬하게 이용될 수 있거나, 또는 장치들 내에 장착될 수 있다.
부품들은 작동 동안 불가피한 전력 손실로 인해 열을 발생시키기 때문에, 일반적으로 부품들이 파괴될 때까지 부품들의 저하를 방지하기 위해 열의 충분한 방출이 보장되어야 한다. 단지 매우 간단한 사례들에서만, 인쇄회로기판 내에서 에워싸는 공기 및 열 전도를 통한 냉각만으로도 충분하지만, 대개는 수동적 또는 능동적 냉각을 위한 추가적인 조치들이 강구되어야 한다. 열 부하를 받는 부품들에서부터 열 방출의 공지된 접근법은 열적 관통 접속부들이며, 이들 열적 관통 접속부는 종종 "열적 비아(thermal via)"라고도 하며, 보통은 줄여서 "비아"로만 지칭된다. 비아는, 인쇄회로기판을 통해 횡방향으로 열 수송을 수월하게 하고 인쇄회로기판 재료의 열적 저항을 극복하기 위해, 인쇄회로기판 상면에서부터 인쇄회로기판 하면 상으로 열적(및 일반적으로는 전기적) 전도성 연결부를 나타낸다.
산업 적용 분야들은 보통 양면에 인쇄회로기판의 매우 촘촘한 장착을 제공한다. 이제 상기 인쇄회로기판을 열적으로 최적화하고 이를 위해 비아들을 통해 관통 접속부들을 삽입하고자 한다면, 보통은, 예컨대 비아들이 부품을 직접 냉각해야 하거나, 또는 다른 위치에서는 비아들을 위한 장소가 가용하지 않기 때문에, 상기 관통 접속부들은 부품의 바로 아래에 위치되어야 한다. 이런 경우, 대개, 제2 면의 경우 부품이 이미 (전면에서부터) 솔더링(soldering)되거나 솔더로 충전된 관통 접속부의 배면 상에 장착되어야 하는 솔더 유동(solder flow) 동안, 관통 접속부가 야기하는 비평면성(unevenness)으로 인해, 솔더링 과정을 위한 솔더의 용착(deposition)은 예컨대 페이스트 인쇄(paste print)에 의해 전혀 불가능하거나, 또는 어렵게만 가능하고, 그리고/또는 장착될 부품들은 더 이상 적합하게 정의된 방식으로 안착될 수 없다는 문제가 발생한다.
비아의 생성을 위한 공지된 해결책들은 구리 또는 에폭시 페이스트의 충전을 제공한다. 그러나 이렇게 충전된 비아들은 현저한 추가 경비 및 이에 수반되어 증가되는 비용과 결부된다. 그 대안으로서, 비아들을 충전 없이 그대로 두는 점도 공지되어 있지만, 그러나 충전되지 않은 비아들은 낮은 열 전도로 인해 만족스럽지 못하다.
그러므로 본 발명의 과제는, 비록 비아들이 마찬가지로 전자 부품들이 부착(장착)되는 위치들 상에 밀접하게 배치된다고 하더라도, 공정에 안정적이고 신뢰성이 있음에도 비용을 절약하는, 비아들을 포함한 인쇄회로기판을 제조하기 위한 방법을 제공하는 것에 있다.
상기 과제는, 도입부에 언급한 유형의 방법에 있어서, 하기 단계들을 포함하는 상기 방법에 의해 해결된다.
- 하면 및 상면 상에 각각 제1 및 제2 솔더 레지스트 마스크를 도포하는 도포 단계이며, 제1 솔더 레지스트 마스크는 보어홀들이 사전 형성된 조건에서 각각 하면 상에서 각자의 보어홀의 테두리부의 둘레에 솔더 레지스트가 없는 자유 영역을 포함하며, 제2 솔더 레지스트 마스크는 적어도 대부분에서, 바람직하게는 사전 형성된 보어홀들 중 각자의 보어홀에서 각각 적어도 상면 상의 보어홀의 테두리부에까지 닿되, 제2 솔더 레지스트 마스크가 테두리부를 넘어 개구부의 영역 안쪽으로 돌출되는 점을 배제하지 않는, 상기 도포 단계;
- 하면 상에 솔더를 도포하고 솔더를 리플로우 솔더링하는 도포 및 리플로우 솔더링 단계이며, 솔더는 보어홀들 내로 침투하여 하면 상에서는 각각의 보어홀들의 테두리부보다 더 돌출되는 볼록한 메니스커스들을 형성하는, 도포 및 리플로우 솔더링 단계; 및
- 적어도 상면 상에서 적어도 하나의 전자 부품과 접촉하도록 기결정되어 있으면서 각각은 열적 관통 접속부들 중 적어도 하나를 포함하는 영역들에서 제2 솔더 레지스트 마스크를 제거하는 것을 통해, 상면 상에서 상기 영역들을 노출시키는 노출 단계.
이런 기술적 해결책은, 솔더링 공정 중에, 공정에 안정적으로 -다시 말해 연면 전류(creepage current) 또는 단락을 야기할 수 있는 솔더 볼들(solder balling), 및 솔더 재료의 다른 형태 변형부들을 방지하면서- 비아들 내에 솔더를 충전하고 이미 충전된 비아들 상에 부품들의 장착을 실행하는 것을 가능하게 하는 제조 공정을 제공한다. 비아들의 충전 재료로서 솔더의 이용은, 분명히 구리 또는 다른 페이스트의 위쪽에 위치하는 비아들을 통한 높은 열 전도를 얻게 해준다. 또한, 본 발명은 제1 리플로우 솔더링 과정 후 추후의 솔더 레지스트 비존재부 역시도 제공하며, 그럼으로써 부품들의 장착을 위한 솔더 패드("pad")의 범위 한정이 가능해진다. 이런 기술적 해결책을 통해, 충전된 비아들 상에서 장착의 보다 더 적합한 품질 역시도 달성되되, 부품들의 경동 또는 불충분한 페이스트 인쇄는 방지될 수 있다.
본 발명에 따른 방법의 보다 더 바람직한 구현예에 따라서, 바람직하게는 제1 솔더 레지스트 마스크 내에는 솔더 레지스트가 없는 자유 영역들이 환형으로 형성된다. 이런 경우, 많은 사례에서 게다가 유효하게는 직접 인접하는 보어홀들의 자유 영역들이면서 솔더 레지스트가 없는 상기 자유 영역들은 상호 간에 접촉하며, 그럼으로써 자유 영역들 사이에는 솔더 레지스트를 포함한 구역들이 형성되게 되고, 이들 구역은 바람직하게는 오목한 곡선 세그먼트들을 통해 범위 한정되는 4각형 또는 삼각형의 형태를 보유한다.
상면 상에서 노출의 실행을 수월하게 하고 상면 상에서 마스크의 포지셔닝의 부정확성에 대한 공차를 높이기 위해, 적합하게는, 제2 솔더 레지스트 마스크는 전술한 보어홀들 중 적어도 일부분에서 테두리부 위쪽에 도달할 수 있고 그곳에서 각각 독립해 있으면서 안쪽으로 돌출된 하나의 링을 형성할 수 있다. 또한, 이는, 상면으로 향하는 각각의 개구부 상에서 솔더 테두리부의 보다 더 적합한 범위 한정을 달성하고, 특히 솔더의 의도하지 않는 유출을 방지한다.
그 대안으로, 제2 솔더 레지스트 마스크는 전술한 보어홀들 중 적어도 일부분에서 거의 테두리부에까지 닿을 수 있거나, 또는 보다 더 바람직하게는 보어홀의 테두리부와 동일 평면에 놓일 수 있다. 이는, 솔더 레지스트 재료의 절약 사용을 달성하고 비존재 영역들을 생성하기 위한 솔더 레지스트 마스크의 추후의 가공을 수월하게 한다.
솔더링 과정의 보다 더 용이한 취급을 위해, 적합하게는, 캐리어 플레이트는 솔더를 도포하는 도포 단계 동안 하면이 상부 방향으로 배향되는 방식으로 파지될 수 있다.
본 발명에 따른 방법은, 그에 뒤이어 실행되는 추가 단계로서, 상면에 장착이 수행되는, 요컨대 접촉을 위한 노출된 영역들 상에서 적어도 하나의 부품이 상면에 장착되는, 상기 추가 단계를 통해 보충될 수 있다.
또한, 적합하게는, 하면 상에서 솔더의 리플로우 솔더링 단계 동안 발생하는 메니스커스들은 각각 보어홀들 위쪽에 볼록한 구면(convex spherical surface)을 형성한다. 메니스커스란 용어는 본원에서 (액상이거나, 또는 다시 고형화된) 솔더의 만곡된 표면을 의미하며, 메니스커스의 형태는 보다 더 바람직하게는 구면-다시 말해 볼 구면 또는 타원형 구면의 형태를 보유하지만, 반드시 그럴 필요는 없으며, 일반적으로는 평탄화될 수 있으며, 경우에 따라서는 각각의 적용을 위해 적합한 점에 한해 약간 움푹 들어갈 수도 있다. 그와 동시에, 구면으로서 메니스커스의 형성은 메니스커스들의 큰 표면 및 메니스커스들의 표면의 적합하게 정의된 형상을 달성하며, 이는 열 방출을 위한 목표하는 구성을 수월하게 한다. 또한, 예컨대 추후에 메니스커스들 상에 열 전도 페이스트를 통해 열 방출 요소들이 도포된다면, 큰 표면은 보다 더 적합한 성능의 열 소산 또는 열 방출에 기여한다.
그에 추가로, 미리, 금속으로, 바람직하게는 예컨대 구리처럼 높은 전기 전도도를 갖는 금속으로 사전 형성된 보어홀들을 라이닝(lining)하는 추가 단계가 실행될 수 있으며, 그리고 바람직하게는 상기 라이닝 단계는 갈바닉 방법을 통해 수행될 수 있다.
비아들의 신뢰성 있는 충전을 적시에 달성하기 위해, 유효하게는, 솔더의 리플로우 솔더링 단계 동안, 솔더가 그 내로 침투하는 보어홀들은 솔더를 통해 충전된다. 마찬가지로, 유효하게는, 메니스커스들은 솔더 재료를 통해 형성되고, 이 솔더 재료는 그와 동시에 보어홀들을 충전한다. 본 구현예는 매우 우수한 열적 성능을 갖는 비아들을 달성한다.
동일하게, 본 발명의 기초가 되는 과제는, 인쇄회로기판에 있어서, 하면 상의 열적 관통 접속부들이 각각의 보어홀들의 테두리부보다 더 돌출되는 볼록한 메니스커스들을 포함하고, 상면 상에는 솔더 레지스트 마스크가 존재하지 않는 비존재 영역들이 제공되되, 상기 영역들에는 상면 상에서 적어도 하나의 전자 부품과 접촉하기 위한 솔더 재료가 마련되며, 그리고 상기 영역들은 열적 관통 접속부들 중 적어도 하나와 솔더로 연결되어 있는, 상기 인쇄회로기판에 의해 해결된다.
본원의 인쇄회로기판의 또 다른 바람직한 형성예들은, 본 발명에 따른 방법의 개선예들에서 기인하는 형성예들에 상응한다. 특히 본원의 인쇄회로기판의 경우, 그 외에도 하면 상의 메니스커스들은 원형일 수 있으며, 바람직하게는 직접 인접하는 보어홀들의 메니스커스들은 상호 간에 접촉하며, 상기 메니스커스들 사이에는 각각 솔더 레지스트를 포함한 구역들이 위치하고, 이 구역들은 바람직하게는 오목한 곡선 세그먼트들을 통해 범위 한정되는 사각형 또는 삼각형의 형태를 보유한다.
요컨대 본 발명은 하기 장점들을 달성한다.
● 높은 열적 성능,
● 비아들을 충전하는 것을 통한 오직 적은 추가 비용,
● 패드들 내에서 비아들을 위한 충전의 신뢰성,
● 다른 적용들을 위해서도 비존재부의 사용 가능성,
● 필요한 경우, 솔더 레지스트 마스크의 추후의 변경 가능성, 및
● 비아들이 적시에, 즉 이미 (HAL 마감(finish)에 의한) 금속화(metallization) 동안 솔더로 충전될 수 있는 가능성.
또 다른 장점들과 함께 본 발명은 하기에서 도면들에 도시되어 있는 예시의 실시형태들에 따라서 설명된다. 도면들에는, 각각 도시된 캐리어 플레이트가 단면도들의 시퀀스에 따라서 개략적인 형태로 도시되어 있다.
도 1은 본 발명의 제1 실시형태의 캐리어 플레이트를 도시한 도면이며, 캐리어 플레이트는 일시적으로 뒤집혀 있으며, 그럼으로써 캐리어 플레이트의 하면이 상부 방향으로 향해 있다.
도 2는 솔더 레지스트 마스크들이 도포되어 있는 캐리어 플레이트를 도시한 도면이며, 더욱 정확하게 말하면 부분도 (a)는 캐리어 플레이트의 단면도이고, 부분도 (b)는 캐리어 플레이트의 하면의 상면도이다.
도 3은 솔더를 도포하고 리플로우 솔더링하는 단계를 도시한 도면이다.
도 4는 리플로우 솔더링 단계를 통해 달성되어 캐리어 플레이트 내의 보어홀들이 충전되어 있는 상태를 도시한 상태도이다.
도 5는 앞서 캐리어 플레이트가 뒤집힌 조건에서, 상면에서 영역들을 노출시키는 후속 단계를 도시한 도면이다.
도 6은 캐리어 플레이트에 전자 부품들을 장착하는 추가 단계를 도시한 도면이다.
도 7은 그에 따라 수득된 인쇄회로기판을 도시한 도면이다.
도 8은 본 발명의 제2 실시형태에 따른, 솔더 레지스트 마스크들을 포함한 캐리어 플레이트를 도시한 도면이다.
자명한 사실로서, 본원에서 기술되는 실시형태들은 오직 설명을 위해서만 이용될 뿐, 본 발명에 대해 제한하는 것으로서 해석되어서는 안 되며, 오히려 통상의 기술자가 본원 명세서에 근거하여 알 수 있는 모든 구성은 본 발명의 보호 범위에 속하며, 보호 범위는 청구범위를 통해 결정된다.
하기 도면들에서, 동일하거나 유사한 요소들에 대해서는 보다 더 간단한 설명 및 도해를 목적으로 동일한 도면부호들이 사용된다. 그 밖에도, 청구범위에서 사용되는 도면부호들은 오직 청구범위의 판독성 및 본 발명의 이해를 수월하게 하는 것이며, 그리고 어떠한 경우에도 본 발명의 보호 범위를 침해하는 특성을 갖지 않는다.
도 1에는, 제1 실시예에서 제조 방법을 위한 출발점으로서 이용되는 캐리어 플레이트(101)가 도시되어 있다. 도 1 및 후속 도면들에 도시된 단면도들은, 각각 도 2(a)에서 단면 평면 2-2에 상응하는 단면 평면을 따르면서 일렬의 보어홀들을 통과하는 단면에 상응하되, 각각 캐리어 플레이트의 동일한 부분 피스는 제조 방법의 연속되는 단계들에서 도시되어 있다.
캐리어 플레이트(101)는 베이스 플레이트(10), 예컨대 단층 또는 다층 FR4 플레이트를 포함하며, 인쇄회로기판을 위한 베이스 플레이트로서의 FR4 플레이트는 잘 알려져 있다. 캐리어 플레이트의 두 표면은 하면(A) 및 상면(B)에 상응한다. 여기서 주지할 사항은, 도 1 내지 4의 도면들에서 캐리어 플레이트가 "뒤집혀" 배향되어 있다는 점이며, 다시 말하면 하면(A)이 상부 방향으로 향하고 상면(B)은 하부 방향으로 향해 있다. 상면(B)은 도입부에 설명한 것처럼 캐리어 플레이트의 단면 장착 시 전자 부품들이 제공되는 면이다(도 6 비교). 또한, 제조할 인쇄회로기판의 적용 레이아웃에 따라서, 캐리어 플레이트의 여러 영역에 대해, 예컨대 부품들이 소정의 영역들에서 대향하는 면 상에도 장착된다면, 하면과 상면의 역할은 뒤바뀔 수도 있다.
캐리어 플레이트(101)의 베이스 플레이트(10) 내에는 복수의 보어홀이 형성되어 있으며, 이들 보어홀 중에서 도 1에는 4개의 보어홀(11, 12, 13, 14)이 대표적으로 도시되어 있으며, 그리고 상기 보어홀들은 적합한 공지된 방법에 의해 제조되었다. 일반적으로, 캐리어 플레이트 상의 보어홀들은 사전에 결정된 2차원 배열로 위치된다. 2차원 배열에서의 위치들은 각각 적용 및 요건에 따라 각각 비아들(열적 관통 접속부들)이 생성되어야 하는 위치들에서 선택되지만, 그러나 비아들 내지 보어홀들의 실제 위치들은 본 발명을 위해 그 이상 중요하지 않다. 보어홀(11 ~ 14)들(및 동일하게 도 2(b)의 보어홀(211 ~ 214)들)에는 각각 자체의 도면부호들이 부여되어 있지만, 그러나 상기 보어홀들은 본원 공개 명세의 목적을 위해 동일한 유형으로 형성된다.
보어홀(11 ~ 14)들은 바람직하지만, 그러나 필연적이지 않은 방식으로, 금속 라이닝(코팅층)(15)을 구비한다. 코팅층(15)의 금속 재료는 바람직하게는 높은 전기 전도도를 보유한다. 바람직한 재료들은 예컨대 구리, 알루미늄 또는 탄소 코팅층이다. 상기 라이닝은 예컨대 베이스 플레이트(10) 내에 보어홀들의 구성 직후에 적합하고 공지된 방법을 통해, 예컨대 갈바닉 방법을 통해 제조된다. 라이닝(15)은 도면들에 명확성을 위해 과장된 두께로 도시되어 있다.
이제 캐리어 플레이트(101) 상에는 양면에 솔더 레지스트 마스크(21, 31)들이 도포된다. 이를 통해, 도 2(a)의 단면도에서 알 수 있는 것처럼, 캐리어 플레이트(102)의 하면(A) 상의 제1 솔더 레지스트 마스크(21)와, 캐리어 플레이트(102)의 상면(B) 상의 제2 솔더 레지스트 마스크(31)를 포함하는 도 2에 도시된 캐리어 플레이트(102)가 제공된다. 솔더 레지스트 마스크(21, 31)들의 높이는 도면들에 명확성을 목적으로 과장되어 도시되어 있으며, 그리고 다수의 실시형태들에서 도시된 것보다 분명하게 더 작다. 본원의 방법의 추후 단계에서 비아들의 평면 충전을 가능하게 하기 위해, 솔더 레지스트 마스크(21, 31)들 내에는 노출된 영역들이 제공되며, 그럼으로써 솔더 레지스트 마스크들은 각각 적어도 상면 내지 하면 상의 보어홀(11 ~ 14)들의 개구부들에 상응하는 구역들을 제외하게 된다.
도 2(b)에는, 제1 솔더 레지스트 마스크(21)의 잘라낸 한 부분이 캐리어 플레이트(102)의 상면도로 도시되어 있다. -도 2(b)에는 보어(11 ~ 14)들을 넘어 평행하게 배치된 제2 열의 보어(211, 212, 213, 214)들 역시도 도시되어 있는- 각자의 보어는 하면 상에서 개구부 내로 통해 있되, 이 개구부의 테두리부는 도 2(b)에서는 각각 하나의 원으로서 보인다(예: 보다 더 작은 원(22)). 테두리(22)들의 각자 둘레에는, 솔더 레지스트 비존재부(23)가 제공되며, 그럼으로써 비존재 영역은 각각 보다 더 큰 원(24)으로서 도시된 외부 테두리부까지 잔존하게 된다. 바람직하게 비존재 영역(23)들은, 가능하고 제공된 전자 구조부와 호환 가능한 점에 한해, 직접 인접하는 보어홀(11, 12, 212, 211; 13, 14, 214, 211)들의 외부 테두리부(24)들이 상호 간에 접촉하도록 상호 간에 촘촘하게 배치된다. 상기 유형으로 직접 인접하는 보어홀들 사이에는 각각 솔더 레지스트 마스크의 습윤화될 수 없는 구역(25)이 잔존하며, 요컨대 상기 구역(25)은 도시된 실시예에서 마름모 또는 "다이아몬드"의 형태를 갖는다. 상기 구역(25)들은, 추후의 단계에서 노출된 영역들 내에 수용되는 솔더의 양을 제한하기 위해, 그리고 솔더의 표면을 보다 더 적합하게 범위 한정하기 위해 제공된다. 일반적으로, 복수의 비존재 영역들에 의해 한정되는 상기 구역의 형태는 "오목한 다각형"에 상응하며, 다시 말하면 오목한 곡선 세그먼트들, 특히 원호 부분들(circular segment)로 형성되는 다각형 모습, 대개는 오목한 사각형 또는 오목한 삼각형에 상응한다. 따라서, 상기 "오목한 다각형"의 경우, 직선의 에지들 대신, 언급한 오목한 곡선들 내지 원호 부분들이 나타난다. 그러나 전자 레이아웃에서 그들 사이에 전기 접점이 실현되어서는 안 되는 곳인 비아들을 위해 제공되는 비존재 영역들 사이에는 사전에 결정된 최소 폭을 갖는 웨브(web)가 잔존한다. 최소 폭의 값은 각각 레이아웃 설정 값들에 따라 결정되며, 표준 값은 예컨대 100㎛이지만, 그러나 50㎛ 이하일 수도 있다. 일반적으로, 생성된 비아들 간의 전기 분리를 보장하는 값이 선택된다. 이런 사례들에서, "오목한 다각형들"은 상기 유형의 전기 분리된 비아들 사이에 위치하는 첨단들 상에서 언급한 웨브들 내로 뻗어나가며, 그리고 그에 따라 상기 웨브들을 통해 경우에 따라 상호 간에 연결된다.
상면-솔더 레지스트 마스크(31)- 상에도, 테두리부(32)들에 상응하는 보어홀들의 개구부들의 위치들에도 비존재부들이 제공된다. 그러나 여기서 상면(B) 상의 솔더 레지스트 마스크(31) 내에서 비존재부는 보다 더 바람직하게는 최대한 작게 형성되며, 이는, 솔더의 제1 리플로우 솔더링 단계 후에 보어홀들 내에 위치하는 솔더 재료가 상면의 표면보다 더 돌출되는 점을 방지해야 한다(도 4 비교). 따라서, 솔더 레지스트 마스크(31)는 보다 더 바람직하게는 적어도 상면(B) 상에서 보어홀들의 테두리부(32)들에까지 도달한다. 도시된 실시형태에서, 비존재부는, 제2 솔더 레지스트 마스크(31)의 테두리부(33)가 보어홀의 테두리부(32)와 동일 평면에 놓이는 방식으로 형성된다. 따라서, 여기서, 각자의 보어홀의 경우, 솔더 레지스트 마스크(31)의 테두리부(33)는 보어홀 테두리부(32)에 상응한다. 그 대안으로, 미도시한 실시 변형예에서, 테두리부(32) 둘레에서 협폭의 비존재 영역 역시도 제외될 수 있으며, 그럼으로써 솔더 레지스트 마스크의 테두리부는 거의 테두리부(32)에 닿게 되며, 요컨대 보어홀의 개구부 위쪽에서 생성되는 메니스커스가 상면 측 솔더 레지스트 마스크(31)의 표면보다 더 돌출되지 않도록 하기 위해, 테두리부(32)까지 잔존하는 간격은 작다.
솔더 레지스트 마스크(21) 내에서 예시의 치수들의 경우, 개구부(22, 32)들의 지름이 0.35㎜인 조건에서 비존재 영역(23)들의 지름은 0.7㎜이다.
도 8에서 캐리어 플레이트(103)의 단면도로 도시되어 있는 바람직한 실시 변형예에서, 상면(B) 상의 솔더 레지스트 마스크는, 솔더 레지스트 마스크(38)가 보어홀들의 테두리부(32)들 위쪽에서 각각의 개구부들 안쪽으로 돌출되는 정도로 변형될 수 있다. 따라서, 솔더 레지스트 마스크(38)는 상기 보어홀들의 경우 각각 독립해 있으면서 안쪽으로 돌출된 하나의 링(34)을 형성한다. 상기 링(34)은, 비아 내에 의도하지 않은 공극(void)을 야기할 수도 있는 사항인 솔더의 의도하지 않은 유출을 예방한다. 상기 유형의 돌출된 링(34)들은, 모든 보어홀에, 또는 보어홀들 중 일부분에 제공될 수 있다. 그 밖의 점에서 도 8의 캐리어 플레이트(103)는 도 2의 캐리어 플레이트(102)에 상응한다.
비아들은 바람직한 방식으로 솔더 레지스트에 의해 폐쇄되지 않는데, 그 이유는 이런 점이 비아 내에 공기 폐색(air lock)이 발생하여 효율적인 충전을 약화시키는 점을 방지하기 때문이다. 따라서, 솔더 레지스트 마스크(31, 38)는, 솔더가 개구부들을 넘어 유출될 수 있는 점을 방지하며, 그리고 그와 동시에 (테두리부(33 또는 34)들에 따르는) 잔존하는 개구부들 자체를 통해 용제의 가스 방출이 가능해진다. 이는, 의도하지 않는 공극들(공동부들)을 포함하지 않은 비아들의 형성을 보장한다.
그런 다음, 도 3을 참조하면, 다음 단계에서, 요컨대 제1 리플로우 솔더링 유동 중에 예컨대 공지된 SMT 방법에 의해 하면(A) 상에 솔더(16)가 도포된다. 도 3에서, 솔더(16)는 파선 빗금이 있는 직사각형을 통해 상징적으로 도시되어 있다. 바람직하게 캐리어 플레이트는 적어도 상기 단계 동안 하면(A)이 상부 방향으로 배향되어 파지된다. 리플로우 솔더링 동안 솔더(16)는 보어홀(11, 12, 13, 14)들 내로 침투하되, 솔더는 솔더 레지스트 마스크(21, 31)들의 테두리부들에까지 전진한다.
이렇게 수득되는 캐리어 플레이트(104)의 상태는 도 4에 도시되어 있다. 솔더는 바람직한 방식으로 하면(A) 상에서 솔더 레지스트 마스크(21)의 비존재 영역(23)들의 테두리부(24)들에까지 전진하며, 그럼으로써 대체로 충전된 보어홀(30)들이 수득되게 된다. 이런 경우, 솔더(16)는 보어홀(30)들의 하면 측 테두리부(22)들보다 더 돌출되는 영역(23)들 상에 메니스커스(26)들을 형성한다. 이런 메니스커스(26)들은 보다 더 바람직하게는 솔더 재료 및 그 양의 적합한 선택을 통해 볼록한 구면들의 형태로 다수의 작은 "융기부"를 형성하는 유형의 형상을 획득한다. 이를 통해, 메니스커스들의 확대된 표면이 달성되며, 이는 열의 소산 내지 방출을 향상시킨다. 메니스커스(26)들은 자신들의 배열과 관련하여 자연히 비존재 영역(23)들(도 2(b) 참조)의 배열에 상응하며, 그럼으로써 메니스커스들은 바람직하게는 상호 간에 접촉하는 반면, 메니스커스(26)들 사이에는 앞서 기술한 솔더 레지스트를 포함한 구역(25)들이 잔존하게 된다.
경우에 따라, 본원의 방법의 일 변형예에 따라서, 도 3 및 4의 제1 리플로우 솔더링 유동 동안 동시에 (미도시한) 부품들이 하면(A) 상에 장착될 수 있다.
그와 반대로, 상면(B) 상에서는, 상기 단계에서 상기 유형의 메니스커스들이 가능하긴 하지만, 하기에서 계속하여 기술되는 것처럼, 상면을 위한 추후의 솔더 유동과 관련하여 필요하지는 않다.
그런 다음, 도 5를 참조하면, 상면(B) 상에서 영역(35)들을 노출시키는 단계가 수행된다. 이를 위해, 일반적으로, 캐리어 플레이트가 미리 뒤집힘으로써, 이제부터는 상면(B)이 상부 방향으로 향하게 하는 것이 적합하다. 영역(35)들은 사전에 결정되며, 그리고 후속 단계에서 전자 부품들이 접촉되는 영역들에 상응한다. 이런 경우, 영역(35)들 중 적어도 일부 영역은 먼저 생성되어 충전된 보어홀(30)들 중 하나 또는 복수의 보어홀의 위치들 역시도 포함한다.
이처럼 노출시키는 단계는, 영역(35)들에서 솔더 레지스트가 제거되도록 하기 위해 이용된다. 이를 위해, 솔더 레지스트 마스크(31) 중에서 영역(35)들에 위치되는 부분들은 적합하고 공지된 방법(C)에 의해, 예컨대 공지된 유형의 화학 또는 플라스마 화학 에칭 방법에 의해, 리소그래픽 방법에 의해, 또는 마킹 레이저(C)가 이용되면서 제거된다. 상기 영역(35)들의 바깥쪽에는, 적합한 방식으로, 상기와 같이 가공된 솔더 레지스트 마스크(37)의 솔더 레지스트가 잔존한다.
그런 다음, 도 6에 도시된 것처럼, 다음 단계에서, 상면(B) 상에서 제2 리플로우 솔더링 유동이 예컨대 공지된 SMT 방법에 의해 수행된다. 이런 경우, 상면은 다시금 공지된 유형에 따라서 솔더 재료(36)로 인쇄되며, 그리고 상면에는 부품들이 장착되는데, 도 6에는 일반적으로 임의의 개수의 부품들에 대해 대표적으로 하나의 부품(17)이 도시되어 있다. 따라서, 솔더(36)는 리플로우 솔더링 동안 노출된 영역(35)들 내로 침투하며, 그리고 다른 한편으로 부품(17)들의 접촉면(18)들과 연결된다. 이로써, 충전된 보어홀(20)들과 접촉면(18)들의 직접적인 연결이 달성된다.
도 7에는, 상기와 같이 수득된 인쇄회로기판(1)이 도시되어 있다. 보어홀(20)들 대신에, 이제부터는, 솔더 재료로 충전되어 있는 다수의 비아(19)가 형성되며, 솔더 재료는 중단 없이 상면(B)(및 경우에 따라 하면(A); 미도시) 상에서 부품(17)들의 접촉면(18)들까지 도달하며, 그리고 이렇게 부품들의 우수한 열적 및 경우에 따른 전기적 접촉을 보장한다.
따라서, 본 발명에 따른 방법은, 비아(19)들이 부품(17)들 바로 아래쪽에 위치를 가지지만 그럼에도 목표한 바대로 충전될 수 있게 하며, 이와 동시에 SMT 공정 중에 페이스트 인쇄의 성능 저하, 또는 부품(17)들의 경동은 감수하지 않아도 된다.

Claims (13)

  1. 안쪽에 사전 형성된 복수의 보어홀(11, 12, 13, 14)을 포함하는 캐리어 플레이트(101)에서 출발하여 인쇄회로기판에서 열적 관통 접속부(19)들을 생성하기 위한 방법으로서, 복수의 보어홀은 캐리어 플레이트(101)의 하면(A)과 상면(B) 사이에 형성되고 각각 열적 관통 접속부들이 생성될 위치들에 위치되는, 상기 열적 관통 접속부의 생성 방법에 있어서, 상기 방법은,
    - 상기 하면(A) 및 상기 상면(B) 상에 각각 제1 및 제2 솔더 레지스트 마스크(21, 31)를 도포하는 도포 단계이며, 상기 제1 솔더 레지스트 마스크(21)는 보어홀(11 ~ 14)들이 사전 형성된 조건에서 각각 상기 하면 상에서 각자의 보어홀의 테두리부(22)의 둘레에 솔더 레지스트가 없는 자유 영역(23)을 포함하며, 상기 제2 솔더 레지스트 마스크(31)는 적어도 대부분에서, 바람직하게는 상기 사전 형성된 보어홀(11 ~ 14)들 중 각자의 보어홀에서 각각 적어도 상기 상면 상의 보어홀의 테두리부(32)에까지 닿는, 상기 도포 단계;
    - 상기 하면(A) 상에 솔더(16)를 도포하고 솔더를 리플로우 솔더링하는 도포 및 리플로우 솔더링 단계이며, 상기 솔더는 보어홀(11 ~ 14)들 내로 침투하여 하면(A) 상에서는 각각의 보어홀들의 테두리부(22)보다 더 돌출되는 볼록한 메니스커스(26)들을 형성하는, 도포 및 리플로우 솔더링 단계; 및
    - 적어도 상기 상면 상에서 적어도 하나의 전자 부품(18)과 접촉하도록 기결정되어 있으면서 각각은 열적 관통 접속부들 중 적어도 하나를 포함하는 영역들에서 상기 제2 솔더 레지스트 마스크(31)를 제거하는 것을 통해, 상기 상면(B) 상에서 상기 영역(35)들을 노출시키는 노출 단계;를 포함하는 것을 특징으로 하는 열적 관통 접속부의 생성 방법.
  2. 제1항에 있어서, 상기 제1 솔더 레지스트 마스크(21) 내에는 솔더 레지스트가 없는 자유 영역(23)들이 환형으로 형성되는 것을 특징으로 하는 열적 관통 접속부의 생성 방법.
  3. 제2항에 있어서, 직접 인접하는 보어홀들의 자유 영역들이면서 솔더 레지스트가 없는 상기 자유 영역(23)들은 상호 간에 접촉하며, 그럼으로써 상기 자유 영역들 사이에는 솔더 레지스트를 포함한 구역(25)들이 형성되며, 상기 구역들은 바람직하게는 오목한 곡선 세그먼트들에 의해 범위 한정되는 사각형 또는 삼각형의 형태를 보유하는 것을 특징으로 하는 열적 관통 접속부의 생성 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2 솔더 레지스트 마스크(31)는 상기 보어홀들 중 적어도 일부분에서 테두리부(32) 위쪽에 도달하고 그곳에서 각각 독립해 있으면서 안쪽으로 돌출된 하나의 링(34)을 형성하는 것을 특징으로 하는 열적 관통 접속부의 생성 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제2 솔더 레지스트 마스크(31)는 상기 보어홀들 중 적어도 일부분에서 테두리부(32)에까지 닿으며, 상기 보어홀들에서 상기 제2 솔더 레지스트 마스크의 테두리부(33)는 상기 보어홀의 테두리부(32)와 동일 평면에 놓이는 것을 특징으로 하는 열적 관통 접속부의 생성 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 캐리어 플레이트는 솔더를 도포하는 단계 동안 상기 하면(A)이 상부 방향으로 배향되어 파지되는 것을 특징으로 하는 열적 관통 접속부의 생성 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 그에 뒤이어 실행되는 추가 단계로서, 접촉을 위한 상기 노출된 영역(35)들에서 적어도 하나의 전자 부품(18)을 상기 상면(B)에 장착하는 추가 단계가 제공되는 것을 특징으로 하는 열적 관통 접속부의 생성 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 하면(A) 상에서 솔더의 리플로우 솔더링 단계 동안 발생하는 메니스커스(26)들은 각각 보어홀들 위쪽에 볼록한 구면을 형성하는 것을 특징으로 하는 열적 관통 접속부의 생성 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 사전에 실행되는 추가 단계로서,
    - 금속으로, 바람직하게는 예컨대 구리처럼 높은 전기 전도도를 갖는 금속으로, 그리고 바람직하게는 갈바닉 방법을 통해, 상기 사전 형성된 보어홀(11 ~ 14)들을 라이닝하는 상기 추가 단계가 제공되는 것을 특징으로 하는 열적 관통 접속부의 생성 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 솔더의 리플로우 솔더링 단계 동안, 상기 솔더(16)가 그 내로 침투하는 상기 보어홀(11 ~ 14)들은 상기 솔더(16)를 통해 충전되는 것을 특징으로 하는 열적 관통 접속부의 생성 방법.
  11. 인쇄회로기판의 캐리어 플레이트(10) 내에 형성된 복수의 관통 접속부(19)를 포함한 인쇄회로기판(1)으로서, 상기 관통 접속부들은 캐리어 플레이트(10)의 하면(A)과 상면(B) 사이에 형성되는 보어홀(20)들을 따라서 연장되는, 상기 인쇄회로기판에 있어서,
    상기 하면(A) 상의 상기 열적 관통 접속부들은 각각의 보어홀(20)들이 테두리부보다 더 돌출되는 볼록한 메니스커스(26)들을 포함하며, 그리고
    상기 상면(B) 상에는 솔더 레지스트 마스크(37)가 제거된 영역(35)들이 제공되며, 상기 영역(35)들에는 상기 상면 상에서 적어도 하나의 전자 부품(18)과 접촉하기 위한 솔더 재료가 마련되며, 그리고 상기 영역들은 열적 관통 접속부(19)들 중 적어도 하나와 솔더로 연결되는 것을 특징으로 하는 인쇄회로기판.
  12. 제11항에 있어서, 상기 하면(A) 상에서 상기 메니스커스(26)들은 원형이며, 그리고 바람직하게는 직접 인접한 보어홀들의 메니스커스(26)들은 상호 간에 접촉하며, 상기 메니스커스들 사이에는 각각 솔더 레지스트를 포함한 구역(25)들이 위치하고, 상기 구역들은 바람직하게는 오목한 곡선 세그먼트들을 통해 범위 한정되는 사각형 또는 삼각형의 형태를 보유하는 것을 특징으로 하는 인쇄회로기판.
  13. 제11항 또는 제12항에 있어서, 상기 메니스커스(26)들은 솔더 재료(16)를 통해 형성되며, 상기 솔더 재료는 그와 동시에 상기 보어홀(20)들을 충전하는 것을 특징으로 하는 인쇄회로기판.
KR1020207012018A 2017-10-12 2018-10-08 열적 관통 접속부를 포함한 인쇄회로기판의 제조 방법, 그리고 인쇄회로기판 Active KR102416156B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ATA50871/2017A AT520301B1 (de) 2017-10-12 2017-10-12 Verfahren zum erzeugen einer leiterplatte mit thermischen durchkontaktierungen, sowie leiterplatte
ATA50871/2017 2017-10-12
PCT/AT2018/060235 WO2019071283A1 (de) 2017-10-12 2018-10-08 Verfahren zum erzeugen einer leiterplatte mit thermischen durchkontaktierungen, sowie leiterplatte

Publications (2)

Publication Number Publication Date
KR20200063181A true KR20200063181A (ko) 2020-06-04
KR102416156B1 KR102416156B1 (ko) 2022-07-06

Family

ID=63861945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207012018A Active KR102416156B1 (ko) 2017-10-12 2018-10-08 열적 관통 접속부를 포함한 인쇄회로기판의 제조 방법, 그리고 인쇄회로기판

Country Status (7)

Country Link
US (1) US11116071B2 (ko)
EP (1) EP3695691B1 (ko)
JP (1) JP6953630B2 (ko)
KR (1) KR102416156B1 (ko)
CN (1) CN111201840B (ko)
AT (1) AT520301B1 (ko)
WO (1) WO2019071283A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3745828B1 (en) * 2019-05-28 2022-11-09 Mitsubishi Electric R&D Centre Europe B.V. Method of forming high density vias in a multilayer substrate
DE102021114658A1 (de) 2021-06-08 2022-12-08 Continental Automotive Gmbh Leiterplatte für ein Leistungshalbleitermodul, Leistungshalbleitermodul sowie Verfahren zur Herstellung einer Leiterplatte und eines Leistungshalbleitermoduls
DE102021117131A1 (de) * 2021-07-02 2023-01-05 Lisa Dräxlmaier GmbH Leiterplatte und verfahren zum prozesssicheren auflöten eines chipgehäuses
US20240090756A1 (en) * 2022-09-16 2024-03-21 Karl Storz Endovision, Inc. Endoscopic System with Electrical Bridge in Distal Tip
JP2024077401A (ja) * 2022-11-28 2024-06-07 オムロン株式会社 基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04336451A (ja) * 1991-05-14 1992-11-24 Fujitsu Ltd 半導体チップの実装構造
JP2006216901A (ja) * 2005-02-07 2006-08-17 Sharp Corp プリント配線基板及び該プリント配線基板の部品実装方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396936A (en) * 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
GB8324839D0 (en) * 1983-09-16 1983-10-19 Lucas Ind Plc Mounting carrier for microelectronic silicon chip
JPH01211992A (ja) 1988-02-19 1989-08-25 Hitachi Ltd プリント基板用ソルダレジスト
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
KR950012658B1 (ko) * 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
DE19842590A1 (de) * 1998-09-17 2000-04-13 Daimler Chrysler Ag Verfahren zur Herstellung von Schaltungsanordnungen
DE19909505C2 (de) 1999-03-04 2001-11-15 Daimler Chrysler Ag Verfahren zur Herstellung von Schaltungsanordnungen
DE10101359A1 (de) 2001-01-13 2002-07-25 Conti Temic Microelectronic Verfahren zur Herstellung einer elektronischen Baugruppe
GB0400982D0 (en) * 2004-01-16 2004-02-18 Fujifilm Electronic Imaging Method of forming a pattern on a substrate
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
JP5142119B2 (ja) 2006-09-20 2013-02-13 住友電装株式会社 放熱構造を備えたプリント基板の製造方法および該方法で製造されたプリント基板の放熱構造
US8166650B2 (en) * 2008-05-30 2012-05-01 Steering Solutions IP Holding Company Method of manufacturing a printed circuit board
TW201230897A (en) * 2011-01-14 2012-07-16 Askey Computer Corp Circuit board
AT516724B1 (de) * 2014-12-22 2016-08-15 Zizala Lichtsysteme Gmbh Herstellen einer schaltungsanordnung mit thermischen durchkontaktierungen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04336451A (ja) * 1991-05-14 1992-11-24 Fujitsu Ltd 半導体チップの実装構造
JP2006216901A (ja) * 2005-02-07 2006-08-17 Sharp Corp プリント配線基板及び該プリント配線基板の部品実装方法

Also Published As

Publication number Publication date
US11116071B2 (en) 2021-09-07
US20200236775A1 (en) 2020-07-23
JP6953630B2 (ja) 2021-10-27
JP2020537819A (ja) 2020-12-24
KR102416156B1 (ko) 2022-07-06
AT520301A4 (de) 2019-03-15
WO2019071283A1 (de) 2019-04-18
AT520301B1 (de) 2019-03-15
CN111201840B (zh) 2023-06-02
EP3695691B1 (de) 2024-03-20
CN111201840A (zh) 2020-05-26
EP3695691A1 (de) 2020-08-19

Similar Documents

Publication Publication Date Title
KR102416156B1 (ko) 열적 관통 접속부를 포함한 인쇄회로기판의 제조 방법, 그리고 인쇄회로기판
US7606038B2 (en) Method for producing a printed circuit board with a heat radiating structure and a printed circuit board with a heat radiating structure
US4985601A (en) Circuit boards with recessed traces
US5055637A (en) Circuit boards with recessed traces
US8319116B2 (en) Rib reinforcement of plated thru-holes
CN105282969B (zh) 印刷电路板及其制造方法
CN106973500A (zh) 电子电路装置
CN103404244A (zh) 印刷电路板及其制造方法
CN103681565B (zh) 具有柱体的半导体封装基板及其相关方法
US7394159B2 (en) Delamination reduction between vias and conductive pads
US20200077515A1 (en) Printed circuit board
US8322596B2 (en) Wiring substrate manufacturing method
JP2009182229A (ja) 配線回路基板およびその製造方法
JP2006294976A (ja) 半導体装置およびその製造方法
JP5017872B2 (ja) 半導体装置及びその製造方法
US7417312B2 (en) Use of solder paste for heat dissipation
CN112911797A (zh) 用于制造导体结构元件的方法和导体结构元件
EP4629751A1 (en) Substrate
JP5573900B2 (ja) 部品実装用基板及び部品実装構造体
TWI912745B (zh) 基板及模組
JP4875844B2 (ja) 半導体装置の製造方法
JP2007027341A (ja) プリント配線板および電子部品実装構造
JPH11274704A (ja) プリント配線基板
JP2020155694A (ja) 両面配線基板
KR20150115346A (ko) 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20200424

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211007

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220425

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220629

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220630

End annual number: 3

Start annual number: 1

PG1601 Publication of registration