KR20200063233A - 에지-랩핑된 도체를 갖는 베젤-프리 디스플레이 타일 및 그 제조 방법 - Google Patents

에지-랩핑된 도체를 갖는 베젤-프리 디스플레이 타일 및 그 제조 방법 Download PDF

Info

Publication number
KR20200063233A
KR20200063233A KR1020207013726A KR20207013726A KR20200063233A KR 20200063233 A KR20200063233 A KR 20200063233A KR 1020207013726 A KR1020207013726 A KR 1020207013726A KR 20207013726 A KR20207013726 A KR 20207013726A KR 20200063233 A KR20200063233 A KR 20200063233A
Authority
KR
South Korea
Prior art keywords
row
column
edge
display
electrode connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020207013726A
Other languages
English (en)
Other versions
KR102705239B1 (ko
Inventor
지앙웨이 펭
션 매튜 가너
젠-치에 린
로버트 조지 맨리
티모시 제임스 오슬레이
리차드 커우드 피터슨
마이클 레슬리 소렌센
페이-리엔 쳉
라제쉬 바디
루 장
Original Assignee
코닝 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닝 인코포레이티드 filed Critical 코닝 인코포레이티드
Publication of KR20200063233A publication Critical patent/KR20200063233A/ko
Application granted granted Critical
Publication of KR102705239B1 publication Critical patent/KR102705239B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/313—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being gas discharge devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

전극에 의해 연결된 기판의 제1 표면 상의 화소 소자, 제1 표면에 대향하여 위치하는 드라이버, 및 드라이버를 화소 소자에 연결하는 기판의 에지 표면 주위에 랩핑된 커넥터를 포함하는 디스플레이 타일. 디스플레이 타일을 포함하는 디스플레이 및 디스플레이 타일과 디스플레이를 제조하는 방법이 또한 개시되어 있다.

Description

에지-랩핑된 도체를 갖는 베젤-프리 디스플레이 타일 및 그 제조 방법
본 출원은 2017년 10월 16일자로 출원된 미국 가출원 일련 번호 62/572,900의 35 U.S.C. § 119하의 우선권 이익을 주장하며, 그의 내용은 본 발명과 관련되며, 전문이 참고로 본 발명에 포함된다.
본 개시는 일반적으로 디스플레이 장치에 관한 것으로, 보다 구체적으로는 에지-랩핑된 도체를 포함하는 베젤-프리 디스플레이 타일 및 그 제조 방법에 관한 것이다.
복수의 개별 디스플레이 타일을 포함하는 디스플레이는 때때로 타일 디스플레이라고 지칭되는 대형 디스플레이를 제조하는데 사용된다. 예를 들어, 다수의 디스플레이 타일(tile)을 포함하는 비디오 월(video wall)은 그것의 내충격 결합 및 놀라운 시각으로 알려져 있고, 소매 환경, 제어실, 공항, 텔레비전 스튜디오, 강당 및 경기장을 포함한 다양한 설정에서 사용된다. 도 1로부터 명백한 바와 같이, 현재의 디스플레이에서, 디스플레이 타일의 에지 부분 및 디스플레이 장치 자체는 액티브 매트릭스 디스플레이를 위한 박막 트랜지스터 어레이를 포함할 수 있는 드라이버 회로와 같은 디스플레이 패널의 작동과 연관된 전기 리드 및 다양한 다른 전자 부품에 사용된다. 이들 디스플레이의 예는 액정 디스플레이(LCD) 및 유기 발광 다이오드(OLED) 디스플레이를 포함한다. 이로 인해 평평한 디스플레이 패널 제조업자는 에지 부분을 베젤 내부 및/또는 후면에 수용하게 되었고, 이는 상기 전자 부품을 감춘다.
도 1은 제1 표면(55) 및 외주(56)를 갖는 제1 기판(52)을 포함하는 종래 기술의 디스플레이 타일(50)을 도시한다. 디스플레이 타일(50)은 화소 소자의 로우(60)와 화소 소자(58)의 복수의 칼럼(70)을 포함하고, 화소 소자(58)의 각각의 로우(60)는 로우 전극(62)으로 연결되며, 화소 소자(58)의 각각의 칼럼(70)은 칼럼 전극(72)으로 연결된다. 디스플레이 타일은 화소 소자(58)의 로우(60)를 활성화하는 하나 이상의 로우 드라이버(65)와 화소 소자(58)의 칼럼(70)을 활성화하는 하나 이상의 칼럼 드라이버(75)를 추가로 포함한다. 종래 기술의 디스플레이 타일(50)에서, 로우 드라이버(65) 및 칼럼 드라이버(75)는 화소 소자의 동일한 측면의 제1 표면(55) 상에 위치하며, 로우 드라이버(65) 및 칼럼 드라이버(75)를 커버하기 위해 베젤(미도시)이 필요하다.
미적인 이유로, 평평한 패널 디스플레이 제조업자는 디스플레이 상의 이미지를 둘러싸는 베젤의 크기를 최소화함으로써 이미지 시청 면적을 최대화하고 미적으로 더 만족스러운 외관을 제공하기 위해 노력하고 있다. 그러나, 이 최소화에는 실질적인 한계가 있으며, 현재의 베젤 크기는 폭이 3 밀리미터에서 10 밀리미터 정도이다.
베젤 및 이음매가 없는 제로 밀리미터 베젤(본 명세서에서 "제로 베젤" 또는 "베젤-프리"라고 지칭되는)을 갖는 디스플레이 타일을 포함하는 타일 디스플레이를 달성하기 위한 업계의 노력이 있어 왔다. 베젤-프리 디스플레이 타일은 블랙 갭(black gap)을 자극할 필요 없이 타일 디스플레이의 방대한 구성을 허용한다. 베젤-프리 디스플레이 타일을 달성하기 위해, 디스플레이 타일의 에지에 근접한 화소 소자를 갖는 것이 유리할 수 있다. 화소 소자는 디스플레이 타일 기판 전면에 위치할 수 있고 제어 전자 장치는 후면에 위치할 수 있다. 결과적으로, 디스플레이 타일 기판의 전면 및 후면을 전기적으로 상호연결할 필요가 있다.
유리로 제조된 디스플레이 타일 기판 내의 이러한 상호연결을 달성하는 하나의 방법은 유리 비아(glass via)를 통한("TGV") 금속화이다. 이러한 TGV는 제로 베젤 마이크로LED 디스플레이를 제조하는데 사용될 수 있지만, TGV는 각각의 홀의 레이저 손상(직렬 공정)에 이은 에칭을 포함하는 적어도 현재의 방법을 사용하여 제조하는데 상당히 비싸다. 홀은 금속화를 위해서 추가적으로 처리될 필요가 있다.
TGV의 구현은 전체 제조 공정 순서를 갖는 도전 과제를 제시한다. 타일 기판의 전면이 박막 트랜지스터(TFT) 어레이를 갖는 경우, 유리 비아가 제조되고 금속화될 때 질문이 생긴다. TFT 어레이 제조는 전통적으로 ?끗한(pristine) 유리 표면 상에서 수행되기 때문에, 에칭 및 금속화는 TFT 제조 후에 가장 잘 수행될 수 있다. 결과적으로, 어레이는 에칭으로부터 보호되어야 하고, 또한 금속화 기술과도 호환되어야 한다.
디스플레이 타일 상에 효율적이고 효과적인 상호연결을 제공할 필요성이 계속 존재한다. 금속화된 비아 없이 인접한 디스플레이 타일의 타일 경계에 걸쳐 화소 피치(pitch)를 유지하는 대형 디스플레이를 달성하기 위해 어레이에 배치될 수 있는 베젤-프리 디스플레이 타일을 제공하는 것이 바람직할 것이다.
요약
개시의 제1 양태는 제1 표면, 제1 표면에 대향하는 제2 표면 및 제1 표면과 제2 표면 사이에 있고, 외주를 정의하는 에지 표면을 포함하는 제1 기판; 화소 소자의 복수의 로우 및 화소 소자의 복수의 칼럼에 배열된 화소 소자의 어레이를 포함하고, 화소 소자의 각각의 로우는 로우 전극에 의해 연결되고 화소 소자의 각각의 칼럼은 칼럼 전극에 의해 연결되는 제1 표면; 화소 소자의 로우를 활성화하는 로우 드라이버 및 화소 소자의 칼럼을 활성화하는 칼럼 드라이버로서, 제1 표면에 대향하여 위치한 로우 및 칼럼 드라이버; 각각의 로우 전극 커넥터는 에지 표면 주위에 랩핑되고 로우 전극, 화소 소자의 로우 및 로우 드라이버를 전기적으로 연결하는 복수의 로우 전극 커넥터; 및 각각의 칼럼 전극 커넥터는 에지 표면 주위에 랩핑되고 칼럼 전극, 화소 소자의 칼럼 및 칼럼 드라이버를 전기적으로 연결하는 복수의 칼럼 전극 커넥터를 포함하는 디스플레이 타일에 관한 것이다.
개시의 제2 양태는 제1 기판의 제1 표면 상에 화소 소자를 갖는 제1 기판 상에 하나 이상의 드라이버를 배치하고, 드라이버를 제1 표면과 대향하는 제2 표면 상에 배치하여 화소 소자를 활성화할 수 있는 단계; 에지 표면 상에 커넥터를 배치하고 제1 표면 및 제2 표면으로 연장하며, 에지 표면은 외주를 정의하는 단계를 포함하는 디스플레이 타일 제조 방법에 관한 것이다.
개시의 제3 양태는 디스플레이 타일의 각각의 에지 표면에서 본 명세서에 기술된 디스플레이 타일을 서로 근접하게 배치하는 단계를 포함하는 디스플레이 제조 방법에 관한 것이다.
개시의 제4 양태는 제1 표면, 제1 표면에 대향하는 제2 표면 및 제1 표면과 제2 표면 사이에 있고, 외주를 정의하는 에지 표면을 갖는 복수의 기판 각각에 있어서, 적층을 제공하기 위해 복수의 기판을 적층하는 단계; 에지 표면을 노출시키도록 수평 표면에 대해 소정의 각도로 적층을 배열하는 단계; 복수의 로우 전극 커넥터 및 복수의 칼럼 전극 커넥터를 형성하도록 에지 표면, 제1 표면 및 제2 표면 상에 도전성 물질을 증착하는 단계; 복수의 기판 각각의 제1 표면 상의 화소 소자의 개별 로우가 존재하도록 화소 소자의 복수의 로우 및 화소 소자의 복수의 칼럼에 배열된 화소 소자의 어레이를 전기적으로 연결하고, 화소 소자의 개별 로우는 개별 로우 전극 및 개별 로우 전극 커넥터와 연결되는 단계; 복수의 기판 각각의 제1 표면 상의 화소 소자의 개별 칼럼과 개별 칼럼 전극 및 개별 칼럼 전극 커넥터를 전기적으로 연결하는 단계; 및 복수의 기판 각각의 제1 표면에 대향하는 제2 표면 상의 화소 소자를 활성화 할 수 있는 하나 이상의 드라이버를 배치하는 단계를 포함하는 복수의 디스플레이 타일의 제조 방법에 관한 것이다.
다음의 상세한 설명은 다음의 도면과 함께 읽을 때 추가로 이해될 수 있다.
도 1은 종래 기술의 디스플레이의 개략적인 상부 사시도이다;
도 2는 본 개시의 하나 이상의 실시양태에 따른 디스플레이 타일의 상부 사시도이다;
도 3은 도 2의 디스플레이 타일의 측면 사시도이다;
도 4는 도 2의 디스플레이 타일의 저면 사시도이다;
도 5는 본 개시의 하나 이상의 실시양태에 따른 타일 디스플레이를 제공하는 디스플레이 타일의 어레이의 평면도이다;
도 6은 본 개시의 하나 이상의 실시양태에 따른 플렉스 회로(flex circuit)의 단부도이다;
도 7은 도 6의 플렉스 회로의 평면도이다;
도 8은 본 개시의 하나 이상의 실시양태에 따른 디스플레이 타일에 적용되는 플렉스 회로를 도시하는 측면도이다;
도 9는 본 개시의 하나 이상의 실시양태에 따른 디스플레이 타일 상의 플렉스 회로 및 전극과 전기 접촉하는 도전성 코팅을 도시하는 평면도이다;
도 10은 본 개시의 하나 이상의 실시양태에 따른 플렉스 회로의 단부 상에 배치된 드라이버 및 기판에 접착된 플렉스 회로의 부분 측면도이다;
도 11은 본 개시의 하나 이상의 실시양태에 따른 스탠드오프(standoff) 주위에 랩핑된 플렉스 회로의 단부 상에 배치된 드라이버 및 기판에 접착된 플렉스 회로의 부분 측면도이다;
도 12는 본 개시의 하나 이상의 실시양태에 따른 둥근 에지 표면을 갖도록 처리된 디스플레이 타일에 사용될 수 있는 기판을 도시한다;
도 13은 본 개시의 하나 이상의 실시양태에 따른 둥근 에지 표면을 갖는 기판 및 사각형 에지 표면을 갖는 기판에 적용된 커넥터를 도시한다;
도 14a 내지 14e는 본 개시의 하나 이상의 실시양태에 따른 디스플레이 타일의 다양한 에지 표면 프로파일을 도시한다;
도 15는 본 개시의 하나 이상의 실시양태에 따른 그들의 에지를 근접하게 갖는 2개의 디스플레이 타일을 도시한다;
도 16a는 본 개시의 하나 이상의 실시양태에 따른 복수의 디스플레이 타일을 제조하기 위해 기판을 처리하기 위한 샘플 홀더를 도시하는 측면도이다;
도 16b는 도 16a의 확대 단면도이다;
도 17은 본 개시의 하나 이상의 실시양태에 따른 복수의 디스플레이 타일을 제조하기 위해 기판을 처리하기 위한 샘플 홀더를 도시하는 측면 사시도이다;
도 18a 내지 18c는 본 개시의 하나 이상의 실시양태에 따른 디스플레이 타일을 제조하기 위해 처리되는 기판을 도시한다; 그리고
도 19는 본 개시의 하나 이상의 실시양태에 따른 중앙 처리 유닛에 연결된 디스플레이 타일의 저면도이다.
본 명세서에 기술된 것은 디스플레이 타일, 디스플레이 타일의 제조 방법, 디스플레이 타일을 포함하는 타일 디스플레이 및 본 명세서에서 기술된 디스플레이 타일을 사용한 타일 디스플레이의 제조 방법이다. 본 명세서에서 사용된 바와 같이, 용어 "디스플레이"와 "디스플레이 장치"는 랩탑, 노트북, 태블릿 및 데스크탑을 포함한 컴퓨터, 휴대 전화, 시계와 같은 웨어러블 디스플레이, 텔레비전(TV) 및 비디오 월 및 경기장 디스플레이 스크린과 같은 다수의 디스플레이 타일을 포함하는 비디오 디스플레이를 포함하지만 이에 제한되지는 않는 시각 컨텐츠를 디스플레이하는 모든 장치를 포함할 수 있도록 의도된다. 상기 장치 각각은 개별 부품이 존재할 수 있는 물리적 케이스 또는 캐비넷, 회로 기판, 집적 전자 부품과 같은 회로 소자, 그리고 당연히 디스플레이 패널 자체를 포함하는 많은 부품 부분을 포함한다.
현재, 이들 디스플레이 패널은 액정 디스플레이 소자, 유기 발광 다이오드(OLED) 디스플레이 소자, 플라즈마 디스플레이 소자, 또는 마이크로-LED 디스플레이 소자, 그리고 당연히 많은 이러한 소자가 배치 및/또는 내장되는 유리 또는 플라스틱 기판을 포함하는 평평한 디스플레이 패널이다. 마이크로LED 또는 mLED로도 알려진 마이크로-LED는 새로운 평평한 패널 디스플레이 기술이다. 마이크로-LED 디스플레이는 개별 화소 소자의 일부인 미세한 LED 어레이를 갖는다. LCD 기술과 비교하여, 마이크로-LED 디스플레이는 더 큰 콘트라스트(contrast), 훨씬 더 빠른 반응 시간, 및 더 적은 에너지 소모를 제공한다. 마이크로-LED 디스플레이의 제조는 전형적으로 설계 및 제품에 따라 패터닝된 회로(패시브 매트릭스 포맷으로 구동) 또는 트랜지스터(액티브 매트릭스 포맷으로 구동)를 갖는 기판 상으로 마이크로-LED(폭 및 길이가 100 마이크로미터 미만)의 물질 전달을 포함한다. 따라서, 본 명세서에서 사용된 바와 같이, 본 명세서에 기술된 디스플레이 타일 및 디스플레이 또는 디스플레이 장치는 액정 디스플레이, LED 디스플레이, OLED 디스플레이, 플라즈마 디스플레이, 및 마이크로-LED 디스플레이에서 사용될 수 있다.
또한, 본 명세서에 기술된 디스플레이 타일 및 타일 디스플레이는 디스플레이를 형성하기 위해 사용되는 특정 타입의 화소 소자에 관계없이 패시브 매트릭스(즉, TFT 어레이가 없음) 및 액티브 매트릭스(TFT 어레이) 둘 다로 사용될 수 있다. 당해 기술분야에서 이해되는 바와 같이, 디스플레이를 제공하기 위해 상이한 타입의 디스플레이는 상이한 타입의 화소 소자를 사용한다. 예를 들어, OLED 디스플레이에서, 화소 소자는 "에미터(emitter)"의 로우 및 칼럼과 화소 소자를 활성화하는 로우 및 칼럼 드라이버에 의해 연결된 TFT를 포함하고, 반면에 LCD 디스플레이의 경우, 화소 소자는 액정(LC) 광 밸브의 로우 및 칼럼과 화소 소자를 활성화하는 로우 및 칼럼 드라이버에 의해 연결된 트랜지스터를 포함한다. 본 명세서에서 제공된 설명은 각각의 화소 소자가 하나의 칼라 화소(예를 들어, 청색)를 포함하도록 단순화되는 반면, 실제로 각각의 화소 소자는 하나 이상의 서브화소(예를 들어, 적색, 녹색, 및 청색)를 포함한다. 개별 화소 소자는 공지된 기술을 이용하여 독특한 로우/칼럼 조합에 의해 처리될 수 있다. 화소 소자는 디스플레이 내의 개별 화소의 기능을 위해 필요한 부품이고 발광 소자 또는 광 밸브 및 TFT를 포함할 수 있다.
이제 도 2 내지 4를 참조하면, 제1 표면(155), 제1 표면(155)에 대향하는 제2 표면(157) 및 제1 표면(155)과 제2 표면(157) 사이에 있고, 디스플레이 타일의 외주(156)를 정의하는 에지 표면(154)을 포함하는 제1 기판(152)을 포함하는 디스플레이 타일(150)이 도시되어 있다.
하나 이상의 실시양태에 따라 본 명세서에서 기술된 디스플레이 타일(150)은 예를 들어 디스플레이 타일을 생산하기에 적절한 임의의 바람직한 크기 및/또는 형상을 갖는 중합체 기판 또는 유리계 기판과 같은 임의의 적합한 물질의 기판(152)을 포함할 수 있다. 제1 표면(155) 및 제2 표면(157)은, 특정 실시양태에서, 평면형이거나 실질적으로 평면형, 예를 들어, 실질적으로 평평할 수 있다. 제1 표면(155) 및 제2 표면(157)은, 다양한 실시양태에서, 평행하거나 실질적으로 평행할 수 있다. 몇몇 실시양태에 따른 기판(152)은 도 2 내지 4에 도시된 바와 같이 4개의 에지를 포함할 수 있거나 다면 다각형 같이 4개 초과의 에지를 포함할 수 있다. 다른 실시양태에서, 디스플레이 타일(150)은 삼각형 같이 4개 미만의 에지를 포함할 수 있다. 비제한적인 예로서, 기판(152)은 4개의 에지를 갖는 직사각형, 정사각형, 또는 장사방형 시트를 포함할 수 있지만, 다른 형상 및 구성은 하나 이상의 곡선 부분 또는 에지를 갖는 것을 포함하는 본 개시의 범위 내에 속하도록 의도된다.
특정 실시양태에서, 기판(152)은 약 3 mm 이하의 예를 들어, 약 0.1 mm 내지 약 3 mm, 약 0.1 mm 내지 약 2.5 mm, 약 0.3 mm 내지 약 2 mm, 약 0.3 mm 내지 약 1.5 mm, 약 0.3 mm 내지 약 1 mm, 약 0.3 mm 내지 약 0.7 mm, 또는 약 0.3 mm 내지 약 0.5 mm의 두께 d1을 가질 수 있고, 이들 사이의 모든 범위 및 하위 범위를 포함한다.
본 명세서에서 사용되는 바와 같이, 용어 "유리계 기판"은 전체적으로 또는 부분적으로 유리로 제조된 임의의 물체를 포함하도록 가장 넓은 의미로 사용된다. 유리계 기판은 유리 및 비유리 물질의 라미네이트, 유리 및 결정질 물질의 라미네이트, 및 유리-세라믹(비결정질 상과 결정질 상을 포함)을 포함한다. 달리 명시되지 않는 한, 모든 유리 조성물은 몰 퍼센트(몰%)로 표시된다.
디스플레이 타일 제조에 사용되는 유리계 기판은 디스플레이 장치에 사용하기 위해 당 기술 분야에 공지된 임의의 유리계 물질을 포함할 수 있다. 예를 들어, 유리계 기판은 알루미노실리케이트, 알칼리-알루미노실리케이트, 보로실리케이트, 알칼리-보로실리케이트, 알루미노보로실리케이트, 알칼리-알루미노보로실리케이트, 소다 라임, 또는 다른 적합한 유리를 포함할 수 있다. 유리 기판으로 사용하기에 적합한 상업적으로 사용 가능한 유리의 비제한적인 예는, 예를 들어, 코닝 인코포레이티드(Corning Incorporated)의 이글 XG®(EAGLE XG®), 로투스TM(LotusTM), 및 윌로우®(Willow®) 유리를 포함한다.
디스플레이 타일(150)의 제1 표면(155)은 화소 소자(158)의 복수의 로우(160) 및 화소 소자(158)의 복수의 칼럼(170)에 배열된 화소 소자(158)의 어레이를 포함한다. 화소 소자(158)의 각각의 로우(160)는 로우 전극(162)에 의해 연결되고 화소 소자(158)의 각각의 칼럼(170)은 칼럼 전극(172)에 의해 연결된다. 교차하는 화소 소자의 로우(160) 및 칼럼(170)은 몇몇 동일한 화소 소자(158)를 포함한다는 것을 이해할 것이다. 따라서 2개의 별개의 화소 소자(158)의 세트가 아니라, 별개의 로우 및 칼럼 전극 모두에 연결된 화소 소자(158)를 포함하는 1개의 화소 소자(158)의 어레이가 존재한다. 하나 이상의 실시양태에 따른 디스플레이 타일은 화소 소자(158)의 로우(160)를 전기적으로 활성화하는 하나 이상의 로우 드라이버(165) 및 화소 소자(158)의 칼럼(170)을 활성화하는 하나 이상의 칼럼 드라이브(175)를 포함하고, 로우 드라이버(165) 및 칼럼 드라이버(175)는 제1 표면(155)에 대향하여 위치한다. 도 2 내지 4에 도시된 실시양태에서, 로우 드라이버(165) 및 칼럼 드라이버(175)는 기판(152)의 제2 표면(157) 상에 위치한다. 다른 실시양태에서, 로우 드라이버(165) 및 칼럼 드라이버(175)는 제1 표면(155)에 대향하여 배치된 별개의 기판(미도시) 또는 다른 적합한 구조 상과 같이 별개의 구조 상에 위치할 수 있다.
알 수 있는 바와 같이, 로우 드라이버(165) 및 칼럼 드라이버(175)는 화소 소자(158)을 활성화하기 위해 로우 전극(162) 및 칼럼 전극(172)에 연결되어야 한다. 복수의 로우 전극 커넥터(164)가 제공되며, 각각의 로우 전극 커넥터(164)는 에지 표면(154) 주위에 랩핑되고 로우 전극(162), 화소 소자(158)의 로우(160) 및 로우 드라이버(165)를 전기적으로 연결한다. 도시된 디스플레이 타일은 복수의 칼럼 전극 커넥터(174)를 추가로 포함하고, 각각의 칼럼 전극 커넥터(174)는 에지 표면(154) 주위에 랩핑되고 칼럼 전극(172), 화소 소자(158)의 칼럼(170) 및 칼럼 드라이버(175)를 전기적으로 연결한다. 도시된 실시양태에서, 각각의 로우 드라이버(165)는 로우 전극의 3개의 로우(160)를 화소 소자(158)에 연결하는 것으로 도시되어 있고, 각각의 칼럼 드라이버는 칼럼 전극(172)의 4개의 칼럼(170)을 화소 소자(158)에 연결하는 것으로 도시되어 있다. 이 배열은 단지 예시적인 목적이고, 개시가 임의의 특정한 로우 드라이버, 칼럼 드라이버의 수 또는 로우 드라이버 및 칼럼 드라이버에 의해 각각 구동되는 로우 전극 또는 칼럼 전극의 수에 제한되지 않음을 이해할 것이다. 예를 들어, 전극 커넥터는 특정 디스플레이 설계 및 레이아웃(layout)에 기초하여 단지 하나 또는 다수의 에지 표면(154) 상에만 존재할 수 있다. 또한 본 개시는 기판(152)의 제1 표면(155) 상의 임의의 특정한 화소 소자(158)의 수 또는 화소 소자(158)의 배열로 제한되지 않는다.
디스플레이 타일(150)은 디스플레이 타일(150)의 외주(156) 주위에 베젤이 없고, 따라서 베젤-프리 디스플레이 타일(150) 또는 제로 베젤 디스플레이 타일(150)을 제공한다. 타일-대-타일 이음매에 걸쳐 화소 피치가 타일 내의 화소 피치와 대략 매칭되는 이음매 없는 디스플레이를 제공하기 위해, 화소 소자는 디스플레이 타일 기판의 에지로부터 ≤10 mm, ≤5 mm, ≤3 mm, ≤1 mm, 0.5 mm, 또는 ≤0.3 mm이다. 이웃 타일 상의 화소 소자는 화소 피치의 배치 오차 ≤50 %, ≤30 %, ≤10 %, ≤5 %로 서로 레지스터(register)된다.
임의의 적합한 커넥터 타입이 로우 전극 커넥터(164) 및 칼럼 전극 커넥터(174)를 제공하기 위해 사용될 수 있다. 또한, 모든 전극 커넥터가 동일한 타입이거나 설계일 필요는 없다. 하나 이상의 실시양태에서, 하나 이상의 로우 전극 커넥터(164) 및 하나 이상의 칼럼 전극 커넥터(174)가 도 6 및 7에 도시된 바와 같이 플렉스 회로(300)를 포함한다. 예시적인 플렉스 회로(300)는 가요성 중합체막(302) 및 도체(304)를 포함한다. 도시된 실시양태에서, 복수의 도체(304)가 로우로 배열된 것으로 도시되어 있다. 플렉스 회로(300)는 기판(152)의 에지 표면(154)에 플렉스 회로(300)를 접착하는 접착제(306)를 추가로 포함할 수 있다. 도시된 실시양태에서, 접착제(306)는 플렉스 회로와 일체로 형성되는 접착제층이다. 몇몇 실시양태에서, 플렉스 회로(300)는 가요성 중합체막(302) 및 도체(들)(304)를 포함할 수 있고, 접착제가 별개로 도포될 수 있다. 플렉스 회로(300)는 10 마이크로미터 내지 150 마이크로미터 범위의 총 두께를 갖고, 예를 들어, 10 마이크로미터 내지 50 마이크로미터 범위 또는 10 마이크로미터 내지 20 마이크로미터 범위를 갖는다. 중합체막(302)에 적합한 물질은 폴리이미드, 폴리에스테르, 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET), 및 폴리에테르 에테르 케톤(PEEK)으로 이루어진 그룹으로부터 선택된 물질을 포함하지만 이에 제한되지 않는다. 접착제(306)는 감압 접착제, 예를 들어, 폴리이미드, 아크릴, 아크릴레이트, 에틸렌 비닐 아세테이트, 부틸 고무, 니트릴, 및 실리콘으로 이루어진 그룹으로부터 선택된 물질을 포함하는 감압 접착제를 포함할 수 있다. 플렉스 회로(300)는 또한 경화성 또는 액체 접착제의 사용에 의해 에지 표면(154)에 접착될 수 있다. 도체(304)는 구리 및 은, 개별 전극 트레이스(trace)를 형성할 수 있는 다른 도전성 물질 또는 다른 금속으로부터 선택될 수 있고, 증착, 도금, 프린팅(printing), 후막 등과 같은 임의의 적합한 방법에 의해 형성될 수 있다. 증착된 막을 기초로 하지 않는 도전성 물질의 예는 Ag 잉크, CNT, 및 다른 용액계 물질을 포함한다. 플렉스 회로의 전체 치수는 변할 수 있고, 궁극적으로 디스플레이 타일의 크기에 의해 결정될 것이다. 적합한 폭 "W"는 10 mm 내지 500 mm, 예를 들어, 50 내지 100 mm일 수 있고, 도체는 20 마이크로미터와 500 마이크로미터 사이의 폭, 예를 들어, 100 마이크로미터의 폭 "Wc"를 가질 수 있다. 각각의 도체 사이의 간격 "S"는 10 마이크로미터 내지 500 마이크로미터 범위, 예를 들어, 50 마이크로미터이다.
도 8은 테이블(290) 상의 기판(252) 및 디스플레이 타일(250)의 에지 표면(254)에 도포되는 접착제(306), 도체(304) 및 중합체막(302)을 포함하는 플렉스 회로(300)를 포함하는 디스플레이 타일(250)을 도시한다. 유리 기판 또는 다른 적합한 물질일 수 있는 기판과 같은 물질의 슬래브의 형태일 수 있는 도포기(292)는 플렉스 회로(300)를 기판(252)에 접착하기 위해 에지 표면(254)에 대해 플렉스 회로에 압력을 가한다. 레이저, 나이프, 면도날 또는 다른 적합한 절단 기구와 같은 절단 장치(294)는 플렉스 회로(300)를 기판(252)의 두께와 동일하거나 기판(252)의 두께보다 클 수 있는 적절한 높이로 절단할 수 있다. 전극 및 전극 커넥터는 개별 기판 상에 또는 한번에 다수의 기판 상에 있을 수 있다. 예를 들어, 다수의 기판은 인터리프(interleaf) 또는 스페이서(spacer) 물질 또는 기판 사이에 공간적 갭을 제공하는 다른 방법과 함께 또는 이들 없이 적층될 수 있다. 그런 다음 전극은 전체 적층된 에지면에 걸쳐 동시에 제조될 수 있다. 에지면의 적층을 정렬하기 위해 상이한 공정이 사용될 수 있고, 상이한 전극 형성 방법은 상이한 에지 정렬 허용치를 가질 것이다. 다수의 기판에 걸쳐 전극을 형성하고 나서, 기판은 분리될 수 있으며, 이는 각각의 기판면을 가로질러 브릿징(bridging)하는 전극 물질을 절단하는 것이 필요할 수 있다.
도 2 내지 4에 도시된 디스플레이 타일은 로우 전극(162)에 직접 연결된 로우 전극 커넥터(164)와 칼럼 전극(172)에 직접 연결된 칼럼 전극 커넥터(174)를 도시한다. 몇몇 실시양태에서, 플렉스 회로에 대한 로우 전극(162)의 연결만을 도시한 도 9에 도시된 바와 같이, 각각의 로우 전극(162)은 제1 표면(255) 상의 도전성 코팅(296)에 의해 플렉스 회로(300)와 같은 로우 전극 커넥터(164)에 전기적으로 연결될 수 있고, 각각의 칼럼 전극(172)은 제1 표면(255) 상의 도전성 코팅(296)에 의해 플렉스 회로(300)와 같은 칼럼 전극 커넥터(174)에 전기적으로 연결될 수 있다. 유사하게 전극 커넥터는 유사한 도전성 코팅의 사용에 의해 제2 표면 상에 전기 구조물에 연결될 수 있다. 예로서, 도전성 코팅은 용액-처리, 프린팅 라미네이션, 또는 진공 증착 방법에 의해 형성될 수 있다. 도 9에 도시되지는 않았지만, 도전성 코팅(296)은 전형적으로 로우 전극(162) 및 플렉스 도체(304)와 중첩될 것이다.
이제 도 10 및 11을 참조하면, 플렉스 회로(300)가 접착제(306)에 의해 디스플레이 타일(250)의 기판(252)의 에지 표면(254)에 부착되고, 도체(304) 및 중합체막(302)을 포함하는 실시양태가 도시되어 있다. 기판(252)의 제1 표면(255) 상의 도전성 코팅(296)은 플렉스 회로(300)를 로우 전극에 연결한다(도 10에는 도시되지 않음). 로우 드라이버(265)는 제1 표면(255)에 대향하여 배치되고 플렉스 회로(300) 상에 배치된다. 도 11은 제1 표면(255)에 대향하여 배치된 제1 기판(252)과 대향하는 스탠드오프(298)의 형태로 제2 기판이 존재하는 것을 제외하면 도시된 도 10과 유사한 구성이다. 제2 기판은 고무 또는 중합체와 같은 물질로 제조될 수 있고 에지로부터의 전이를 위해서 플렉스 회로에 만곡된 표면을 제공하는 스탠드오프(298)의 형태일 수 있다. 하나 이상의 실시양태에서, 기판(252)의 긴 에지 표면(254)을 따라 칼럼 드라이버에 대한 하나 이상의 스탠드오프(298) 및 짧은 에지를 따라 로우 드라이버에 대한 하나 이상의 스탠드오프(298)가 존재한다. 몇몇 실시양태에서, 예를 들어, 로우 및 칼럼의 길이를 절반으로 절단(즉, 기판(252)을 완전히 가로지르기 보다 각각의 에지에서 중간으로 연장)하고자 하는 상황에서 기판의 모든 4개의 에지 표면(254) 상의 스탠드오프(298)이 존재한다. 도 11에 도시된 실시양태에서, 로우 드라이버는 플렉스 회로(300)와 스탠드오프(298) 사이에 개재되고(sandwiched), 플렉스 회로와 스탠드오프(298) 상 모두에 배치된다. 몇몇 실시양태에서, 드라이버(265)는 플렉스 회로(300)에 납땜될 수 있고, 플렉스 회로(300)는 접착제로 스탠드오프(298)에 결합될 수 있다.
이제 도 12 및 13을 참조하면, 디스플레이 타일 기판(252)은 제1 표면(255)과 에지 표면(254) 사이의 코너(254a)와 제2 표면(257)과 에지 표면(254) 사이의 코너(254b)에 대해, 제1 코너(254a)와 제2 코너(254b)가 90도 각도 또는 언더컷(undercut) 각도를 포함하지 않도록 성형될 수 있다. 도 12에 도시된 바와 같이, 에지 표면(254)은 만곡된 단면을 포함한다. 도 13은 제1 표면(255) 및 제2 표면 (257)에 대해 에지 표면(254) 주위에 랩핑된 로우 전극 커넥터(264)를 갖는 미처리 기판(252)를 도시한다. 도 12 및 13의 좌측에서, 코너(254a, 254b)는 정사각형이거나 90도 각도를 포함하는 반면, 처리 후 우측의 기판은 만곡된 단면을 포함하는 에지 표면(254)을 갖는다. 예로서, 비-90도 또는 비-언더컷이 되도록 성형된 하나의 코너(254a)를 갖는 것이 가능하다. 또한 성형된 코너(254a, 254b)를 모두 갖는 것도 가능하다. 만약 모든 코너가 성형된다면, 254a와 254b는 동일한 프로파일을 가질 필요는 없다.
도 14a 내지 14e는 하나 이상의 실시양태에서 사용될 수 있는 에지 표면(254)의 다양한 구성을 도시하며, 도 14a는 90도 각도를 포함하는 정사각형 에지 표면(254)을 도시하고, 도 14b는 만곡된 단면 또는 둥근 에지 표면(254)을 도시하고, 도 14c는 90도 각도를 갖지 않는 다각형 단면 에지 표면(254)을 도시하고, 도 14d는 90도 미만의 각도를 포함하는 에지 표면(254)을 도시하고, 도 14e는 약간 둥근 에지 표면(254)을 도시한다. 에지 프로파일이 둥근 경우, 반경은 1-500 마이크로미터, 1-200 마이크로미터, 1-100 마이크로미터, 1-50 마이크로미터, 1-20 마이크로미터, 또는 1-10 마이크로미터 범위 내에 있다. 에칭된 표면을 포함하는 에지 표면을 갖도록 하는 에칭과 같은 형성 기술을 사용하여 다양한 에지 표면이 형성될 수 있다. 기판 에지 표면은 연속 전극 제조 또는 접착을 가능하게 하는 어떤 임의의 형상일 수 있다. 하나 이상의 실시양태에 따르면, 에지 성형은 제1 표면을 따라 기판 에지로부터 ≤200 ㎛, ≤100 ㎛, ≤50 ㎛, ≤20 ㎛, ≤10 ㎛, ≤5 ㎛ 내에 포함될 것이다. 하나 이상의 실시양태에서, 에지 형상은
Figure pct00001
≤200 ㎛, ≤100 ㎛, ≤50 ㎛, ≤20 ㎛, ≤10 ㎛, ≤5 ㎛의 반경을 갖는 만곡된 단면의 에지 표면과 제1/제2 표면 사이의 코너를 포함한다. 다양한 에지 표면이 프린팅된 전극 및/또는 커넥터, 패터닝된 전극 및/또는 커넥터 및/또는 플렉스 회로 커넥터와 사용될 수 있다. 플렉스 회로가 커넥터로 사용되는 경우, 플렉스 회로의 에지는 기판 제1 또는 제2 표면으로부터 ≤100 ㎛, ≤50 ㎛, ≤20 ㎛, ≤10 ㎛, ≤5 ㎛, ≤1 ㎛ 거리 내에 있을 수 있다.
프로파일은 대칭일 필요는 없고, 에지 표면에서 기판의 주연부를 따르는 에지 프로파일은 동일할 필요가 없다. 에지 표면(254)은 에지-그라운드(edge-ground) 표면을 포함하는 에지 표면을 제공하는 그라인딩 휠(grinding wheel)을 사용하는 에지 그라인딩(grinding)에 의해 형성될 수 있다. 에지 표면(254)은 에지 표면이 플라즈마-처리된 표면을 포함하도록 에지 표면을 성형하기 위해 에지 표면을 플라즈마-처리하여 형성될 수 있다. 성형된 기판 에지 표면은 침지를 통한 산 에칭, 에어로졸-제팅(aerosol-jetting), 또는 다른 도포 공정과 같은 공정에 의해 생성될 수 있고, 국부 열 공정, 레이저 연마, 및 플라즈마가 둥근 에지 표면을 생성하기 위해 사용될 수 있다. 에지 코팅, 졸-겔(sol-gel) 또는 의도적인 에지 범프(deliberate edge bump) 또는 진동과 같은 다른 첨가 공정도 같은 목적을 달성하기 위해 또한 사용될 수 있다. 게다가, 에지 표면 코팅 공정은 도체를 캡슐화하거나 보호하기 위해 또한 사용될 수 있다. 광학적 인덱스 매칭 코팅은 디스플레이 타일의 이음매 없는 타일링을 용이하게 할 수 있다. 프린팅된 시드층(seed layer) 이후 도금, 직접 프린팅된 도체, 레이저 유도 금속화, 펜-디스펜싱(pen-dispensing) 및 다른 기술과 같은 다양한 에지 도체 증착 공정이 다양한 전극 및 커넥터를 형성하기 위해 사용될 수 있다.
특정 실시양태에서, 기판 프로파일은 에칭 공정을 사용하여 성형될 수 있다. 기판이 타일로 형성되고 필요에 따라 표면이 마스킹된 후에, 디스플레이 타일의 에지 프로파일은 둥글게 되고, 적절한 산 침지 용액에 노출되어 타일 형성 공정으로부터의 결함이 감소된다. 표면 마스킹은 스크린 프린팅, 에어로졸 제팅 등과 같은 프린팅 접근법을 통해 달성될 수 있다. 타일 에지의 에칭은 또한 프린팅 공정(예를 들어, 에어로졸 제팅)을 통해 직접 달성될 수도 있다. 이러한 접근법에서, 산성, 수용성 중합체(예를 들어, 폴리아크릴산)는 타일 에지의 바람직한 위치에 도포되고, 이어서 또한 프린팅 공정을 통해서도 일어날 수 있는 F 이온 공급원(예를 들어, 암모늄 플루오라이드)에 노출된다. 산성 중합체와 F 이온은 유리를 에칭하기 위한 HF를 국부적으로 형성하기 위해 국부적으로 반응하여 세정될 수 있는 수용성 생성물(암모늄 플루오로실리케이트)을 생성한다. 에칭의 정도는 도포된 반응물의 양 및 시간에 의해 좌우될 것이다. 전술한 프린팅 접근법의 사용은 칼럼 전극 커넥터 및 로우 전극 커넥터를 프린팅하는 공정을 제공하고 균일한 프로파일을 생산하기 위해 타일 에지의 전체 길이를 따라 사용될 수 있다. 또한 산에 노출되는 영역 또는 반응물의 양을 양 및/또는 위치에서 변화시킴으로써 가변 프로파일이 변화하는 프로파일을 생산하는 것을 허용할 수 있다. 이러한 에지의 국부적 에칭은 전자 트레이스 자체를 위한 홈을 에칭하도록 추가로 연장될 수 있다. 이러한 국부적 접근법은 또한 전체 기판에 적용되어 타일 형성 공정 자체에 대한 홈을 생성하고, 타일 형성 동안에 형성되는 임의의 날카로운 에지를 잠재적으로 감소시켜 바람직한 에지 프로파일을 달성하기 위한 추가적인 공정의 양을 감소시킬 수 있다.
하나 이상의 실시양태에 따르면, 유리 홀 드릴링, 구리 금속화 및 과잉 제거(overburden removal)를 제거함으로써 비용 절감이 실현될 수 있다. 이는 전체 공정 복잡성을 줄이고 전체 수율을 향상시킬 수 있다. 기판 에지 표면을 성형하는 것은 날카로운 에지 대신에 더 매끄러운 코너 에지를 생성하여 에지 도체 코팅의 불연속성을 또한 방지할 것이다. 또한, 기판 에지를 성형하는 것은 기계적 신뢰성을 향상시키고 디스플레이를 형성하기 위한 디스플레이 타일의 타일링 동안의 수율 손실을 최소화하도록 유리의 강도를 향상시킬 수 있다. 에지 코팅 공정에 의해 에지를 성형하는 것은 또한 적절한 인덱스 매칭 물질로 이음매 없는 타일링을 용이하게 할 수 있다.
특정 실시양태에서, 대기압 제트 플라즈마는 유리 에지 처리에 사용될 수 있고, 청정 건조 공기(CDA), 또는 Ar을 갖거나 갖지 않는 N2, 또는 H2를 CDA나 N2에 첨가한 것과 같은 가스를 사용하여 유리를 국부적으로 연화시키는데 더 많은 열을 발생시켜 재유동할 수 있게 하고 에지 표면 상의 균열을 "치유(heal)"할 수 있게 한다. 유리 에지는 입자 쉐딩(shedding)을 적게 또는 아예 발생시키지 않으면서 매우 매끄럽게 제조될 수 있다. AP 제트 플라즈마 유리 에지 처리 동안 유리는 국부적으로 용융되고 크랙은 모두 "치유되어" 상당히 적은 입자 발생 및 향상된 에지 강도 모두에 유리하다. AP 제트 플라즈마 처리된 에지는 10 카운트/0.1 mm2 미만의 입자 밀도를 가질 수 있다. 이러한 낮은 입자는 장치 성능 및 수율에 유리할 수 있다. AP 제트 플라즈마 처리된 에지의 다른 이점은 향상된 에지 강도이며, 한 시험에서 대기압 플라즈마 처리된 에지는 200-230 MPa 범위의 강도를 가졌다.
몇몇 실시양태에서, 기판 에지 프로파일은 첨가제 접근법을 사용하여 성형될 수 있다. 예를 들어, 졸-겔과 같은 용액계 코팅이 사용될 수 있다. 열적 또는 UV-경화성 졸 겔은 주사기 디스펜싱 방법의 딥 코팅(dip coating)을 통해 유리의 에지에 도포될 수 있다. 물질의 표면 장력은 경화 후에 불노우즈 에지(bullnose edge)와 유사한 만곡된 에지를 형성할 수 있어야 한다. 딥 코팅된 에지의 경우, 물질이 또한 에지에 인접한 표면 상에 증착될 수 있다. 이는 코너를 완전히 커버하는 코팅/곡률을 초래할 것이고, 따라서 날카로운 에지를 제거할 것이다.
하나 이상의 실시양태에 따르면, 전술한 다양한 에지 성형 기술은 기판 에지 강도가 향상될 것이고 따라서 기계적인 신뢰성에 유리하다. 에지의 열선 가열은 또한 에지 강도를 향상시킬 수 있다. SiO2의 에지 코팅 또는 화염 증착은 또한 디스플레이 타일의 전반적인 기계적 신뢰성을 향상시키도록 균열을 채우는 것을 도울 수 있다.
도 15는 도 2 내지 4에 도시된 바와 같이 디스플레이 타일을 제공하는데 사용될 수 있는 기판(352)이 비선형인 에지 표면(354)을 갖고 디스플레이 타일 기판(352)이 서로 근접하여 배치될 때 로우 전극(362) 또는 칼럼 전극(미도시)을 위한 공간을 제공하는 복수의 오목한 영역(359)를 포함하는 실시양태를 도시한다. 오목한 영역(359)은 디스플레이 타일이 타일 디스플레이를 제공하도록 배열될 때 전극(362)이 존재할 영역을 제공하는 포켓(pocket) 또는 갭을 제공한다. 하나 이상의 실시양태에서, 인접한 에지 표면은 상이한 프로파일 또는 표면을 가질 수 있다. 본 명세서에서 기술된 플렉스 회로와 같은 임의의 타입의 전극 또는 전극 커넥터가 오목한 영역에 배치될 수 있다.
전술한 바와 같이 에지 표면 상의 전극을 제조하도록 유리계 기판 에지 표면을 성형하는 것은 공정을 단순화하고 마이크로-LED를 제조하기 위한 제조 비용을 절약할 수 있다. 이렇게 하면, 마이크로LED 디스플레이는 TGV 유리를 사용하는 대신 적절한 전기적 레이아웃을 갖도록 설계될 수 있고, 유리 표면 상의 마이크로LED와 IC 드라이버 또는 후면의 다른 부품 사이의 연결은 랩핑된 에지 커넥터 전극에 의해 여전히 실현될 수 있다. 더욱이, 에지 성형에 의해 더 나은 기계적 신뢰성이 얻어질 수 있고, 디스플레이 타일의 이음매 없는 타일링 또한 인덱스 매칭과 에지 전극 보호 모두를 위해 에지 상의 적절한 광학 접착제 코팅으로 달성될 수 있다.
로우 전극, 칼럼 전극, 로우 전극 커넥터 및 칼럼 전극 커넥터 중 하나 이상은 도전성 코팅, 도전성층 또는 도전성 잉크를 포함할 수 있다. 이러한 도전성 코팅, 도전성층 또는 도전성 잉크는 전기 도금, 무전해 도금, 프린팅, 에어로제트 프린팅, 박막 증착, 후막 증착, 및 잉크 제트 프린팅과 같은 다양한 공정에 의해 적용될 수 있다. 하나 이상의 실시양태에서, 도전성 코팅, 층 또는 잉크는 구리 또는 은과 같은 도전성 금속을 포함하고, 마이크로미터 크기의 입자 또는 나노크기 입자와 같은 미세 입자의 형태일 수 있다. 적합한 도전성 코팅 및 잉크는 헨켈 아게 앤 코(Henkel AG & Co)(http://www.henkel-adhesives.com/conductive-inks-coatings-27433.htm)로부터 얻어질 수 있다.
본 명세서에 기술된 디스플레이 타일은 도 5에 도시된 바와 같이 타일 디스플레이를 제조하는데 사용될 수 있고, 이는 예를 들어 도 2 내지 4에 도시된 바와 같이 디스플레이(400)이 적어도 제1 디스플레이 타일(150)을 포함하는 것을 도시한다. 타일 디스플레이는 어레이로 배열된 다수의 또는 복수의 디스플레이 타일(150)을 포함할 수 있고, 각각의 디스플레이 타일은 인접한 디스플레이 타일(150) 기판(152)에 근접하다. 본 명세서에서 사용되는 바와 같이, "근접한"은 타일 디스플레이의 일부인 기판이 분리되어 타일-대-타일 이음매에 걸친 화소 피치(화소 사이의 간격)가 타일 내에서 나오는 화소 피치의 ≤150 %, ≤120 %, ≤110 %, ≤105 %, 또는 ≤101 %가 되는 것을 의미한다. 본 개시의 실시양태에 따르면, 에지 랩핑된 전극 커넥터는 디스플레이 타일이 화소 피치를 유지하기 위해 근접하여 배치될 수 있게 한다. 디스플레이(400)는 액정 디스플레이(LCD), 발광 디스플레이(LED), 마이크로 LED, 전기영동 디스플레이, 전자 종이 디스플레이, 및 유기 발광 디스플레이(OLED)로 이루어진 그룹에서 선택된 임의의 타입의 디스플레이일 수 있다. 몇몇 실시양태에서, 디스플레이는 마이크로 LED를 포함하고, 화소 소자는 각각의 디스플레이 타일의 에지 표면으로부터 500 마이크로미터, 400 마이크로미터, 300 마이크로미터, 200 마이크로미터, 또는 100 마이크로미터 내에 위치하고, 화소 소자가 에지 표면으로부터 500 마이크로미터 또는 200 마이크로미터 내에 있는 방법이 사용될 수 있다.
본 개시의 다른 양태는 위의 도 2 내지 4에 도시된 바와 같이 디스플레이 타일을 제조하는 방법에 관한 것이다. 방법은 제1 표면에 대향하는 제2 표면 상에 드라이버와 함께 제1 기판의 제1 표면 상의 화소 소자를 활성화하는 드라이버를 제1 기판상에 하나 이상 배치하는 단계를 포함한다. 방법은 또한 에지 표면 상에 커넥터를 배치하고 제1 표면 및 제2 표면으로 연장하며, 에지 표면은 외주를 정의하는 단계를 포함한다. 방법은 본 명세서에서 기술된 디스플레이 타일에 대해 전술한 바와 같이 다양한 구성을 제공하도록 변경될 수 있다.
일 실시양태에서, 제1 표면은 화소 소자의 복수의 로우 및 화소 소자의 복수의 칼럼에 배열된 화소 소자의 어레이를 포함하고, 방법은 화소 소자의 각각의 로우를 로우 전극과 연결하는 단계; 및 화소 소자의 각각의 칼럼을 칼럼 전극과 전기적으로 연결하는 단계를 추가로 포함하고, 하나 이상의 드라이버는 화소 소자의 복수의 로우를 활성화하는 로우 드라이버 및 화소 소자의 복수의 칼럼을 활성화하는 칼럼 드라이버를 포함하고, 로우 드라이버 및 칼럼 드라이버는 제1 표면에 대향하여 위치한다.
일 실시양태에서, 방법은 각각의 로우 전극, 화소 소자의 각각의 로우 및 로우 드라이버를 에지 표면 주위에 랩핑된 로우 전극 커넥터와 전기적으로 연결하는 단계; 및 각각의 칼럼 전극, 화소 소자의 각각의 칼럼 및 칼럼 드라이버를 에지 표면 주위에 랩핑된 커넥터와 전기적으로 연결하는 단계를 추가로 포함한다.
방법의 일부 실시양태에서, 각각의 로우 전극 커넥터 및 각각의 칼럼 전극 커넥터는 가요성 중합체막 및 도체를 포함하는 플렉스 회로를 포함하고, 방법은 에지 표면에 플렉스 회로를 접착하는 단계를 추가로 포함한다. 플렉스 회로는 접착제를 추가로 포함할 수 있고, 접착하는 것은 에지 표면에 플렉스 회로를 접착하기 위해 플렉스 회로에 압력을 가하는 것을 포함한다. 방법은 전술한 다양한 두께 및 물질을 사용하는 단계를 포함할 수 있다. 몇몇 실시양태에서, 방법은 로우 전극 및 로우 전극 커넥터와 접촉하는 로우 도전성 코팅을 도포함으로써 각각의 로우 전극을 로우 전극 커넥터에 전기적으로 연결하는 단계와 칼럼 전극 및 칼럼 전극 도체와 접촉하는 도전성 코팅을 도포함으로써 각각의 칼럼 전극을 칼럼 전극 커넥터에 전기적으로 연결하는 단계를 포함한다.
본 방법의 일 실시양태는 에지 표면을 갖는 복수의 기판 각각에 있어서, 적층을 제공하기 위해 복수의 기판을 적층하는 단계, 및 복수의 기판 각각의 에지 표면 각각에 플렉스 회로를 접착하는 단계를 포함한다. 몇몇 실시양태에서, 제2 표면은 플렉스 회로 상에 있으며, 제1 표면에 대향하여 배치된 스탠드오프 주위에 플렉스 회로를 랩핑하는 단계를 더 포함한다.
몇몇 방법 실시양태는 제1 코너가 에지 표면과 제1 표면 사이에 형성되고 제2 코너가 에지 표면과 제2 표면 사이에 형성되도록 에지 표면을 성형하는 단계를 추가로 포함하고, 제1 코너와 제2 코너는 90도 각도나 언더컷 각도를 포함하지 않는다. 몇몇 실시양태에서, 방법은 도전성 물질의 복수의 층을 형성하는 단계를 포함하는 복수의 로우 전극 커넥터를 형성하는 단계와 복수의 칼럼 전극 커넥터를 형성하는 단계를 포함한다. 몇몇 실시양태는 복수의 오목한 영역을 포함하는 비선형 에지 표면을 형성하는 단계를 포함한다. 이러한 실시양태는 하나 이상의 로우 전극 커넥터와 하나 이상의 칼럼 전극 커넥터를 오목한 영역에 배치하는 단계를 포함할 수 있다. 몇몇 실시양태에서, 로우 전극 커넥터와 칼럼 전극 커넥터를 형성하는 단계는 도전성 잉크를 사용하는 프린팅, 도전성 코팅의 진공 증착, 도전성 코팅의 용액 코팅 또는 도전성 코팅의 라미네이팅으로부터 선택된 방법에 의해 형성될 수 있다.
본 개시의 다른 양태는 디스플레이 타일을 대량 생산하는 방법에 관한 것이다. 이제 도 16a 및 16b, 도 17을 참조하면, 일 실시양태에서, 복수의 디스플레이 타일을 형성하는 방법은 제1 표면(555), 제1 표면(555)에 대향하는 제2 표면(557) 및 제1 표면(555)과 제2 표면(557) 사이에 있고, 외주를 정의하는 에지 표면(554)을 갖는 복수의 기판 각각에 있어서, 적층을 제공하기 위해 복수의 기판(552)을 적층하는 단계, 에지 표면을 노출시키도록 수평 표면에 대해 소정의 각도로 적층을 배열하는 단계를 포함한다. 수평 표면에 대해 소정의 각도로 적층을 배열하는 단계는 적층이 수평 표면에 수직이되도록 적층을 하나의 에지 상에 세우는 단계를 포함할 수 있다. 몇몇 실시양태에서, 적층을 소정의 각도로 배열하는 단계는 에지 표면(554)을 노출시키기 위해 제1 방향으로 도 16a에 도시된 바와 같이 수평 표면(510)에 대해 소정의 각도(예를 들어, 45-85 도)로 적층을 기울이는 단계를 포함한다. 방법은 복수의 로우 전극 커넥터 및 복수의 칼럼 전극 커넥터를 형성하도록 적층 내의 각각의 기판(552)의 에지 표면(554), 제1 표면(555), 및 제2 표면(557) 상에 도전성 물질(513)을 증착하는 단계를 추가로 포함한다. 적층이 제1 방향으로 기울어질 때 제1 단계에서 제1 표면(555) 상의 증착이 발생할 수 있고 그 후 적층이 제2 방향으로 기울어질 때 제2 표면(557) 상의 증착이 발생할 수 있음이 이해될 것이다. 몇몇 실시양태에 따른 방법은 도 2 내지 4에 도시된 로우와 같이, 복수의 기판 각각의 제1 표면 상의 화소 소자의 복수의 로우에 배열된 화소 소자의 어레이를 포함하고, 복수의 기판 각각의 제1 표면 상의 화소 소자의 개별 로우가 존재하도록 화소 소자의 복수의 로우 및 화소 소자의 복수의 칼럼에 배열된 화소 소자의 어레이를 전기적으로 연결하고, 도 2 내지 4에 도시된 것 같이 화소 소자의 개별 로우는 개별 로우 전극 및 개별 로우 전극 커넥터와 연결된다. 몇몇 실시양태의 방법은 도 2 내지 4에 도시된 칼럼 전극과 같이, 화소 소자의 개별 칼럼과 단일 칼럼 전극 커넥터를 칼럼 전극과 전기적으로 연결하는 단계를 추가로 포함한다. 방법은 예를 들어 도 2 내지 4에 도시된 구성과 같이, 복수의 기판 각각의 제1 표면에 대향하는 제2 표면 상의 화소 소자를 활성화하는 하나 이상의 드라이버를 배치하는 단계를 추가로 포함한다.
일부 실시양태에서, 도 16a 및 16b와 도 17에 도시된 방법은 적층을 도 16b에서 도시된 바와 같이 제2 방향으로 수평 표면(510)에 대해 제2 각도(예를 들어, 45-85 도)만큼 기울이는 단계와 도전성 물질(513)을 증착하는 단계를 추가로 포함한다. 따라서, 도 16a에 도시된 바와 같이, 적층 내의 복수의 기판은 에지 표면 상에서 좌측으로 기울어진 것으로 도시되며, 코팅 도포기(517)는 도전성 코팅을 기판의 에지 표면(554)에 도포한다. 적합한 도포기는 프린터 또는 에어로졸 제트 또는 펜 디스펜서일 수 있다. 도전성 물질의 디스펜싱은 디스펜싱 공정 단계를 위해 기판을 회전시키기 위해 시드층 또는 적절한 설계 고정장치로 원하는 영역에 도포하기 위해 프로그래밍된 경로 라인으로 수행될 수 있다. 도 16b에서, 제2 표면(557)을 덮는 도전성 물질(513)이 제1 표면(555)에서 제2 표면(557)까지 에지 표면(554) 주위를 감싸는 도체를 형성하는 것을 돕기 위해, 기판(552)은 수평 표면(510)에 대해 제2 각도로 우측으로 기울어지고, 이어서 도포기(517)는 적층 내의 기판(552)에 도전성 코팅을 도포한다. 이 공정은 복수의 기판 각각의 제1 표면과 제2 표면에 접촉하고 에지 표면 주위를 랩핑하는 복수의 로우 전극 커넥터와 복수의 칼럼 전극 커넥터의 형성을 가능하게 한다. 도 16a 및 17에 도시된 바와 같이, 몇몇 실시양태에서 기판(552)은 수평 표면(510)에 대해 소정의 각도로 기판을 유지하기 위해 홀더(519) 내에 배치된다. 도 17은 도 16a에 도시된 바와 같이 도전성 코팅을 형성하기 위해 기판을 이격되고 적층된 관계로 유지하는 세퍼레이터(621)를 가지는 샘플 홀더(619)의 대안적인 버전을 도시한다. 도 17의 샘플 홀더(619)에서, 기판(552)의 제1 표면(555) 및 제2 표면(557)에 에지 표면(554) 주위를 랩핑하는 도전성 코팅을 형성하기 위해 기판은 제거되고 샘플 홀더(619) 내에 다시 배치되어야 한다는 점에 유의하여야 한다.
에지 표면 주위를 랩핑하고 복수의 기판 각각의 제1 표면 및 제2 표면에 접촉하는 복수의 칼럼 전극 커넥터 및 복수의 로우 전극 커넥터의 제조는 다양한 방법을 사용할 수 있다. 하나 이상의 실시양태에 따라 기판 에지 표면 주위에 전극을 제조하기 위해 사용될 수 있는 다수의 방법이 있다. 이들은 아래에서 보다 상세하게 기술된다.
일 실시양태에서, 프린팅된 시드층을 형성하고 도금(예를 들어, 전기도금 또는 무전해 도금)하는 단계가 에지 표면 주위를 랩핑하는 전극을 제조하는데 사용될 수 있다. 중합체계(polymer-based) 페이스트(paste)를 은(또는 다른 도전성 종) 나노입자로 패터닝한 후 무전해 도금(또는 전기도금) 도금 구리를 사용하여 전극을 제조하기 위한 구리선을 얻을 수 있다. 패턴은 2 mm, 4 mm 또는 10 mm의 순서로 기판의 외주를 노출시키는 마스크를 사용해 수동으로 생성될 수 있다. 예를 들어, 2000 rpm에서 60초 동안 스핀 코팅을 사용하여 페이스트를 도포할 수 있고, 이는 자외선에 의해 및/또는 예를 들어, 180 ℃에서 100분 동안 열 경화에 의해 경화될 수 있다. 이어서, 3 마이크로미터 또는 5-6 마이크로미터와 같은 적합한 두께를 제공하기 위해, 50 ℃에서 30 분 또는 60 분 동안과 같은 적절한 시간 및 온도에서 구리의 무전해 증착이 수행될 수 있다. 이러한 방식으로 제조된 전극은 측정된 비저항이 1-3 센티미터 길이로 0.3-0.5 Ω이다. 다른 방법은 마찬가지로 제1 및 제2 표면을 연결하는 기판의 에지 주위에 형성된 ≤10 mm 길이에 대해 ≤10, ≤5, ≤2, ≤1, ≤0.5, ≤0.2, ≤0.1 Ω 에지 커넥터 비저항을 생성할 수 있다.
기판의 에지 표면 주위를 랩핑하는 전극을 제조하는데 사용될 수 있는 다른 방법은 레이저 유도 금속화이다. 이 방법은 시드층을 증착한 후 도금하는 방법과 다소 유사하지만; 이 기술의 차이는 다음 금속화를 위해 시드(촉매)층(692)를 활성화하기 위한 레이저(690)의 사용이다. 도 18a 내지 18c의 단순화된 개략도는 이러한 공정을 도시한다. 이 기술을 사용하여, 패터닝 영역(694)은 임의의 표면 특징부를 갖는 3차원일 수 있어서, 전극을 제조하기 위한 패턴이 2차원 코팅 공정과 비교할 때 다수의 단계가 아닌 하나의 단계에서 완료될 수 있다. 공정은 패터닝을 위해 설계된 영역 상에 레이저(690)를 적용하기 위해 프로그래밍된 공정 라인으로 수행될 수 있다. 레이저(690)를 기판(652)에 대해 이동시키는 대신에, 적절한 설계 고정장치가 레이저 패터닝 단계 동안 기판(652)을 회전시키기 위해 사용될 수 있다. 80 마이크로미터 폭의 Cu선을 제조하기 위해 이 기술을 사용하여 제조된 샘플은 전극 주위의 랩(wrap)을 제조하는데 사용될 수 있다.
하나 이상의 실시양태에서, 포토레지스트 내의 금속 나노입자는 도체(예를 들어, 구리) 시드층 패터닝을 위한 금속 나노입자와 포토레지스트를 혼합함으로써 전극을 제조하는데 사용될 수 있다. 포토레지스트는 감광성을 갖는다. 이는 자외선 노출에 의해 유리 표면 상의 패턴 코팅에 의해 형성될 수 있다. 은 나노입자 코팅의 얇은 층은 무전해 도금과 같은 도금에 의해 기판 표면 상에 구리 시드층의 증착을 가능하게 하는 촉매로서 사용될 수 있다. 마스크에 의해 선택적으로 포토레지스트를 제거하기 위해 대기압 플라즈마를 사용할 수 있다. 습식 무전해 증착 구리 공정은 기판 전면, 후면 및 에지 표면 상의 은 나노입자 코팅을 형성한 후에 수행될 수 있고, 이어서 시드층 상에 더 두꺼운 구리를 전기도금한다.
하나 이상의 실시양태에서, 전극 주위에 랩을 제조하기 위해 사용될 수 있는 다른 방법은 전체 에지 표면을 포함하는 구리 또는 은과 같은 도체로 유리 시트를 코팅하고, 이어서 3D 레이저를 사용하여 도전성층의 라인 패턴을 제거하고 형성하는 레이저 3D 패터닝이다. 이렇게 함으로써, 도체가 2개의 표면 뿐만 아니라 전체 에지 표면 상에도 증착될 수 있도록 보장하기 위해 구리 무전해 도금의 습식 공정이 사용될 수 있다. 일 실시양태에서, Pd/Sn 촉매를 이용한 실란 개질 방법이 도체 무전해 도금 전에 유리 표면을 활성화하는데 사용될 수 있다. 일련의 습식 공정을 사용하여 기판을 실란에 침지한 다음, 촉매 작용 및 활성화 용액, 그리고나서 도체의 무전해 도금을 거친다. 이러한 방식으로, 전체 기판이 균일한 도체 시드층(예를 들어, 약 100-200 나노미터 두께)으로 코팅될 것이다. 3D 레이저는 도 18a 내지 18c에 도시된 방법과 유사한 3차원 패터닝을 수행하기 위해 사용될 수 있다. 형성되지 않은 영역에서 도체막도 레이저에 의해 제거될 수 있다. 3D 레이저는 3D 피사체의 프로파일을 스캐닝하고 기록할 수 있다. 따라서, 이것은 기판의 에지 표면 주위를 랩핑하는 전극을 제조하기 위해 기판 에지 표면을 가로질러 도체막을 패터닝하는데 사용될 수 있다.
따라서, 복수의 기판 각각 상의 복수의 칼럼 전극 커넥터의 제조와 복수의 로우 전극 커넥터의 제조는 제1 표면, 제2 표면, 및 에지 표면 상에 노출된 영역을 형성하도록 복수의 기판 각각을 마스킹하는 단계와 칼럼 전극 커넥터와 로우 전극 커넥터의 패턴을 형성하기 위해 복수의 기판 각각 상의 노출된 영역 상에 도전성 물질을 증착하는 단계를 포함할 수 있다. 증착은 은 입자를 함유하는 페이스트를 증착하고 은 입자를 함유하는 페이스트 상에 구리를 도금하는 단계를 포함할 수 있다. 하나 이상의 실시양태에서, 복수의 기판 각각 상의 복수의 칼럼 전극 커넥터를 제조하고 복수의 로우 전극 커넥터를 제조하는 단계는 복수의 기판 각각 상에 도전성 물질을 증착하는 단계, 도전성 물질을 구리로 도금하는 단계, 및 칼럼 전극 커넥터와 로우 전극 커넥터의 패턴을 형성하기 위해 레이저 빔을 기판에 조사하는 단계를 포함한다. 조사는 구리 도금 전후에 일어날 수 있다. 몇몇 실시양태에서, 복수의 기판 각각 상의 복수의 칼럼 전극 커넥터와 로우 전극 커넥터를 형성하는 단계는 칼럼 전극 커넥터와 로우 전극 커넥터의 패턴을 형성하기 위해 에어로졸 제트로 기판 상에 도전성 물질을 증착하는 단계, 전도성 물질의 프린팅과 같은 추가적인 부가 공정, 및 에칭과 같은 삭감적 공정(subtractive process) 중 하나 이상으로 이루어진 그룹으로부터 선택된 공정을 포함한다. 특정 실시양태에서, 복수의 기판 각각 상의 복수의 칼럼 전극 커넥터와 복수의 로우 전극 커넥터를 형성하는 단계는 칼럼 전극 커넥터 및 로우 전극 커넥터의 패턴을 형성하도록 에어로졸 제트로 복수의 기판 각각 상에 도전성 물질을 증착하는 단계를 포함한다. 이러한 형성 동안, 복수의 기판 각각의 에지 표면은 만곡된 에지 표면, 에지-그라운드 에지 표면, 플라즈마 처리된 에지 표면 및 90도 초과의 각도를 포함하는 다각형 에지 표면으로부터 선택된다.
도 19는 타일 디스플레이를 제조하는데 사용될 수 있는 디스플레이 타일(750)의 실시양태를 도시한다. 기판(752)은 로우 전극 커넥터(764)와 칼럼 전극 커넥터(774)에 의해 기판(752)의 반대쪽의 화소에 연결되는 제2 표면(757) 상에 로우 드라이버(765)와 칼럼 드라이버(775)를 갖는다(도 2 내지 4에 도시된 바와 같이). 리본 케이블(ribbon cable)(780)은 로우 드라이버(765)와 칼럼 드라이버(775)를 인쇄회로기판(784) 상의 CPU(782)에 연결한다. 일반적으로, CPU는 디스플레이 타일 상에 이미지를 제공하는 방식으로 각각의 로우 드라이버와 칼럼 드라이버에 공급되는 전압을 제어함으로써 디스플레이 타일 상에 디스플레이된 이미지를 제어할 수 있다. 개별 화소 소자는 공지된 기술을 사용하여 CPU(782)에 의해 제어되는 고유한 로우/칼럼 조합에 의해 처리되거나 활성화될 수 있다. 몇몇 실시양태에서, CPU(782)는 각각의 화소 소자의 값을 그것의 각각의 로우 및 칼럼 드라이버로 전송하도록 구성되며, 이러한 드라이버는 실제로 적절한 전압을 제공한다. 특정 실시양태에서, 로우 드라이버(765)는 전술한 바와 같이 하나의 에지를 따라 플렉스 회로 형태의 로우 전극 커넥터(764) 상에 있고, 칼럼 드라이버(775)는 기판(752)의 인접한 에지를 따라 플렉스 회로 형태의 칼럼 드라이버 커넥터(774) 상에 있다. 로우 드라이버와 칼럼 드라이버는 플렉스 회로에 납땜될 수 있다. 로우 드라이버는 함께 화소의 각각의 로우에 대한 핀을 가질 수 있고, 그것의 화소의 각각의 로우에 연결하기 위해 로우 전극 커넥터는 각각의 이들 핀에 대한 도체를 제공하며, 칼럼은 유사하게 구성될 수 있다.
다양한 개시된 실시양태는 특정한 실시양태와 관련하여 기술된 특정한 특징부, 요소 또는 단계를 포함할 수 있다는 것이 이해될 것이다. 또한 특정한 특징부, 요소 또는 단계가 하나의 특정한 실시양태와 관련하여 기술되지만, 대안적인 실시양태와 다양한 도시되지 않은 조합 또는 치환으로 상호교환되거나 조합될 수 있음이 이해될 것이다.
본 명세서에서 사용된 바와 같이 단수 형태는 "하나 이상의"를 의미하고 반대로 명시적으로 지시되지 않는 한 "단지 하나"로 제한되지 않아야 한다는 것이 이해되어야 한다. 따라서 예를 들어 "광원"에 대한 언급은 문맥상 명백하게 달리 나타내지 않는 한 둘 이상의 이러한 광원을 갖는 예를 포함한다. 마찬가지로 "복수의" 또는 "어레이"는 "하나 초과"를 나타내도록 의도된다. 이와 같이, "복수의 광 산란 특징부"는 셋 이상의 이러한 특징부 등과 같은 둘 이상의 이러한 특징부를 포함하고, "미세구조의 어레이"는 셋 이상의 이러한 미세구조 등과 같은 둘 이상의 이러한 미세구조를 포함한다.
범위는 본 명세서에서 "약" 하나의 특정한 값에서 및/또는 "약 " 다른 특정한 값까지로 표현될 수 있다. 이러한 범위가 표현될 때, 예는 하나의 특정한 값에서 및/또는 다른 특정한 값까지를 포함한다. 유사하게, 값이 선행사 "약"을 사용하여 근사치로 표현될 때, 특정한 값이 또 다른 양태를 형성하는 것으로 이해될 것이다. 각각의 범위의 종점은 다른 종점과 관련하여 그리고 다른 종점과 독립적으로 모두 중요하다는 점이 추가로 이해될 것이다.
본 명세서에 사용된 용어 "실질적인", "실질적으로", 및 그의 변형은 기술된 특징이 값 또는 설명과 동일하거나 거의 동일하다는 것을 주목하도록 의도된다. 예를 들어, "실질적으로 평면형" 표면은 평면형이거나 거의 평면형인 표면을 나타내도록 의도된다.
달리 명백하게 언급되지 않는 한, 본 명세서에 기재된 임의의 방법은 그의 단계가 특정 순서로 수행될 것을 필요로 하는 것으로 해석되도록 의도되지 않는다. 따라서, 방법 청구항이 그 단계에 뒤따르는 순서를 실제로 언급하지 않거나 청구항 또는 발명의 설명에서 단계가 특정 순서로 한정된다는 것이 달리 구체적으로 언급되지 않는 경우, 임의의 특정한 순서가 유추되도록 의도되지 않는다.
본 명세서에 기술된 물질, 방법, 및 물품에 대해 다양한 수정 및 변형이 이루어질 수 있다. 본 명세서에서 기술되는 물질, 방법, 및 물품의 다른 양태는 본 명세서에 개시된 물질, 방법, 및 물품의 명세서 및 실시의 고려에 의해 명백해질 것이다. 본 명세서 및 예는 예시적인 것으로 간주되는 것으로 의도된다. 본 개시의 사상 또는 범위를 벗어나지 않고 다양한 수정 및 변형이 이루어질 수 있다는 것이 당업자에게 명백할 것이다.

Claims (81)

  1. 제1 표면, 제1 표면에 대향하는 제2 표면 및 제1 표면과 제2 표면 사이에 있고, 외주를 정의하는 에지 표면을 포함하는 제1 기판;
    화소 소자의 복수의 로우 및 화소 소자의 복수의 칼럼으로 배열된 화소 소자의 어레이를 포함하고, 화소 소자의 각각의 로우는 로우 전극에 의해 연결되고 화소 소자의 각각의 칼럼은 칼럼 전극에 의해 연결되는 제1 표면;
    화소 소자의 로우를 활성화하는 로우 드라이버 및 화소 소자의 칼럼을 활성화하는 칼럼 드라이버로서, 제1 표면에 대향하여 위치한 로우 및 칼럼 드라이버;
    각각의 로우 전극 커넥터는 에지 표면 주위에 랩핑되고 로우 전극, 화소 소자의 로우 및 로우 드라이버를 전기적으로 연결하는 복수의 로우 전극 커넥터; 및
    각각의 칼럼 전극 커넥터는 에지 표면 주위에 랩핑되고 칼럼 전극, 화소 소자의 칼럼 및 칼럼 드라이버를 전기적으로 연결하는 복수의 칼럼 전극 커넥터를 포함하는 디스플레이 타일.
  2. 제1항에 있어서, 상기 디스플레이 타일은 외주 주위에 베젤이 없는 디스플레이 타일.
  3. 제1항에 있어서, 상기 각각의 로우 전극 커넥터 및 각각의 칼럼 전극 커넥터는 가요성 중합체막 및 도체를 포함하는 플렉스 회로를 포함하고, 디스플레이 타일은 에지 표면에 플렉스 회로를 접착하는 접착제를 추가로 포함하는 디스플레이 타일.
  4. 제3항에 있어서, 상기 플렉스 회로는 10 마이크로미터 내지 150 마이크로미터 범위의 총 두께를 갖는 디스플레이 타일.
  5. 제3항에 있어서, 상기 플렉스 회로는 10 마이크로미터 내지 50 마이크로미터 범위의 총 두께를 갖는 디스플레이 타일.
  6. 제3항에 있어서, 상기 가요성 중합체막은 폴리이미드, 폴리에스테르, 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET), 및 폴리에테르 에테르 케톤(PEEK)으로 이루어진 그룹으로부터 선택된 디스플레이 타일.
  7. 제6항에 있어서, 상기 접착제는 감압 접착제를 포함하는 디스플레이 타일.
  8. 제7항에 있어서, 상기 감압 접착제는 폴리이미드, 아크릴, 아크릴레이트, 에틸렌 비닐 아세테이트, 부틸 고무, 니트릴, 및 실리콘으로 이루어진 그룹으로부터 선택된 물질을 포함하는 디스플레이 타일.
  9. 제8항에 있어서, 상기 도체가 구리 및 은으로부터 선택되는 디스플레이 타일.
  10. 제3항에 있어서, 상기 각각의 로우 전극은 제1 표면 상의 도전성 코팅에 의해 플렉스 회로에 전기적으로 연결되고 각각의 칼럼 전극은 제1 표면 상의 도전성 코팅에 의해 플렉스 회로에 전기적으로 연결되는 디스플레이 타일.
  11. 제3항에 있어서, 상기 로우 및 칼럼 드라이버는 제1 기판의 제2 표면 상에 있는 디스플레이 타일.
  12. 제3항에 있어서, 상기 제2 표면은 제2 기판 상에 있는 디스플레이 타일.
  13. 제12항에 있어서, 상기 제2 기판은 제1 기판과 적층 배열된 디스플레이 타일.
  14. 제3항에 있어서, 상기 제2 표면은 플렉스 회로 상에 있고 디스플레이 타일은 스탠드오프를 추가로 포함하며, 플렉스 회로는 스탠드오프 주위에 랩핑되는 디스플레이 타일.
  15. 제3항에 있어서, 상기 제1 기판은 유리계 기판을 포함하는 디스플레이 타일.
  16. 제1항에 있어서, 상기 제2 표면은 제1 기판 상에 있고, 에지 표면은 에지 표면과 제1 표면 사이에 제1 코너가 형성되고 에지 표면과 제2 표면 사이에 제2 코너가 형성되고, 제1 코너 및 제2 코너가 90도 각도 또는 언더컷 각도를 포함하지 않도록 성형되는 디스플레이 타일.
  17. 제16항에 있어서, 상기 에지 표면이 만곡된 단면을 포함하는 디스플레이 타일.
  18. 제16항에 있어서, 상기 에지 표면이 다각형 단면을 포함하는 디스플레이 타일.
  19. 제16항에 있어서, 상기 에지 표면이 에칭된 표면을 포함하는 디스플레이 타일.
  20. 제16항에 있어서, 상기 에지 표면이 에지-그라운드 표면을 포함하는 디스플레이 타일.
  21. 제16항에 있어서, 상기 에지 표면이 플라즈마-처리된 표면을 포함하는 디스플레이 타일.
  22. 제16항에 있어서, 상기 에지 표면이 비선형이고 복수의 오목한 영역을 포함하는 디스플레이 타일.
  23. 제22항에 있어서, 상기 하나 이상의 로우 전극 커넥터 및 하나 이상의 칼럼 전극 커넥터가 오목한 영역에 배치되는 디스플레이 타일.
  24. 제16항에 있어서, 상기 로우 전극 커넥터 및 칼럼 전극 커넥터가 도전성 코팅을 포함하는 디스플레이 타일.
  25. 제23항에 있어서, 상기 로우 전극 커넥터 및 칼럼 전극 커넥터가 도전성 코팅을 포함하는 디스플레이 타일.
  26. 제25항에 있어서, 상기 도전성 코팅이 금속 나노입자를 포함하는 디스플레이 타일.
  27. 제16항에 있어서, 상기 각각의 로우 전극 커넥터 및 각각의 칼럼 전극 커넥터는 가요성 중합체막 및 도체를 포함하는 플렉스 회로를 포함하고, 디스플레이 타일은 에지 표면에 플렉스 회로를 접착하는 접착제를 추가로 포함하는 디스플레이 타일.
  28. 제23항에 있어서, 상기 각각의 로우 전극 커넥터 및 각각의 칼럼 전극 커넥터는 가요성 중합체막 및 도체를 포함하는 플렉스 회로를 포함하고, 디스플레이 타일은 에지 표면에 플렉스 회로를 접착하는 접착제를 추가로 포함하는 디스플레이 타일.
  29. 제1항에 정의된 제1 디스플레이 타일을 포함하는 디스플레이.
  30. 제1 기판에 근접하며 제1항에 정의된 제2 디스플레이 타일을 포함하는 디스플레이.
  31. 제29항에 있어서, 상기 디스플레이는 액정 디스플레이(LCD), 발광 디스플레이(LED), 마이크로 LED, 전기영동 디스플레이, 전자 종이, 및 유기 발광 디스플레이(OLED)로 이루어진 그룹에서 선택된 디스플레이.
  32. 제31항에 있어서, 상기 유리계 기판의 두께 d1은 약 0.1 mm 내지 약 3 mm 범위인 디스플레이.
  33. 제29항에 있어서, 상기 디스플레이는 마이크로 LED를 포함하고 화소 소자는 에지 표면으로부터 500 마이크로미터 내에 위치하는 디스플레이 타일.
  34. 제1 기판의 제1 표면 상에 화소 소자를 갖는 제1 기판 상에 하나 이상의 드라이버를 배치하고, 드라이버를 제1 표면과 대향하는 제2 표면 상에 배치하여 화소 소자를 활성화할 수 있는 단계; 및
    에지 표면 상에 커넥터를 배치하고 제1 표면 및 제2 표면으로 연장하며, 에지 표면은 외주를 정의하는 단계를 포함하는 디스플레이 타일을 제조하는 방법.
  35. 제34항에 있어서, 상기 제2 표면은 제1 기판 상에 있는 방법.
  36. 제34항에 있어서, 상기 제1 표면은 화소 소자의 복수의 로우 및 화소 소자의 복수의 칼럼으로 배열된 화소 소자의 어레이를 포함하고, 상기 방법은 화소 소자의 각각의 로우를 로우 전극과 전기적으로 연결하는 단계;
    화소 소자의 각각의 칼럼을 칼럼 전극과 전기적으로 연결하는 단계를 추가적으로 포함하고,
    상기 하나 이상의 드라이버는 화소 소자의 복수의 로우를 활성화하는 로우 드라이버 및 화소 소자의 복수의 칼럼을 활성화하는 칼럼 드라이버를 포함하고, 로우 드라이버 및 칼럼 드라이버는 제1 표면에 대향하여 위치하는 방법.
  37. 제36항에 있어서, 각각의 로우 전극, 화소 소자의 각각의 로우 및 로우 드라이버를 에지 표면 주위에 랩핑된 로우 전극 커넥터와 전기적으로 연결하는 단계; 및
    각각의 칼럼 전극, 화소 소자의 각각의 칼럼 및 칼럼 드라이버를 에지 표면 주위에 랩핑된 칼럼 전극 커넥터와 전기적으로 연결하는 단계를 추가로 포함하는 방법.
  38. 제37항에 있어서, 상기 각각의 로우 전극 커넥터 및 각각의 칼럼 전극 커넥터는 가요성 중합체막 및 도체를 포함하는 플렉스 회로를 포함하고, 에지 표면에 플렉스 회로를 접착하는 단계를 추가로 포함하는 방법.
  39. 제38항에 있어서, 상기 플렉스 회로는 접착제를 추가로 포함하고, 상기 접착하는 단계는 플렉스 회로를 에지 표면에 접착하기 위해 플렉스 회로에 압력을 가하는 단계를 포함하는 방법.
  40. 제39항에 있어서, 상기 플렉스 회로는 10 마이크로미터 내지 150 마이크로미터 범위의 총 두께를 갖는 방법.
  41. 제38항에 있어서, 상기 플렉스 회로는 10 마이크로미터 내지 50 마이크로미터 범위의 총 두께를 갖는 방법.
  42. 제39항에 있어서, 상기 가요성 중합체막은 폴리이미드, 폴리에스테르, 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET), 및 폴리에테르 에테르 케톤(PEEK)으로 이루어진 그룹으로부터 선택된 방법.
  43. 제39항에 있어서, 상기 접착제는 감압 접착제를 포함하는 방법.
  44. 제43항에 있어서, 상기 감압 접착제는 폴리이미드, 아크릴, 아크릴레이트, 에틸렌 비닐 아세테이트, 부틸 고무, 니트릴, 및 실리콘으로 이루어진 그룹으로부터 선택된 물질을 포함하는 방법.
  45. 제39항에 있어서, 상기 도체가 구리 및 은으로부터 선택되는 방법.
  46. 제39항에 있어서, 로우 전극 및 로우 전극 커넥터와 접촉하게 로우 도전성 코팅을 도포함으로써 각각의 로우 전극을 로우 전극 커넥터에 전기적으로 연결하는 단계 및 칼럼 전극 및 칼럼 전극 도체와 접촉하게 도전성 코팅을 도포함으로써 각각의 칼럼 전극을 칼럼 전극 커넥터에 전기적으로 연결하는 단계를 추가로 포함하는 방법.
  47. 제39항에 있어서, 복수의 기판 각각은 에지 표면을 갖는 복수의 기판을 적층물로 적층하는 단계, 및 복수의 기판 각각의 에지 표면 각각에 플렉스 회로를 접착하는 단계를 추가로 포함하는 방법.
  48. 제39항에 있어서, 상기 제2 표면은 플렉스 회로 상에 있고, 제1 표면에 대향하여 배치되는 스탠드오프 주위에 플렉스 회로를 랩핑하는 단계를 추가로 포함하는 방법.
  49. 제37항에 있어서, 에지 표면과 제1 표면 사이에 제1 코너가 형성되고 에지 표면과 제2 표면 사이에 제2 코너가 형성되고, 제1 코너 및 제2 코너가 90도 각도 또는 언더컷 각도를 포함하지 않도록 에지 표면을 성형하는 단계를 추가로 포함하는 방법.
  50. 제49항에 있어서, 상기 에지 표면이 만곡된 단면을 포함하는 방법.
  51. 제49항에 있어서, 상기 에지 표면이 다각형 단면을 포함하는 방법.
  52. 제49항에 있어서, 상기 성형하는 단계가 에지 표면을 에칭하는 것을 포함하는 방법.
  53. 제49항에 있어서, 상기 성형하는 단계가 에지 표면을 에지-그라인딩하는 것을 포함하는 방법.
  54. 제49항에 있어서, 상기 성형하는 단계가 에지 표면을 플라즈마-처리하는 것을 포함하는 방법.
  55. 제54항에 있어서, 상기 에지 표면을 플라즈마-처리하는 단계가 에지 표면에 제트 플라즈마를 적용하는 것을 포함하는 방법.
  56. 제55항에 있어서, 상기 제트 플라즈마가 대기압 플라즈마로 적용되는 방법.
  57. 제49항에 있어서, 상기 각각의 칼럼 전극 커넥터 및 각각의 로우 전극 커넥터가 도전성 물질의 복수의 층을 포함하는 방법.
  58. 제37항에 있어서, 복수의 오목한 영역을 포함하는 비선형 에지 표면을 형성하는 단계를 추가로 포함하는 방법.
  59. 제58항에 있어서, 하나 이상의 로우 전극 커넥터 및 하나 이상의 칼럼 전극 커넥터를 오목한 영역에 배치하는 단계를 추가로 포함하는 방법.
  60. 제37항에 있어서, 상기 로우 전극 커넥터 및 칼럼 전극 커넥터가 도전성 코팅을 포함하는 방법.
  61. 제60항에 있어서, 상기 도전성 코팅이 금속 나노입자를 포함하는 방법.
  62. 제61항에 있어서, 도전성 잉크를 사용한 도전성 코팅의 프린팅, 도전성 코팅의 진공 증착, 도전성 코팅의 용액 코팅, 또는 도전성 코팅의 라미네이팅으로부터 선택된 방법에 의해 로우 전극 커넥터 및 칼럼 전극 커넥터를 형성하는 단계를 추가로 포함하는 방법.
  63. 디스플레이 타일은 제1 디스플레이 타일이고, 제38항에 따른 방법에 따라 제2 디스플레이 타일을 형성하는 단계 및 제1 디스플레이 타일 및 제2 디스플레이 타일의 각각의 에지 표면에 제1 디스플레이 타일 및 제2 디스플레이 타일을 근접하게 배치하는 단계를 추가로 포함하는 디스플레이를 제조하는 방법.
  64. 제63항에 있어서, 상기 디스플레이는 액정 디스플레이(LCD), 발광 디스플레이(LED), 마이크로 LED, 전기영동 디스플레이, 전자 종이, 및 유기 발광 디스플레이(OLED)로 이루어진 그룹에서 선택된 방법.
  65. 제64항에 있어서, 상기 제1 기판은 유리계 기판을 포함하고 기판의 두께 d1은 약 0.1 mm 내지 약 3 mm 범위인 방법.
  66. 제65항에 있어서, 상기 디스플레이는 마이크로 LED를 포함하고 화소 소자는 에지 표면으로부터 500 마이크로미터 내에 있는 방법.
  67. 제37항에 있어서, 상기 로우 전극 커넥터 및 칼럼 전극 커넥터는 제1 표면, 제2 표면, 및 에지 표면 상에 노출된 영역을 형성하도록 기판을 마스킹하는 단계 및 로우 전극 커넥터 및 칼럼 전극 커넥터의 패턴을 형성하기 위해 노출된 영역 상에 도전성 물질을 증착하는 단계에 의해 제조되는 방법.
  68. 제67항에 있어서, 상기 증착 단계는 은 입자를 함유하는 페이스트를 증착하고 은 입자를 함유하는 페이스트 상에 구리를 도금하는 것을 포함하는 방법.
  69. 제37항에 있어서, 상기 로우 전극 커넥터 및 칼럼 전극 커넥터는 기판 상에 도전성 물질을 증착하는 단계, 도전성 물질을 구리로 도금하는 단계, 및 로우 전극 커넥터 및 칼럼 전극 커넥터의 패턴을 형성하기 위해 레이저 빔을 기판에 조사하는 단계에 의해 형성되는 방법.
  70. 제37항에 있어서, 상기 로우 전극 커넥터 및 칼럼 전극 커넥터는 로우 전극 커넥터 및 칼럼 전극 커넥터의 패턴을 형성하기 위해 에어로졸 제트로 기판 상에 도전성 물질을 증착하는 단계, 도전성 물질을 프린팅하는 단계, 및 에칭 단계 중 하나 이상으로 이루어진 그룹으로부터 선택된 방법에 의해 형성되는 방법.
  71. 각각 제1 표면, 제1 표면에 대향하는 제2 표면 및 제1 표면과 제2 표면 사이에 있고, 외주를 정의하는 에지 표면을 갖는 복수의 기판을 적층하여, 적층물을 제공하는 단계;
    에지 표면을 노출시키도록 수평 표면에 대해 소정의 각도로 적층물을 배열하는 단계;
    에지 표면, 제1 표면, 및 제2 표면 상에 복수의 로우 전극 커넥터 및 복수의 칼럼 전극 커넥터를 형성하도록 에지 표면, 제1 표면, 및 제2 표면 상에 도전성 물질을 증착하는 단계;
    복수의 기판 각각의 제1 표면 상에 화소 소자의 개별 로우가 존재하도록 화소 소자의 복수의 로우 및 화소 소자의 복수의 칼럼으로 배열된 화소 소자의 어레이를 전기적으로 연결하고, 화소 소자의 개별 로우는 개별 로우 전극 및 개별 로우 전극 커넥터와 연결되는 단계;
    복수의 기판 각각의 제1 표면 상의 화소 소자의 어레이로부터의 화소 소자의 개별 칼럼과 개별 칼럼 전극 및 개별 칼럼 전극 커넥터를 전기적으로 연결하는 단계; 및
    복수의 기판 각각의 제1 표면에 대향하는 제2 표면 상에 화소 소자를 활성화 할 수 있는 하나 이상의 드라이버를 배치하는 단계를 포함하는 복수의 디스플레이 타일을 제조하는 방법.
  72. 제71항에 있어서, 적층물을 제1 표면에 대해 소정의 각도로 제1 방향으로 기울이고, 적층물을 수평 표면에 대해 소정의 각도로 제2 방향으로 기울이는 단계; 및 기판 상에 도전성 물질을 증착하는 단계를 추가로 포함하는 방법.
  73. 제72항에 있어서, 상기 기판이 홀더 내에 배치된 방법.
  74. 제72항에 있어서, 상기 복수의 로우 전극 커넥터 및 복수의 칼럼 전극 커넥터는 에지 표면을 주위를 둘러싸고 복수의 기판 각각의 제1 표면 및 제2 표면과 접촉하는 방법.
  75. 제74항에 있어서, 상기 하나 이상의 드라이버는 화소 소자의 로우를 활성화하는 로우 드라이버 및 화소 소자의 칼럼을 활성화하는 칼럼 드라이버를 포함하는 방법.
  76. 제75항에 있어서, 상기 제2 표면은 복수의 기판 각각 상에 있는 방법.
  77. 제76항에 있어서, 상기 복수의 기판 각각 상의 로우 전극 커넥터 및 칼럼 전극 커넥터는 제1 표면, 제2 표면 및 에지 표면 상의 노출된 영역을 형성하기 위해 복수의 기판 각각을 마스킹하고, 복수의 기판 각각 상의 노출된 영역 상에 도전성 물질을 증착하여 로우 전극 커넥터 및 칼럼 전극 커넥터의 패턴을 형성함으로써 형성되는 방법.
  78. 제77항에 있어서, 상기 증착하는 단계는 은 입자를 함유하는 페이스트를 증착하고 및 은 입자를 함유하는 페이스트 상에 구리를 도금하는 것을 포함하는 방법.
  79. 제78항에 있어서, 상기 복수의 기판 각각 상의 로우 전극 커넥터 및 칼럼 전극 커넥터는 복수의 기판 각각 상에 도전성 물질을 증착하고, 도전성 물질을 구리로 도금하고, 및 로우 전극 커넥터 및 칼럼 전극 커넥터의 패턴을 형성하기 위해 레이저 빔을 기판에 조사함으로써 형성되는 방법.
  80. 제77항에 있어서, 상기 복수의 기판 각각 상의 로우 전극 커넥터 및 칼럼 전극 커넥터는 로우 전극 커넥터 및 칼럼 전극 커넥터의 패턴을 형성하기 위해 에어로졸 제트로 복수의 기판 각각 상에 도전성 물질을 증착함으로써 형성되는 방법.
  81. 제77항에 있어서, 상기 복수의 기판 각각의 에지 표면은 만곡된 에지 표면, 에지-그라운드 에지 표면, 플라즈마 처리된 에지 표면 및 90도를 초과하는 각도를 포함하는 다각형 에지 표면으로부터 선택되는 방법.
KR1020207013726A 2017-10-16 2018-10-16 에지-랩핑된 도체를 갖는 베젤-프리 디스플레이 타일 및 그 제조 방법 Active KR102705239B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762572900P 2017-10-16 2017-10-16
US62/572,900 2017-10-16
PCT/US2018/056018 WO2019079253A1 (en) 2017-10-16 2018-10-16 DISPLAY PANEL WITHOUT BEVEL WITH ROUND-BENDED CONDUCTORS AND METHODS OF MANUFACTURE

Publications (2)

Publication Number Publication Date
KR20200063233A true KR20200063233A (ko) 2020-06-04
KR102705239B1 KR102705239B1 (ko) 2024-09-11

Family

ID=64110152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207013726A Active KR102705239B1 (ko) 2017-10-16 2018-10-16 에지-랩핑된 도체를 갖는 베젤-프리 디스플레이 타일 및 그 제조 방법

Country Status (7)

Country Link
US (3) US11282994B2 (ko)
EP (2) EP3698210B1 (ko)
JP (1) JP7223766B2 (ko)
KR (1) KR102705239B1 (ko)
CN (2) CN111727404A (ko)
TW (2) TWI790297B (ko)
WO (1) WO2019079253A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI790297B (zh) 2017-10-16 2023-01-21 美商康寧公司 具有邊緣包覆之導體的無框顯示圖塊及製造方法
TWI781241B (zh) * 2017-11-08 2022-10-21 美商康寧公司 用於組裝顯示區域的裝置及方法
TW201930621A (zh) * 2017-12-11 2019-08-01 美商康寧公司 具有改良邊緣強度之覆瓦的顯示區域及其製造方法
KR20210066910A (ko) * 2018-10-04 2021-06-07 코닝 인코포레이티드 다중-섹션 디스플레이들을 형성하기 위한 시스템들 및 방법들
US11056630B2 (en) * 2019-02-13 2021-07-06 Samsung Electronics Co., Ltd. Display module having glass substrate on which side wirings are formed and manufacturing method of the same
CN114616515A (zh) * 2019-10-10 2022-06-10 康宁公司 用于形成包覆电极的系统及方法
KR20210051046A (ko) * 2019-10-29 2021-05-10 주식회사 와이엘엔터프라이즈 디스플레이 패널 전극 형성 장치 및 방법
CN110867137B (zh) * 2019-10-30 2021-07-06 深圳市华星光电半导体显示技术有限公司 显示面板的制备方法及显示面板
US11908881B2 (en) * 2020-01-21 2024-02-20 Seoul Viosys Co., Ltd. LED display apparatus having micro LED module
US20230077048A1 (en) * 2020-01-24 2023-03-09 Kyocera Corporation Display device and method for manufacturing display device
KR20220134602A (ko) * 2020-01-27 2022-10-05 코닝 인코포레이티드 에지 도전체 코팅
US12609057B2 (en) 2020-04-13 2026-04-21 Lg Electronics Inc. Display device and method for manufacturing same, and multi-screen display device using same
CN113889499A (zh) * 2020-07-01 2022-01-04 群创光电股份有限公司 电子装置
US12002912B2 (en) 2020-07-31 2024-06-04 Seoul Viosys Co., Ltd. Light emitting device and display apparatus having the same
US11940848B2 (en) * 2020-08-14 2024-03-26 Apple Inc. Electronic devices with borderless displays
KR20220022647A (ko) * 2020-08-19 2022-02-28 엘지디스플레이 주식회사 타일링 표시 장치
JP2024505740A (ja) * 2021-02-10 2024-02-07 コーニング インコーポレイテッド ラップアラウンド電極を備えた基板を製造するための方法および装置
EP4411705A4 (en) * 2021-09-27 2025-04-30 Sony Group Corporation INFORMATION PROCESSING SYSTEM AND INFORMATION PROCESSING METHOD
US12563876B2 (en) * 2022-02-25 2026-02-24 BOE MLED Technology Co., Ltd. Display panel, display device, and tiled display apparatus
CN114975746B (zh) * 2022-05-20 2025-07-22 Tcl华星光电技术有限公司 一种显示面板、印刷装置及显示面板的制备方法
CN119731625A (zh) * 2022-06-15 2025-03-28 亮锐有限责任公司 双向透明显示器
CN117577016A (zh) * 2022-08-08 2024-02-20 西安青松光电技术有限公司 显示模块、显示系统及扫描方法
TWI834406B (zh) 2022-12-01 2024-03-01 友達光電股份有限公司 元件基板及其製造方法
JP2024093386A (ja) * 2022-12-27 2024-07-09 上海天馬微電子有限公司 表示装置
CN116056514B (zh) * 2022-12-28 2023-12-19 惠科股份有限公司 显示面板及其制作方法、显示装置
JP7686099B1 (ja) 2024-02-09 2025-05-30 エルジー ディスプレイ カンパニー リミテッド 表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0968714A (ja) * 1995-08-30 1997-03-11 Sharp Corp 液晶表示装置及びその製造方法
JP3792554B2 (ja) * 2001-03-26 2006-07-05 シャープ株式会社 表示モジュール及びフレキシブル配線板の接続方法
KR20110139188A (ko) * 2009-03-10 2011-12-28 니폰 덴키 가라스 가부시키가이샤 유리 기판 및 그 제조 방법
KR20130109350A (ko) * 2012-03-27 2013-10-08 엘지디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
JP2015175969A (ja) * 2014-03-14 2015-10-05 日本放送協会 タイル型ディスプレイ及びその作製方法
CN105223747A (zh) * 2015-10-27 2016-01-06 南京中电熊猫液晶显示科技有限公司 一种显示面板
KR20170059523A (ko) * 2015-11-20 2017-05-31 삼성디스플레이 주식회사 표시 장치, 타일형 표시 장치 및 이의 제조 방법

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4183629A (en) * 1976-07-21 1980-01-15 Citizen Watch Co. Ltd. Electronic optical display device and method of manufacturing the same
JP3147785B2 (ja) 1996-09-02 2001-03-19 株式会社村田製作所 チップ状電子部品
JP3240963B2 (ja) 1997-07-24 2001-12-25 株式会社村田製作所 チップ状電子部品の電極形成方法およびチップ状電子部品用ホルダ
US6778198B2 (en) 2002-01-18 2004-08-17 Xerox Corporation Glass substrate printed wiring board printhead for electric paper
JP2003248437A (ja) * 2002-02-25 2003-09-05 Tdk Corp 回路配置構造及び表示装置
EP1376212A1 (fr) 2002-06-21 2004-01-02 Asulab S.A. Cellule d'affichage, notamment à cristal liquide, ou cellule photovoltaique comprenant des moyens pour sa connexion à électronique de commande
CN1228804C (zh) * 2003-01-23 2005-11-23 孙伯彦 可拼装的等离子显示屏及其制造方法
US7193244B2 (en) * 2004-04-14 2007-03-20 E. I. Du Pont De Nemours And Company Electronic devices with edge connectors and methods of using the same
US7791700B2 (en) * 2005-09-16 2010-09-07 Kent Displays Incorporated Liquid crystal display on a printed circuit board
KR101323538B1 (ko) 2005-11-14 2013-10-29 세미온 콘스테인 디스플레이 모듈
US7503769B2 (en) 2006-06-22 2009-03-17 Ddk Ltd. Connector and pushing jig
US8026903B2 (en) 2007-01-03 2011-09-27 Apple Inc. Double-sided touch sensitive panel and flex circuit bonding
JP5089266B2 (ja) * 2007-06-26 2012-12-05 三菱電機株式会社 画像表示素子の製造方法
WO2009089105A1 (en) * 2008-01-04 2009-07-16 Nanolumens Flexible display
JP5293267B2 (ja) * 2009-02-26 2013-09-18 株式会社リコー 表示装置
US8599353B2 (en) 2010-05-28 2013-12-03 3M Innovative Properties Company Display comprising a plurality of substrates and a plurality of display materials disposed between the plurality of substrates that are connected to a plurality of non-overlapping integral conductive tabs
KR101853454B1 (ko) * 2011-01-21 2018-05-02 삼성디스플레이 주식회사 표시 장치
WO2012147672A1 (ja) 2011-04-28 2012-11-01 シャープ株式会社 表示モジュール及び表示装置
KR101884346B1 (ko) 2011-08-17 2018-08-02 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101913258B1 (ko) 2012-05-23 2018-10-30 엘지전자 주식회사 터치 패널 및 이를 포함한 디스플레이 장치
US9351400B1 (en) 2013-02-21 2016-05-24 Apple Inc. Electrical connections between conductive contacts
US9532450B2 (en) 2013-03-12 2016-12-27 Apple Inc. Lowering the sheet resistance of a conductive layer
KR101519519B1 (ko) 2013-09-17 2015-05-12 국립대학법인 울산과학기술대학교 산학협력단 신축성 배선을 이용하여 형성된 무 베젤 디스플레이 장치 및 그 제조 방법
TW201519021A (zh) 2013-11-01 2015-05-16 Ghitron Technology Co Ltd 以單一貼膜完成單片玻璃觸控面板側邊蝕刻強化之製程
KR102380645B1 (ko) * 2014-07-31 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 장치
TWI671721B (zh) 2014-09-15 2019-09-11 比利時商巴而可公司 顯示磚、用於顯示磚的框架及其製作方法
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
JP6200934B2 (ja) 2014-12-08 2017-09-20 財團法人工業技術研究院Ｉｎｄｕｓｔｒｉａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ ビームアンテナ
US9614168B2 (en) * 2015-01-12 2017-04-04 Apple Inc. Flexible display panel with bent substrate
TWI581225B (zh) * 2015-01-28 2017-05-01 友達光電股份有限公司 顯示裝置
TWI563886B (en) 2015-10-28 2016-12-21 Ind Tech Res Inst Insulating colloidal material and multilayer circuit structure
TWI584526B (zh) 2015-12-04 2017-05-21 財團法人工業技術研究院 積層式天線結構
CN206370418U (zh) 2016-12-29 2017-08-01 丽智电子(昆山)有限公司 一种印刷陶瓷二极管倒装芯片封装结构
KR102612998B1 (ko) 2016-12-30 2023-12-11 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102687577B1 (ko) 2016-12-30 2024-07-22 엘지디스플레이 주식회사 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
TWI790297B (zh) 2017-10-16 2023-01-21 美商康寧公司 具有邊緣包覆之導體的無框顯示圖塊及製造方法
KR102527230B1 (ko) * 2018-03-09 2023-05-02 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0968714A (ja) * 1995-08-30 1997-03-11 Sharp Corp 液晶表示装置及びその製造方法
JP3792554B2 (ja) * 2001-03-26 2006-07-05 シャープ株式会社 表示モジュール及びフレキシブル配線板の接続方法
KR20110139188A (ko) * 2009-03-10 2011-12-28 니폰 덴키 가라스 가부시키가이샤 유리 기판 및 그 제조 방법
KR20130109350A (ko) * 2012-03-27 2013-10-08 엘지디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
JP2015175969A (ja) * 2014-03-14 2015-10-05 日本放送協会 タイル型ディスプレイ及びその作製方法
CN105223747A (zh) * 2015-10-27 2016-01-06 南京中电熊猫液晶显示科技有限公司 一种显示面板
KR20170059523A (ko) * 2015-11-20 2017-05-31 삼성디스플레이 주식회사 표시 장치, 타일형 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
WO2019079253A1 (en) 2019-04-25
EP4369087A3 (en) 2024-08-07
US20220173296A1 (en) 2022-06-02
US11777067B2 (en) 2023-10-03
EP3698210B1 (en) 2024-05-08
EP3698210A1 (en) 2020-08-26
JP2020537196A (ja) 2020-12-17
CN117647904A (zh) 2024-03-05
TW201917477A (zh) 2019-05-01
TWI790297B (zh) 2023-01-21
US11282994B2 (en) 2022-03-22
US20220209087A1 (en) 2022-06-30
JP7223766B2 (ja) 2023-02-16
TW202326261A (zh) 2023-07-01
KR102705239B1 (ko) 2024-09-11
EP4369087A2 (en) 2024-05-15
US20200243738A1 (en) 2020-07-30
CN111727404A (zh) 2020-09-29

Similar Documents

Publication Publication Date Title
KR102705239B1 (ko) 에지-랩핑된 도체를 갖는 베젤-프리 디스플레이 타일 및 그 제조 방법
TWI610600B (zh) 配線體及配線基板
US9516744B2 (en) Wrap-around micro-wire circuit method
WO2019037501A1 (zh) 基板及其制造方法、显示面板及其制造方法、拼接屏
JP2022512609A (ja) 埋込サイド電極を備えたディスプレイを形成するためのシステムおよび方法
CN110121790A (zh) 使用uv压印技术制造透明发光装置的方法和透明发光装置
US20150305147A1 (en) Wrap-around micro-wire circuit structure
US20150271930A1 (en) Making multi-layer micro-wire structure
US20140293149A1 (en) Capacitive touch screen and manufacturing method thereof
CN113674614B (zh) 显示装置及其制造方法
JP2011187718A (ja) フレキシブルプリント配線板及びその製造方法
JP2019061697A (ja) 配線体
TWI684265B (zh) Ｌｅｄ構裝模組及ｌｅｄ顯示裝置
TW202004710A (zh) 顯示裝置及其製造方法
TWI638296B (zh) 觸控螢幕面板製造方法
CN110517584A (zh) 显示模组、显示装置及显示模组的制备方法
CN110867137B (zh) 显示面板的制备方法及显示面板
JP5956629B1 (ja) 配線構造体及びタッチセンサ
TW202125056A (zh) 用於形成包覆電極的系統及方法
WO2024262238A1 (ja) 導電性フィルム
TW202016711A (zh) 觸控面板之製作方法及觸控面板
CN114003144A (zh) 一种触控结构、触控显示装置和制作方法
CN117059624A (zh) 一种显示面板的制造方法以及制造设备
CN111240522A (zh) 触控模组及其制备方法、显示装置
HK1258951B (zh) 电光显示设备

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601