KR20200064549A - 표시장치 - Google Patents

Abstract

본 발명은 표시장치에 관한 것으로, 이 표시장치는 입력 영상의 평균 휘도를 매 프레임 기간 마다 측정하고, 미리 설정된 문턱값 보다 큰 변화량으로 입력 영상의 평균 휘도가 변할 때 상기 픽셀 구동 전압을 실시간 가변한다.

Description

표시장치{DISPLAY DEVICE}

본 발명은 다양한 화질 관련 지표에 따라 표시패널 구동부의 구동 전압과 픽셀 구동 전압이 가변되는 표시장치에 관한 것이다.

액정 표시장치(Liquid Crystal Display, LCD), 전계 발광 표시장치(Electroluminescence Display), 전계 방출 표시장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 등 다양한 평판 표시장치가 개발되고 있다.

전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 대별된다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시장치는 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율에서 월등한 수준으로 영상을 재현할 수 있다.

표시장치의 소비 전력을 줄이기 위하여 밝은 화면에서 픽셀들의 피크 휘도(peak luminance)를 낮추는 방법이 적용될 수 있다. 그런데, 피크 휘도를 가변할 때 사용자가 휘도 변화를 인지하여 화질이 저하될 수 있다. 이러한 제어 방법에도 불구하고, 소비 전력 개선 효과가 만족할 만한 수준에 도달하지 못하고 있다.

따라서, 본 발명은 화질 저하 없이 소비 전력을 줄일 수 있는 표시장치를 제공한다.

본 발명의 표시장치는 다수의 데이터 라인들, 상기 데이터 라인들과 교차되는 다수의 게이트 라인들, 및 다수의 픽셀들을 포함한 표시패널; 입력 영상의 픽셀 데이터와 감마 기준 전압을 입력 받아 상기 픽셀 데이터를 데이터 전압으로 변환하는 데이터 구동부; 상기 게이트 라인들에 게이트 신호를 공급하는 게이트 구동부; 상기 픽셀들에 공급되는 픽셀 구동 전압(ELVDD), 감마 전원 전압(PVDD), 및 상기 데이터 구동부의 출력 버퍼 구동 전압(SVDD)을 발생하고, 상기 감마 전원 전압을 분압하여 상기 감마 기준 전압을 발생하고, 전압 제어 신호에 응답하여 상기 픽셀 구동 전압(EVDD), 상기 감마 전원 전압(PVDD), 및 상기 출력 버퍼 구동 전압(SVDD) 중 적어도 하나의 레벨과 기울기 중 하나 이상을 변경하는 전원부; 및 상기 데이터 구동부에 상기 픽셀 데이터를 전송하고, 상기 데이터 구동부와 상기 게이트 구동부의 동작 타이밍을 제어하는 타이밍 콘트롤러를 포함한다.

상기 타이밍 콘트롤러는 상기 입력 영상의 평균 휘도를 매 프레임 기간 마다 측정하고, 상기 전압 제어 신호를 발생하여 상기 전원부의 출력 전압을 제어하여 미리 설정된 문턱값 보다 큰 변화량으로 상기 평균 휘도가 변할 때 상기 픽셀 구동 전압을 가변한다.

본 발명은 입력 영상의 평균 휘도에 따라 피크 휘도(peak luminance)를 제한하여 소비 전력을 줄이고, 평균 휘도의 변화량이 미리 설정된 문턱값 보다 클 때 픽셀 구동 전압(ELVDD), 감마 전원 전압(PVDD), 버퍼 구동 전압(SVDD) 중 하나 이상을 가변하여 플리커(flicker)와 같은 화질 저하 없이 소비 전력을 낮춘다.

나아가, 본 발명은 다양한 화질 관련 지표(parameter)에 따라 출력 버퍼 구동 전압(SVDD)을 가변하여 화질 저하 없이 소스 드라이브 IC별로 출력 버퍼 구동 전압(SVDD)을 개별 가변하여 소비 전력을 더 줄일 수 있다.

도 1은 본 발명의 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 2는 외부 보상 회로를 개략적으로 보여 주는 도면이다.
도 3은 본 발명의 실시예에 따른 휘도 제어 장치를 보여 주는 블록도이다.
도 4는 피크 휘도 제어　커브를 보여 주는 도면이다.
도 5 및 도 6은 전원부에서 출력 전압을 가변하는 구성을 보여 주는 도면들이다.
도 7은 본 발명의 제1 실시예에 따른 표시장치의 구동 방법을 보여 주는 흐름도이다.
도 8은 ELVDD 커브를 보여 주는 도면이다.
도 9는 EVDD 가변시 적용되는 문턱값을 보여 주는 도면이다.
도 10a 내지 도 10d는 APL 변화량에 따른 ELVDD 가변 방법의 예를 보여 주는 도면들이다.
도 11은 APL에 따라 문턱값이 상이하게 설정되는 예를 보여 주는 도면이다.
도 12는 APL에 따라 ELVDD가 변할 때 소정의 기울기로 전압이 점진적으로 가변되는 예를 보여 주는 도면이다.
도 13은 APL에 따라 ELVDD가 변할 때 APL 구간별로 ELVDD 기울기가 다르게 설정되는 예를 보여 주는 도면이다.
도 14는 전원부 출력 전압의 기울기 조정 장치를 보여 주는 도면들이다.
도 15a 및 도 15b는 전원부 출력 전압이 멀티 스텝으로 변하는 예를 보여 주는 도면들이다.
도 16은 전원부 출력 전압이 1 프레임 기간 내에서 멀티 스텝으로 변하는 예를 보여 주는 도면이다.
도 17은 1 프레임 기간을 상세히 보여 주는 도면이다.
도 18은 N 프레임 기간 동안 입력 영상의 평균 휘도에 따라 가변되는 ELVDD의 일 예를 보여 주는 도면이다.
도 19는 데이터 구동부(110)를 자세히 보여 주는 도면이다.
도 20은 APL에 따라 피크 휘도를 제어할 때 SVDD로 인하여 불필요한 소비 전력이 발생되는 예를 보여 주는 도면이다.
도 21은 본 발명의 실시예에 따른 PLC 커브, 최대 데이터 전압 및 SVDD의 관계를 보여 주는 도면이다.
도 22는 최대 데이터 전압에 비례하여 변하는 SVDD의 일 예를 보여 주는 도면이다.
도 23은 피크 휘도가 가변될 때 피크 휘도에 동기하여 가변되는 PVDD와 SVDD 를 보여 주는 도면이다.
도 24a 및 도 24b는 도 23에 도시된 제1 및 제2 피크 휘도에서 PVDD, SVDD, 및 데이터 전압을 보여 주는 도면이다.
도 25는 최대 밝기 값에 따라 가변되는 SVDD를 보여 주는 도면이다.
도 26은 픽셀 데이터의 최대 값에 따라 가변되는 SVDD를 보여 주는 도면이다.
도 27은 픽셀들의 열화 수준에 따라 가변되는 SVDD를 보여 주는 도면이다.
도 28은 화면을 분할 구동하는 소스 드라이브 IC들과 소스 드라이브 IC들에 개별로 공급되는 SVDD를 보여 주는 도면이다.
도 29는 서브 화면별로 개별 제어되는 최대 휘도 및 최대 데이터 전압과, 소스 드라이브 IC별로 개별 공급되는 SVDD의 일 예를 보여 주는 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

본 명세서 상에서 언급된 "구비한다", "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다.

구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다. 특허청구범위는 필수 구성 요소를 중심으로 기재되기 때문에 특허청구범위의 구성 요소 명칭 앞에 붙은 서수와 실시예의 구성 요소 명칭 앞에 붙은 서수가 일치되지 않을 수 있다.

이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

본 발명은 입력 영상의 평균 휘도, 사용자 또는 조도에 따라 조정 가능한 최대 밝기 값, 최대 데이터, 실시간 센싱되는 픽셀들의 열화 수준 등 다양한 화질 관련 지표(parameter)에 따라 피크 휘도(peak luminance)를 제한하여 화질 저하 없이 소비 전력을 낮춘다. 최대 데이터 전압은 피크 휘도(peak luminance)에 비례하여 가변된다. 피크 휘도가 낮아지면 최대 데이터 전압도 낮아진다. 나아가, 본 발명은 상기 화질 관련 지표에 따라 피크 휘도가 가변될 때 표시패널 구동부의 구동 전압과 픽셀 구동 전압을 가변하여 소비 전력을 더 줄일 수 있다.

이하, 첨부된 도면을 참조하여 본 명세서의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 표시장치는 유기 발광 표시장치를 중심으로 설명되지만 이에 한정되지 않는다는 것에 주의하여야 한다.

도 1 및 도 2를 참조하면, 본 명세서의 실시예에 따른 표시장치는 표시패널(100)과, 표시패널 구동부를 포함한다.

표시패널(100)은 입력 영상이 재현되는 화면(AA)을 포함한다. 화면(AA)은 입력 영상의 픽셀 데이터가 표시되는 픽셀 어레이를 포함한다. 픽셀 어레이는 다수의 데이터 라인들(DL), 데이터 라인들(DL)과 교차되는 다수의 게이트 라인들(GL), 및 다수의 픽셀들을 포함한다.

픽셀들은 데이터 라인들(DL)과 게이트 라인들(GL)에 의해 정의된 매트릭스 형태로 화면(AA) 상에 배치될 수 있다. 픽셀들은 매트릭스 형태 이외에도 동일한 색을 발광하는 픽셀을 공유하는 형태, 스트라이프 형태, 다이아몬드 형태 등 화면(AA) 상에 다양한 방법으로 배치될 수 있다.

픽셀 어레이의 해상도가 m*n 일 때, 픽셀 어레이는 m(m은 2 이상의 양의 정수) 개의 픽셀 컬럼(Column)과, 픽셀 컬럼과 교차되는 n(n은 2 이상의 양의 정수) 개의 픽셀 라인들(L1~Ln)을 포함한다. 픽셀 컬럼은 y축 방향을 따라 배치된 픽셀들을 포함한다. 픽셀 라인은 x축 방향을 따라 배치된 픽셀들을 포함한다. 1 수직 기간은 1 프레임 분량의 픽셀 데이터를 화면의 모든 픽셀들에 기입(write)하는데 필요한 1 프레임 기간이다. 게이트 라인을 공유하는 1 라인 분량의 픽셀 데이터를 1 픽셀 라인의 픽셀들에 기입하는데 필요한 시간이다. 1 수평 기간은 1 프레임 기간을 m 개의 픽셀 라인(L1~Lm) 개수 즉, 표시패널(100)의 수직 해상도로 나눈 시간이다.

픽셀들 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수도 있다. 이하에서 픽셀은 서브 픽셀과 같은 의미로 해석될 수 있다. 서브 픽셀들(101) 각각은 동일한 픽셀 회로를 포함한다. 픽셀 회로는 데이터 라인(DL)과 게이트 라인(GL)에 연결된다.

유기 발광 표시장치의 경우, 픽셀 회로는 발광 소자(EL), 구동 소자(DT), 커패시터(Cst), 및 스위치 회로(102)를 포함할 수 있다.

발광 소자(EL)는 픽셀 구동 전압(ELVDD)으로부터의 전류로 발광하는 OLED로 구현될 수 있다. OLED는 애노드(Anode) 및 캐소드(Cathode)와, 그 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있다. OLED의 애노드와 캐소드에 전원전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하여 발광층(EML)으로부터 가시광을 방출할 수 있다.

구동 소자(DT)와 스위치 회로(102)의 스위치 소자들은 트랜지스터로 구현될 수 있다. 구동 소자(DT)는 게이트-소스간 전압에 따라 발광 소자(EL)로 흐르는 전류를 조절하여 입력 영상의 픽셀 데이터에 따라 발광 소자(EL)의 밝기를 조절할 수 있다. 스위치 회로(102)는 게이트 신호에 따라 구동 소자(DT)와 발광 소자(EL)의 전류 패스를 스위칭한다. 스위치 회로(102)는 내부 보상 회로를 포함할 수 있다.

표시패널(100) 상에 터치 센서들이 배치될 수 있다. 터치 입력은 별도의 터치 센서들을 이용하여 센싱되거나 픽셀들을 통해 센싱될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널(100)의 화면(AA) 상에 배치되거나 픽셀 어레이에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다.

표시패널 구동부는 데이터 구동부(110)와 게이트 구동부(120)를 포함한다. 표시패널 구동부는 타이밍 콘트롤러(Timing controller, TCON)(130)의 제어 하에 입력 영상의 픽셀 데이터를 표시패널(100)의 픽셀들에 기입(write)한다.

데이터 구동부(110)는 디지털 아날로그 컨버터(Digital to Analog Converter, 이하 "DAC"라 함)를 이용하여 타이밍 콘트롤러(130)로부터 수신되는 입력 영상의 픽셀 데이터(V-DATA)를 감마 보상 전압으로 변환하여 픽셀 데이터 전압을 발생한다. 데이터 구동부(110)는 하나 이상의 소스 드라이브 IC를 포함할 수 있다. 데이터 구동부(110)는 감마 기준 전압(GMA)을 분압하여 픽셀 데이터의 계조별 감마 보상 전압을 발생하여 DAC에 공급한다. 데이터 구동부(110)는 데이터 전압을 데이터 라인들(DL)에 공급한다. 픽셀 데이터 전압은 데이터 라인들(DL)에 공급되어 스위치 회로(102)를 통해 픽셀 회로에 공급된다.

게이트 구동부(120)는 표시패널(100)에서 영상이 표시되지 않는 화면(AA) 밖의 베젤 영역(Bezel)에 형성될 수 있다. 게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 데이터 전압에 동기되는 게이트 신호를 게이트 라인들(GL)에 순차적으로 공급한다.

게이트 구동부(120)는 하나 이상의 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 출력하고 그 게이트 신호를 시프트한다. 게이트 신호는 하나 이상의 스캔 신호(SCAN)와 발광 제어 신호(EM)를 포함할 수 있다. 스캔 신호(SCAN)는 데이터 전압을 스위칭하는 스위치 소자를 제어하여 픽셀 데이터(V-DATA)가 기입되는 픽셀 라인의 픽셀들을 동시에 선택한다. 발광 제어 신호(EM)는 발광 소자(EL)의 전류 패스를 스위칭하는 스위치 소자를 제어한다.

타이밍 콘트롤러(130)는 호스트 시스템(200)으로부터 입력 영상의 픽셀 데이터(V-DATA)와, 픽셀 데이터(V-DATA)와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭 신호(CLK) 및 데이터 인에이블신호(DE) 등을 포함한다. 수직 동기신호(Vsync)의 1 주기는 1 프레임 기간이다. 수평 동기 신호(Hsync)와 데이터 인에이블 신호(DE)의 1 주기는 1 수평 기간(1H)이다. 데이터 인에이블 신호(DE)의 펄스는 1 픽셀 라인의 픽셀들에 기입될 1 라인 데이이터와 동기된다. 데이터 인에이블 신호(DE)를 카운트하는 방법으로 프레임 기간과 수평 기간을 알 수 있으므로, 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync)는 생략될 수 있다.

호스트 시스템은 TV(Television), 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터, 모바일 기기, 웨어러블(wearable) 기기 중 어느 하나일 수 있다. 모바일 기기와 웨어러블 기기에서 데이터 구동부(110), 타이밍 콘트롤러(130), 레벨 시프터(Level shifter, 140) 등은 하나의 드라이브 IC에 집적될 수 있다.

타이밍 콘트롤러(130)는 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수×i(i는 0 보다 큰 양의 정수) Hz의 프레임 주파수로 표시패널 구동부(110, 120)의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다.

타이밍 콘트롤러(130)는 호스트 시스템(200)으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호(DDC), 및 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호(GDC)를 발생한다.

타이밍 콘트롤러(130)는 전압 제어 신호(CV)를 전원부(130)에 전송하여 전원부(150)의 출력 전압 레벨과 기울기 중 하나 이상을 제어한다. 타이밍 콘트롤러(130)는 입력 영상의 평균 휘도를 매 프레임 기간 마다 측정하고, 미리 설정된 임계값 보다 큰 변화량으로 평균 휘도가 변할 때 전압 제어 신호(CV)의 데이터 값을 변경하여 EVDD를 실시간 가변한다.

타이밍 콘트롤러(130)는 입력 영상을 분석하여 밝은 화면에서 픽셀 데이터를 변조하여 픽셀들의 피크 휘도를 낮추어 소비 전력을 줄인다. 피크 휘도는 서브 픽셀들(101) 각각에서 가장 높은 휘도이다. 픽셀 데이터의 데이터 전압(Vdata)이 최대 데이터 전압(Max Vdata)일 때 서브 픽셀(101)은 피크 휘도로 발광된다. 피크 휘도는 ELVDD의 전압 레벨로 제한될 수도 있다. 본 발명은 입력 영상의 평균 휘도에 따라 ELVDD를 가변하여 PLC 커브에 의해 정의된 피크 휘도로 픽셀들의 피크 휘도를 제한하거나 픽셀 데이터의 피크 화이트 계조를 변조하고 ELVDD를 가변하여 픽셀들의 피크 휘도를 제한할 수 있다.

타이밍 콘트롤러(130)는 입력 영상의 분석 결과, 현재 프레임 데이터의 평균 휘도가 높을수록 픽셀 데이터에 곱해지는 게인(gain)을 낮추어 픽셀 데이터의 화이트 계조 값을 낮출 수 있다. 타이밍 콘트롤러(130)에 의해 변조된 픽셀 데이터(V-DATA)는 데이터 구동부(110)로 전송된다.

레벨 시프터(140)는 타이밍 콘트롤러(130)로부터 출력된 게이트 타이밍 제어 신호(GDC)의 전압을 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)으로 변환하여 게이트 구동부(120)에 공급한다. 게이트 타이밍 제어 신호(GDC)의 로우 레벨 전압(low level voltage)은 게이트 로우 전압(VGL)으로 변환되고, 게이트 타이밍 제어 신호(GDC)의 하이 레벨 전압(high level voltage)은 게이트 하이 전압(VGH)으로 변환된다.

전원부(150)는 직류-직류 변환기(DC-DC Converter)를 이용하여 표시패널(100)의 픽셀 어레이와 표시패널 구동부의 구동에 필요한 전원을 발생한다. 직류-직류 변환기(DC-DC Converter)는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함할 수 있다. 전원부(150)는 PMIC(Power management integrated circuit)로 구현될 수 있다.

전원부(150)는 호스트 시스템(200)으로부터의 직류 입력 전압(Vin)을 조정하여 표시패널 구동부와 표시패널(100)의 구동에 필요한 전원을 발생한다. 전원부(150)는 감마 기준 전압(GMA), 게이트 하이 전압(VGH). 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 감마 전원 전압(PVDD), 버퍼 구동 전압(SVDD) 등의 전원을 발생할 수 있다. 감마 기준 전압(GMA)은 데이터 구동부(110)에 공급된다. 게이트 오프 전압(VGH)과 게이트 온 전압(VGL)은 게이트 구동부(120)에 공급된다. 감마 전원 전압(PVDD)는 전원부(150)의 감마 전압 발생부에 공급된다. 버퍼 구동 전압(SVDD)은 데이터 구동부(110)의 출력 버퍼에 공급된다. 전원부(150)는 타이밍 콘트롤러(140)로부터 입력되는 전원 제어 신호(CV)에 따라 출력 전압의 전압 레벨과 기울기(slew rate)를 가변할 수 있다.

유기 발광 표시장치의 서브 픽셀들 각각에서 구동 소자(DT)의 문턱 전압(Vth), 구동 소자(DT)의 전자 이동도(μ), 구동 소자(DT)의 온도 편차, 발광 소자(EL)의 문턱 전압(Vth) 등과 같은 서브 픽셀의 전기적 특성은 발광 소자(DT)의 구동 전류를 결정하는 팩터(factor)가 되므로 모든 픽셀들에서 동일해야 한다. 하지만, 픽셀 어레이의 공정 편차, 경시 변화 등 다양한 원인에 의해 서브 픽셀들 간에 전기적 특성이 달라질 수 있다. 이러한 픽셀들의 전기적 특성 편차는 화질 저하와 수명 단축을 초래할 수 있다. 픽셀들의 열화를 줄이고 수명을 연장하기 위하여, 내부 보상 회로 또는 외부 보상 회로가 적용될 수 있다.

내부 보상 회로는 서브 픽셀들(101) 각각에 배치되어 구동 소자(DT)의 문턱 전압을 샘플링하여, 그 문턱 전압 만큼 구동 소자의 게이트 전압을 보상한다.

외부 보상 회로는 서브 픽셀들(101)에 연결된 센싱 경로를 통해 서브 픽셀들(101)의 전기적 특성을 센싱하고, 센싱 결과를 바탕으로 입력 영상의 픽셀 데이터(V-DATA)를 변조함으로써 서브 픽셀들 간의 전기적 특성 편차와 열화를 보상한다. 외부 보상 회로는 서브 픽셀들 각각에서 구동 소자(DT)의 문턱 전압(Vth), 구동 소자(DT)의 전자 이동도(μ), 구동 소자(DT)의 온도 편차, 발광 소자(EL)의 문턱 전압(Vth) 중 하나 이상을 센싱하여 그 센싱 결과를 타이밍 콘트롤러(130)로 전송할 수 있다.

외부 보상 회로에서 데이터 구동부(110)로부터 출력된 센싱용 데이터 전압이 데이터 라인들에 공급될 수 있다. 센싱용 데이터 전압은 입력 영상의 픽셀 데이터(V-DATA)와 무관하게 미리 설정되어 구동 소자(DT)의 게이트와 커패시터(Cst)의 전압을 미리 설정된 전압으로 충전하기 위한 전압이다.

본 발명의 표시장치는 외부 보상 회로 또는 내부 보상 회로가 적용될 수 있다. 도 2는 외부 보상 회로를 개략적으로 보여 주는 도면이다.

도 2를 참조하면, 데이터 구동부(110)는 센싱 경로에 연결된 센싱부(111)와 데이터 전압 발생부(112)를 포함한다. 데이터 전압 발생부(112)는 DAC와 제1 스위치 소자(SW1)를 포함한다. 센싱 경로는 서브 픽셀(101)에 연결된 데이터 라인(DL), 제2 스위치 소자(SW2), 샘플 앤 홀드 회로(Sample & hold circuit, SH), 아날로그-디지털 변환기(Analog to Digital Convertor, 이하 “ADC”라 함) 등을 포함한다.

데이터 전압 발생부(112)는 제1 스위치 소자(SW1)가 턴-온(turn-on)되는 데이터 프로그래밍 단계에서 DAC로부터 출력된 데이터 전압을 출력 버퍼(output buffer)와 제1 스위치 소자(SW1)를 통해 데이터 라인(DL)에 공급한다. 데이터 전압에 동기되는 게이트 신호가 게이트 라인(GL)에 공급될 때 서브 픽셀(101)에 데이터 전압이 공급된다.

센싱부(111)는 데이터 라인(DL)을 통해 서브 픽셀(101)에 연결된다. 센싱부(111)는 구동 소자(DT)의 소스와 발광 소자(EL) 사이의 노드 상의 전압 또는 전류를 센싱한다. 제2 스위치 소자(SW2)는 센싱 모드에서 턴-온되어 데이터 라인(DL)을 샘플 앤 홀드회로(SH)에 연결한다.

샘플 앤 홀드회로(SH)는 데이터 라인(DL)으로부터의 전하를 적분기에 축적하고 적분기의 출력 전압을 샘플링하여 ADC에 공급한다. ADC는 샘플 앤 홀드 회로(SH)로부터 입력된 전압을 디지털 데이터 즉, ADC 데이터(S-DATA)로 변환한다. ADC 데이터(S-DATA)는 구동 소자(DT)의 소스 노드 상의 전류/전압으로 측정될 수 있는 서브 픽셀들(101) 각각의 전기적 특성 예를 들면, 구동 소자(DT)의 문턱 전압, 구동 소자(DT)의 이동도, 구동 소자(DT)의 온도 편차, 발광 소자(EL)의 문턱 전압 등을 디지털 값으로 나타낸다. 센싱부(111)는 공지된 전압 센싱 회로 또는 전류 센싱 회로로 구현될 수 있다. 센싱부(22)로부터 출력된 ADC 데이터(S-DATA)는 타이밍 콘트롤러(130)로 전송된다.

타이밍 콘트롤러(130)는 서브 픽셀들 각각의 센싱 결과를 바탕으로 입력 영상의 픽셀 데이터(V-DATA)를 변조하는 보상부(131)를 포함한다. 보상부(131)는 센싱부(111)로부터의 ADC 데이터(S-DATA)에 따라 미리 설정된 보상값을 선택하고, 이 보상값으로 입력 영상의 픽셀 데이터를 변조하여 데이터 구동부(110)로 전송함으로써 서브 픽셀들의 전기적 특성 편차나 구동 시간에 따라 변하는 구동 소자의 문턱 전압 변화를 픽셀 데이터로 보상한다. 보상부(131)는 서브 픽셀들(101) 각각의 센싱 결과를 룩업 테이블(Look up table)에 입력하여 룩업 테이블로부터 보상값을 선택하고, 선택된 보상값을 픽셀 데이터(V-DATA)에 가산하거나 곱함으로써 픽셀 데이터(V-DATA)를 변조한다.

본 발명은 픽셀 데이터에 제1 보상값을 가산함으로써 구동 소자(DT) 또는 발광 소자(EL)의 문턱 전압이 낮아지거나 구동 소자(DT)의 온도가 낮아질 때 발생되는 전기적 특성 변화를 보상할 수 있다. 본 발명은 픽셀 데이터에 제1 보상값을 감산함으로써 구동 소자(DT) 또는 발광 소자(EL)의 문턱 전압이 높아지거나 구동 소자(DT)의 온도가 높아질 때 발생하는 전기적 특성을 보상할 수 있다. 또한, 본 발명은 픽셀 데이터에 제2 보상값을 곱하여 구동 소자(DT)의 이동도 변화를 보상할 수 있다.

룩업 테이블은 ADC 데이터(S-DATA)와 입력 영상의 픽셀 데이터(V-DATA)를 메모리 어드레스(memory address)로 입력 받아 그 어드레스에 저장된 보상값을 출력한다. 룩업 테이블에 미리 설정된 보상값은 구동 소자(DT)의 문턱 전압 보상값, 발광 소자(DT)의 문턱 전압 보상값, 구동 소자(DT)의 온도 편차 보상값, 구동 소자(DT)의 이동도 보상값 중 하나 이상을 포함할 수 있다. 보상부(131)에 의해 변조된 픽셀 데이터(V-DATA)는 데이터 전압 생성부(112)로 전송된다. 변조된 픽셀 데이터(V-DATA)는 데이터 전압 생성부(112)에 의해 픽셀 데이터 전압으로 변환되어 데이터 라인(DL)에 공급된다.

본 발명은 입력 영상의 평균 휘도를 매 프레임마다 계산하여 서브 픽셀들의 피크 휘도(peak luminance)를 제어하여 소비 전력을 줄이고 서브 픽셀들의 열화를 줄일 수 있다. 또한, 본 발명은 사용자가 휘도 변화 또는 플리커(flicker)를 인지하지 못하는 수준 하에서 픽셀 구동 전압(ELVDD), 감마 전원 전압(PVDD), 버퍼 구동 전압(SVDD) 중 하나 이상을 가변하여 화질 저하 없이 소비 전력을 더 줄일 수 있다.

구동 소자(D2)가 p 채널 MOSFET 구조의 트랜지스터로 구현되고 데이터 전압이 구동 소자(DT)의 게이트 전극에 인가되면 게이트 전압이 낮아질수록 높은 서브 픽셀(101)의 휘도를 표현하기 때문에 네거티브(negative) 감마 보상 전압으로 데이터 전압(Vdata)이 발생된다. 도 2 에 도시된 바와 같이, 스위치 회로(102)를 통해 데이터 전압(Vdata)이 구동 소자(D2)의 드레인 전극에 인가되면, 데이터 전압(Vdata)이 높을수록 구동 TFT(DT)의 게이트-게이트 간 전압(Vgs)의 절대치가 커져 해당 서브 픽셀의 휘도가 높아지므로 데이터 구동부(110)로부터 포지티브(positive) 감마 보상 전압으로 데이터 전압(Vdata)이 출력될 수 있다.

도 3은 본 발명의 휘도 제어 장치를 보여 주는 도면이다. 이 휘도 제어 장치는 타이밍 콘트롤러(130)에 내장될 수 있으나 이에 한정되지 않는다.

도 3을 참조하면, 휘도 제어 장치는 평균 휘도 계산부(132), 피크 휘도 제어부(134), 및 전압 제어부(136)를 포함한다. 피크 휘도를 ELVDD로만 표현하는 경우에, 피크 휘도 제어부(134)가 생략될 수 있다.

평균 휘도 계산부(202)는 입력 영상의 픽셀 데이터(DATA)를 입력 받아 매 프레임 마다 입력 영상의 평균 휘도를 계산한다. 평균 휘도는 공지된 평균 화상 레벨(Average Picture level, 이라 "APL"이라 함)로 계산될 수 있다. APL은 1 프레임 영상 데이터에서 가장 밝은 색의 휘도 평균으로 계산될 수 있다.

피크 화이트 계조값을 갖는 픽셀 데이터가 많은 영상은 평균 화상 레벨(APL)이 높은 밝은 영상이다. 피크 화이트 계조의 픽셀 데이터는 데이터 구동부(110)에 의해 최대 데이터 전압(Max Vdata)으로 변환되어 데이터 라인들(DL)에 공급된다. 피크 화이트 계조값을 갖는 픽셀 데이터가 적은 영상은 평균 화상 레벨(APL)이 낮은 어두운 영상이다. 픽셀 데이터가 10 bit 데이터일 때, 피크 화이트 계조(Peak white gray level)는 계조값 1023 이다.

피크 휘도 제어부(134)는 도 4와 같은 피크 휘도 제어(Peak Luminance　Control, 이하 “PLC”라 함)　커브(41)를 바탕으로 입력 영상의 평균 휘도에 따라 화면(AA)의 피크 휘도를 제한한다. 피크 휘도 제어부(134)는 PLC 커브(41)를 바탕으로 입력 영상의 평균 휘도 예를 들어, APL에 대응하는 피크 휘도를 정의한다. 일 예로, APL이 20[%] 이하인 어두운 영상에서 피크 휘도는 500[cd/m²]로 설정되고, APL이 100[%]인 밝은 영상에서 피크 휘도는 200[cd/m²]로 설정될 수 있다. 피크 휘도는 PLC 커브(41)에 의해 정의된 피크 휘도로 제한되고, APL이 클수록 낮아진다.

피크 휘도 제어부(134)는 피크 휘도를 제한하는 게인(G_PLC)을 출력한다. 게인(G_PLC)은 0~1 사이의 값을 가지며 PLC 커브에서 정의된 피크 휘도에 비례한다. 따라서, 게인(G_PLC)은 피크 휘도 즉, APL이 작을수록 작은 값을 가진다. 게인(G_PLC)은 승산기(135)에 의해 픽셀 데이터(DATA)에 곱해진다. 평균 휘도가 높은 프레임에서 게인(G_PLC)이 낮아지기 때문에 픽셀 데이터(DATA)의 피크 화이트 계조값이 낮아져 서브 픽셀(101)의 피크 휘도가 낮아진다. 최대 데이터 전압(Max Vdata)은 픽셀 데이터의 계조 값이 가장 높은 피크 화이트 계조의 전압이기 때문에 피크 화이트 계조값이 낮아지면 최대 데이터 전압(Max Vdata)이 낮아져 피크 휘도가 감소된다. 평균 휘도가 낮은 프레임에서 게인(G_PLC)이 높아지기 때문에 픽셀 데이터(DATA)의 피크 화이트 계조값이 높아져 서브 픽셀(101)의 피크 휘도가 높아진다. 피크 화이트 계조값이 높아지면 최대 데이터 전압(Max Vdata)이 높아져 피크 휘도가 상승한다.

전압 제어부(136)는 입력 영상의 평균 휘도에 따라 ELVDD, PVDD, SVDD 중 적어도 하나의 전압을 가변하기 위한 전원 제어 신호(CV)를 발생한다. 전원 제어 신호(CV)는 PLC 커브에 의해 정의된 피크 휘도에 비례하여 ELVDD, PVDD, SVDD 중 적어도 하나의 전압을 조정하여 불필요한 소비 전력을 줄인다. 평균 휘도가 높은 프레임에서 피크 휘도가 낮기 때문에 ELVDD, PVDD, SVDD 중 적어도 하나가 낮아진다. 반면에, 평균 휘도가 낮은 프레임에서 평균 휘도가 최대값이기 때문에 ELVDD, PVDD, 및 SVDD 각각은 미리 설정된 최대값으로 발생될 수 있다.

도 5 및 도 6은 전원부(150)에서 출력 전압을 가변하는 구성을 보여 주는 도면들이다.

도 5를 참조하면, 전원부(150)는 PWM(Pulse Width Modulation) 제어부(151), 및 전압 발생부(153)를 포함한다.

전압 제어 신호(CV)는 I2C, SPI(Serial Peripheral Interface　Bus), S-wire 등의 통신 프로토콜을 통해 전원부(150)로 전송될 수 있다. 전원 제어 신호(CV)는 피크 휘도에 따라 정의된 PWM 정보를 포함할 수 있다. PWM 제어부(151)는 전압 제어 신호(CV)를 입력 받는다. PWM 제어부(151)는 저압 제어 신호(CV)에 따라 정의된 듀티비(duty ratio)를 갖는 PWM 신호를 발생한다. PWM 신호의 듀티비는 피크 휘도에 비례한다.

전압 발생부(153)는 입력 전압(Vin)을 조정하여 출력 전압을 발생하는 직류-직류 변환기를 이용하여 ELVDD, PVDD, SVDD 등을 출력한다. 전압 발생부(153)는 PWM 제어부(151)의 제어 하여 출력 전압의 전압 레벨을 조정한다. PWM 신호의 듀티비가 낮아지면 출력 전압이 낮아지고, PWM 신호의 듀티비가 높아지면 출력 전압도 높아진다.

도 6을 참조하면, 전원부(150)는 전압 발생부(152)와, 전압 선택부(154, 155, 156)를 포함한다.

전압 발생부(152)는 입력 전압(Vin)을 조정하여 출력 전압을 발생하는 직류-직류 변환기를 이용하여 ELVDD, PVDD, SVDD 등을 출력한다. ELVDD, PVDD, SVDD 각각은 전압 레벨이 서로 다른 다수의 전압(ELVDD1~ELVDDn, PVDD1~PVDDn, SVDD1~SVDDn)으로 발생될 수 있다.

전압 제어 신호(CV1, CV2, CV3)는 I2C, SPI, S-wire 등의 통신 프로토콜을 통해 전원부(150)로 전송될 수 있다. 전원 제어 신호(CV1, CV2, CV3)는 피크 휘도에 따라 전압을 선택하는 제어 신호로 발생될 수 있다.

제1 전압 선택부(154)는 제1 전압 제어 신호(CV1)에 응답하여 ELVDD1 ~ ELVDDn 중 어느 하나를 선택한다. 피크 휘도가 낮을수록 낮은 전압의 ELVDD가 선택된다. 제2 전압 선택부(155)는 제2 전압 제어 신호(CV2)에 응답하여 PVDD1 ~ PVDDn 중 어느 하나를 선택한다. 피크 휘도가 낮을수록 낮은 전압의 PVDD가 선택된다. 제3 전압 선택부(156)는 제3 전압 제어 신호(CV3)에 응답하여 SVDD1 ~ SVDDn 중 어느 하나를 선택한다. 피크 휘도가 낮을수록 낮은 전압의 SVDD가 선택된다.

본원의 발명자들은 입력 영상의 APL 변화에 따라 ELVDD를 가변하는 실험을 실시한 결과, 소비 전력이 개선될 수 있으나 APL에 따라 ELVDD가 민감하게 변하면 사용자가 플리커(flicker)와 같이 휘도 변화를 느낄 수 있다는 것을 확인하였다. 따라서, 이러한 실험 결과를 바탕으로 본원의 발명자들은 입력 영상의 매 프레임마다 평균 휘도 변화량이 미리 설정된 문턱값 이하로 적을 때 ELVDD를 가변하지 않고 평균 휘도 변화량이 문턱값 보다 클 때에만 ELVDD를 가변한다. 문턱값은 실험을 통해 사용자가 ELVDD가 변할 때 휘도 변화로 인하여 화질 저하를 느끼는 값으로 선택될 수 있다.

평균 휘도 변화량이 문턱값 보다 많을 때 일반적으로 장면(scene)이 전환되는 프레임이기 때문에 사용자는 화질 저하를 느끼지 못한다. 반면에, 평균 휘도 변화량이 작으면 정지 영상이나 움직임이 연속되는 동영상 프레임이기 때문에 사용자는 작은 휘도 변화에도 화질 저하를 느낄 수 있다.

도 7은 본 발명의 제1 실시예에 따른 표시장치의 구동 방법을 보여 주는 흐름도이다. 도 8은 ELVDD 커브를 보여 주는 도면이다. 도 8에서 빗금친 부분은 ELVDD가 가변되는 않는 문턱값 이하의 APL 구간이다. 도 9는 EVDD 가변시 적용되는 문턱값을 보여 주는 도면이다.

도 7 내지 도 9를 참조하면, 평균 휘도 계산부(132)는 입력 영상의 매 프레임 마다 APL을 계산하여 1 프레임 데이터의 평균 휘도를 측정한다(S1 및 S2).

피크 휘도 제어부(134)는 도 4와 같은 PLC 커브를 바탕으로 APL에 따라 게인(G_PLC)을 선택한다(S3). 피크 휘도 제어부(134)로부터 출력된 게인(G_PLC)은 픽셀 데이터에 곱해진다. APL이 작아질수록 게인(G_PLC)이 작아지기 때문에 픽셀의 피크 휘도가 낮아진다. 게인(G_PLC)에 의해 변조된 픽셀 데이터는 데이터 구동부(110)로 출력된다(S4).

전압 제어부(136)는 평균 휘도 계산부(132)로부터의 APL을 메모리에 저장된 이전 APL과 비교하여 APL 변화량(ΔAPL)을 계산하고, APL 변화량(ΔAPL)이 문턱값(TH) 보다 많을 때 도 8과 같은 ELVDD 커브(61)에서 정의된 전압으로 ELVDD를 변경한다(S5 및 S6). ELVDD 커브(61)는 PLC 커브(41)와 유사한 형태로 변한다. 문턱값(TH)은 도 9에 도시된 바와 같이 APL의 증가 "?璲* 감소 방향 각각에서 설정된다. 전압 제어부(136)는 APL이 문턱값 보다 큰 값으로 증가될 때 ELVDD 커브를 따라 ELVDD를 낮춘다. 전압 제어부(136)는 APL이 문턱값 보다 큰 값으로 감소될 때 ELVDD 커브를 따라 ELVDD를 높인다.

전압 제어부(136)는 APL 변화량(ΔAPL)이 문턱값(TH) 이하일 때 ELVDD를 유지한다(S5 및 S7). 전압 제어부(136)는 S5 내지 S7 단계에서 결정된 ELVDD를 출력하기 위하여 전압 제어 신호(CV)를 전원부(150)에 공급한다. 전원부(150)는 전압 제어 신호(CV)가 지시하는 전압 레벨의 ELVDD를 출력한다(S8).

도 10a 내지 도 10d는 APL 변화량에 따른 ELVDD 가변 방법의 예를 보여 주는 도면들이다. 도 10a 내지 도 10d는 문턱값(TH)은 TH = 150으로 설정되고, 제1 내지 제5 프레임 데이터의 APL이 300 -> 290 -> 310 -> 320 -> 300으로 변하는 예이다.

APL이 도 10a에 도시된 바와 같이 300으로부터 290으로 변하면(①->②), APL 변화량(ΔAPL)이 문턱값(TH) 보다 적기 때문에 ELVDD는 변하지 않는다. 이어서, APL이 도 10b에 도시된 바와 같이 290으로부터 310으로 변하면(②->③), APL 변화량(ΔAPL)이 문턱값(TH) 보다 많고 양의 방향(증가)으로 APL이 변하기 때문에 ELVDD가 ELVDD 커브(61)에서 정의된 전압으로 낮아진다. 이어서, APL이 도 10c에 도시된 바와 같이 310으로부터 320으로 변하면(③->④), APL 변화량(ΔAPL)이 문턱값(TH) 보다 적기 때문에 ELVDD는 현재의 전압을 유지한다. 이어서, APL이 도 10d에 도시된 바와 같이 320으로부터 300으로 변하면(④->①), APL 변화량(ΔAPL)이 문턱값(TH) 보다 많고 음의 방향(감소)으로 APL이 변하기 때문에 ELVDD는 ELVDD 커브(61)에서 정의된 전압으로 높아진다.

도 11은 APL에 따라 문턱값이 상이하게 설정되는 예를 보여 주는 도면이다.

도 11을 참조하면, APL 변화량(ΔAPL)이 동일할 때 APL이 작은 구간과 큰 구간에서 ELVDD 변화량(ΔELVDD)이 다르다. APL이 작은 구간에서 ELVDD 변화량(ΔELVDD)이 많고, APL이 큰 구간에서 ELVDD 변화량(ΔELVDD)이 적다. 따라서, APL이 작은 구간에서 APL 변화량(ΔAPL)이 적을 때 ELVDD가 큰 폭으로 변할 수 있다. 이 경우, 화면의 휘도가 급격히 변하여 사용자가 플리커(flicker)를 느낄 수 있다. 이를 방지하기 위하여, 본 발명은 APL이 작은 구간의 문턱값(TH1)을 APL이 큰 구간의 문턱값(TH2)을 보다 큰 값으로 설정할 수 있다.

도 12는 APL에 따라 ELVDD가 변할 때 소정의 기울기로 전압이 점진적으로 가변되는 예를 보여 주는 도면이다. 도 12에서 횡축은 시간이고 종축은 전압이다. 도 12에서, A1, A2, 및 A3는 APL 값이다.

도 12를 참조하면, ELVDD 변화량(ΔELVDD)의 작더라도 발광 소자(EL)의 휘도가 변하여 사용자가 플리커를 느낄 수 있다. 본 발명은 ELVDD 기울기를 설정하여 ELVDD의 전압을 점진적으로 변하게 하여, 플리커(flicker)를 방지할 수 있다. 한편, ELVDD 기울기가 크면 플리커가 발생되고 ELVDD 기울기가 너무 낮으면 입력 영상의 실제 휘도 변화와 화면(AA) 상에서 재현되는 영상의 휘도 간의 괴리감이 발생될 수 있다. 따라서, ELVDD 기울기는 플리커와 입력 영상과 재현 영상 간의 휘도 차를 고려하여 적정값으로 설정된다. ELVDD 기울기는 도 12에서 V/t로 나타낼 수 있다.

도 13은 APL에 따라 ELVDD가 변할 때 APL 구간별로 ELVDD 기울기가 다르게 설정되는 예를 보여 주는 도면이다. 도 13에서 횡축은 시간이고 종축은 전압이다. 도 13에서, B1, B2, 및 B3는 큰 APL 값이 속한 제1 APL 구간, 중간 APL 값이 속한 제2 APL 구간, 및 작은 APL이 속한 제3 APL 구간을 나타낸다. 제1 내지 제3 APL 구간(B1, B2, B3)에서 최소 APL과 최대 APL 사이의 APL 변화량(ΔAPL)은 동일하다. 제1 APL 구간(B1)에서 피크 휘도 변화량과 ELVDD 변화량(ΔELVDD)이 상대적으로 적다. 반면에, 제3 APL 구간(B3)에서 피크 휘도 변화량과 ELVDD 변화량(ΔELVDD)이 상대적으로 많다.

도 13을 참조하면, ELVDD 커브(61)에서 APL 구간별 ELVDD 변화량(ΔELVDD)을 보면 B3 > B2 > B1 이다. 따라서, APL 구간별로 ELVDD 변화량(ΔELVDD)이 다르다. ELVDD 변화량(ΔELVDD)이 큰 제3 APL 구간(B3)에서 ELVDD 기울기가 크면 플리커가 인지될 수 있다. 본 발명은 APL 구간(B1, B2, B3)별 ELVDD 변화량(ΔELVDD)을 고려하여 ELVDD 기울기를 ELVDD 변화량(ΔELVDD)에 반비례 관계로 설정한다. ELVDD 기울기는 B1 > B2 > B3으로 설정될 수 있다.

도 14는 전원부 출력 전압의 기울기 조정 장치를 보여 주는 도면들이다.

도 14를 참조하면, 전원 제어 신호(CV)는 ELVDD의 전압 레벨(V)과 시간(t)을 정의한 디지털 신호로 발생될 수 있다. 전원부(150)는 타이밍 콘트롤러(140)로부터 입력되는 전원 제어 신호(CV)에 따라 정의된 ELVDD의 기울기(V/t)로 ELVDD의 전압을 변경한다.

전원부(150)의 출력 단자에 도 14에 도시된 바와 같이 기울기 조정부(157)이 연결될 수 있다. 전원부(150)는 타이밍 콘트롤러(140)로부터 입력되는 전원 제어 신호(CV)에 따라 정의된 전압으로 ELVDD의 전압을 변경한다. 기울기 조정부(157)는 전원부(150)의 출력 전압의 기울기를 변경한다. 기울기 조정부(157)는 RC 지연 회로(51)의 지연값 만큼 ELVDD 기울기를 낮게 조정할 수 있다. RC 지연 회로(51)의 출력 전압을 전압 강하(drop) 없이 표시패널(100)로 공급하기 위하여, RC 지연 회로(51)의 출력 단자에 전압 플로워(Voltage Follower, 52)가 연결될 수 있다.

도 15a 및 도 15b는 전원부 출력 전압이 멀티 스텝(multi-step)으로 변하는 예를 보여 주는 도면들이다.

도 15a 및 도 15b를 참조하면, 전원부(150)는 전원 제어 신호(CS)에 의해 정의된 전압과 시간에 응답하여 ELVDD의 전압을 1 프레임 기간 단위로 점진적으로 변경할 수 있다.

ELVDD의 가변 폭이 전원부(150)의 출력 전압이 변하는 최소 스텝(MIN) 보다 작은 경우에, 전원부(150)는 도 15b와 같이 ELVDD의 가변 시점을 1 프레임 기간 지연할 수 있다.

도 16은 전원부 출력 전압이 1 프레임 기간 내에서 멀티 스텝으로 변하는 예를 보여 주는 도면이다. 도 17은 1 프레임 기간을 상세히 보여 주는 도면이다.

도 16 및 도 17을 참조하면, 전원부(150)는 전원 제어 신호(CS)에 응답하여 1 프레임 기간(FR Total) 내에서 수 회 가변될 수 있다. 1 프레임 기간(FR Total)은 픽셀 데이터가 입력되는 액티브 구간(Active interval, AT)과, 픽셀 데이터가 없는 버티컬 블랭크 구간(VB)으로 나뉘어진다. 액티브 구간(AT) 동안 표시패널(100)의 화면(AA) 상의 모든 픽셀들에 기입될 1 프레임 분량의 데이터가 타이밍 콘트롤러(130)에 수신된다. 전원부(150)는 버티컬 블랭크 기간(VB) 및/또는 액티브 기간(AT)에 ELVDD, PVDD, SVDD 중 적어도 하나의 전압을 가변할 수 있다.

버티컬 블랭크 구간(VB)은 제N-1 프레임 기간의 액티브 구간(AT)과 제N 프레임 기간의 액티브 구간(AT) 사이에서 픽셀 데이터가 타이밍 콘트롤러(130)에 수신되지 않는 블랭크 기간이다. 버티컬 블랭크 구간(VB)은 수직 싱크 시간(Vertical sync time, VS), 버티컬 프론트 포치(Vertical Front Porch, FP), 및 버티컬 백 포치(Vertical Back Porch, BP)을 포함한다.

도 18은 N 프레임 기간 동안 입력 영상의 평균 휘도에 따라 가변되는 ELVDD의 일 예를 보여 주는 도면이다. 도 18에서, (A)는 N 프레임 기간(1F, 2F,… NthF) 동안 입력 영상의 APL이 변하는 예이다. (B)는 APL이 (A)와 같이 변할 때 ELVDD가 APL에 따라 가변되는 예를 보여 준다. APL 변화량(ΔAPL)이 문턱값(TH) 보다 적을 때(ΔAPL < TH), ELVDD는 가변되지 않고 현재의 전압으로 유지된다. (C)는 ELVDD가 (B)와 같이 가변될 때 ELVDD 기울기가 적용된 예이다.

도 19는 데이터 구동부(110)를 자세히 보여 주는 도면이다.

도 19를 참조하면, 데이터 구동부(100)는 시프트 레지스터(shift register, 113), 래치(Latch, 114), DAC(115), 및 출력 버퍼(115)를 포함한다.

시프트 레지스터(113)는 직렬 데이터로 수신되는 픽셀 데이터(DATA)를 시프트한 후에 동시에 출력함으로써 픽셀 데이터를 병렬 체계의 데이터로 변환하여 래치(114)에 공급한다. 래치(114)는 소스 드라이브 IC들 간에 동시에 데이터를 출력하여 1 픽셀 라인의 픽셀 데이터를 DAC(115)에 공급한다.

전원부(150)는 감마 기준 전압(GMA)을 출력하는 감마 기준 전압 발생부(158)을 포함한다. 감마 기준 전압 발생부(158)는 PVDD를 분압하여 감마 기준 전압(GMA)을 발생하여 데이터 구동부(110)의 감마 보상 전압 공급부(117)에 공급한다. 감마 보상 전압 공급부(117)는 분압 회로를 이용하여 감마 기준 전압(GMA)을 분압하여 계조별 감마 보상 전압을 발생하여 DAC(115)에 공급한다. DAC(115)는 픽셀 데이터의 계조 값에 대응하는 감마 보상 전압을 출력하여 픽셀 데이터를 데이터 전압(Vdata)으로 변환한다.

출력 버퍼(116)는 소스 드라이브 IC의 채널들(channel) 각각에서 데이터 전압(Vdata)을 손실 없이 데이터 라인들(DL)로 전달한다. SVDD는 출력 버퍼(116)의 구동 전압으로 공급된다.

SVDD는 일반적으로 피크 휘도가 가장 높을 때의 최대 전압이 출력될 수 있는 전압으로 설정된다. PLC 커브(41)에 의해 피크 휘도가 낮아지면 데이티 구동부(110)로부터 출력되는 최대 데이터 전압(Max Vdata)이 낮아지기 때문에 SVDD와 최대 데이터 전압(Max Vdata) 사이의 전압차가 커진다. 최대 데이터 전압(Max Vdata)가 낮아지면 SVDD가 그 만큼 낮아져도 PLC 커브에 의해 정의된 피크 휘도를 구현할 수 있다. 따라서, 최대 데이터 전압(Max Vdata)이 낮아질 때 SVDD가 변하지 않으면 도 20과 같이 불필요한 소비 전력이 발생한다.

본 발명은 소비 전력을 낮추기 위하여 피크 휘도를 입력 영상의 평균 휘도에 따라 가변할 때 도 21 및 도 22에 도시된 바와 같이 입력 영상의 평균 휘도 즉, APL에 비례하여 SVDD를 가변하거나 PVDD와 SVDD를 가변하여 소비 전력을 더 낮추어 소비 전력을 최소화할 수 있다.

도 21은 본 발명의 실시예에 따른 PLC 커브, 최대 데이터 전압 및 SVDD의 관계를 보여 주는 도면이다. 도 22는 최대 데이터 전압에 비례하여 변하는 SVDD의 일 예를 보여 주는 도면이다.

도 21 및 도 22를 참조하면, 본 발명은 평균 휘도 즉, 입력 영상의 APL을 매 프레임 마다 계산하여 PLC 커브에 의해 정의된 피크 휘도로 픽셀들의 피크 휘도를 조정한다. 피크 휘도가 가변될 때 피크 휘도에 비례하여 데이터 구동부(110)로부터 출력되는 최대 데이터 전압(Max Vdata)이 변한다. 본 발명은 SVDD 또는 PVDD와 SVDD를 피크 휘도에 비례하여 가변한다. 도 22에 도시된 바와 같이 피크 휘도가 이전 보다 상승되면 최대 데이터 전압(Max Vdata)과 SVDD가 상승하고, 피크 휘도가 이전 보다 낮아지면 최대 데이터 전압(Max Vdata)과 SVDD가 낮아진다.

본 발명의 휘도 제어 장치는 도 23에 도시된 바와 같이 PLC 커브에서 정의된 피크 휘도에 따라 픽셀 데이터의 피크 화이트 계조값을 변조하지 않고, SVDD를 가변하거나 PVDD와 SVDD를 가변하여 데이터 구동부(110)로부터 출력되는 최대 데이터 전압(Max Vdata)을 피크 휘도에 따라 가변할 수 있다.

도 23은 피크 휘도가 가변될 때 피크 휘도에 동기하여 가변되는 PVDD와 SVDD 를 보여 주는 도면이다.

도 23을 참조하면, PLC 커브(41)에 의해 입력 영상의 APL에 따라 피크 휘도(L1, L2, L3)가 정의된다. 제1 피크 휘도(L1)는 낮은 APL의 피크 휘도이다. 제2 피크 휘도(L2)는 높은 APL의 피크 휘도이다. 제3 피크 휘도(L3)는 중간 APL의 피크 휘도이다.

휘도 제어 장치는 피크 휘도(L1, L2, L3)에 관계 없이 픽셀 데이터를 피크 화이트 계조값을 최대값 “1023”으로 유지하고, SVDD와 PVDD를 가변하여 피크 휘도(L1, L2, L3)를 가변한다. SVDD가 가변되면 최대 데이터 전압(Max Vdata)이 가변되므로 피크 휘도(L1, L2, L3)가 PLC 커브(41)에서 정의된 값으로 조정될 수 있다.

APL이 이전 보다 높아질 때 PVDD와 SVDD 중 하나 이상이 낮아진다. 제1 피크 휘도(L1)에서 SVDD와 PVDD는 16V로 설정될 수 있다. 제2 피크 휘도(L2)에서 SVDD와 PVDD는 8V로 낮아질 수 있다. SVDD와 PVDD는 PLC 커브(41)에 의해 정의된 피크 휘도에 비례하여 가변될 수 있다.

도 24a 및 도 24b는 도 23에 도시된 제1 및 제2 피크 휘도(L1, L2)에서 PVDD, SVDD, 및 데이터 전압을 보여 주는 도면이다.

도 24a 및 도 24b를 참조하면, 감마 기준 전압 발생부(158)는 PVDD를 분압하여 전압 레벨이 다른 다수의 감마 기준 전압(GMA)을 출력한다. 감마 기준 전압(GMA) 중 최대 전압인 최대 감마 탭(tab) 전압으로 PVDD가 설정될 수 있다.

타이밍 콘트롤러(130)의 휘도 제어 장치는 제1 피크 휘도(L1)에서 픽셀 데이터를 데이터 구동부(110)의 소스 드라이브 IC들로 전송하고 전압 제어 신호(CV)를 전원부(150)에 공급한다. 10 bit 픽셀 데이터는 0~1023 사이의 계조 값을 갖는다.

제1 피크 휘도(L1)에서 PVDD와 SVDD는 도 24a에 도시된 바와 같이 PVDD = SVDD = 16V로 설정될 수 있다. 이 때, 최대 감마 탭 전압이 16[V]이다. 제1 피크 휘도(L1)에서 데이터 구동부(110)로부터 출력되는 데이터 전압(Vdata)은 0[V]~16[V] 사이의 전압으로 출력된다. 피크 휘도는 최대 데이터 전압(Max Vdata)에 의해 정해진다. 제1 피크 휘도(L1)에서 최대 데이터 전압(Max Vdata)은 16[V] 이다.

제2 피크 휘도(L2)에서 PVDD와 SVDD는 도 24b에 도시된 바와 같이 PVDD = SVDD = 8V로 낮아진다. 이 때, 최대 감마 탭 전압이 8[V]로 낮아진다. 제2 피크 휘도(L2)에서 데이터 구동부(110)로부터 출력되는 데이터 전압(Vdata)은 0[V]~8[V] 사이의 전압으로 출력된다. 피크 휘도는 최대 데이터 전압(Max Vdata)에 의해 정해진다. 제2 피크 휘도(L2)에서 최대 데이터 전압(Max Vdata)은 8 [V] 이다.

도 25는 최대 밝기 값에 따라 가변되는 SVDD를 보여 주는 도면이다.

도 25를 참조하면, 휴대폰(또는 스마트폰), 모니터, 텔레비전 등에서 사용자 설정에 의해 최대 밝기 값(DBV)이 조정될 수 있다. 최대 밝기 값(DBV)은 조도 센서의 출력 값 즉, 사용 환경의 조도에 따라 자동적으로 조정될 수 있다.

본 발명은 최대 밝기 값(DBV)에 따라 SVDD 또는 SVDD와 PVDD를 가변한다. 최대 밝기 값(DBV)이 가변될 때, 최대 밝기 값(DBV)에 비례하여 SVDD와 PVDD이 가변된다. 최대 밝기 값(DBV)이 증가되면, SVDD는 도 25에 도시된 SVDD 커브에서 정의된 전압으로 높아지고, 최대 밝기 값(DBV)이 감소되면 SVDD는 낮아진다.

도 26은 픽셀 데이터의 최대 값에 따라 가변되는 SVDD를 보여 주는 도면이다.

도 26을 참조하면, 화면(AA)을 구성하는 모든 픽셀들 각각에 픽셀 데이터가 기입된다. 픽셀 데이터는 적색 서브 픽셀에 기입될 적색 데이터(R), 녹색 서브 픽셀에 기입될 녹색 데이터(G), 및 청색 서브 픽셀에 기입될 청색 데이터(B)를 포함한다. 화면(AA)을 구성하는 모든 픽셀들에 기입될 1 프레임 데이터의 픽셀 데이터 중에서 계조값이 가장 높은 최대 계조 데이터(Max DATA)의 계조값에 비례하여 SVDD가 가변될 수 있다. 예를 들어, 현재 프레임 데이터에서 최대 계조 데이터(Max DATA)의 계조값이 1023 일 때의 SVDD는 최대 계조 데이터(Max DATA)의 계조값이 100 일 때의 SVDD 보다 높은 전압으로 발생된다.

도 27은 픽셀들의 열화 수준에 따라 가변되는 SVDD를 보여 주는 도면이다.

도 27을 참조하면, 외부 보상 회로는 서브 픽셀들 각각에서 구동 소자(DT)와 발광 소자(EL)의 문턱 전압(Vth)과 이동도(μ)를 실시간 센싱하여 문턱 전압(Vth)과 이동도(μ)의 열화 수준을 판단할 수 있다.

본 발명은 서브 픽셀들 각각에서 구동 소자의 문턱 전압(Vth), 구동 소자의 이동도(μ), 발광 소자(EL)의 문턱 전압(Vth) 중 하나 이상의 열화 수준에 비례하여 SVDD를 가변할 수 있다. 전원부(130)는 타이밍 콘트롤러(130)의 제어 하에 서브 픽셀의 열화가 많이 진행될수록 최대 데이터 전압(Max Vdata)을 높이기 위하여 SVDD를 높이고, 서브 픽셀의 열화가 작을 때 SVDD를 낮출 수 있다.

도 25 내지 도 27에서, SVDD는 타이밍 콘트롤러(130)의 제어 하에 가변된다. 도 25 내지 도 27의 실시예들은 전술한 실시예들과 조합될 수 있다. 예를 들어, 최대 밝기 값, 최대 데이터, 실시간 센싱되는 픽셀들의 열화 수준 등의 화질 관련 지표(parameter)에 따라 도 25 내지 도 27에 도시된 바와 같이 PVDD와 SVDD가 가변될 수 있다.

도 28은 화면을 분할 구동하는 소스 드라이브 IC들과 소스 드라이브 IC들에 개별로 공급되는 SVDD를 보여 주는 도면이다. 도 29는 서브 화면별로 개별 제어되는 최대 휘도 및 최대 데이터 전압과, 소스 드라이브 IC별로 개별 공급되는 SVDD의 일 예를 보여 주는 도면이다.

도 28 및 도 29는 데이터 구동부(110)는 다수의 소스 드라이브 IC들(SDIC1~SDIC4)을 포함할 수 있다. 소스 드라이브 IC들(SDIC1~SDIC4)은 PCB(Printed Circuit Board, 160)에 연결된 COF(Chip On Film) 상에 실장될 수 있다. 소스 드라이브 IC들(SDIC1~SDIC4)이 실장된 COF들은 ACF(Anisotropic Conductive Film)로 표시패널(100)에 접착되어 데이터 라인들(DL)에 연결될 수 있다. 타이밍 콘트롤러(130)와 전원부(150)는 PCB(160) 상에 실장된다.

화면(AA)은 소스 드라이브 IC별로 분할 구동되는 다수의 서브 화면들(100A~100D)로 분할될 수 있다. 여기서, 화면(AA)이 분할되었다는 것은 데이터 라인들에 연결된 소스 드라이브 IC들이 분리되어 소스 드라이브 IC별로 담당하는 화면이 분할되었다는 것을 의미한다. 따라서, 서브 화면들(100A~100D)은 게이트 라인들과 게이트 구동부(120)는 공유한다.

제1 소스 드라이브 IC(SDIC1)는 제1 서브 화면(100A)에 배치된 데이터 라인들(DL)에 연결되어 제1 서브 화면(100A)의 픽셀들에 제1 서브 화면(100A)의 피크 휘도에 따라 최대 데이터 전압(Max Vdata)가 제한되는 데이터 전압(Vdata)을 공급한다. 제2 소스 드라이브 IC(SDIC2)는 제2 서브 화면(100B)에 배치된 데이터 라인들(DL)에 연결되어 제2 서브 화면(100B)의 픽셀들에 제2 서브 화면(100B)의 피크 휘도에 따라 최대 데이터 전압(Max Vdata)이 제한되는 데이터 전압(Vdata)을 공급한다.

SVDD는 소스 드라이브 IC별로 개별 제어되어 소스 드라이브 IC 각각에서 다양한 화질 관련 지표에 따라 실시간 가변될 수 있다. 예를 들어, 제1 소스 드라이브 IC(SDIC1)로부터 출력되는 피크 휘도 또는 최대 데이터 전압(Max Vdata)가 제1 소스 드라이브 IC(SDIC1)로부터 출력되는 피크 휘도 또는 최대 데이터 전압(Max Vdata) 보다 높다면 SVDD1은 SVDD2 보다 높은 전압으로 발생된다. 소스 드라이브 IC들(SDIC1~SDIC4) 각각의 최대 데이터 전압(Max Vdata)에 따라 소스 드라이브 IC들(SDIC1~SDIC4)에 인가되는 SVDD1~SVDD4가 도 29에 도시된 바와 같이 실시간 가변될 수 있다.

제1 소스 드라이브 IC(SDIC1)에 공급되는 SVDD1은 제1 서브 화면(100A)의 피크 휘도와 제1 소스 드라이브 IC(SDIC1)로부터 출력되는 최대 데이터 전압(Max Vdata)에 비례하여 가변된다. 제2 소스 드라이브 IC(SDIC2)에 공급되는 SVDD2는 제2 서브 화면(100B)의 피크 휘도와 제2 소스 드라이브 IC(SDIC2)로부터 출력되는 최대 데이터 전압(Max Vdata)에 비례하여 가변된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

41 : PLC 커브 61 : ELVDD 커브
100 : 표시패널 110 : 데이터 구동부
120 : 게이트 구동부 130 : 타이밍 콘트롤러
131 : 외부 보상 회로의 보상부 140 : 레벨 시프터
150 ; 전원부 151 : PWM 제어부
152, 153 : 전압 발생부 154~156 : 전압 선택부
157 : 기울기 조정부 158 : 감마 기준 전압 발생부
SDIC1~SDIC4 : 소스 드라이브 IC

Claims (16)

1. 다수의 데이터 라인들, 상기 데이터 라인들과 교차되는 다수의 게이트 라인들, 및 다수의 픽셀들을 포함한 표시패널;
   입력 영상의 픽셀 데이터와 감마 기준 전압을 입력 받아 상기 픽셀 데이터를 데이터 전압으로 변환하는 데이터 구동부;
   상기 게이트 라인들에 게이트 신호를 공급하는 게이트 구동부;
   상기 픽셀들에 공급되는 픽셀 구동 전압, 감마 전원 전압, 및 상기 데이터 구동부의 출력 버퍼 구동 전압을 발생하고, 상기 감마 전원 전압을 분압하여 상기 감마 기준 전압을 발생하고, 전압 제어 신호에 응답하여 상기 픽셀 구동 전압, 상기 감마 전원 전압, 및 상기 출력 버퍼 구동 전압 중 적어도 하나의 레벨과 기울기 중 하나 이상을 변경하는 전원부; 및
   상기 데이터 구동부에 상기 픽셀 데이터를 전송하고, 상기 데이터 구동부와 상기 게이트 구동부의 동작 타이밍을 제어하는 타이밍 콘트롤러를 포함하고,
   상기 타이밍 콘트롤러는 상기 입력 영상의 평균 휘도를 매 프레임 기간 마다 측정하고, 상기 전압 제어 신호를 발생하여 상기 전원부의 출력 전압을 제어하여 미리 설정된 문턱값 보다 큰 변화량으로 상기 평균 휘도가 변할 때 상기 픽셀 구동 전압을 가변하는 표시장치.
2. 제 1 항에 있어서,
   상기 픽셀들 각각은 다수의 서브 픽셀들을 포함하고,
   상기 서브 픽셀들 각각은
   발광 소자;
   게이트-소스간 전압에 따라 상기 발광 소자에 전류를 공급하여 상기 발광 소자를 구동하는 구동 소자; 및
   상기 구동 소자의 게이트에 연결된 커패시터를 포함하는 표시장치.
3. 제 2 항에 있어서,
   상기 서브 픽셀들 각각은,
   상기 구동 소자의 문턱 전압을 샘플링하여 상기 문턱 전압 만큼 상기 구동 소자의 게이트 전압을 보상하는 내부 보상 회로를 포함하는 표시장치.
4. 제 2 항에 있어서,
   상기 서브 픽셀들 각각에 연결된 상기 서브 픽셀들 각각에서 상기 구동 소자의 문턱 전압, 상기 구동 소자의 이동도, 상기 구동 소자의 온도 편차, 상기 발광 소자의 문턱 전압 중 하나 이상을 실시간 센싱하고 센싱 결과를 바탕으로 상기 픽셀 데이터를 변조하는 외부 보상 회로를 더 포함하는 표시장치.
5. 제 1 항에 있어서,
   상기 타이밍 콘트롤러는,
   매 프레임 기간마다 상기 입력 영상의 평균 화상 레벨을 계산하여 상기 평균 휘도를 측정하고,
   상기 평균 화상 레벨의 변화량이 상기 문턱값 보다 클 때 상기 픽셀 구동 전압을 가변하고,
   상기 평균 화상 레벨의 변화량이 상기 문턱값 이하일 때 상기 픽셀 구동 전압을 현재의 전압으로 유지하는 표시장치.
6. 제 5 항에 있어서,
   상기 평균 화상 레벨이 작은 제1 APL 구간에서 상기 픽셀 구동 전압의 변화량이 많고,
   상기 평균 화상 레벨이 큰 제2 APL 구간에서 상기 픽셀 구동 전압의 변화량이 적고,
   상기 제1 APL 구간에서 정의된 문턱값이 상기 제2 APL 구간에서 정의된 문턱값 보다 큰 표시장치.
7. 제 5 항에 있어서,
   상기 타이밍 콘트롤러는,
   상기 평균 화상 레벨에 따라 피크 휘도가 정의된 피크 휘도 제어　커브를 바탕으로 상기 전원부의 출력 전압을 가변하고,
   상기 평균 화상 레벨이 높은 제1 APL 구간 보다 상기 평균 화상 레벨이 낮은 제2 APL 구간에서 상기 픽셀 구동 전압의 변화량이 크고,
   상기 제1 APL 구간과 상기 제2 APL 구간은 상기 평균 화상 레벨의 변화량이 같고,
   상기 제2 APL 구간의 픽셀 구동 전압의 기울기가 상기 제1 APL 구간의 픽셀 구동 전압의 기울기가 낮은 표시장치.
8. 제 1 항에 있어서,
   상기 픽셀 구동 전압이 가변될 때 상기 픽셀 구동 전압이 1 프레임 기간 단위로 점진적으로 가변되고,
   상기 픽셀 구동 전압의 가변 폭이 상기 전원부의 출력 전압이 변하는 최소 스텝 보다 작을 때 상기 픽셀 구동 전압의 가변 시점을 1 프레임 기간 지연하는 표시장치.
9. 제 1 항에 있어서,
   상기 픽셀 구동 전압이 가변될 때 상기 픽셀 구동 전압이 1 프레임 기간 내에서 점진적으로 가변되는 표시장치.
10. 제 1 항에 있어서,
    상기 타이밍 콘트롤러는 상기 입력 영상의 평균 휘도를 매 프레임 기간 마다 측정하고, 상기 평균 휘도가 변할 때 상기 감마 전원 전압과 상기 출력 버퍼 구동 전압 중 하나 이상을 가변하는 표시장치.
11. 제 10 항에 있어서,
    상기 타이밍 콘트롤러는,
    매 프레임 기간마다 상기 입력 영상의 평균 화상 레벨을 계산하여 상기 평균 휘도를 측정하고,
    상기 평균 화상 레벨이 이전 보다 상승되면 상기 데이터 구동부로부터 출력되는 최대 데이터 전압과 상기 출력 버퍼 구동 전압이 상승하고, 상기 평균 화상 레벨이 이전 보다 낮아지면 상기 최대 데이터 전압과 상기 출력 버퍼 구동 전압이 낮아지는 표시장치.
12. 제 10 항에 있어서,
    상기 타이밍 콘트롤러는,
    매 프레임 기간마다 상기 입력 영상의 평균 화상 레벨을 계산하여 상기 평균 휘도를 측정하고,
    상기 평균 화상 레벨에 따라 피크 휘도가 정의된 피크 휘도 제어　커브를 바탕으로 상기 감마 전원 전압과 상기 출력 버퍼 구동 전압 중 하나 이상을 가변하고,
    상기 평균 화상 레벨이 이전 보다 높아질 때 상기 감마 전원 전압과 상기 출력 버퍼 구동 전압이 낮아지는 표시장치.
13. 제 10 항에 있어서,
    상기 출력 버퍼 구동 전압이 상기 타이밍 콘트롤러의 제어 하에 사용자 또는 조도 센서에 의해 조절 가능한 최대 밝기 값에 따라 가변되는 표시장치.
14. 제 10 항에 있어서,
    상기 출력 버퍼 구동 전압이 상기 타이밍 콘트롤러의 제어 하에 상기 입력 영상의 1 프레임 데이터 중에서 계조값이 가장 높은 최대 계조 데이터의 계조 값에 비례하여 가변되는 표시장치.
15. 제 10 항에 있어서,
    상기 서브 픽셀들 각각에 연결된 상기 서브 픽셀들 각각에서 상기 구동 소자의 문턱 전압, 상기 구동 소자의 이동도, 상기 발광 소자의 문턱 전압 중 하나 이상을 실시간 센싱하고 센싱 결과를 바탕으로 상기 픽셀 데이터를 변조하는 외부 보상 회로를 더 포함하고,
    상기 출력 버퍼 구동 전압이 상기 타이밍 콘트롤러의 제어 하에 상기 구동 소자의 문턱 전압, 상기 구동 소자의 이동도, 상기 발광 소자의 문턱 전압 중 하나 이상의 열화 수준에 비례하여 가변되는 표시장치.
16. 제 11 항에 있어서,
    상기 데이터 구동부는 화면을 다수의 서브 화면들로 분할 구동하는 다수의 소스 드라이브 IC들을 포함하고,
    상기 소스 드라이브 IC별로 상기 출력 버퍼 구동 전압이 개별 공급되고,
    상기 타이밍 콘트롤러는,
    상기 평균 화상 레벨에 따라 피크 휘도가 정의된 피크 휘도 제어　커브를 바탕으로 상기 전원부의 출력 전압을 가변하고,
    제1 소스 드라이브 IC는 제1 서브 화면의 피크 휘도에 따라 최대 데이터 전압이 제한되는 데이터 전압을 상기 제1 서브 화면의 데이터 라인들에 공급하고,
    제2 소스 드라이브 IC는 제2 서브 화면의 피크 휘도에 따라 최대 데이터 전압이 제한되는 데이터 전압을 제2 서브 화면의 데이터 라인들에 공급하고,
    상기 제1 소스 드라이브 IC에 공급되는 제1 출력 버퍼 구동 전압은 상기 제1 서브 화면의 피크 휘도와 상기 제1 소스 드라이브 IC로부터 출력되는 최대 데이터 전압에 비례하여 가변되고,
    상기 제2 소스 드라이브 IC에 공급되는 제2 출력 버퍼 구동 전압은 상기 제2 서브 화면의 피크 휘도와 상기 제2 소스 드라이브 IC로부터 출력되는 최대 데이터 전압에 비례하여 가변되는 표시장치.

Images