KR20200067455A

KR20200067455A - 소형 저손실 밀리미터파 전력 분배 결합 장치

Info

Publication number: KR20200067455A
Application number: KR1020180154326A
Authority: KR
Inventors: 변철우
Original assignee: 원광대학교산학협력단
Priority date: 2018-12-04
Filing date: 2018-12-04
Publication date: 2020-06-12
Anticipated expiration: 2038-12-04
Also published as: KR102200380B1; WO2020116715A1

Abstract

본 발명은 소형 저손실 밀리미터파 전력 분배 결합 장치에 관한 것으로, 본 발명에 따른 회로는 일단은 제1 포트에 연결되고, 타단은 제2 포트에 연결되는 제1 유도 소자,일단은 상기 제1 포트와 상기 제1 유도 소자의 일단에 연결되고, 타단은 제3 포트에 연결되며, 상기 제1 유도 소자와 자기적으로(magnetically) 상호 결합되는 제2 유도 소자, 그리고 상기 제2 포트와 상기 제3 포트 사이에 연결되는 제1 커패시터를 포함한다. 본 발명에 의하면 저손실 소형 특성을 가지는 밀리미터파 전력 분배 결합 장치를 제공할 수 있다.

Description

소형 저손실 밀리미터파 전력 분배 결합 장치{Compact low loss millimeter-wave power divider and combiner device}

본 발명은 소형 저손실 밀리미터파 전력 분배 결합 장치에 관한 것이다.

최근 휴대폰과 스마트폰의 사용 증가로 인하여 데이터 트래픽이 증가하고 있으며, 사물인터넷 등 커넥티드 디바이스의 수가 급증하고 있다. 현재 4세대 LTE가 광범위하게 보급되고 있으나, 향후 신사업 및 생산 데이터가 기하급수적으로 늘어남에 따라 5세대 이동통신 기술의 상용화가 절실히 요구되고 있다.

5세대 이동통신 기술의 요구를 만족시키기 위한 방법 중 하나는 밀리미터파 대역의 주파수를 이용하는 것이다. 28 GHz 대역과 60 GHz 대역의 주파수를 사용하면, 800MHz 이상의 대역폭을 사용할 수 있다. 넓은 대역폭을 사용하는 경우 간단하

고 쉬운 변조방식을 사용하더라도 1Gbps 이상의 속도로 통신이 가능하다. 하지만, 밀리미터파 대역의 신호는 직진성이 강하여 비가시선(Non-line-of-sight , NLOS) 환경에서는 사용하기 어렵다는 단점이 있다.

이러한 단점을 해결하기 위한 방법으로 빔 포밍(beamforming) 기술이 이용되고 있다. 4G LTE 시스템에서는 빔포밍 기술을 이용하여 다수의 송수신기를 연결함으로써 여러 방향의 신호를 송수신할 수 있다. 이때 다수의 송수신기 연결은 전력결합기/분배기에 의해 구현된다. 전력결합기/분배기는 대개 큰 면적을 차지하기 때문에, 전체 빔포밍 회로를 구현한 칩의 크기가 커지는 단점을 갖게 한다. 또한, 전력결합기/분배기 자체에서 발생하는 전력 손실이 크거나, 손실된 전력을 보상하려고 하는 경우에도 전력결합기/분배기의 크기는 커진다.

5세대 이동통신 기술에 사용되기 위해서 전력 손실을 최소화하면서도 작은 크기의 전력분배기/결합기에 대한 요구가 증대되고 있다.

도 1은 종래 전력 분배 결합 회로를 예시한 도면이다.

도 1에 예시한 것과 같이 종래 전력 분배 결합 회로는 윌킨슨 전력 분배기/결합기보다 좁은 면적을 구현하기 위해서 커패시터와 인덕터를 이용하여 구현하였다. 하지만 여전히 큰 인덕터(L)로 인해 삽입 손실 증가와 넓은 칩 면적을 사용하여야 했다. 이와 같이 종래 송신기, 수신기, 증폭기, 위상배열 등 RF 회로에서 전력의 분배와 결합을 함에 있어 큰 인덕터 또는 긴 전송선로를 사용하고 있어 손실 증가와 회로의 면적 증가 등의 특성을 보완할 필요가 있다.

따라서 본 발명이 해결하고자 하는 기술적 과제는 저손실 소형 특성을 가지는 밀리미터파 전력 분배 결합 장치를 제공하는 것이다.

이러한 기술적 과제를 해결하기 위한 본 발명에 따른 전력 분배 결합 회로는 일단은 제1 포트에 연결되고, 타단은 제2 포트에 연결되는 제1 유도 소자, 일단은 상기 제1 포트와 상기 제1 유도 소자의 일단에 연결되고, 타단은 제3 포트에 연결되며, 상기 제1 유도 소자와 자기적으로(magnetically) 상호 결합되는 제2 유도 소자, 그리고 상기 제2 포트와 상기 제3 포트 사이에 연결되는 제1 커패시터를 포함한다.

상기 회로는 상기 제1 커패시터와 병렬로 상기 제2 포트와 상기 제3 포트 사이에 연결되는 저항을 더 포함할 수 있다.

상기 회로는 일단이 상기 제1 포트에 연결되고 타단은 접지에 연결되는 제2 커패시터를 더 포함할 수 있다.

상기 회로는 일단이 상기 제2 포트와 상기 제1 유도 소자의 타단에 연결되고, 타단은 접지에 연결되는 제3 커패시터, 그리고 일단이 상기 제3 포트와 상기 제2 유도 소자의 타단에 연결되고, 타단은 접지에 연결되는 제4 커패시터를 더 포함할 수 있다.

상기 제1 유도 소자의 일단으로 유입되는 전류가 증가하면, 상기 제2 유도 소자의 일단에 유도기전력의 양의 극이 나타나도록 상기 제1 유도 소자와 상기 제2 유도 소자가 자기적으로 상호 결합될 수 있다.

상기 제1 유도 소자와 상기 제2 유도 소자는 인덕터 또는 트랜스미션 라인 중 어느 하나일 수 있다.

본 발명에 의하면 저손실 소형 특성을 가지는 밀리미터파 전력 분배 결합 장치를 제공할 수 있다.

도 1은 종래 전력 분배 결합 회로를 예시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 전력 분배 결합 회로를 예시한 도면이다.
도 3은 도 2에 예시한 본 발명에 따른 전력 분배 결합 회로의 구성을 간소화한 등가 회로이다.
도 4는 도 2에 예시한 본 발명에 따른 전력 분배 결합 회로의 반회로 우모드 등가 회로이다.
도 5는 도 2에 예시한 본 발명에 따른 전력 분배 결합 회로의 반회로 기모드 등가 회로이다.
도 6은 도 1의 종래 회로의 격리도 특성을 위한 회로도이다.
도 7은 도 2에 예시한 본 발명에 따른 전력 분배 결합 회로의 격리도 특성을 위한 회로도이다.
도 8은 종래 기술과 본 발명에 따른 회로의 삽입 손실에 대한 이상적인 특성을 나타낸 그래프이다.
도 9는 종래 기술과 본 발명에 따른 회로의 반사 손실에 대한 이상적인 특성을 나타낸 그래프이다.
도 10은 종래 기술과 본 발명에 따른 회로의 격리도에 대한 이상적인 특성을 나타낸 그래프이다.
도 11은 본 발명에 따른 회로 실시예에 따른 제작 회로와 레이아웃을 나타낸 도면이다.
도 12는 본 발명에 따른 회로 실시예의 삽입 손실을 나타낸 그래프이다.
도 13은 본 발명에 따른 회로 실시예의 반사 손실을 나타낸 그래프이다.
도 14는 본 발명에 따른 회로 실시예의 격리도를 나타낸 그래프이다.
도 15는 본 발명에 따른 회로 실시예의 삽입 손실 크기와 위상 차이를 나타낸 그래프이다.

이하 첨부된 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 그러나 이들 실시 예는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 발명의 범위가 이에 의하여 제한되지 않는다는 것은 당업계의 통상의 지식을 가진 자에게 자명할 것이다.

본 발명이 해결하고자 하는 과제의 해결 방안을 명확하게 하기 위한 발명의 구성을 본 발명의 바람직한 실시 예에 근거하여 첨부 도면을 참조하여 상세히 설명하되, 도면의 구성요소들에 참조번호를 부여함에 있어서 동일 구성요소에 대해서는 비록 다른 도면상에 있더라도 동일 참조번호를 부여하였으며 당해 도면에 대한 설명시 필요한 경우 다른 도면의 구성요소를 인용할 수 있음을 미리 밝혀둔다. 아울러 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명 그리고 그이외의 제반 사항이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작, 또는 소자 외에 하나 이상의 다른 구성요소, 단계, 동작, 또는 소자의 존재 또는 추가를 배제하지 않는다.

본 명세서에서 유도 소자는 인덕터로 설명하나, 인덕턴스를 가지는 소자로 트랜스미션 라인, 인덕터 등이 포함될 수 있다.

도 2는 본 발명의 일 실시예에 따른 전력 분배 결합 회로를 예시한 도면이다.

도 2를 참고하면, 본 발명에 따른 전력 분배 결합 회로는 제1 인덕터(10)와 제2 인덕터(20), 제1 커패시터(30), 저항(40), 제2 커패시터(50), 제3 커패시터(60) 및 제4 커패시터(70)를 포함할 수 있다.

제1 인덕터(10)와 제2 인덕터(20)는 자기적으로(magnetically) 상호 결합된 한 쌍의 결합 인덕터로 구현될 수 있다.

제1 인덕터(10)는 일단은 제1 포트(1)에 연결되고, 타단은 제2 포트(2)에 연결될 수 있다.

제2 인덕터(20)는 일단은 제1 포트(1)에 연결되고, 타단은 제3 포트(3)에 연결될 수 있다.

제1 인덕터(10)와 제2 인덕터(20)는 자기적으로(magnetically) 상호 결합될 수 있다.

제1 인덕터(10)와 제2 인덕터(20)는 간단히 구현하기 위하여 일반적으로 전송 라인과 저항으로 구현될 수 있으며, 대칭적인 구조를 가질 수 있다. 실제 인덕터 전자 소자를 사용하지 않고 전송 라인의 길이를 조절하는 방식으로 상기 인덕터가 구현될 수도 있다. 이때, 상기 전송 라인의 길이는 λ/4가 된다. 여기서, λ는 파장이다. 제1 인덕터(10)의 일단으로 유입되는 전류가 증가하면, 제2 인덕터(20)의 일단에 유도기전력의 양의 극이 나타나도록 제1 인덕터(10)와 제2 인덕터(20)는 자기적으로 상호 결합되게 배치될 수 있다.

제1 커패시터(30)는 제2 포트(2)와 제3 포트(3) 사이에 연결될 수 있다.

저항(40)은 제1 커패시터(30)와 병렬로 제2 포트(2)와 제3 포트(3) 사이에 연결될 수 있다.

제2 커패시터(50)는 일단이 제1 포트(1)에 연결되고 타단은 접지에 연결될 수 있다.

제3 커패시터(60)는 일단이 제2 포트(2)에 연결되고 타단은 접지에 연결될 수 있다.

제4 커패시터(70)는 일단이 제3 포트(3)에 연결되고 타단은 접지에 연결될 수 있다.

도 1에 나타낸 종래 전력 분배 결합 회로와 비교하기 위해서, 도 2의 전력 분배 결합 회로에서 제1 인덕터(10)와 제2 인덕터(20)의 인덕턴스는 'L'로 동일하고, 상호 인덕턴스는 'M'이라고 가정한다. 그리고 제1 커패시터(30)의 커패시턴스는 'C₃/2', 제2 커패시터(50)의 커패시턴스는 '2C₁', 제3 커패시터(60)와 제4 커패시터(70)의 커패시턴스는 'C₂', 저항(40)의 저항은 '2R₁'으로 가정한다.

즉 본 발명에 따른 전력 분배 결합 회로는 도 1에서 예시한 종래 회로에 비해 자기적으로 상호 결합된 한 쌍의 결합 인덕터(10, 20)와 션트(shunt) 커패시터(30)를 포함하는 점에서 차이가 있다.

도 3은 도 2에 예시한 본 발명에 따른 전력 분배 결합 회로의 구성을 간소화한 등가 회로이다.

도 2에 나타낸 본 발명에 따른 전력 분배 결합 회로에 대해서 우모드/기모드(even/odd) 해석법을 이용하여 해석한다. even/odd 해석법은 커플링이 일어나는 선로에 대한 회로 해석법 중 하나이다. 예를 들어, 두 선로에 교류 전류가 흐르는 경우, 두 선로에 흐르는 교류 전류의 방향이 같은지 또는 다른지를 알 수가 없다. 따라서, 먼저 두 선로에 흐르는 교류 전류의 방향을 동일하다고 가정하여 수학적으로 회로를 해석하는 것이 우모드 해석 방법이고, 상기 두 선로에 흐르는 교류 전류의 방향을 다르다고 가정하여 수학적으로 회로를 해석하는 것이 기모드 해석 방법이다.

도 4는 도 2에 예시한 본 발명에 따른 전력 분배 결합 회로의 반회로 우모드 등가 회로이고, 도 5는 도 2에 예시한 본 발명에 따른 전력 분배 결합 회로의 반회로 기모드 등가 회로이다.

도 2에 예시한 본 발명에 따른 전력 분배 결합 회로는 도 4에 예시한 우모드에서 보는 것처럼, 인덕턴스를 L+M으로 향상시켜 도 1에 예시한 종래 기술보다 작은 인덕턴스로 같은 성능을 가진다. 작은 인덕턴스는 기생 저항성분을 작게 줄여 삽입 손실을 감소시키고, 인덕터와 같은 유도소자의 크기를 감소하여 칩 면적을 줄인다. 이때 포트 1(1)과 포트 2(2)의 입력 임피던스(Z₁, Z₂)는 아래 수학식 1과 같은 값을 가지며, 도 1에 예시한 종래 기술에 따른 회로와 같은 결과를 가진다. 그리고 인덕턴스와 커패시턴스의 값은 아래 수학식 2와 같다.

[수학식 1]

[수학식 2]

도 2에 예시한 본 발명에 따른 전력 분배 결합 회로는 도 5에 예시한 기모드에서는 인덕턴스 값이 L-M으로 감소하여, C₃ 커패시터를 추가하게 된다. 추가된 커패시터는 포트 2(2)와 포트 3(3)이 매칭되도록 하며, 그 임피던스는 아래 수학식 3과 같다.

[수학식 3]

이때 저항 값(R1), 캐패시턴스(C₃) 및 중심주파수(ω_c)는 아래 수학식 4와 같다.

[수학식 4]

도 6은 도 1의 종래 회로의 격리도 특성을 위한 회로도이고, 도 7은 도 2에 예시한 본 발명에 따른 전력 분배 결합 회로의 격리도 특성을 위한 회로도이다.

도 6 및 도 7을 참고하면, 종래 기술에 따른 도 1의 회로에서 격리도 특성(Y_32,CLC)은 수학식 5와 같고, 본 발명에 따른 도 2의 회로에서 격리도 특성(Y_32,coupledL)은 수학식 6과 같다.

[수학식 5]

[수학식 6]

종래 회로 및 본 발명에 따른 장치 모두 격리도 값은 중심주파수에서 모두가 큰 값을 가진다.

도 8은 종래 기술과 본 발명에 따른 회로의 삽입 손실에 대한 이상적인 특성을 나타낸 그래프이고, 도 9는 종래 기술과 본 발명에 따른 회로의 반사 손실에 대한 이상적인 특성을 나타낸 그래프이며, 도 10은 종래 기술과 본 발명에 따른 회로의 격리도에 대한 이상적인 특성을 나타낸 그래프이다.

도 8 내지 도 10에서 확인할 수 있는 것과 같이, 손실을 가지지 않는 이상적인 경우, 종래 기술에 따른 도 1의 장치와 본 발명에 따른 도 2의 장치에서 입력 손실, 반사 손실 및 격리도는 모두 같은 값을 가진다.

도 11은 본 발명에 따른 회로 실시예에 따른 제작 회로와 레이아웃을 나타낸 도면이고, 도 12는 본 발명에 따른 회로 실시예의 삽입 손실을 나타낸 그래프이고, 도 13은 본 발명에 따른 회로 실시예의 반사 손실을 나타낸 그래프이며, 도 14는 본 발명에 따른 회로 실시예의 격리도를 나타낸 그래프이고, 도 15는 본 발명에 따른 회로 실시예의 삽입 손실 크기와 위상 차이를 나타낸 그래프이다.

도 11에 예시한 것과 같이 본 발명에 따른 전력 분배 결합 장치를 제작하여 삽입 손실, 반사 손실 및 격리도 등을 측정한 결과 낮은 삽입 손실 특성을 가지고, 반사 손실과 격리도 특성은 유사한 값을 가지는 것을 확인하였다.

도 2에 예시한 본 발명에 따른 회로는 종래보다 더 작은 인덕턴스를 가지면서 윌킨스 전력 분배기/결합기의 고유한 특성을 구현가능하고, 인덕터 사이를 가깝게 구현하여 종래 기술보다 삽입 손실 성능을 향상시키는 동시에 50% 이상의 사용 면적 감소가 가능하다.

본 발명에 의한 저손실 소형 특성을 가지는 밀리미터파 전력 분배 결합 장치는 5G 이동통신뿐만 아니라, 이동통신과 무선랜을 포함하는 다양한 무선, 유선 통신 등의 회로에 활용 가능하다. 또한 RF 송신기와 수신기, 전력증폭기 등에서 전력 분배와 결합을 수행하는 부품으로 활용이 가능하다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims

일단은 제1 포트에 연결되고, 타단은 제2 포트에 연결되는 제1 유도 소자,
일단은 상기 제1 포트와 상기 제1 유도 소자의 일단에 연결되고, 타단은 제3 포트에 연결되며, 상기 제1 유도 소자와 자기적으로(magnetically) 상호 결합되는 제2 유도 소자, 그리고
상기 제2 포트와 상기 제3 포트 사이에 연결되는 제1 커패시터
를 포함하는 전력 분배 결합 회로.
제 1 항에서,
상기 제1 커패시터와 병렬로 상기 제2 포트와 상기 제3 포트 사이에 연결되는 저항
을 더 포함하는 전력 분배 결합 회로.
제 1 항에서,
일단이 상기 제1 포트에 연결되고 타단은 접지에 연결되는 제2 커패시터
를 더 포함하는 전력 분배 결합 회로.
제 1 항에서,
일단이 상기 제2 포트와 상기 제1 유도 소자의 타단에 연결되고, 타단은 접지에 연결되는 제3 커패시터, 그리고
일단이 상기 제3 포트와 상기 제2 유도 소자의 타단에 연결되고, 타단은 접지에 연결되는 제4 커패시터
를 더 포함하는 전력 분배 결합 회로.
제 1 항에서,
상기 제1 유도 소자의 일단으로 유입되는 전류가 증가하면, 상기 제2 유도 소자의 일단에 유도기전력의 양의 극이 나타나도록 상기 제1 유도 소자와 상기 제2 유도 소자가 자기적으로 상호 결합되어 있는 전력 분배 결합 회로.
제 1 항에서,
상기 제1 유도 소자와 상기 제2 유도 소자는 인덕터 또는 트랜스미션 라인 중 어느 하나인 전력 분배 결합 회로.