KR20200069125A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20200069125A
KR20200069125A KR1020180156304A KR20180156304A KR20200069125A KR 20200069125 A KR20200069125 A KR 20200069125A KR 1020180156304 A KR1020180156304 A KR 1020180156304A KR 20180156304 A KR20180156304 A KR 20180156304A KR 20200069125 A KR20200069125 A KR 20200069125A
Authority
KR
South Korea
Prior art keywords
display modules
display
additional
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020180156304A
Other languages
English (en)
Inventor
정철규
김진호
신상민
이호섭
정영기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180156304A priority Critical patent/KR20200069125A/ko
Priority to CN201980071674.1A priority patent/CN112956022B/zh
Priority to EP19893409.3A priority patent/EP3837717A4/en
Priority to PCT/KR2019/016649 priority patent/WO2020116861A1/en
Priority to US16/706,093 priority patent/US10957245B2/en
Publication of KR20200069125A publication Critical patent/KR20200069125A/ko
Priority to KR1020240166021A priority patent/KR20240167423A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • H01L25/0753—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H01L29/786—
    • H01L33/48—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of flexible or folded printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

디스플레이 장치를 개시한다. 디스플레이 장치는, 인쇄회로기판 및 인쇄회로기판의 길이 방향을 따라 연속적으로 배치된 복수의 디스플레이 모듈을 포함하고, 복수의 디스플레이 모듈 각각은, 박막 트랜지스터 기판, 박막 트랜지스터 기판의 일면에 배열된 복수의 마이크로 LED 및 인쇄회로기판과 박막 트랜지스터 기판을 연결시키고, 일면에 복수의 마이크로 LED를 제어하는 구동 드라이버가 배치된 연성회로기판(FPCB)을 포함한다.

Description

디스플레이 장치{DISPLAY APPARATUS}
본 개시는 제조 과정이 단순화되고 신호 효율이 개선된 디스플레이 장치에 관한 것이다.
마이크로 LED는 컬러 필터 및 백 라이트 없이 스스로 빛을 내는 초소형 무기 발광물질이다. 구체적으로, 마이크로 LED는 일반 발광 다이오드(LED) 칩 보다 길이가 10분의 1, 면적은 100분의 1 정도이며, 가로, 세로 및 높이가 10 ~ 100 마이크로미터(μm) 크기의 초소형 LED를 지칭할 수 있다.
마이크로 LED는 박막 트랜지스터(Thin Film Transistor) 기판에 배치되며, 복수의 박막 트랜지스터에 의해 동작이 제어된다.
이와 같은 박막 트랜지스터 기판은 플렉서블 디바이스, 소형 웨어러블 디바이스(예를 들면, Wearable Watch 등)에서부터 수십 인치에 이르는 대형 TV에 사용되는 다양한 사이즈의 디스플레이를 구동하는 기판으로써 활용되고 있다. 박막 트랜지스터 기판을 구동하기 위해서는 박막 트랜지스터 기판에 전류를 가할 수 있는 외부 회로(External IC) 또는 구동 회로(Driver IC)와 연결한다.
이러한 외부 회로(External IC) 또는 구동 회로(Driver IC)는 배열되는 복수의 박막 트랜지스터 기판 사이의 심(seam) 줄이기 위해 복수의 박막 트랜지스터 기판 후면에 배치되었다.
다만, 복수의 박막 트랜지스터 기판 상의 마이크로 LED와 복수의 박막 트랜지스터 기판 후면의 외부 회로(External IC) 또는 구동 회로(Driver IC)를 전기적으로 연결시키기 위해, 박막 트랜지스터 기판에 비아(via)를 형성하여 연결하였으나, 이러한 제조 공정은 복잡하며, 제조 신뢰성이 떨어지는 문제점이 있었다.
상기 목적을 달성하기 위한 본 개시는, 제조 과정이 단순화되고 신호 효율이 개선된 디스플레이 장치를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 개시는, 인쇄회로기판 및 상기 인쇄회로기판의 길이 방향을 따라 연속적으로 배치된 복수의 디스플레이 모듈을 포함하고, 상기 복수의 디스플레이 모듈 각각은, 박막 트랜지스터 기판, 상기 박막 트랜지스터 기판의 일면에 배열된 복수의 마이크로 LED 및 상기 인쇄회로기판과 상기 박막 트랜지스터 기판을 연결시키고, 일면에 상기 복수의 마이크로 LED를 제어하는 구동 드라이버가 배치된 연성회로기판(FPCB)을 포함하는 디스플레이 장치를 제공한다.
상기 박막 트랜지스터 기판은, 제1 내지 제4 측면을 갖는 직사각형이며, 상기 제1 측면은 상기 연성회로기판과 인접하게 배치되며, 상기 제3 및 제4 측면은 제1 측면보다 길 수 있다.
상기 복수의 디스플레이 모듈 각각의 상기 제3 측면은 상호 평행하도록 배치될 수 있다.
복수의 디스플레이 모듈 중, 하나의 디스플레이 모듈의 제3 측면은 상기 하나의 디스플레이 모듈과 인접한 다른 디스플레이 모듈의 제4 측면과 접촉할 수 있다.
상기 복수의 디스플레이 모듈 각각의 구동 드라이버에 영상 신호를 제공하는 타이밍 컨트롤러를 더 포함할 수 있다.
상기 타이밍 컨트롤러는 상기 복수의 디스플레이 모듈의 후방에 배치될 수 있다.
상기 타이밍 컨트롤러는 상기 복수의 디스플레이 모듈의 중심에 배치될 수 있다.
상기 타이밍 컨트롤러는 상기 타이밍 컨트롤러와 상기 복수의 디스플레이 모듈 각각의 상기 구동 드라이버의 거리의 합이 최소가 되도록 배치될 수 있다.
상기 타이밍 컨트롤러는 상기 타이밍 컨트롤러를 중심으로 상기 복수의 디스플레이 모듈 각각의 상기 구동 드라이버가 대칭되도록 배치될 수 있다.
상기 제1 측면의 길이 방향을 따라 배열된 개수와 상기 제3 측면의 길이 방향을 따라 배열된 개수의 비가 1:9일 수 있다.
상기 인쇄회로기판과 이격되어 평행하게 배치된 추가 인쇄회로기판 및 상기 추가 인쇄회로기판의 길이 방향을 따라 연속적으로 배치된 복수의 추가 디스플레이 모듈을 더 포함할 수 있다.
상기 복수의 디스플레이 모듈과 상기 복수의 추가 디스플레이 모듈은 서로 마주보도록 배치될 수 있다.
상기 복수의 디스플레이 모듈 각각과 상기 복수의 추가 디스플레이 모듈 각각은 서로 마주보도록 배치될 수 있다.
상기 복수의 디스플레이 모듈 각각과 상기 복수의 추가 디스플레이 모듈 각각은 서로 접촉하도록 배치될 수 있다.
상기 복수의 디스플레이 모듈 각각과 상기 복수의 추가 디스플레이 모듈 각각은 일렬로 배치될 수 있다.
상기 복수의 디스플레이 모듈의 가로 길이와 상기 복수의 디스플레이 모듈 및 상기 복수의 추가 디스플레이 모듈의 세로 길이의 비가 1:1, 16:9, 21:9 중 적어도 하나가 되도록 배치될 수 있다.
상기 복수의 마이크로 LED는, 적색광을 방출하는 제1 마이크로 LED, 녹색광을 방출하는 제2 마이크로 LED 및 청색광을 방출하는 제3 마이크로 LED를 포함하고, 상기 제1 내지 제3 마이크로 LED는 하나의 픽셀을 구성할 수 있다.
상기 복수의 디스플레이 모듈 및 상기 복수의 추가 디스플레이 모듈이 동일 평면상에 평행하게 배치되도록 지지하는 배열 플레이트 및 상기 복수의 디스플레이 모듈, 상기 복수의 추가 디스플레이 모듈 및 상기 배열 플레이트를 고정하는 하우징을 더 포함할 수 있다.
도 1은 본 개시의 일 실시예에 따른 디스플레이 장치를 나타낸 분해사시도이다.
도 2는 본 개시의 일 실시예에 따른 디스플레이 패널부를 나타낸 정면도이다.
도 3은 본 개시의 일 실시예에 따른 디스플레이 모듈을 나타낸 확대도이다.
도 4는 도 3의 C-C 선을 따라 나타낸 단면도이다.
도 5는 본 개시의 일 실시 예에 따른 마이크로 LED, 구동 드라이버, 타이밍 컨트롤러 및 프로세서를 나타낸 블록도이다.
도 6a는 도 2의 A-A 선을 따라 나타낸 단면도이다.
도 6b는 도 2의 B-B 선을 따라 나타낸 단면도이다.
도 7a 및 도 7b는 복수의 디스플레이 모듈의 동작을 나타낸 일부의 디스플레이 모듈을 나타낸 확대도이다.
도 8은 복수의 디스플레이 모듈과 타이밍 컨트롤러의 연결을 나타낸 정면도이다.
도 9는 도 2의 다양한 디스플레이 영역을 나타낸 정면도이다.
도 10은 본 개시의 다른 실시예에 따른 디스플레이 패널부를 나타낸 정면도이다.
본 개시의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 개시의 바람직한 실시예들을 설명한다. 그러나 본 개시는 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들에 대한 설명은 본 개시의 개시가 완전하도록 하며, 본 개시가 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기를 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은` 과장되거나 축소될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "상에" 있다거나 "접하여" 있다고 기재된 경우, 다른 구성 요소에 상에 직접 맞닿아 있거나 또는 연결되어 있을 수 있지만, 중간에 또 다른 구성 요소가 존재할 수 있다고 이해되어야 할 것이다. 반면, 어떤 구성 요소가 다른 구성 요소의 "바로 상에" 있다거나 "직접 접하여" 있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "～사이에"와 "직접 ～사이에" 등도 마찬가지로 해석될 수 있다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 개시의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. "포함한다" 또는 "가진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.
본 개시의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하에서는, 도 1을 참조하여, 본 개시의 일 실시예에 따른 디스플레이 장치(1)의 구조에 대해 설명한다.
도 1 은 본 개시의 일 실시예에 따른 디스플레이 장치(1)를 나타낸 분해사시도이다.
이하에서 설명하는 디스플레이 장치(1)는 외부로부터 수신되는 영상 신호를 처리하고, 처리된 영상을 시각적으로 표시할 수 있는 장치로서, 텔레비전, 모니터, 휴대용 멀티미디어 장치, 휴대용 통신장치 등 다양한 형태로 구현될 수 있으며, 영상을 시각적으로 표시하는 장치라면 그 형태가 한정되지 않는다.
도 1에 도시된 바와 같이, 디스플레이 장치(1)는 보호 플레이트(10), 디스플레이 패널부(100), 배열 플레이트(30) 및 하우징(40)을 포함할 수 있다.
보호 플레이트(10)는 디스플레이 장치(1)의 전면(Y축 방향)에 배치되며, 보호 플레이트(10)의 후방에 배치되는 디스플레이 패널부(100)를 외부로부터 보호할 수 있다.
보호 플레이트(10)는 얇은 두께로 형성된 유리 재질로 구성될 수 있으며 필요에 따라 다양한 재질로 구성될 수 있다.
디스플레이 패널부(100)는 외부로부터 입력되는 영상 신호에 따라 영상을 전방(Y축 방향)으로 표시하도록 광을 조사할 수 있다.
디스플레이 패널부(100)는 복수의 디스플레이 모듈(110) 및 복수의 추가 디스플레이 모듈(120)의 배열되는 개수, 각각의 디스플레이 모듈(110, 120)의 크기에 따라, 다양한 크기와 형태의 디스플레이 화면을 구현할 수 있다.
디스플레이 패널부(100)의 구체적인 구조는 도 2를 참조하여 후술한다.
배열 플레이트(30)는 디스플레이 패널부(100)가 배치될 수 있는 판이며, 디스플레이 패널부(100)의 후면에 배치된다. 배열 플레이트(30)는 평편한 판으로 형성될 수 있으며, 디스플레이 패널부(100)의 형태, 크기에 맞게 다양한 형태, 크기로 형성될 수 있다.
이에 따라, 배열 플레이트(30)는 디스플레이 패널부(100)가 동일 평면상에 평행하게 배치되도록 디스플레이 패널부(100)를 지지할 수 있다.
구체적으로, 배열 플레이트(30)는 디스플레이 패널부(100)를 구성하는 복수의 디스플레이 모듈(110) 및 복수의 추가 디스플레이 모듈(120)이 동일 평면상에서 평행하게 배치되도록 지지할 수 있다.
이에 따라, 복수의 디스플레이 모듈(110) 및 복수의 추가 디스플레이 모듈(120) 간의 동일한 높이를 구현하여 디스플레이 화면의 균일한 휘도를 구현할 수 있다.
하우징(40)은 디스플레이 장치(1)의 외관을 형성하고, 배열 플레이트(30)의 후방에 배치되며, 복수의 디스플레이 모듈(110), 복수의 추가 디스플레이 모듈(120) 및 배열 플레이트(30)를 안정적으로 고정할 수 있다.
이에 따라, 하우징(40)은 디스플레이 장치(1)에 포함되는 각종 구성 부품들이 외부로 노출되지 않도록 하며, 디스플레이 장치(1)에 포함되는 각종 구성 부품들을 외부 충격으로부터 보호할 수 있다.
이하에서는, 도 2 내지 도 5를 참조하여, 디스플레이 패널부(100)의 구체적인 구조에 대해 설명한다.
도 2는 본 개시의 일 실시예에 따른 디스플레이 패널부(100)를 나타낸 정면도이고, 도 3은 본 개시의 일 실시예에 따른 하나의 디스플레이 모듈(110)을 나타낸 확대도이며, 도 4는 도 3의 C-C 선을 따라 나타낸 단면도이고, 도 5는 본 개시의 일 실시 예에 따른 마이크로 LED(130), 구동 드라이버(50), 타이밍 컨트롤러(20) 및 프로세서(80)를 나타낸 블록도이다.
도 2를 참조할 때, 디스플레이 패널부(100)는 인쇄회로기판(61), 인쇄회로기판(61)의 길이 방향을 따라 연속적으로 배치된 복수의 디스플레이 모듈(110), 인쇄회로기판(61)과 이격되어 평행하게 배치된 추가 인쇄회로기판(62) 및 추가 인쇄회로기판(62)의 길이 방향을 따라 연속적으로 배치된 복수의 추가 디스플레이 모듈(120)을 포함할 수 있다.
여기서, 인쇄회로기판(61) 및 추가 인쇄회로기판(62)의 길이 방향이란, 인쇄회로기판(61) 및 추가 인쇄회로기판(62)의 길이가 긴 일측 방향(x축 방향)을 의미할 수 있다.
인쇄회로기판(61)의 길이 방향을 따라, 동일한 구조인 제1 내지 제n의 디스플레이 모듈 연속적으로 배치될 수 있다. 여기서, n은 자연수를 의미한다.
이에 따라, 디스플레이 모듈의 나열 하는 개수 및 각각의 디스플레이 모듈의 형상에 따라, 디스플레이 패널부(100)에서 구현되는 디스플레이 화면은 다양하게 구현될 수 있다.
즉, 동일한 구조를 가지는 복수의 디스플레이 모듈을 나열함으로써, 간단한 제조 공정을 통해 다양한 크기의 디스플레이 화면을 구현할 수 있다.
인쇄회로기판(PCB, 61)은 절연체인 일정한 기판 상에 전기적 회로가 패터닝 된 것으로, 연성회로기판(FPCB, 71)을 통해, 복수의 디스플레이 모듈(110)과 전기적, 물리적으로 연결될 수 있다.
이에 따라, 인쇄회로기판(61)은 복수의 디스플레이 모듈(110)과 후술하는 타이밍 컨트롤러(20) 및 프로세서(80)와 전기적으로 연결될 수 있다.
아울러, 인쇄회로기판(61)은 타이밍 컨트롤러(20) 또는 프로세서(80)에서 전달 받은 신호를 복수의 디스플레이 모듈(110)로 전달하거나, 복수의 디스플레이 모듈(110)에서 전달 받은 신호를 타이밍 컨트롤러(20) 또는 프로세서(80)로 전달할 수 있다.
또한, 인쇄회로기판(61)은 일측이 길게 형성된 직사각형 형상일 수 있다. 예를 들어, 인쇄회로기판(61)의 일측 방향의 길이는 인쇄회로기판(61)의 길이 방향을 따라 인쇄회로기판(61)과 인접하게 배치된 복수의 디스플레이 모듈(110)의 길이의 합과 대응될 수 있다.
아울러, 복수의 디스플레이 모듈(110)은 인쇄회로기판(61)의 길이 방향을 따라 연속적으로 배치되므로, 인쇄회로기판(61)은 복수의 디스플레이 모듈(110)의 배치 기준이 될 수 있다.
도 3을 참조할 때, 디스플레이 모듈(110)은 박막 트랜지스터 기판(111), 박막 트랜지스터 기판(111)의 일면에 배열된 복수의 마이크로 LED(130) 및 인쇄회로기판(61)과 박막 트랜지스터 기판(111)을 연결시키고, 일면에 복수의 마이크로 LED(130)를 제어하는 구동 드라이버(50)가 배치된 연성회로기판(FPCB, 70)을 포함할 수 있다.
박막 트랜지스터 기판(111)은 평편한 일면에 배치된 복수의 마이크로 LED(130)를 안정적으로 고정시킬 수 있다. 여기서, 박막 트랜지스터 기판(111)은 글래스 기판, 연성 기판 및 플라스틱 기판 중 어느 하나로 구성될 수 있다.
구체적으로, 박막 트랜지스터 기판(111)은 유리기판 상에 복수의 박막 트랜지스터(112)를 포함한 전극층(또는 TFT layer)이 결합될 수 있다. 이에 따라, 박막 트랜지스터 기판(111)을 구동하기 위한 구동 드라이버(50)는 유리기판 및 전극층으로 형성된 박막 트랜지스터 기판(111) 상에 배치되어 동작될 수 있다. 즉, 칩 형태의 구동 드라이버(50)는 박막 트랜지스터 기판(111)에 GOG(Chip on class) 형태로 구현될 수 있다.
또한, 박막 트랜지스터 기판(111)은 연성 기판(flexible board) 상에 회로가 형성된 회로 기판으로 구성될 수 있다. 이에 따라, 박막 트랜지스터 기판(111)을 구동하기 위한 구동 드라이버(50)는 회로 기판으로 구성된 박막 트랜지스터 기판(111) 상에 배치되어 동작될 수 있다. 즉, 칩 형태의 구동 드라이버(50)는 박막 트랜지스터 기판(111) 상에 COB(Chip on board) 형태로 구현될 수 있다.
아울러, 구동 드라이버(50)가 박막 트랜지스터 기판(111) 상에 배치된 것만을 개시하였으나, 구동 드라이버(50)뿐만 아니라, 칩 형태의 여러 구성들이 박막 트랜지스터 기판(111)에 배치될 수 있다.
아울러, 도 4에 도시된 바와 같이, 박막 트랜지스터 기판(111)은 일면에 배치된 복수의 마이크로 LED(130)를 제어 및 구동하기 위한 복수의 박막 트랜지스터(112)를 포함할 수 있다.
박막 트랜지스터(112)는 박막 트랜지스터 기판(111) 내부에 형성되어, 박막 트랜지스터 기판(111)의 상면에 배치된 하나의 마이크로 LED(130)와 전기적으로 연결될 수 있다.
이에 따라, 박막 트랜지스터(112)는 마이크로 LED(130)에 흐르는 전류를 제어하여, 마이크로 LED(130)를 선택적으로 구동시킬 수 있다. 즉, 박막 트랜지스터(112)는 디스플레이의 기본 단위인 픽셀(pixel)을 제어하는 스위치와 같은 역할을 할 수 있다.
아울러, 박막 트랜지스터 기판(111)은 연성회로기판(71)과 인접하게 배치된 제1 측면(111a), 제1 측면(111a)과 마주보도록 배치된 제2 측면(111b), 제1 측면(111a) 및 제2 측면(111b)을 연결하고 제1 측면(111a) 보다 길게 형성된 제3 및 제4 측면(111c, 111d)을 가질 수 있다.
즉, 박막 트랜지스터 기판(111)은 제1 내지 제4 측면(111a, 111b, 111c, 111d)을 가지는 직사각형 형상일 수 있다.
예를 들어, 제1 측면(111a) 및 제2 측면(111b)은 각각 박막 트랜지스터 기판(111)의 상단 및 하단의 의미할 수 있다. 아울러, 제3 측면(111c) 및 제4 측면(111d)과 서로 평행하게 형성된 박막 트랜지스터 기판(111)의 측단을 의미할 수 있다.
여기서, 제1 측면(111a)은 인쇄회로기판(61)이 인접하게 배치된 측면을 의미하고, 제2 측면(111b)은 인쇄회로기판(61)이 배치되지 않은 측면을 의미할 수 있다.
마이크로 LED(130)는 가로, 세로 및 높이가 100μm이하인 크기의 무기 발광물질로 이루어 지고, 박막 트랜지스터 기판(111) 상에 배치되어 스스로 광을 조사할 수 있다.
마이크로 LED(130)는 하나의 픽셀(130, pixel)로 구성될 수 있으며, 하나의 픽셀(pixel) 내에는 서브 픽셀(sub-pixel)인 적색광을 방출하는 제1 마이크로 LED(131), 녹색광을 방출하는 제2 마이크로 LED(132), 청색광을 방출하는 제3 마이크로 LED(133)이 배치될 수 있다.
서브 픽셀(131, 132, 133)은 하나의 픽셀(130) 내에서 매트릭스 형태로 배열되거나, 순차적으로 배열될 수 있다. 다만, 이러한 서브 픽셀(131, 132, 133)의 배치 형태는 일 예이며, 서브 픽셀(131, 132, 133)은 각 단일 픽셀(130) 내에서 다양한 형태로 배치될 수 있다.
마이크로 LED(130)는 빠른 반응속도, 낮은 전력, 높은 휘도를 가지고 있어 차세대 디스플레이의 발광 소자로서 각광받고 있다. 구체적으로, 마이크로 LED(130)는 기존 LCD 또는 OLED에 비해 전기를 광자로 변환시키는 효율이 더 높다.
즉, 기존 LCD 또는 OLED 디스플레이에 비해 “와트 당 밝기”가 더 높다. 이로 인해 마이크로 LED(130)가 기존 LED 또는 OLED에 비해 약 절반 정도의 에너지로도 동일한 밝기를 낼 수 있게 된다.
이외에도 마이크로 LED(130)는 높은 해상도, 우수한 색상, 명암 및 밝기 구현이 가능하여, 넓은 범위의 색상을 정확하게 표현할 수 있으며, 햇빛이 밝은 야외에서도 선명한 화면을 구현할 수 있다. 그리고, 마이크로 LED(130)는 번인(burn in) 현상에 강하고 발열이 적어 변형 없이 긴 수명이 보장된다.
아울러, 박막 트랜지스터 기판(111)의 일면에 배치되는 복수의 마이크로 LED(130)는 상호 간 제1 피치(P1)를 두고 배치될 수 있다. 즉, 복수의 마이크로 LED(130)는 동일한 제1 피치(P1)를 두고 배치될 수 있으므로, 디스플레이 화면 전체의 균일한 휘도를 구현할 수 있다.
구동 드라이버(50)는 연성회로기판(70) 상에 배치되어, 하나의 박막 트랜지스터 기판(111) 상에 배치된 복수의 마이크로 LED(130)를 라인 별로 제어할 수 있다.
구동 드라이버(50)는 복수 개로 구성될 수 있으며, 각각의 구동 드라이버(50)는 하나의 연성회로기판(71) 상에 배치될 수 있다.
이에 따라, 구동 드라이버(50)의 수는 박막 트랜지스터 기판(111)의 수와 동일할 수 있다. 즉, 하나의 박막 트랜지스터 기판(111)에는 하나의 구동 드라이버(50)가 배치될 수 있다.
또한, 도 5를 참조할 때, 구동 드라이버(50)는 데이터 구동 드라이버(51) 및 게이트 구동 드라이버(50)를 포함할 수 있다.
데이터 구동 드라이버(51)는 박막 트랜지스터 기판(111)의 전면에 형성된 다수의 가로 라인들을 영상 프레임당 하나의 라인씩 순차적으로 제어하기 위한 제어 신호를 생성하고, 생성된 제어 신호를 해당 라인에 각각 연결된 마이크로 LED(130)에 전송할 수 있다.
게이트 구동 드라이버(52)는 박막 트랜지스터 기판(111)의 전면에 형성된 다수의 세로라인들을 영상 프레임당 하나의 라인씩 순차적으로 제어하기 위한 제어 신호를 생성하고, 생성된 제어 신호를 해당 라인에 연결된 각각 연결된 마이크로 LED(130)로 전송할 수 있다.
이에 따라, 복수의 마이크로 LED(130)는 데이터 구동 드라이버(51) 및 게이트 구동 드라이버(52)를 이용하여 제어될 수 있다.
타이밍 컨트롤러(20)는 복수의 디스플레이 모듈(110) 각각의 구동 드라이버(50)에 영상 신호를 제공할 수 있다. 즉, 타이밍 컨트롤러(20)는 복수의 구동 드라이버(50)를 제어함으로써, 복수의 디스플레이 모듈(110)을 제어할 수 있다.
구체적으로, 타이밍 컨트롤러(20)는 프로세서(80)로부터 입력 신호(IS), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클럭 신호(MCLK) 등을 입력받아, 제1 내지 제3 마이크로 LED(131, 132, 133)의 영상 데이터 신호, 주사 제어 신호, 데이터 제어 신호, 발광 제어 신호 등을 생성하여 구동 드라이버(50)에 제공할 수 있다.
그리고, 타이밍 컨트롤러(20)는 제1 내지 제3 마이크로 LED(131, 132, 133) 각각의 휘도를 제어하기 위해, 구동 전류(Id)의 듀티비가 가변되는 펄스폭 변조(PWM) 및 구동 전류(Id)의 진폭이 가변되는 진폭 변조(PAM) 중 적어도 하나를 이용할 수 있다.
예를 들어, 펄스폭 변조 신호(PWM)의 경우, 구동 전류의 듀티비(또는 구동 시간)가 길수록 마이크로 LED(130)는 높은 휘도로 발광할 수 있고, 그 듀티비(duty ratio, %)는 프로세서(80)로부터 입력되는 디밍 값에 따라 결정될 수 있다.
한편, 진폭 변조 신호(PAM)의 경우, 구동 전류의 진폭이 클수록 마이크로 LED(130)는 높은 휘도로 발광할 수 있다. 이를 통해, 영상의 다양한 색상 및 계조를 표현할 수 있다.
프로세서(80)는 디스플레이 장치(1)의 일측에 배치되어, 타이밍 컨트롤러(20)에 복수의 마이크로 LED(130)의 구동 및 제어를 위한 명령 신호를 전달할 수 있다.
여기서, 프로세서(80)는 중앙처리장치(central processing unit(CPU)), controller, 어플리케이션 프로세서(application processor(AP)), 또는 커뮤니케이션 프로세서(communication processor(CP)), ARM 프로세서 중 하나 또는 그 이상을 포함할 수 있다.
다시, 도 4를 참조할 때, 연성회로기판(Flexible Printed Circuit Board, 71)은 연성 재질의 절연체 위에 전기 전도성이 좋은 도체 회로를 형성한 것으로서, 인쇄회로기판(61)과 박막 트랜지스터 기판(111)을 연결시키고 일면에 구동 드라이버(50)가 배치될 수 있다.
구체적으로, 연성회로기판(71)은 박막 트랜지스터 기판(111)의 제1 측면(111a)에 배치되어, 연성회로기판(71)은 박막 트랜지스터 기판(111)과 인쇄회로기판(61)을 전기적, 물리적으로 연결시킬 수 있다.
이에 따라, 복수의 마이크로 LED(130)를 구동하는 구동 드라이버(50)가 박막 트랜지스터 기판(111)의 제1 측(111a)에 배치됨으로써, 복수의 디스플레이 모듈(110) 간의 간격을 최소화하거나 간격을 없도록 구현하여, 디스플레이 화면의 심리스(seamless) 및 베젤리스(bezelless)를 구현할 수 있다.
아울러, 디스플레이 화면의 심리스(seamless)를 구현하기 위해 구동 드라이버(50)가 박막 트랜지스터 기판(111)의 후면에 배치될 필요가 없으므로 간단한 구조를 구현할 수 있으며 제조 비용을 줄일 수 있다.
즉, 복수의 마이크로 LED(130)를 구동하는 구동 드라이버(50)가 박막 트랜지스터 기판(111)의 제1 측(111a)에 배치되는 구조를 통해, 복수의 디스플레이 모듈(110)을 단순히 인쇄회로기판(61)의 길이 방향을 따라 순차적으로 나열하여 디스플레이 화면을 구현할 수 있다.
아울러, 연성회로기판(71)은 복수 개로 구성될 수 있으며, 각각의 연성회로기판(71)은 하나의 박막 트랜지스터 기판(111)의 제1 측면(111a)에 배치될 수 있다.
이에 따라, 연성회로기판(71)의 수는 박막 트랜지스터 기판(111)의 수와 동일할 수 있다.
즉, 하나의 디스플레이 모듈(110)은 복수의 마이크로 LED(130)가 배치되는 하나의 박막 트랜지스터 기판(111), 박막 트랜지스터 기판(111)의 제1 측면(111a)에 배치된 하나의 연성회로기판(71), 하나의 연성회로기판(71)의 일면에 배치된 하나의 구동 드라이버(50)가 일 단위로서 구성될 수 있다.
이하에서는, 도 2, 도 6a 및 도 6b를 참조하여, 디스플레이 패널부(100)의 구체적인 배치 구조에 대해 설명한다.
도 6a는 도 2의 A-A 선을 따라 나타낸 단면도이고, 도 6b는 도 2의 B-B 선을 따라 나타낸 단면도이다.
도 2를 참조할 때, 복수의 디스플레이 모듈(110)은 인쇄회로기판(61)의 길이 방향을 따라 순차적으로 배치될 수 있다. 여기서, 복수의 디스플레이 모듈(110)은 모두 동일한 구조를 가질 수 있다.
구체적으로, 복수의 디스플레이 모듈(110)은 인쇄회로기판(61)의 일 단을 기준으로 n개의 동일한 디스플레이 모듈(110)이 연속적으로 배치될 수 있다.
예를 들어, 제1 디스플레이 모듈(110-1)의 측면에는 제1 디스플레이 모듈(110-1)과 동일한 구조를 가지는 제2 디스플레이 모듈(110-2)이 나열될 수 있다. 마찬가지로, 제2 디스플레이 모듈(110-2)의 측면에는 제2 디스플레이 모듈(110-2)과 동일한 구조를 가지는 제3 디스플레이 모듈(110-3)이 나열될 수 있다.
이러한 방식으로, 인쇄회로기판(61)의 일단과 반대되는 타단에는 제n 디스플레이 모듈(110-n)이 배치될 수 있다.
즉, 인쇄회로기판(61)의 길이 방향을 따라, 제1 내지 제n 디스플레이 모듈이 순차적으로 배치될 수 있다. 이에 따라, 디스플레이 화면을 구현하는 데에 있어, 모두 동일한 구조를 가지는 복수의 디스플레이 모듈(110)이 이용되므로, 디스플레이 장치(1)의 제조 비용을 크게 줄일 수 있다.
이때, 복수의 디스플레이 모듈(110) 각각의 제3 측면(111c)은 상호 평행하도록 배치될 수 있다. 이에 따라, 복수의 디스플레이 모듈(110) 이 평행하게 정렬되고, 복수의 디스플레이 모듈(110)이 포함하고 있는 복수의 마이크로 LED(130) 사이의 가로, 세로의 간격 및 배열이 균일하게 되어, 디스플레이 장치(1)의 균일한 휘도를 구현할 수 있다.
구체적으로, 도 6a에 도시된 바와 같이, 제1 디스플레이 모듈(110-1)의 제1 박막 트랜지스터 기판(111-1)과 제2 디스플레이 모듈(110-2)의 제2 박막 트랜지스터 기판(111-2)은 서로 평행하게 배치될 수 있다.
더욱 구체적으로, 제1 박막 트랜지스터 기판(111-1)의 제4 측면(111d-1)과 제2 박막 트랜지스터 기판(111-2)의 제3 측면(111c-2)은 제3 간격(D3)을 가지는 이격 공간(S)을 두고 서로 평행하도록 배치될 수 있다.
이에 따라, 제1 박막 트랜지스터 기판(111-1)의 최외각에 배치된 제1 최외각 마이크로 LED(130-1)는 제2 박막 트랜지스터 기판(111-2)의 최외각에 배치된 제2 최외각 마이크로 LED(130-2)와 제2 피치(P2)로 배치될 수 있다.
여기서, 제2 피치(P2)는 제1 박막 트랜지스터 기판(111-1)의 제4 측면(111d-1)과 제1 최외각 마이크로 LED(130-1) 사이의 간격인 제1 간격(D1), 제2 박막 트랜지스터 기판(111-2)의 제3 측면(111c-2)과 제2 최외각 마이크로 LED(130-2)의 간격인 제2 간격(D2), 이격 공간(S)의 제3 간격(D3)을 합과 동일하다.
아울러, 제2 피치(P2)는 하나의 박막 트랜지스터 기판(111) 상에 배치된 복수의 마이크로 LED(130) 사이의 간격인 제1 피치(P1)와 동일할 수 있다.
이에 따라, 복수의 디스플레이 모듈(110-1, 110-2)이 배치되더라도, 복수의 마이크로 LED(130) 사이의 간격을 모두 동일하므로, 디스플레이 화면의 균일한 휘도를 구현할 수 있으며, 동시에 심리스(seamless)도 구현할 수 있다.
한편, 이격 공간(S) 사이에는 차폐용 블랙 안료를 포함하는 비전도성 수지 조성물(F)이 채워질 수 있다. 이에 따라, 복수의 디스플레이 모듈(110) 사이에 이격 공간(S)이 형성된다 하더라도, 외부에서는 심(seam)을 인지할 수 없다.
또한, 복수의 디스플레이 모듈 중, 하나의 디스플레이 모듈의 제3 측면(111c)은 하나의 디스플레이 모듈과 인접한 다른 디스플레이 모듈의 제4 측면(111d)과 접촉할 수 있다.
예를 들어, 제2 디스플레이 모듈(110-2)의 제3 측면(111c-2)은 제2 디스플레이 모듈(110-2)과 인접한 제1 디스플레이 모듈(110-1)의 제4 측면(111d-1)과 접촉할 수 있다.
이에 따라, 제1 디스플레이 모듈(110-1)과 제2 디스플레이 모듈(110-2) 사이의 이격 공간(S)은 없어질 수 있으며, 복수의 디스플레이 모듈(110) 사이의 심리스(seamless)를 구현할 수 있다.
한편, 다시 도 2를 참조할 때, 추가 인쇄회로기판(62)은 인쇄회로기판(61)과 이격되어 평행하게 배치된다. 추가 인쇄회로기판(62)은 전술한 인쇄회로기판(61)과 동일한 구성이므로 중복되는 설명은 생략한다.
추가 디스플레이 모듈(120)은 동일한 구성이 추가 인쇄회로기판(62)의 길이 방향을 따라 순차적으로 배치될 수 있다. 여기서, 추가 디스플레이 모듈(120)은 전술한 디스플레이 모듈(110)과 동일한 구성이므로 중복되는 설명은 생략한다.
도 2를 참조할 때, 복수의 추가 디스플레이 모듈(120)은 추가 인쇄회로기판(61)의 길이 방향을 따라 순차적으로 배치될 수 있다. 여기서, 복수의 추가 디스플레이 모듈(120)은 모두 동일한 구조를 가질 수 있다.
구체적으로, 복수의 추가 디스플레이 모듈(120)은 추가 인쇄회로기판(62)의 일단을 기준으로 n개의 동일한 추가 디스플레이 모듈(120)이 연속적으로 배치될 수 있다.
예를 들어, 제1 추가 디스플레이 모듈(120-1)의 측면에는 제1 추가 디스플레이 모듈(120-10)과 동일한 구조를 가지는 제2 추가 디스플레이 모듈(120-2)이 나열될 수 있다. 마찬가지로, 제2 추가 디스플레이 모듈(120-2)의 측면에는 제2 추가 디스플레이 모듈(120-2)과 동일한 구조를 가지는 제3 추가 디스플레이 모듈(120-3)이 나열될 수 있다.
이러한 방식으로, 추가 인쇄회로기판(62)의 일단과 반대되는 타단에는 제n 추가 디스플레이 모듈(120-n)이 배치될 수 있다. 여기서, n은 자연수이다.
복수의 추가 디스플레이 모듈(120)은 복수의 디스플레이 모듈(110)과 서로 마주보도록 배치될 수 있다. 즉, 도 2에 도시된 바와 같이, 인쇄회로기판(61)과 추가 인쇄회로기판(62) 사이에 복수의 디스플레이 모듈(110)과 복수의 추가 디스플레이 모듈(120)이 배치되어 하나의 디스플레이 화면을 구현할 수 있다.
이에 따라, 동일하게 제조된 복수의 디스플레이 모듈(110), 복수의 추가 디스플레이 모듈(120)을 배치함으로써, 하나의 디스플레이 화면을 구현할 수 있다.
또한, 동일하게 제조된 복수의 디스플레이 모듈(110), 복수의 추가 디스플레이 모듈(120)을 단순히 배치 방향, 배치 열만을 바꿔 배치시킴으로써, 디스플레이 화면을 구현할 수 있으므로, 디스플레이 패널부(100)의 제조 공정이 단순해질 수 있다.
아울러, 복수의 디스플레이 모듈(110) 각각과 복수의 추가 디스플레이 모듈(120) 각각은 서로 마주보도록 배치될 수 있다.
예를 들어, 도 6b에 도시된 바와 같이, 제1 디스플레이 모듈(110-1)의 제1 박막 트랜지스터 기판(111-1)과 제1 추가 디스플레이 모듈(120-1)의 제1 추가 박막 트랜지스터 기판(121-1)은 서로 마주보도록 배치될 수 있다.
더욱 구체적으로, 제1 박막 트랜지스터 기판(111-1)의 제2 측면(111b-1)과 제1 추가 박막 트랜지스터 기판(121-1)의 제2 측면(121b-1)은 서로 마주보도록 일렬로 나란하게 배치될 수 있다.
여기서, 제1 측면(111a-1, 121a-1)은 인쇄회로기판(61) 및 추가 인쇄회로기판(62)이 인접하게 배치된 측면을 의미하고, 제2 측면(111b-1, 121b-1)은 인쇄회로기판(61) 및 추가 인쇄회로기판(62)이 배치되지 않은 측면을 의미할 수 있다.
즉, 복수의 디스플레이 모듈(110)의 제2 측면(111b)은 복수의 추가 디스플레이 모듈(120)의 제2 측면(121b)과 대응되도록 배치될 수 있다.
이에 따라, 복수의 디스플레이 모듈(110)과 복수의 추가 디스플레이 모듈(120)이 하나의 디스플레이 화면을 구현할 수 있다.
또한, 제1 박막 트랜지스터 기판(111-1)의 제2 측면(111b-1)과 제1 추가 박막 트랜지스터 기판(121-1)의 제2 측면(121b-1)은 이격 공간(S`)을 두고 서로 평행하게 배치될 수 있다.
이에 따라, 제1 박막 트랜지스터 기판(111-1)의 최외각에 배치된 제3 최외각 마이크로 LED(130-3)는 제1 추가 박막 트랜지스터 기판(121-1)의 최외각에 배치된 제4 최외각 마이크로 LED(130-4)와 제3 피치(P3)로 배치될 수 있다.
여기서, 제3 피치(P3)는 제1 박막 트랜지스터 기판(111-1)의 제2 측면(111b-1)과 제3 최외각 마이크로 LED(130-3) 사이의 간격인 제4 간격(D4), 제1 추가 박막 트랜지스터 기판(121-1)의 제2 측면(121b-1)과 제4 최외각 마이크로 LED(130-4)의 간격인 제5 간격(D5), 이격 공간(S`)의 제6 간격(D6)을 합과 동일하다.
아울러, 제3 피치(P3)는 하나의 박막 트랜지스터 기판(111) 상에 배치된 복수의 마이크로 LED(130) 사이의 간격인 제1 피치(P1)와 동일할 수 있다.
이에 따라, 복수의 디스플레이 모듈(110) 및 복수의 추가 디스플레이 모듈(120)이 같이 배치되더라도, 복수의 마이크로 LED(130) 사이의 간격은 모두 동일하므로, 디스플레이 화면의 균일한 휘도를 구현할 수 있으며, 동시에 심리스(seamless)도 구현할 수 있다.
한편, 이격 공간(S`) 사이에는 차폐용 블랙 안료를 포함하는 비전도성 수지 조정물(F)이 채워질 수 있다. 이에 따라, 복수의 디스플레이 모듈(110)과 복수의 추가 디스플레이 모듈(120) 사이에 이격 공간(S`)이 형성된다 하더라도, 외부에서는 심(seam)을 시인할 수 없을 수 있다.
또한, 복수의 디스플레이 모듈(110) 각각과 복수의 추가 디스플레이 모듈(120) 각각은 서로 접촉하도록 배치될 수 있다. 즉, 복수의 디스플레이 모듈(110) 각각과 복수의 추가 디스플레이 모듈(120) 각각은 이격 공간(S`)을 형성하지 않도록 배치될 수 있다.
이에 따라, 복수의 디스플레이 모듈(110)과 복수의 추가 디스플레이 모듈(120)은 단일의 디스플레이 화면을 구현함과 동시에 심리스(seamless)를 구현할 수 있다.
아울러, 복수의 디스플레이 모듈(110) 각각과 복수의 추가 디스플레이 모듈(120) 각각은 일렬로 배치될 수 있다.
예를 들어, 도 2에 도시된 바와 같이, 제1 디스플레이 모듈(110-1)은 제1 추가 디스플레이 모듈(120-1)과 일렬로 배치될 수 있으며, 제2 디스플레이 모듈(110-2)은 제2 추가 디스플레이 모듈(120-2)과 일렬로 배치될 수 있다.
마찬가지로, 제n 디스플레이 모듈(110-n)은 제n 추가 디스플레이 모듈(120-n)과 일렬로 배치될 수 있다. 여기서, n은 자연수이며, 이에 따라 복수의 디스플레이 모듈(110)과 복수의 추가 디스플레이 모듈(120)의 개수는 동일할 수 있다.
복수의 디스플레이 모듈(110) 각각과 복수의 추가 디스플레이 모듈(120) 각각은 일렬로 배치됨에 따라, 디스플레이 장치(1)는 직사각형 형상의 디스플레이 화면을 구현할 수 있다.
또한, 인접한 디스플레이 모듈 간의 물리적, 신호적 차이를 최소화하여, 디스플레이 모듈 간의 line mura를 최소화할 수 있다.
이하에서는, 도 7a 및 도 7b를 참조하여, 본 개시의 일 실시예에 따른 디스플레이 패널부(100)의 동작에 대해 설명한다.
도 7a 및 도 7b는 복수의 디스플레이 모듈(110)의 동작을 나타낸 일부의 디스플레이 모듈(110-1, 110-2, 120-1, 120-2)을 나타낸 확대도이다.
도 7a에 도시된 바와 같이, 복수의 디스플레이 모듈(110)과 복수의 추가 디스플레이 모듈(120)은 서로 마주보고 인접하게 배치되며, 복수의 디스플레이 모듈(110)과 복수의 추가 디스플레이 모듈(120)의 상단 및 하단(즉, 제1 측면)에 각각 인쇄회로기판(61) 및 추가 인쇄회로기판(62)이 배치될 수 있다.
이후, 프로세서(80)는 단일의 디스플레이 화면 신호를 인쇄회로기판(61) 및 추가 인쇄회로기판(62)에 동시에 전달할 수 있으며, 인쇄회로기판(61)은 복수의 디스플레이 모듈(110)로 신호를 전달하고, 추가 인쇄회로기판(62)은 복수의 추가 디스플레이 모듈(120)로 신호를 전달할 수 있다.
즉, 하나의 프로세서(80)는 하나의 타이밍 컨트롤러(20)로 신호를 전송하고, 타이밍 컨트롤러(20)는 인쇄회로기판(61) 및 추가 인쇄회로기판(62)으로 신호를 균등하게 전달하여, 단일의 디스플레이 화면을 구현할 수 있다.
예를 들어, 인쇄회로기판(61)으로 전달된 신호는 연성회로기판(71) 상의 제1 구동 드라이버(50-1), 제2 구동 드라이버(50-2)로 동시에 신호를 전달하고, 추가 인쇄회로기판(62)으로 전달된 신호는 추가 연성회로기판(72)을 상의 제1 추가 구동 드라이버(51-1), 제2 추가 구동 드라이버(51-2)로 동시에 신호를 전달 할 수 있다.
여기서, 추가 구동 드라이버(51-1, 51-2)는 전술한 구동 드라이버(50, 50-1, 50-2)와 동일한 구성이므로 중복되는 설명은 생략한다.
이후, 제1 구동 드라이버(50-1)는 제1 디스플레이 모듈(110-1)을 작동시키고, 제2 구동 드라이버(50-2)는 제2 디스플레이 모듈(110-2)을 작동시키며, 제1 추가 구동 드라이버(51-1)는 제1 추가 디스플레이 모듈(120-1)을 작동시키고, 제2 추가 구동 드라이버(51-2)는 제2 추가 디스플레이 모듈(120-2)을 작동시킨다.
이때, 각각의 구동 드라이버에 가깝게 위치할수록 신호의 전달이 빠를 수 있으므로, 복수의 디스플레이 모듈(110)과 복수의 추가 디스플레이 모듈(120)의 인접면(즉, 제2 측면)에는 신호의 전달이 미세하게 느릴 수 있다.
다만, 이러한 경우에도, 복수의 디스플레이 모듈(110)과 복수의 추가 디스플레이 모듈(120)은 서로 대칭되도록 배치되므로, 신호의 전달 또한 대칭되도록 전달될 수 있다.
이에 따라, 대칭되는 신호 전달로 인해, 복수의 디스플레이 모듈(110)과 복수의 추가 디스플레이 모듈(120)의 인접면(즉, 제2 측면) 부근의 신호 전달의 차이는 나타나지 않을 수 있다.
즉, 복수의 디스플레이 모듈(110)과 복수의 추가 디스플레이 모듈(120)의 배치 구조를 통해, 신호 전달의 효율을 향상시킬 수 있다.
예를 들어, 도 7b에 도시된 바와 같이, 디스플레이 화면 전달 신호가 휘도를 나타내는 신호일 경우, 인쇄회로기판(61) 및 추가 인쇄회로기판(62)에 인접하게 배치된 복수의 디스플레이 모듈(110)과 복수의 추가 디스플레이 모듈(120)은 백색으로 나타날 수 있다.
아울러, 인쇄회로기판(61) 및 추가 인쇄회로기판(62)에 멀리 떨어질수록 신호의 전달이 느리므로, 복수의 디스플레이 모듈(110)과 복수의 추가 디스플레이 모듈(120)은 흑색으로 나타날 수 있다.
다만, 이러한 경우에도, 복수의 디스플레이 모듈(110)과 복수의 추가 디스플레이 모듈(120)은 대칭되도록 배치됨으로써, 사용자는 복수의 디스플레이 모듈(110)과 복수의 추가 디스플레이 모듈(120) 사이의 휘도의 차이를 인지할 수 없다.
또한, 복수의 디스플레이 모듈(110)과 복수의 추가 디스플레이 모듈(120)은 동일한 수준의 휘도를 구현하므로, 사용자는 복수의 디스플레이 모듈(110)과 복수의 추가 디스플레이 모듈(120) 사이의 심(seam)을 시인할 수 없어, 신호 제어를 통해 심리스(seamless)를 구현할 수 있다.
즉, 복수의 디스플레이 모듈(110)과 복수의 추가 디스플레이 모듈(120)의 배치 구조를 통해 하나의 디스플레이 화면을 구현하는 경우, 제조 과정이 단순해짐과 동시에 심리스(seamless)를 구현하고, 신호 전달의 효율성을 높힐 수 있다.
이하에서는, 도 8을 참조하여, 타이밍 컨트롤러(20)의 구체적인 구조에 대해 설명한다.
도 8은 디스플레이 모듈(110, 120)과 타이밍 컨트롤러(20)의 연결을 나타낸 정면도이다.
타이밍 컨트롤러(20)는 구동 드라이버(50) 및 추가 구동 드라이버(51)와 전기적 경로(90, 91)를 통해 연결될 수 있다.
여기서, 전기적 경로(90, 91)는 타이밍 컨트롤러(20)와 구동 드라이버(50) 및 추가 구동 드라이버(51)와의 최단 경로를 의미할 수 있다. 아울러, 타이밍 컨트롤러(20)는 구동 드라이버(50) 및 추가 구동 드라이버(51)와 직접 연결되는 것에 제한되지 않고, 인쇄회로기판(60) 및 추가 인쇄회로기판(61)을 통해 연결될 수 있다.
이에 따라, 하나의 타이밍 컨트롤러(20)에서 송출되는 신호는 복수의 전기적 경로(90, 91)를 통해 구동 드라이버(50) 및 추가 구동 드라이버(51)로 전달되며, 복수의 디스플레이 모듈(110) 및 복수의 추가 디스플레이 모듈(120)을 제어하고 작동시킬 수 있다.
전기적 경로(90, 91)의 수는 구동 드라이버(50) 및 추가 구동 드라이버(51)의 수와 동일하다.
타이밍 컨트롤러(20)는 복수의 디스플레이 모듈(110) 및 복수의 추가 디스플레이 모듈(120)의 후방의 중심에 배치될 수 있다.
아울러, 타이밍 컨트롤러(20)는 타이밍 컨트롤러(20)와 복수의 디스플레이 모듈(110) 각각의 구동 드라이버(50)의 거리의 합이 최소가 되도록 배치될 수 있다. 또한, 타이밍 컨트롤러(20)는 타이밍 컨트롤러(20)와 복수의 추가 디스플레이 모듈(120) 각각의 추가 구동 드라이버(51)의 거리의 합이 최소가 되도록 배치될 수 있다.
아울러, 타이밍 컨트롤러(20)는 타이밍 컨트롤러(20)를 중심으로 복수의 디스플레이 모듈(110) 각각의 구동 드라이버(50)가 대칭되도록 배치될 수 있다.
마찬가지로, 타이밍 컨트롤러(20)는 타이밍 컨트롤러(20)를 중심으로, 복수의 디스플레이 모듈(110) 각각의 구동 드라이버(50) 및 복수의 추가 디스플레이 모듈(120) 각각의 추가 구동 드라이버(51)가 대칭되도록 배치될 수 있다.
이에 따라, 전기적 경로(90, 91)의 길이가 신호의 저항과 비례한다는 것을 고려할 때, 동일한 길이의 전기적 경로(90, 91)를 통해, 타이밍 컨트롤러(20)는 모든 구동 드라이버(50) 및 모든 추가 구동 드라이버(51)에 신호의 손실이 없는 동일한 신호를 전달할 수 있다.
따라서, 복수의 타이밍 컨트롤러를 구비할 필요 없이, 하나의 타이밍 컨트롤러(20)를 배치함으로써, 하나의 디스플레이 화면을 제어할 수 있다.
즉, 복수의 디스플레이 모듈(110)을 제어하는 구동 드라이버(50)와 복수의 추가 디스플레이 모듈(120)을 제어하는 추가 구동 드라이버(51)가 대칭으로 배치되므로, 하나의 타이밍 컨트롤러(20)만을 배치하여 디스플레이 장치(1)에 배치되는 구동 드라이버(50) 및 추가 구동 드라이버(51) 전부를 제어할 수 있다.
따라서, 타이밍 컨트롤러(20)의 사용률을 최대화할 수 있으며, 하나의 타이밍 컨트롤러(20)를 사용하므로, 제조 비용 및 제조 공정이 단순해질 수 있다.
이하에서는, 도 3 및 도 9를 참조하여, 다양한 크기의 디스플레이 패널부(100)에 대해 설명한다.
도 9는 도 2의 다양한 디스플레이 영역을 나타낸 정면도이다.
복수의 마이크로 LED(130)는 제1 측면(111a)의 길이 방향을 따라 배열된 개수와 제3 측면(111c)의 길이 방향을 따라 배열된 개수의 비가 1:9일 수 있다.
이에 따라, 복수의 디스플레이 모듈(110)의 가로 길이(W1, W2, W3)와 복수의 디스플레이 모듈(110) 및 복수의 추가 디스플레이 모듈(120)의 세로 길이(H1)의 비가 1:1, 16:9, 21:9 중 적어도 하나가 되도록 배치될 수 있다.
예를 들어, 복수의 마이크로 LED(130)는 제1 측면(111a)의 길이 방향을 따라 배열된 개수와 제3 측면(111c)의 길이 방향을 따라 배열된 개수의 비가 1:9인 경우, 인쇄회로기판(61)의 길이 방향을 따라 18 열의 디스플레이 모듈(110) 및 추가 디스플레이 모듈(120)을 나열할 경우, 1:1의 정방향의 디스플레이 화면(A1)을 구현할 수 있다.
마찬가지로, 복수의 마이크로 LED(130)는 제1 측면(111a)의 길이 방향을 따라 배열된 개수와 제3 측면(111c)의 길이 방향을 따라 배열된 개수의 비가 1:9인 경우, 인쇄회로기판(61)의 길이 방향을 따라 32 열의 디스플레이 모듈(110) 및 추가 디스플레이 모듈(120)을 나열할 경우, 16:9의 4k 또는 8k 디스플레이 화면(A2)을 구현할 수 있다.
또한, 복수의 마이크로 LED(130)는 제1 측면(111a)의 길이 방향을 따라 배열된 개수와 제3 측면(111c)의 길이 방향을 따라 배열된 개수의 비가 1:9인 경우, 인쇄회로기판(61)의 길이 방향을 따라 42 열의 디스플레이 모듈(110) 및 추가 디스플레이 모듈(120)을 나열할 경우, 21:9의 시네마 디스플레이 화면(A3)을 구현할 수 있다.
즉, 복수의 마이크로 LED(130)의 가로 및 세로의 비가 1:9가 되도록 배치하는 경우, 동일한 구조의 디스플레이 모듈(110)을 생산하여, 배치의 개수만을 달리함으로써, 다양한 사이즈의 디스플레이 화면을 구현할 수 있다.
따라서, 다양한 크기의 디스플레이 패널부(100)의 제조 비용 및 제조 공정을 크게 줄일 수 있다.
이하에서는, 도 10을 참조하여, 본 개시의 다른 실시 예에 따른 디스플레이 패널부(100`)의 구조에 대해 설명한다.
도 10은 본 개시의 다른 실시예에 따른 디스플레이 패널부(100`)를 나타낸 정면도이다.
여기서, 동일한 구성에 대해서는 동일한 부재번호를 사용하였으며, 타이밍 컨트롤러(20), 인쇄회로기판(61), 연성회로기판(70) 및 복수의 디스플레이 모듈(110)은 동일한 구성이므로 중복되는 설명은 생략한다.
전술한 바와 달리, 디스플레이 패널부(100`)는 인쇄회로기판(61)과 인쇄회로기판(61)의 길이 방향을 따라 순차적으로 배치된 복수의 디스플레이 모듈(110)을 하나의 단위로 구성될 수 있다.
즉, 추가 인쇄회로기판(62) 및 복수의 추가 디스플레이 모듈(120)이 배치되지 않고도, 디스플레이 패널부(100`)를 구현할 수 있다.
이에 따라, 최소 단위의 디스플레이 패널부(100`)로서 제2 높이(H2)를 가지는 디스플레이 패널부(100`)를 구현할 수 있다. 따라서, 본 개시에 따른 구조는 다양한 크기의 형상의 디스플레이 패널부(100`)를 형성할 수 있다.
이상에서는 본 개시의 다양한 실시예를 각각 개별적으로 설명하였으나, 각 실시예들은 반드시 단독으로 구현되어야만 하는 것은 아니며, 각 실시예들의 구성 및 동작은 적어도 하나의 다른 실시예들과 조합되어 구현될 수도 있다.
또한, 이상에서는 본 개시의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시예에 한정되지 아니하며, 청구범위상에서 청구하는 본 개시의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.
1: 디스플레이 장치 10: 보호 플레이트
20: 타이밍 컨트롤러 30: 배열 플레이트
40: 하우징 50: 구동 드라이버
60: 인쇄회로기판 70: 연성회로기판
80: 프로세서 90: 전기적 경로
100: 디스플레이 패널부 110: 디스플레이 모듈
111: 박막 트랜지스터 기판 120: 추가 디스플레이 모듈
121: 추가 박막 트랜지스터 기판
130: 마이크로 LED

Claims (18)

  1. 인쇄회로기판; 및
    상기 인쇄회로기판의 길이 방향을 따라 연속적으로 배치된 복수의 디스플레이 모듈;을 포함하고,
    상기 복수의 디스플레이 모듈 각각은,
    박막 트랜지스터 기판;
    상기 박막 트랜지스터 기판의 일면에 배열된 복수의 마이크로 LED; 및
    상기 인쇄회로기판과 상기 박막 트랜지스터 기판을 연결시키고, 일면에 상기 복수의 마이크로 LED를 제어하는 구동 드라이버가 배치된 연성회로기판(FPCB);을 포함하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 박막 트랜지스터 기판은, 제1 내지 제4 측면을 갖는 직사각형이며,
    상기 제1 측면은 상기 연성회로기판과 인접하게 배치되며, 상기 제3 및 제4 측면은 제1 측면보다 긴 디스플레이 장치.
  3. 제2항에 있어서,
    상기 복수의 디스플레이 모듈 각각의 상기 제3 측면은 상호 평행하도록 배치된 디스플레이 장치.
  4. 제3항에 있어서,
    복수의 디스플레이 모듈 중, 하나의 디스플레이 모듈의 제3 측면은 상기 하나의 디스플레이 모듈과 인접한 다른 디스플레이 모듈의 제4 측면과 접촉하는 디스플레이 패널.
  5. 제1항에 있어서,
    상기 복수의 디스플레이 모듈 각각의 구동 드라이버에 영상 신호를 제공하는 타이밍 컨트롤러를 더 포함하는 디스플레이 장치.
  6. 제5항에 있어서,
    상기 타이밍 컨트롤러는 상기 복수의 디스플레이 모듈의 후방에 배치된 디스플레이 장치.
  7. 제6항에 있어서,
    상기 타이밍 컨트롤러는 상기 복수의 디스플레이 모듈의 중심에 배치된 디스플레이 장치.
  8. 제7항에 있어서,
    상기 타이밍 컨트롤러는 상기 타이밍 컨트롤러와 상기 복수의 디스플레이 모듈 각각의 상기 구동 드라이버의 거리의 합이 최소가 되도록 배치된 디스플레이 장치.
  9. 제8항에 있어서,
    상기 타이밍 컨트롤러는 상기 타이밍 컨트롤러를 중심으로 상기 복수의 디스플레이 모듈 각각의 상기 구동 드라이버가 대칭되도록 배치된 디스플레이 장치.
  10. 제2항에 있어서,
    상기 복수의 마이크로 LED는,
    상기 제1 측면의 길이 방향을 따라 배열된 개수와 상기 제3 측면의 길이 방향을 따라 배열된 개수의 비가 1:9인 디스플레이 장치.
  11. 제1항에 있어서,
    상기 인쇄회로기판과 이격되어 평행하게 배치된 추가 인쇄회로기판; 및
    상기 추가 인쇄회로기판의 길이 방향을 따라 연속적으로 배치된 복수의 추가 디스플레이 모듈;을 더 포함하는 디스플레이 장치.
  12. 제11항에 있어서,
    상기 복수의 디스플레이 모듈과 상기 복수의 추가 디스플레이 모듈은 서로 마주보도록 배치된 디스플레이 장치.
  13. 제12항에 있어서,
    상기 복수의 디스플레이 모듈 각각과 상기 복수의 추가 디스플레이 모듈 각각은 서로 마주보도록 배치된 디스플레이 장치.
  14. 제13항에 있어서,
    상기 복수의 디스플레이 모듈 각각과 상기 복수의 추가 디스플레이 모듈 각각은 서로 접촉하도록 배치된 디스플레이 장치.
  15. 제13항에 있어서,
    상기 복수의 디스플레이 모듈 각각과 상기 복수의 추가 디스플레이 모듈 각각은 일렬로 배치된 디스플레이 장치.
  16. 제12항에 있어서,
    상기 복수의 디스플레이 모듈의 가로 길이와 상기 복수의 디스플레이 모듈 및 상기 복수의 추가 디스플레이 모듈의 세로 길이의 비가 1:1, 16:9, 21:9 중 적어도 하나가 되도록 배치된 디스플레이 장치.
  17. 제1항에 있어서,
    상기 복수의 마이크로 LED는,
    적색광을 방출하는 제1 마이크로 LED;
    녹색광을 방출하는 제2 마이크로 LED; 및
    청색광을 방출하는 제3 마이크로 LED;를 포함하고,
    상기 제1 내지 제3 마이크로 LED는 하나의 픽셀을 구성하는 디스플레이 장치.
  18. 제11항에 있어서,
    상기 복수의 디스플레이 모듈 및 상기 복수의 추가 디스플레이 모듈이 동일 평면상에 평행하게 배치되도록 지지하는 배열 플레이트; 및
    상기 복수의 디스플레이 모듈, 상기 복수의 추가 디스플레이 모듈 및 상기 배열 플레이트를 고정하는 하우징;을 더 포함하는 디스플레이 장치.
KR1020180156304A 2018-12-06 2018-12-06 디스플레이 장치 Ceased KR20200069125A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180156304A KR20200069125A (ko) 2018-12-06 2018-12-06 디스플레이 장치
CN201980071674.1A CN112956022B (zh) 2018-12-06 2019-11-29 显示装置
EP19893409.3A EP3837717A4 (en) 2018-12-06 2019-11-29 DISPLAY DEVICE
PCT/KR2019/016649 WO2020116861A1 (en) 2018-12-06 2019-11-29 Display apparatus
US16/706,093 US10957245B2 (en) 2018-12-06 2019-12-06 Display apparatus having opposing display modules of micro LEDs
KR1020240166021A KR20240167423A (ko) 2018-12-06 2024-11-20 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180156304A KR20200069125A (ko) 2018-12-06 2018-12-06 디스플레이 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240166021A Division KR20240167423A (ko) 2018-12-06 2024-11-20 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20200069125A true KR20200069125A (ko) 2020-06-16

Family

ID=70970736

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180156304A Ceased KR20200069125A (ko) 2018-12-06 2018-12-06 디스플레이 장치
KR1020240166021A Pending KR20240167423A (ko) 2018-12-06 2024-11-20 디스플레이 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240166021A Pending KR20240167423A (ko) 2018-12-06 2024-11-20 디스플레이 장치

Country Status (5)

Country Link
US (1) US10957245B2 (ko)
EP (1) EP3837717A4 (ko)
KR (2) KR20200069125A (ko)
CN (1) CN112956022B (ko)
WO (1) WO2020116861A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115101531A (zh) * 2021-03-05 2022-09-23 京东方科技集团股份有限公司 显示模组以及拼接显示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003149665A (ja) * 2001-11-08 2003-05-21 Hitachi Ltd 液晶表示装置
KR20020042589A (ko) 2002-05-13 2002-06-05 강현인 벌집 구조의 도광판을 이용하여 이음매간 틈이 없는멀티비젼 구조를 만들어 이룩한 벽걸이형 박판 디스플레이
JP3690378B2 (ja) * 2002-07-26 2005-08-31 株式会社 日立ディスプレイズ 表示装置
US20070001927A1 (en) 2005-07-01 2007-01-04 Eastman Kodak Company Tiled display for electronic signage
KR20070095029A (ko) * 2006-03-20 2007-09-28 삼성전자주식회사 표시 장치 및 그의 제조 방법
CN201017568Y (zh) * 2007-06-22 2008-02-06 汪浩然 超薄柔性led显示屏系统
KR100951274B1 (ko) * 2007-07-19 2010-05-06 삼성엘이디 주식회사 백라이트 유닛
US7905618B2 (en) 2007-07-19 2011-03-15 Samsung Led Co., Ltd. Backlight unit
JP5254469B2 (ja) 2009-12-03 2013-08-07 シャープ株式会社 画像表示装置、パネルおよびパネルの製造方法
WO2011071201A1 (ko) 2009-12-11 2011-06-16 (주)토비스 복수개의 엘시디 패널 연결에 의한 디스플레이 장치
KR101350411B1 (ko) * 2010-11-20 2014-01-16 엘지디스플레이 주식회사 멀티비젼용 어레이 기판 및 이를 구비한 액정표시장치
WO2013094975A1 (en) * 2011-12-23 2013-06-27 Samsung Electronics Co., Ltd. Display module and display apparatus having the same
KR102060788B1 (ko) * 2012-12-31 2019-12-31 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102129336B1 (ko) 2013-10-24 2020-07-03 삼성디스플레이 주식회사 표시 장치 및 멀티 패널 표시 장치
KR102248841B1 (ko) 2014-05-21 2021-05-06 삼성전자주식회사 디스플레이 장치, 전자 장치 및 전자 장치의 동작 방법
WO2017146477A1 (ko) 2016-02-26 2017-08-31 서울반도체주식회사 디스플레이 장치 및 그의 제조 방법
KR102605174B1 (ko) 2016-12-19 2023-11-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR102846822B1 (ko) * 2016-12-27 2025-08-13 엘지디스플레이 주식회사 디스플레이용 회로 기판 모듈, 이를 포함하는 디스플레이 장치, 및 디스플레이용 회로 기판 모듈의 제조 방법
KR102721847B1 (ko) 2016-12-28 2024-10-25 엘지디스플레이 주식회사 멀티 디스플레이 시스템과 그 구동방법
KR102565752B1 (ko) * 2016-12-28 2023-08-11 엘지디스플레이 주식회사 전계 발광 표시장치와 그 구동 장치
KR102687577B1 (ko) * 2016-12-30 2024-07-22 엘지디스플레이 주식회사 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102582059B1 (ko) * 2016-12-30 2023-09-21 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치

Also Published As

Publication number Publication date
EP3837717A1 (en) 2021-06-23
US10957245B2 (en) 2021-03-23
KR20240167423A (ko) 2024-11-26
CN112956022A (zh) 2021-06-11
WO2020116861A1 (en) 2020-06-11
US20200184880A1 (en) 2020-06-11
EP3837717A4 (en) 2021-10-20
CN112956022B (zh) 2025-02-25

Similar Documents

Publication Publication Date Title
KR102558857B1 (ko) 디스플레이 모듈 및 이를 이용한 대형 디스플레이 장치
KR102692864B1 (ko) 발광 다이오드들을 갖는 백라이트 및 드라이버 집적 회로들이 활성 영역에 있는 전자 디바이스 디스플레이
US20220415873A1 (en) Display module and display apparatus having the same
TWI642979B (zh) 背光裝置
CN101122716A (zh) 背光组件和具有该背光组件的显示设备
CN107393415B (zh) 一种显示面板和显示装置
CN109389910B (zh) 微型发光二极管显示面板
JP5244181B2 (ja) 照明装置、表示装置、及びテレビ受信装置
KR20220072535A (ko) 디스플레이 모듈
US10771157B2 (en) Mobile terminal and method for receiving and sending a LIFI signal thereof
US20200219862A1 (en) Display apparatus and method of manufacturing display apparatus thereof
US11075329B2 (en) Display panel with light emitting diode (LED) power transfer structure and display apparatus including the same
KR20240167423A (ko) 디스플레이 장치
KR20220072555A (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
KR102899916B1 (ko) 디스플레이 모듈 및 디스플레이 장치
CN111103726A (zh) 背光源、显示装置和背光源控制方法
JP5307766B2 (ja) 電界放出装置
KR20210043997A (ko) 디스플레이 장치
JP2023162080A (ja) ディスプレイモジュールおよびディスプレイモジュールを含むディスプレイ装置
US12506131B2 (en) Display module and display apparatus including the same
EP3574374B1 (en) Display panel, display control method, and display apparatus
KR20220115297A (ko) 디스플레이 장치 및 그 제어방법
KR20060095001A (ko) 백 라이트의 구동장치와 이를 이용한 액정 표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PX0901 Re-examination

St.27 status event code: A-2-3-E10-E12-rex-PX0901

PX0601 Decision of rejection after re-examination

St.27 status event code: N-2-6-B10-B17-rex-PX0601

X601 Decision of rejection after re-examination
A107 Divisional application of patent
PA0107 Divisional application

St.27 status event code: A-0-1-A10-A18-div-PA0107

St.27 status event code: A-0-1-A10-A16-div-PA0107

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000