KR20200069497A - 웨이퍼 레벨 패키지 및 이의 제조 방법 - Google Patents

웨이퍼 레벨 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200069497A
KR20200069497A KR1020180156604A KR20180156604A KR20200069497A KR 20200069497 A KR20200069497 A KR 20200069497A KR 1020180156604 A KR1020180156604 A KR 1020180156604A KR 20180156604 A KR20180156604 A KR 20180156604A KR 20200069497 A KR20200069497 A KR 20200069497A
Authority
KR
South Korea
Prior art keywords
wafer
wafers
translucent member
metal
level package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180156604A
Other languages
English (en)
Other versions
KR102536832B1 (ko
Inventor
김태기
엄준필
엄성수
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020180156604A priority Critical patent/KR102536832B1/ko
Publication of KR20200069497A publication Critical patent/KR20200069497A/ko
Application granted granted Critical
Publication of KR102536832B1 publication Critical patent/KR102536832B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L23/13
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H01L23/481
    • H01L23/528
    • H01L24/26
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/20Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/43Layouts of interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Micromachines (AREA)

Abstract

실시 예의 웨이퍼 레벨 패키지는 수평 방향으로 서로 인접하는 제1 부분과 제2 부분을 갖고, 수직 방향으로 서로 반대측에 있는 제1 및 제2 면을 갖는 투광성 부재와, 투광성 부재의 제1 부분의 제1 면과 본딩된 제1 금속부를 갖는 제1 웨이퍼 및 투광성 부재의 제2 부분의 제2 면과 본딩된 제2 금속부를 갖는 제2 웨이퍼를 포함하고, 제1 부분의 제1 면과 제2 부분의 제2 면은 상기 수직 방향으로 서로 중첩되지 않는다.

Description

웨이퍼 레벨 패키지 및 이의 제조 방법{Wafer level package and method for manufacturing the package}
실시 예는 웨이퍼 레벨 패키지 및 이의 제조 방법에 관한 것이다.
일반적으로 웨이퍼 레벨 패키지(WLP:Wafer Level Package)란, 웨이퍼를 가공한 후 칩을 하나씩 잘라 내서 패키징하는 방식과 달리, 웨이퍼 상태에서 한번에 패키지 공정 및 테스트를 진행하고 이후 칩을 절단하여 간단히 완제품을 만들어 내는 기술이다. 이 기술을 적용하면 하나씩 잘라내는 방식 대비 패키지 생산 원가의 약 20% 절감이 가능하다.
투광성이 낮은 복수의 웨이퍼가 서로 결합된 웨이퍼 레벨 패키지의 제조 비용을 절감시키기 위한 많은 연구가 진행되고 있다.
실시 예는 저렴하고 간단히 제조될 수 있는 웨이퍼 레벨 패키지 및 이의 제조 방법을 제공한다.
일 실시 예에 의한 웨이퍼 레벨 패키지는 수평 방향으로 서로 인접하는 제1 부분과 제2 부분을 갖고, 수직 방향으로 서로 반대측에 있는 제1 및 제2 면을 갖는 투광성 부재; 상기 투광성 부재의 상기 제1 부분의 상기 제1 면과 본딩된 제1 금속부를 갖는 제1 웨이퍼; 및 상기 투광성 부재의 상기 제2 부분의 상기 제2 면과 본딩된 제2 금속부를 갖는 제2 웨이퍼를 포함하고, 상기 제1 부분의 상기 제1 면과 상기 제2 부분의 상기 제2 면은 상기 수직 방향으로 서로 중첩되지 않을 수 있다.
예를 들어, 상기 제1 및 제2 웨이퍼 각각의 상기 수직 방향으로의 두께는 일정할 수 있다.
예를 들어, 상기 제1 웨이퍼에서 상기 제1 금속부가 형성되며 상기 제2 웨이퍼와 대면하는 제3 면은 플랫하고, 상기 제2 웨이퍼에서 상기 제2 금속부가 형성되며 상기 제1 웨이퍼와 대면하는 제4 면은 플랫할 수 있다.
예를 들어, 상기 제1 금속부는 상기 제1 웨이퍼의 상기 제3 면의 외곽에 배치되고, 상기 제2 금속부는 상기 제2 웨이퍼의 상기 제4 면의 외곽에 배치될 수 있다.
예를 들어, 상기 제1 웨이퍼의 상기 제3 면과, 상기 제2 웨이퍼의 상기 제4 면과, 상기 투광성 부재는 공동을 형성하도록 배치될 수 있다.
예를 들어, 상기 공동은 진공 상태일 수 있다.
예를 들어, 상기 제1 및 제2 웨이퍼 각각은 실리콘 웨이퍼일 수 있다.
다른 실시 예에 의한 웨이퍼 레벨 패키지는 수직 방향으로 서로 반대측에 있는 제1 및 제2 면을 갖고, 수평 방향으로 서로 이격된 복수의 관통홀을 갖고, 상기 복수의 관통홀 주변에서 상기 수평 방향으로 서로 인접하는 제1 부분과 제2 부분을 갖는 투광성 부재; 각각이, 상기 투광성 부재의 상기 제1 부분의 상기 제1 면과 본딩된 제1 금속부를 갖는 복수의 제1 웨이퍼; 및 각각이, 상기 투광성 부재의 상기 제2 부분의 상기 제2 면과 본딩된 제2 금속부를 갖는 복수의 제2 웨이퍼를 포함하고, 상기 복수의 제1 및 제2 웨이퍼 각각의 평면 크기는 상기 복수의 관통홀 각각의 평면 크기보다 클 수 있다.
예를 들어, 상기 투광성 부재의 상기 제1 부분은 상기 복수의 관통홀 각각과 상기 수평 방향으로 접하고, 상기 투광성 부재의 상기 제2 부분은 상기 제1 부분과 상기 수평 방향으로 접할 수 있다.
또 다른 실시 예에 의하면, 제1 및 제2 웨이퍼를 포함하는 웨이퍼 레벨 패키지의 제조 방법은, 수평 방향으로 서로 인접하는 제1 부분과 제2 부분을 갖고, 수직 방향으로 서로 반대측에 있는 제1 및 제2 면을 갖는 투광성 부재를 준비하는 단계; 상기 투광성 부재의 상기 제1 부분과 상기 제1 웨이퍼에 포함된 제1 금속부를 상기 수직 방향으로 중첩시키는 단계; 상기 투광성 부재의 상기 제1 부분을 통해 상기 제1 금속부에 레이저 빔을 조사하여, 상기 제1 부분의 상기 제1 면과 상기 제1 금속부를 본딩시키는 단계; 상기 투광성 부재의 상기 제2 부분과 상기 제2 웨이퍼에 포함된 제2 금속부를 상기 수직 방향으로 중첩시키는 단계; 및 상기 투광성 부재의 상기 제2 부분을 통해 상기 제2 금속부에 레이저 빔을 조사하여, 상기 제2 부분의 상기 제2 면과 상기 제2 금속부를 본딩시키는 단계를 포함할 수 있다.
또 다른 실시 예에 의하면, 복수의 제1 웨이퍼 및 복수의 제2 웨이퍼를 포함하는 웨이퍼 레벨 패키지의 제조 방법은, 수직 방향으로 서로 반대측에 있는 제1 및 제2 면을 갖고, 수평 방향으로 서로 이격된 복수의 관통홀을 갖고, 상기 복수의 관통홀 주변에서 상기 수평 방향으로 서로 인접하는 제1 부분과 제2 부분을 갖는 투광성 부재를 준비하는 단계; 제1 브릿지에 의해 서로 연결된 상기 복수의 제1 웨이퍼 각각의 제1 금속부를 상기 투광성 부재의 상기 제1 부분과 상기 수직 방향으로 중첩시키는 단계; 상기 투광성 부재의 상기 제1 부분을 통해 상기 복수의 제1 웨이퍼 각각의 상기 제1 금속부에 레이저 빔을 조사하여, 상기 제1 부분의 상기 제1 면과 상기 복수의 제1 웨이퍼 각각의 상기 제1 금속부를 본딩시키는 단계; 상기 제1 금속부를 본딩시킨 이후에 상기 제1 브릿지를 제거하는 단계; 제2 브릿지에 의해 서로 연결된 상기 복수의 제2 웨이퍼 각각의 제2 금속부를 상기 투광성 부재의 상기 제2 부분과 상기 수직 방향으로 중첩시키는 단계; 상기 투광성 부재의 상기 제2 부분을 통해 상기 복수의 제2 웨이퍼 각각의 상기 제2 금속부에 레이저 빔을 조사하여, 상기 제2 부분의 상기 제2 면과 상기 복수의 제2 웨이퍼 각각의 상기 제2 금속부를 본딩시키는 단계; 및 상기 제2 금속부를 본딩시킨 이후에 상기 제2 브릿지를 제거하는 단계를 포함할 수 있다.
실시 예에 따른 웨이퍼 레벨 패키지 및 이의 제조 방법은 낮은 공정 비용을 갖고, 공정 조건의 제약이 해소될 수 있다.
도 1a 및 도 1b는 일 실시 예에 의한 웨이퍼 레벨 패키지의 결합 단면도 및 분해 단면도를 각각 나타낸다.
도 2a 및 도 2b는 다른 실시 예에 의한 웨이퍼 레벨 패키지의 평면도 및 저면도를 각각 나타낸다.
도 3a 내지 도 3f는 도 1a 및 도 1b에 도시된 웨이퍼 레벨 패키지의 제조 방법을 설명하기 위한 공정 단면도이다.
도 4는 도 1a 및 도 1b에 도시된 웨이퍼 레벨 패키지의 제조 방법을 설명하기 위한 플로우차트이다.
도 5 (a) 내지 (f)는 도 2a 및 도 2b에 도시된 웨이퍼 레벨 패키지의 제조 방법을 설명하기 위한 공정 단면도이다.
도 6은 도 2a 및 도 2b에 도시된 웨이퍼 레벨 패키지의 제조 방법을 설명하기 위한 플로우차트이다.
도 7은 제1 및 제2 웨이퍼를 서로 본딩하는 제1 비교 례에 의한 웨이퍼 레벨 패키지 제조 방법을 설명하기 위한 도면이다.
도 8 (a) 내지 (d)는 유테틱 본딩을 이용하는 제2 비교 례에 의한 웨이퍼 레벨 패키지 제조 방법을 설명하기 위한 도면이다.
도 9a 및 도 9b는 실시 예에 의한 웨이퍼 레벨 패키지 제조 방법의 효과를 설명하기 위한 도면이다.
도 10은 실시 예에 따른 웨이퍼 레벨 패키지를 적용한 단위 셀의 적외선 감지부를 포함하는 적외선 감지 센서를 설명하는 도면이다.
도 11 (a) 및 (b)는 일 실시 예에 따른 상부 구조체의 전극 패드와 하부 구조체의 앵커부가 솔더 볼에 의해 접합되는 공정을 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들 간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시 예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시 예에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “A 및(와) B, C중 적어도 하나(또는 한 개이상)”으로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나이상을 포함할 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 ‘연결’, ‘결합’ 또는 ‘접속’된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우 뿐만아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 ‘연결’, ‘결합’ 또는 ‘접속’되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 “상(위) 또는 하(아래)”에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우 뿐만아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한 “상(위) 또는 하(아래)”로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 실시 예에 의한 웨이퍼 레벨 패키지(100A, 100B) 및 이(100A, 100B)를 제조하는 방법(200, 300)을 첨부된 도면을 참조하여 다음과 같이 설명한다. 편의상, 데카르트 좌표계(x축, y축, z축)를 이용하여 웨이퍼 레벨 패키지(100A, 100B) 및 이(100A, 100B)를 제조하는 방법(200, 300)을 설명하지만, 다른 좌표계에 의해서도 이를 설명할 수 있음은 물론이다. 또한, 데카르트 좌표계에 의하면, x축, y축 및 z축은 서로 직교하지만, 실시 예는 이에 국한되지 않는다. 즉, x축, y축 및 z축은 서로 교차할 수도 있다.
도 1a 및 도 1b는 일 실시 예에 의한 웨이퍼 레벨 패키지(100A)의 결합 단면도 및 분해 단면도를 각각 나타낸다.
일 실시 예에 의한 웨이퍼 레벨 패키지(100A)는 투광성 부재(110A), 제1 웨이퍼(120A) 및 제2 웨이퍼(130A)를 포함할 수 있다.
투광성 부재(110A)는 수평 방향(예를 들어, y축 방향)으로 서로 인접하는 제1 부분(P1)과 제2 부분(P2)을 갖는다. 또한, 투광성 부재(110A)는 수직 방향(예를 들어, z축 방향)으로 서로 반대측에 있는 제1 및 제2 면(S1, S2)을 갖는다. 여기서, 제1 부분(P1)도 제1 및 제2 면(S1, S2)을 갖고, 제2 부분(P2)도 제1 및 제2 면(S1, S2)을 갖는다. 또한, 제1 부분(P1)의 제1 면(S1)과 제2 부분(P2)의 제2 면(S2)은 수직 방향(예를 들어, z축 방향)으로 서로 중첩되지 않을 수 있다.
투광성 부재(110A)는 광을 투과시킬 수 있는 재질 예를 들어 글래스(glass)로 구현될 수 있다. 또한, 투광성 부재(110A)는 투광성을 가지면서 전기적 전도성을 갖는 물질 또는 투광성을 가지면서 전기적 비전도성을 갖는 물질로 구현될 수도 있다.
제1 웨이퍼(120A)는 몸체(122) 및 제1 금속부(124)를 포함할 수 있다. 제1 금속부(124)는 투광성 부재(110A)의 제1 부분(P1)의 제1 면(S1)과 본딩될 수 있다. 도 1a 및 도 1b에서, 제1 금속부(124)는 몸체(122)의 위에 별도의 부재로서 배치된 것으로 도시되어 있다. 그러나, 제1 웨이퍼(120A)의 몸체(122)는 금속 물질을 포함하는 회로 패턴(미도시)을 포함할 수 있으며, 이 금속 물질이 제1 금속부(124)에 해당할 수 있다.
제2 웨이퍼(130A)는 몸체(132) 및 제2 금속부(134)를 포함할 수 있다. 제2 금속부(134)는 투광성 부재(110A)의 제2 부분(P2)의 제2 면(S2)과 본딩될 수 있다. 도 1a 및 도 1b에서, 제2 금속부(134)는 몸체(132)의 위에 별도의 부재로서 배치된 것으로 도시되어 있다. 그러나, 제2 웨이퍼(130A)의 몸체(132)는 금속 물질을 포함하는 회로 패턴(미도시)을 포함할 수 있으며, 이 금속 물질이 제2 금속부(134)에 해당할 수 있다.
또한, 제1 및 제2 웨이퍼(120A, 130A) 각각은 투광성이 낮은 실리콘 웨이퍼일 수 있으나, 실시 예는 웨이퍼(120A, 130A)의 특정한 종류나 재질에 국한되지 않는다.
또한, 제1 및 제2 웨이퍼(120A, 130A) 각각의 수직 방향(예를 들어, z축 방향)으로의 두께(T1, T2)는 일정할 수 있다. 이때, 제1 웨이퍼(120A)에서 제1 금속부(124)가 형성되며 제2 웨이퍼(130A)와 대면하는 제3 면(S3)은 플랫(flat)할 수 있다. 또한, 제2 웨이퍼(130A)에서 제2 금속부(134)가 형성되며 제1 웨이퍼(120A)의 제3 면(S3)과 대면하는 제4 면(S4)은 플랫할 수 있다.
또한, 제1 금속부(124)는 제1 웨이퍼(120A)의 제3 면(S3)의 외곽에 배치되고, 제2 금속부(134)는 제2 웨이퍼(130A)의 제4 면(S4)의 외곽에 배치될 수 있다. 이와 같이, 제1 및 제2 금속부(124, 134) 각각이 제1 및 제2 웨이퍼(120A, 130A) 각각의 외곽에 배치될 경우, 투광성 부재(110A)의 수직 방향(예를 들어, z축 방향)으로의 두께를 조절할 경우 공동(SP)(air gap)이 형성될 수 있다. 여기서, 제1 웨이퍼(120A)의 제3 면(S3)과, 제2 웨이퍼(130A)의 제4 면(S4)과, 투광성 부재(110A)는 공동(SP)을 형성하도록 배치될 수 있다. 예를 들어, 공동(SP)은 진공 상태일 수 있다. 이를 위해, 제1 금속부(124)와 제2 금속부(134)는 투광성 부재(110A)와 기밀하게 본딩될 수 있다.
도 2a 및 도 2b는 다른 실시 예에 의한 웨이퍼 레벨 패키지(100B)의 평면도 및 저면도를 각각 나타낸다.
도 2a 및 도 2b에 도시된 다른 실시 예에 의한 웨이퍼 레벨 패키지(100B)는 투광성 부재(110B), 복수의 제1 웨이퍼(120B) 및 복수의 제2 웨이퍼(130B)를 포함할 수 있다.
웨이퍼 레벨 패키지(100B)에서 복수의 제1 웨이퍼(120B)와 복수의 제2 웨이퍼(130B)는 투광성 부재(110B)를 사이에 두고 서로 대면하여 어레이 형태로 배치될 수 있다.
도 1a 및 도 1b와 달리, 제1 및 제2 웨이퍼(120B, 130B) 각각이 복수 개이고, 복수 개의 제1 및 제2 웨이퍼(120B, 130B)가 하나의 투광성 부재(110B)를 사이에 두고, 서로 배치됨을 제외하면, 도 2a 및 도 2b에 도시된 웨이퍼 레벨 패키지(100B)는 도 1a 및 도 1b에 도시된 웨이퍼 레벨 패키지(100A)와 동일하다.
따라서, 도 2a 및 도 2b에 도시된 웨이퍼 레벨 패키지(100B)에서, 도 1a 및 도 1b에 도시된 웨이퍼 레벨 패키지(100A)와 다른 부분에 대해서만 설명한다. 따라서, 특별히 상반된다고 특정하지 않는 한, 도 1a 및 도 1b에 도시된 웨이퍼 레벨 패키지(100A)에 대한 설명은 도 2a 및 도 2b에 도시된 웨이퍼 레벨 패키지(100B)에도 적용될 수 있다.
투광성 부재(110B)는 수직 방향(예를 들어, z축 방향)으로 서로 반대측에 있는 제1 및 제2 면(S1, S2)을 갖고, 수평 방향(예를 들어, x축 방향과 y축 방향)으로 서로 이격된 복수의 관통홀(140)을 갖는다. 여기서, 관통홀(140)의 개수는 제1 및 제2 웨이퍼(120B, 130B) 각각의 개수와 동일할 수 있다. 즉, 제1 웨이퍼(120B)의 개수가 4개이면 관통홀(140)의 개수도 4개일 수 있으며, 제1 웨이퍼(120B)의 개수와 제2 웨이퍼(130B)의 개수는 동일할 수 있다.
또한, 투광성 부재(110B)는 복수의 관통홀(140) 주변에서 수평 방향으로 서로 인접하는 제1 부분(P1)과 제2 부분(P2)을 가질 수 있다.
복수의 제1 웨이퍼(120B) 각각은, 투광성 부재(110B)의 제1 부분(P1)의 제1 면(S1)과 본딩된 제1 금속부(미도시)를 가질 수 있다. 제1 금속부는 도 2a에 도시된 제1 웨이퍼(120B)에 가려져서 보이지 않지만, 제1 웨이퍼(120B)와 투광성 기판(110B)의 제1 부분(P1) 사이에 배치될 수 있다.
도 2b를 참조하면, 복수의 제2 웨이퍼(130B) 각각은 투광성 부재(110B)의 제2 부분(P2)의 제2 면(S2)과 본딩된 제2 금속부(미도시)를 가질 수 있다. 이해를 돕기 위해, 도 2b에서 제1 부분(P1)도 함께 표시하였다.
제2 금속부는 도 2b에 도시된 제2 웨이퍼(130B)에 가려져서 보이지 않지만, 제2 웨이퍼(130B)와 투광성 기판(110B)의 제2 부분(P2) 사이에 배치될 수 있다.
투광성 부재(110B)의 제1 부분(P1)은 복수의 관통홀(140) 각각과 수평 방향(예를 들어, x축 및 y축 방향)으로 접하고, 투광성 부재(110B)의 제2 부분(P2)은 제1 부분(P1)과 수평 방향(예를 들어, x축 및 y축 방향)으로 접할 수 있다. 여기서, 제2 부분(P2)은 제1 부분(P1)보다 관통홀(140)로부터 더 멀리 배치되어 있지만, 이와 달리 제1 부분(P1)이 제2 부분(P2)보다 관통홀(140)로부터 더 멀리 배치될 수도 있다.
또한, 복수의 제1 및 제2 웨이퍼(120B, 130B) 각각의 평면 크기는 복수의 관통홀(140) 각각의 평면 크기보다 클 수 있다.
이하, 도 1a 및 도 1b에 도시된 일 실시 예에 의한 웨이퍼 레벨 패키지(100A)의 제조 방법(200)을 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 3a 내지 도 3f는 도 1a 및 도 1b에 도시된 웨이퍼 레벨 패키지(100A)의 제조 방법(200)을 설명하기 위한 공정 단면도이다.
도 4는 도 1a 및 도 1b에 도시된 웨이퍼 레벨 패키지(100A)의 제조 방법(200)을 설명하기 위한 플로우차트이다.
먼저, 도 3a에 도시된 바와 같이 수평 방향(예를 들어, y축 방향)으로 서로 인접하는 제1 부분(P1)과 제2 부분(P2)을 갖고, 수직 방향(예를 들어, z축 방향)으로 서로 반대측에 있는 제1 및 제2 면(S1, S2)을 갖는 투광성 부재(110A)를 준비한다(제210 단계).
제210 단계 후에, 도 3b에 도시된 바와 같이 투광성 부재(110A)의 제1 부분(P1)과 제1 웨이퍼(120A)에 포함된 제1 금속부(124)를 수직 방향(예를 들어, z축 방향)으로 중첩시킨다(제220 단계).
제220 단계 후에, 도 3c에 도시된 바와 같이, 투광성 부재(110A)의 제1 부분(P1)과 제1 웨이퍼(120A)에 포함된 제1 금속부(124)를 수직 방향(예를 들어, z축 방향)으로 서로 접하도록 중첩시킨 후에, 투광성 부재(110A)의 제1 부분(P1)을 통해 제1 금속부(124)에 레이저 빔(LL)을 조사하여, 제1 부분(P1)의 제1 면(S1)과 제1 금속부(124)를 본딩시킨다(제230 단계).
제230 단계 후에, 도 3d에 도시된 바와 같이 제230 단계에서 수행된 결과물을 뒤집은 이후, 도 3e에 도시된 바와 같이 투광성 부재(110A)의 제2 부분(P2)과 제2 웨이퍼(130A)에 포함된 제2 금속부(134)를 수직 방향(예를 들어, z축 방향)으로 중첩시킨다(제240 단계).
제240 단계 후에, 도 3f에 도시된 바와 같이 투광성 부재(110A)의 제2 부분(P2)과 제2 웨이퍼(130A)에 포함된 제2 금속부(134)를 수직 방향(예를 들어, z축 방향)으로 접하도록 중첩시킨 후, 투광성 부재(110A)의 제2 부분(P2)을 통해 제2 금속부(134)에 레이저 빔(LL)을 조사하여, 제2 부분(P2)의 제2 면(S2)과 제2 금속부(134)를 본딩시켜 도 1a 및 도 1b에 도시된 웨이퍼 레벨 패키지(100A)를 완성한다(제250 단계).
이하, 도 2a 및 도 2b에 도시된 다른 실시 예에 의한 웨이퍼 레벨 패키지(100B)의 제조 방법(300)을 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 5 (a) 내지 (f)는 도 2a 및 도 2b에 도시된 웨이퍼 레벨 패키지(100B)의 제조 방법(300)을 설명하기 위한 공정 단면도이다.
도 6은 도 2a 및 도 2b에 도시된 웨이퍼 레벨 패키지(100B)의 제조 방법(300)을 설명하기 위한 플로우차트이다.
먼저, 도 5 (a)에 도시된 바와 같이 수직 방향(예를 들어, z축 방향)으로 서로 반대측에 있는 제1 및 제2 면(S1, S2)을 갖고, 수평 방향(예를 들어, x축 및 y축 방향)으로 서로 이격된 복수의 관통홀(140)을 갖고, 복수의 관통홀(140) 주변에서 수평 방향(예를 들어, x축 및 y축 방향)으로 서로 인접하는 제1 부분(P1)과 제2 부분(P2)을 갖는 투광성 부재를 준비한다(제310 단계).
제310 단계 후에, 도 5(b)에 도시된 바와 같이 제1 브릿지(128)에 의해 서로 연결된 복수의 제1 웨이퍼(120B) 각각의 제1 금속부(미도시)를 투광성 부재(110B)의 제1 부분(P1)과 수직 방향(예를 들어, z축 방향)으로 중첩시킨다(제320 단계). 제1 금속부는 도 5(b)에 도시된 제1 웨이퍼(120B)에 의해 가려져서 보이지 않지만, 제1 웨이퍼(120B)와 투광성 기판(110B)의 제1 부분(P1) 사이에 배치될 수 있다.
제320 단계 후에, 도 5(c)에 도시된 바와 같이, 투광성 부재(110B)의 제1 부분(P1)을 통해 복수의 제1 웨이퍼(120B) 각각의 제1 금속부에 레이저 빔을 조사하여, 제1 부분(P1)의 제1 면(S1)과 복수의 제1 웨이퍼(120B) 각각의 제1 금속부를 본딩시킨다(제330 단계).
제330 단계 후에, 도 5(c)에 도시된 제1 브릿지(128)를 제거한다(제340 단계).
제340 단계 후에, 도 5(d)에 도시된 바와 같이 제340 단계에서 수행된 결과물을 뒤집고, 도 5(e)에 도시된 바와 같이 제2 브릿지(138)에 의해 서로 연결된 복수의 제2 웨이퍼(130B)를 준비한 후, 복수의 제2 웨이퍼(130B) 각각의 제2 금속부를 투광성 부재(110B)의 제2 부분(P2)과 수직 방향(예를 들어, z축 방향)으로 도 5(f)에 도시된 바와 같이 중첩시킨다(제350 단계). 제2 금속부는 도 5(e)에 도시된 제2 웨이퍼(130B)에 의해 가려져서 보이지 않지만, 제2 웨이퍼(130B)와 투광성 기판(110B)의 제2 부분(P2) 사이에 배치될 수 있다.
제350 단계 후에, 도 5(f)에 도시된 투광성 부재(110B)의 제2 부분(P2)을 통해 복수의 제2 웨이퍼(130B) 각각의 제2 금속부에 레이저 빔을 조사하여, 제2 부분(P2)의 제2 면(S2)과 복수의 제2 웨이퍼(130B) 각각의 제2 금속부를 본딩시킨다(제360 단계).
예를 들어, 도 4에 도시된 제230 또는 제250 단계, 도 6에 도시된 제330 또는 제360 단계에서 사용되는 레이저 빔은 1㎛의 파장을 갖는 적외선(IR) 빔일 수 있으나, 실시 예는 사용되는 레이저 빔(LL)의 특정한 파장이나 종류에 국한되지 않는다.
제360 단계 후에, 제2 브릿지(138)를 제거하여, 도 2a 및 도 2b에 도시된 웨이퍼 레벨 패키지(100B)를 완성한다(제370 단계).
전술한 실시 예에서, 제340 단계는 제350 내지 제370 단계 중 어느 한 단계 이후에 수행될 수도 있다.
이하, 비교 례 및 실시 예의 웨이퍼 레벨 패키지 제조 방법을 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 7은 제1 및 제2 웨이퍼(20, 30)를 서로 본딩하는 제1 비교 례에 의한 웨이퍼 레벨 패키지 제조 방법을 설명하기 위한 도면이다.
도 7에 도시된 제1 웨이퍼(20) 및 제2 웨이퍼(30)는 실시 예에 의한 제1 웨이퍼(120A, 120B) 및 제2 웨이퍼(130A, 130B)에 각각 해당하는 역할을 수행한다고 가정한다.
만일, 제1 웨이퍼(20) 및 제2 웨이퍼(30) 각각이 실리콘 재질로 구현되어 있을 경우, 제1 및 제2 웨이퍼(20, 30) 각각의 금속부들(40)을 본딩시키기 위해, 실리콘 재질의 제1 웨이퍼(20)를 투과할 수 있는 고가의 특수한 레이저를 사용해야 하므로, 공정 비용이 상승하고 공정 조건의 제약을 받을 수 있다.
반면에, 실시 예에 의하면, 제1 웨이퍼(120A, 120B) 및 제2 웨이퍼(130A, 130B) 사이에 실리콘보다 우수한 투광성을 갖는 투광성 부재(110A, 110B)를 통해 레이저를 조사하여 각각의 금속층(122, 132)을 투광성 부재(110A, 110B)와 본딩시킴으로써, 제1 웨이퍼(120A, 120B) 및 제2 웨이퍼(130A, 130B) 결합시킬 수 있다. 따라서, 제1 비교 례에서와 같이 특수한 고가의 레이저 장비를 사용할 필요가 없이 범용 레이저 장비를 사용해도 되므로, 공정 비용이 절감하고 공정 조건의 제약이 해소될 수 있다.
도 8 (a) 내지 (d)는 유테틱 본딩(Eutetic bonding)을 이용하는 제2 비교 례에 의한 웨이퍼 레벨 패키지 제조 방법을 설명하기 위한 도면이다.
도 8 (a) 내지 (d)에 도시된 제1 웨이퍼(21) 및 제2 웨이퍼(31)는 실시 예에 의한 제1 웨이퍼(120A, 120B) 및 제2 웨이퍼(130A, 130B)에 각각 해당하는 역할을 수행한다고 가정한다.
제2 비교 례에 의한 웨이퍼 레벨 패키지 제조 방법에 의하면, 도 8(a)에 도시된 바와 같이 제1 웨이퍼(21)를 준비한다.
이후, 도 8(b)에 도시된 바와 같이 통상의 사진 식각 공정에 의해 제1 웨이퍼(21)의 일면을 식각하여 캐비티(C)를 형성한다.
이후, 도 8(c)에 도시된 바와 같이 전극(41)을 제1 웨이퍼(21)에서 캐비티(C)의 주변에 형성한다.
이후, 도 8(d)에 도시된 바와 같이, 전극(41)을 제2 웨이퍼(31)에 결합하여 동공(SP)을 형성할 수 있다.
전술한 바와 같이, 제2 비교 례에 의해 유테틱 본딩으로 공동(SP)을 형성할 경우, 사진 식각 공정 등 제조 공정이 복잡하므로 비용이 상승하는 문제가 수반된다.
반면에, 실시 예에 의할 경우, 제1 웨이퍼(120A, 120B)와 제2 웨이퍼(130A, 130B) 사이에 배치되는 투광성 부재(110A, 110B)의 두께를 조절하여, 레이저를 조사함으로서 제2 비교 례의 사진 식각 공정 등이 불필요하므로, 제1 웨이퍼(120A, 120B) 및 제2 웨이퍼(130A, 130B) 사이에 공동(SP)을 간단히 형성할 수 있으므로, 제조 공정이 간단하므로 비용이 감소할 수 있다.
도 9a 및 도 9b는 실시 예에 의한 웨이퍼 레벨 패키지 제조 방법의 효과를 설명하기 위한 도면이다.
도 9a 및 도 9b 각각에서, 웨이퍼(420)는 제1 웨이퍼(120A, 120B) 또는 제2 웨이퍼(130A, 130B)에 해당할 수 있고, 금속부(410)는 제1 금속부(124) 또는 제2 금속부(134)에 해당하고, 투광성 부재(110)는 투광성 부재(110A) 또는 투광성 부재(110B)에 해당할 수 있다.
실시 예에 의한 웨이퍼 레벨 패키지 제조 방법에 의해, 투광성 부재(110)를 통해 금속부(410)에 레이저 빔(LL)을 조사할 때, 빔(LL)의 세기를 약하게 할 경우 도 9a에 도시된 바와 같이 금속부(410)에 블라인드 홀(BH)이 형성될 수 있다. 또는, 투광성 부재(110)를 통해 금속부(410)에 레이저 빔(LL)을 조사할 때, 빔(LL)의 세기를 크게 할 경우 도 9b에 도시된 바와 같이 금속부(410)에 관통 홀(TH)이 형성될 수 있다. 그러므로, 도 4에 도시된 제230 또는 제250 단계, 도 6에 도시된 제330 또는 제360 단계에서 레이저 빔을 조사하여 제1 또는 제2 금속부(124, 134)를 투광성 부재(110A, 110B)에 본딩할 때, 조사되는 레이저 빔(LL)의 세기를 조정함으로써, 제1 또는 제2 금속부(124, 134)를 패터닝할 수도 있다. 따라서, 별도의 패터닝 과정을 동시에 수행하여 제조 공정 비용을 더욱 절감시킬 수 있다.
전술한 실시 예에 의한 웨이퍼 레벨 패키지 및 이의 제조 방법은 다양한 분야에 이용될 수 있다. 예를 들어, 실시 예에 의한 웨이퍼 레벨 패키지는 적외선 감지 센서 등에 포함될 수 있다.
도 10은 실시 예에 따른 웨이퍼 레벨 패키지를 적용한 단위 셀의 적외선 감지부를 포함하는 적외선 감지 센서를 설명하는 도면이다.
도 10에 도시된 바와 같이, 실시 예에 따른 적외선 감지 센서(500)는 상부 구조체(510) 및 하부 구조체(520)를 포함할 수 있다.
상부 구조체(510)는 상부층(512), 적외선 감지부(514), 전극 배선(516) 및 전극 패드(518)를 포함하고, 상부 구조체(510)와 전기적으로 접속되는 하부 구조체(520)는 하부층(522), 앵커부(524) 및 반사층(526)을 포함할 수 있다.
설명의 편의를 위하여 상부층(512)과 적외선 감지부(514), 전극 배선(516) 및 전극 패드(518)를 이격하여 도시하였지만, 바람직하게는 상부층(512) 아래에 적외선 감지부(514)가 기밀하게 밀착되고, 전극 배선(516) 및 전극 패드(518)는 상부층(512)의 아래 표면에서 증착되어 형성될 수 있다.
상부층(512)은 렌즈부(미도시)에 의해 집광되는 적외선 중에서 선택된 특정 파장을 갖는 적외선만을 통과시키는 기능을 수행한다.
상부층(512)은 저항소자, 열전소자 등을 포함할 수 있고, 바람직하게는 PVDF 필름을 포함할 수 있으나, 상부층(512)의 재료는 예시적인 것이며 이에 한정되지 아니함은 통상의 기술자에게 자명하다.
적외선 감지부(514)는 상부층(512)를 선택적으로 통과한 특정 파장의 적외선을 수신하여 이를 감지하는 기능을 수행한다.
적외선 감지부(514)는 적외선을 흡수할 때 전기 저항 값이 감소하는 특성을 가질 수 있는데, 예를 들어, 적외선이 흡수되는 경우 흡수되는 적외선의 에너지에 의해 온도가 상승하고, 이 온도 변화에 의하여 전기 저항 값이 감소할 수 있다. 따라서, 감소되는 전기저항의 양은 흡수되는 적외선의 양에 따라 변하게 된다. 이러한 특성을 이용하여 적외선 감지부(514)는 적외선을 감지할 수 있게 된다.
적외선 감지부(514)에 사용되는 물질은 높은 저항 온도 계수(temperature coefficient of resistence, TCR), 낮은 비저항(resistivity), 집적회로(integrated circuit, IC) 공정과의 연계성, 제조공정의 저렴화 및 단순화, 높은 재현성 등이 요구된다. 특히, 적외선 감지부(514)에는 미세한 온도 증가에도 예민하게 반응하는 반도체, 음(-)의 저항 온도 계수가 높은 물질 또는 흡수되는 적외선 정도에 따라서 저항이 가변되는 물질이 사용될 수 있으며, 감지되는 적외선을 흡수하여 적외선 감지부(514)의 온도가 변화함에 따라 저항이 변화한다.
예를 들어, 적외선 감지부(514)는 티타늄(Titanium, Ti)과 같은 금속, 비정질 실리콘(a-Si), 금속 산화막의 일종인 산화바나듐(VOx), 산화물 저항 박막 등을 포함할 수 있으나, 이는 예시적인 것으로 구체적인 적외선 감지부(514)의 물질은 이에 한정되지 아니함은 통상의 기술자에게 자명하다.
저항 온도 계수란 온도 상승에 따라 저항 값이 변화하는 비율을 말하며, 온도가 상승함에 따라 전기 저항이 감소하는 물질은 음(-)의 저항 온도 계수를, 전기 저항이 증가하는 물질은 양(+)의 저항 온도 계수를 가진다. 적외선 복사 에너지를 흡수한 상부층(512)은 온도가 올라가며, 상부층(512)의 하부에 배치된 적외선 감지부(514)의 온도도 상승할 수 있다. 이로 인한 적외선 감지부(514)의 전기 저항 감소는 출력 전압의 증가로 이어지고, 증가된 전압은 전극 배선(516)을 통해 하부 구조체(520)에 전류를 흐르게 한다. 여기서, 음(-)의 저항 온도 계수가 높은 산화 바나듐(VOx)은 온도 증가에 따른 전기 저항의 감소 비율이 커서 피사체의 온도 차이를 쉽게 구별할 수 있게 할 수 있다.
전극 배선(516)은 금속을 포함하고, 적외선 감지부(514)에서 흡수한 적외선의 의하여 저항 값의 변화에 따른 전기적인 신호를 앵커부(524)를 통하여 하부 구조체(520)로 전달한다.
적외선 감지 센서(500)의 적외선 감지부(514)는 적외선 복사 에너지를 흡수하고 그에 반응하여 온도도 상승하여야 하지만, 적외선 감지부(514)가 적외선 복사 에너지를 흡수해서 발생하는 열은 수 나노와트(nW) 정도로 매우 작기 때문에 상기 열이 효과적으로 전기적 신호로 변환되기 위해서는 외부로 빠져나가는 열 손실을 최대한 억제할 필요가 있다.
다시 말해서, 적외선 감지부(514)는 외부와의 열전도를 최소화하고 열 손실을 억제하기 위한 열 고립 구조가 요구되고, 열 고립 구조의 성능을 향상하기 위하여 적외선 감지부(514)와 하부 구조체(520)를 전기적으로 연결하는 전극 배선(516)은 단면적이 작고, 길게 형성되며 열 전도율이 낮은 물질로 이루어질 수 있다.
전극 패드(518)는 적외선 감지부(514)로부터 감지 신호를 하부층(522)에 전달하는 것으로서, 사각형 모양을 가지는 적외선 감지부(514)의 대각선 모서리의 패드 영역에 배치되는 전도성 금속에 해당한다. 한편, 적외선 감지부(514)의 형상은 이에 한정되지 아니하고, 원형, 삼각형, 사다리꼴 등의 모양을 포함할 수 있음은 통상의 기술자에게 자명하다.
한편, 하부 구조체(520)는 하부층(522), 소정의 전기적 신호를 하부층(522)으로 전달하기 위한 앵커부(524) 및 적외선 흡수 효율을 높이는데 기여하는 반사층(526)을 포함할 수 있다.
하부층(522)은 실리콘 기판을 포함할 수 있고, 실리콘 기판에는 적외선 감지부(514)를 구동하기 위한 판독집적회로(ROIC:Readout Integrated Circuit)가 형성될 수 있다. 저항값의 변화에 따른 전기적인 신호는 하부층(522)에 내장된 판독집적회로(ROIC)에 입력된다.
비록 도시되지는 않았지만, 하부층(522)은 실리콘 기판 위에 후속 공정으로부터 실리콘 기판의 손상을 방지하거나 소자와의 쇼트를 방지하기 위한 보호층으로 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx) 등의 절연층(미도시)을 포함할 수도 있다.
하부층(522)의 표면에는 도시된 바와 같이 상부 구조체(510)와 전기적으로 연결된 알루미늄(Al)과 같은 앵커부(524)와 반사층(526)이 배치될 수 있다.
앵커부(524)는 소정의 전기적 신호를 하부층(522)로 전달하거나 상부 구조체(510)로부터 전달받을 수 있고, 상부 구조체(510)를 구조적으로 지지하는 역할을 수행한다. 이에 따라, 상부 구조체(510)와 하부 구조체(520)의 판독집적회로(ROIC)가 서로 구조적으로 연결되어 적외선 감지 센서(500)를 구성할 수 있다.
다시 말해서, 앵커부(524)는 하부층(522)의 판독집적회로(ROIC)를 상부 구조체(510)와 전기적으로 연결하는 플러그로 이용될 수 있고, 소정의 전기적 신호는 하부층(522)에 전달되어 판독집적회로(ROIC)에 전류를 흐르게 한다. 이하에서는, 상부 구조체(510)와 하부 구조체(520)가 공진 구조를 형성하며 접합되는 과정을 도 11을 참조하여 설명하기로 한다.
도 11 (a) 및 (b)는 일 실시 예에 따른 상부 구조체의 전극 패드와 하부 구조체의 앵커부가 솔더 볼에 의해 접합되는 공정을 나타낸다.
도 11에 도시된 상부층(512), 적외선 감지부(514), 하부층(522) 및 반사층(526)은 도 10에 도시된 상부층(512), 적외선 감지부(514), 하부층(522) 및 반사층(526)에 해당하므로 동일한 참조부호를 사용하였으며, 이들에 대한 중복되는 설명을 생략한다.
또한, 도 11에 도시된 상부층(512), 전극 패드(518A), 투광성 부재(100), 앵커부(524A) 및 하부층(522)은 전술한 제1 웨이퍼(120A, 120B), 투광성 부재(100A, 100B) 및 제2 웨이퍼(130A, 130B)에 각각 해당한다.
도 11을 참조하면, 상부 구조체(510)의 전극 패드(518A)와 하부 구조체(520)의 앵커부(524A)는 투광성 부재(100)에 의해 접합될 수 있다.
투광성 부재(100)에 의해 전극 패드(518A)와 앵커부(524A)가 서로 연결되는 과정은, 투광성 부재(100A, 100B)에 의해 제1 금속부(124)와 제2 금속부(134)가 서로 연결되는 과정과 동일하므로, 이에 대한 중복되는 설명을 생략한다.
이때, 전극 패드(518A)와 앵커부(524A)를 서로 전기적으로 연결하기 위해, 투광성 부재(110)는 도전형을 갖는 투광성 물질로서 구현될 수 있다.
한편, 상부 구조체(510)의 전극 패드(518A, 518B)와 하부 구조체(520)의 앵커부(524A, 524B)가 투광성 부재(100)에 의해 접합되는 경우, 반사층(526)과 적외선 감지부(514) 사이에는 공동(SP)이 형성될 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100A, 100B: 웨이퍼 레벨 패키지 110A, 110B: 투광성 부재
120A, 120B: 제1 웨이퍼 130A, 130B: 제2 웨이퍼

Claims (11)

  1. 수평 방향으로 서로 인접하는 제1 부분과 제2 부분을 갖고, 수직 방향으로 서로 반대측에 있는 제1 및 제2 면을 갖는 투광성 부재;
    상기 투광성 부재의 상기 제1 부분의 상기 제1 면과 본딩된 제1 금속부를 갖는 제1 웨이퍼; 및
    상기 투광성 부재의 상기 제2 부분의 상기 제2 면과 본딩된 제2 금속부를 갖는 제2 웨이퍼를 포함하고,
    상기 제1 부분의 상기 제1 면과 상기 제2 부분의 상기 제2 면은 상기 수직 방향으로 서로 중첩되지 않는 웨이퍼 레벨 패키지.
  2. 제1 항에 있어서, 상기 제1 및 제2 웨이퍼 각각의 상기 수직 방향으로의 두께는 일정한 웨이퍼 레벨 패키지.
  3. 제1 항에 있어서,
    상기 제1 웨이퍼에서 상기 제1 금속부가 형성되며 상기 제2 웨이퍼와 대면하는 제3 면은 플랫하고,
    상기 제2 웨이퍼에서 상기 제2 금속부가 형성되며 상기 제1 웨이퍼와 대면하는 제4 면은 플랫한 웨이퍼 레벨 패키지.
  4. 제3 항에 있어서,
    상기 제1 금속부는 상기 제1 웨이퍼의 상기 제3 면의 외곽에 배치되고,
    상기 제2 금속부는 상기 제2 웨이퍼의 상기 제4 면의 외곽에 배치되는 웨이퍼 레벨 패키지.
  5. 제4 항에 있어서, 상기 제1 웨이퍼의 상기 제3 면과, 상기 제2 웨이퍼의 상기 제4 면과, 상기 투광성 부재는 공동을 형성하도록 배치되는 웨이퍼 레벨 패키지.
  6. 제5 항에 있어서, 상기 공동은 진공 상태인 웨이퍼 레벨 패키지.
  7. 제1 항에 있어서, 상기 제1 및 제2 웨이퍼 각각은 실리콘 웨이퍼인 웨이퍼 레벨 패키지.
  8. 수직 방향으로 서로 반대측에 있는 제1 및 제2 면을 갖고, 수평 방향으로 서로 이격된 복수의 관통홀을 갖고, 상기 복수의 관통홀 주변에서 상기 수평 방향으로 서로 인접하는 제1 부분과 제2 부분을 갖는 투광성 부재;
    각각이, 상기 투광성 부재의 상기 제1 부분의 상기 제1 면과 본딩된 제1 금속부를 갖는 복수의 제1 웨이퍼; 및
    각각이, 상기 투광성 부재의 상기 제2 부분의 상기 제2 면과 본딩된 제2 금속부를 갖는 복수의 제2 웨이퍼를 포함하고,
    상기 복수의 제1 및 제2 웨이퍼 각각의 평면 크기는 상기 복수의 관통홀 각각의 평면 크기보다 큰 웨이퍼 레벨 패키지.
  9. 제8 항에 있어서, 상기 투광성 부재의 상기 제1 부분은 상기 복수의 관통홀 각각과 상기 수평 방향으로 접하고,
    상기 투광성 부재의 상기 제2 부분은 상기 제1 부분과 상기 수평 방향으로 접하는 웨이퍼 레벨 패키지.
  10. 제1 및 제2 웨이퍼를 포함하는 웨이퍼 레벨 패키지의 제조 방법에 있어서,
    수평 방향으로 서로 인접하는 제1 부분과 제2 부분을 갖고, 수직 방향으로 서로 반대측에 있는 제1 및 제2 면을 갖는 투광성 부재를 준비하는 단계;
    상기 투광성 부재의 상기 제1 부분과 상기 제1 웨이퍼에 포함된 제1 금속부를 상기 수직 방향으로 중첩시키는 단계;
    상기 투광성 부재의 상기 제1 부분을 통해 상기 제1 금속부에 레이저 빔을 조사하여, 상기 제1 부분의 상기 제1 면과 상기 제1 금속부를 본딩시키는 단계;
    상기 투광성 부재의 상기 제2 부분과 상기 제2 웨이퍼에 포함된 제2 금속부를 상기 수직 방향으로 중첩시키는 단계; 및
    상기 투광성 부재의 상기 제2 부분을 통해 상기 제2 금속부에 레이저 빔을 조사하여, 상기 제2 부분의 상기 제2 면과 상기 제2 금속부를 본딩시키는 단계를 포함하는 웨이퍼 레벨 패키지 제조 방법.
  11. 복수의 제1 웨이퍼 및 복수의 제2 웨이퍼를 포함하는 웨이퍼 레벨 패키지의 제조 방법에 있어서,
    수직 방향으로 서로 반대측에 있는 제1 및 제2 면을 갖고, 수평 방향으로 서로 이격된 복수의 관통홀을 갖고, 상기 복수의 관통홀 주변에서 상기 수평 방향으로 서로 인접하는 제1 부분과 제2 부분을 갖는 투광성 부재를 준비하는 단계;
    제1 브릿지에 의해 서로 연결된 상기 복수의 제1 웨이퍼 각각의 제1 금속부를 상기 투광성 부재의 상기 제1 부분과 상기 수직 방향으로 중첩시키는 단계;
    상기 투광성 부재의 상기 제1 부분을 통해 상기 복수의 제1 웨이퍼 각각의 상기 제1 금속부에 레이저 빔을 조사하여, 상기 제1 부분의 상기 제1 면과 상기 복수의 제1 웨이퍼 각각의 상기 제1 금속부를 본딩시키는 단계;
    상기 제1 금속부를 본딩시킨 이후에 상기 제1 브릿지를 제거하는 단계;
    제2 브릿지에 의해 서로 연결된 상기 복수의 제2 웨이퍼 각각의 제2 금속부를 상기 투광성 부재의 상기 제2 부분과 상기 수직 방향으로 중첩시키는 단계;
    상기 투광성 부재의 상기 제2 부분을 통해 상기 복수의 제2 웨이퍼 각각의 상기 제2 금속부에 레이저 빔을 조사하여, 상기 제2 부분의 상기 제2 면과 상기 복수의 제2 웨이퍼 각각의 상기 제2 금속부를 본딩시키는 단계; 및
    상기 제2 금속부를 본딩시킨 이후에 상기 제2 브릿지를 제거하는 단계를 포함하는 웨이퍼 레벨 패키지 제조 방법.
KR1020180156604A 2018-12-07 2018-12-07 웨이퍼 레벨 패키지 및 이의 제조 방법 Active KR102536832B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180156604A KR102536832B1 (ko) 2018-12-07 2018-12-07 웨이퍼 레벨 패키지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180156604A KR102536832B1 (ko) 2018-12-07 2018-12-07 웨이퍼 레벨 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200069497A true KR20200069497A (ko) 2020-06-17
KR102536832B1 KR102536832B1 (ko) 2023-05-25

Family

ID=71405559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180156604A Active KR102536832B1 (ko) 2018-12-07 2018-12-07 웨이퍼 레벨 패키지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102536832B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024195961A1 (ko) * 2023-03-17 2024-09-26 서울대학교산학협력단 반도체 소자의 진공 패키징 방법 및 이에 따라 제조된 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204005A (ja) * 2001-12-20 2003-07-18 Agilent Technol Inc シリコンガスケットを含むウエハレベルパッケージ
KR20070028198A (ko) * 2005-09-07 2007-03-12 경기도 웨이퍼 레벨 패키지 및 그 제조 방법
KR20080003851A (ko) * 2005-03-30 2008-01-08 세이코 엡슨 가부시키가이샤 압전 진동자 및 그 제조 방법
CN104022046A (zh) * 2014-06-13 2014-09-03 中国科学院上海微系统与信息技术研究所 基于带状吸气剂的混合晶圆级真空封装方法及结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204005A (ja) * 2001-12-20 2003-07-18 Agilent Technol Inc シリコンガスケットを含むウエハレベルパッケージ
KR20080003851A (ko) * 2005-03-30 2008-01-08 세이코 엡슨 가부시키가이샤 압전 진동자 및 그 제조 방법
KR20070028198A (ko) * 2005-09-07 2007-03-12 경기도 웨이퍼 레벨 패키지 및 그 제조 방법
CN104022046A (zh) * 2014-06-13 2014-09-03 中国科学院上海微系统与信息技术研究所 基于带状吸气剂的混合晶圆级真空封装方法及结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024195961A1 (ko) * 2023-03-17 2024-09-26 서울대학교산학협력단 반도체 소자의 진공 패키징 방법 및 이에 따라 제조된 반도체 소자

Also Published As

Publication number Publication date
KR102536832B1 (ko) 2023-05-25

Similar Documents

Publication Publication Date Title
CN102933942B (zh) 红外线传感器
CN102197291A (zh) 红外线传感器
JP2012198191A (ja) 遠赤外線検出装置
JP2012013517A (ja) 温度センサ
WO2014199583A1 (ja) 赤外線センサ
KR102637014B1 (ko) 적외선 감지 센서 모듈
JP2013041921A (ja) 真空封止デバイス
US9534959B2 (en) Infrared sensor package
KR102536832B1 (ko) 웨이퍼 레벨 패키지 및 이의 제조 방법
JP2011203226A (ja) 赤外線センサモジュール
JP2011080772A (ja) 赤外線センサ及びその製造方法
KR20160122872A (ko) 웨이퍼레벨 패키징 소자
CN114965336B (zh) 光学元件和光学式浓度测定装置
KR100759013B1 (ko) 비접촉식 적외선 온도 센서 및 이의 제조 방법
JP2012230010A (ja) 赤外線センサ
JP2012173156A (ja) 赤外線センサモジュール
JP4231328B2 (ja) 固体撮像装置
JP2011203221A (ja) 赤外線センサモジュール
US20160049434A1 (en) Digital radiation sensor package
JP2013024739A (ja) 赤外線センサ
US20250341424A1 (en) Infrared detector
KR102638226B1 (ko) 적외선 감지 센서 및 이 센서를 포함하는 열화상 카메라 모듈
JP2012037394A (ja) 赤外線センサの製造方法
JPH04158584A (ja) 赤外線検出素子
JP2012063221A (ja) 赤外線センサ

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 4